

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成24年9月13日(2012.9.13)

【公開番号】特開2010-250920(P2010-250920A)

【公開日】平成22年11月4日(2010.11.4)

【年通号数】公開・登録公報2010-044

【出願番号】特願2009-175725(P2009-175725)

【国際特許分類】

**G 11 C 13/00 (2006.01)**

【F I】

G 11 C 13/00 A

【手続補正書】

【提出日】平成24年7月26日(2012.7.26)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

メモリセルアレイ；及び

外部から提供された入力データ及び該当メモリセルアレイに書き込まれているセルデータを比較して書き込み動作を制御する時、前記入力データのレベルに応じて前記入力データを受信するスイッチング素子を互いに異に制御することによって、分配される電圧が変わるように制御してセルデータを提供する検証センスアンプ制御部を備えることを特徴とする不揮発性半導体メモリ回路。

【請求項2】

前記検証センスアンプ制御部は、

前記入力データのレベルに応じて互いに異なる電圧を有するグローバルセンシング電圧を提供する分圧器；及び

前記グローバルセンシング電圧に応答して、前記該当メモリセルに貫通する電流の量を感じし、前記セルデータを提供するセルデータ検出器を備えることを特徴とする請求項1に記載の不揮発性半導体メモリ回路。

【請求項3】

前記分圧器は前記セルデータを出力させる出力ノードを基準に両端に直列に連結した複数のスイッチング素子と複数のインピーダンス素子を備えることを特徴とする請求項2に記載の不揮発性半導体メモリ回路。

【請求項4】

前記分圧器は、前記入力データのレベルに応じてターンオンする前記スイッチング素子が異なるようにして電流経路の抵抗値を互いに異に制御することを特徴とする請求項3に記載の不揮発性半導体メモリ回路。

【請求項5】

相変化メモリ(Phase Change Random Access Memory)セルを含むメモリセルアレイ；

該当メモリセルアレイに連結した入出力ラインの電圧から所定電圧を調整して、セルデータとして提供する検証センスアンプ制御部；及び

書き込みモード時、前記該当メモリセルに電流が印加される時に変化する前記セルデータのレベルをセンシングする検証センスアンプを備え、

前記検証センスアンプ制御部の前記所定電圧は外部から提供された入力データのレベルに応じて、電圧分配率が直接調整されることを特徴とする不揮発性半導体メモリ回路。

【請求項 6】

前記検証センスアンプ制御部は、

前記入出力ラインから前記該当メモリセルに貫通する書き込み電流の量を前記入力データのレベルに応じて互いに異に制御することによって前記セルデータの電圧を可変させることを特徴とする請求項5に記載の不揮発性半導体メモリ回路。

【請求項 7】

前記検証センスアンプ制御部は、

前記入力データのレベルに応じて互いに異なる電圧を有するグローバルセンシング電圧を提供する分圧器；及び

前記グローバルセンシング電圧に応答して、前記該当メモリセルに貫通する電流の量を感じし、前記セルデータを提供するセルデータ検出器を備えることを特徴とする請求項6に記載の不揮発性半導体メモリ回路。

【請求項 8】

前記分圧器は、直列に連結した複数のスイッチング素子と複数のインピーダンス素子を備えることを特徴とする請求項7に記載の不揮発性半導体メモリ回路。

【請求項 9】

前記分圧器は、前記入力データのレベルに応じて電圧分配に関する前記スイッチング素子を互いに異に制御することによって、分配される電圧が異なるように制御することを特徴とする請求項8に記載の不揮発性半導体メモリ回路。

【請求項 10】

前記セルデータ検出器は、

前記グローバルセンシング電圧の大きさに応じて駆動される電流の量が制御されるスイッチング素子を備えることを特徴とする請求項7に記載の不揮発性半導体メモリ回路。

【請求項 11】

前記検証センスアンプは、センシング基準電圧を基準に、前記セルデータをセンシングしてセンシングデータを提供することを特徴とする請求項5に記載の不揮発性半導体メモリ回路。

【請求項 12】

前記入力データと前記センシングデータを比較して、書き込み動作可否を決める比較部をさらに備えることを特徴とする請求項11に記載の不揮発性半導体メモリ回路。

【請求項 13】

メモリセルアレイ；及び

ターゲットレベルになる外部入力データのレベルに応じて、該当メモリセルアレイに書き込まれたセルデータのセンシング最低電圧とセンシング最高電圧を可変させながら、前記入力データと前記セルデータを比較及び検証する書き込み制御部を備えることを特徴とする不揮発性半導体メモリ回路。

【請求項 14】

前記書き込み制御部は、

前記入力データがセット状態のデータである場合には、前記セルデータの前記センシング最小電圧を既設定値より高くし、

前記入力データがリセット状態のデータである場合には、前記セルデータの前記センシング最高電圧を既設定値より低くすることを特徴とする請求項13に記載の不揮発性半導体メモリ回路。

【請求項 15】

前記書き込み制御部は、

前記入力データのレベルに応じて生成された分配電圧で前記該当メモリセルアレイに提供される電流の量を異に制御することを特徴とする請求項13に記載の不揮発性半導体メモリ回路。

**【請求項 1 6】**

前記書き込み制御部は、

前記該当メモリセルに電流が印加される時に変化する前記セルデータのレベルをセンシングすることによって、前記入力データと一致するかどうかを検証することを特徴とする請求項1 5に記載の不揮発性半導体メモリ回路。

**【請求項 1 7】**

メモリセルアレイ；及び

外部から提供された入力データ及び該当メモリセルアレイに書き込まれているセルデータを比較して書き込み動作を制御する時、前記入力データのレベルに応じて分配される電圧を異に調整することによって前記セルデータの電圧を可変させる書き込み制御部を備えることを特徴とする不揮発性半導体メモリ回路。

**【請求項 1 8】**

前記書き込み制御部は、

前記入力データのレベルに応じて前記該当メモリセルに提供される書き込み電流の量を制御し、前記セルデータを提供する検証センスアンプ制御部；及び

前記セルデータ及びセンシング基準電圧を受信して、センシングデータを提供する検証センスアンプを備えることを特徴とする請求項1 7に記載の不揮発性半導体メモリ回路。

**【請求項 1 9】**

前記検証センスアンプ制御部は、

前記入力データのレベルに応じて分配される電圧の大きさが制御されることによって、互いに異なる電圧を有するグローバルセンシング電圧を提供する分圧器；及び

前記グローバルセンシング電圧に応答して、前記該当メモリセルに提供される電流の量を感知し、前記セルデータとして提供するセルデータ検出器を備えることを特徴とする請求項1 8に記載の不揮発性半導体メモリ回路。

**【請求項 2 0】**

前記分圧器は、

前記入力データがセット状態のデータである場合には、前記入力データを電圧分配して第1レベルの前記グローバルセンシング電圧を提供し、

前記入力データがリセット状態のデータである場合には、前記入力データを電圧分配して第2レベルの前記グローバルセンシング電圧を提供することを特徴とする請求項2、7、又は 1 9 のいずれかに記載の不揮発性半導体メモリ回路。

**【請求項 2 1】**

前記セルデータ検出器は、前記入力データがセット状態のデータである場合には第2レベルの前記セルデータを提供し、前記入力データがリセット状態のデータである場合には第1レベルの前記セルデータを提供することを特徴とする請求項2、10、又は 1 9 のいずれかに記載の不揮発性半導体メモリ回路。

**【請求項 2 2】**

前記第1レベルの電圧値が前記第2レベルの電圧値より低いことを特徴とする請求項2 0、又は 2 1に記載の不揮発性半導体メモリ回路。

**【請求項 2 3】**

前記メモリセルアレイは相変化メモリ(Phase Change Random Access Memory)セルを含むことを特徴とする請求項1 7に記載の不揮発性半導体メモリ回路。