

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5845202号
(P5845202)

(45) 発行日 平成28年1月20日 (2016. 1. 20)

(24) 登録日 平成27年11月27日 (2015. 11. 27)

(51) Int. Cl. F I
 HO 4 N 1/41 (2006. 01) HO 4 N 1/41 Z
 HO 4 N 19/50 (2014. 01) HO 4 N 19/50

請求項の数 4 (全 14 頁)

(21) 出願番号	特願2013-59881 (P2013-59881)	(73) 特許権者	000003078
(22) 出願日	平成25年3月22日 (2013. 3. 22)		株式会社東芝
(65) 公開番号	特開2014-187473 (P2014-187473A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成26年10月2日 (2014. 10. 2)	(74) 代理人	100117787
審査請求日	平成27年2月10日 (2015. 2. 10)		弁理士 勝沼 宏仁
		(74) 代理人	100082991
			弁理士 佐藤 泰和
		(74) 代理人	100103263
			弁理士 川崎 康
		(74) 代理人	100107582
			弁理士 関根 毅
		(74) 代理人	100146123
			弁理士 木本 大介

最終頁に続く

(54) 【発明の名称】 画像圧縮装置および画像処理システム

(57) 【特許請求の範囲】

【請求項 1】

原画像データに含まれる複数の原画素がラスタスキャン順に配置された入力ストリームを受け付け、前記複数の原画素の配置を変更し、並び替えデータを生成する並び替えユニットと、

所定のパルス符号変調画素挿入間隔にしたがって、パルス符号変調画素を出力するパルス符号変調画素挿入部と、

前記パルス符号変調画素と、前記並び替えデータとを用いて差分符号化処理を行い、符号化データを生成する圧縮ユニットと、

前記符号化データに対して、前記原画素の座標に応じたパルス符号変調画素挿入位置に前記パルス符号変調画素を挿入し、出力ストリームを生成する出力ストリーム生成部と、を備えることを特徴とする画像圧縮装置。

10

【請求項 2】

前記圧縮ユニットは、前記並び替えデータを構成する複数の原画素の中から予測対象画素を選択し、前記予測対象画素の水平座標と、前記パルス符号変調画素挿入間隔とに応じて参照画素を決定し、前記予測対象画素と前記参照画素との間の差分画素に基づき、符号化データを生成する、請求項 1 に記載の画像圧縮装置。

【請求項 3】

前記圧縮ユニットは、前記並び替えデータを構成する複数の原画素の中から予測対象画素を選択し、前記予測対象画素の座標と、前記パルス符号変調画素挿入間隔とに応じて参

20

照画素を決定し、前記予測対象画素と前記参照画素との間の差分画素に基づき、符号化データを生成する、請求項 1 に記載の画像圧縮装置。

【請求項 4】

原画像データに含まれる複数の原画素がラスタスキャン順に配置された入力ストリームを受け付け、前記複数の原画素の配置を変更し、並び替えデータを生成する並び替えユニットと、

所定のパルス符号変調画素挿入間隔にしたがって、パルス符号変調画素を出力するパルス符号変調画素挿入部と、

前記パルス符号変調画素と、前記並び替えデータとを用いて差分符号化処理を行い、符号化データを生成する圧縮ユニットと、

前記符号化データに対して、前記原画素の座標に応じたパルス符号変調画素挿入位置に前記パルス符号変調画素を挿入し、出力ストリームを生成する出力ストリーム生成部と、

前記出力ストリームに対応する圧縮画像データに対して画像復号処理を行い、復号画像データを生成する画像復号装置と、を備えることを特徴とする画像処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、画像圧縮装置および画像処理システムに関する。

【背景技術】

【0002】

一般に、画像圧縮装置とは、複数の画素から構成される画像データに対して画像圧縮処理を行うものである。従来の画像圧縮処理では、複数の画素をラスタスキャン順に入力し、画像データにおいて入力画素の片側に隣接する画素を参照画素として用いて、入力画素に対して画像圧縮処理を行う。

【0003】

しかしながら、従来の画像圧縮処理では、入力画素と参照画素との間に依存関係が存在する（すなわち、入力画素に対する画像圧縮処理が参照画素に依存する）ので、複数の画像圧縮処理の並列化およびパイプライン化を実現することは困難である。その結果、画像圧縮処理のスループットが低下する、という問題がある。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献 1】 Proc. IEEE Asian Solid-State Circuits Conf. (A-SSCC), (2009), p. 201 - 204. "A rate-controllable near-lossless data compression IP for HDTV decoder LSI in 65nm CMOS," M. Uchiyama, et al.

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、画像圧縮処理のスループットを改善することである。

【課題を解決するための手段】

【0006】

本発明の実施形態の画像圧縮装置は、並び替えユニットと、パルス符号変調画素挿入部と、圧縮ユニットと、出力ストリーム生成部と、を備える。並び替えユニットは、原画像データに含まれる複数の原画素がラスタスキャン順に配置された入力ストリームを受け付け、前記複数の原画素の配置を変更し、並び替えデータを生成する。パルス符号変調画素挿入部は、所定のパルス符号変調画素挿入間隔にしたがって、パルス符号変調画素を出力する。圧縮ユニットは、前記パルス符号変調画素と、前記並び替えデータとを用いて差分符号化処理を行い、符号化データを生成する。出力ストリーム生成部は、前記符号化データに対して、前記原画素の座標に応じたパルス符号変調画素挿入位置に前記パルス符号変

10

20

30

40

50

調画素を挿入し、出力ストリームを生成する。

【発明の効果】

【0007】

本発明によれば、画像圧縮処理のスループットを改善することができる。

【図面の簡単な説明】

【0008】

【図1】第1実施形態の画像処理システム1のブロック図。

【図2】第1実施形態の原画像データIMG0の概略図。

【図3】第1実施形態の入力ストリームISのデータ構造を示す図。

【図4】第1実施形態の画像圧縮装置10のブロック図。

10

【図5】第1実施形態の並び替えユニット12のブロック図。

【図6】第1実施形態の読み出し制御部124の処理結果の一例を示す図。

【図7】第1実施形態の圧縮ユニット16のブロック図。

【図8】第1実施形態の参照画素の参照座標の決定方法の説明図。

【図9】第1実施形態の差分符号化処理における1ライン目のラスタスキャン順RS(1, 1) ~ RS(20, 1)、読み出し順RD、および参照方向の対応関係を示す図。

【図10】第1実施形態の出力ストリームOSに対応する圧縮画像データIMG1の説明図。

【図11】第2実施形態の画像圧縮装置10のブロック図。

【図12】第2実施形態の参照画素の参照座標の決定方法の説明図。

20

【図13】第2実施形態の差分符号化処理における2ライン目のラスタスキャン順RS(1, 2) ~ RS(20, 2)、読み出し順RD、および参照方向の対応関係を示す図。

【図14】第2実施形態の出力ストリームOSに対応する圧縮画像データIMG1の説明図。

【図15】第3実施形態の画像圧縮装置10のブロック図。

【発明を実施するための形態】

【0009】

(第1実施形態)

第1実施形態では、予測対象座標に応じて、水平方向に参照方向を切り替える例について説明する。図1は、第1実施形態の画像処理システム1のブロック図である。画像処理システム1は、入力メモリ20と、画像圧縮装置10と、出力メモリ30と、画像復号装置40と、表示装置50と、を備える。

30

【0010】

入力メモリ20は、画像圧縮装置10に入力すべき原画像データIMG0を記憶する。原画像データIMG0は、複数の原画素から構成される。図2は、第1実施形態の原画像データIMG0の概略図である。図2には、原画像データIMG0のHV空間において、水平方向(H方向)に20画素かつ垂直方向(V方向)に20画素の原画素PX(h, v)(hおよびvは、それぞれ、1~20の整数)が示されている。例えば、1画素は、8ビットのデータで表現される。

【0011】

40

画像圧縮装置10は、入力メモリ20から入力ストリームISの形で読み出した原画像データIMG0に対して画像圧縮処理を行い、圧縮画像データIMG1を生成する。そして、画像圧縮装置10は、圧縮画像データIMG1を出力ストリームOSの形で出力する。図3は、第1実施形態の入力ストリームISのデータ構造を示す図である。入力ストリームISは、原画素PXがラスタスキャン順に配列されたデータである。

【0012】

出力メモリ30は、圧縮画像データIMG1を記憶する。画像復号装置40は、出力メモリ30から読み出した圧縮画像データIMG1に対して画像復号処理を行い、復号画像データIMG2を生成する。表示装置50は、復号画像データIMG2を用いて、復号画像データIMG2に対応する画像を表示する。

50

【 0 0 1 3 】

画像圧縮装置 1 0 および画像復号装置 4 0 は、ハードウェアで実現してもよいし、ソフトウェアで実現してもよいし、ハードウェアおよびソフトウェアの組合せで実現してもよい。

【 0 0 1 4 】

図 4 は、第 1 実施形態の画像圧縮装置 1 0 のブロック図である。画像圧縮装置 1 0 は、並び替えユニット 1 2 と、パルス符号変調（以下「PCM: Pulse Code Modulation」という）画素挿入部 1 4 と、圧縮ユニット 1 6 と、出力ストリーム生成部 1 8 とを備える。

【 0 0 1 5 】

並び替えユニット 1 2 は、ラスタスキャン順に配置された入力ストリーム I S に含まれる原画素 P X の配置を変更し、並び替えデータ S D を生成する。図 5 は、第 1 実施形態の並び替えユニット 1 2 のブロック図である。並び替えユニット 1 2 は、書き込み制御部 1 2 0 と、原画素バッファ 1 2 2 と、読み出し制御部 1 2 4 とを備える。例えば、原画素バッファ 1 2 2 は、8 ビット×12 ワードで構成され、12 画素分の原画素 P X を記憶することができる。

【 0 0 1 6 】

書き込み制御部 1 2 0 は、複数の原画素 P X がラスタスキャン順に配列されるように、書き込みアドレス A w r を生成する。原画素 P X は、書き込みアドレス A w r に従って原画素バッファ 1 2 2 に書き込まれる。

【 0 0 1 7 】

式 1 は、書き込みアドレス A w r の計算式である。式 1 では、「h」が H V 空間の水平座標を表し、「W」が原画素バッファ 1 2 2 のワードサイズを表し、「mod」が剰余演算を表し、「ceil」が天井関数を表し、「N」が P C M 画素挿入間隔を表す。

【 数 1 】

$$Awr = (h-1) \bmod W \quad \dots \text{(式 1)}$$

$$W = \text{ceil}(N \times 1.5)$$

【 0 0 1 8 】

読み出し制御部 1 2 4 は、原画素 P X がラスタスキャン順とは異なる任意の読み出し順で読み出されるように、読み出しアドレス A r d を生成する。原画素バッファ 1 2 2 内に格納された原画素 P X は、読み出しアドレス A r d に従って読み出される。書き込みアドレス A w r はラスタスキャン順に画素が配列されるように生成されるのに対して、読み出しアドレス A r d はラスタスキャン順とは異なる順に画素が配列されるように生成されるの。したがって、書き込み順（ラスタスキャン順）とは異なる順に複数の原画素 P X が配列された並び替えデータ S D が、原画素バッファ 1 2 2 から出力される。ここでは、水平方向の 1 ライン分の画素について、P C M 画素挿入間隔 N ごとに任意の読み出し順で読み出すように制御する。

【 0 0 1 9 】

例えば、読み出し制御部 1 2 4 は、ラスタスキャン順 R S (1 , 1) の画素と、ラスタスキャン順 R S (1 , 1) 以外の N 個の画素から構成されるブロックの画素に対して、式 2 を用いて、ラスタスキャン順 R S (h , v) から計算した読み出し順 R D (R S (h , v)) で、原画素 P X (h , v) を読み出す。式 2 では、「v」が H V 空間の垂直座標を表し、「N」がブロックを構成する画素の数（P C M 画素挿入間隔）を表し、「L S」がラインサイズを表す。

10

20

30

40

【数2】

$$RD(RS(h,v))=1 \quad \dots(h=1)$$

$$RD(RS(h,v))=RS(h,1)-(N-1)+(v-1)*LS \quad \dots((h-1)\bmod N=0 \ \&\&h>1)$$

$$RD(RS(h,v))=RD(RS(h-1,v))+N+1 \quad \dots((h-1)\bmod N=1 \ \&\&h>N+1) \quad \dots \text{(式2)}$$

$$RD(RS(h,v))=RD(RS(h-1,v))+2 \quad \dots((h-1)\bmod N \leq N/2 \ \&\&h>1)$$

$$RD(RS(h,v))=RD(RS(h+1,v))+2 \quad \dots((h-1)\bmod N > N/2)$$

【0020】

10

また、読み出し制御部124は、M (M < N) 個の画素から構成されるブロックの画素に対して、式3 (整数除算) を用いて、ラスタスキャン順RS (h, v) から計算した読み出し順RD (RS (h, v)) で、原画素PX (h, v) を読み出す。式3では、「M」がブロックを構成する画素の数を表し、「T」がラインサイズLSおよびPCM画素挿入間隔Nから得られる変数を表す。

【数3】

$$T = LS/N * N$$

$$RD(RS(h,v))=RS(h,v)-(M-1) \quad \dots(RS(h,v)=LS)$$

$$RD(RS(h,v))=RD(RS(h-1,v))+N+1 \quad \dots(RS(h,v)=T+2) \quad \dots \text{(式3)}$$

20

$$RD(RS(h,v))=RD(RS(h-1,v))+2 \quad \dots(RS(h,v)-(T+1) \leq M/2)$$

$$RD(RS(h,v))=RD(RS(h+1,v))+2 \quad \dots(RS(h,v)-(T+1) > M/2)$$

【0021】

図6は、第1実施形態の読み出し制御部124の処理結果の一例を示す図である。以下、N = 8の場合の例について説明する。図6は、式2を用いるブロックB1およびB2と、式3を用いるブロックB3で構成される。読み出し制御部124は、ブロックB1に関して、ラスタスキャン順RS (2, 1) ~ RS (9, 1) の原画素PX (2, 1) ~ PX (9, 1) を、それぞれ、読み出し順RD = 3、5、7、9、8、6、4、および2で読み出す。

30

【0022】

また、読み出し制御部124は、ブロックB2に関して、ラスタスキャン順RS (10, 1) ~ RS (17, 1) の原画素PX (10, 1) ~ PX (17, 1) を、それぞれ、読み出し順RD = 11、13、15、17、16、14、12、および10で読み出す。

【0023】

また、読み出し制御部124は、ブロックB3に関して、ラスタスキャン順RS (18, 1) ~ RS (20, 1) の原画素PX (18, 1) ~ PX (20, 1) を、それぞれ、読み出し順RD = 19、20、および18で読み出す。

【0024】

40

上記のとおり、読み出し制御部124は、図6に示すような読み出し順RDで、原画素バッファ122から読み出した原画素PX (h, v) を並べ替えデータSDとして出力されるように、読み出しアドレスArdを生成する。

【0025】

PCM画素挿入部14は、圧縮ユニット16および出力ストリーム生成部18へPCM画素PX pcmを供給する。具体的には、PCM画素挿入部14は、式4を用いて、PCM画素挿入位置 (すなわち、PCM画素PX pcmを出力すべきタイミング) を決定する。式4に示すように、PCM画素挿入位置は、各ラインの、(1 + kN (kは0以上の整数), v) および端部 (L, v) である。すなわち、PCM画素挿入位置は、予測対象座標に依存する。

50

【数4】

$$h \bmod N = 1 \quad \dots \text{(式4)}$$

$$h = LS$$

【0026】

圧縮ユニット16は、PCM画素 $P \times p_{cm}$ と、並び替えデータSDとを用いて、ライン単位で差分符号化処理を行い、符号化データEDを生成する。図7は、第1実施形態の圧縮ユニット16のブロック図である。圧縮ユニット16は、差分符号化器160と、量子化器162と、逆量子化器164と、逆差分符号化器166と、可変長符号化器168とを備える。

10

【0027】

差分符号化器160は、並び替えデータSDと、PCM画素 $P \times p_{cm}$ と、逆差分符号化器166の出力とを用いて、差分符号化処理を行う。量子化器162は、量子化係数を用いて、差分符号化器160の出力に対して、量子化を行う。可変長符号化器168は、量子化器162の出力に対して、可変長符号化処理を行い、符号化データEDを生成する。

【0028】

逆量子化器164は、量子化係数を用いて、量子化器162の出力に対して、逆量子化を行う。逆差分符号化器166は、逆量子化器164の出力に対して、逆差分符号化処理を行う。逆差分符号化器166の出力は、差分符号化器160にフィードバックされる。

20

【0029】

具体的には、差分符号化器160は、並び替えデータSDを構成する原画素 $P \times (h, v)$ （すなわち、読み出し順RDで読み出された画素）の中から1つの画素を予測対象画素として選択する。そして、差分符号化器160は、予測対象画素の水平座標 h_t と、PCM画素挿入間隔Nとに応じて参照画素を決定し、予測対象画素と参照画素との間の差分画素を生成する。

【0030】

図8は、第1実施形態の参照座標の決定方法の説明図である。「 (h_t, v_t) 」は予測対象画素の座標を表す。「N」は差分符号化処理が行われない（出力ストリーム生成部18がPCM画素 $P \times p_{cm}$ を配置する）ことを表し、「L」は予測対象座標に対して水平負方向に隣接する座標が参照座標となることを表し、「R」は予測対象座標に対して水平正方向に隣接する座標が参照座標となることを表す。差分符号化器160は、水平座標 h_t に関する条件に応じて、参照方向を切り替える。

30

【0031】

なお、PCM画素 $P \times p_{cm}$ を配置するのは、両端部分の画素に関してユニット内の別の画素（隣接画素）を参照して符号化することができないためであり、PCM画素 $P \times p_{cm}$ （参照する必要のない画素）を挿入することによって、両端部分の画素についても符号化を実現することができるようになる。

【0032】

具体的には、差分符号化器160は、“ $h_t \bmod N = 1$ ”が成立する場合には、予測対象座標をPCM挿入座標として決定し、“ $(h_t \bmod N) < N/2$ ”が成立する場合には、予測対象画素に対して、水平負方向に隣接する原画素 $P \times (h_t - 1, v_t)$ を参照画素として決定し、“ $(h_t \bmod N) > N/2$ ”が成立する場合には、予測対象画素に対して水平正方向に隣接する原画素 $P \times (h_t + 1, v_t)$ を参照画素として決定する。

40

【0033】

図9は、第1実施形態の差分符号化処理における1ライン目のラスタスキャン順RS(1, 1) ~ RS(20, 1)、読み出し順RD、および参照方向の対応関係を示す図である。

水平負方向の端部の座標(1, 1)と、座標(1, 1)からN(=8)ごとの座標(9

50

, 1)、および(17, 1)と、水平正方向の端部の座標(20, 1)は、PCM画素挿入座標である。PCM画素挿入座標については、差分符号化処理は行われず、出力ストリーム生成部18によってPCM画素 PX_{pcm} が挿入される。

【0034】

座標(2, 1)~(8, 1)および(10, 1)~(16, 1)については、水平方向座標 ht に応じた参照方向で、差分符号化処理が行われる。また、座標(18, 1)については水平負方向で差分符号化処理が行われ、座標(19, 1)については水平正方向で差分符号化処理が行われる。

【0035】

出力ストリーム生成部18は、符号化データ ED に対して、PCM画素挿入位置にPCM画素 PX_{pcm} を挿入し、出力ストリーム OS を生成する。図10は、第1実施形態の出力ストリーム OS に対応する圧縮画像データ $IMG1$ の説明図である。図10では、「P」はPCM画素 PX_{pcm} を表し、「L」は水平負方向に隣接する参照画素を表し、「R」は水平正方向に隣接する参照画素を表す。

10

【0036】

第1実施形態によれば、予測対象座標の水平成分に応じて参照方向を変える。すなわち、第1実施形態は、ラインごとに原画素バッファ122からの読み出し順 RD が連続している各画素(PCM画素以外の画素)の予測方向を、水平負方向と水平正方向とで交互に切り替える。これにより、画像圧縮処理のスループットを改善することができる。

【0037】

(第2実施形態)

第2実施形態では、予測対象座標に応じて、水平方向だけでなく垂直方向に、参照方向を切り替える例について説明する。なお、第1実施形態と同様の説明は省略する。

20

【0038】

図11は、第2実施形態の画像圧縮装置10のブロック図である。画像圧縮装置10は、第1実施形態と同様の構成に加えて、ローカルデコードバッファ167を備える。ローカルデコードバッファ167は、差分符号化器160と逆差分符号化器166との間に設けられる。ローカルデコードバッファ167は、逆差分符号化器166の出力のうち、垂直負方向に隣接する原画素 $PX(ht, vt - 1)$ を、“ $(ht + (k + 1)N) \bmod N = 1$ ”を満たす予測対象画素に対して差分符号化処理が行われるタイミングで、差分符号化器160に出力する。

30

【0039】

差分符号化器160は、並び替えデータ SD と、PCM画素 PX_{pcm} と、ローカルデコードバッファ167の出力とを用いて、差分符号化処理を行う。差分符号化器160は、並び替えデータ SD を構成する複数の原画素の中から予測対象画素を選択する。そして、差分符号化器160は、予測対象座標とPCM画素挿入間隔 N とに応じて参照画素を決定し、予測対象画素と参照画素との間の差分画素を生成する。

【0040】

図12は、第2実施形態の参照座標の決定方法の説明図である。図12の各符号は、図8と同様のものに加えて、「U」は予測対象座標に対して垂直負方向に隣接する座標が参照座標となることを表す。差分符号化器160は、水平座標 ht に関する条件だけでなく、垂直座標 vt に関する条件に応じて、参照方向を切り替える。

40

【0041】

差分符号化器160は、垂直座標条件が“ $vt = 1$ ”である場合、すなわち、1ライン目の並び替えデータ SD に対しては、第1実施形態と同様に、参照座標を決定する。

また、差分符号化器160は、垂直座標条件が“ $vt = 2$ ”である場合、すなわち、2ライン目以降の並び替えデータ SD に対しては、“ $ht = 1$ ”が成立する場合、“ $(ht \bmod N) = N/2$ ”が成立する場合、および“ $(ht \bmod N) > N/2$ ”が成立する場合には、第1実施形態と同様に、参照座標を決定する。一方、差分符号化器160は、“ $(ht + (k + 1)N) \bmod N = 1$ ”が成立する場合には、予測対象画

50

素に対して、垂直負方向に隣接する原画素 $P X (h t , v t - 1)$ を参照画素として決定する。

【 0 0 4 2 】

ローカルデコードバッファ 1 6 7 が保持すべき画素数 $N p$ は、式 5 から求まる。式 5 では、「 N 」が P C M 画素挿入間隔を表し、「 $L S$ 」がラインサイズを表し、「 $c e i l$ 」が天井関数を表す。

【数 5】

$$N p = c e i l (L S / N) \quad \dots (\text{式 5})$$

【 0 0 4 3 】

図 1 3 は、第 2 実施形態の差分符号化処理における 2 ライン目のラストスキャン順 $R S (1 , 2) \sim R S (2 0 , 2)$ 、読み出し順 $R D$ 、および参照方向の対応関係を示す図である。

【 0 0 4 4 】

水平負方向の端部 $(1 , 2)$ は、差分符号化処理は行われず、出力ストリーム生成部 1 8 によって P C M 画素 $P X p c m$ が挿入される。

【 0 0 4 5 】

座標 $(1 , 2)$ から $N (= 8)$ ごとの座標 $(9 , 2)$ および $(1 7 , 2)$ と、水平正方向の端部 $(2 0 , 2)$ は、垂直方向参照座標である。垂直方向参照座標については、垂直負方向で差分符号化処理が行われる。

【 0 0 4 6 】

座標 $(2 , 2) \sim (8 , 2)$ および $(1 0 , 2) \sim (1 6 , 2)$ については、水平座標 $h t$ に応じた参照方向で、差分符号化処理が行われる。また、座標 $(1 8 , 2)$ については水平負方向で差分符号化処理が行われ、座標 $(1 9 , 2)$ については水平正方向で差分符号化処理が行われる。

【 0 0 4 7 】

すなわち、差分符号化器 1 6 0 は、予測対象座標に対して参照座標が水平負方向または水平正方向である場合には、逆差分符号化器 1 6 4 の出力を利用し、予測対象座標に対して参照座標が垂直負方向である場合には、ローカルデコードバッファ 1 6 7 の出力を利用して、差分符号化処理を行う。

【 0 0 4 8 】

出力ストリーム生成部 1 8 は、符号化データ $E D$ に対して、P C M 画素挿入位置に P C M 画素 $P X p c m$ を挿入し、出力ストリーム $O S$ を生成する。図 1 4 は、第 2 実施形態の出力ストリーム $O S$ に対応する圧縮画像データ $I M G 1$ の説明図である。図 1 4 の参照符号については、図 1 0 と同様のものに加えて、「 U 」は垂直負方向に隣接する参照画素から得られる画素を表す。

【 0 0 4 9 】

第 2 実施形態によれば、第 1 実施形態と比べて、挿入される P C M 画素 $P X p c m$ の数が少ないので、圧縮率を改善することができる。

【 0 0 5 0 】

(第 3 実施形態)

第 1 および第 2 実施形態では、1 系統の圧縮処理の例について説明したが、第 3 実施形態では、複数系統の圧縮処理の例について説明する。なお、第 1 および第 2 実施形態と同様の説明は省略する。

【 0 0 5 1 】

図 1 5 は、第 3 実施形態の画像圧縮装置 1 0 のブロック図である。画像圧縮装置 1 0 は、第 1 実施形態と同様の構成（並び替えユニット 1 2、P C M 画素挿入部 1 4、および出力ストリーム生成部 1 8）に加えて、2 系統の圧縮ユニット（第 1 および第 2 圧縮ユニット 1 6 A および 1 6 B）を備える。第 1 および第 2 圧縮ユニット 1 6 A および 1 6 B は、第 1 実施形態の圧縮ユニット 1 6 と同様の構成を備える。

10

20

30

40

50

【 0 0 5 2 】

並び替えユニット 1 2 は、ラスタスキャン順に配置された入力ストリーム I S に含まれる原画素 P X の配置を変更し、並び替えデータ S D を生成する。また、並び替えユニット 1 2 は、水平負方向を参照方向とする原画素 P X (h , v) を第 1 圧縮ユニット 1 6 A に供給し、水平正方向を参照方向とする原画素 P X (h , v) を第 2 圧縮ユニット 1 6 A に供給する。

【 0 0 5 3 】

第 1 圧縮ユニット 1 6 A は、水平負方向を参照方向とする原画素 P X (h , v) から構成される並び替えデータ S D に対して、ライン単位で圧縮処理を行い、第 1 符号化データ E D 1 を生成する。

10

【 0 0 5 4 】

第 2 圧縮ユニット 1 6 B は、水平正方向を参照方向とする原画素 P X (h , v) から構成される並び替えデータ S D に対して、ライン単位で圧縮処理を行い、第 2 符号化データ E D 2 を生成する。

【 0 0 5 5 】

出力ストリーム生成部 1 8 は、第 1 および第 2 符号化データ E D 1 および E D 2 に対して、PCM 画素挿入位置に PCM 画素 P X p c m を挿入し、出力ストリーム O S を生成する。これにより、第 1 実施形態と同様の出力ストリーム O S が得られる。

【 0 0 5 6 】

なお、第 2 および第 3 実施形態を組み合わせる場合には、並び替えユニット 1 2 は、第 1 または第 2 圧縮ユニット 1 6 A または 1 6 B に、垂直負方向を参照方向とする原画素 P X (h , v) を含む並び替えデータ S D を供給する。

20

【 0 0 5 7 】

第 3 実施形態によれば、第 1 および第 2 圧縮ユニット 1 6 A および 1 6 B が、それぞれ、特定の方向を参照方向とする原画素 P X (h , v) に対して圧縮処理を行うので、並列処理が実現される。これにより、第 1 および第 2 実施形態と比べて、画像処理装置 1 0 の処理効率を改善することができる。

【 0 0 5 8 】

なお、上述の実施形態では、PCM 画素挿入間隔 N と、原画素バッファ 1 2 2 の容量と、圧縮率とは、互いに相関関係にある。具体的には、PCM 画素挿入間隔 N と、原画素バッファ 1 2 2 の容量とを大きくすることにより、圧縮率を改善することができる。一方、所望の圧縮率に基づいて、PCM 画素挿入間隔 N および原画素バッファ 1 2 2 の容量を最小値にすることにより、画像圧縮装置 1 0 の動作周波数と、画像復号装置 4 0 により得られる復号画像データ I M G 2 の画質とを改善することができる。

30

【 0 0 5 9 】

本実施形態に係る画像処理システム 1 の少なくとも一部は、ハードウェアで構成しても良いし、ソフトウェアで構成しても良い。ソフトウェアで構成する場合には、画像処理システム 1 の少なくとも一部の機能を実現するプログラムをフレキシブルディスクや C D - R O M 等の記録媒体に収納し、コンピュータに読み込ませて実行させても良い。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。

40

【 0 0 6 0 】

また、本実施形態に係る画像処理システム 1 の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布しても良い。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布しても良い。

【 0 0 6 1 】

なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した

50

実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

【符号の説明】


【0062】

- 1 画像処理システム
- 10 画像圧縮装置
- 12 並び替えユニット
- 120 書き込み制御部
- 122 原画素バッファ
- 124 読み出し制御部
- 14 P C M画素挿入部
- 16 圧縮ユニット
- 16A 第1圧縮ユニット
- 16B 第2圧縮ユニット
- 160 差分符号化器
- 162 量子化器
- 164 逆量子化器
- 166 逆差分符号化器
- 167 ローカルデコードバッファ
- 168 可変長符号化器
- 18 出力ストリーム生成部
- 20 入力メモリ
- 30 出力メモリ
- 40 画像復号装置
- 50 表示装置


10

20


【図1】




【図3】




【図2】



【図4】



【図5】




【図6】

RS(h,v)	RD
RS(1,1)	⇒ 1
RS(2,1)	⇒ 3
RS(3,1)	⇒ 5
RS(4,1)	⇒ 7
RS(5,1)	⇒ 9
RS(6,1)	⇒ 8
RS(7,1)	⇒ 6
RS(8,1)	⇒ 4
RS(9,1)	⇒ 2
RS(10,1)	⇒ 11
RS(11,1)	⇒ 13
RS(12,1)	⇒ 15
RS(13,1)	⇒ 17
RS(14,1)	⇒ 16
RS(15,1)	⇒ 14
RS(16,1)	⇒ 12
RS(17,1)	⇒ 10
RS(18,1)	⇒ 19
RS(19,1)	⇒ 20
RS(20,1)	⇒ 18

B1 (rows 1-9)
 B2 (rows 10-17)
 B3 (rows 18-20)

【図7】



【図9】


RS(h,v)	RD	参照方向
RS(1,1)	⇒ 1	N
RS(2,1)	⇒ 3	L
RS(3,1)	⇒ 5	L
RS(4,1)	⇒ 7	L
RS(5,1)	⇒ 9	L
RS(6,1)	⇒ 8	R
RS(7,1)	⇒ 6	R
RS(8,1)	⇒ 4	R
RS(9,1)	⇒ 2	N
RS(10,1)	⇒ 11	L
RS(11,1)	⇒ 13	L
RS(12,1)	⇒ 15	L
RS(13,1)	⇒ 17	L
RS(14,1)	⇒ 16	R
RS(15,1)	⇒ 14	R
RS(16,1)	⇒ 12	R
RS(17,1)	⇒ 10	N
RS(18,1)	⇒ 19	L
RS(19,1)	⇒ 20	R
RS(20,1)	⇒ 18	N

(N-1)画素 (rows 1-9)
 (N-1)画素 (rows 10-17)
 M画素 (rows 18-20)


【図8】

水平座標条件	参照座標	参照方向
$ht \bmod N = 1$	PCM	—
$ht \bmod N \leq N/2$	(ht-1,vt)	L
$ht \bmod N > N/2$	(ht+1,vt)	R

【図10】




【図11】



【図12】

垂直座標条件	水平座標条件	参照座標
vt = 1	ht mod N = 1	PCM
	ht mod N ≤ N/2	(ht-1, vt)
	ht mod N > N/2	(ht+1, vt)
vt ≥ 2	ht = 1	PCM
	(ht+(k+1)N) mod N = 1	(ht, vt-1)
	ht mod N ≤ N/2	(ht-1, vt)
	ht mod N > N/2	(ht+1, vt)


【図14】



【図13】

RS(h,v)	RD	参照方向
RS(1,2)	⇒ 21	N
RS(2,2)	⇒ 23	L
RS(3,2)	⇒ 25	L
RS(4,2)	⇒ 27	L
RS(5,2)	⇒ 29	L
RS(6,2)	⇒ 28	R
RS(7,2)	⇒ 26	R
RS(8,2)	⇒ 24	R
RS(9,2)	⇒ 22	U
RS(10,2)	⇒ 31	L
RS(11,2)	⇒ 33	L
RS(12,2)	⇒ 35	L
RS(13,2)	⇒ 37	L
RS(14,2)	⇒ 36	R
RS(15,2)	⇒ 34	R
RS(16,2)	⇒ 32	R
RS(17,2)	⇒ 30	U
RS(18,2)	⇒ 39	R
RS(19,2)	⇒ 40	R
RS(20,2)	⇒ 38	U

【図15】



フロントページの続き

(72)発明者 小 玉 翔
東京都港区芝浦一丁目1番1号 株式会社東芝内

審査官 堀井 啓明

(56)参考文献 特開2001-211082(JP,A)
特開2009-296605(JP,A)

(58)調査した分野(Int.Cl., DB名)
H04N1/41-1/419
H04N19/00-19/98