

(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有權機關  
國際事務局



(43) 国際公開日  
2004年9月30日 (30.09.2004)

PCT

(10) 国際公開番号  
WO 2004/084319 A1

(51) 國際特許分類<sup>7</sup>: H01L 33/00, H01S 5/022

(21) 国際出願番号: PCT/JP2004/003443

(22) 國際出願日: 2004年3月15日(15.03.2004)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:  
特願2003-074036 2003年3月18日(18.03.2003) JP

(71) 出願人(米国を除く全ての指定国について): 住友電気工業株式会社(SUMITOMO ELECTRIC INDUSTRIES, LTD.) [JP/JP]; 〒5410041 大阪府大阪市中央区北浜四丁目5番33号 Osaka (JP)

(72) 発明者; および


(75) 発明者/出願人(米国についてのみ): 石津 定 (ISHIDU, Sadamu) [JP/JP]; 〒6640016 兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社 伊丹製作所内 Hyogo (JP). 桧垣 賢次郎 (HIGAKI, Kenjiro) [JP/JP]; 〒6640016 兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社 伊丹製作所内 Hyogo (JP). 石井 隆 (ISHII, Takashi) [JP/JP]; 〒6640016 兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社 伊丹製作所内 Hyogo (JP). 筑木 保志 (TSUZUKI, Yasushi) [JP/JP]; 〒6640016 兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社 伊丹製作所内 Hyogo (JP).

(74) 代理人: 中野 稔, 外(NAKANO, Minoru et al.); 〒5540024 大阪府大阪市此花区島屋一丁目1番3号 住友電気工業株式会社内 Osaka (JP).

〔続葉有〕

**(54) Title:** LIGHT EMITTING ELEMENT MOUNTING MEMBER, AND SEMICONDUCTOR DEVICE USING THE SAME

(54) 発明の名称: 発光素子搭載用部材およびそれを用いた半導体装置



WO 2004/084319 A1

**(57) Abstract:** A light emitting element mounting member easy to process and allowing sufficient heat dissipation; and a semiconductor device using the same. A light emitting element mounting member (200) comprises an element mounting surface (2a) for mounting a semiconductor light emitting element (1), a board (2) having first and second electrically conductive regions (21, 22) disposed on the element mounting surface (2a) and connected to the semiconductor light emitting element (1), a reflection member (6) having a reflection surface (6a) defining an inner space (6b) for receiving the semiconductor light emitting element (1) and containing a metal disposed on an element mounting surface (1a), and a metal layer (13) disposed on the reflection surface (6a). The reflection surface (6a) is inclined with respect to the element mounting surface (2a) so that the diameter of the inner space (6b) increases as the distance from the element mounting surface (2a) increases.

(57) 要約： 加工が容易で、かつ十分な放熱が可能な発光素子搭載用部材およびそれを用いた半導体装置を提供する。 発光素子搭載用部材 200 は、半導体発光素子 1 を搭載する素子搭載面 2a と、その素子搭載面 2a に設けられて半導体発光素子 1 に接続される第 1 および第 2 の導電領域 21 および 22

/ 続葉有 /



(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL,

SZ, TZ, UG, ZM, ZW), ヨーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:  
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

## 明細書

## 発光素子搭載用部材およびそれを用いた半導体装置

## 技術分野

5 この発明は、発光素子搭載用部材およびそれを用いた半導体装置に関し、特に、発光ダイオードまたは半導体レーザなどを搭載するための発光素子搭載用部材およびそれを用いた半導体装置に関するものである。

## 背景技術

10 従来、半導体発光素子を搭載する部材は、たとえば特開2002-232017号公報に記載されている。

上述の公報に記載された半導体素子搭載用部材では、半導体素子を搭載する基板および発光素子を取り囲むセラミック窓枠に、たとえば酸化アルミニウムや窒化アルミニウムを主成分としたセラミックスが用いられている。

15 近年の発光素子の高出力化により半導体発光素子から発生する熱量も大きくなっている。基板および窓枠として酸化アルミニウムを主成分としたセラミックス（以下アルミナとも称す。）を用いた場合、十分に放熱できないため、温度上昇が起こるという問題があった。

さらに、熱伝導率の高い窒化アルミニウムを用いた場合には、アルミナに比べ原20 料が高価であり加工が困難である。さらに、その表面にメタライズ層を形成する場合には、通常まずWやMoを主成分とするメタライズ層を形成する必要がある。その場合、グリーンシートに予めWやMoを主成分とする金属ペーストを印刷塗布した後、窒化アルミニウムセラミックス本体と一緒に焼成する方法が、採られる（コファイアメタライズ法）。しかしながら、この方法では、焼成時の熱変形などがあるため、例えば $100\mu m$ 未満の微細なパターンのメタライズ層を精度良く形成することが難しい。

## 発明の開示

この発明の目的は、上述のような問題点を解決するため、熱伝導率が高く、かつ

加工性に優れた発光素子搭載用部材とそれを用いた半導体装置を提供することである。

本発明者らは、基板と、その基板の上に設けられた反射部材とを備えた発光素子搭載用部材において、半導体発光素子から発生する熱を十分に放散させ、かつ加工性に優れた発光素子搭載用部材についてさまざまな検討を行なった結果、基板に高熱伝導部材を、反射部材に金属を含ませることで好ましい特性を得ることができることがわかった。

上述のような知見によってなされた、この発明に従った発光素子搭載用部材は、半導体発光素子を搭載する素子搭載面と、その素子搭載面に設けられて半導体発光素子に接続される第1および第2の導電領域とを有する基板と、半導体発光素子が収納される内部空間を規定する反射面を有し、素子搭載面の上に設けられる金属を含む反射部材と、反射面に設けられた金属層とを備える。反射面は、素子搭載面から離れるにつれて内部空間の径が大きくなるように素子搭載面に対して傾斜している。

このように構成された発光素子搭載用部材では、基板が高熱伝導部材となるため、半導体発光素子から発生した熱を十分に放散させることができる。さらに、反射部材が金属を含むため、反射部材がセラミックスで構成されている場合に比べて加工が容易となり、加工性に優れた発光素子搭載用部材を提供することができる。

また反射部材が金属を含むため、その反射部材の反射面に設けられる金属層との密着性が向上する。その結果、製造が容易な発光素子搭載用部材を提供することができる。

また好ましくは、発光素子搭載用部材は、素子搭載面と反射部材とを接合する接合層をさらに備える。接合層の耐熱温度は300°C以上であり、かつ接合層は温度700°C以下で溶融して素子搭載面と反射部材とを接合する。この場合、接合層の耐熱温度は300°C以上であるため、半導体発光素子を発光素子搭載用部材に搭載する場合に温度を250~300°Cとしても接合層は、基板と反射部材の剥離を防止し、実用的であり、信頼性の高い発光素子搭載用部材を得ることができる。さらに、接合温度が700°C以下であるため、基板の表面にAu、AgまたはAl等のメタライズパターンが形成されている場合に、メタライズパターンの劣化を防ぐこ

とができる。一般的にこのメタライズパターンの耐熱温度は700°C以下であるため、温度700°C以下で接合することによりメタライズパターンを劣化させずに接合することができる。

より好ましくは、基板は絶縁性を有し、基板に第1および第2の貫通孔が形成されており、第1の貫通孔に第1の導電領域が設けられ、第2の貫通孔に第2の導電領域が設けられる。この場合、基板の素子搭載面が形成される面と反対側の面まで第1および第2の導電領域が延びるため、この反対側の面から第1および第2の導電領域に電力を供給することができる。さらに好ましくは、上記半導体装置において第1および／または第2の導電領域の素子搭載面に形成された金属膜の配置パターンの最小形成寸法が、5 μm以上100 μm未満に制御されている。これによって発光素子をフリップチップなどで実装できる。好ましくは50 μm未満である。なおここで言う配置パターンの最小形成寸法とは、メタライズパターンの最小幅やパターン間の最小間隔などである。

この発明に従った半導体装置は、上述のいずれかに記載の発光素子搭載用部材と、素子搭載面に搭載された半導体発光素子とを備える。半導体発光素子は素子搭載面に向い合う主表面を有し、基板は素子搭載面と反対側に位置する底面を有する。底面から素子搭載面までの距離Hと半導体発光素子の主表面の長辺方向の長さLとの比率H/Lは0.3以上である。

この場合、長辺の長さLと底面から素子搭載面までの距離Hとの比率H/Lを最適化しているため、放熱性の高い半導体装置を得ることができる。なお、長辺方向の長さLと、底面から素子搭載面までの距離Hとの比率H/Lが0.3未満となれば、長辺方向の長さLに対して底面から素子搭載面までの距離Hが小さくなりすぎて、十分に熱を放散させることができない。

好ましくは半導体発光素子の主表面側には電極が設けられて第1および／または第2の導電領域に電気的に接続される。この場合、主表面側に電極が設けられて、その電極が直接的に第1および／または第2の導電領域に電気的に接続されるため、半導体発光素子のうち、発熱量が特に大きい発光層の部分から発生した熱は電極を介して直接的に基板へ伝達される。その結果、発光層で発生した熱が効率的に基板へ放散され、さらに冷却能力の高い発光素子搭載用部材を提供することができ

る。また好ましくは、主表面の面積は1mm<sup>2</sup>以上である。

#### 図面の簡単な説明

図1は、この発明の実施の形態1に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図であり、図1Aは1つの局面に従った半導体装置の断面図であり、図1Bは別の局面に従った半導体装置の断面図である。

図2は、図1で示す発光素子搭載用部材および半導体装置の斜視図である。

図3は、Aは、図1で示す半導体発光素子の斜視図である。Bは、同素子の主表面の輪郭例を示す図である。

図4は、図1で示す半導体装置の製造方法を説明するための工程図である。

図5は、図1から図3で示す半導体装置の製造方法の第1工程を示す断面図である。

図6は、図1から図3で示す半導体装置の製造方法の第2工程を示す断面図である。

図7は、図6中の矢印V I Iで示す方向から見た基板の平面図である。

図8は、図1から図3で示す半導体装置の製造方法の第3工程を示す断面図である。

図9は、図1から図3で示す半導体装置の製造方法の第4工程を示す断面図である。

図10は、図1から図3で示す半導体装置の製造方法の第5工程を示す断面図である。

図11は、図1から図3で示す半導体装置の製造方法の第6工程を示す断面図である。

図12は、図1から図3で示す半導体装置の製造方法の第7工程を示す断面図である。

図13は、この発明の実施の形態2に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図である。

## 発明を実施するための最良の形態

以下、この発明の実施の形態について、図面を参照して説明する。なお、以下の実施の形態では同一または相当する部分については同一の参照符号を付し、その説明は繰返さない。

### 5 (実施の形態 1)

図 1 は、この発明の実施の形態 1 に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図であり、図 1 A は 1 つの局面に従った半導体装置の断面図であり、図 1 B は別の局面に従った半導体装置の断面図である。図 2 は、図 1 A で示す半導体装置の斜視図である。図 3 は、図 1 A で示す半導体発光素子の斜視図である。図 1 A、図 2 および図 3 を参照して、この発明の実施の形態 1 に従った半導体装置 100 は、発光素子搭載用部材 200 と、素子搭載面 2a に搭載された半導体発光素子 1 とを備える。半導体発光素子 1 は素子搭載面 2a に向い合う主表面 1a を有する。主表面 1a はこの場合矩形をなしており、長辺としての第 1 の辺 11 と短辺としての第 2 の辺 12 とを含む。基板 2 は素子搭載面 2a と反対側に位置する底面 2b とを有する。底面 2b から素子搭載面 2a までの距離 H と第 1 の辺 11 の長さ L との長さの比  $H/L$  は 0.3 以上となっている。

発光素子搭載用部材 200 は、半導体発光素子 1 を搭載する素子搭載面 2a と、その素子搭載面 2a に設けられて半導体発光素子 1 に接続される第 1 および第 2 の導電領域 21 および 22 とを有する基板 2 と、半導体発光素子 1 が収納される内部空間 6b を規定する反射面 6a を有し、素子搭載面 2a の上に設けられる金属を含む反射部材 6 と、反射面 6a に設けられた金属層 13 とを備える。反射面 6a は、素子搭載面 2a から離れるにつれて内部空間 6b の径が大きくなるように素子搭載面 2a に対して傾斜している。

発光素子搭載用部材 200 は、素子搭載面 2a と反射部材 6 とを接合する接合層 9 をさらに備える。接合層 9 の耐熱温度は 300°C 以上であり、かつ接合層 9 は温度 700°C 以下で溶融して素子搭載面 2a と反射部材 6 とを接合する。

基板 2 は絶縁性を有し、基板 2 に第 1 および第 2 の貫通孔 2h および 2i が形成されている。第 1 の貫通孔 2h に第 1 の導電領域 21 が設けられ、第 2 の貫通孔 2i に第 2 の導電領域 22 が設けられる。また前述のように、上記半導体装置において

て、第1および／または第2の導電領域21および22の素子搭載面に形成された金属膜の配置パターンの最小パターン巾や最小パターン間距離が、5 μm以上10 μm未満に制御されている。これによって発光素子をフリップチップなどで実装できる。好ましくは10 μm以上50 μm未満である。特に第1および第2の導電領域21および22のパターンの間隔は、導通不良が発生しないよう程度に小さい方が良い。何故ならメタライズされた部分の面積が広ければ広いほど、反射効率が向上するからである。5 μm未満では導通不良が発生し易くなる。

半導体発光素子1の主表面1a側には電極層1bおよび1fが設けられて第1および第2の導電領域21および22に電気的に接続される。主表面1aの面積は10 mm<sup>2</sup>以上である。

基板2は、電気絶縁性で熱伝導性の良い材料で構成され、その実用環境に応じて使い分けられる。例えば、窒化アルミニウム(AlN)、窒化ケイ素(Si<sub>3</sub>N<sub>4</sub>)、酸化アルミニウム(Al<sub>2</sub>O<sub>3</sub>)、窒化硼素(BN)または炭化ケイ素(SiC)などを主成分としたセラミックス、また例えば、電気絶縁性の珪素(Si)を主成分とした材料、以上の材料の複合材やそれらの組み合わせ材料などで構成される。

基板2は熱を放散させるヒートシンクとしての役割を果たす。そのため、熱伝導率は大きいほど好ましいが、熱伝導率が140 W/m·K以上、さらには170 W/m·K以上であれば好ましい。さらに、半導体発光素子1として周期律表I-II-V族化合物半導体発光素子またはII-VI族化合物半導体発光素子を用いる場合には、それらの発光素子との線膨張係数を整合させるために、基板2の熱膨張率(線膨張率)を3.0×10<sup>-6</sup>/K以上10×10<sup>-6</sup>/K以下とすることが好ましい。

素子搭載面2aにはAu膜3a、3bおよび3が形成されている。Au膜3は、接合層9と基板2との密着性を高める働きをする。そのため、Au膜3は、接合層9と基板2との密着性を高めるような物質で構成される。この実施の形態では、基板2としてセラミックスである窒化アルミニウムを用い、接合層9としてAu-Geを用いているため、Au膜3を採用しているが、接合層の材質が変わった場合には、たとえばAu膜3、3aおよび3bを、例えばアルミニウムを主成分とする層や、銀を主成分とする層とすることも可能である。なお、Au膜3、3aおよび3

bは、例えばめっきや蒸着により形成される。さらに、Au膜3、3aおよび3bと素子搭載面2aとの間に例えばチタン層、白金層などの密着性を高める中間層を介在させてもよい。

素子搭載面2aとAu膜3、3aおよび3bとの間に設ける中間層としては、例  
5 えばNi、Ni-Cr、Ni-P、Ni-B、NiCoが挙げられる。これらは、  
例えばめっきや蒸着で形成することができる。蒸着で形成する場合の材料には、Ti  
i、V、Cr、Ni、NiCr合金、Zr、Nb、Taなどを挙げることができる。  
また、なおこれらのめっき層および／または蒸着層の積層であってもかまわない。  
中間層の厚みは0.01mm以上5mm以下が好ましく、さらに0.1mm以上1  
10 mm以下であることが好ましい。

また、本事例の場合、基板2とAu膜3、3aおよび3bとの間に、例えばTi  
/Pt積層膜からなる中間層を形成してもよい。この積層膜を構成するTiを含む  
膜は、基板2との密着性を高めるための密着層であり、基板2の上部表面に接触す  
るよう形成される。密着層の材料としては、たとえばチタンに限らず、バナジ  
15 ウム(V)、クロム(Cr)、ニッケルクロム合金(NiCr)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)およびこれらの化合物も用いることができる。

また、Ti/Pt積層膜を構成する白金(Pt)膜は拡散防止層であり、Ti膜  
の上部表面に形成される。その材料としては、白金(Pt)だけでなく、パラジウ  
20 ム(Pd)、ニッケルクロム合金(NiCr)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)なども用いることができる。

なお、上述のTi/Pt積層膜、Au膜を総称して、以下メタライズ層ともいう。  
メタライズ層の形成方法としては、上述のように従来から用いられている成膜方法  
を適用できる。たとえば、蒸着法、スパッタリング法あるいはめっき法などがある。  
25 また、上述のTi/Pt積層膜、Au膜のパターニング方法には、たとえばフォト  
リソグラフィを用いたリフトオフ法、化学エッチング法、ドライエッチング法、ま  
たはメタルマスク法などがあり、これらの手段は、例えば100μm未満、さらには  
50μm未満で制御された微細なパターンを形成する場合に好適である。

上述のTi/Pt積層膜のチタン(Ti)膜の厚さは0.01mm以上1.0m

m以下、白金（Pt）膜の厚さは、0.01mm以上1.5mm以下が、それぞれ好ましい。電極層としてのAu膜の厚さは0.1mm以上10mm以下が好ましい。

基板2の厚み、すなわち、底面2bから素子搭載面2aまでの距離Hは、半導体発光素子1の寸法に従ってさまざまに設定することが可能であるが、たとえば距離

5 Hを0.3mm以上10mm以下とすることができる。

Au膜3aおよび3bと接触するように半導体発光素子1が設けられている。半導体発光素子1は、II-VI族化合物半導体発光素子またはIII-V族化合物半導体発光素子で構成することができる。ここで、II族元素は亜鉛（Zn）およびカドミウム（Cd）を含む。III族元素は、ホウ素（B）、アルミニウム（Al）、ガリウム（Ga）およびインジウム（In）を含む。V族元素は、窒素（N）、リン（P）、ヒ素（As）およびアンチモン（Sb）を含む。VI族元素は、酸素（O）、硫黄（S）、セレン（Se）およびテルル（Te）を含む。半導体発光素子1は、たとえばGaAs系、InP系、GaN系などの化合物半導体で構成される。

基板2にはピアホール（スルーホール）としての貫通孔2hおよび2iが形成されている。貫通孔2hおよび2iに充填される導体が第1および第2の導電領域21および22を構成している。貫通孔2hおよび2iに充填される導体（ピアフィル）の主成分としては、好ましくは高融点金属、特にタンゲステン（W）やモリブデン（Mo）を用いることができる。なお、これらにさらにチタン（Ti）などの遷移金属、あるいはガラス成分や基板材料（たとえば窒化アルミニウム（AlN））が含まれていてもよい。また貫通孔2hおよび2iは、導体が充填されていなくても、内側の面がめっきなどによってメタライズされておればよい。

素子搭載面2aの表面粗さは好ましくはRaで1μm以下、より好ましくはRaで0.1μm以下である。また、その平面度は、好ましくは5μm以下、より好ましくは1μm以下である。Raが1μmを超えるか平面度が5μmを超える場合、半導体発光素子1の接合時に基板2との間に隙間が生じやすくなり、それによって半導体発光素子を冷却する効果が低下することがある。なお、表面粗さRaおよび平面度はJIS規格（それぞれJISB0601およびJISB0621）に規定されている。

本発明の半導体発光素子1の材料は、たとえば上述の化合物半導体が挙げられる

が、サファイア等の基板上にこれらの層やバルクが積層されていてもよい。発光部は、上面もしくは下面のいずれでもよい。なお、この実施の形態では、発光層1cが基板側に設けられているため、発熱部である発光層1cが基板により近い位置に配置されることから、半導体素子の放熱をより向上させることができる。

5 基板2上に設けられた半導体発光素子1の表面には、シリコン酸化膜(SiO<sub>2</sub>)などの絶縁層および電極層などのメタライズ層が形成されていてもよい。電極層としての金(Au)の厚さは0.1μm以上10μm以下であることが好ましい。

半導体発光素子1は、サファイア等のベース体1eと、ベース体1eに接触する半導体層1dと、半導体層1dの一部分に接触する発光層1cと、発光層1cに接觸する半導体層1gと、半導体層1gに接觸する電極層1bと、半導体層1dに接觸する電極層1fとを有する。

半導体発光素子1の構造は図1Aで示されるものに限られず、例えば図1Bのように電極層1f、半導体層1d、発光層1c、半導体層1g、電極層1bを積層した構造を採用してもよい。この場合、半導体発光素子1の表面と裏面とに電極が存在し、電極層1bがAuボンディングライン71によりAu膜3bと接続される。

図1Bでは、第1の導電領域のみが半導体発光素子1と直接に接合される。

図3Aで示すように、主表面1aを構成する辺のうち、第1の辺11が長辺であり、第2の辺12が短辺であるが、第1の辺11が短辺であって、第2の辺12が長辺であってもよい。なお本事例では半導体発光素子の主表面が矩形であるので、20長辺が長辺方向の長さLに相当する。第1の辺11は、発光層1cの延びる方向とほぼ垂直に延びる。第2の辺12は発光層1cとほぼ平行に延びる。また、第1の辺11と第2の辺12とがほぼ同一の長さであってもよい。第1の辺11と第2の辺12とがほぼ同一の長さである場合には、第1の辺11を長辺とみなす。さらに、主表面1aが矩形でない場合、たとえば角が丸められている場合には、主表面1aを矩形に近似して長辺を規定する。また本発明の他の実施の形態も同様であるが、25本事例のように、主面1aが矩形であれば、通常その反対側の面もほぼ同じ形状であるが、必ずしもそうでなくてもよい。また図3Bにいくつかの主表面形態に示されるように、主面が矩形以外の例もある。本発明の半導体素子の主面の長辺方向の長さは、主面に垂直な方向に投影した像の輪郭から計量される。図3B1ないし3

B 5 はその例であり、L と表示された部分が長辺方向の長さである。例えば、それが円形や正方形であれば、それぞれその直径およびそのいずれかの辺の長さ、橢円であれば、その長径である。

半導体発光素子 1 の長辺方向の長さ L は、この場合第 1 の辺 1 1 の長さに相当する。これと、底面 2 b から素子搭載面 2 a までの距離 H との比率 H/L は 0.3 以上であることが好ましい。さらに好ましくは、上述の比率 H/L は 0.45 以上 1.5 以下であり、より好ましくは比率 H/L は 0.5 以上 1.25 以下である。

半導体発光素子 1 を取囲むように反射部材 6 が設けられている。反射部材 6 は基板 2 を構成する窒化アルミニウムに近い熱膨張率の材料が用いられる。たとえば、反射部材 6 の熱膨張率は  $3 \times 10^{-6} / K$  以上  $7 \times 10^{-6} / K$  以下とされる。好ましくは、反射部材 6 の熱膨張係数は  $4 \times 10^{-6} / K$  以上  $6 \times 10^{-6} / K$  以下である。さらには、加工性の面を考慮して金属または合金または金属複合材料で形成される事が望ましい。具体的には、反射部材 6 は Ni-Co-Fe 合金により構成され、代表的な成分としては、Ni の割合が 29 質量%、Co の割合が 18 質量%、Fe の割合が 53 質量% である。

反射部材 6 にはテーパ状の傾斜面である反射面 6 a が設けられている。反射面 6 a は素子搭載面 2 a に対して好ましくは  $30^\circ$  から  $70^\circ$ 、より好ましくは  $40^\circ$  から  $60^\circ$  の角度をなす。反射部材 6 には Ni/Au からなるめっき層 7 が設けられている。このめっき層は、接合層 9 として Au 系のロウ材 (Au-Ge) を使用する場合に、用いられるものであり、接合層 9 と反射部材 6 との接合強度を増す働きをする。なお、反射部材 6 の全周にめっき層 7 を設けてもよい。

反射部材 6 の表面を覆うように金属層 13 が形成されている。金属層 13 は、めっきまたは蒸着により形成されて半導体発光素子 1 から放たれた光を外側へ取出すための役割を果たす。

反射面 6 a は内部空間 6 b を規定しており、内部空間 6 b は、錐状をなす。例えば、図 2 で示すように円錐形状である。しかしながら、内部空間 6 b が四角錐または三角錐などの角錐形状であってもよい。さらに、反射面 6 a が放物面形状等の曲面であってもよい。

次に、図 1 から図 3 で示す半導体装置 100 の製造方法について説明する。図 4

は、図1で示す半導体装置の製造方法を示す工程図である。図5から図12は、図1から図3で示す半導体装置の製造方法を説明する図である。

図4および図5を参照して、まず基板を作製する（ステップ201）。この種の基板2は長さ、幅がせいぜい数mmと小さいため、たとえば長さ、幅が50mm程度の基板母材を作製し、この基板母材に貫通孔2hおよび2iを形成する。貫通孔2hおよび2iに第1および第2の導電領域21および22を形成する。その後、基板母材を所定サイズに細かく切断分割する。この方法での基板母材のサイズは、たとえば幅を50mm、長さを50mm、厚さを0.3mmとする。なお、基板材料である窒化アルミニウム（AlN）の焼結体の製造方法には、通常の方法が適用される。所定のサイズに細かく分割する工程は、例えば接合（ステップ206）の後やその他の工程でもよい。

次に、第2工程で基板の表面を研磨する（ステップ202）。研磨後の基板の基板の表面粗さは、好ましくはRaで1.0μm以下、より好ましくは0.1μm以下とする。研磨方法としては、たとえば研削盤、サンドブラスト、サンドペーパーまたは砥粒による研磨方法などの通常の方法を適用することができる。

図4、図6および図7を参照して、基板2の素子搭載面2aおよび底面2bにAu膜をめっきまたは蒸着で形成する（ステップ203）。具体的には、例えば本事例の場合、下地層として、Ti/Ptを蒸着した後にその上にAu膜を蒸着する。蒸着方法としては、たとえばフォトリソグラフィ法を用いてそれぞれの膜が形成されるべき領域外の基板部分にレジスト膜を形成し、このレジスト膜と基板上にそれぞれの層を形成する。まず密着層であるTi膜を蒸着し、次に、拡散防止層であるPt膜、最表面に電極層であるAu膜を蒸着する。その後、リフトオフ工程を行なう。具体的には、上記の工程において形成したレジスト膜を、レジスト剥離液によってそのレジスト膜上に形成された密着層、拡散防止層および電極層のそれぞれの膜とともに除去する。この結果、図6および図7で示すように、基板上に所定のパターンを有するAu膜3、3aから3dを形成することができる。基板の中央部にAu膜3aおよび3bが形成され、それを取囲むようにAu膜3が形成されている。金属膜の形成には、上記のようにフォトリソグラフィーなどの手段を使うことによって、例えばパターン形状が100μm以下の寸法のパターンを形成でき、5

0 μm以下のものも形成可能である。パターン形状としては、例えばそのパターン間の最小間隔やパターン幅などである。このため、半導体発光素子のフリップチップ実装など、高い寸法精度が要求される周辺部材の実装が可能になる。

図4および図8を参照して、まず反射部材6を準備する。反射部材6は上述のように窒化アルミニウムに近い熱膨張係数の材料により構成され、たとえばNi—Co—Feからなる低熱膨張合金を用いる。

図4および図9を参照して、この反射部材6を加工することにより反射面6aを形成する（ステップ204）。反射面6aは反射部材6の最も広い面に対して角度（たとえば45°）をなし外側に広がっている。

図4および図10を参照して、反射部材6にめっき層7を形成する（ステップ205）。めっき層7はNi/Au積層体である。めっき層7は反射部材6の全周に形成してもかまわない。

図4および図11を参照して、反射部材6と基板2とを接続する（ステップ206）。接合層9としては、ロウ材、シーリング・封着ガラス、耐熱性接着剤があり、メタライズパターンの耐熱温度を超えない温度で反射部材と基板とを接続する。ロウ材としては、たとえばAu—Geがあり、ロウ材を用いると、接合強度、Pbフリーの観点からは好ましい。また、耐熱性接着剤としては無機質系のものおよび樹脂類がある。例えば、ロウ材ではAgをベースにしたもの、無機質系ではガラスやセラミックスなどが、樹脂ではポリイミド系、ポリアミドイミド系、エポキシ系、アクリルエポキシ系、液晶ポリマー系などが、それぞれ挙げられる。

図4および図12を参照して、金属層13を例えめっき、蒸着などの手段で形成（ステップ207）。金属層13は半導体発光素子より発光された光を取出すためのものであり、最表面の層は、反射率が大きい例えばAgやAlまたはそれらを主成分とした金属が好ましい。なお、反射部材6自体の反射率が高ければ、この金属層13を設けなくてもよい。また場合によっては、半導体素子との接合信頼性を上げるために、同素子が搭載される部分のAu膜3aおよび3b上には、金属層13を形成しないことがある。

図4および図1を参照して、半導体発光素子を実装する（ステップ208）。実装方法としては、この場合フリップチップ接続を行なうが、発光層1cが基板2側

に設けられる。これにより、発光層 1 c から発生した熱がすぐに基板 2 へ伝わり、放熱が良好に行なわれる。接続に使われる部材としては、例えば S n、A u-S n、A g-S n、P b-S n 等の S n 系の半田や、これらの半田および A u のバンプがある。

5 以上のように構成されたこの発明に従った発光素子搭載用部材 200 およびそれを用いた半導体装置 100 では、反射部材 6 が金属を含むように構成されている。そのため、反射部材 6 の表面に直接的に金属層 13 を形成することができる。また、反射部材 6 を図 9 で示す工程において加工する場合にも、加工が容易となり製造コストを低下させることができる。

#### 10 (実施の形態 2)

図 13 は、この発明の実施の形態 2 に従った発光素子搭載用部材およびそれを用いた半導体装置の断面図である。図 13 を参照して、この発明の実施の形態 2 に従った発光素子搭載用部材 200 では、素子搭載面 2 a に金属膜 4、4 a および 4 b が形成されており、この金属膜 4、4 a および 4 b は A g または A l により構成される。この場合は、図 13 で示したように、金属層 13 は反射部材 6 のみに形成されてもよい。

この場合、実施の形態 1 に従った発光素子搭載用部材 200 および半導体装置 100 と同様の効果がある。

#### 20 実施例

実施例では、基板 2 と反射部材 6 とを接合する接合層 9 の特性について詳細に調べた。図 1 を参照して、窒化アルミニウムからなる基板 2 の素子搭載面 2 a に接合層 9 を介在させて反射部材 6 を取付けた。反射部材 6 は、N i-C o-F e 合金であり、N i の割合は 29 質量%、C o の割合は 18 質量%、F e の割合は 53 質量% である。また、反射部材 6 の縦×横×厚みを 5 mm×5 mm×1 mm とした。

接合層 9 として、表 1 のサンプル 1 から 8 で示すものを用いた。

表1

サンプル No.	接合層9の材質		接合時 の温度	耐熱 性1	耐熱 性2	強度	電極メタライズ (Au膜3) パターン劣化	備考
1	叩材	Au-Ge12%	360°C	○	○	○	○	◎
2		Ag-Cu28%	780°C	○	○	○	×	接合直後にAuが 変色、膜厚み減少
3		Au-Sn20%	280°C	×	×	○	○	接合層が 実装時に再溶融
4	ガラス	PbO-B <sub>2</sub> O <sub>3</sub>	450°C	○	○	○	○	
5		Pbリ-系	650°C	○	○	○	○	
6	接着 材	エボキシ樹脂	130°C	○	×	○	○	
7		無機質系	140°C	○	○	×	○	衝撃により 接着層破壊
8		エボキシ+無機質	150°C	○	×	○	○	

なお、表1中の「接合層9の材質」における%は構成成分の含有量であり、その単位は質量%である。これらの接合層9は、表1の「接合時の温度」において溶融させて基板2と反射部材6とを接合させた。

このようにして得られた各々のサンプルについて、強度、耐熱性、電極メタライズパターンの劣化を調べた。まず、強度については、接合した後に室温(25°C)まで冷却したときの強度(初期強度)を測定した。測定方法としては、図1で示すように、矢印51で示す方向から反射部材6に荷重をかけて反射部材6が基板2から離れるまでの圧力を求めた。その結果、初期強度が10 MPa以上であれば強度が良好として「強度」の欄に「○」を付した。また、初期強度が10 MPa未満のサンプルについては「×」を付した。

耐熱性の評価については、接合層を温度300°Cで1分および同温度で24時間それぞれ大気中に保ち、接合層9が再び溶化および軟化せず、さらに接合強度を図1で示す方法で測定して接合強度の低下率が10%未満であるものを良好とし、「耐熱性」の欄に「○」を付した。なお300°Cで1分保持された場合の結果は、表の「耐熱性1」の欄に、同温度で24時間保持された場合のそれは、表の「耐熱性2」の欄に、それぞれ載せた。接合強度の低下率が10%以上のものについては

「耐熱性」の欄に「×」を付した。なお、接合強度の低下率は、初期強度をA 1とし、300°Cで加熱した後の室温での強度をA 2として、 $((A_1 - A_2) / A_1)$ で示す式で求めた。

なお、本明細書中の「接合温度が300°C以上」とは、接合層を温度300°Cで5分間大気中に保った後でも、接合層9が再び溶化および軟化せず、さらに接合強度を図1で示す方法で測定して接合強度の低下率が10%未満であるものをいう。接合強度の低下率は、初期強度（温度300°Cに保つ前の接合強度）をA 1とし、大気中、温度300°Cに1分間保った後の室温での強度をA 2として、 $((A_1 - A_2) / A_1)$ で示す式で求めた。

10 さらに、電極メタライゼーションパターン（Au膜3、3aおよび3b）の劣化を測定した。具体的には、発光素子搭載用部材200を温度300°Cで24時間大気中に保った後の電極メタライズパターンの外観観察および厚みを測定した。Au膜3、3aおよび3bが、変色等の劣化が生じなかったものについては「○」を付した。また、Au膜3、3aおよび3bの色が変色し、またはAu膜3、3aおよび3bの厚みが減少したものについて「×」を付した。

表1で示すように、サンプル1、4、5、6、7および8で好ましい結果が得られていることがわかる。また1、4、5で特に好ましい結果が得られていることが分かる。

20 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

#### 産業上の利用可能性

25 この発明に従えば、加工が容易で、かつ放熱性が優れた発光素子搭載用部材およびそれを用いた半導体装置を提供することができる。

## 請求の範囲

1. 半導体発光素子を搭載する素子搭載面と、その素子搭載面に設けられて半導体発光素子に接続される第1および第2の導電領域とを有する基板と、
  - 5 前記半導体発光素子が収納される内部空間を規定する反射面を有し、前記素子搭載面の上に設けられる金属を含む反射部材と、  
前記反射面に設けられた金属層とを備え、  
前記反射面は、前記素子搭載面から離れるにつれて前記内部空間の径が大きくなるように前記素子搭載面に対して傾斜している、発光素子搭載用部材。
- 10 2. 前記素子搭載面と前記反射部材とを接合する接合層をさらに備え、前記接合層の耐熱温度は300°C以上であり、かつ前記接合層は温度700°C以下で溶融して前記素子搭載面と前記反射部材とを接合する、請求項1に記載の発光素子搭載用部材。
- 15 3. 前記基板は絶縁性を有し、前記基板に前記第1および第2の貫通孔が形成されており、前記第1の貫通孔に前記第1の導電領域が設けられ、前記第2の貫通孔に前記第2の導電領域が設けられる、請求項1または2に記載の発光素子搭載用部材。
- 20 4. 前記第1および／または第2の導電領域の金属膜の配置パターンの最小形成寸法が、5μm以上100μm未満である請求項1ないし3に記載の半導体装置。
5. 請求項1から4のいずれか1項に記載の発光素子搭載用部材と、  
前記素子搭載面に搭載された半導体発光素子とを備え、  
前記半導体発光素子は前記素子搭載面に向い合う主表面を有し、前記基板は前記素子搭載面と反対側に位置する底面を有し、  
前記底面から前記素子搭載面までの距離Hと前記半導体発光素子の主表面の長辺方向の長さLとの比率H/Lは0.3以上である、半導体装置。
- 25 6. 前記半導体発光素子の前記主表面側には電極が設けられて前記第1および／または第2の導電領域に電気的に接続される、請求項5に記載の半導体装置。
7. 前記主表面の面積は1mm<sup>2</sup>以上である、請求項5または6に記載の半導体装置。

1/6

FIG. 1A






FIG. 1B



2/6

FIG. 2



3 / 6

FIG. 3A




FIG. 3B1




FIG. 3B2




FIG. 3B3




FIG. 3B4





FIG. 3B5



4/6

FIG. 4




FIG. 5





FIG. 6



5 / 6

FIG. 7




FIG. 8



FIG. 9





FIG. 10



6 / 6

FIG. 11




FIG. 12





FIG. 13



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/003443

**A. CLASSIFICATION OF SUBJECT MATTER**  
Int.Cl<sup>7</sup> H01L33/00, H01S5/022

According to International Patent Classification (IPC) or to both national classification and IPC

**B. FIELDS SEARCHED**

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl<sup>7</sup> H01L33/00, H01S5/022

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Toroku Jitsuyo Shinan Koho	1994-2004
Kokai Jitsuyo Shinan Koho	1971-2004	Jitsuyo Shinan Toroku Koho	1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2002-232017 A (Kyocera Corp.), 16 August, 2002 (16.08.02), Figs. 1, 2; full text (Family: none)	1, 3
Y	JP 11-345999 A (Matsushita Electronics Corp.), 14 December, 1999 (14.12.99), Figs. 1, 2; full text (Family: none)	2, 4-7
X	JP 2004-134699 A (Toyoda Gosei Co., Ltd.), 30 April, 2004 (30.04.04), Figs. 5, 6; full text (Family: none)	1
Y		2-7
E, X		1

 Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	
"A"	document defining the general state of the art which is not considered to be of particular relevance
"E"	earlier application or patent but published on or after the international filing date
"L"	document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O"	document referring to an oral disclosure, use, exhibition or other means
"P"	document published prior to the international filing date but later than the priority date claimed
"T"	later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X"	document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y"	document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&"	document member of the same patent family

Date of the actual completion of the international search  
31 May, 2004 (31.05.04)Date of mailing of the international search report  
15 June, 2004 (15.06.04)Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/003443

## C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
P,X	US 2003/0116769 A1 (Samsung Electro-Mechanics Co., Ltd.), 26 June, 2003 (26.06.03), Full text; all drawings & JP 2003-197974 A & DE 102220515 A & KR 2003.53853 A	1
A	WO 01/45180 A1 (Rohm Co., Ltd.), 21 June, 2001 (21.06.01), Full text; all drawings & JP 2001-177155 A & EP 1174930 A1 & US 2002/0134988 A1	1-7
A	US 2002/0105268 A1 (Patent Treuhand Gesellschaft fur elektrische Gluhlampen mbH.), 08 August, 2002 (08.08.02), Full text; all drawings & JP 2002-324918 A & DE 10105802 A & EP 1231650 A	1-7
A	JP 2003-17755 A (Nichia Chemical Industries, Ltd.), 17 January, 2003 (17.01.03), Figs. 1, 2; full text (Family: none)	1-7
A	JP 2003-46137 A (Matsushita Electric Industrial Co., Ltd.), 14 February, 2003 (14.02.03), Full text; all drawings (Family: none)	1-7

## A. 発明の属する分野の分類(国際特許分類(IPC))

Int. C17 H01L33/00, H01S5/022

## B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C17 H01L33/00, H01S5/022

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2004年
日本国登録実用新案公報	1994-2004年
日本国実用新案登録公報	1996-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP 2002-232017 A (京セラ株式会社) 2002. 08. 16, 図1及び図2, 全文 (ファミリーなし)	1, 3
Y		2, 4-7
X	JP 11-345999 A (松下電子工業株式会社) 1999. 12. 14, 図1及び図2, 全文 (ファミリーなし)	1
Y		2-7
EX	JP 2004-134699 A (豊田合成株式会社) 2004. 04. 30, 図5及び図6, 全文 (ファミリーなし)	1

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&amp;」同一パテントファミリー文献

国際調査を完了した日

31. 05. 2004

国際調査報告の発送日

15. 6. 2004

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員)

土屋 知久

2K 8826

電話番号 03-3581-1101 内線 3253

C(続き) . 関連すると認められる文献		関連する 請求の範囲の番号
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	
PX	US 2003/0116769 A1 (三星電機株式会社) 2003.06.26, 全図, 全文 & JP 2003-197974 A & DE 102220515 A & KR 2003.53853 A	1
A	WO 01/45180 A1 (ローム株式会社) 2001.06.21, 全図, 全文 & JP 2001-177155 A & EP 1174930 A1 & US 2002/0134988 A1	1-7
A	US 2002/0105268 A1 (パテントートロイハントーゲゼルシャフト フュール エレクトリツシエ グリユーラムペン ミット ベシュレンクテル ハフツング) 2002.08.08, 全図, 全文 & JP 2002-324918 A & DE 10105802 A & EP 1231650 A	1-7
A	JP 2003-17755 A (日亜化学工業株式会社) 2003.01.17, 図1及び図2, 全文 (ファミリーなし)	1-7
A	JP 2003-46137 A (松下電器産業株式会社) 2003.02.14, 全図, 全文 (ファミリーなし)	1-7