

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-258403

(P2007-258403A)

(43) 公開日 平成19年10月4日(2007.10.4)

(51) Int. Cl.	F I	テーマコード (参考)
HO 1 L 21/316 (2006.01)	HO 1 L 21/316 X	5 F O 3 3
HO 1 L 21/768 (2006.01)	HO 1 L 21/90 J	5 F O 5 8
HO 1 L 23/522 (2006.01)		

審査請求 有 請求項の数 29 O L (全 14 頁)

(21) 出願番号	特願2006-80140 (P2006-80140)	(71) 出願人	599039843 聯華電子股▲ふん▼有限公司 台湾新竹科學工業園區新竹市力行二路3號
(22) 出願日	平成18年3月23日 (2006.3.23)	(74) 代理人	100080252 弁理士 鈴木 征四郎
		(72) 発明者	陳美玲 台湾高雄市楠梓區右昌街一四三巷九十二弄二十號
		(72) 発明者	宋述仁 台湾新竹縣竹北市勝利七街一段一五〇號九樓
		(72) 発明者	▲頼▼國智 台湾台南市安南區培安四街五十八巷二十二號

最終頁に続く


(54) 【発明の名称】 多孔性低誘電率薄膜及びその製作方法

(57) 【要約】

【課題】従来の技術による諸問題を解決するための多孔性低誘電率材料薄膜構造及び関連製作方法を提供する。

【解決手段】多孔性低誘電率材料薄膜を製作する方法は、(a)基板を提供し、(b)第一化学的気相堆積(CVD)工程を行い、堆積チャンバーにバックボーン前駆体を導入して基板の上に界面誘電層を形成し、(c)第二CVD工程を行い、バックボーン前駆体を導入しながらボロゲン前駆体を堆積チャンバーに導入し、バックボーン前駆体と合わせて界面誘電層の上にボロゲンを含んだバックボーン層を形成し、(d)バックボーン層の中のボロゲンを除去して複数の孔隙のある超低誘電率材料層を形成するステップを含む。界面誘電層と超低誘電率材料層は多孔性低誘電率材料薄膜を構成している。

【選択図】 図10



## 【特許請求の範囲】

## 【請求項 1】

多孔性低誘電率材料薄膜を製作する方法であって、

(a) 基板を提供し、

(b) 第一化学的気相堆積(CVD)工程を行い、堆積チャンバーにバックボーン前駆体を導入して基板の上に界面誘電層を形成し、

(c) 第二CVD工程を行い、バックボーン前駆体を導入しながらポロゲン前駆体を堆積チャンバーに導入し、バックボーン前駆体と合わせて界面誘電層の上にポロゲンを含んだバックボーン層を形成し、

(d) バックボーン層の中のポロゲンを除去して複数の孔隙のある超低誘電率材料層を形成するステップを含み、

該界面誘電層と該超低誘電率材料層が多孔性低誘電率材料薄膜を構成することを特徴とする多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 2】

前記バックボーン前駆体が有機シリケートを含むことを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 3】

前記界面誘電層がCDO(炭素ドーパ酸化物)材料を含むことを特徴とする請求項 2 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 4】

前記ポロゲンが炭素水素化合物を含むことを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 5】

バックボーン前駆体を1~30秒間導入した後にポロゲン前駆体を導入することを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 6】

バックボーン前駆体を1~10秒間導入した後にポロゲン前駆体を導入することを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 7】

前記第二CVD工程において、バックボーン前駆体とポロゲン前駆体の導入時間が1~30秒であることを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 8】

前記第二CVD工程において、バックボーン前駆体とポロゲン前駆体の導入時間が1~10秒であることを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 9】

更に、請求項 1 におけるステップ(b)とステップ(c)を複数回繰り返し、複数の多孔性低誘電率材料薄膜からなる構造を形成するステップを含み、該構造は、基板に複数の界面誘電層と超低誘電率材料層を互い違いに設けることによって構成されることを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 10】

前記第二CVD工程において、バックボーン前駆体またはポロゲン前駆体の運搬ガスとして希ガスが使われることを特徴とする請求項 1 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 11】

前記運搬ガスの流量が100~20000sccmであることを特徴とする請求項 10 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 12】

前記運搬ガスの流量が3000~10000sccmであることを特徴とする請求項 10 記載の多孔性低誘電率材料薄膜を製作する方法。

## 【請求項 13】

10

20

30

40

50

前記界面誘電層および前記第二CVD工程での薄膜製作温度が150～450であることを特徴とする請求項1記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項14】

前記界面誘電層を形成する前、堆積チャンバーの圧力が約1.0～15トルであることを特徴とする請求項1記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項15】

前記第二CVD工程において、堆積チャンバーの圧力が約1.0～20トルであることを特徴とする請求項1記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項16】

前記第一CVD工程と第二CVD工程において、堆積チャンバーが高周波RFと低周波RFを継続的に提供することを特徴とする請求項1記載の多孔性低誘電率材料薄膜を製作する方法。

10

【請求項17】

前記高周波RFのパワーが50～6000ワットであることを特徴とする請求項16記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項18】

前記高周波RFのパワーが600～1500ワットであることを特徴とする請求項16記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項19】

前記低周波RFのパワーが0～2500ワットであることを特徴とする請求項16記載の多孔性低誘電率材料薄膜を製作する方法。

20

【請求項20】

前記低周波RFのパワーが0～800ワットであることを特徴とする請求項16記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項21】

前記低周波RFの周波数が350～450ヘルツであることを特徴とする請求項16記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項22】

前記バックボーン層のポロゲンを除去するステップにおいて、熱ベーキング、e-ビーム照射または紫外線照射工程が行われることを特徴とする請求項1記載の多孔性低誘電率材料薄膜を製作する方法。

30

【請求項23】

前記超低誘電率材料層の誘電率が1.0～2.7であることを特徴とする請求項1記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項24】

前記第一CVD工程と第二CVD工程がいずれもPECVD（プラズマ促進化学的気相堆積）法によるものであることを特徴とする請求項1記載の多孔性低誘電率材料薄膜を製作する方法。

【請求項25】

多孔性低誘電率材料薄膜であって、  
界面誘電層と、  
界面誘電層の上に設けられ、複数の孔隙を有する超低誘電率材料層からなり、そのうち超低誘電率材料層が界面誘電層より高い孔隙密度を有することを特徴とする多孔性低誘電率材料薄膜。

40

【請求項26】

前記超低誘電率材料層が界面誘電層より厚いことを特徴とする請求項25記載の多孔性低誘電率材料薄膜。

【請求項27】

前記界面誘電層と超低誘電率材料層の材料がCDO材料を含むことを特徴とする請求項25記載の多孔性低誘電率材料薄膜。

50

## 【請求項 28】

前記多孔性低誘電率材料薄膜は、互い違いに設けられた複数の界面誘電層と超低誘電率材料層からなることを特徴とする請求項 25 記載の多孔性低誘電率材料薄膜。

## 【請求項 29】

前記超低誘電率材料層の誘電率が 1.0 ~ 2.7 であることを特徴とする請求項 25 記載の多孔性低誘電率材料薄膜。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

この発明は半導体素子における低誘電率材料薄膜及びその製作方法に関し、特に多孔性超低誘電率材料薄膜の構造及び関連製作方法に関する。 10

## 【背景技術】

## 【0002】

半導体素子集積度の向上につれ、半導体チップにおける隣接素子の間隔距離が縮小され、さまざまな問題をもたらしている。例えば、間隔距離の近い二つの導体間に層間誘電膜が充填されていれば、両導体と層間誘電膜はコンデンサーを形成する。コンデンサーが形成されると、抵抗 - 容量による遅延効果 (RC 遅延) により信号の伝送に遅延が生じる。

## 【0003】

従来の層間誘電膜は二酸化シリコン ( $\text{SiO}_2$ ) で製作され、その製作工程においてはシランやシロキサンなどの材料を反応前駆体として使うことが多い。層間誘電膜を製作する工法としては CVD (化学的気相堆積) 法、PECVD (プラズマ促進化学的気相堆積) 法、HDPCVD (高密度化学的気相堆積) 法などが挙げられ、それによって製作された誘電膜の誘電率は約 4.0 である。 20

しかし、半導体集積回路の製作がサブミクロンないし 65 または 45 ナノメートル以下のレベルに達すると、RC 遅延は回路機能の向上に関わる重要なポイントとなる。それを改善すべく、金属相互接続の配線抵抗を低くするか、または誘電膜の容量を減少させる方法が考案された。金属相互接続の配線抵抗を低くする方法では、抵抗率の高いアルミニウムの代わりに銅が使用され、誘電膜の容量を減少させる方法では、低誘電率の代替材料が開発されつつある。

## 【0004】

150 または 130 ナノメートルの半導体技術に関し、誘電率 2.7 ~ 3.5 の低誘電率材料を使用することが望ましいことは既存の研究に指摘されている。100 ナノメートル以下のレベルになると、遅延効果を改善するためには、誘電率 2.2 ~ 2.6 の極低誘電率 (ELK) 材料または誘電率 2.2 を下回る超低誘電率 (ULK) 材料を使用することが望ましい。しかし、誘電率が 2.5 を下回る低誘電率材料は孔隙のある粗鬆な構造であるため、その化学的特性が相対的に低下している。例えば、誘電率が低ければ低いほど、機械的強度、凝集力ないし界面接着力はいずれも低下を免れない。低誘電率材料薄膜の界面接着力が 5 ジュール / 平方メートルを下回れば、後続の研磨工程で外力により剥離が断裂しやすくなり、ひいては半導体素子の電气的性能と信頼性に影響する。図 1 を参照する。図 1 は SEM (走査型電子顕微鏡) で観察された従来の ULK 薄膜の断面図である。 40

したがって、高機械強度と低誘電率を兼ね備えた低誘電率材料薄膜の開発は重要な課題となっている。

## 【発明の開示】

## 【発明が解決しようとする課題】

## 【0005】

この発明は前述の問題を解決するため、多孔性低誘電率材料薄膜の構造及び関連製作方法を提供することを課題とする。

## 【課題を解決するための手段】

## 【0006】

この発明は多孔性低誘電率材料薄膜を製作する方法を提供する。該方法は、(a)基板を提供し、(b)第一化学的気相堆積(CVD)工程を行い、堆積チャンバーにバックボーン前駆体を導入して基板の上に界面誘電層を形成し、(c)第二CVD工程を行い、バックボーン前駆体を導入しながらポロゲン前駆体を堆積チャンバーに導入し、バックボーン前駆体と合わせて界面誘電層の上にポロゲンを含んだバックボーン層を形成し、(d)バックボーン層の中のポロゲンを除去して複数の孔隙のある超低誘電率材料層を形成するステップを含む。そのうち界面誘電層と超低誘電率材料層は多孔性低誘電率材料薄膜を構成している。

## 【0007】

この発明は更に多孔性低誘電率材料薄膜を提供する。該薄膜は、界面誘電層と、界面誘電層の上に設けられ、複数の孔隙を有する超低誘電率材料層からなる。超低誘電率材料層は界面誘電層より高い孔隙密度を有する。

10

## 【発明の効果】

## 【0008】

この発明は同一の堆積チャンバーで2段階の堆積工程を行う。それは、ポロゲン前駆体の導入をバックボーン前駆体より遅らせ、高凝集力と高界面接着力の界面誘電層を形成した後ポロゲン前駆体を導入し、界面誘電層の上にポロゲンを含んだバックボーン層を形成することを内容とする。その後ポロゲンを除去すれば、孔隙のある超低誘電率材料層がつけられる。したがって、超低誘電率材料層は界面誘電層を介して基板に密着し、複数段階の工程を加えても剥離しにくい多孔性低誘電率材料薄膜を構成する。なお、この発明による多孔性低誘電率材料薄膜は低誘電率材料を使用したあらゆる構造、例えばSTI(シャロートレンチ分離)、ILDまたはIMDに適し、集積化が進んでいる半導体の品質を向上させる。

20

## 【発明を実施するための最良の形態】

## 【0009】

かかる構造及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。

## 【実施例1】

## 【0010】

図2と図6を参照する。図2から図6はこの発明による多孔性低誘電率材料薄膜を製作する方法を表す説明図である。まず図2に示されるように、シリコン基板、SOI(絶縁体上シリコン)基板、シリコンゲルマニウム層またはシリコンカーバイド層を有する基板などの半導体材料を含んだ基板58を堆積チャンバー50に置いてCVD工程を加える。この実施例では、堆積チャンバー50はPECVD法に準拠したものであり、基板58を載せる基板台52と反応ガスを導入する導気管56a、56bを有する。

30

## 【0011】

続いて第一CVD工程を行い、導気管56aでバックボーン前駆体を堆積チャンバー50に導入する。第一CVD工程としてPECVD法を採択することが望ましい。図3を参照する。図3は図2における基板58の断面図である。図3によれば、第一CVD工程では、バックボーン前駆体は基板58の上に高密度の界面誘電層60を形成する。バックボーン前駆体としては有機シリケートを使用したほうが望ましい。有機シリケートは液状のものが多く、ヘリウムまたはアルゴンなどの気体を前駆体の運搬ガス(carry gas)として用いる流体システムで運搬される。有機シリケート前駆体で作られた界面誘電層60は炭素、シリコン、酸素原子を含んだCDO(炭素ドーパ酸化物)材料である。

40

## 【0012】

第一CVD工程のプロセスパラメータは下記の通りである。工程の進行中、図4におけるRFパワー54は高周波RFと低周波RFを継続的に提供する。高周波RFのパワーは50~6000ワットであり、望ましくは600~1500ワットである。低周波RFのパワーは0~2500ワットであり、望ましくは0~800ワットである。低周波RFの

50

周波数は350～450Hzであり、界面誘電層60の製作温度は150～450である。なお、界面誘電層60を形成する前、堆積チャンバー50の圧力は約1.0～15トルである。

#### 【0013】

バックボーン前駆体を堆積チャンバー50に導入し、所定の時間がたった後、第二CVD工程を行う。所定の時間は1～30秒であり、望ましくは1～10秒である。図4を参照する。バックボーン前駆体を継続的に導入すると同時に、導気管56bでポロゲン前駆体をin-situ方式で導入して第二CVD工程を行い、バックボーン前駆体とポロゲン前駆体を合わせて図5におけるバックボーン層62を形成する。そのうち、第二CVD工程はPECVD法によるものであり、ポロゲン前駆体は炭素水素化合物である。CVD工程ではバックボーン前駆体とポロゲン前駆体が同時に堆積チャンバー50に導入されるため、それによって作られたバックボーン層62にはポロゲン64が散らばっている。この実施例では、第二CVD工程の所要時間は1～30秒であり、望ましくは1～10秒である。なお、バックボーン層62は界面誘電層60より厚い。

10

#### 【0014】

第二CVD工程の進行中、高周波RFと低周波RFが継続的に提供される。高周波RFのパワーは50～6000ワットであり、望ましくは600～1500ワットである。低周波RFのパワーは0～2500ワットであり、望ましくは0～800ワットである。低周波RFの周波数は350～450Hzであり、第二CVD工程での製作温度は150～450であり、堆積チャンバー50の圧力は約1.0～20トルである。ポロゲン前駆体はバックボーン前駆体と同じくヘリウムまたはアルゴンで運搬され、その流量は100～20000sccm(標準立方センチ毎分)であり、望ましくは3000～10000sccmである。

20

#### 【0015】

続いて図6に示されるように、バックボーン層62に対して後処理を行い、その中のポロゲンを除去する。この発明に適する後処理としては熱ベーキング、e-ビーム照射または紫外線(UV)硬化工程などがあり、図6は紫外線硬化工程を示している。ポロゲン64を除去すれば、バックボーン層62は複数の孔隙66を有する多孔性超低誘電率材料層68になる。したがって、超低誘電率材料層68は界面誘電層60より孔隙密度が高い。界面誘電層60と超低誘電率材料層68は誘電率が1.0～2.7の多孔性低誘電率材料薄膜70を構成する。多孔性低誘電率材料薄膜70はRC遅延を防ぐための金属層誘電膜(MLD)または層間誘電膜(ILD)とされる。

30

高密度の界面誘電層60はより強い凝集力と界面接着力をもって超低誘電率材料層68を基板58に密着させる。このように作られた多孔性低誘電率材料薄膜70は、化学的機械的研磨工程を加えてもひび割れや断裂が生じにくい。

#### 【実施例2】

#### 【0016】

図7を参照する。図7はこの発明の実施例2による多孔性低誘電率材料薄膜の断面図である。この実施例では、多孔性低誘電率材料薄膜は四段階の製作装置で製作される。製作装置は前記第一及び第二CVD工程を四回繰り返し、界面誘電層と超低誘電率材料層が互いに重なった多層スタック構造を形成する。

40

図7に示されるように、まず半導体材料を含んだ基板100を提供する。第一段階では、第一CVD工程及び第二CVD工程を継続的に行う。その内容は、まずバックボーン前駆体を1～30秒間(望ましくは1～10秒間)導入し、基板100に第一界面誘電膜102を形成する。続いてバックボーン前駆体を継続的に提供するとともにポロゲン前駆体を提供し、両者でポロゲンを含んだ第一バックボーン層104を形成して第一低誘電率材料層118を完成する。続いて第二段階に移り、基板100に対して前記第一CVD工程と第二CVD工程を繰り返し、第二界面誘電層106と第二バックボーン層108を形成するとともに、第二低誘電率材料層120を完成する。その後第三及び第四段階に移り、基板100に対して第一と第二CVD工程を加え、それぞれ第三界面誘電層112と第三バ

50

ックボーン層 1 2 2 からなる第三低誘電率材料層 1 2 2 と、第四界面誘電層 1 1 4 と第四バックボーン層 1 1 6 からなる第四低誘電率材料層 1 2 4 を形成する。最後に基板 1 0 0 に対して紫外線照射、熱ベーキングまたは e - ビーム照射工程を行い、ポロゲンを除去して第一、第二、第三及び第四バックボーン層 1 0 4、1 0 8、1 1 2、1 1 6 を孔隙 1 2 8 のある超低誘電率材料層につくり、誘電率が 1 . 0 ~ 2 . 7 である 4 層の多孔性低誘電率材料薄膜 1 2 6 を完成する。もっとも、その他の実施例として、各段階ごとにポロゲンを次々と除去することも可能である。

#### 【 0 0 1 7 】

図 8 を参照する。図 8 はこの発明による多孔性低誘電率材料薄膜の S E M 図である。矢印はこの発明の実施例 2 による四段階の方法で製作された超低誘電率材料層からなる多孔性低誘電率材料薄膜 U L K を示している。図 1 と比べれば、この発明による方法で作られた多孔性低誘電率材料薄膜 U L K は研磨されても剥離しない。したがって、後続の化学的機械的研磨、エッチングまたはウエハー切断工程を加えても、この発明による多孔性低誘電率材料薄膜 U L K は断裂、剥離しにくいので、よりよい誘電効果を有する。

10

#### 【 0 0 1 8 】

図 9 と図 1 0 を参照する。図 9 は第一 C V D 工程と第二 C V D 工程における前駆体導入のタイミング図であり、図 1 0 はこの発明による多孔性低誘電率材料薄膜を製作する方法のフローチャートである。この発明による製作方法は以下の通りである。

#### 【 0 0 1 9 】

ステップ 2 0 0 : バックボーン前駆体を堆積チャンバーに導入して所定時間 T を待ち、第一 C V D 工程を行って高凝集力、高機械強度、高界面接着力の界面誘電層を形成する。このときポロゲン前駆体は導入されていない。

20

ステップ 2 0 2 : 所定時間 T がたてば、堆積チャンバーにポロゲン前駆体を導入し、継続的に導入されるバックボーン前駆体と合わせてポロゲンを含んだバックボーン層を形成する。

ステップ 2 0 4 : バックボーン層に対して後処理を行い、ポロゲンを除去して孔隙をつくる。

ステップ 2 0 6 : 孔隙のあるバックボーン層は超低誘電率材料層をなし、界面誘電層と合わせて多孔性低誘電率材料薄膜を構成する。

#### 【 0 0 2 0 】

注意すべきことは、この発明による方法は前駆体の種類と数量を制限せず、同一の機能を有する複数種類の材料、例えばバックボーン前駆体として数種の有機シリケートをつかい、ポロゲン前駆体として数種の炭素水素化合物を同時につかうことが可能である。なお、この発明は単一段階と複数段階の製作装置のいずれにも適する。各段階の C V D 工程でポロゲン前駆体の導入をバックボーン前駆体より遅らせ、界面誘電層と超低誘電率材料層を順次に形成すれば、所望の構造が作られる。

30

#### 【 0 0 2 1 】

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。

40

#### 【 産業上の利用可能性 】

#### 【 0 0 2 2 】

この発明による多孔性低誘電率材料薄膜は低誘電率材料を使用したあらゆる構造、例えば S T I ( シャロートレンチ分離 )、I L D または I M D に適し、集積化が進んでいる半導体の品質を向上させる。

#### 【 図面の簡単な説明 】

#### 【 0 0 2 3 】


【 図 1 】 S E M で観察された従来の U L K 薄膜の断面図である。

【 図 2 】 この発明による多孔性低誘電率材料薄膜を製作する方法を表す第一説明図である


50

- 。
- 【図 3】この発明による多孔性低誘電率材料薄膜を製作する方法を表す第二説明図である。
- 。
- 【図 4】この発明による多孔性低誘電率材料薄膜を製作する方法を表す第三説明図である。
- 。
- 【図 5】この発明による多孔性低誘電率材料薄膜を製作する方法を表す第四説明図である。
- 。
- 【図 6】この発明による多孔性低誘電率材料薄膜を製作する方法を表す第五説明図である。
- 。
- 【図 7】この発明の実施例 2 による多孔性低誘電率材料薄膜の断面図である。 10
- 【図 8】この発明による多孔性低誘電率材料薄膜の S E M 図である。
- 【図 9】第一 C V D 工程及び第二 C V D 工程における前駆体導入のタイミング図である。
- 【図 10】この発明による多孔性低誘電率材料薄膜を製作する方法のフローチャートである。
- 【符号の説明】
- 【 0 0 2 4 】
- |             |             |    |
|-------------|-------------|----|
| 5 0         | 堆積チャンバー     |    |
| 5 2         | 基板台         |    |
| 5 4         | R F パワー     |    |
| 5 6 a、5 6 b | 導気管         | 20 |
| 5 8、1 0 0   | 基板          |    |
| 6 0         | 界面誘電層       |    |
| 6 2         | バックボーン層     |    |
| 6 4         | ポロゲン        |    |
| 6 6         | 孔隙          |    |
| 6 8         | 超低誘電率材料層    |    |
| 7 0         | 多孔性低誘電率材料層  |    |
| 1 0 2       | 第一界面誘電層     |    |
| 1 0 4       | 第一バックボーン層   |    |
| 1 0 6       | 第二界面誘電層     | 30 |
| 1 0 8       | 第二バックボーン層   |    |
| 1 1 0       | 第三界面誘電層     |    |
| 1 1 2       | 第三バックボーン層   |    |
| 1 1 4       | 第四界面誘電層     |    |
| 1 1 6       | 第四バックボーン層   |    |
| 1 1 8       | 第一低誘電率材料層   |    |
| 1 2 0       | 第二低誘電率材料層   |    |
| 1 2 2       | 第三低誘電率材料層   |    |
| 1 2 4       | 第四低誘電率材料層   |    |
| 1 2 6       | 多孔性低誘電率材料薄膜 | 40 |
| 1 2 8       | 孔隙          |    |


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】



【 図 9 】



【 図 1 0 】



---

フロントページの続き

(72)発明者 陳哲明

台湾台北縣三峽鎮介壽路二段三十八巷七十六號

Fターム(参考) 5F033 QQ54 QQ74 RR01 RR29 SS15 TT02 XX12 XX24  
5F058 BD02 BF07 BF26 BF27 BJ02