

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2019 年 10 月 31 日 (31.10.2019)



(10) 国际公布号
WO 2019/205487 A1

(51) 国际专利分类号:
G02F 1/133 (2006.01)

(21) 国际申请号: PCT/CN2018/107974

(22) 国际申请日: 2018 年 9 月 27 日 (27.09.2018)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201810390115.4 2018年4月27日 (27.04.2018) CN

(71) 申请人: 武汉华星光电技术有限公司(WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。

(72) 发明人: 国春朋(GUO, Chunpeng); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。 王英琪(WANG, Yingchi); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。 黄俊宏(HUANG, Chunhung); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。

(74) 代理人: 深圳市德力知识产权代理事务所(COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广东省深圳市福田区上步中路深勘大厦 15E, Guangdong 518028 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB,

(54) Title: ARRAY SUBSTRATE AND CHIP BINDING METHOD

(54) 发明名称: 阵列基板及芯片邦定方法




图6

(57) Abstract: The present invention provides an array substrate and a chip binding method. The array substrate comprises: a display area, and a binding area located at the periphery of the display area; an input terminal group, a first output terminal group, and a second output terminal group are provided in the binding area; the first output terminal group is located on the side of the input terminal group away from the display area, and the second output terminal group is located between the first output terminal group and the input terminal group; during chip binding, the first output terminal group or the second output terminal group is selected according to a chip

GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第21条(3))。

type to cooperate with the input terminal group to achieve chip binding. The simultaneous provision of a first output terminal group and a second output terminal group can increase the distance between a chip bound on the second output terminal group and the edge of an array substrate, so that the probability of poor chip press fitting is reduced and the display quality is ensured.

(57) 摘要: 本发明提供一种阵列基板及芯片邦定方法。所述阵列基板包括: 显示区、以及位于所述显示区外围的邦定区, 所述邦定区中设有输入端子组、第一输出端子组及第二输出端子组; 所述第一输出端子组位于所述输入端子组远离所述显示区的一侧, 所述第二输出端子组位于所述第一输出端子组和所述输入端子组之间; 芯片邦定时, 根据芯片的类型选择所述第一输出端子组或第二输出端子组与所述输入端子组配合进行芯片邦定, 通过同时设置第一输出端子组和第二输出端子组, 能够增大邦定在第二输出端子组上的芯片与阵列基板的边缘的距离, 降低芯片压合不良出现的机率, 保证显示品质。

阵列基板及芯片邦定方法

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及芯片邦定方法。

5

背景技术

随着显示技术的发展，液晶显示器（Liquid Crystal Display, LCD）等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

芯片压合不良（Chip on Glass Mura, COG Mura）是目前困扰液晶显示面板重要品质问题。现有的芯片压合过程包括：将阵列基板的表面贴附异方性导电胶（Anisotropic Conductive Film, ACF），接着将芯片置于所述阵列基板上预设的邦定（Bonding）位置，最后通过热压头压合所述芯片，通过 ACF 内含的导电粒子将芯片引脚与阵列基板上的邦定端子电性连接，同时使 ACF 由胶状转化为固态，将芯片固定在阵列基板上。芯片压合不良产生的原因在于，在高温压合使得 ACF 固化时，高温还会使得芯片和薄膜晶体管也发生膨胀，进而造成靠近芯片部分的液晶盒厚（cell gap）不均匀，在显示时出现对比度差异。

随着显示的技术发展，产品的类型越来越多，芯片的种类也越来越多，在阵列基板的设计过程中常常要兼顾多种不同芯片的邦定，典型的芯片为如图所示的未集成有随机存储器（RAM）的芯片和集成有随机存储器 RAM 的芯片，如图 1 所示，现有的未集成有随机存储器的芯片包括：第一输入引脚组 101、与所述第一输入引脚组 101 间隔设置的输出引脚组 102 以及位于所述第一输入引脚组 101 两侧的第一对位标记 103，如图 2 所示，现有的集成有随机存储器的芯片包括：第二输入引脚组 201、与所述第二输入引脚组 201 间隔设置的第二输出引脚组 202 以及与位于所述第二输入引脚组 201 两侧的第二对位标记 203，图 1 和图 2 所示的芯片的不同在于所述第一输入引脚组 101 和第一输出引脚组 102 之间的距离小于所述第二输入引脚组 201 和第二输出引脚组 202 之间的距离，为了使得阵列基板能够同时兼容上述的两种的芯片，如图 3 所示，现有的技术提供了一种阵列基板，包括：显示区 300、以及位于所述显示区 300 外围的邦定区 400，所述邦定区 400 中设有输入端子组 401、输出端子组 402，所述输出端子组 402 位于所

述输入端子组 401 远离所述显示区 300 的一侧，其中输入端子组 401 中的各个端子的长度相比普通的端子更长，进行芯片邦定时，如图 4 所示，若所述芯片为未集成有随机存储器的芯片，则将所述第一输出引脚组 102 与所述输出端子组 402 贴合同时，将所述第一输入引脚组 101 与所述输入端子组 401 的上半部分贴合；如图 5 所示，若所述芯片为集成有随机存储器的芯片，则将所述第二输出引脚组 202 与所述输出端子组 402 贴合同时，将所述第二输入引脚组 201 与所述输入端子组 401 的下半部分贴合，从而使得所述阵列基板能够同时兼容上述的两种的芯片。

目前已知芯片边缘到阵列基板边缘的距离是目前已知的影响芯片压合不良的主要原因之一，在图 3 所示的阵列基板中，两种芯片贴合后，距离阵列基板边缘的距离是相同的，尺寸较小且应用较广的未集成随机存储器的芯片也十分贴近阵列基板的边缘，导致芯片压合不良的出现机率始终较高。

发明内容

本发明的目的在于提供一种阵列基板，能够减少芯片压合不良，保证显示品质。

本发明的目的还在于提供一种芯片邦定方法，能够减少芯片压合不良，保证显示品质。

为实现上述目的，本发明提供一种阵列基板，包括：显示区、以及位于所述显示区外围的邦定区，所述邦定区中设有输入端子组、第一输出端子组及第二输出端子组；

所述第一输出端子组位于所述输入端子组远离所述显示区的一侧，所述第二输出端子组位于所述第一输出端子组和所述输入端子组之间；

芯片邦定时，根据芯片的类型选择所述第一输出端子组或第二输出端子组与所述输入端子组配合进行芯片邦定。

所述邦定区中还设有对应所述第一输出端子组设置的第一对位标记以及对应所述第二输出端子组设置的第二对位标记。

所述邦定区中还设有连接所述第一输出端子组与所述显示区的第一输出引线以及连接所述第二输出端子组与所述显示区的第二输出引线。

所述芯片的类型为两种，分别为第一类型芯片和第二类型芯片，所述第一类型芯片的尺寸大于所述第二类型的芯片；所述第一类型芯片通过所述第一输出端子组与所述输入端子组配合进行邦定，所述第二类型芯片通过所述第二输出端子组与所述输入端子组配合进行邦定。

所述第一类型芯片为集成有随机存储器的芯片，所述第二类型芯片未集成有随机存储器的芯片。

本发明还提供一种芯片邦定方法，包括如下步骤：

5 步骤 S1、提供一阵列基板，所述阵列基板包括：显示区、以及位于所述显示区外围的邦定区，所述邦定区中设有输入端子组、第一输出端子组及第二输出端子组；

所述第一输出端子组位于所述输入端子组远离所述显示区的一侧，所述第二输出端子组位于所述第一输出端子组和所述输入端子组之间；

10 步骤 S2、提供一芯片，确定所述芯片的类型，并根据芯片的类型选择所述第一输出端子组或第二输出端子组与所述输入端子组配合进行芯片邦定。

所述邦定区中还设有对应所述第一输出端子组设置的第一对位标记、对应所述第二输出端子组设置的第二对位标记、连接所述第一输出端子组与所述显示区的第一输出引线以及连接所述第二输出端子组与所述显示区的第二输出引线。

所述步骤 S2 中进行芯片邦定之前，先通过第一对位标记使得所述芯片与所述第一输出端子组对位或通过所述第二对位标记使得所述芯片与所述第二输出端子组对位。

20 所述芯片的类型为两种，分别为第一类型芯片和第二类型芯片，所述第一类型芯片的尺寸大于所述第二类型的芯片；

所述步骤 S2 中当所述芯片为第一类型芯片时，通过所述第一输出端子组与所述输入端子组配合进行芯片邦定，当所述芯片为第二类型芯片时，通过所述第二输出端子组与所述输入端子组配合进行芯片邦定。

25 所述第一类型芯片为集成有随机存储器的芯片，所述第二类型芯片未集成有随机存储器的芯片。

本发明的有益效果：本发明提供一种阵列基板，所述阵列基板包括：显示区、以及位于所述显示区外围的邦定区，所述邦定区中设有输入端子组、第一输出端子组及第二输出端子组；所述第一输出端子组位于所述输入端子组远离所述显示区的一侧，所述第二输出端子组位于所述第一输出端子组和所述输入端子组之间；芯片邦定时，根据芯片的类型选择所述第一输出端子组或第二输出端子组与所述输入端子组配合进行芯片邦定，通过同时设置第一输出端子组和第二输出端子组，能够增大邦定在第二输出端子组上的芯片与阵列基板的边缘的距离，降低芯片压合不良出现的机率，保证显示品质。本发明还提供一种芯片邦定方法，能够减少芯片压合不良，

保证显示品质。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图 1 为未集成有随机存储器的芯片的结构示意图；

图 2 为集成有随机存储器的芯片的结构示意图；

图 3 为现有的阵列基板的示意图；

图 4 为在现有的阵列基板上邦定未集成有随机存储器的芯片时的示意图；

图 5 为在现有的阵列基板上邦定集成有随机存储器的芯片时的示意图；

图 6 为本发明的阵列基板的示意图；

图 7 为本发明的阵列基板上邦定未集成有随机存储器的芯片时的示意图；

图 8 为在现有的阵列基板上邦定集成有随机存储器的芯片时的示意图；

图 9 为本发明的芯片邦定方法的流程图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图 6，本发明提供一种阵列基板，包括：显示区 10、以及位于所述显示区 10 外围的邦定区 20，所述邦定区 20 中设有输入端子组 21、第一输出端子组 22 及第二输出端子组 23；

所述第一输出端子组 22 位于所述输入端子组 21 远离所述显示区 10 的一侧，所述第二输出端子组 23 位于所述第一输出端子组 22 和所述输入端子组 21 之间；也即所述第一输出端子组 22、第二输出端子组 23 及输入端子组 21 从上往下依次排列，距离所述阵列基板的边缘的距离依次增大。

芯片邦定时，根据芯片的类型选择所述第一输出端子组 22 或第二输出端子组 23 与所述输入端子组 21 配合进行芯片邦定。

具体地，如图 6 所示，在本发明的优选实施例中，所述输入端子组 21 包括从左到右依次隔间排列成一行的多个输入端子 211，所述第一输出端子

组 22 包括从左到右依次间隔排列成两行的多个第一输出端子 221，所述第二输出端子组 23 包括从左到右依次间隔排列成两行的多个第二输出端子 231，所述多个第一输出端子 221 和多个第二输出端子 231 的数量及排列方式均相同。

5 具体地，为了使得芯片邦定后能够与所述显示区 10 通讯，所述邦定区 20 中还设有连接所述第一输出端子组 22 与所述显示区 10 的第一输出引线 42 以及连接所述第二输出端子组 23 与所述显示区 10 的第二输出引线 43，进一步地，所述第一输出引线 42 的数量与所述第一输出端子 221 的数量相等，每一个第一输出端子 221 对应通过一条第一输出引线 42 与所述显示区
10 电性连接，所述第二输出引线 43 的数量与所述第二输出端子 231 的数量相等，每一个第二输出端子 231 对应通过一条第二输出引线 43 与所述显示区 10 电性连接。

需要说明的是，输入端子 211、第一输出端子 221 及第二输出端子 231 形成于同一金属层，所述第一输出引线 42 及第二输出引线 43 形成于所述
15 输入端子 211、第一输出端子 221 及第二输出端子 231 所在金属层的下方的另一金属层，所述第一输出引线 42 及第二输出引线 43 通过分别通过过孔与所述第一输出端子 221 及第二输出端子 231 电性连接。

具体地，所述邦定区 20 中还设有对应所述第一输出端子组 22 设置的第一对位标记 31 以及对应所述第二输出端子组 23 设置的第二对位标记 32，
20 进一步地，所述第一对位标记 31 和第二对位标记 32 的数量均为两个，其形状均为十字形，所述两个第一对位标记 31 分别位于所述第一输出端子组 22 的左右两侧，所述两个第二对位标记 32 分别位于所述第二输出端子组 23 的左右两侧。

具体地，在本发明的优选实施例中，所述芯片的类型为两种，分别为
25 第一类型芯片和第二类型芯片，所述第一类型芯片的尺寸大于所述第二类型的芯片；所述第一类型芯片通过所述第一输出端子组 22 与所述输入端子组 21 配合进行邦定，所述第二类型芯片通过所述第二输出端子组 23 与所述输入端子组 21 配合进行邦定。

进一步地，所述第一类型芯片为如图 2 所示的集成有随机存储器的芯片，所述第二类型芯片为如图 1 所示的未集成有随机存储器的芯片。
30

具体邦定过程包括：首先确定所述芯片为第一类型芯片或第二类型芯片，请参阅图 7，当所述芯片为第一类型芯片时，则在所述阵列基板的对应所述输入端子组 21 及第一输出端子组 22 的区域贴附 ACF 胶，接着将通过第一对位标记 31 与所述芯片对位，使得芯片上的输出引脚与所述第一输出

端子组 22 对位，输入引脚与所述输入端子组 21 对位，最后通过热压头压合所述芯片，通过 ACF 内含的导电粒子将芯片引脚与阵列基板上的邦定端子电性连接，同时使 ACF 由胶状转化为固态，将芯片固定在阵列基板上，实现芯片的邦定；请参阅图 8，当所述芯片为第二类型芯片时，则在所述阵列基板的对应所述输入端子组 21 及第二输出端子组 23 的区域贴附 ACF 胶，接着将通过第二对位标记 32 与所述芯片对位，使得芯片上的输出引脚与所述第二输出端子组 23 对位，输入引脚与所述输入端子组 21 对位，最后通过热压头压合所述芯片，通过 ACF 内含的导电粒子将芯片引脚与阵列基板上的邦定端子电性连接，同时使 ACF 由胶状转化为固态，将芯片固定在阵列基板上，实现芯片的邦定。

需要说明的是，通过同时设置第一输出端子组和第二输出端子组，在邦定第二类型芯片即未集成有随机存储器的芯片，能够增大邦定在第二输出端子组上的芯片与阵列基板的边缘的距离，降低芯片压合不良出现的机率。

请参阅图 9，一种芯片邦定方法，其特征在于，包括如下步骤：

步骤 S1、提供一阵列基板，所述阵列基板包括：显示区 10、以及位于所述显示区 10 外围的邦定区 20，所述邦定区 20 中设有输入端子组 21、第一输出端子组 22 及第二输出端子组 23

所述第一输出端子组 22 位于所述输入端子组 21 远离所述显示区 10 的一侧，所述第二输出端子组 23 位于所述第一输出端子组 22 和所述输入端子组 21 之间。也即所述第一输出端子组 22、第二输出端子组 23 及输入端子组 21 从上往下依次排列，距离所述阵列基板的边缘的距离依次增大。

具体地，如图 6 所示，在本发明的优选实施例中，所述输入端子组 21 包括从左到右依次隔间排列成一行的多个输入端子 211，所述第一输出端子组 22 包括从左到右依次间隔排列成两行的多个第一输出端子 221，所述第二输出端子组 23 包括从左到右依次间隔排列成两行的多个第二输出端子 231，所述多个第一输出端子 221 和多个第二输出端子 231 的数量及排列方式均相同。

具体地，为了使得芯片邦定后能够与所述显示区 10 通讯，所述邦定区 20 中还设有连接所述第一输出端子组 22 与所述显示区 10 的第一输出引线 42 以及连接所述第二输出端子组 23 与所述显示区 10 的第二输出引线 43，进一步地，所述第一输出引线 42 的数量与所述第一输出端子 221 的数量相等，每一个第一输出端子 221 对应通过一条第一输出引线 42 与所述显示区 10 电性连接，所述第二输出引线 43 的数量与所述第二输出端子 231 的数量

相等，每一个第二输出端子 231 对应通过一条第二输出引线 43 与所述显示区 10 电性连接。

需要说明的是，输入端子 211、第一输出端子 221 及第二输出端子 231 形成于同一金属层，所述第一输出引线 42 及第二输出引线 43 形成于所述
5 输入端子 211、第一输出端子 221 及第二输出端子 231 所在金属层的下方的另一金属层，所述第一输出引线 42 及第二输出引线 43 通过分别通过过孔与
与所述第一输出端子 221 及第二输出端子 231 电性连接。

具体地，所述邦定区 20 中还设有对应所述第一输出端子组 22 设置的第一对位标记 31 以及对应所述第二输出端子组 23 设置的第二对位标记 32，
10 进一步地，所述第一对位标记 31 和第二对位标记 32 的数量均为两个，其形状均为十字形，所述两个第一对位标记 31 分别位于所述第一输出端子组
22 的左右两侧，所述两个第二对位标记 32 分别位于所述第二输出端子组 23 的左右两侧。

具体地，在本发明的优选实施例中，所述芯片的类型为两种，分别为
15 第一类型芯片和第二类型芯片，所述第一类型芯片的尺寸大于所述第二类型的芯片；所述第一类型芯片通过所述第一输出端子组 22 与
所述输入端子组 21 配合进行邦定，所述第二类型芯片通过所述第二输出端子组 23 与
所述输入端子组 21 配合进行邦定。

进一步地，所述第一类型芯片为如图 2 所示的集成有随机存储器的芯片，
20 所述第二类型芯片为如图 1 所示的未集成有随机存储器的芯片。

步骤 S2、提供一芯片，确定所述芯片的类型，并根据芯片的类型选择
所述第一输出端子组 22 或第二输出端子组 23 与所述输入端子组 21 配合进行
芯片邦定。

具体地，请参阅图 7，当所述芯片为第一类型芯片时，则在所述阵列基
25 板的对应所述输入端子组 21 及第一输出端子组 22 的区域贴附 ACF 胶，接着
将通过第一对位标记 31 与所述芯片对位，使得芯片上的输出引脚与
所述第一输出端子组 22 对位，输入引脚与所述输入端子组 21 对位，最后通过
热压头压合所述芯片，通过 ACF 内含的导电粒子将芯片引脚与阵列基板上的
邦定端子电性连接，同时使 ACF 由胶状转化为固态，将芯片固定在阵列
30 基板上，实现芯片的邦定；请参阅图 8，当所述芯片为第二类型芯片时，则
在所述阵列基板的对应所述输入端子组 21 及第二输出端子组 23 的区域贴
附 ACF 胶，接着将通过第二对位标记 32 与所述芯片对位，使得芯片上的
输出引脚与所述第二输出端子组 23 对位，输入引脚与所述输入端子组 21
对位，最后通过热压头压合所述芯片，通过 ACF 内含的导电粒子将芯片引

脚与阵列基板上的邦定端子电性连接，同时使 ACF 由胶状转化为固态，将芯片固定在阵列基板上，实现芯片的邦定。

需要说明的是，通过同时设置第一输出端子组和第二输出端子组，在邦定第二类型芯片即未集成有随机存储器的芯片，能够增大邦定在第二输出端子组上的芯片与阵列基板的边缘的距离，降低芯片压合不良出现的机率。

综上所述，本发明提供一种阵列基板，所述阵列基板包括：显示区、以及位于所述显示区外围的邦定区，所述邦定区中设有输入端子组、第一输出端子组及第二输出端子组；所述第一输出端子组位于所述输入端子组远离所述显示区的一侧，所述第二输出端子组位于所述第一输出端子组和所述输入端子组之间；芯片邦定时，根据芯片的类型选择所述第一输出端子组或第二输出端子组与所述输入端子组配合进行芯片邦定，通过同时设置第一输出端子组和第二输出端子组，能够增大邦定在第二输出端子组上的芯片与阵列基板的边缘的距离，降低芯片压合不良出现的机率，保证显示品质。本发明还提供一种芯片邦定方法，能够减少芯片压合不良，保证显示品质。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

权 利 要 求

1、一种阵列基板，包括：显示区、以及位于所述显示区外围的邦定区，所述邦定区中设有输入端子组、第一输出端子组及第二输出端子组；

5 所述第一输出端子组位于所述输入端子组远离所述显示区的一侧，所述第二输出端子组位于所述第一输出端子组和所述输入端子组之间；

 芯片邦定时，根据芯片的类型选择所述第一输出端子组或第二输出端子组与所述输入端子组配合进行芯片邦定。

10 2、如权利要求 1 所述的阵列基板，其中，所述邦定区中还设有对应所述第一输出端子组设置的第一对位标记以及对应所述第二输出端子组设置的第二对位标记。

 3、如权利要求 1 所述的阵列基板，其中，所述邦定区中还设有连接所述第一输出端子组与所述显示区的第一输出引线以及连接所述第二输出端子组与所述显示区的第二输出引线。

15 4、如权利要求 1 所述的阵列基板，其中，所述芯片的类型为两种，分别为第一类型芯片和第二类型芯片，所述第一类型芯片的尺寸大于所述第二类型的芯片；所述第一类型芯片通过所述第一输出端子组与所述输入端子组配合进行邦定，所述第二类型芯片通过所述第二输出端子组与所述输入端子组配合进行邦定。

20 5、如权利要求 4 所述的阵列基板，其中，所述第一类型芯片为集成有随机存储器的芯片，所述第二类型芯片为未集成有随机存储器的芯片。

 6、一种芯片邦定方法，包括如下步骤：

25 步骤 S1、提供一阵列基板，所述阵列基板包括：显示区、以及位于所述显示区外围的邦定区，所述邦定区中设有输入端子组、第一输出端子组及第二输出端子组

 所述第一输出端子组位于所述输入端子组远离所述显示区的一侧，所述第二输出端子组位于所述第一输出端子组和所述输入端子组之间；

30 步骤 S2、提供一芯片，确定所述芯片的类型，并根据芯片的类型选择所述第一输出端子组或第二输出端子组与所述输入端子组配合进行芯片邦定。

 7、如权利要求 6 所述的芯片邦定方法，其中，所述邦定区中还设有对应所述第一输出端子组设置的第一对位标记、对应所述第二输出端子组设置的第二对位标记、连接所述第一输出端子组与所述显示区的第一输出引

线以及连接所述第二输出端子组与所述显示区的第二输出引线。

8、如权利要求 7 所述的芯片邦定方法，其中，所述步骤 S2 中进行芯片邦定之前，先通过第一对位标记使得所述芯片与所述第一输出端子组对位或通过所述第二对位标记使得所述芯片与所述第二输出端子组对位。

- 5 9、如权利要求 6 所述的芯片邦定方法，其中，所述芯片的类型为两种，分别为第一类型芯片和第二类型芯片，所述第一类型芯片的尺寸大于所述第二类型的芯片；

- 10 所述步骤 S2 中当所述芯片为第一类型芯片时，通过所述第一输出端子组与所述输入端子组配合进行芯片邦定，当所述芯片为第二类型芯片时，通过所述第二输出端子组与所述输入端子组配合进行芯片邦定。

10 10、如权利要求 9 所述的芯片邦定方法，其中，所述第一类型芯片为集成有随机存储器的芯片，所述第二类型芯片为未集成有随机存储器的芯片。




图1




图2




图3




图4




图5




图6




图7




图8




图9

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2018/107974

A. CLASSIFICATION OF SUBJECT MATTER

G02F 1/133(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F; H05K; G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, CNTXT, CNKI: 邦定, 绑定, 垫, 输入, 输出, 端子, 端口, 接口, 芯片, 驱动, 不同, 类型; VEN, EPTXT, USTXT, WOTXT, IEEE: bond+, pad?, input+, output+, chip, IC, differ+, type

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 108375849 A (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 07 August 2018 (2018-08-07) claims 1-10	1-10
X	CN 107422551 A (WUHAN TIANMA MICRO-ELECTRONICS CO., LTD.) 01 December 2017 (2017-12-01) description, paragraphs [0039]-[0058], and figures 1-4 and 4a	1-10
X	CN 101271206 A (AU OPTRONICS CORPORATION) 24 September 2008 (2008-09-24) description, page 3, the third paragraph from the bottom to page 6, paragraph 2, and figures 1, 2, 3A and 3B	1-10
X	CN 1979269 A (QUNKANG TECHNOLOGY (SHENZHEN) CO., LTD. ET AL.) 13 June 2007 (2007-06-13) description, page 2, the last paragraph to page 3, paragraph 2, and figures 1-3	1-10
X	JP 2008304495 A (FUNAI ELECTRIC CO., LTD.) 18 December 2008 (2008-12-18) description, paragraphs [0006]-[0035], and figures 1-3	1-10
A	CN 201319098 Y (TCL CORPORATION) 30 September 2009 (2009-09-30) entire document	1-10

☒ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

07 November 2018

Date of mailing of the international search report

29 November 2018

Name and mailing address of the ISA/CN

State Intellectual Property Office of the P. R. China (ISA/
CN)
No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing
100088
China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2018/107974**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP H09244051 A (HITACHI LTD) 19 September 1997 (1997-09-19) entire document	1-10
A	JP 2011175215 A (SEIKO INSTRUMENTS INC.) 08 September 2011 (2011-09-08) entire document	1-10

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2018/107974

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	108375849	A	07 August 2018	None			
CN	107422551	A	01 December 2017	None			
CN	101271206	A	24 September 2008	CN	101271206	B	06 October 2010
CN	1979269	A	13 June 2007	CN	100414360	C	27 August 2008
JP	2008304495	A	18 December 2008	None			
CN	201319098	Y	30 September 2009	None			
JP	H09244051	A	19 September 1997	None			
JP	2011175215	A	08 September 2011	None			

国际检索报告

国际申请号

PCT/CN2018/107974

A. 主题的分类 G02F 1/133 (2006.01) i 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类																													
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) G02F; H05K; G09G 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) CNABS, CNTXT, CNKI: 邦定, 绑定, 垫, 输入, 输出, 端子, 端口, 接口, 芯片, 驱动, 不同, 类型; VEN, EPTXT, USTXT, WOTXT, IEEE: bond+, pad?, input+, output+, chip, IC, differ+, type																													
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>PX</td> <td>CN 108375849 A (武汉华星光电技术有限公司) 2018年 8月 7日 (2018 - 08 - 07) 权利要求1-10</td> <td>1-10</td> </tr> <tr> <td>X</td> <td>CN 107422551 A (武汉天马微电子有限公司) 2017年 12月 1日 (2017 - 12 - 01) 说明书第39-58段, 图1-4, 4a</td> <td>1-10</td> </tr> <tr> <td>X</td> <td>CN 101271206 A (友达光电股份有限公司) 2008年 9月 24日 (2008 - 09 - 24) 说明书第3页倒数第3段-第6页第2段, 图1-2, 3A, 3B</td> <td>1-10</td> </tr> <tr> <td>X</td> <td>CN 1979269 A (群康科技深圳有限公司 等) 2007年 6月 13日 (2007 - 06 - 13) 说明书第2页倒数第1段-第3页第2段, 图1-3</td> <td>1-10</td> </tr> <tr> <td>X</td> <td>JP 2008304495 A (FUNAI ELECTRIC CO) 2008年 12月 18日 (2008 - 12 - 18) 说明书第6-35段, 图1-3</td> <td>1-10</td> </tr> <tr> <td>A</td> <td>CN 201319098 Y (TCL集团股份有限公司) 2009年 9月 30日 (2009 - 09 - 30) 全文</td> <td>1-10</td> </tr> <tr> <td>A</td> <td>JP H09244051 A (HITACHI LTD) 1997年 9月 19日 (1997 - 09 - 19) 全文</td> <td>1-10</td> </tr> <tr> <td>A</td> <td>JP 2011175215 A (SEIKO INSTR INC) 2011年 9月 8日 (2011 - 09 - 08) 全文</td> <td>1-10</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	PX	CN 108375849 A (武汉华星光电技术有限公司) 2018年 8月 7日 (2018 - 08 - 07) 权利要求1-10	1-10	X	CN 107422551 A (武汉天马微电子有限公司) 2017年 12月 1日 (2017 - 12 - 01) 说明书第39-58段, 图1-4, 4a	1-10	X	CN 101271206 A (友达光电股份有限公司) 2008年 9月 24日 (2008 - 09 - 24) 说明书第3页倒数第3段-第6页第2段, 图1-2, 3A, 3B	1-10	X	CN 1979269 A (群康科技深圳有限公司 等) 2007年 6月 13日 (2007 - 06 - 13) 说明书第2页倒数第1段-第3页第2段, 图1-3	1-10	X	JP 2008304495 A (FUNAI ELECTRIC CO) 2008年 12月 18日 (2008 - 12 - 18) 说明书第6-35段, 图1-3	1-10	A	CN 201319098 Y (TCL集团股份有限公司) 2009年 9月 30日 (2009 - 09 - 30) 全文	1-10	A	JP H09244051 A (HITACHI LTD) 1997年 9月 19日 (1997 - 09 - 19) 全文	1-10	A	JP 2011175215 A (SEIKO INSTR INC) 2011年 9月 8日 (2011 - 09 - 08) 全文	1-10
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																											
PX	CN 108375849 A (武汉华星光电技术有限公司) 2018年 8月 7日 (2018 - 08 - 07) 权利要求1-10	1-10																											
X	CN 107422551 A (武汉天马微电子有限公司) 2017年 12月 1日 (2017 - 12 - 01) 说明书第39-58段, 图1-4, 4a	1-10																											
X	CN 101271206 A (友达光电股份有限公司) 2008年 9月 24日 (2008 - 09 - 24) 说明书第3页倒数第3段-第6页第2段, 图1-2, 3A, 3B	1-10																											
X	CN 1979269 A (群康科技深圳有限公司 等) 2007年 6月 13日 (2007 - 06 - 13) 说明书第2页倒数第1段-第3页第2段, 图1-3	1-10																											
X	JP 2008304495 A (FUNAI ELECTRIC CO) 2008年 12月 18日 (2008 - 12 - 18) 说明书第6-35段, 图1-3	1-10																											
A	CN 201319098 Y (TCL集团股份有限公司) 2009年 9月 30日 (2009 - 09 - 30) 全文	1-10																											
A	JP H09244051 A (HITACHI LTD) 1997年 9月 19日 (1997 - 09 - 19) 全文	1-10																											
A	JP 2011175215 A (SEIKO INSTR INC) 2011年 9月 8日 (2011 - 09 - 08) 全文	1-10																											
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																													
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																													
国际检索实际完成的日期 2018年 11月 7日		国际检索报告邮寄日期 2018年 11月 29日																											
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10) 62019451		授权官员 赵晓娟 电话号码 86-(20)-28950563																											

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2018/107974

检索报告引用的专利文件			公布日 (年/月/日)	同族专利	公布日 (年/月/日)
CN	108375849	A	2018年 8月 7日	无	
CN	107422551	A	2017年 12月 1日	无	
CN	101271206	A	2008年 9月 24日	CN 101271206	B 2010年 10月 6日
CN	1979269	A	2007年 6月 13日	CN 100414360	C 2008年 8月 27日
JP	2008304495	A	2008年 12月 18日	无	
CN	201319098	Y	2009年 9月 30日	无	
JP	H09244051	A	1997年 9月 19日	无	
JP	2011175215	A	2011年 9月 8日	无	