



(12) 发明专利申请

(10) 申请公布号 CN 103680626 A

(43) 申请公布日 2014. 03. 26

(21) 申请号 201310414170. X

(22) 申请日 2013. 09. 12

(30) 优先权数据

13/612272 2012. 09. 12 US

(71) 申请人 通用汽车环球科技运作有限责任公司

地址 美国密执安州

(72) 发明人 A. I. 阿拉拉巴迪 K. M. 贝尔茨  
T. M. 富里斯特

(74) 专利代理机构 中国专利代理(香港)有限公司 72001

代理人 刘桢 胡斌

(51) Int. Cl.

G11C 16/10(2006. 01)

G05B 19/042(2006. 01)


权利要求书2页 说明书5页 附图2页

(54) 发明名称

用于在闪存中实现二进制标志的方法

(57) 摘要

本发明涉及用于在闪存中实现二进制标志的方法。用于改变闪存中的二进制标志的状态的系统和方法。该方法将包括预定数量的比特的单元段限定为二进制标志，其中每个比特在存储器被擦除时被转换为逻辑1。该方法还限定，闪存单元段中的偶数个逻辑1比特为偶数奇偶性，并且闪存单元段中的奇数个逻辑1比特为奇数奇偶性，并且限定是偶数奇偶性为二进制标志的ON状态还是奇数奇偶性为二进制标志的ON状态。该方法通过将闪存单元段中的比特中的一个从逻辑1写为逻辑0来而改变二进制标志的奇偶性，以改变标志的状态。



1. 一种用于改变闪存中的二进制标志的状态的方法,其中所述闪存包括具有比特的存储区段,其中所述比特能在不擦除整个存储区段的情况下仅单独地从逻辑 1 变为逻辑 0,所述方法包括:

将所述闪存区段中包括预定数量的比特的单元段限定为所述二进制标志,其中每个比特在所述存储区段被擦除时被转换为逻辑 1;

限定所述闪存单元段中的偶数个逻辑 1 比特为偶数奇偶性,并且所述闪存单元段中的奇数个逻辑 1 比特为奇数奇偶性;

限定是偶数奇偶性为所述二进制标志的 ON 状态还是奇数奇偶性为所述二进制标志的 ON 状态;以及

通过将所述二进制标志中的所述比特中的一个从逻辑 1 写为逻辑 0 来改变所述二进制标志的所述奇偶性,以改变所述标志的所述状态。

2. 根据权利要求 1 所述的方法,其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑左移。

3. 根据权利要求 1 所述的方法,其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑右移。

4. 根据权利要求 1 所述的方法,其中限定包括预定数量的比特的闪存单元段包括限定所述闪存单元段在希望具有与初始标志状态相同的最终标志状态时包括偶数个比特并且在希望具有不同于所述初始标志状态的所述最终标志状态时包括奇数个比特。

5. 根据权利要求 1 所述的方法,还包括通过将所述单元段中的所有比特设置为逻辑 0 而禁止所述二进制标志进一步改变状态。

6. 根据权利要求 1 所述的方法,其中所述闪存为车辆上的电子控制单元 (ECU) 中的存储器。

7. 一种用于改变车辆上的电子控制单元 (ECU) 中的闪存中的二进制标志的状态的方法,其中所述闪存包括具有比特的存储区段,其中所述比特能在不擦除整个存储区段的情况下仅单独地从逻辑 1 变为逻辑 0,所述方法包括:

将所述存储区段中包括预定数量的比特的闪存单元段限定为所述二进制标志;

限定所述闪存单元段中的偶数个逻辑 1 比特为偶数奇偶性,并且所述闪存单元段中的奇数个逻辑 1 比特为奇数奇偶性;

限定是偶数奇偶性为所述二进制标志的 ON 状态还是奇数奇偶性为所述二进制标志的 ON 状态;以及

通过将所述二进制标志中的所述比特中的一个从逻辑 1 写为逻辑 0 来改变所述二进制标志的所述奇偶性,以改变所述标志的所述状态。

8. 根据权利要求 7 所述的方法,其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑左移。

9. 根据权利要求 7 所述的方法,其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑右移。

10. 一种用于改变闪存中的二进制标志的状态的系统,其中所述闪存包括具有比特的存储区段,其中所述比特能在不擦除整个存储区段的情况下仅单独地从逻辑 1 变为逻辑 0,所述系统包括:

用于将所述闪存区段中包括预定数量的比特的单元段限定为所述二进制标志的装置，其中每个比特在所述存储区段被擦除时被转换为逻辑 1；

用于限定所述闪存单元段中的偶数个逻辑 1 比特为偶数奇偶性并且所述闪存单元段中的奇数个逻辑 1 比特为奇数奇偶性的装置；

用于限定是偶数奇偶性为所述二进制标志的 ON 状态还是奇数奇偶性为所述二进制标志的 ON 状态的装置；以及

用于通过将所述闪存单元段中的所述比特中的一个从逻辑 1 写为逻辑 0 来改变所述二进制标志的所述状态以改变所述奇偶性和所述标志的状态的装置。

## 用于在闪存中实现二进制标志的方法

### 技术领域

[0001] 本发明大体上涉及用于使用 ECU 闪存中的存储单元段来实现二进制标志的系统和方法，并且更具体地涉及用于使用 ECU 的闪存中的存储单元段来实现二进制标志的系统和方法，包括将单元段中的其中一个比特从逻辑 1 变换至逻辑 0 以改变比特的奇偶性和标志的状态。

### 背景技术

[0002] 大多数现代化车辆包括电子控制单元 (ECU) 或控制器，其控制诸如动力系、气候控制系统、信息娱乐系统、车身系统、底盘系统以其它的车辆系统的操作。此类控制器需要为专门用途设计的软件，以便执行控制功能。刷写是一种用于将软件、校准文件和其它应用程序上传到车辆 ECU 或其它可编程装置的闪存中的熟知的方法。引导装载程序是一种加载到 ECU 上的嵌入式软件程序，该程序在 ECU 和正刷写软件的编程装置之间提供接口。

[0003] 通常需要在软件代码中提供指示某些操作的特定状态的二进制标志，其中该标志为可在 ON 状态和 OFF 状态之间切换的比特或一系列比特。EEPROM 或 EEPROM 仿真的闪存是一种适合提供二进制标志的已知的非易失性存储器 (NVM)，其中 NVM 中的比特也可被写入并可单独地擦除，并且其中当 NVM 掉电时比特将被保持。然而，EEPROM 常常作为存储器来说是不期望的，因为额外的硬件成本并且因为其常常难以在高温下操作。相似地，EEPROM 仿真的闪存也不适合在引导区中使用，因为写入操作需要 10–25K 的空间有限的引导 ROM 的额外驱动器。

[0004] 以上所指闪存也是一种适合提供二进制标志的非易失性存储器。闪存的优点在于它较便宜，对于某些数据占用更少的存储器空间，在较高温度下操作性能较佳，等等。然而，闪存的缺点在于，当写入到存储器时，必须在相对较大的块中进行编程，在该块中也不能单独地写入单个比特。例如，闪存需要写入 4KB、8KB、16KB 等的内存段中。因此，如果需要在闪存中改变标志的状态，则存储器的大部分可能需要被重写。此外，当闪存的一区段被擦除时，在该区段中的所有比特都被转换为逻辑 1。因此，可能将闪存的擦除段中的其中一个比特从逻辑 1 写到逻辑 0，但不可能将该比特独立于该段中的其它比特而单独地写回到逻辑 1，而不擦除该存储器块中的所有其它比特。可以将整个存储器可写入段（例如，1KB 的块）用作单个标志，然而，这不是对存储器空间的有效使用，并且通常不期望在该存储器块中提供比仅标志更多的数据。

### 发明内容

[0005] 根据本发明的教导，公开了用于改变闪存中的二进制标志的状态的系统和方法，其中闪存包括具有比特的存储区段，其中比特能在不擦除整个存储区段的情况下仅单独地从逻辑 1 变为逻辑 0。该方法将包括诸如 8 个比特的预定数量的比特的闪存区段中的单元段限定为二进制标志，其中每个比特在存储区段被擦除时被转换为逻辑 1。该方法还限定，闪存单元段中的偶数个逻辑 1 比特为偶数奇偶性，并且闪存单元段中的奇数个逻辑 1 比特

为奇数奇偶性，并且限定是否偶数奇偶性为二进制标志的 ON 状态或奇数奇偶性为二进制标志的 ON 状态或者是否偶数奇偶性为二进制标志的 OFF 状态或奇数奇偶性为二进制标志的 OFF 状态。该方法通过将闪存单元段中的比特中的一个从逻辑 1 写为逻辑 0 来而改变二进制标志的奇偶性，以改变标志的状态。

[0006] 本发明提供下列技术方案。

[0007] 1. 一种用于改变闪存中的二进制标志的状态的方法，其中所述闪存包括具有比特的存储区段，其中所述比特能在不擦除整个存储区段的情况下仅单独地从逻辑 1 变为逻辑 0，所述方法包括：

将所述闪存区段中包括预定数量的比特的单元段限定为所述二进制标志，其中每个比特在所述存储区段被擦除时被转换为逻辑 1；

限定所述闪存单元段中的偶数个逻辑 1 比特为偶数奇偶性，并且所述闪存单元段中的奇数个逻辑 1 比特为奇数奇偶性；

限定是偶数奇偶性为所述二进制标志的 ON 状态还是奇数奇偶性为所述二进制标志的 ON 状态；以及

通过将所述二进制标志中的所述比特中的一个从逻辑 1 写为逻辑 0 来改变所述二进制标志的所述奇偶性，以改变所述标志的所述状态。

[0008] 2. 根据技术方案 1 所述的方法，其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑左移。

[0009] 3. 根据技术方案 1 所述的方法，其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑右移。

[0010] 4. 根据技术方案 1 所述的方法，其中限定包括预定数量的比特的闪存单元段包括限定所述闪存单元段在希望具有与初始标志状态相同的最终标志状态时包括偶数个比特并且在希望具有不同于所述初始标志状态的所述最终标志状态时包括奇数个比特。

[0011] 5. 根据技术方案 1 所述的方法，还包括通过将所述单元段中的所有比特设置为逻辑 0 而禁止所述二进制标志进一步改变状态。

[0012] 6. 根据技术方案 1 所述的方法，其中所述闪存为车辆上的电子控制单元 (ECU) 中的存储器。

[0013] 7. 一种用于改变车辆上的电子控制单元 (ECU) 中的闪存中的二进制标志的状态的方法，其中所述闪存包括具有比特的存储区段，其中所述比特能在不擦除整个存储区段的情况下仅单独地从逻辑 1 变为逻辑 0，所述方法包括：

将所述存储区段中包括预定数量的比特的闪存单元段限定为所述二进制标志；

限定所述闪存单元段中的偶数个逻辑 1 比特为偶数奇偶性，并且所述闪存单元段中的奇数个逻辑 1 比特为奇数奇偶性；

限定是偶数奇偶性为所述二进制标志的 ON 状态还是奇数奇偶性为所述二进制标志的 ON 状态；以及

通过将所述二进制标志中的所述比特中的一个从逻辑 1 写为逻辑 0 来改变所述二进制标志的所述奇偶性，以改变所述标志的所述状态。

[0014] 8. 根据技术方案 7 所述的方法，其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑左移。

[0015] 9. 根据技术方案 7 所述的方法, 其中将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特包括进行逻辑右移。

[0016] 10. 根据技术方案 7 所述的方法, 其中限定包括预定数量的比特的闪存单元段包括限定所述闪存单元段在希望具有与初始标志状态相同的最终标志状态时包括偶数个比特并且在希望具有不同于所述初始标志状态的所述最终标志状态时包括奇数个比特。

[0017] 11. 根据技术方案 7 所述的方法, 还包括通过将所述单元段中的所有比特设置为逻辑 0 而禁止所述二进制标志进一步改变状态。

[0018] 12. 一种用于改变闪存中的二进制标志的状态的系统, 其中所述闪存包括具有比特的存储区段, 其中所述比特能在不擦除整个存储区段的情况下仅单独地从逻辑 1 变为逻辑 0, 所述系统包括 :

用于将所述闪存区段中包括预定数量的比特的单元段限定为所述二进制标志的装置, 其中每个比特在所述存储区段被擦除时被转换为逻辑 1 ;

用于限定所述闪存单元段中的偶数个逻辑 1 比特为偶数奇偶性并且所述闪存单元段中的奇数个逻辑 1 比特为奇数奇偶性的装置 ;

用于限定是偶数奇偶性为所述二进制标志的 ON 状态还是奇数奇偶性为所述二进制标志的 ON 状态的装置 ; 以及

用于通过将所述闪存单元段中的所述比特中的一个从逻辑 1 写为逻辑 0 来改变所述二进制标志的所述状态以改变所述奇偶性和所述标志的状态的装置。

[0019] 13. 根据技术方案 12 所述的系统, 其中所述用于将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特的装置进行逻辑左移。

[0020] 14. 根据技术方案 12 所述的系统, 其中所述用于将所述闪存单元段中的所述比特中的一个从逻辑 1 比特变为逻辑 0 比特的装置进行逻辑右移。

[0021] 15. 根据技术方案 12 所述的系统, 其中所述用于限定包括预定数量的比特的闪存单元段的装置将所述闪存单元段限定为在希望具有与初始标志状态相同的最终标志状态时包括偶数个比特并且在希望具有不同于所述初始标志状态的所述最终标志状态时包括奇数个比特。

[0022] 16. 根据技术方案 12 所述的系统, 还包括用于通过将所述单元段中的所有比特设置为逻辑 0 而禁止所述二进制标志进一步改变状态的装置。

[0023] 17. 根据技术方案 12 所述的系统, 其中所述闪存为车辆上的电子控制单元 (ECU) 中的存储器。

[0024] 根据结合附图的以下描述和所附权利要求, 本发明的另外的特征将变得显而易见。

## 附图说明

[0025] 图 1 是电子控制单元的图示 ;

图 2 是示出用于确定闪存中的单元的奇偶性状态的过程的流程图 ; 以及

图 3 是示出用于在不擦除标志区段的情况下切换标志的状态的过程的流程图。

## 具体实施方式

[0026] 涉及用于切换控制器的闪存中的二进制标志的状态的系统和方法的本发明的实施例的以下讨论在本质上仅仅是示例性的,而决不意图限制本发明或其应用或用途。例如,本发明的系统和方法具有用于改变车辆ECU的闪存中的二进制标志的状态的特定应用。然而,本领域的技术人员可以理解,该系统和方法可应用于其它控制器。

[0027] 图1是示出ECU 12的图示10,ECU 12可以是车辆14上的许多ECU中的一个。ECU 12包括操作ECU 12的CPU 16和包括多个存储区段20的闪存18。如本文所讨论的,存储区段20是在闪存18内具有不能单独擦除的比特的那些区段,例如4KB、8KB、12KB等,其中为了擦除一个比特需要擦除整个区段20。图示10旨在为一般图示,而不限制车辆的类型、ECU 12的类型、闪存18的大小、ECU 12的用途、CPU 16的功率、ECU 12中的CPU 16的数量或对本文所讨论的任何其它限制。

[0028] 本发明提出一种用于使用ECU的闪存中的存储单元段来实现二进制标志而不必为改变标志的状态而不得不擦除整个闪存区段的技术。下表1示出用于在闪存的存储单元段中实现二进制标志的这种技术。在左侧列中,每一行表示一字节长的闪存单元段且作为非限制性示例包括8个比特。该闪存单元段将是必须作为整体擦除的较大的闪存区段的一部分,其中在该区段中的所有比特在该区段被擦除时将被转换为逻辑1。在该示例中,表示二进制标志的闪存单元段初始地被擦除以包括8个逻辑1比特并且被赋予表示该字节中为逻辑1的比特的数量(为偶数或奇数)的奇偶性。对于其中所有比特为逻辑1且奇偶性为偶数的二进制标志的第一状态来说,二进制标志被指定为被设置或处于ON状态。备选地,对于其中逻辑1比特的数量为奇数的奇数奇偶性来说,二进制状态可被指定为不被设置或处于OFF状态。

[0029] 如上所述,对于闪存来说,各个比特可从逻辑1写为逻辑0,但不能在不先擦除的情况下从逻辑0写为逻辑1。本发明通过使用闪存单元段中的逻辑1比特的数量的奇偶性作为标志是否处于ON状态或OFF状态的指示而克服了闪存中建立二进制标志的局限性。如表1所示,每当二进制标志的状态必须从ON状态变为OFF状态或从OFF状态变为ON状态时,比特中的一个就被写为逻辑0,以改变比特的数量的奇偶性,从而改变二进制标志的状态。在表1所示示例中,每当二进制标志的状态改变时进行逻辑左移,其中逻辑0从右移位至该字节的最右位置,如表1的第二行所示。这改变了逻辑1比特的奇偶性,这将二进制标志的二进制状态改变为OFF状态,如第三列所示。如果二进制标志需要变回到ON状态,则如在第三行所示再次进行逻辑左移,以使得奇偶性此时为偶,这表明二进制状态为ON状态。该过程可继续,直到所有比特被写为逻辑0,如最后一行所示,该行为具有ON二进制状态的偶数奇偶性。在所有比特均为逻辑0之后,就需要擦除整个闪存段以重置二进制标志。因此,基于在闪存段被整个擦除以将比特转换回逻辑1之前二进制标志的状态将改变的频率来选择闪存单元中的比特的数量。

[0030] 如果希望用闪存段的擦除状态来指示二进制标志的状态为OFF状态,其中所有比特为逻辑1,则偶数奇偶性将为OFF状态。此外,如果希望使二进制标志的最终状态不同于初始状态,则需要在闪存单元段中具有奇数个比特。例如,闪存单元段中的比特的数量在希望最终标志状态与初始标志状态相同时可包括偶数个比特,并且在希望最终标志状态不同于初始标志状态时可包括奇数个比特。此外,每当二进制标志的状态被改变时,没必要仅将一个比特从逻辑1变换至逻辑0,但可以进行逻辑移位以将任何数量的逻辑0置于闪存单元

段中以根据需要改变二进制标志的状态,例如以便使该组比特更持久。换言之,可能希望通过将单元段中的所有比特设置为逻辑 0 来禁止二进制标志进一步改变状态。应当指出,该应用适用于通常不在状态之间频繁地变换(即,不是运行时间二进制标志)的那些二进制标志。

[0031] 表 1

闪存单元	奇偶性(单元)	二进制状态
11111111	偶数	ON
11111110	奇数	OFF
11111100	偶数	ON
11111000	奇数	OFF
11110000	偶数	ON
11000000	奇数	OFF
10000000	偶数	ON
00000000	偶数	ON

[0032] 图 2 是示出用于确定以上讨论的闪存单元段中的二进制标志的状态的过程的流程图 30。在框 32 处,算法从闪存读取闪存单元段,并且在决策菱形 34 处确定闪存单元段中的比特的奇偶性。如果奇偶性为偶数,则算法在框 36 处确定二进制标志的状态为 ON 状态,如果奇偶性为奇数,则算法在框 38 处确定二进制标志的状态为 OFF 状态。如上所述,该逻辑状态可被切换,其中偶数奇偶性为 OFF 状态,并且奇数奇偶性为 ON 状态。

[0033] 图 3 是示出算法如何如上文所讨论的切换二进制标志的状态的过程的流程图 40。在框 42 处,算法从闪存读取闪存单元段,并且在框 44 处进行逻辑左移以将闪存单元段中的最右逻辑 1 比特从逻辑 1 变为逻辑 0。如上所述,逻辑右移可代替逻辑左移进行以获得相同结果。在框 46 处,算法将闪存单元段写回到闪存以改变标志的状态。

[0034] 如本领域的技术人员将充分理解的,本文讨论的描述本发明的若干和各种步骤和过程可能是指由计算机、处理器或其它电子计算装置执行的操作,该电子计算装置利用电气现象操纵和 / 或转化数据。这些计算机和电子装置可以采用各种易失性和 / 或非易失性存储器,包括其上储存有可执行程序的非暂时性计算机可读介质,这些程序包括能够由计算机或处理器执行的各种代码或可执行指令,其中存储器和 / 或计算机可读介质可包括所有形式和类型的存储器和其它计算机可读介质。

[0035] 所公开的以上讨论仅描述了本发明的示例性实施例。本领域技术人员将容易从此类讨论和附图及权利要求认识到,在不脱离所附权利要求中限定的本发明的精神和范围的情况下,可以在其中做出各种更改、修改和变型。




图 1




图 2




图 3