

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年5月27日(27.05.2022)



(10) 国際公開番号

WO 2022/107668 A1

- (51) 国際特許分類:
H03B 5/08 (2006.01) *H03L 7/099* (2006.01)
H03B 5/12 (2006.01)
- (21) 国際出願番号: PCT/JP2021/041383
- (22) 国際出願日: 2021年11月10日(10.11.2021)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2020-193369 2020年11月20日(20.11.2020) JP
- (71) 出願人: ソニーセミコンダクタソリューションズ株式会社(SONY SEMICONDUCTOR SOLUTIONS CORPORATION) [JP/JP]; 〒2430014

神奈川県厚木市旭町四丁目14番1号 Kanagawa (JP).

(72) 発明者: 吉澤 慧 (YOSHIZAWA, Satoshi); 〒2430014 神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).



(74) 代理人: 岩田 雅信, 外 (IWATA, Masanobu et al.); 〒1010032 東京都千代田区岩本町1丁目3番9号 ハクセイビル8階 テクノピア国際特許事務所 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,

(54) Title: OSCILLATOR AND SIGNAL PROCESSING DEVICE

(54) 発明の名称: 発振器、信号処理装置

[図6]



5a Coarse-tuning capacitor bank

(57) Abstract: An oscillator according to the present technology functions as a transformer-based LC oscillator and comprises: a first capacitor group that is connected in parallel to a primary-side winding of a transformer and forms a first LC tank together with the primary-side winding; and a second capacitor group that is connected in parallel to a secondary-side winding of a transformer and forms a second LC tank together with the secondary-side winding. A first-type capacitor bank that is a capacitor bank having a variable maximum capacity quantity at or above a predetermined

DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告 (条約第21条(3))
- 補正された請求の範囲 (条約第19条(1))

value and a second-type capacitor bank that is a capacitor bank having a variable maximum capacity quantity less than the predetermined value are provided as capacitor banks for oscillation frequency tuning. The first-type capacitor bank is arranged in both the first capacitor group and the second capacitor group.

(57) 要約: 本技術に係る発振器は、トランスの一次側巻線に並列接続され一次側巻線と共に第一のLCタンクを形成する第一の容量群と、トランスの二次側巻線に並列接続され二次側巻線と共に第二のLCタンクを形成する第二の容量群とを備えてトランスベース型のLC発振器として機能し、発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンクとを備え、第一種容量バンクが第一の容量群と第二の容量群の双方に配置されたものである。

明 細 書

発明の名称：発振器、信号処理装置

技術分野

[0001] 本技術は、トランスベース型のLC発振器としての発振器と、該発振器により得られる周期信号に基づき信号処理を行う信号処理装置とに係る技術分野に関する。

背景技術

[0002] LC発振器としては、容量値を変化させることが可能に構成された容量バンクを備えたものがある。この種のLC発振器では、容量バンクの容量値を変化させることで発振周波数の調整を行うことが可能とされる。

[0003] また、LC発振器としては、単一のLCタンク（共振回路）のみを有し正弦波で発振するインダクタベース型のLC発振器と、トランスの一次側巻線とこれに並列接続された第一の容量とで構成される第一のLCタンクとトランスの二次側巻線とこれに並列接続された第二の容量とで構成される第二のLCタンクとを有して疑似方形波で発振するトランスベース型のLC発振器とがある。

下記非特許文献1に開示されるように、トランスベース型のLC発振器では、一次側と二次側の二つのLCタンクの作用により三次高調波による発振が可能とされ、一次と三次の高調波が足し合わされて疑似方形波での発振が可能とされる。疑似方形波は正弦波に対しゼロクロスの傾きを大きくすることができ、ゼロクロスタイミングの誤差、すなわち発振信号の位相誤差（位相ノイズ）の抑制を図ることができる。

なお、下記特許文献1には、トランスコンダクタンスの変更により2次インダクタンスを変化させることで1次インダクタンスの実効値を変化させて発振周波数を調整する技術が開示されている。

先行技術文献

特許文献

[0004] 特許文献1：特表2014-506102号公報

非特許文献

[0005] 非特許文献1：IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 48, NO. 12, DECEMBER 2013 "A Class-F CMOS Oscillator" Masoud Babaie, Student Member, IEEE, and Robert Bogdan Staszewski, Fellow, IEEE

発明の概要

発明が解決しようとする課題

[0006] ここで、トランスベース型のLC発振器においては、一次側のLCタンクを形成する容量群（第一の容量群）と、二次側のLCタンクを形成する容量群（第二の容量群）とを有することになるが、従来におけるトランスベース型のLC発振器では、容量制御のための容量バンクを、これら二つの容量群のうち一方の容量群のみに配置している。例えば、非特許文献1では、発振周波数の粗調整（Coarse tuning）用の容量バンクを二次側の容量群のみに配置している。

[0007] しかしながら、この構成では、周波数調整のために容量バンクの容量値が変化することに応じて、二つのLCタンク間のLCタンク比 X が変化してしまう。このLCタンク比 X は、一次側、二次側のLCタンクにおけるインダクタンスをそれぞれ L_p 、 L_s とし、一次側、二次側の容量群の容量値（キャパシタンス）をそれぞれ c_1 、 c_2 としたとき、「 $X = L_s \cdot c_2 / (L_p \cdot c_1)$ 」で求まる値である。

LCタンク比 X が変化すると、発振器の入力インピーダンス特性として、三次高調波に対応する入力インピーダンスのピーク位置が期待される位置（周波数）からずれると共に、ピーク振幅が減少してしまい、結果、疑似方形波の波形が崩れて位相ノイズの増加を招いてしまう。

[0008] 本技術は上記事情に鑑み為されたものであり、トランスベース型のLC発振器において位相ノイズの抑制を図ることを目的とする。

課題を解決するための手段

[0009] 本技術に係る発振器は、トランスの一次側巻線に並列接続され前記一次側巻線と共に第一のLCタンクを形成する第一の容量群と、前記トランスの二次側巻線に並列接続され前記二次側巻線と共に第二のLCタンクを形成する第二の容量群とを備えてトランスベース型のLC発振器として機能し、発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンクとを備え、前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双方に配置されたものである。

容量バンクを第一、第二の容量群の双方に配置することで、発振周波数調整のために容量バンクの容量値が変化してもLCタンク比が変化しないようにすることが可能となる。このとき、最大容量可変量が大きい第一種容量バンクを第一、第二の容量群の双方に配置していることで、発振周波数調整に伴うLCタンク比の変化量を効果的に抑制することが可能となる。

[0010] 上記した本技術に係る発振器においては、前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクとで、容量可変量の最小単位となるユニットセルの数が同数とされた構成とすることが可能である。

ユニットセルの数が同数とされることで、第一、第二の容量群の双方で第一種容量バンクの全てのユニットセルがオン状態とされた場合であっても、LCタンク比の均一性を保つことが可能となる。

[0011] 上記した本技術に係る発振器においては、前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクとが平面視において隣接配置された構成とすることが可能である。

二つの容量バンクが隣接配置されるとは、間に他の素子を介さずにそれら容量バンクが配置されていることを意味する。

[0012] 上記した本技術に係る発振器においては、前記容量バンクとしてPVT補償用の容量バンクを備えた構成とすることが可能である。

これにより、発振周波数の調整についてPVT補償を行うことが可能とな

る。

[0013] 上記した本技術に係る発振器においては、前記PVT補償用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された構成とすることが可能である。

PVT補償用の容量バンクを第一、第二の容量群の双方に配置することで、PVT補償のための容量変化に応じて第一、第二のLCタンク間のLCタンク比が変化してしまうことの防止を図ることが可能となる。

[0014] 上記した本技術に係る発振器においては、前記容量バンクとして、最大容量可変量が最小の容量バンクである微調整用の容量バンクと、最大容量可変量が前記微調整用の容量バンクよりも大きい容量バンクである粗調整用の容量バンクとを備え、前記粗調整用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された構成とすることが可能である。

微調整用の容量バンクを備えることで発振周波数の微調整が可能となり、また、最大容量可変量が大きい粗調整用の容量バンクを第一、第二の容量群の双方に配置することで、第一、第二のLCタンク間のLCタンク比が大きく変化してしまうことの防止を図ることが可能となる。

[0015] 上記した本技術に係る発振器においては、前記微調整用の容量バンクが前記第二の容量群に配置された構成とすることが可能である。

これにより、微調整用の容量バンクは、トランスベース型のLC発振器におけるクロスカップルトランジスタの各ゲート間に挿入される。

[0016] 上記した本技術に係る発振器においては、前記微調整用の容量バンクが前記第一の容量群に配置された構成とすることが可能である。

これにより、一次側巻線が二次側巻線の内側に配置されて一次側巻線のインダクタンスが二次側巻線のインダクタンスよりも小さくなる場合に対応して、第一の容量群に容量を追加することが可能となる。

[0017] 上記した本技術に係る発振器においては、前記第一の容量群は、クロスカップルトランジスタの各ドレインと接続され、前記第二の容量群は、前記クロスカップルトランジスタの各ゲートに接続された構成とすることが可能で

ある。

これにより、トランスベース型のLC発振器が実現される。

[0018] 上記した本技術に係る発振器においては、前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクは、それぞれ容量可変量の最小単位となるユニットセルを複数有し、容量変化段数を示す周波数制御信号に基づき前記ユニットセルのオン／オフ制御を行って発振周波数を変化させる制御部を備え、前記周波数制御信号が示す容量変化段数を N (N は0以上の整数)としたとき、前記制御部は、前記周波数制御信号に基づく容量制御として、前記第一、第二の容量群の何れか一方の前記第一種容量バンクについては $(N/2)$ の商)個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の前記第一種容量バンクについては $N - (N/2)$ の商)個のユニットセルをオン状態とする制御を行う構成とすることが可能である。

発振周波数調整において、第一、第二の容量群の双方に配置した第一種容量バンクの容量をLCタンク比の変化を抑制しながら制御する手法としては、周波数制御信号が示す容量変化段数 N に対し、双方の第一種容量バンクで N 個のユニットセルをオン状態とする制御を行う手法が考えられる。このように双方の第一種容量バンクにおいて N 個のユニットセルをオンとする手法は、発振周波数調整時におけるLCタンク比の変化を生じさせないという点では好適であるが、制御一段分の容量変化量が1ユニットセル分の容量可変量の2倍となってしまう、インダクタベース型の構成を採る場合における制御一段分の容量変化量を維持しようとする、1ユニットセル分の容量可変量を $1/2$ に減らす必要がある。しかしながら、第一種容量バンクが粗調整用の容量バンクである場合は、もともと各ユニットセルの容量変化量が小さくされているため、1ユニットセル分の容量変化量を $1/2$ に減らすことは現実的に困難とされている。すなわち、第一、第二の容量群の双方に第一種容量バンクを配置したトランスベース型のLC発振器の実現化が困難となる。

[0019] 上記した本技術に係る発振器においては、前記周波数制御信号は、複数の制御ビットを有し、各制御ビットが一段分の容量変化の有無を示す信号とされ、前記制御部は、前記周波数制御信号の偶数番目の制御ビットの値を前記第一、第二の容量群のうち何れか一方の前記第一種容量バンクにおける前記ユニットセルのオン／オフ制御値として用い、前記周波数制御信号の奇数番目の制御ビットの値を前記第一、第二の容量群のうち何れか他方の前記第一種容量バンクにおける前記ユニットセルのオン／オフ制御値として用いる構成とすることが可能である。

これにより、第一、第二の容量群の双方に配置された第一種容量バンクのうち一方は $(N/2)$ 個のユニットセルをオン状態とし、他方は $N - (N/2)$ 個のユニットセルをオン状態とする容量制御を容易に実現することが可能となる。

[0020] 上記した本技術に係る発振器においては、前記容量バンクとして、PVT補償用の容量バンクと、前記PVT補償用の容量バンクよりも最小容量可変量が小さい粗調整用の容量バンクとを備え、前記PVT補償用の容量バンク及び前記粗調整用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置され、前記制御部は、前記粗調整用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数Nに対し、前記第一、第二の容量群の何れか一方の容量バンクにおいて $(N/2)$ 個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の容量バンクにおいて $N - (N/2)$ 個のユニットセルをオン状態とする制御を行い、前記PVT補償用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数Nに対し、前記第一、第二の容量群の双方の容量バンクでN個のユニットセルをオン状態とする制御を行う構成とすることが可能である。

周波数制御信号が示す容量変化段数Nに対し第一、第二の容量群の双方の容量バンクでN個のユニットセルをオン状態とする制御を行う場合には、インダクタベース型の構成を採る場合における制御一段分の容量変化量を維持しようとする1ユニットセル分の容量変化量を $1/2$ に減らす必要がある

。しかしながら、P V T補償用の容量バンクは、粗調整用の容量バンクよりも最小容量可変量が十分に大きい、すなわち1ユニットセル分の容量変化量が十分に大きいため、各ユニットセルの容量を減らすことが容易である。このため、上記のようにP V T補償用の容量バンクについては、第一、第二の容量群の双方の容量バンクでN個のユニットセルをオン状態とする制御（「同数制御」とする）を行うようにしている。ここで、P V T補償用の容量バンクは、1ユニットセル分の容量変化量が大きいため、同数制御を適用して容量変化段数に拘わらずL Cタンク比の差を生じさせないことが位相ノイズ抑制の面で望ましいものである。

[0021] また、本技術に係る信号処理装置は、トランスにおける一次側巻線に並列接続され前記一次側巻線と共に第一のL Cタンクを形成する第一の容量群と、前記トランスにおける二次側巻線に並列接続され前記二次側巻線と共に第二のL Cタンクを形成する第二の容量群とを備えてトランスベース型のL C発振器として機能し、発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンクとを備え、前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された発振器と、前記発振器により得られる周期信号に基づき信号処理を行う信号処理部と、を備えたものである。

このような信号処理装置によっても、上記した本技術に係る発振器と同様の作用が得られる。

図面の簡単な説明

[0022] [図1]インダクタベース型のL C発振器を説明するための回路図である。

[図2]実施形態としての発振器の構成例を示した等価回路図である。

[図3]実施形態としての発振器における入力インピーダンス特性を示した図である。

[図4]疑似方形波についての説明図である。

[図5]容量バンクの構成例を示した等価回路図である。

[図6]実施形態における粗調整用の容量バンクの配置を説明するための図である。

[図7]実施形態におけるPVT補償用の容量バンクの配置を説明するための図である。

[図8]微調整用の容量バンクを第二の容量群側に配置した例の説明図である。

[図9]微調整用の容量バンクを第二の容量群側に配置した場合における発振器の構成例を示した等価回路図である。

[図10]微調整用の容量バンクを第一の容量群側に配置した場合における発振器の要部のレイアウトを平面視により模式的に示した図である。

[図11]同数制御としての発振周波数制御（容量制御）についての説明図である。

[図12]交互制御としての発振周波数制御（容量制御）についての説明図である。

[図13]同数制御、交互制御の実際の適用例についての説明図である。

[図14]交互制御を適用した場合における実施形態の発振器の発振周波数特性を示した図である。

[図15]交互制御を適用した場合における実施形態の発振器のLCタンク比の変化特性を示した図である。

[図16]実施形態としての信号処理装置の構成例を示した図である。

[図17]実施形態としての信号処理装置が備えるADPLL回路の内部構成例を示した図である。

[図18]MOMによる容量を用いた場合のユニットセルの構成例を示した図である。

[図19]MOSトランジスタによる容量を用いた場合のユニットセルの構成例を示した図である。

発明を実施するための形態

[0023] 以下、添付図面を参照し、本技術に係る実施形態を次の順序で説明する。

<1. インダクタベース型LC発振器について>

< 2. トランスベース型 LC 発振器の基本構成について >

< 3. 実施形態としての発振器の構成 >

< 4. 発振周波数の制御手法について >

< 5. 発振器の適用例 >

< 6. 変形例 >

< 7. 実施形態のまとめ >

< 8. 本技術 >

[0024] < 1. インダクタベース型 LC 発振器について >

まずは図 1 を参照し、従来におけるインダクタベース型の LC 発振器としての発振器 100 について説明しておく。

インダクタベース型の LC 発振器は、LC タンク（共振回路）として単一の LC タンクのみを有し、正弦波で発振する発振器である。インダクタベース型の LC 発振器は、B 級動作による発振を行うことから B 級 LC 発振器とも呼ばれる。

[0025] 図 1 に示すように発振器 100 は、インダクタ L と、インダクタ L にそれぞれ並列接続された抵抗 R、容量群 C と、クロスカップルトランジスタとしてのトランジスタ M1、トランジスタ M2 と、テイル（tail）電流調整を行うための回路部を構成する電流源 2、トランジスタ M_{t1}、及びトランジスタ M_{t2} と、コンデンサ C_t とを備えている。

ここで、「容量群」とは、複数の容量の集合体を意味する。例えば、容量の具体的構成要素がコンデンサである場合、容量群は、複数のコンデンサの集合体を意味するものとなる。

[0026] インダクタ L は、センタータップされ、センタータップに対して入力電圧 V_{in} が供給される。

クロスカップルトランジスタとしてのトランジスタ M1、M2 は、本例では n チャネル型の MOSFET（Metal-oxide-semiconductor Field-effect transistor）で構成されている。

図示のようにインダクタ L、抵抗 R、及び容量群 C のそれぞれの一端は、

トランジスタM1のドレインに接続され、インダクタL、抵抗R、及び容量群Cのそれぞれの他端は、トランジスタM2のドレインに接続されている。

トランジスタM1のドレインはトランジスタM2のゲートと接続され、トランジスタM2のドレインはトランジスタM1のゲートと接続されている。
トランジスタM1、M2は、ソース同士が接続されている。

[0027] コンデンサCtは、トランジスタM1、M2のソース同士の接続点とアース間との間に挿入されている。

[0028] トランジスタMt1、Mt2には、本例ではnチャネル型のMOSFETが用いられる。図示のようにトランジスタMt1は、ドレインがトランジスタM1、M2のソース同士の接続点に接続され、ドレインが接地されている。トランジスタMt1のゲートは、トランジスタMt2のゲートと接続されている。

トランジスタMt2は、ドレインが電流源2に接続され、ソースが接地されている。トランジスタMt2のゲートとトランジスタMt1のゲートとの接続点は、トランジスタMt2のドレインと接続され、これによりトランジスタMt1、Mt2はカレントミラー回路を構成している。

[0029] 上記のように構成されたインダクタベース型の発振器100においては、インダクタLとこれに並列接続された容量群Cとで構成されるLCタンク（並列共振回路）の作用により、正弦波による発振を行う。ここで、発振器100は、出力電圧Voutとして互いに逆相の関係となる「Vout1」と「Vout2」を出力する。

このとき、容量群Cとしては、例えば後述する容量バンク（容量バンク5）を備えており、容量値を変化させることが可能とされている。容量群Cの容量値を変化させることで、発振器100の発振周波数の調整を行うことが可能とされている。

[0030] ここで、テイル電流源の役割として、発振器におけるトランジスタMt1の電流を大きくすることにより、トランジスタM1とトランジスタM2の相互コンダクタンスgmが上昇する。これにより、発振信号の振幅を増大させ

ることができる。

また、コンデンサ C_t は、電流源2とトランジスタ M_{t1} 及びトランジスタ M_{t2} から発生するノイズをカットする。これにより、位相ノイズの低減を図ることができる。

[0031] <2. トランスベース型LC発振器の基本構成について>

図2は、トランスベース型LC発振器として構成された実施形態としての発振器1の構成例を等価回路図により示している。

発振器1においては、一次側巻線をインダクタ L_1 とし、二次側巻線をインダクタ L_2 として有するトランス3が備えられる。図示のようにインダクタ L_1 に対しては、第一容量群 C_1 が並列接続され、これらインダクタ L_1 と第一容量群 C_1 とで一次側のLCタンク（並列共振回路）が形成されている。また、インダクタ L_2 に対しては第二容量群 C_2 が並列接続され、これらインダクタ L_2 と第二容量群 C_2 とで二次側のLCタンクが形成されている。

[0032] 図示のように第一容量群 C_1 の一端とインダクタ L_1 の一端との接続点は、トランジスタ M_1 のドレインに接続され、第一容量群 C_1 の他端とインダクタ L_1 の他端との接続点はトランジスタ M_2 のドレインに接続されている。

また、インダクタ L_2 の一端と第二容量群 C_2 の一端との接続点は、トランジスタ M_1 のゲートと接続され、インダクタ L_2 の他端と第二容量群 C_2 の他端との接続点はトランジスタ M_2 のゲートと接続されている。

トランジスタ M_1 、 M_2 はソース同士が接続されており、これらトランジスタ M_1 、 M_2 のソース同士の接続点は、コンデンサ C_t を介して接地されている。

[0033] この場合、トランジスタ M_1 のゲートとトランジスタ M_2 のドレイン、及びトランジスタ M_2 のゲートとトランジスタ M_1 のドレインはそれぞれトランス3を介して接続（交流的に接続）されており、トランジスタ M_1 、 M_2 は図1の場合と同様にクロスカップルトランジスタとして機能する。

本例において、出力電圧 V_{out1} の出力端子はトランジスタ $M1$ のドレインとインダクタ $L1$ の一端との接続点とされ、出力電圧 V_{out2} の出力端子はトランジスタ $M2$ のドレインとインダクタ $L1$ の他端との接続点とされる。

[0034] なお、発振器 1 においても、テイル電流調整のための回路部であるトランジスタ $Mt1$ 、 $Mt2$ 、及び電流源 2 が図 1 の場合と同様に設けられるが、該回路部の作用については発振器 100 の場合と同様となるため重複説明は避ける。

また、コンデンサ Ct の作用についても発振器 100 の場合と同様となるため重複説明は避ける。

[0035] トランスベース型 LC 発振器としての発振器 1 においては、一次側と二次側の二つの LC タンクの作用により三次高調波による発振が可能とされる。

図 3 は、発振器 1 における入力インピーダンス特性を例示しているが、図中の周波数 $f1$ におけるピークが基本波（一次高調波）に対応した入力インピーダンスのピークとなり、図中の周波数 $f3$ におけるピークが三次高調波に対応した入力インピーダンスのピークとなる。

[0036] このような入力インピーダンス特性が得られることで、トランスベース型 LC 発振器としての発振器 1 においては、図 4 の合成波（ V_{out1} 、 V_{out2} ）として示すように、基本波（ $f1$ ）に対し三次高調波（ $f3$ ）を足し合わせた疑似方形波での発振が可能とされる。

疑似方形波は正弦波に対しゼロクロスの傾きを大きくすることができるため、インダクタベース型の発振器 100 と比較してゼロクロスタイミングの誤差、すなわち発振信号の位相誤差（位相ノイズ）の抑制を図ることができる。

[0037] トランスベース型の LC 発振器は、F 級動作による発振を行うことから F 級 LC 発振器とも呼ばれる。

トランスベース型の LC 発振器における発振周波数 f は、次の〔式 1〕で表される。

[数1]

$$f = \frac{1}{2\pi\sqrt{L_p \times c1 + L_s \times c2}} \quad \dots[\text{式1}]$$

ただし、 L_p 、 L_s はそれぞれ一次側LCタンクのインダクタンス（インダクタ L_1 のインダクタンス）、二次側LCタンクのインダクタンス（インダクタ L_2 のインダクタンス）を、 c_1 、 c_2 はそれぞれ第一容量群 C_1 のキャパシタンス（容量値）、第二容量群 C_2 のキャパシタンスを意味する。

[0038] ここで、図2で説明した構成によるトランスベース型の発振器1としても、発振周波数の調整のための容量バンクを備えた構成を採ることができる。容量バンクは、容量値を変化させることが可能に構成された回路を意味する。以下、容量バンクについては符号を「5」として「容量バンク5」と表記する。

[0039] 図5は、容量バンク5の構成例を示した等価回路図である。

図示のように容量バンク5は、複数のユニットセル6が並列接続された構成とされる。

ユニットセル6は、容量バンク5における容量可変量の最小単位を構成するものであり、等価的には、図示のように容量7とスイッチ部8とが直列接続された構成として表すことができる。この図の例では、ユニットセル6は二つの容量7を有し、スイッチ部8がオンされることでそれら二つの容量7が電氣的に接続される構成となっている。

ユニットセル6では、スイッチ部8のオン／オフの切り替えに伴い、ユニットセル6のオン／オフ状態が切り替えられる。ここで言うユニットセル6のオン状態、オフ状態とは、それぞれユニットセル6の容量値が「大」の状態、「小」の状態と定義できる。図5で例示する等価回路では、スイッチ部8がオフでユニットセル6がオフ状態であるときはユニットセル6の容量値は「0」であり、スイッチ部8がオンとされユニットセル6がオン状態であるときはユニットセル6の容量値は二つの容量7の合計の容量値となる。

[0040] このようなユニットセル 6 が複数並列に接続された容量バンク 5 では、スイッチ部 8 の制御によってオン状態とするユニットセル 6 の数を変化させることで、容量値を変化させることが可能とされる。

[0041] ここで、先に挙げた非特許文献 1 にも開示されるように、従来におけるトランスベース型の LC 発振器では、発振周波数を調整可能とするために、上記のような容量バンク 5 を第一容量群 C 1、第二容量群 C 2 のうち何れか一方にのみ配置している。具体的に、非特許文献 1 では、発振周波数の粗調整 (Coarse tuning) 用の容量バンクを第二容量群 C 2 のみに配置している。

[0042] しかしながら、この構成では、周波数調整のために容量バンクの容量値が変化することに応じて、一次側と二次側の二つの LC タンク間の LC タンク比 X が変化してしまう。LC タンク比 X は、一次側、二次側の LC タンクにおけるインダクタンスをそれぞれ L_p 、 L_s とし、一次側、二次側の容量群の容量値 (キャパシタンス) をそれぞれ c_1 、 c_2 としたとき、「 $X = L_s \cdot c_2 / (L_p \cdot c_1)$ 」で求まる値である。

[0043] LC タンク比 X が変化すると、発振器の入力インピーダンス特性として、三次高調波に対応する入力インピーダンスのピーク位置が期待される位置 (周波数) からずれると共に、ピーク振幅が減少してしまい、結果、疑似方形波の波形が崩れて位相ノイズの増加を招いてしまう。

[0044] < 3. 実施形態としての発振器の構成 >

そこで、本実施形態の発振器 1 では、発振周波数調整のための容量バンク 5 を第一容量群 C 1 と第二容量群 C 2 の双方に配置するという構成を採る。

ここで、非特許文献 1 にも開示されるように、発振周波数調整については、周波数のバンド切り替え等を行うための大まかな周波数調整としての粗調整と、選択した周波数バンド内で例えば中心周波数等の目標周波数に合わせ込むためのより高精度な周波数調整としての微調整 (Fine tuning) とを行う場合がある。

このとき、粗調整による周波数可変範囲は、微調整による周波数可変範囲よりも相当に広いものとなる。換言すれば、粗調整に用いる容量バンク 5 の

最大容量可変量は、微調整に用いる容量バンク 5 の最大容量可変量に比べて相当に大きなものである。

ここで、最大容量可変量とは、容量バンク 5 における容量の最大可変量を意味するものであり、容量バンク 5 において全てのユニットセル 6 をオン状態とした場合とオフ状態とした場合との容量値の差分量と換言できるものである。

[0045] また、微調整では、粗調整の場合と比べて周波数の分解能を高くすべきである。このため、微調整用の容量バンク 5 の最小可変容量は、粗調整用の容量バンク 5 の最小容量可変量よりも相当に小さくされる。最小容量可変量とは、容量バンク 5 における容量の最小可変量を意味するものであり、ユニットセル 6 一つあたりの容量可変量と換言できるものである。

[0046] ここで、以下、粗調整用の容量バンク 5 については「粗調用容量バンク 5 a」と、微調整用の容量バンク 5 については「微調用容量バンク 5 c」と表記する。

[0047] 図 6 に示すように、本実施形態の発振器 1 では、これら粗調用容量バンク 5 a と微調用容量バンク 5 c のうち、粗調用容量バンク 5 a を第一容量群 C 1 と第二容量群 C 2 の双方に配置する構成を採る。

図示のように粗調用容量バンク 5 a が備えるユニットセル 6、容量 7 についてはそれぞれ「ユニットセル 6 a」「容量 7 a」と表記する。

本例では、第一容量群 C 1 に配置された粗調用容量バンク 5 a と第二容量群 C 2 に配置された粗調用容量バンク 5 a とで、ユニットセル 6 a の数は同数とされている。

[0048] ここで、上記のように粗調用容量バンク 5 a と微調用容量バンク 5 c のうち粗調用容量バンク 5 a の方を第一容量群 C 1 と第二容量群 C 2 の双方に配置する構成は、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が所定値未満の容量バンクである第二種容量バンクとのうち、第一種容量バンクの方を第一容量群 C 1 と第二容量群 C 2 の双方に配置した構成であると換言できる。

[0049] 確認のため述べておくと、上記のように微調用容量バンク 5 c よりも最大容量可変量が大きい粗調用容量バンク 5 a を第一容量群 C 1 と第二容量群 C 2 の双方に配置するようにしたのは、最大容量可変量が小さい微調用容量バンク 5 c を第一容量群 C 1 と第二容量群 C 2 の何れか一方のみに配置しても周波数調整（容量制御）に伴う LC タンク比 X の変化が微少で済み、位相ノイズへの影響も微少で済む一方、粗調用容量バンク 5 a を第一容量群 C 1 と第二容量群 C 2 の何れか一方のみに配置した場合は、周波数調整に伴う LC タンク比 X の変化量が大きくなり、位相ノイズの悪化が無視できなくなるためである。

[0050] 上記のように粗調用容量バンク 5 a を第一容量群 C 1 と第二容量群 C 2 の双方に配置するようにしたことで、容量バンクの容量値が変化しても LC タンク比 X が変化しないようにすることが可能となり、発振周波数調整に伴う発振波形の崩れの抑制が図られ、位相ノイズの抑制を図ることができる。

[0051] ここで、容量バンク 5 を用いた容量制御としては、上述した粗調整や微調整のための容量制御のみでなく、PVT (Process Voltage Temperature) 補償のための容量制御を挙げることできる。すなわち、プロセス誤差や入力電圧変動、温度変動に起因した発振周波数のばらつきを補償するための容量制御である。

以下、このような PVT 補償のために用いる容量バンク 5 のことを「PVT 用容量バンク 5 b」と表記する。

[0052] PVT 用容量バンク 5 b は、上述した粗調用容量バンク 5 a、微調用容量バンク 5 c と比較して、最小容量可変量が最も大きいものとなる。すなわち、ユニットセル 6 一つのあたりの容量可変量が最も大きいものである。

[0053] 本実施形態の発振器 1 では、このような PVT 用容量バンク 5 b についても、第一容量群 C 1 と第二容量群 C 2 の双方に配置している。

具体的には、図 7 に例示するように、粗調用容量バンク 5 a のみでなく、PVT 用容量バンク 5 b についても第一容量群 C 1 と第二容量群 C 2 の双方に配置されるものである。図示のように PVT 用容量バンク 5 b が備えるユ

ニットセル 6、容量 7 についてはそれぞれ「ユニットセル 6 b」「容量 7 b」と表記する。

本例では、P V T 用容量バンク 5 b としても、第一容量群 C 1 に配置されたものと第二容量群 C 2 に配置されたものとでユニットセル 6 b の数が同数とされている。

[0054] P V T 用容量バンク 5 b を第一容量群 C 1 と第二容量群 C 2 の双方に配置することで、P V T 補償のための容量変化に応じて L C タンク比 X が変化してしまうことの防止を図ることが可能となり、位相ノイズの抑制を図ることができる。

[0055] なお、P V T 補償のための容量制御は、粗調整や微調整の実行前に行われるものである。すなわち、まずは P V T 補償のために P V T 用容量バンク 5 b を用いた容量制御が行われた上で、粗調用容量バンク 5 a や微調用容量バンク 5 c を用いた粗調整や微調整が行われる。

[0056] ここで、微調用容量バンク 5 c については、第一容量群 C 1 と第二容量群 C 2 の双方に配置することもできるし、第一容量群 C 1 と第二容量群 C 2 の何れか一方のみに配置することもできる。

[0057] 一例として、微調用容量バンク 5 c は、図 8 に示すように第二容量群 C 2 側のみに配置することができる。

図示のように微調用容量バンク 5 c が備えるユニットセル 6、容量 7 についてはそれぞれ「ユニットセル 6 c」「容量 7 c」と表記する。

[0058] 微調用容量バンク 5 c を第二容量群 C 2 側にのみ配置した構成を採ることによっては、図 9 の等価回路図に示すように、微調用容量バンク 5 c はクロスカップルトランジスタとしてのトランジスタ M 1、M 2 の各ゲート間に挿入される。

このため、図 9 に示すように第二容量群 C 2 側への電源供給ラインに電源フィルタ 9 を挿入した構成とすることで、微調用容量バンク 5 c を用いた発振周波数の微調整について電源ノイズの影響を抑制することができる。すなわち、発振周波数の微調整についての精度向上を図ることができる。

[0059] 或いは、微調用容量バンク 5 c は、第一容量群 C 1 側のみに配置することもできる。

図 10 は、微調用容量バンク 5 c を第一容量群 C 1 側のみに配置した場合における発振器 1 の要部のレイアウトを平面視により模式的に示している。具体的には、インダクタ L 1、L 2 を含むトランス 3 と、第一容量群 C 1 及び第二容量群 C 2 と、トランジスタ M 1、M 2、及び M t 1 のレイアウトの例を示したものである。

[0060] この場合の発振器 1 では、トランス 3 において、インダクタ L 1 としての一次側巻線がインダクタ L 2 としての二次側巻線の内側に配置されている。

図示のようにこの場合の微調用容量バンク 5 c は、一端がインダクタ L 1 の一端に、他端がインダクタ L 1 の他端に接続され、第一容量群 C 1 の一部を構成している。換言すれば、第一容量群 C 1 の一部として配置されている。

[0061] 微調用容量バンク 5 c を第一容量群 C 1 側に配置することで、トランス 3 の一次側巻線が二次側巻線の内側に配置される場合、すなわち一次側巻線のインダクタンスが二次側巻線のインダクタンスよりも小さくなる場合に対応して、第一容量群 C 1 に容量を追加することが可能となる。

従って、LC タンク比 X の変化の抑制を図ることができ、位相ノイズの抑制を図ることができる。

[0062] ここで、図 10 のレイアウト図に示すように、この場合の発振器 1 では、第一容量群 C 1 における容量バンク 5 と、第二容量群 C 2 における容量バンク 5 とが平面視において隣接配置されている。

具体的に、図示の例では、第一容量群 C 1 と第二容量群 C 2 は、それぞれ粗調用容量バンク 5 a のみを配置した部分と P V T 用容量バンク 5 b のみを配置した部分とで配置位置が分かれているが、第一容量群 C 1 における粗調用容量バンク 5 a と第二容量群 C 2 における粗調用容量バンク 5 a は平面視において隣接配置されている。同様に、第一容量群 C 1 における P V T 用容量バンク 5 b と第二容量群 C 2 における P V T 用容量バンク 5 b は平面視に

において隣接配置されている。

ここで、二つの容量バンク 5 が隣接配置されるとは、間に他の素子を介さずにそれら容量バンク 5 が配置されていることを意味する。

[0063] 上記のように第一容量群 C 1 における容量バンク 5 と第二容量群 C 2 における容量バンク 5 とが隣接配置されていることで、第一容量群 C 1 における容量バンク 5 と第二容量群 C 2 における容量バンク 5 との間で容量分解能のミスマッチが生じることの防止を図ることができる。

[0064] ここで、図 10 の例では、隣接配置関係にある第一容量群 C 1 における粗調用容量バンク 5 a と第二容量群 C 2 における粗調用容量バンク 5 a との組を、同様に隣接配置関係にある第一容量群 C 1 における P V T 用容量バンク 5 b と第二容量群 C 2 における P V T 用容量バンク 5 b との組よりもトランス 3 に近い側に配置しているが、逆に、後者の組を前者の組よりもトランス 3 に近い側に配置することもできる。

[0065] また、図 10 の例では、粗調用容量バンク 5 a と P V T 用容量バンク 5 b のそれぞれについて、第一容量群 C 1 側の容量バンク 5 を第二容量群 C 2 側の容量バンク 5 よりもトランス 3 から遠い側に配置するものとしたが、逆に、第二容量群 C 2 側の容量バンク 5 を第一容量群 C 1 側の容量バンク 5 よりもトランス 3 から遠い側に配置する等、これら第一容量群 C 1 側の容量バンク 5 と第二容量群 C 2 側の容量バンク 5 との配置位置関係については図 10 で例示したものに限定されない。

[0066] また、図 10 の例では、第一容量群 C 1 の一部とした微調用容量バンク 5 c を他の何れの容量バンク 5 (つまり本例では粗調用容量バンク 5 a と P V T 用容量バンク 5 b) よりもトランス 3 から離隔された位置に配置しているが、微調用容量バンク 5 c の配置位置はこれに限定されるものではない。

[0067] また、上記により説明した各容量バンク 5 の配置は、微調用容量バンク 5 c を第一容量群 C 1 にのみ配置する場合に限らず、微調用容量バンク 5 c を第二容量群 C 2 のみに配置する場合や第一容量群 C 1 と第二容量群 C 2 の双方に配置する場合等にも適用できるものである。

[0068] <4. 発振周波数の制御手法について>

続いて、発振周波数の制御手法について図 1 1 から図 1 3 を参照して説明する。

第一容量群 C 1 と第二容量群 C 2 の双方に容量バンク 5 が配置された発振器 1 の発振周波数制御手法としては、図 1 1 に示す同数制御と、図 1 2 に示す交互制御とを挙げることができる。

[0069] 発振周波数の制御を行う場合、発振器 1 には、周波数制御信号に基づきユニットセル 6 のオン／オフ制御を行う制御部 1 0 が設けられる。

ここで、周波数制御信号は、容量変化段数を示す信号である。容量変化段数とは、発振周波数調整における容量の変化段数を意味するものであり、容量の一段分の変化量は、発振周波数調整における周波数の最小可変量に相当する変化量となる。

[0070] ここで、周波数制御信号が示す容量変化段数を N（N は 0 以上の整数）とする。

同数制御とは、周波数制御信号が示す容量変化段数 N に対し、第一容量群 C 1、第二容量群 C 2 の双方の容量バンク 5 で N 個のユニットセル 6 をオン状態とする制御を意味する。

同数制御を行う場合、第一容量群 C 1、第二容量群 C 2 の各容量バンク 5 には、容量変化段数 N の最大値である n 個のユニットセル 6 を設ける（図中、<0>～<n-1>のユニットセル 6）。

この場合、周波数制御信号としては、複数の制御ビットを有し、各制御ビットが一段分の容量変化の有無を示す信号とされる。例えば、容量変化段数 N = 3 であれば、周波数制御信号は、0 番目から 2 番目までの制御ビット値が「1」、3 番目以降の各制御ビット値が「0」となる信号とされる。

[0071] 同数制御を行う場合、制御部 1 0 は、このような周波数制御信号における各制御ビットの値を各容量バンク 5 のユニットセル 6 ごとのオン／オフ制御信号として用いて、各ユニットセル 6 のオン／オフ状態を制御する。具体的には、0 番目の制御ビット値に従って各容量バンク 5 における 0 番目のユニ

ットセル6のスイッチ部8のオン／オフ制御を行い、1番目の制御ビット値に従って各容量バンク5における1番目のユニットセル6のスイッチ部8のオン／オフ制御を行うといったように、各制御ビットの値を各容量バンク5のユニットセル6ごとのオン／オフ制御信号として用いて容量制御を行う。

このような同数制御によれば、発振周波数の調整において第一容量群C1側と第二容量群C2側とでオン状態とされるユニットセル6の数を同数とできるため、発振周波数の変化に伴いLCタンク比Xが変化してしまうことの防止が図られる、換言すれば、発振周波数の変化に起因した位相ノイズの悪化の防止を図ることができるというメリットがある。

[0072] 続いて、図12に示す交互制御について説明する。

交互制御とは、周波数制御信号が示す容量変化段数Nに対し、第一容量群C1、第二容量群C2の何れか一方の容量バンク5において($N/2$ の商)個のユニットセル6をオン状態とし、第一容量群C1、第二容量群C2の何れか他方の容量バンク5において $N - (N/2 \text{ の商 })$ 個のユニットセルをオン状態とする制御を意味する。具体的に、例えば $N = 3$ であれば、第一容量群C1、第二容量群C2の何れか一方の容量バンク5において1個のユニットセル6をオン状態とし、第一容量群C1、第二容量群C2の何れか他方の容量バンク5において2個のユニットセル6をオン状態とする制御を行う。また、例えば $N = 4$ であれば、第一容量群C1、第二容量群C2の双方の容量バンク5においてそれぞれ2個のユニットセル6をオン状態とする制御を行う。

このような制御によると、容量変化段数Nが1ずつ増加（又は減少）した場合に、第一容量群C1側の容量バンク5と第二容量群C2側の容量バンク5との間でユニットセル6が交互にオン（又はオフ）されていく態様の制御が可能となるため、ここでは「交互制御」と呼ぶこととしている。

[0073] 先の図11の同数制御では、第一容量群C1と第二容量群C2にそれぞれn個のユニットセル6を配置していたのに対し、交互制御を行う場合は、第一容量群C1と第二容量群C2で合計n個のユニットセル6を配置する。換

言すれば、この場合における第一容量群C 1、第二容量群C 2側にはそれぞれ $n/2$ 個のユニットセル6を配置する。

[0074] そして、この場合の交互制御では、周波数制御信号が有する0から $n-1$ の n 個の制御ビットのうち、偶数番目のビット（以下「偶数ビット」と表記）を第一容量群C 1と第二容量群C 2のうち何れか一方の容量バンク5の各ユニットセル6の制御ビットとして割り当て、奇数番目のビット（以下「奇数ビット」と表記）を第一容量群C 1と第二容量群C 2のうち何れか他方の容量バンク5の各ユニットセル6の制御ビットとして割り当てる。具体的に、図示の例では、周波数制御信号の偶数ビット側を第一容量群C 1における容量バンク5の各ユニットセル6の制御ビットとして割り当て、奇数ビット側を第二容量群C 2における容量バンク5の各ユニットセル6の制御ビットとして割り当てている。

[0075] この場合の制御部10は、上記のような制御ビットの割り当てに従って各ユニットセル6のオン／オフ制御を行う。具体的には、制御ビットの偶数ビットに従って第一容量群C 1側の各ユニットセル6をオン／オフ制御すると共に、制御ビットの奇数ビットに従って第二容量群C 2側の各ユニットセル6をオン／オフ制御する

[0076] 上記のような交互制御では、容量変化段数Nによっては、第一容量群C 1と第二容量群C 2との間でオン状態となるユニットセル6の数が一致しないものとなるが、その差はユニットセル6一つ分で抑えられるため、LCタンク比Xの変化量は微少なものとなる。すなわち、位相ノイズの抑制を図ることができることに変わりはない。

[0077] ここで、前述した同数制御では、制御一段分の容量変化量がユニットセル6一つ分の容量可変量の2倍となってしまう。このため、インダクタベース型の構成を採る場合における制御一段分の容量変化量を維持しようとする、ユニットセル6一つ分の容量可変量を $1/2$ に減らす必要がある。しかしながら、容量バンク5の種類によっては、ユニットセル6一つ分の容量可変量を減らすことが困難な場合がある。例えば、粗調用容量バンク5aについ

ては、もともと各ユニットセル 6 a の容量変化量が小さくされているため、ユニットセル 6 a 一つ分の容量変化量を $1/2$ に減らすことは現実的に困難とされている。すなわち、第一容量群 C 1、第二容量群 C 2 の双方に容量バンク 5 を配置したトランスベース型の LC 発振器の実現化が困難となる。

これに対し、交互制御によれば、制御一段分の容量変化量、すなわち各ユニットセル 6 の容量変化量はインダクタベース型の構成を採る場合と同等とすることができる。従って、第一容量群 C 1 と第二容量群 C 2 の双方に容量バンク 5 を配置したトランスベース型の LC 発振器の実現容易化を図ることができる。

[0078] なお、同数制御を行う場合であっても、インダクタンスを $1/2$ とすれば、各ユニットセル 6 の容量変化量をインダクタベース型の構成を採る場合と同等とすることができるが、その場合には、発振振幅が大幅に低下することになり、振幅低下に起因した位相ノイズの発生を誘発してしまうことになる。

[0079] 図 1 3 は、同数制御、交互制御の実際の適用例についての説明図である。

前述のように、本例の発振器 1 は、第一容量群 C 1、第二容量群 C 2 の双方にそれぞれ粗調用容量バンク 5 a と P V T 用容量バンク 5 b とが配置されるが、この場合、粗調用容量バンク 5 a については交互制御を行い、P V T 用容量バンク 5 b については同数制御を行うことが考えられる。

具体的にその場合、制御部 1 0 は、例えば周波数制御信号として粗調整用の周波数制御信号と P V T 補償用の周波数制御信号とを生成する。そして、粗調整時には、粗調整用の周波数制御信号における偶数ビット（或いは、奇数ビット）の値をオン／オフ制御値として用いて第一容量群 C 1 側の各ユニットセル 6 のオン／オフ制御を行い、奇数ビット（或いは、偶数ビット）の値をオン／オフ制御値として用いて第二容量群 C 2 側の各ユニットセル 6 のオン／オフ制御を行う。

また、P V T 補償については、容量変化段数の最大値を m としたとき、図示のように第一容量群 C 1、第二容量群 C 2 それぞれの P V T 用容量バンク

5 bにおけるユニットセル6 bの数を m 個（0から $m-1$ ）としておく。そして、制御部10は、PVT補償のための容量調整時には、PVT補償用の周波数制御信号の各制御ビット（0から $m-1$ ビット）の値をオン／オフ制御値として用いて、第一容量群C1側、第二容量群C2側それぞれにおける各ユニットセル6 bのオン／オフ制御を行う。

[0080] PVT用容量バンク5 bは、粗調用容量バンク5 aよりも最小容量可変量が十分に大きい、すなわちユニットセル6一つ分の容量変化量が十分に大きいため、各ユニットセル6の容量を減らすことが容易である。このため、上記のようにPVT用容量バンク5 bについては同数制御を行うようにしている。PVT用容量バンク5 bは、ユニットセル6一つ分の容量変化量が大きいため、同数制御を適用することで容量変化段数に拘わらずLCタンク比Xの差を生じさせないことが位相ノイズ抑制の面で望ましいものである。

従って、粗調用容量バンク5 aとPVT用容量バンク5 bのうちPVT用容量バンク5 bに同数制御を適用することで、位相ノイズの抑制効果を高めることができる。

[0081] なお、図示による説明は省略するが、微調用容量バンク5 cを第一容量群C1と第二容量群C2の双方に配置する場合には、その容量制御として同数制御、交互制御の何れかを行うことが可能である。

[0082] 図14は、発振器1における発振周波数特性を示している。具体的に、図14では、交互制御により粗調用容量バンク5 aの容量制御を行った場合における容量変化段数の変化に対する発振周波数の変化特性を示している。

先の〔式1〕を参照して分かるように、第一容量群C1と第二容量群C2の容量を大きくすると発振周波数は低下する傾向となる。図14では、この傾向が示されている。

[0083] 図15は、発振器1におけるLCタンク比Xの変化特性として、交互制御により粗調用容量バンク5 aの容量制御を行った場合における容量変化段数の変化に対するLCタンク比Xの変化特性を示している。なお図15では比較として、第一容量群C1と第二容量群C2の何れか一方にのみ粗調用容量

バンク 5 a を配置した従来の場合における同特性を点線により示している。

[0084] 従来の場合、容量変化段数の増加に応じて LC タンク比 X も徐々に上昇していく。周波数変化に伴い LC タンク比 X が変化して疑似方形波の波形崩れを助長するため、位相ノイズの悪化を招来していた。

[0085] 本例では、粗調用容量バンク 5 a の容量制御に交互制御を採用しているため、LC タンク比 X は容量変化段数の増加に応じて僅かに上下する、具体的にはユニットセル 6 a 一つ分の容量変化量（ユニットセル 6 a の最小容量可変量）を変動幅として上下することになるが、粗調用容量バンク 5 a におけるユニットセル 6 a の最小容量可変量は小さいため、周波数変化に対し LC タンク比 X はほぼ一定に推移するものとみなすことができる。従って、従来よりも位相ノイズの抑制を図ることができる。

[0086] < 5. 発振器の適用例 >

図 1 6 及び図 1 7 を参照して、実施形態としての発振器 1 の適用例について説明する。

発振器 1 は、図 1 6 に示すような送受信機 2 0 に適用可能である。

具体的に、送受信機 2 0 は、RF 送受信機（RF : Radio Frequency）として構成され、発振器 1 は、該 RF 送受信機に設けられ LO（Local Oscillator）信号を生成する PLL（Phase Locked Loop）回路内の DCO（Digital Controlled Oscillator）として適用可能である（図 1 7 参照）。

[0087] 図 1 6 において、送受信機 2 0 は、アンテナ 2 1、切替部 2 2、LNA（Low Noise Amplifier）2 3、混合器 2 4、AD（All Digital）PLL 回路 2 5、BPF（Band Pass Filter）2 6、A/D（Analog to Digital）変換器 2 7、信号処理部 2 8、D/A（Digital to Analog）変換器 2 9、BPF 3 0、混合器 3 1、PA（Power Amplifier）3 2 を備えている。

[0088] アンテナ 2 1 は、送受信アンテナとされ、信号送信時には切替部 2 2 によって送信側の回路と接続された状態となり信号送信を行い、信号受信時には切替部 2 2 によって受信側の回路と接続された状態となり信号受信を行う。

[0089] 受信側の回路において、アンテナ 2 1 による受信信号は LNA 2 3 で増幅

された後、混合器 24 に入力される。混合器 24 は、入力された受信信号に対し、ADPLL 回路 25 が出力する LO 信号を混合して必要周波数の信号成分を抽出する。

混合器 24 による混合処理が施された受信信号は、BPF 26 でさらなる不要成分が除去され、A/D 変換器でデジタル信号に変換されて信号処理部 28 に入力される。

[0090] 信号処理部 28 は、入力された受信信号についての復調処理を行うと共に、送信時には、送信すべきデータを変調して送信信号を生成する。

[0091] 信号処理部 28 が生成したデジタル信号による送信信号は、D/A 変換器 29 でアナログ信号に変換された後、BPF 30 を介して混合器 31 に入力され、ADPLL 回路 25 による LO 信号と混合される。これにより、LO 信号の周波数により発振する送信信号が得られる。

混合器 31 による混合処理が施された送信信号は PA 32 で増幅され、切替部 22 を介してアンテナ 21 により送信される。

[0092] 図 17 は、ADPLL 回路 25 の内部構成例を示した図である。

ADPLL 回路 25 においては、TDC (Time to Digital Converter) 35、デジタルフィルタ 36、DCO としての発振器 1、及び分周器 37 によるフィードバックループ回路が形成されている。TDC 35 は、基準クロックと分周器 37 による出力信号との位相誤差をデジタル信号により検出する位相差検出器として機能する。分周器 37 は、発振器 1 の出力信号を任意の整数倍の周波数に分周（逡倍）して出力する。

[0093] TDC 35 により検出された位相差信号はループフィルタとしてのデジタルフィルタ 36 に入力され、フィードバックループ内における不要な短周期の変動を遮断するためのフィルタ処理が施され、発振器 1 に入力される。

発振器 1 は、デジタルフィルタ 36 を経た位相差信号に基づき発振周波数が増減する周波数可変型の発振器として機能する。このとき、制御部 10 は、デジタルフィルタ 36 からの位相差信号に基づき、少なくとも粗調用容量バンク 5a について上述した交互制御による容量制御を行う。

[0094] 上記のようなADPLL回路25では、基準クロック（基準周波数）としての入力信号と、DCOとしての発振器1のフィードバック信号との位相差をDCOに入力することにより、入力信号と出力信号の位相を同期させることが可能とされる。このとき、DCOの出力信号を分周器37で分周したものと基準クロックとの位相差をDCOに入力していることで、入力信号の周波数を任意の整数倍に高めた出力信号を生成することができる。

[0095] <6. 変形例>

ここで、実施形態としてはこれまでに説明した具体例に限定されるものでなく、多様な変形例としての構成を採り得るものである。

例えば、上記ではユニットセル6の構成を等価回路図により示したが、ユニットセル6の回路構成としては、図18や図19に示す構成とすることが考えられる。

[0096] 図18は、ユニットセル6の容量7としてMOM（Metal-Oxide-Metal）を用いる場合の回路構成例を示しており、図19は、容量7としてMOSトランジスタを用いる場合の回路構成例を示している。

[0097] 図18において、MOMによる容量7を用いる例としては、図18Aから図18Dに示す例が挙げられる。

図18Aの例は、スイッチ部8に相当する回路部に三つのトランジスタM81、M82、M83を用いるものである。なお本例において、以下で説明する符号に「M」を付したトランジスタは、全てMOSFETで構成されている。

[0098] 図18Aの例では、トランジスタM81は、ドレインが二つの容量7のうち一方の容量7の負極側端子に接続され、ソースが他方の容量7の正極側端子に接続されている。トランジスタM82は、ドレインがトランジスタM81のドレインと接続され、ソースが接地されており、トランジスタM83はドレインがソースと接続され、ソースが接地されている。

これらトランジスタM81、M82、M83にはnチャネル型のMOSFETが用いられ、これらの各ゲートには制御信号Cntが供給される。制御

信号C n t は、ユニットセル6 ほどのオン／オフ状態を制御する信号である。

[0099] 図1 8 A に示す構成において、制御信号C n t がオンの状態では、トランジスタM 8 1、M 8 2、M 8 3 がオンとされ、二つの容量7 の間が導通されてユニットセル6 がオン状態となる。一方、制御信号C n t がオフの状態では、トランジスタM 8 1、M 8 2、M 8 3 がオフとされて、トランジスタM 8 2、M 8 3 のドレイン端子が不定（ハイインピーダンス）状態となり、二つの容量7 の間が非導通とされてユニットセル6 がオフ状態となる。

[0100] 続いて、図1 8 B に示す例は、図1 8 A に示す例に対し、一方の容量7 にトランジスタM 8 4 を、他方の容量7 にトランジスタM 8 5 をそれぞれ並列接続したものである。トランジスタM 8 4、M 8 5 は、p チャネル型M O S F E T が用いられ、ゲートに制御信号C n t が供給される。

[0101] 図1 8 B に示す構成においては、制御信号C n t がオンの状態では、トランジスタM 8 1、M 8 2、M 8 3 がオンとされる一方、トランジスタM 8 4、M 8 5 はオフとされる。トランジスタM 8 1 がオンとされることで、二つの容量7 の間が導通されてユニットセル6 がオン状態となる。

また、制御信号C n t がオフの状態では、トランジスタM 8 1、M 8 2、M 8 3 がオフとされる一方、トランジスタM 8 4、M 8 5 がオンとされる。トランジスタM 8 1 がオフとされるので、二つの容量7 の間が非導通とされてユニットセル6 がオフ状態となる。

[0102] 図1 8 C に示す例は、図1 8 B に示す例に対し、一方の容量7 にトランジスタM 8 6 を、他方の容量7 にトランジスタM 8 7 をされに並列接続し、これらトランジスタM 8 6、M 8 7 のゲートに対し、インバータ8 1 を介して制御信号C n t を供給するようにしたものである。トランジスタM 8 6、M 8 7 には、n チャネル型M O S F E T が用いられる。

[0103] 図1 8 C に示す構成においては、制御信号C n t がオンの状態ではトランジスタM 8 1、M 8 2、M 8 3 がオンとされる一方、トランジスタM 8 4、M 8 5、M 8 6、M 8 7 はオフとされる。トランジスタM 8 1 がオンとされ

ることで、二つの容量 7 の間が導通されてユニットセル 6 がオン状態となる。

また、制御信号 Cnt がオフの状態では、トランジスタ $M81$ 、 $M82$ 、 $M83$ がオフとされる一方、トランジスタ $M84$ 、 $M85$ 、 $M86$ 、 $M87$ がオンとされる。トランジスタ $M81$ がオフとされるので、二つの容量 7 の間が非導通とされてユニットセル 6 がオフ状態となる。

[0104] 図 18D の例は、図 18A の例に対し、トランジスタ $M88$ 、 $M89$ とインバータ 82 とを追加したものであり、具体的にはトランジスタ $M88$ 、 $M89$ として n チャネル型の MOSFET を用い、一方の容量 7 とトランジスタ $M82$ との接続点と電源との間にトランジスタ $M88$ を、他方の容量 7 とトランジスタ $M83$ との接続点と電源との間にトランジスタ $M89$ を挿入すると共に、これらトランジスタ $M88$ 、 $M89$ の各ゲートにインバータ 82 を介して制御信号 Cnt を供給するようにしている。

図 18A の例との差は、制御信号 Cnt のオン／オフに応じて、トランジスタ $M82$ 、 $M83$ の組に対しトランジスタ $M88$ 、 $M89$ の組が相補的にオン／オフする点である。

[0105] 図 19 において、容量 7 として MOS トランジスタ (71 、 72) を用いる例としては、図 19A、図 19B に示す例が挙げられる。

図 19A の例において、MOS トランジスタ $M71$ 、 $M72$ は、それぞれドレインとソースとが接続されており、制御信号 Cnt が MOS トランジスタ $M71$ のソースとドレインの接続点、MOS トランジスタ $M72$ のソースとドレインの接続点にそれぞれ供給される。

このような構成では、制御信号 Cnt がオンとされると容量 7 として機能する MOS トランジスタ $M71$ 、 $M72$ がチャージされてユニットセル 6 がオン状態となる。一方、制御信号 Cnt がオフとされると MOS トランジスタ $M71$ 、 $M72$ がディスチャージされてユニットセル 6 がオフ状態となる。

[0106] 図 19B に示す例は、図 19A に示す例に対して n チャネル型の MOSF

E TによるトランジスタM 8 2、M 8 3を追加したものであり、具体的には、トランジスタM 8 2のドレインをM O SトランジスタM 7 1のソースとドレインの接続点に、トランジスタM 8 3のドレインをM O SトランジスタM 7 2のソースとドレインの接続点にそれぞれ接続すると共に、トランジスタM 8 2、M 8 3の各ソースを接地し、各ゲートに制御信号C n tを供給するようにしたものである。

このような構成では、制御信号C n tがオンとされるとトランジスタM 8 2、M 8 3がオンとされてM O SトランジスタM 7 1、M 7 2がチャージされてユニットセル6がオン状態となる。一方、制御信号C n tがオフとされるとトランジスタM 8 2、M 8 3がオフとされてM O SトランジスタM 7 1、M 7 2がディスチャージされてユニットセル6がオフ状態となる。

[0107] なお、これまでの説明では、本技術に係る発振器の適用例として、R F送受信機が有するP L L回路内のD C Oへの適用例を挙げたが、本技術に係る発振器は、R F送受信機に限らず、周波数が可変の周期信号に基づき信号処理を行うように構成された信号処理装置全般に広く好適に適用可能なものである。

[0108] < 7. 実施形態のまとめ >

以上説明してきたように実施形態の発振器（同 1）は、トランス（同 3）の一次側巻線（インダクタL 1）に並列接続され一次側巻線と共に第一のL Cタンクを形成する第一の容量群（第一容量群C 1）と、トランスの二次側巻線（インダクタL 2）に並列接続され二次側巻線と共に第二のL Cタンクを形成する第二の容量群（第二容量群C 2）とを備えてトランスベース型のL C発振器として機能し、発振周波数調整のための容量バンク（同 5）として、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が所定値未満の容量バンクである第二種容量バンクとを備え、第一種容量バンクが第一の容量群と第二の容量群の双方に配置されたものである。

容量バンクを第一、第二の容量群の双方に配置することで、発振周波数調

整のために容量バンクの容量値が変化してもLCタンク比が変化しないようにすることが可能となる。このとき、最大容量可変量が大きい第一種容量バンクを第一、第二の容量群の双方に配置していることで、発振周波数調整に伴うLCタンク比の変化量を効果的に抑制することが可能となる。

従って、発振周波数調整に伴う発振波形の崩れの抑制が図られ、位相ノイズの抑制を図ることができる。

[0109] また、実施形態としての発振器においては、第一の容量群における第一種容量バンクと第二の容量群における第一種容量バンクとで、容量可変量の最小単位となるユニットセル（同6）の数が同数とされている。

ユニットセルの数が同数とされることで、第一、第二の容量群の双方で第一種容量バンクの全てのユニットセルがオン状態とされた場合であっても、LCタンク比の均一性を保つことが可能となる。

従って、位相ノイズの抑制を図ることができる。

[0110] さらに、実施形態としての発振器においては、第一の容量群における第一種容量バンクと第二の容量群における第一種容量バンクとが平面視において隣接配置されている（図10参照）。

二つの容量バンクが隣接配置されるとは、間に他の素子を介さずにそれら容量バンクが配置されていることを意味する。

従って、第一の容量群における第一種容量バンクと第二の容量群における第一種容量バンクとの間で容量分解能のミスマッチが生じることの防止を図ることができる。

[0111] さらにまた、実施形態としての発振器においては、容量バンクとしてPVT補償用の容量バンクを備えている（図7等参照）。

これにより、発振周波数の調整についてPVT補償を行うことが可能となる。

従って、発振周波数調整の精度向上を図ることができる。

[0112] また、実施形態としての発振器においては、PVT補償用の容量バンクが第一の容量群と第二の容量群の双方に配置されている（図7等参照）。

P V T 補償用の容量バンクを第一、第二の容量群の双方に配置することで、P V T 補償のための容量変化に応じて第一、第二のL C タンク間のL C タンク比が変化してしまうことの防止を図ることが可能となる。

従って、位相ノイズの抑制を図ることができる。

[0113] さらに、実施形態としての発振器においては、容量バンクとして、最大容量可変量が最小の容量バンクである微調整用の容量バンクと、最大容量可変量が微調整用の容量バンクよりも大きい容量バンクである粗調整用の容量バンクとを備え、粗調整用の容量バンクが第一の容量群と第二の容量群の双方に配置されている（図10等参照）。

微調整用の容量バンクを備えることで発振周波数の微調整が可能となり、また、最大容量可変量が大きい粗調整用の容量バンクを第一、第二の容量群の双方に配置することで、第一、第二のL C タンク間のL C タンク比が大きく変化してしまうことの防止を図ることが可能となる。

従って、発振周波数の微調整が可能なトランスベース型のL C 発振器において、位相ノイズの抑制を図ることができる。

[0114] さらにまた、実施形態としての発振器においては、微調整用の容量バンクが第二の容量群に配置されている（図8、図9参照）。

これにより、微調整用の容量バンクは、トランスベース型のL C 発振器におけるクロスカップルトランジスタの各ゲート間に挿入される。

従って、第二の容量群側への電源供給ラインに電源フィルタを挿入することで、微調整用の容量バンクを用いた発振周波数の微調整について電源ノイズの影響を抑制することができ、発振周波数の微調整についての精度向上を図ることができる。

[0115] また、実施形態としての発振器においては、微調整用の容量バンクが第一の容量群に配置されている（図10参照）。

これにより、一次側巻線が二次側巻線の内側に配置されて一次側巻線のインダクタンスが二次側巻線のインダクタンスよりも小さくなる場合に対応して、第一の容量群に容量を追加することが可能となる。

従って、第一、第二のLCタンク間のLCタンク比の変化の抑制を図ることができ、位相ノイズの抑制を図ることができる。

[0116] さらに、実施形態としての発振器においては、第一の容量群は、クロスカップルトランジスタの各ドレインと接続され、第二の容量群は、クロスカップルトランジスタの各ゲートに接続されている（図2、図10等参照）。

これにより、トランスベース型のLC発振器を実現することができる。

[0117] さらにまた、実施形態としての発振器においては、第一の容量群における第一種容量バンクと第二の容量群における第一種容量バンクは、それぞれ容量可変量の最小単位となるユニットセルを複数有し、容量変化段数を示す周波数制御信号に基づきユニットセルのオン／オフ制御を行って発振周波数を変化させる制御部（図10）を備え、周波数制御信号が示す容量変化段数を N （ N は0以上の整数）としたとき、制御部は、周波数制御信号に基づく容量制御として、第一、第二の容量群の何れか一方の第一種容量バンクについては（ $N/2$ の商）個のユニットセルをオン状態とし、第一、第二の容量群の何れか他方の第一種容量バンクについては $N - (N/2 \text{の商})$ 個のユニットセルをオン状態とする制御を行っている（図12、図13等参照）。

発振周波数調整において、第一、第二の容量群の双方に配置した第一種容量バンクの容量をLCタンク比の変化を抑制しながら制御する手法としては、周波数制御信号が示す容量変化段数 N に対し、双方の第一種容量バンクで N 個のユニットセルをオン状態とする制御を行う手法が考えられる。このように双方の第一種容量バンクにおいて N 個のユニットセルをオンとする手法は、発振周波数調整時におけるLCタンク比の変化を生じさせないという点では好適であるが、制御一段分の容量変化量が1ユニットセル分の容量可変量の2倍となってしまう、インダクタベース型の構成を採る場合における制御一段分の容量変化量を維持しようとする、1ユニットセル分の容量可変量を $1/2$ に減らす必要がある。しかしながら、第一種容量バンクが粗調整用の容量バンクである場合は、もともと各ユニットセルの容量変化量が小さくされているため、1ユニットセル分の容量変化量を $1/2$ に減らすことは

現実的に困難とされている。すなわち、第一、第二の容量群の双方に第一種容量バンクを配置したトランスベース型のLC発振器の実現化が困難となる。

上記のように第一、第二の容量群の何れか一方の第一種容量バンクについては $(N/2)$ 個のユニットセルをオン状態とし、第一、第二の容量群の何れか他方の第一種容量バンクについては $N - (N/2)$ 個のユニットセルをオン状態とする制御とすることで、制御一段分の容量変化量、すなわち各ユニットセルの容量変化量はインダクタベース型の構成を採る場合と同等とすることができ、第一、第二の容量群の双方に第一種容量バンクを配置したトランスベース型のLC発振器の実現容易化を図ることができる。

[0118] また、実施形態としての発振器においては、周波数制御信号は、複数の制御ビットを有し、各制御ビットが一段分の容量変化の有無を示す信号とされ、制御部は、周波数制御信号の偶数番目の制御ビットの値を第一、第二の容量群のうち何れか一方の第一種容量バンクにおけるユニットセルのオン／オフ制御値として用い、周波数制御信号の奇数番目の制御ビットの値を第一、第二の容量群のうち何れか他方の第一種容量バンクにおけるユニットセルのオン／オフ制御値として用いている。

これにより、第一、第二の容量群の双方に配置された第一種容量バンクのうち一方は $(N/2)$ 個のユニットセルをオン状態とし、他方は $N - (N/2)$ 個のユニットセルをオン状態とする容量制御を容易に実現することができる。

[0119] さらに、実施形態としての発振器においては、容量バンクとして、PVT補償用の容量バンクと、PVT補償用の容量バンクよりも最小容量可変量が小さい粗調整用の容量バンクとを備え、PVT補償用の容量バンク及び粗調整用の容量バンクが第一の容量群と第二の容量群の双方に配置され、制御部は、粗調整用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数 N に対し、第一、第二の容量群の何れか一方の容量バンクにおいて $(N/2)$ 個のユニットセルをオン状態とし、第一、第二の容量群の

何れか他方の容量バンクにおいて $N - (N / 2 \text{ の商})$ 個のユニットセルをオン状態とする制御を行い、P V T 補償用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数 N に対し、第一、第二の容量群の双方の容量バンクで N 個のユニットセルをオン状態とする制御を行っている。

すなわち、粗調整用の容量バンクについては前述した交互制御を行い、P V T 補償用の容量バンクについては前述した同数制御を行うものである。同数制御を行う場合には、インダクタベース型の構成を採る場合における制御一段分の容量変化量を維持しようとする 1 ユニットセル分の容量変化量を $1 / 2$ に減らす必要がある。しかしながら、P V T 補償用の容量バンクは、粗調整用の容量バンクよりも最小容量可変量が十分に大きい、すなわち 1 ユニットセル分の容量変化量が十分に大きいため、各ユニットセルの容量を減らすことが容易である。このため、上記のように P V T 補償用の容量バンクについては同数制御を行うようにしている。ここで、P V T 補償用の容量バンクは、 1 ユニットセル分の容量変化量が大きいため、同数制御を適用して容量変化段数に拘わらず L C タンク比の差を生じさせないことが位相ノイズ抑制の面で望ましいものである。

従って、粗調整用の容量バンクと P V T 補償用の容量バンクのうち P V T 補償用の容量バンクに同数制御を適用することで、位相ノイズの抑制効果を高めることができる。

[0120] また、実施形態としての信号処理装置（送受信機 20）は、トランスにおける一次側巻線に並列接続され一次側巻線と共に第一の L C タンクを形成する第一の容量群と、トランスにおける二次側巻線に並列接続され二次側巻線と共に第二の L C タンクを形成する第二の容量群とを備えてトランスベース型の L C 発振器として機能し、発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が所定値未満の容量バンクである第二種容量バンクとを備え、第一種容量バンクが第一の容量群と第二の容量群の双方に配置された発振器（同 1）と、発振器により得られる周期信号に基づき信号処理を行う信号処理

部（例えば、信号処理部 28 など）と、を備えたものである。

このような実施形態としての信号処理装置によっても、上記した実施形態としての発振器と同様の作用及び効果を得ることができる。また、正確な周期信号に基づき信号処理を行うことが可能となるため、信号処理の精度向上を図ることができる。

[0121] なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。

[0122] <8. 本技術>

なお本技術は以下のような構成も採ることができる。

(1)

トランスの一次側巻線に並列接続され前記一次側巻線と共に第一の LC タンクを形成する第一の容量群と、前記トランスの二次側巻線に並列接続され前記二次側巻線と共に第二の LC タンクを形成する第二の容量群とを備えてトランスベース型の LC 発振器として機能し、

発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンクとを備え、

前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された

発振器。

(2)

前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクとで、容量可変量の最小単位となるユニットセルの数が同数とされた

前記 (1) に記載の発振器。

(3)

前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクとが平面視において隣接配置された

前記（１）又は（２）に記載の発振器。

（４）

前記容量バンクとしてＰＶＴ補償用の容量バンクを備えた

前記（１）から（３）の何れかに記載の発振器。

（５）

前記ＰＶＴ補償用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された

前記（４）に記載の発振器。

（６）

前記容量バンクとして、最大容量可変量が最小の容量バンクである微調整用の容量バンクと、最大容量可変量が前記微調整用の容量バンクよりも大きい容量バンクである粗調整用の容量バンクとを備え、

前記粗調整用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された

前記（１）から（５）の何れかに記載の発振器。

（７）

前記微調整用の容量バンクが前記第二の容量群に配置された

前記（６）に記載の発振器。

（８）

前記微調整用の容量バンクが前記第一の容量群に配置された

前記（６）に記載の発振器。

（９）

前記第一の容量群は、クロスカップルトランジスタの各ドレインと接続され、前記第二の容量群は、前記クロスカップルトランジスタの各ゲートに接続された

前記（１）から（８）の何れかに記載の発振器。

（１０）

前記第一の容量群における前記第一種容量バンクと前記第二の容量群にお

ける前記第一種容量バンクは、それぞれ容量可変量の最小単位となるユニットセルを複数有し、

容量変化段数を示す周波数制御信号に基づき前記ユニットセルのオン／オフ制御を行って発振周波数を変化させる制御部を備え、

前記周波数制御信号が示す容量変化段数を N (N は 0 以上の整数) としたとき、

前記制御部は、

前記周波数制御信号に基づく容量制御として、前記第一、第二の容量群の何れか一方の前記第一種容量バンクについては ($N/2$ の商) 個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の前記第一種容量バンクについては $N - (N/2 \text{ の商})$ 個のユニットセルをオン状態とする制御を行う

前記 (1) から (9) の何れかに記載の発振器。

(11)

前記周波数制御信号は、複数の制御ビットを有し、各制御ビットが一段分の容量変化の有無を示す信号とされ、

前記制御部は、

前記周波数制御信号の偶数番目の制御ビットの値を前記第一、第二の容量群のうち何れか一方の前記第一種容量バンクにおける前記ユニットセルのオン／オフ制御値として用い、前記周波数制御信号の奇数番目の制御ビットの値を前記第一、第二の容量群のうち何れか他方の前記第一種容量バンクにおける前記ユニットセルのオン／オフ制御値として用いる

前記 (10) に記載の発振器。

(12)

前記容量バンクとして、 PVT 補償用の容量バンクと、前記 PVT 補償用の容量バンクよりも最小容量可変量が小さい粗調整用の容量バンクとを備え、

前記 PVT 補償用の容量バンク及び前記粗調整用の容量バンクが前記第一

の容量群と前記第二の容量群の双方に配置され、

前記制御部は、

前記粗調整用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数 N に対し、前記第一、第二の容量群の何れか一方の容量バンクにおいて $(N/2)$ の商)個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の容量バンクにおいて $N - (N/2)$ の商)個のユニットセルをオン状態とする制御を行い、

前記 PVT 補償用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数 N に対し、前記第一、第二の容量群の双方の容量バンクで N 個のユニットセルをオン状態とする制御を行う

前記(10)又は(11)に記載の発振器。

(13)

トランスにおける一次側巻線に並列接続され前記一次側巻線と共に第一の LC タンクを形成する第一の容量群と、前記トランスにおける二次側巻線に並列接続され前記二次側巻線と共に第二の LC タンクを形成する第二の容量群とを備えてトランスベース型の LC 発振器として機能し、発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンクとを備え、前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された発振器と、

前記発振器により得られる周期信号に基づき信号処理を行う信号処理部と、を備えた

信号処理装置。

符号の説明

- [0123] 1 発振器
2 電流源
3 トランス
5 容量バンク

5 a 粗調用容量バンク
5 b P V T用容量バンク
5 c 微調用容量バンク
6, 6 a, 6 b, 6 c ユニットセル
7, 7 a, 7 b, 7 c 容量
8 スイッチ部
9 ノイズフィルタ
10 制御部
L, L 1, L 2 インダクタ
R 抵抗
C 容量群
C 1 第一容量群
C 2 第二容量群
M 1, M 2, M t 1, M t 2 トランジスタ
C t コンデンサ
20 送受信機
21 アンテナ
22 切替部
23 L N A
24, 31 混合器
25 A D P L L回路
26, 30 B P F
27 A / D変換器
28 信号処理部
29 D / A変換器
32 P A
35 T D C
36 デジタルフィルタ

３７ 分周器

Ｍ８１～Ｍ８９ トランジスタ

Ｍ７１， Ｍ７２ ＭＯＳトランジスタ

８１， ８２ インバータ

請求の範囲

- [請求項1] トランスの一次側巻線に並列接続され前記一次側巻線と共に第一の
L Cタンクを形成する第一の容量群と、前記トランスの二次側巻線に
並列接続され前記二次側巻線と共に第二のL Cタンクを形成する第二
の容量群とを備えてトランスベース型のL C発振器として機能し、
 発振周波数調整のための容量バンクとして、最大容量可変量が所定
値以上の容量バンクである第一種容量バンクと、最大容量可変量が前
記所定値未満の容量バンクである第二種容量バンクとを備え、
 前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双
方に配置された
 発振器。
- [請求項2] 前記第一の容量群における前記第一種容量バンクと前記第二の容量
群における前記第一種容量バンクとで、容量可変量の最小単位となる
ユニットセルの数が同数とされた
 請求項1に記載の発振器。
- [請求項3] 前記第一の容量群における前記第一種容量バンクと前記第二の容量
群における前記第一種容量バンクとが平面視において隣接配置された
 請求項1に記載の発振器。
- [請求項4] 前記容量バンクとしてP V T補償用の容量バンクを備えた
 請求項1に記載の発振器。
- [請求項5] 前記P V T補償用の容量バンクが前記第一の容量群と前記第二の容
量群の双方に配置された
 請求項4に記載の発振器。
- [請求項6] 前記容量バンクとして、最大容量可変量が最小の容量バンクである
微調整用の容量バンクと、最大容量可変量が前記微調整用の容量バン
クよりも大きい容量バンクである粗調整用の容量バンクとを備え、
 前記粗調整用の容量バンクが前記第一の容量群と前記第二の容量群
の双方に配置された

請求項 1 に記載の発振器。

[請求項7] 前記微調整用の容量バンクが前記第二の容量群に配置された
請求項 6 に記載の発振器。

[請求項8] 前記微調整用の容量バンクが前記第一の容量群に配置された
請求項 6 に記載の発振器。

[請求項9] 前記第一の容量群は、クロスカップルトランジスタの各ドレインと
接続され、前記第二の容量群は、前記クロスカップルトランジスタの
各ゲートに接続された
請求項 1 に記載の発振器。

[請求項10] 前記第一の容量群における前記第一種容量バンクと前記第二の容量
群における前記第一種容量バンクは、それぞれ容量可変量の最小単位
となるユニットセルを複数有し、

容量変化段数を示す周波数制御信号に基づき前記ユニットセルのオン／オフ制御を行って発振周波数を変化させる制御部を備え、

前記周波数制御信号が示す容量変化段数を N (N は 0 以上の整数)
としたとき、

前記制御部は、

前記周波数制御信号に基づく容量制御として、前記第一、第二の容量群の何れか一方の前記第一種容量バンクについては $(N/2)$ の商) 個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の前記第一種容量バンクについては $N - (N/2)$ の商) 個のユニットセルをオン状態とする制御を行う

請求項 1 に記載の発振器。

[請求項11] 前記周波数制御信号は、複数の制御ビットを有し、各制御ビットが一段分の容量変化の有無を示す信号とされ、

前記制御部は、

前記周波数制御信号の偶数番目の制御ビットの値を前記第一、第二の容量群のうち何れか一方の前記第一種容量バンクにおける前記ユニ

ットセルのオン／オフ制御値として用い、前記周波数制御信号の奇数番目の制御ビットの値を前記第一、第二の容量群のうち何れか他方の前記第一種容量バンクにおける前記ユニットセルのオン／オフ制御値として用いる

請求項 10 に記載の発振器。

[請求項12]

前記容量バンクとして、P V T 補償用の容量バンクと、前記 P V T 補償用の容量バンクよりも最小容量可変量が小さい粗調整用の容量バンクとを備え、

前記 P V T 補償用の容量バンク及び前記粗調整用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置され、

前記制御部は、

前記粗調整用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数 N に対し、前記第一、第二の容量群の何れか一方の容量バンクにおいて $(N / 2 \text{ の商})$ 個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の容量バンクにおいて $N - (N / 2 \text{ の商})$ 個のユニットセルをオン状態とする制御を行い、

前記 P V T 補償用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数 N に対し、前記第一、第二の容量群の双方の容量バンクで N 個のユニットセルをオン状態とする制御を行う

請求項 10 に記載の発振器。

[請求項13]

トランスにおける一次側巻線に並列接続され前記一次側巻線と共に第一の L C タンクを形成する第一の容量群と、前記トランスにおける二次側巻線に並列接続され前記二次側巻線と共に第二の L C タンクを形成する第二の容量群とを備えてトランスベース型の L C 発振器として機能し、発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンクとを備え、前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双

方に配置された発振器と、

前記発振器により得られる周期信号に基づき信号処理を行う信号処理部と、を備えた

信号処理装置。

補正された請求の範囲
[2022年2月16日(16.02.2022)国際事務局受理]

[請求項 1] (補正後) トランスの一次側巻線に並列接続され前記一次側巻線と共に第一の LC タンクを形成する第一の容量群と、前記トランスの二次側巻線に並列接続され前記二次側巻線と共に第二の LC タンクを形成する第二の容量群とを備えてトランスベース型の LC 発振器として機能し、

 発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンクとを備え、

 前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双方に配置されると共に、

 前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクは、それぞれ容量可変量の最小単位となるユニットセルを複数有し、

 容量変化段数を示す周波数制御信号に基づき前記ユニットセルのオン／オフ制御を行って発振周波数を変化させる制御部を備え、

 前記周波数制御信号が示す容量変化段数を N (N は 0 以上の整数) としたとき、

 前記制御部は、

 前記周波数制御信号に基づく容量制御として、前記第一、第二の容量群の何れか一方の前記第一種容量バンクについては $(N/2)$ の商) 個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の前記第一種容量バンクについては $N - (N/2)$ の商) 個のユニットセルをオン状態とする制御を行う

 発振器。

[請求項 2] 前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクとで、容量可変量の最小単位となるユニットセルの数が同数とされた

- 請求項 1 に記載の発振器。
- [請求項 3] 前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクとが平面視において隣接配置された請求項 1 に記載の発振器。
- [請求項 4] 前記容量バンクとして P V T 補償用の容量バンクを備えた請求項 1 に記載の発振器。
- [請求項 5] 前記 P V T 補償用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された請求項 4 に記載の発振器。
- [請求項 6] 前記容量バンクとして、最大容量可変量が最小の容量バンクである微調整用の容量バンクと、最大容量可変量が前記微調整用の容量バンクよりも大きい容量バンクである粗調整用の容量バンクとを備え、前記粗調整用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された請求項 1 に記載の発振器。
- [請求項 7] 前記微調整用の容量バンクが前記第二の容量群に配置された請求項 6 に記載の発振器。
- [請求項 8] 前記微調整用の容量バンクが前記第一の容量群に配置された請求項 6 に記載の発振器。
- [請求項 9] 前記第一の容量群は、クロスカップルトランジスタの各ドレインと接続され、前記第二の容量群は、前記クロスカップルトランジスタの各ゲートに接続された請求項 1 に記載の発振器。
- [請求項 10] (削除)
- [請求項 11] (補正後) 前記周波数制御信号は、複数の制御ビットを有し、各制御ビットが一段分の容量変化の有無を示す信号とされ、前記制御部は、前記周波数制御信号の偶数番目の制御ビットの値を前記第一、第二

の容量群のうち何れか一方の前記第一種容量バンクにおける前記ユニットセルのオン／オフ制御値として用い、前記周波数制御信号の奇数番目の制御ビットの値を前記第一、第二の容量群のうち何れか他方の前記第一種容量バンクにおける前記ユニットセルのオン／オフ制御値として用いる

請求項 1 に記載の発振器。

[請求項 1 2] (補正後) 前記容量バンクとして、PVT補償用の容量バンクと、前記PVT補償用の容量バンクよりも最小容量可変量が小さい粗調整用の容量バンクとを備え、

前記PVT補償用の容量バンク及び前記粗調整用の容量バンクが前記第一の容量群と前記第二の容量群の双方に配置され、

前記制御部は、

前記粗調整用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数Nに対し、前記第一、第二の容量群の何れか一方の容量バンクにおいて(N/2の商)個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の容量バンクにおいてN-(N/2の商)個のユニットセルをオン状態とする制御を行い、

前記PVT補償用の容量バンクの容量制御については、周波数制御信号が示す容量変化段数Nに対し、前記第一、第二の容量群の双方の容量バンクでN個のユニットセルをオン状態とする制御を行う

請求項 1 に記載の発振器。

[請求項 1 3] (補正後) トランスにおける一次側巻線に並列接続され前記一次側巻線と共に第一のLCタンクを形成する第一の容量群と、前記トランスにおける二次側巻線に並列接続され前記二次側巻線と共に第二のLCタンクを形成する第二の容量群とを備えてトランスベース型のLC発振器として機能し、発振周波数調整のための容量バンクとして、最大容量可変量が所定値以上の容量バンクである第一種容量バンクと、最大容量可変量が前記所定値未満の容量バンクである第二種容量バンク

とを備え、前記第一種容量バンクが前記第一の容量群と前記第二の容量群の双方に配置された発振器と、

前記発振器により得られる周期信号に基づき信号処理を行う信号処理部と、を備え、

前記発振器は、

前記第一の容量群における前記第一種容量バンクと前記第二の容量群における前記第一種容量バンクは、それぞれ容量可変量の最小単位となるユニットセルを複数有し、

容量変化段数を示す周波数制御信号に基づき前記ユニットセルのオン／オフ制御を行って発振周波数を変化させる制御部を備え、


前記周波数制御信号が示す容量変化段数を N （ N は 0 以上の整数）としたとき、

前記制御部は、

前記周波数制御信号に基づく容量制御として、前記第一、第二の容量群の何れか一方の前記第一種容量バンクについては（ $N/2$ の商）個のユニットセルをオン状態とし、前記第一、第二の容量群の何れか他方の前記第一種容量バンクについては $N - (N/2 \text{の商})$ 個のユニットセルをオン状態とする制御を行う


信号処理装置。

[図1]




100 (発振器)


[図2]

1 (発振器)

[図3]



[図4]



7

8

6 (ユニットセル)

6

6

6



6

6



6

5 (容量バンク)


[図6]




[図7]




[図8]




1 (発振器)




[図10]




[図11]




[図12]




[図13]




[図14]



[図15]




[図16]







20 (送受信機)



[図17]



[図18]

A**B****C****D**

[図19]

A**B**

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/041383

A. CLASSIFICATION OF SUBJECT MATTER**H03B 5/08**(2006.01)i; **H03B 5/12**(2006.01)i; **H03L 7/099**(2006.01)i

FI: H03B5/12 B; H03L7/099 110; H03B5/08 A

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03B5/08; H03B5/12; H03L7/099

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
 Published unexamined utility model applications of Japan 1971-2021
 Registered utility model specifications of Japan 1996-2021
 Published registered utility model applications of Japan 1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2016/0056762 A1 (XIMENES et al.) 25 February 2016 (2016-02-25) paragraphs [0037]-[0055],[0064]-[0070], fig. 2A-6, 10-11	1-2, 4-9, 13
Y	paragraphs [0037]-[0055],[0064]-[0070], fig. 2A-6, 10-11	3
A	paragraphs [0037]-[0055],[0064]-[0070], fig. 2A-6, 10-11	10-12
Y	JP 2010-56856 A (RENESAS TECHNOLOGY CORP) 11 March 2010 (2010-03-11) paragraphs [0136]-[0138], [0143]-[0144], fig. 7, 11	3
A	paragraphs [0136]-[0138], [0143]-[0144], fig. 7, 11	10-12
A	US 2014/0320215 A1 (HUAWEI TECHNOLOGIES CO., LTD.) 30 October 2014 (2014-10-30) entire text, all drawings	10-12
A	US 2019/0267944 A1 (TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.) 29 August 2019 (2019-08-29) entire text, all drawings	10-12
A	JP 2014-502820 A (QUALCOMM INCORPORATED) 03 February 2014 (2014-02-03) entire text, all drawings	10-12



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance
 “E” earlier application or patent but published on or after the international filing date
 “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 “O” document referring to an oral disclosure, use, exhibition or other means
 “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 “&” document member of the same patent family

Date of the actual completion of the international search

07 December 2021

Date of mailing of the international search report

21 December 2021

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)
 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
 Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2021/041383

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
US	2016/0056762	A1	25 February 2016	WO 2016/029000 A2 p. 9, line 11 to p. 15, line 23, p. 20, line 1 to p. 21, line 6, fig. 2A-6, 10-11	
JP	2010-56856	A	11 March 2010	US 2010/0052795 A1 paragraphs [0175]-[0179], [0183]-[0184], fig. 7, 11 CN 101662260 A	
US	2014/0320215	A1	30 October 2014	CN 104272583 A entire text, all drawings	
US	2019/0267944	A1	29 August 2019	CN 108123702 A entire text, all drawings TW 201820771 A	
JP	2014-502820	A	03 February 2014	US 2012/0161890 A1 entire text, all drawings EP 2659584 A1 CN 103299541 A KR 10-2013-0125798 A	

A. 発明の属する分野の分類（国際特許分類（IPC）） H03B 5/08(2006.01)i; H03B 5/12(2006.01)i; H03L 7/099(2006.01)i FI: H03B5/12 B; H03L7/099 110; H03B5/08 A										
B. 調査を行った分野										
調査を行った最小限資料（国際特許分類（IPC）） H03B5/08; H03B5/12; H03L7/099										
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2021年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2021年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2021年</td> </tr> </table>			日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2021年	日本国実用新案登録公報	1996-2021年	日本国登録実用新案公報	1994-2021年
日本国実用新案公報	1922-1996年									
日本国公開実用新案公報	1971-2021年									
日本国実用新案登録公報	1996-2021年									
日本国登録実用新案公報	1994-2021年									
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）										
C. 関連すると認められる文献										
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号								
X	US 2016/0056762 A1 (XIMENES et al.) 25.02.2016 (2016 - 02 - 25) 段落[0037]-[0055], [0064]-[0070], FIG. 2A-6, 10-11	1-2, 4-9, 13								
Y	段落[0037]-[0055], [0064]-[0070], FIG. 2A-6, 10-11	3								
A	段落[0037]-[0055], [0064]-[0070], FIG. 2A-6, 10-11	10-12								
Y	JP 2010-56856 A (株式会社ルネサステクノロジ) 11.03.2010 (2010 - 03 - 11) 段落[0136]-[0138], [0143]-[0144], 図7, 11	3								
A	段落[0136]-[0138], [0143]-[0144], 図7, 11	10-12								
A	US 2014/0320215 A1 (HUAWEI TECHNOLOGIES CO., LTD.) 30.10.2014 (2014 - 10 - 30) 全文, 全図	10-12								
A	US 2019/0267944 A1 (TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.) 29.08.2019 (2019 - 08 - 29) 全文, 全図	10-12								
A	JP 2014-502820 A (クオアルコム・インコーポレイテッド) 03.02.2014 (2014 - 02 - 03) 全文, 全図	10-12								
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。										
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献										
国際調査を完了した日 07.12.2021		国際調査報告の発送日 21.12.2021								
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 渡井 高広 5W 1208 電話番号 03-3581-1101 内線 3576								

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/041383

引用文献			公表日	パテントファミリー文献	公表日
US	2016/0056762	A1	25.02.2016	WO 2016/029000 A2 第9頁第11行-第15頁第23行, 第20頁第1行-第21頁第6行, FIG. 2A-6, 10-11	
JP	2010-56856	A	11.03.2010	US 2010/0052795 A1 段落[0175]-[0179], [0183]- [0184], Fig. 7, 11 CN 101662260 A	
US	2014/0320215	A1	30.10.2014	CN 104272583 A 全文, 全図	
US	2019/0267944	A1	29.08.2019	CN 108123702 A 全文, 全図 TW 201820771 A	
JP	2014-502820	A	03.02.2014	US 2012/0161890 A1 全文, 全図 EP 2659584 A1 CN 103299541 A KR 10-2013-0125798 A	