




特許協力条約に基づいて公開された国際出願

<p>(51) 国際特許分類 5 H01L 31/10</p>	<p>A1</p>	<p>(11) 国際公開番号 WO 94/15367</p> <p>(43) 国際公開日 1994年7月7日 (07.07.94)</p>
<p>(21) 国際出願番号 PCT/JP93/01848 (22) 国際出願日 1993年12月21日(21. 12. 93)</p> <p>(30) 優先権データ 特願平4/356786 1992年12月21日(21. 12. 92) JP 特願平5/105091 1993年4月7日(07. 04. 93) JP</p> <p>(71) 出願人(米国を除くすべての指定国について) 古河電気工業株式会社 (THE FURUKAWA ELECTRIC CO., LTD.)(JP/JP) 〒100 東京都千代田区丸の内2丁目6番1号 Tokyo, (JP)</p> <p>(72) 発明者;および (75) 発明者/出願人(米国についてのみ) 平山祥之(HIRAYAMA, Yoshiyuki)(JP/JP) 西片一昭(NISHIKATA, Kazuaki)(JP/JP) 入川理徳(IRIKAWA, Michinori)(JP/JP) 〒100 東京都千代田区丸の内2丁目6番1号 古河電気工業株式会社内 Tokyo, (JP)</p> <p>(74) 代理人 弁理士 斎藤義雄(SAITO, Yoshio) 〒100 東京都千代田区有楽町1丁目6番6号 小谷ビル Tokyo, (JP)</p> <p>(81) 指定国 US, 欧州特許(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).</p>	<p>添付公開書類 国際調査報告書</p>	

(54) Title : DISTORTED SUPERLATTICE SEMICONDUCTOR PHOTODETECTING ELEMENT WITH SIDE-CONTACT STRUCTURE

(54) 発明の名称 サイドコンタクト構造を有する歪超格子半導体受光素子



(57) Abstract

The object is to provide an MSM type semiconductor photodetecting element which utilizes distorted superlattice, which has a high-speed response, and a small dark current. A semiconductor photodetecting element in which a photodetecting layer (3) having a distorted superlattice layer of an in-plane compression distortion type is formed on a semiconductor substrate (1) by an epitaxial deposition method. In this element, portions (grooves 8a and 8b) where an epitaxial deposition layer is partly removed are formed in the side wall of the semiconductor layer. A Schottky electrode (6) is provided on the inner surface of the groove (8a) through a multi-barrier structure (5). The high-speed response of a semiconductor photodetecting element is improved, and the dark current is reduced.

(57) 要約

[目的] 歪超格子を利用したMSM型半導体受光素子として、高速応答性を確保し、かつ、暗電流を低減することのできるものを提供する。

[構成] 面内圧縮歪型の歪超格子層をもつ受光層3を含む半導体層が、エピタキシャル成長法を介して半導体基板1上に形成されている半導体受光素子において、半導体層の側壁に、エピタキシャル成長層の一部を除去された部分(溝8a、8b)が形成されており、溝8aの内面に多重障壁構造5を介してショットキ電極6が設けられている。

[効果] 半導体受光素子の高速応答性が改善され、かつ、暗電流が低減する。

情報としての用途のみ

PCTに基づいて公開される国際出願のパンフレット第1頁にPCT加盟国を同定するために使用されるコード

AT	オーストリア	DE	ドイツ	KR	大韓民国	PL	ポーランド
AU	オーストラリア	DK	デンマーク	KZ	カザフスタン	PT	ポルトガル
BB	バルバドス	ES	スペイン	LI	リヒテンシュタイン	RO	ルーマニア
BE	ベルギー	FI	フィンランド	LK	スリランカ	RU	ロシア連邦
BF	ブルキナ・ファソ	FR	フランス	LU	ルクセンブルグ	SD	スーダン
BG	ブルガリア	GA	ガボン	LV	ラトヴィア	SE	スウェーデン
BJ	ベナン	GB	イギリス	MC	モナコ	SI	スロヴェニア
BR	ブラジル	GE	ジョージア	MD	モルドバ	SK	スロヴァキア共和国
BY	ベラルーシ	GN	ギニア	MG	マダガスカル	SN	セネガル
CA	カナダ	GR	ギリシャ	ML	マリ	TD	チャード
CF	中央アフリカ共和国	HU	ハンガリー	MN	モンゴル	TG	トーゴ
CG	コンゴ	IE	アイルランド	MR	モーリタニア	TJ	タジキスタン
CH	スイス	IT	イタリア	MW	マラウイ	TT	トリニダードトバゴ
CI	コート・ジボアール	JP	日本	NE	ニジェール	UA	ウクライナ
CM	カメルーン	KE	ケニア	NL	オランダ	US	米国
CN	中国	KG	キルギスタン	NO	ノルウェー	UZ	ウズベキスタン共和国
CS	チェコスロヴァキア	KP	朝鮮民主主義人民共和国	NZ	ニュージーランド	VN	ヴェトナム
CZ	チェコ共和国						

明 細 書

サイドコンタクト構造を有する歪超格子半導体受光素子

[技術の分野]

本発明はサイドコンタクト構造を有する歪超格子半導体受光素子の改良に関する。

[背景技術]

半導体受光素子としては、pn接合によるPIN型のものがすでに実用化されていたが、最近、ショットキ接合によるメタル-半導体-メタル (Metal-Semiconductor-Metal) 型のものが注目されては始めている。

M S M型と略称されているこの種の半導体受光素子は、結晶表面に互いに対向した電極をもち、O E I Cのような集積化された回路に適しているために、多くの研究がなされている。

一般に、M S M型半導体受光素子の場合、容量が小さく、構造が簡単で製造プロセス数が少ないなどの利点を有するが、その反面、暗電流を小さくすること、および、パルス応答の立ち下がりを速くしてより高速化をはかることが技術的課題として残されている。

M S M型半導体受光素子においてパルス応答の立ち下がりが遅くなる原因としては、光吸収により発生した正孔の移動速度が遅く、光を断った後も正孔がマイナス電極へと到達し続けることが指摘されている。

M S M型半導体受光素子に関する上記の対策として、歪超格子を利用して正孔の移動度を高めることが提案されている。

この提案は、半導体受光素子が歪超格子からなる場合に、面内

圧縮歪を有する歪超格子層内の面内方向における正孔の有効質量が軽くなり、正孔の移動度が無歪の素子よりも向上することに依拠している。

5 このような歪超格子を利用したMSM型半導体受光素子が図4に例示されている。

図4において、11は(100) FeドープInP基板、12はノンドープInPバッファ層、13はInGaAs圧縮歪層とInGaAs引張歪層とをもつ歪超格子構造の受光層、14はノンドープInAlAsキャップ層、16はTi/Pt/Au電極
10 をそれぞれ示す。

しかし、図4のごとき歪超格子構造を有するMSM型半導体受光素子についても、つぎのような実用上の課題がみられる。

- ① キャリアは、歪超格子構造の面内方向に平行に移動した後、歪超格子に対し垂直に移動して電極に到達することになる。すなわち、キャリアは、歪超格子構造のバリア層を乗り越えなければならぬために高速応答を妨げられる（ヘテロ障壁でのパイルアップ現象を生じる）。
 - ② 入射光は、圧縮および引張の両歪超格子層内でキャリアを発生させ、このキャリアが、両歪超格子層を電極方向へ移動することになる。このときの正孔は、圧縮歪超格子層内において軽正孔の挙動を示すものの、引張歪超格子層内において重正孔のままであるために、その移動速度の向上を期待することができない。
 - ③ InP基板上の材料においては、電極と半導体とのショットキ障壁が低いために、逆バイアスショットキ接合のリーク電流
- 15
20

が大きくなり、暗電流が増大する。

[発明の開示]

本発明は、このような技術的課題に鑑み、歪超格子を利用した
MSM型半導体受光素子として、高速応答性を確保し、かつ、暗
5 電流を低減することのできるものを提供する。

本発明は所期の目的を達成するために、面内圧縮歪型の歪超格
子層をもつ受光層を含む半導体層が、エピタキシャル成長法を介
して半導体基板上に形成されている半導体受光素子において、半
導体層の側壁に、エピタキシャル成長層の一部を除去された部分
10 が形成されており、その除去された部分に電極が設けられている
ことを特徴とする。

本発明に係る半導体受光素子においては、これの一部または全
体が以下のように構成されていることが望ましい。

その一つは、歪超格子層を有する受光層の側面に、エピタキ
15 シヤル成長層の一部を除去された部分が溝状に形成され、かつ、
その溝内に電極が設けられていること、および／または、受光層
の側面にある電極がショットキ接合を含んでいること、および／
または、歪超格子層を有する受光層の側面に、多重量子障壁構造
を介してショットキ電極が形成されていることである。

20 他の一つは、歪超格子層を有する受光層が、光を吸収する面内
圧縮歪型の量子井戸層と、光を吸収しない面内引張歪型の量子障
壁層とで構成されており、量子井戸層の面内圧縮歪と量子障壁層
の面内引張歪とが互いにほぼ等し歪率を有することである。

この場合において、量子障壁層が、3%以下の面内圧縮歪をも
ち、かつ、エネルギーバンドギャップ幅が1.42 eV以下である

InGaAs (P) 混晶または InGaAs (Sb) 混晶からなること、および、量子障壁層が、3%以下の面内引張歪をもち、かつ、エネルギーバンドギャップ幅が0.75 eV以下である InGaAs (P) 混晶または Al (Ga) InAs 混晶からなることがより望ましい。

本発明に係る半導体受光素子の場合には、半導体層の側壁に、エピタキシャル成長層の一部を除去された部分が形成され、その除去された部分に電極が設けられている。したがって、キャリアがバリア層を乗り越えて移動する必要はなくなり、いわゆる、ヘテロ障壁でのパイルアップ現象が生じないから、その分だけキャリアの移動速度が高まり、ひいては、半導体受光素子の高速応答性が得られる。

本発明に係る半導体受光素子において、少なくとも一方の電極がショットキ型である場合、あるいは、その電極がショットキ型で、当該ショットキ接合が多重量子障壁を介在したものである場合は、実効的ショットキ障壁が高くなりリーク電流が低減されるので、暗電流も低減される。

また、本発明に係る半導体受光素子において、光吸収層が圧縮歪を有する量子井戸層からなり、障壁層が入射光に対して透明な材料からなる場合は、正孔が軽正孔としてのみ歪超格子構造の面内方向へ移動するので、半導体受光素子の応答性がより高まる。

[図面の簡単な説明]

図1は本発明に係る半導体受光素子の一実施例について、これの部分的な断面を示した図、図2は図1のX-X線におけるバンドダイアグラム、図3(a)(b)は本発明に係る半導体受光素

子と従来の半導体受光素子とについて、入射光のエネルギーと、受光層（井戸層、障壁層）における吸収端エネルギーとの関係を比較した図、図4は従来の半導体受光素子を示した断面図である。

[発明を実施するための最良の形態]

- 5 本発明に係る半導体受光素子の実施例について、添付の図面を参照して説明する。

図1において、1はInPからなる半導体（半絶縁性）基板、2は厚さ0.5 μ mのInAlAsからなるバッファ層、3は超格子受光層、4はInPと格子整合する厚さ300 \AA のInAlAsからなるキャップ層をそれぞれ示している。

上記における超格子受光層3は、厚さ0.5 μ m～1.0 μ mの歪超格子構造を有する。

受光層3における歪超格子構造は、具体的一例として、圧縮歪を有するIn_{0.68}Ga_{0.32}As（厚さ100 \AA ）と引張歪を有するIn_{0.37}Al_{0.63}As（厚さ100 \AA ）とで構成されており、これら圧縮歪、引張歪が、トータルでは互いに打ち消されるように設計されている。

図1において、5はInAlAs-InGaAs(P)からなる多重量子障壁層、6はTi-Pt-Auからなるショットキ電極、7はAu-Ge-Niからなるオーミック電極をそれぞれ示している。

上記におけるオーミック電極については、受光層3の溝内面にInAlAsが形成され、その上にショットキ電極が形成されたものに代えられてもよい。

本発明に係る半導体受光素子の図1のX-X線におけるバンド

ダイアグラムが図2に示されている。

図2を参照して、圧縮歪1%のInGaAs井戸層は、 $E_g \approx 0.60 \text{ eV}$ のバンドギャップを有する。

この井戸層は、これの層厚が40 Å以上である場合に、量子閉じ込め効果を含む吸収端エネルギーが0.8 eV以下になり、波長1.55 μmの光を吸収することができる。

さらに、引張歪1%のInAlAsバリア層は、通常、光通信に用いられる波長1.3~1.65 μmの光を吸収しない。

このように、圧縮歪型の井戸層と引張歪型のバリア層とが組み合わせられる場合は、これら圧縮歪、引張歪による応力が打ち消し合うために、受光層として十分な厚さのあるものを形成することができる。それに、入射光が圧縮歪型の井戸層のみで吸収されるために、キャリアは、井戸層内をその面内方向へのみ移動するようになる。

図3(a)(b)は、本発明に係る半導体受光素子と従来の半導体受光素子とについて、これらの入射光のエネルギー E_{gL} 、および、受光層3の井戸層、障壁層の吸収端エネルギー E_{gW} 、 E_{gB} をそれぞれ示している。

図3(a)(b)を参照して、 $E_{gW} < E_{gL} < E_{gB}$ なる関係を満足させている本発明の半導体受光素子は、高速応答性、暗電流低減の点で、 $E_{gW} < E_{gB} < E_{gL}$ なる関係をもつ従来の半導体受光素子よりも優れている。

つぎに、本発明に係る半導体受光素子の製作工程について、その代表的な一例を説明する。

はじめに、エピタキシャル成長法を介して、InP半絶縁性基

板 1 上に、InAlAs バッファ層 2、受光層 3、キャップ層 4 が順次積層される。

つぎに、これらの各層には、フォトリソグラフィの技術を用いて、少なくとも、受光層 3 を横切る深さの櫛状の溝 8 a、8 b が
5 形成される。

その後、素子の所定箇所に負側の電極、正側の電極が設けられる。

この場合において負側の電極を形成するときは、たとえば、下記の文献 1 に開示された ALE (Atomic layer epitaxy) 法または
10 は選択成長法を介して、溝 8 a の内面に多重量子障壁層 5 が先行して形成され、これに後続するフォトリソグラフィ技術により、多重量子障壁層 5 上に Ti-Pt-Au ショットキ電極 6 が選択的に蒸着される。

文献 1 : Appl. Phys. Lett., 56 (1990) 289.

15 さらに、正側の電極を形成するときも、公知ないし周知の手段を介して、溝 8 b の内面に Au-Ge-Ni オーミック電極 7 が蒸着される。

オーミック電極 7 に代えてショットキ電極を形成するときは、ALE 法、または、その他の手段で溝 8 b の内面に InAlAs
20 が形成され、その上にショットキ電極が蒸着される。

この場合のショットキメタルとしては、Ti-Pt-Au、Mo-Ti-Pt-Au などをあげることができる。

本発明に係る半導体受光素子は、上述した内容に限定されず、下記に基づく実施例や設計変更がある。

半導体 (半絶縁性) 基板としては、たとえば、GaAs 系のも

のも用いることができる。

歪超格子構造の材料としては、たとえば、InGaAlAs、InGaAsPなどの四元系の材料も用いることができる。

さらに、バッファ層も超格子層、InPなどを用いることができ、多重量子障壁層も下記の文献2に開示されたInAlAs-InGaAs(P)を用いることができる。

文献2： Jpn. J. Appl Phys., 31(1992)L1351.

その他、受光層の歪超格子を構成している量子井戸層のバンドギャップは1.42 eVを上限としているが、このバンドギャップのより望ましい値は、通常、0.8 eV以下である。

また、量子障壁層のバンドギャップは、自明のとおり、受光する波長を吸収しない値を要求されるが、このバンドギャップのより望ましい値は、通常、1.0 eV以上である。

[産業上の利用可能性]

15 本発明に係る半導体受光素子は、つぎのような効果を有するので、この種の技術分野において有用かつ有益である。

(1) 面内圧縮歪型の歪超格子層をもつ受光層を含む半導体層が、エピタキシャル成長法を介して半導体基板上に形成されている半導体受光素子において、半導体層の側壁に、エピタキシャル成長層の一部を除去された部分が形成されており、その除去された部分に電極が設けられているので、素子の応答特性が向上する。

(2) 歪超格子層を有する受光層の側面に、エピタキシャル成長層の一部を除去された部分が溝状に形成されて、その溝内に電極が設けられており、および/または、受光層の側面にある電極

がショットキ接合を含んでおり、および／または、歪超格子層を有する受光層の側面に、多重量子障壁構造を介してショットキ電極が形成されている場合に、実効的ショットキ障壁が高くなりリーク電流が低減されるので、暗電流が低減する。

- 5 (3) 歪超格子層を有する受光層が、光を吸収する面内圧縮歪型の量子井戸層と、光を吸収しない面内引張歪型の量子障壁層とで構成されており、正孔が軽正孔としてのみ歪超格子構造の面内方向へ移動するので、素子の高速応答性がさらに改善される。

10

15

20

請 求 の 範 囲

1. 面内圧縮歪型の歪超格子層をもつ受光層を含む半導体層が、エピタキシャル成長法を介して半導体基板上に形成されている半導体受光素子において、半導体層の側壁に、エピタキシャル成長層の一部を除去された部分が形成されており、その除去された部分に電極が設けられていることを特徴とするサイドコンタクト構造を有する歪超格子半導体受光素子。
5
2. 歪超格子層を有する受光層の側面に、エピタキシャル成長層の一部を除去された部分が溝状に形成されており、その溝内に電極が設けられている請求の範囲 1 記載の半導体受光素子。
10
3. 受光層の側面にある電極がショットキ接合を含んでいる請求の範囲 1、2 いずれかに記載の歪超格子半導体受光素子。
4. 歪超格子層を有する受光層の側面に、多重量子障壁構造を介してショットキ電極が形成されている請求の範囲 1 記載の歪超格子半導体受光素子。
15
5. 歪超格子層を有する受光層が、光を吸収する面内圧縮歪型の量子井戸層と、光を吸収しない面内引張歪型の量子障壁層とで構成されており、量子井戸層の面内圧縮歪と量子障壁層の面内引張歪とが互いにほぼ等しい歪率を有する請求の範囲 1、2、3、4 いずれかに記載の歪超格子半導体受光素子。
20
6. 量子井戸層が、3%以下の面内圧縮歪をもち、かつ、エネルギーバンドギャップ幅が 1.42 eV 以下である InGaAs (P) 混晶からなり、量子障壁層が、3%以下の面内引張歪をもち、かつ、エネルギーバンドギャップ幅が 0.75 eV 以上である InGaAs (P) 混晶からなる請求の範囲 5 記載の歪超

格子半導体受光素子。

7. 量子井戸層が、3%以下の面内圧縮歪をもち、かつ、エネルギーバンドギャップ幅が1.42 eV以下であるInGaAs (Sb) 混晶からなり、量子障壁層が、3%以下の面内引張歪をもち、かつ、エネルギーバンドギャップ幅が0.75 eV以上であるInAl(Ga)As混晶からなる請求の範囲5記載の歪超格子半導体受光素子。

10

15

20

図 1






図 2




☒ 3


(a)




エネルギーバンド構造




(b)



エネルギーバンド構造



☒ 4



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP93/01848

A. CLASSIFICATION OF SUBJECT MATTER		
Int. Cl ⁵ H01L31/10		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols)		
Int. Cl ⁵ H01L31/10		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Jitsuyo Shinan Koho 1965 - 1993		
Kokai Jitsuyo Shinan Koho 1971 - 1993		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, A, 4-106984 (Hitachi, Ltd.), April 8, 1992 (08. 04. 92), Fig. 4, (Family: none)	1-7
A	JP, A, 60-195981 (Fujitsu Ltd.), October 4, 1985 (04. 10. 85), (Family: none)	1-7
A	JP, A, 2-199877 (NEC Corp.), August 8, 1990 (08. 08. 90), (Family: none)	1-7
A	JP, A, 63-98158 (Hitachi, Ltd.), April 28, 1988 (28. 04. 88), (Family: none)	1-7
A	JP, A, 62-216378 (NEC Corp.), September 22, 1987 (22. 09. 87), Fig. 1, (Family: none)	1-7
A	JP, A, 60-262473 (Fujitsu Ltd.), December 25, 1985 (25. 12. 85), (Family: none)	1-7
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
<p>* Special categories of cited documents:</p> <p>"A" document defining the general state of the art which is not considered to be of particular relevance</p> <p>"E" earlier document but published on or after the international filing date</p> <p>"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>"O" document referring to an oral disclosure, use, exhibition or other means</p> <p>"P" document published prior to the international filing date but later than the priority date claimed</p> <p>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>"&" document member of the same patent family</p>		
Date of the actual completion of the international search		Date of mailing of the international search report
March 28, 1994 (28. 03. 94)		April 19, 1994 (19. 04. 94)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))		
Int. Cl ⁵ H01L31/10		
B. 調査を行った分野		
調査を行った最小限資料 (国際特許分類 (IPC))		
Int. Cl ⁵ H01L31/10		
最小限資料以外の資料で調査を行った分野に含まれるもの		
日本国実用新案公報 1965-1993年 日本国公開実用新案公報 1971-1993年		
国際調査で使用了電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP, A, 4-106984 (株式会社 日立製作所), 8. 4月. 1992 (08. 04. 92), 第4図 (ファミリーなし)	1-7
A	JP, A, 60-195981 (富士通株式会社), 4. 10月. 1985 (04. 10. 85) (ファミリーなし)	1-7
A	JP, A, 2-199877 (日本電気株式会社), 8. 8月. 1990 (08. 08. 90) (ファミリーなし)	1-7
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技术水準を示すもの 「E」 先行文献ではあるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日	国際調査報告の発送日	
28. 03. 94	19. 04. 94	
名称及びあて先	特許庁審査官 (権限のある職員)	
日本国特許庁 (ISA/JP) 郵便番号100 東京都千代田区霞が関三丁目4番3号	近藤 幸浩	4 M 8 4 2 2
	電話番号 03-3581-1101 内線	3462

C (続き). 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP, A, 63-98158 (株式会社 日立製作所), 28. 4月. 1988 (28. 04. 88) (ファミリーなし)	1-7
A	JP, A, 62-216378 (日本電気株式会社), 22. 9月. 1987 (22. 09. 87), 第1図 (ファミリーなし)	1-7
A	JP, A, 60-262473 (富士通株式会社), 25. 12月. 1985 (25. 12. 85) (ファミリーなし)	1-7