

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号  
特許第7313381号  
(P7313381)

(45)発行日 令和5年7月24日(2023.7.24)

(24)登録日 令和5年7月13日(2023.7.13)

(51)国際特許分類 F I  
G 0 6 F 9/38 (2018.01) G 0 6 F 9/38 3 7 0 C

請求項の数 15 (全29頁)

(21)出願番号	特願2020-565488(P2020-565488)	(73)特許権者	591025439 ザイリンクス インコーポレイテッド X I L I N X I N C O R P O R A T E D アメリカ合衆国 カリフォルニア州 9 5 1 2 4 - 3 4 0 0 サン ホセ ロジック ドライブ 2 1 0 0
(86)(22)出願日	令和1年5月9日(2019.5.9)	(74)代理人	110002077 園田・小林弁理士法人
(65)公表番号	特表2021-525420(P2021-525420 A)	(72)発明者	ソー, ソーレン ティー. アメリカ合衆国 カリフォルニア 9 5 1 2 4 , サン ノゼ, ロジック ドライブ 2 1 0 0
(43)公表日	令和3年9月24日(2021.9.24)	(72)発明者	タルワラ, イドリス アイ. アメリカ合衆国 カリフォルニア 9 5 1 2 4 , サン ノゼ, ロジック ドライブ 2 1 0 0 最終頁に続く
(86)国際出願番号	PCT/US2019/031443		
(87)国際公開番号	WO2019/226355		
(87)国際公開日	令和1年11月28日(2019.11.28)		
審査請求日	令和4年5月9日(2022.5.9)		
(31)優先権主張番号	15/988,900		
(32)優先日	平成30年5月24日(2018.5.24)		
(33)優先権主張国・地域又は機関	米国(US)		

(54)【発明の名称】 ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング

(57)【特許請求の範囲】

【請求項1】

集積回路であって、当該集積回路は、  
ホストプロセッサによってオフロードされた操作を実行するように構成された複数の算出ユニット、及び  
ハードウェアアクセラレーションのためのスケジューラ  
を備え、前記スケジューラは、  
複数のスロットを有し、前記複数の算出ユニットによる実行のためにホストプロセッサからオフロードされたコマンドを記憶するように構成されたコマンド待ち行列と、  
前記コマンド待ち行列の前記スロットに対応するビットロケーションを有するステータスレジスタと、  
前記コマンド待ち行列と前記ステータスレジスタとに結合されたコントローラと  
を備え、前記コントローラが、前記コマンド待ち行列の前記スロットに記憶された前記コマンドを実行し、且つ前記コマンド待ち行列からのどのコマンドの実行が完了したかを示すために前記ステータスレジスタの前記ビットロケーションを更新するように、前記集積回路の前記複数の算出ユニットをスケジュールするように構成され、  
各コマンドが、対応するコマンドを実行できる前記複数の算出ユニットのそれぞれを特定するビットマスクを有するヘッダを含み、  
前記コントローラが、前記ヘッダのローカルコピーをキャッシュして、前記ヘッダの前記ローカルコピーから読み取られた選択されたコマンドの前記ビットマスクに基づいて、

10

20

選択されたコマンドを実行できる前記複数の算出ユニットのうちの1つまたは複数から選択された算出ユニットを決定し、前記選択された算出ユニットがアイドルであると決定し、実行のために、前記選択されたコマンドの引数を前記選択された算出ユニットに転送し、且つ前記選択された算出ユニットを開始するように構成された、集積回路。

【請求項2】

前記ステータスレジスタが、前記ホストプロセッサによって読み取られたことに応答して、そこに記憶されたコンテンツを消去するように構成された、請求項1に記載の集積回路。

【請求項3】

前記コマンド待ち行列に記憶された前記コマンドが、前記対応するコマンドを実行するために前記複数の算出ユニットによって使用される引数を含む、請求項1または2に記載の集積回路。

10

【請求項4】

前記コントローラが、前記コマンドの現在のステータスを示すために前記ヘッダの前記ローカルコピー内の値を更新するように構成され、且つ前記現在のステータスがフリーであることを示すことに応答して、前記コントローラが前記コマンドに対応する前記スロットを更新する、請求項1から3のいずれか一項に記載の集積回路。

【請求項5】

前記コントローラは、前記選択されたコンピュータユニットが前記選択されたコマンドの実行を完了したかどうかを決定するために、ポーリングモードと割込みモードとの間で切り替えるように構成された、請求項1から4のいずれか一項に記載の集積回路。

20

【請求項6】

前記コントローラが、プログラムコードを実行するように構成されたプロセッサである、請求項1から5のいずれか一項に記載の集積回路。

【請求項7】

前記プロセッサが、前記集積回路のプログラブル回路を使用して実装されるソフトウェアプロセッサである、請求項6に記載の集積回路。

【請求項8】

前記コントローラは、前記選択されたコマンドの実行が完了したと決定したことに応答して、前記選択されたコマンドを含むスロットに対応する、前記ステータスレジスタ中の前記ビットロケーションに書き込み、前記スロットがフリーであることを指示するように構成された、請求項1から7のいずれか一項に記載の集積回路。

30

【請求項9】

ハードウェアアクセラレーションのためにコマンドをスケジュールする方法であって、前記方法は、

集積回路内で実行されるコマンド待ち行列のスロット内に、ホストプロセッサから受信されたコマンドを記憶することであって、前記コマンドが、前記集積回路内に実装された複数の算出ユニットから選択された算出ユニットによる実行のために前記ホストプロセッサからオフロードされる、コマンドを記憶すること、

前記集積回路内に実装され且つ前記コマンド待ち行列に結合されたコントローラ内で、前記コマンドのヘッダのローカルコピーをキャッシュすることであって、前記ヘッダが、前記コマンドを実行できる前記複数の算出ユニットのうちの1つまたは複数のサブセットを示すビットマスクを含む、前記コマンドのヘッダのローカルコピーをキャッシュすること、

40

前記算出ユニットがアイドルであると決定することと、前記ヘッダの前記ローカルコピーから読み取られた前記ビットマスクとに基づいて、前記算出ユニットが、前記コマンドを実行できる前記複数の算出ユニットの1つまたは複数の前記サブセット内にあると決定することによって、前記算出ユニットを選択すること、

前記集積回路内に実装された前記コントローラを使用して、前記コマンド待ち行列の前記スロットに記憶された前記コマンドを実行するように前記算出ユニットをスケジュールす

50

ること、及び

前記コマンドの実行が完了したと決定したことに応答して、前記集積回路内に実装されたステータスレジスタ中のビットロケーションを書き込むことであって、前記ビットロケーションが、前記コマンドを記憶する前記コマンド待ち行列の前記スロットに対応する、ビットロケーションを書き込むこと

を含む、方法。

【請求項 10】

前記コントローラを使用して、前記コマンドの現在のステータスを示すために前記ヘッダの前記ローカルコピー内の値を更新すること、及び、前記現在のステータスがフリーであることを示すことに応答して、前記コントローラが前記コマンドに対応する前記スロットを更新すること

をさらに含む、請求項 9 に記載の方法。

【請求項 11】

前記ステータスレジスタが、前記ホストプロセッサによって読み取られたことに応答して、前記ステータスレジスタに記憶されたコンテンツを消去すること

をさらに含む、請求項 9 または 10 に記載の方法。

【請求項 12】

前記コマンド待ち行列に記憶された前記コマンドが、前記コマンドを実行するために前記複数の算出ユニットによって使用される引数を含む、請求項 9 から 11 のいずれか一項に記載の方法。

【請求項 13】

前記算出ユニットが前記コマンドの実行を完了したかどうかを決定するために、前記コントローラをポーリングモードと割込みモードとの間で切り替えること

をさらに含む、請求項 9 から 12 のいずれか一項に記載の方法。

【請求項 14】

実行のために、前記コマンドの引数を前記算出ユニットに転送すること、及び前記算出ユニットを開始すること

をさらに含む、

前記ビットロケーションを前記書き込むことは、前記スロットがフリーであることを指示する、

請求項 9 から 13 のいずれか一項に記載の方法。

【請求項 15】

前記算出ユニットから割込みを受信することによって、または前記算出ユニットをポーリングすることによって、前記算出ユニットが前記コマンドの実行を完了したと決定すること

をさらに含む、請求項 14 に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、集積回路 (IC) に関し、より詳細には、ハードウェアアクセラレーションを促進するためのハードウェアリソースの埋込みスケジューリング (embedded scheduling) に関する。

【背景技術】

【0002】

異種コンピューティングプラットフォーム (HCP: heterogeneous computing platform) は、ホストプロセッサと 1 つまたは複数の他の異なる処理デバイスとを含むデータ処理システムのタイプを指す。ホストプロセッサは、一般的に、中央処理ユニット (CPU) として実装される。ホストプロセッサは、インターフェース回路を通して他の処理デバイスに結合される。他の処理デバイスは、アーキテクチャ上、ホストプロセッサとは異なる。さらに、処理デバイスは、ホストプロセッサから

10

20

30

40

50

オフロードされた動作を実施することと、動作の結果をホストプロセッサにとって利用可能にすることとを行うことが可能である。

【0003】

いくつかのHCP内では、処理デバイスは、プログラムコードを実行するように適応される。そのような処理デバイスは、一般的に、ホストとは異なる命令セットアーキテクチャを有する。これらの他のプロセッサの例は、限定はしないが、(1つまたは複数の)グラフィックス処理ユニット(GPU)、(1つまたは複数の)デジタル信号プロセッサ(DSP)などを含む。

【0004】

他のHCPでは、ホストプロセッサからオフロードされた動作を実施する処理デバイスは、プログラムコードをハードウェアアクセラレートする(hardware accelerate)ように適応されたデバイスを含む。これらの処理デバイスは、オフロードされた動作を実装する回路を含む。回路は、プロセッサ(たとえば、CPU)によって実行されたとき、オフロードされた動作を実施することが可能であるプログラムコードと機能的に等価である。ハードウェアアクセレーションが可能な処理デバイスの例は、フィールドプログラマブルゲートアレイ(FPGA)、部分的にプログラム可能な集積回路(IC)、特定用途向けIC(ASIC)など、プログラマブルICを含む。明らかに、HCPは、1つまたは複数がプログラムコードを実行するように適応され、1つまたは複数の他のものがプログラムコードをハードウェアアクセラレートするように適応された、処理デバイスの組合せを含み得る。

【0005】

ホストプロセッサは、処理デバイスに動作をオフロードし、処理デバイスから結果を取り出すことの責任を負う。処理デバイスとの間で必要なデータを効率的に移動するホストプロセッサの能力は、HCPの全体的効率および性能に著しく影響を及ぼすことがある。

【発明の概要】

【0006】

1つまたは複数の実施形態は、ハードウェアアクセレーションのためのスケジューラを含む集積回路(IC)を対象とする。スケジューラは、複数のスロットを有し、ICの算出ユニット(compute unit)による実行のためにホストプロセッサからオフロードされたコマンドを記憶するように構成されたコマンド待ち行列を含み得る。スケジューラは、コマンド待ち行列のスロットに対応するビットロケーションを有するステータスレジスタを含み得る。スケジューラは、コマンド待ち行列とステータスレジスタとに結合されたコントローラをも含み得る。コントローラは、コマンド待ち行列のスロットに記憶されたコマンドを実行し、コマンド待ち行列からのどのコマンドを実行し終えたかを指示するためにステータスレジスタのビットロケーションを更新するように、ICの算出ユニットをスケジュールするように構成され得る。

【0007】

いくつかの実施形態では、ステータスレジスタは、読み取られたことに応答して、そこに記憶されたコンテンツを消去するように構成され得る。

【0008】

いくつかの実施形態では、スケジューラは、通信リンクを介してホストプロセッサと通信し、コマンド待ち行列の利用可能なスロット内にコマンドを記憶するように構成されたインターフェースをさらに含み得る。

【0009】

いくつかの実施形態では、コマンド待ち行列に記憶されたコマンドは、それぞれのコマンドを実行するために算出ユニットによって使用される引数を含み得る。

【0010】

いくつかの実施形態では、各コマンドは、算出ユニットのうちのどれがコマンドを実行することができるかを指定し得る。

【0011】

10

20

30

40

50

いくつかの実施形態では、コントローラは、コマンドを、算出ユニットに、算出ユニットのうちのどれが各それぞれのコマンドを実行することができ、アイドルであるかに基づいて割り当てるように構成され得る。

【0012】

いくつかの実施形態では、コントローラは、プログラムコードを実行するように構成されたプロセッサであり得る。

【0013】

いくつかの実施形態では、プロセッサは、集積回路のプログラマブル回路を使用して実装されるソフトプロセッサであり得る。

【0014】

いくつかの実施形態では、コントローラは、選択されたコマンドがその上で稼働することができる選択された算出ユニットがアイドルであると決定し、実行のために、選択されたコマンドの引数を選択された算出ユニットに転送し、選択された算出ユニットを開始するように構成され得る。

【0015】

いくつかの実施形態では、コントローラは、選択されたコマンドを実行し終えたと決定したことに応答して、選択されたコマンドを含むスロットに対応する、ステータスレジスタ中のビットロケーションに書き込み、スロットがフリーであることを指示するように構成され得る。

【0016】

1つまたは複数の実施形態は、ICを使用してハードウェアアクセラレーションのためにコマンドをスケジュールする方法を対象とする。本方法は、IC内のコマンド待ち行列のスロット内に、ホストプロセッサから受信されたコマンドを記憶することによって、コマンドが、ICの算出ユニットによる実行のためにホストプロセッサからオフロードされる、コマンドを記憶することを含み得る。本方法は、コントローラを使用して、コマンド待ち行列のスロットに記憶されたコマンドを実行するように算出ユニットをスケジュールすることを含み得る。本方法は、コマンドを実行し終えたと決定したことに応答して、IC内のステータスレジスタ中のビットロケーションを書き込むことによって、ビットロケーションが、コマンドを記憶するコマンド待ち行列のスロットに対応する、ビットロケーションを書き込むことを含み得る。

【0017】

いくつかの実施形態では、本方法は、コントローラ内に、コマンド待ち行列のスロットに記憶されたコマンドのヘッダのローカルにキャッシュされたコピーを維持することと、ヘッダのローカルにキャッシュされたコピー中の値を更新することによってスロットのステータスを更新することとをさらに含み得る。

【0018】

いくつかの実施形態では、本方法は、ステータスレジスタが読み取られたことに応答して、ステータスレジスタに記憶されたコンテンツを消去することをさらに含み得る。

【0019】

いくつかの実施形態では、コマンド待ち行列に記憶されたコマンドは、コマンドを実行するために算出ユニットによって使用され得る引数を含む。

【0020】

いくつかの実施形態では、本方法は、各コマンドから、算出ユニットのうちのどれがコマンドを実行することができるかを決定することをさらに含み得る。

【0021】

いくつかの実施形態では、本方法は、コマンドを、算出ユニットに、算出ユニットのうちのどれが各それぞれのコマンドを実行することができ、アイドルであるかに基づいて割り当てることをさらに含み得る。

【0022】

いくつかの実施形態では、本方法は、選択されたコマンドがその上で稼働することがで

10

20

30

40

50

きる選択された算出ユニットがアイドルであると決定することと、実行のために、選択されたコマンドの引数を選択された算出ユニットに転送することと、選択された算出ユニットを開始することとをさらに含み得る。

【0023】

いくつかの実施形態では、ビットロケーションを書き込むことは、スロットがフリーであることを指示し得る。

【0024】

いくつかの実施形態では、本方法は、選択された算出ユニットから割込みを受信することによって、選択された算出ユニットが選択されたコマンドを実行し終えたと決定することをさらに含み得る。

【0025】

いくつかの実施形態では、本方法は、選択された算出ユニットをポーリングすることによって、選択された算出ユニットが選択されたコマンドを実行し終えたと決定することをさらに含み得る。

【0026】

本発明の概要セクションは、いくつかの概念を導入するために提供されるにすぎず、請求される主題の重要な、または本質的な特徴を識別するために提供されるものではない。本発明の構成の他の特徴は、添付の図面および以下の発明を実施するための形態から明らかになる。

【0027】

本発明の構成は、添付の図面において例として示される。しかしながら、図面は、本発明の構成を、図示される特定の実装形態のみに限定するものと解釈されるべきではない。様々な態様および利点が、以下の発明を実施するための形態を検討し、図面を参照すると明らかになる。

【図面の簡単な説明】

【0028】

【図1】本開示内で説明される1つまたは複数の実施形態とともに使用するための異種コンピューティングプラットフォームの一例を示す図である。

【図2】ホストプロセッサからコマンドをオフロードする例示的な方法を示す図である。

【図3】スケジューラによって実施される、ホストプロセッサからのコマンドを処理する方法を示す図である。

【図4】スケジューラによって実施される、ホストプロセッサからのコマンドを処理する別の例示的な方法を示す図である。

【図5】算出ユニットのステータスを決定する例示的な方法を示す図である。

【図6】集積回路(IC)のための例示的なアーキテクチャを示す図である。

【発明を実施するための形態】

【0029】

本開示は、新規の特徴を定義する特許請求の範囲で締めくくるが、本開示内で説明される様々な特徴は、図面とともにその説明を考慮することにより、より良く理解されたと考えられる。本明細書で説明される(1つまたは複数の)プロセス、(1つまたは複数の)機械、(1つまたは複数の)製造物およびその任意の変形形態は、例示のために提供される。本開示内で説明される特定の構造的および機能的詳細は、限定するものとして解釈されるべきではなく、単に、特許請求の範囲のための基礎として、およびほぼすべての適切に詳細な構造において説明される特徴を様々に採用するように当業者に教示するための代表的基礎として解釈されるべきである。さらに、本開示内で使用される用語および句は、限定するものではなく、むしろ、説明される特徴の理解可能な説明を提供するものである。

【0030】

本開示は、集積回路(IC)に関し、より詳細には、ハードウェアアクセラレーションを促進するためのハードウェアリソースの埋込みスケジューリングに関する。本開示内で説明される本発明の構成によれば、ハードウェアスケジューラが、ハードウェアアクセラ

10

20

30

40

50

レーションのために使用される IC 内に埋め込まれる。ハードウェアスケジューラは、異種コンピューティングプラットフォーム（HCP）のホストプロセッサからの動作の、IC 内のハードウェアリソースへのオフローディングを支援する。本開示内では、ハードウェアリソースは、「算出ユニット」と呼ばれる。ハードウェアスケジューラは、算出ユニットの動作を管理し、追跡することが可能である。

#### 【0031】

従来の HCP では、スケジューリングは、ホストプロセッサによって実行されるソフトウェアプロセスとして実装される。ホストプロセッサは、動作を実施するために算出ユニットがいつ利用可能になるかを決定するために、IC の個々の算出ユニットを継続的にポーリングするというタスクを与えられる。算出ユニットのポーリングは、かなりの量のホストプロセッサ時間を消費する。さらに、スケジューラはホストプロセッサにおいて実行するので、ホストプロセッサは、IC にコマンドを送る前に、算出ユニットが利用可能になるまで待たなければならない。ホストプロセッサは、コマンドを実行するために算出ユニットが利用可能になったと決定したことに応答してのみ、コマンドを送る。したがって、算出ユニットが利用可能になる時間と、算出ユニットがコマンドに対する実行を始めることが可能になる時間との間に、遅延が生じる。この遅延は、算出ユニットによって必要とされるデータを含むコマンドを、ホストプロセッサから算出ユニットを含む IC に転送するのに必要な時間を含む。

10

#### 【0032】

本明細書で説明される本発明の構成によれば、ハードウェアスケジューラは、算出ユニット（たとえば、ホストプロセッサからオフロードされた実際の動作を実施するハードウェアリソース）を含む同じ IC 中で実装される。ハードウェアスケジューラは、IC 内の算出ユニットの利用可能性を追跡することが可能である。ハードウェアスケジューラは、ホストプロセッサから送られたコマンド（たとえば、動作）を受信することも可能である。ハードウェアスケジューラは、算出ユニットが（1つまたは複数の）コマンドを実行するために利用可能になるような時間まで、コマンド待ち行列にコマンドを記憶することが可能である。したがって、ホストプロセッサは、利用可能な算出ユニットについて継続的にポーリングする必要なしに、および/または IC にコマンドを送る前に算出ユニットが利用可能になるのを待つ必要なしに、コマンドを送り、他のタスクを続けることが可能である。

20

30

#### 【0033】

コマンドがハードウェアスケジューラ内で待ち行列に入れられ、算出ユニットが利用可能になると、算出ユニットへのコマンドの転送は、ホストプロセッサ関与を必要としない。ハードウェアスケジューラは、算出ユニットにコマンドを転送する。ハードウェアスケジューラと算出ユニットとは同じ IC 中にあるので、算出ユニットにコマンドを転送するための時間は比較的小さい。したがって、算出ユニットが利用可能になる時間と、算出ユニットがコマンドの実行を始める時間との間の遅延が低減される。

#### 【0034】

ハードウェアスケジューラは、さらに、コマンドがいつ実行し終わったかを決定することが可能である。コマンドが実行し終わったと決定したことに応答して、ハードウェアスケジューラは、ホストプロセッサに通知することが可能である。たとえば、ハードウェアスケジューラは、コマンドが実行を終えたと決定したことに応答して、ハードウェアスケジューラ自体内に含まれるステータスレジスタに書き込むことが可能である。ステータスレジスタは、コマンドのステータスと、実行を終えた特定のコマンドとを確認するために、ホストプロセッサによって読み取られ得る。ステータスレジスタの使用は、ホストプロセッサが、IC の算出ユニットの各々を個々に管理することとは対照的に「コマンド」レベルで動作することを可能にする。

40

#### 【0035】

図を参照しながら、本発明の構成のさらなる態様が以下でより詳細に説明される。例示を単純および明快にするために、図に示されている要素は、必ずしも一定の縮尺で描かれ

50

ているとは限らない。たとえば、要素のうちのいくつかの寸法は、明快のために、他の要素に対して誇張され得る。さらに、適切と見なされる場合、対応する、類似する、または同様の特徴を指示するために、参照番号が図の間で繰り返される。

【0036】

図1は、異種コンピューティングプラットフォーム(HCP)100の一例を示す。図1の例では、HCP100は、ホストシステム102と、ハードウェアアクセラレーションデバイスとして使用されるIC150とを含む。

【0037】

ホストシステム102は、コンピュータまたはサーバなど、データ処理システムとして実装され得る。ホストシステム102は、インターフェース回路115を通してメモリ110および1つまたは複数の入出力(I/O)デバイスに結合されたホストプロセッサ105を含む。ホストシステム102は、メモリ110内にコンピュータ可読命令(プログラムコード)を記憶することが可能である。メモリ110は、コンピュータ可読記憶媒体の一例である。ホストプロセッサ105は、インターフェース回路115を介してメモリ110からアクセスされるプログラムコードを実行することが可能である。

【0038】

メモリ110は、たとえば、ローカルメモリおよびバルク記憶デバイス(bulk storage device)など、1つまたは複数の物理メモリデバイスを含み得る。ローカルメモリは、概してプログラムコードの実際の実行中に使用される(1つまたは複数の)非永続的メモリデバイスを指す。ローカルメモリの例は、ランダムアクセスメモリ(RAM)、および/または、プログラムコードの実行中のプロセッサによる使用のために好適である様々なタイプのRAM(たとえば、ダイナミックRAMまたは「DRAM」あるいはスタティックRAMまたは「SRAM」)のいずれかを含む。バルク記憶デバイスは、永続的データ記憶デバイスを指す。バルク記憶デバイスの例は、限定はしないが、ハードディスクドライブ(HDD)、ソリッドステートドライブ(SSD)、フラッシュメモリ、読取り専用メモリ(ROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電氣的消去可能プログラマブル読取り専用メモリ(EEPROM)、または他の好適なメモリを含む。ホストシステム102は、プログラムコードが実行中にバルク記憶デバイスから取り出されなければならない回数を低減するために少なくともあるプログラムコードの一時的記憶を行う1つまたは複数のキャッシュメモリ(図示せず)をも含み得る。

【0039】

インターフェース回路115の例は、限定はしないが、システムバスと入出力(I/O)バスとを含む。インターフェース回路115は、様々なバスアーキテクチャのいずれかを使用して実装され得る。バスアーキテクチャの例は、限定はしないが、拡張業界標準アーキテクチャ(EISA)バス、アクセラレーテッドグラフィックスポート(AGP)、ビデオエレクトロニクス規格協会(VESA)ローカルバス、ユニバーサルシリアルバス(USB)、および周辺構成要素相互接続エクスプレス(PCIe)バスを含み得る。

【0040】

I/Oデバイス120は、直接、または介在するI/Oコントローラを通してのいずれかで、ホストシステム102、たとえば、インターフェース回路115に結合され得る。I/Oデバイス120の例は、限定はしないが、キーボード、ディスプレイデバイス、ポインティングデバイス、1つまたは複数の通信ポート、およびネットワークアダプタを含む。ネットワークアダプタは、ホストシステム102が、介在するプライベートまたは公衆ネットワークを通して他のシステム、コンピュータシステム、リモートプリンタ、および/またはリモート記憶デバイスに結合されるようになることを可能にする回路を指す。モデム、ケーブルモデム、イーサネットカード、およびワイヤレストランシーバが、ホストシステム102とともに使用され得る異なるタイプのネットワークアダプタの例である。

【0041】

1つまたは複数の実施形態では、メモリ110は、ホストプロセッサ105によって実

10

20

30

40

50

行され得るオペレーティングシステム（図示せず）および1つまたは複数のアプリケーション（図示せず）を記憶する。ランタイムライブラリも、ホストプロセッサ105によって実行され得る。1つまたは複数の実施形態では、ランタイムライブラリは、ホストプロセッサ105によって実行される（1つまたは複数の）アプリケーションとリンクされるか、またはさもなければ、それと一体化され得る。ランタイムライブラリは、IC150と通信するために使用される機能を含む。

【0042】

ホストシステム102は、実装されるデバイスおよび/またはシステムの特定のタイプに応じて、図示された構成要素よりも少数の構成要素、または図1に示されていない追加の構成要素を含み得る。さらに、含まれる特定のオペレーティングシステム、（1つまたは複数の）アプリケーション、および/またはI/Oデバイスは、システムタイプに基づいて変動し得る。さらに、例示的な構成要素のうちの1つまたは複数のは、別の構成要素に組み込まれるか、またはさもなければ、別の構成要素の一部を形成し得る。たとえば、プロセッサが、少なくともあるメモリを含み得る。ホストシステム102は、図1のアーキテクチャまたはそれと同様のアーキテクチャを使用して各々実装される単一のコンピュータあるいは複数のネットワーク化されたまたは相互接続されたコンピュータを実装するために使用され得る。

10

【0043】

IC150は、通信リンク125を介してホストシステム102に通信可能にリンクされる。たとえば、IC150は、ホストシステム102内に含まれ得る回路板に結合され得る。1つまたは複数の実施形態では、通信リンク125はPCIeリンクである。ただし、通信リンク125は様々な異なる接続および/または通信プロトコルのうちのいずれかを使用して実装され得ることと、提供された例は限定として意図されていないことを諒解されたい。

20

【0044】

IC150は、通信リンク125を介してホストシステム102と通信することが可能であるインターフェース155を含む。特定の実施形態では、インターフェース155は、ダイレクトメモリアクセス(DMA)回路を含むPCIeインターフェースである。インターフェース155のDMA部分は、メモリコントローラ185を介してコマンド待ち行列165、ステータスレジスタ170、および/またはメモリ130など、1つまたは複数のメモリを読み取り、および/またはそれに書き込むことが可能であり、それにより、ホストシステム102が、そのようなメモリを読み取り、および/またはそれに書き込むことを可能にする。

30

【0045】

さらに、スケジューラ160が、コマンド待ち行列165と、ステータスレジスタ170と、コントローラ175とを含み得る。別々に示されているが、1つまたは複数の他の実施形態では、インターフェース155はスケジューラ160の一部と見なされ得る。

【0046】

コマンド待ち行列165は、メモリとして実装され得る。たとえば、コマンド待ち行列165は、ランダムアクセスメモリ(RAM)として実装され得る。1つまたは複数の実施形態では、コマンド待ち行列165は、IC150内に1つまたは複数のブロックRAM(BRAM)として実装される。コマンド待ち行列165は、（たとえば、ランタイムライブラリを実行する際に）ホストプロセッサ105によって書き込まれ、コントローラ175によって読み取られ得る。コマンド待ち行列165は、「スロット」と呼ばれる固定サイズの複数の領域に区分され得る。各スロットは、ホストプロセッサ105からのコマンド（たとえば、1つのコマンド）を記憶することが可能である。

40

【0047】

特定の実施形態では、各スロットは同じサイズである。一態様では、スロットのサイズは、スケジューラ160によってハンドリングされることになる最も大きいコマンドのサイズが知られているので、スケジューラ160を含む回路設計のコンパイル時間において

50

構成され得る。スロットは、スケジューラ 160 によってハンドリングされる最も大きいコマンドを記憶するようにサイズ決定され得る。1つまたは複数の他の実施形態では、スロットのサイズは、ホストプロセッサ 105 によって実行されるランタイムライブラリによって構成され得る。いずれの場合も、ホストプロセッサ 105 は、コマンド待ち行列 165 の利用可能なスロットに新しいコマンドを書き込むことが可能である。

**【0048】**

ステータスレジスタ 170 は、メモリとして実装され得る。ステータスレジスタ 170 は、コマンド待ち行列 165 中に含まれているスロットの数よりも大きいかまたはそれに等しい数のビットを含むようにサイズ決定され得る。したがって、ステータスレジスタ 170 の各ビット位置は、コマンド待ち行列 165 のスロットに対応し得る。ステータスレジスタ中のビット位置は、対応するスロットに記憶されたコマンドが実行を終えたかどうかを指示する。たとえば、ステータスレジスタ 170 中のビット位置「X」に書き込まれた「1」は、コマンド待ち行列 165 のスロット「X」に記憶されたコマンドが実行を完了したことを指示する。ホストプロセッサ 105 は、ランタイムライブラリの実行によって、コマンド待ち行列 165 からの、いずれかのコマンドが実行し終えたかどうか、および/またはどのコマンドが実行し終えたかを決定するために、コマンド待ち行列 165 中のビットを読み取ることが可能である。

10

**【0049】**

コントローラ 175 は、コマンド待ち行列 165 内のスロット（およびそこに記憶されたコマンド）のステータスを追跡することと、算出ユニット 180 のステータスを追跡することと、コマンド待ち行列 165 からのコマンドが実行を終えたことを指示するためにステータスレジスタ 170 に書き込むこととを行うことが可能である。1つまたは複数の実施形態では、コントローラ 175 は、IC 150 中に埋め込まれ、プログラムコードを実行することが可能であるプロセッサとして実装される。特定の实施形態では、プロセッサは、ハードワイヤードである。他の実施形態では、プロセッサは、IC 150 のプログラマブル回路を使用して実装される「ソフトプロセッサ」である。コントローラ 175 は、コントローラ 175 に本明細書で説明される様々な動作を実施させるファームウェアを実行し得る。

20

**【0050】**

算出ユニット 180 は、ハードウェアアクセラレーションのために使用される。算出ユニット 180 は、ホストシステム 102 から、より詳細にはホストプロセッサ 105 からオフロードされた動作を実施するために使用され得る。図 1 の例では、算出ユニット 180 は、コントローラ 175 に結合される。コントローラ 175 は、コマンド待ち行列 165 からコマンドを読み取ることと、そのコマンドを算出ユニット 180 のうちの利用可能なものに提供することとを行うことが可能である。1つまたは複数の実施形態では、コントローラ 175 は、各それぞれの算出ユニット 180 がビジーであるのかアイドルであるのかを決定するために、算出ユニット 180 をポーリングすることが可能である。1つまたは複数の他の実施形態では、算出ユニット 180 は、算出ユニットがコマンドを実行し終えたことを指示するために、コントローラ 175 への割込みを生成することが可能である。

30

40

**【0051】**

1つまたは複数の実施形態では、コントローラ 175 は、オンチップ相互接続（図示せず）を通して算出ユニット 180 に結合される。インターフェース 155 も、オンチップ相互接続（図示せず）を介してコマンド待ち行列 165 に、およびステータスレジスタ 170 に結合され得る。オンチップ相互接続の一例は、アドバンスドマイクロコントローラバスアーキテクチャ（AMBA: Advanced Microcontroller Bus Architecture）拡張可能インターフェース（AXI: AMBA eXtensible Interface）バスである。AMBA AXIバスは、回路ブロックおよび/またはシステムの間におんチップ接続を確立する際に使用するための埋込みマイクロコントローラバスインターフェースである。AXIは、インターフェースの例示的

50

な例として提供され、本開示内で説明される実施形態の限定として意図されていない。コントローラ175と算出ユニット180とを結合するために使用されるインターフェースの他の例は、限定はしないが、他のタイプのバス、ネットワークオンチップ(NOC)、クロスバー、または他のタイプのスイッチを含み得る。

#### 【0052】

メモリ130は、メモリコントローラ185を介して算出ユニット180および/またはコントローラ175によってアクセスされ(たとえば、読み取られ、および/または書き込まれ)得るオフチップメモリとして含まれ得る。1つまたは複数の実施形態では、ホストプロセッサ105も、メモリコントローラ185を介してメモリ130にアクセス(たとえば、メモリ130を読み取り、および/またはメモリ130を書き込み)得る。メモリ130は、IC150が結合される回路板に結合され得る。したがって、特定の実施形態では、算出ユニット180は、実行されたコマンドの結果をメモリ130に記憶し得る。ホストプロセッサ105は、次いで、メモリ130から結果を取り出し得る。

10

#### 【0053】

説明と例示の容易さのために、「オープンコンピューティング言語(Open Computing Language)」または「OpenCL(商標)」という専門用語が、本出願全体にわたって使用される。HCPをサポートする様々な異なるフレームワークおよび/または言語のうちのいずれかが使用され得ることを諒解されたい。したがって、本発明の構成は、OpenCLに限定されるものではない。むしろ、本開示内で説明される実施形態は、様々な好適なおよび異なるHCPフレームワークのうちのいずれかとともに使用され得る。本開示内で説明される実施形態とともに使用され得る他のHCPおよび/またはハードウェアアクセラレーションフレームワークの例は、限定はしないが、オープンマルチプロセッシング(Open Multi-Processing)(OpenMP(登録商標))およびCUDA(登録商標)を含む。

20

#### 【0054】

図2は、図1に関して説明されたHCP100のホストプロセッサ105によって実施されるコマンドをオフロードする例示的な方法200を示す。方法200は、HCP100が動作している状態において始まり得る。ホストプロセッサ105は、少なくとも部分的に、IC150およびその中に含まれているスケジューラ160と通信するための機能を提供するランタイムライブラリの実行を通して、図2を参照しながら説明される動作を実施することが可能である。1つまたは複数の実施形態では、ホストプロセッサ105は、ランタイムライブラリを実行する際に、専用コマンドスレッドを実行する。ホストプロセッサ105は、コマンドスレッドを実行する際に、図2で説明される動作を実施することが可能である。

30

#### 【0055】

ブロック205において、ホストプロセッサは、カーネルイベントが受信されたかどうかを決定することが可能である。カーネルイベントは、ホストプロセッサによって実行されるアプリケーションから受信され得、ハードウェアアクセラレータへの機能のオフローディングを要求する。カーネルイベントが受信された場合、方法200はブロック210に進む。カーネルイベントが受信されなかった場合、方法200はブロック205をループし続け、カーネルイベントの発生を待つ。

40

#### 【0056】

たとえば、ホストプロセッサは、カーネル呼出しに関連する各ワークグループについてスケジューラのコマンド待ち行列にコマンドを書き込むことが可能である。別個のカーネル呼出し(たとえば、カーネルイベント)が、並行して稼働することが可能である。ホストプロセッサは、実行されるべきより多くのワークグループがあるかどうか、またはすべてのワークグループがその特定のカーネルイベントについてスケジュールされたかどうかを決定するために、各カーネルイベントを検査することが可能である。

#### 【0057】

ブロック210において、ホストプロセッサは、カーネルイベントについてスケジュー

50

ルされるべきそれ以上のワークグループがあるかどうかを決定することが可能である。ホストプロセッサは、たとえば、カーネルイベントによって表される、実施されるべき機能を、1つまたは複数のワークグループに区分することが可能である。処理されるべき1つまたは複数のワークグループが残っている場合、方法200はブロック215に進む。処理されるべきさらなるワークグループが残っていない場合、方法200はブロック240に進む。

**【0058】**

概して、ホストプロセッサは、機能が、実行されているホストプロセッサアプリケーションに従って実行される準備ができたときに直ちに、そのような機能をスケジュールすることが可能である。説明されるように、ホストプロセッサは、算出ユニットが準備ができているかどうかを検査するためにポーリングを実施する必要がない。同様に、ホストプロセッサは、コンピューティングユニットを開始することを担当しない。

10

**【0059】**

ブロック215において、ホストプロセッサは、コマンド待ち行列中のスロットを取得するために、スケジューラのステータスレジスタを読み取ることが可能である。述べられたように、ステータスレジスタ中の各ビットがコマンド待ち行列中のスロットに対応する。したがって、読み取られたときに「1」の値を有するステータスレジスタのビット位置は、ビット位置に対応するコマンド待ち行列のスロットに記憶されたコマンドが実行を完了したことを指示する。したがって、そのスロットは、フリーであるか、または、ホストプロセッサから新しいコマンドを受信するために利用可能である。

20

**【0060】**

ブロック220において、ホストプロセッサは、コマンド待ち行列中のスロットが利用可能であるかどうかを決定する。たとえば、ホストプロセッサがステータスレジスタから1つまたは複数の「1」値を読み取った場合、ステータスレジスタから読み取られた「1」値の数に等しい数の、コマンド待ち行列内のスロットが利用可能である。さらに、ホストプロセッサは、読み取られた「1」値のビット位置に基づいて、コマンド待ち行列のどのスロットが利用可能であるかを知る。コマンド待ち行列中のスロットが利用可能である場合、方法200はブロック225に進む。ホストプロセッサが、ステータスレジスタを読み取った後に、コマンド待ち行列中のどのスロットも利用可能でない（たとえば、ステータスレジスタがすべて「0」値を含んでいる）と決定した場合、方法200は、処理を続けるためにブロック205にループバックし得る。ホストプロセッサは、ループし、コマンド待ち行列内のスロットを取得することを試み続けて、受信されたイベントを処理し得る。特定の実施形態では、コマンド待ち行列は、算出ユニットよりも多くのスロットを含み得る。この点について、算出ユニットの利用可能性は、コマンド待ち行列が、さらなるコマンドを記憶するための余地（たとえば、フリースロット）を有するかどうかに関して決定的でない。

30

**【0061】**

1つまたは複数の実施形態では、ステータスレジスタは、読取り時に消去する（clear-on-read）ように実装される。したがって、スケジューラは、ホストプロセッサがステータスレジスタを読み取ることなしに複数回ステータスレジスタに書き込むことが可能である。ステータスレジスタが、たとえば、ホストプロセッサによって、読み取られたことに応答して、ステータスレジスタは、そこに記憶されたコンテンツを自動的に消去するように構成される。

40

**【0062】**

ブロック225において、ホストプロセッサは、コマンド待ち行列内のフリースロットについてのアドレスを算出することが可能である。たとえば、ステータスレジスタを読み取った後に、ホストプロセッサは、コマンド待ち行列中のどのスロットが利用可能であるかを知る。各スロットが固定サイズを有するので、ホストプロセッサは、コマンドを記憶するためのコマンド待ち行列中の利用可能なスロットについてのアドレスを算出することが可能である。1つまたは複数の実施形態では、ホストプロセッサは、コマンドを記憶す

50

るためのコマンド待ち行列中の第 1 の利用可能なスロットを選定することが可能である。その場合、ホストプロセッサは、コマンド待ち行列中の第 1 の利用可能なスロットについてのアドレスを算出する。

**【 0 0 6 3 】**

ブロック 2 3 0 において、ホストプロセッサは、次のワークグループのためのコマンドを作成することが可能である。コマンドは、ヘッダと、1 つまたは複数の引数とを含み得る。コマンドのヘッダは、コマンドのタイプを指示するオペコードと、IC の算出ユニットのうちのどれがコマンドを実行するために使用され得るかを指定するビットマスクとを含み得る。コマンドの引数は、レジスタマップと呼ばれるコマンドの一部中に含まれ得る。コマンドの引数は、コマンドを実行する際に ( 1 つまたは複数の ) 算出ユニットによって処理されるデータである。異なるタイプのコマンドは、様々なサイズの、異なる数の引数を含み得る。

10

**【 0 0 6 4 】**

1 つまたは複数の実施形態では、ホストプロセッサは、各コマンド内に 1 つのワークグループを含む。1 つまたは複数の他の実施形態では、ホストプロセッサは、コマンド中に 2 つ以上のワークグループを含めることが可能である。

**【 0 0 6 5 】**

例示的な非限定的な例として、コマンドの 1 つのタイプは、START\_KERNEL コマンドである。START\_KERNEL コマンドは、コマンドのタイプを指示する一意のオペコードを有する。各カーネルイベントに応答して、ホストプロセッサは、カーネルイベントの各ワークグループについて START\_KERNEL コマンドを生成することが可能である。述べられたように、他の実施形態では、START\_KERNEL コマンドは、2 つ以上のワークグループを含み得る。START\_KERNEL コマンドは、オペコードと、どの算出ユニットがコマンドを実行するために使用され得るかを指示する算出ユニットビットマスクと、引数を含むレジスタマップ部分とを含む。引数は、所与のコマンドについて算出ユニットを開始するのに必要なデータを含む。

20

**【 0 0 6 6 】**

START\_KERNEL コマンド以外の他のコマンド (たとえば、オペコード) が使用され得ることを諒解されたい。そのような他のコマンドは、スケジューラによってサポートされる様々な異なる目的のためのものである。たとえば、ホストプロセッサは、算出ユニット実行進捗のデバッグを実装し、IC 内のハードウェアリソースに関する情報を取り出し、および / または電力監視を実施する、スケジューラが実行するためのコマンドを生成し得る。

30

**【 0 0 6 7 】**

ブロック 2 3 5 において、ホストプロセッサは、ブロック 2 3 0 において生成されたコマンドをスケジューラのコマンド待ち行列に書き込むことが可能である。たとえば、ホストプロセッサは、ブロック 2 2 5 において算出されたアドレスを有するコマンド待ち行列中のスロットに、通信リンクを介してコマンドを書き込むことが可能である。したがって、コマンドは、コマンド待ち行列上に効果的にプッシュされる。コマンド待ち行列が利用可能なスロットを有する限り、ホストプロセッサは、スロット内にコマンドを記憶し続け得る。

40

**【 0 0 6 8 】**

ブロック 2 4 0 において、処理すべきさらなるワークグループがない場合、ホストプロセッサは、カーネルイベントに関連するワークグループが実行を終えたかどうかを検査することが可能である。スケジューラは、実行を終えたコマンドを記憶するコマンド待ち行列のスロットに対応するステータスレジスタ中のビットロケーションに「1」の値を書き込むことによって、コマンドが実行を終えたことをホストプロセッサに通知することが可能である。

**【 0 0 6 9 】**

1 つまたは複数の実施形態では、ホストプロセッサは、ステータスレジスタをポーリン

50

グすること（たとえば、ステータスレジスタを周期的に読み取ること）が可能である。1つまたは複数の他の実施形態では、スケジューラは、ステータスレジスタが書き込まれたことと、ホストプロセッサがステータスレジスタを読み取るべきであることを指示するホストプロセッサへの割込みを生成することが可能である。

#### 【0070】

いずれの場合も、ブロック240において、ホストプロセッサは、カーネルイベントのためのワークグループのためのコマンドが実行し終えたかどうかを決定するために、ステータスレジスタを読み取ることが可能である。ホストプロセッサが、ワークグループが実行を完了しなかったと決定した場合、方法200は、処理を続けるためにブロック205にループバックし得る。ホストプロセッサが、ワークグループが実行を完了したと決定した場合、方法200はブロック245に進み得る。ブロック245において、ホストプロセッサは、カーネルイベントを完了しているものとしてマークすることが可能である。

10

#### 【0071】

1つまたは複数の実施形態では、ホストプロセッサがステータスレジスタを読み取るたびに、ホストプロセッサは、フリーであるスロットのステータスと完了したコマンドとを記憶することが可能である。この点について、図2は、例示のために提供される。説明される動作の特定の順序は、ホストプロセッサがスロットのステータスを記憶することが可能であるので、変動し得る。コマンド待ち行列のスロットは、スロットを最後に占有したコマンドが処理または実行されるまで、さらなるコマンドを記憶するために再使用され得ない。

20

#### 【0072】

図3は、図1に関して説明されたスケジューラ160によって実施される、ホストプロセッサからのコマンドを処理する方法300を示す。方法300は、ホストプロセッサからのコマンドを処理するためにスケジューラによって実施され得る動作の簡略化されたバージョンである。たとえば、図3は、図4を参照しながらより詳細に説明されるように使用され得るコマンド待ち行列中のスロットの異なるステータスの各々を示さない。

#### 【0073】

方法300は、ホストプロセッサがIC150にコマンドを送った状態において始まり得る。ブロック305において、コマンドが、ホストプロセッサから受信され、コマンド待ち行列のスロットに記憶される。たとえば、IC内のインターフェースは、通信リンクを介してホストプロセッサからコマンドを受信することが可能である。インターフェースは、ホストプロセッサによって指定されたコマンド待ち行列のアドレスにおいてコマンドを記憶する。説明されるように、ホストプロセッサは、コマンド待ち行列のスロットのうちのどれがフリーであるかを決定することと、フリースロットのアドレスへのコマンドの書込みを始動することとを行うことが可能である。

30

#### 【0074】

ブロック310において、スケジューラのコントローラは、新しいコマンドを検出することが可能である。1つまたは複数の実施形態では、コントローラは、コマンド待ち行列中のスロットの各々を検査することと、書き込まれたときにホストプロセッサからの新しいコマンドを検出することとを行うことが可能である。特定の実施形態では、コマンド待ち行列のスロットは、4つの異なる状態のうちのいずれかにおいて存在し得る。たとえば、スロットは、フリーであるか、新しいか、待ち行列中であるか、または稼働中であり得る。コントローラがスロット中の新しいコマンドを検出したとき、コントローラは、コマンド待ち行列からコマンドのヘッダを読み取ることと、コントローラ内でヘッダをローカルにキャッシュすることとを行うことが可能である。コントローラがスロットのステータス（たとえば、および/またはスロットに記憶されたコマンド）を変更したとき、コントローラは、処理時間を低減するために、コマンド待ち行列に記憶されたヘッダとは対照的に、ローカルにキャッシュされたヘッダを更新することが可能である。

40

#### 【0075】

ブロック315において、コントローラは、IC内の算出ユニットの利用可能性を追跡

50

することが可能である。たとえば、コントローラは、算出ユニットがビジーであるのかアイドルであるのかを決定することが可能である。ブロック 3 2 0 において、コントローラは、コマンド待ち行列に記憶されたコマンドを実行するために、利用可能である、たとえばアイドルである算出ユニットをスケジュールすることが可能である。1 つまたは複数の実施形態では、スケジュールされた算出ユニットは、アイドルであるものと、また、コマンドのヘッダ内に含まれるビットマスクに従ってコマンドを実行することを可能にされるものとである。ブロック 3 2 5 において、コントローラは、算出ユニットにコマンドを提供し、算出ユニットを開始することが可能である。ブロック 3 2 5 において、たとえば、コントローラは、算出ユニットにコマンドの引数を提供し、算出ユニットを開始する。

【 0 0 7 6 】

10

ブロック 3 3 0 において、コントローラが、算出ユニットがコマンドの実行を終えたことと決定したことに応答して、コントローラは、実行し終えたコマンドが読み取られたコマンド待ち行列のスロットに対応するステータスレジスタ中のビットロケーションに「1」の値を書き込むことが可能である。たとえば、実行し終えたコマンドがコマンド待ち行列のスロット 3 に記憶された場合、コントローラは、コマンド待ち行列のスロット 3 に対応するステータスレジスタ中のビット位置に「1」の値を書き込む。ブロック 3 3 5 において、コントローラは、スロットのステータスをフリーに更新することが可能である。述べられたように、コントローラは、コマンドのヘッダのローカルにキャッシュされたコピーを更新することによって、スロットのステータスを更新し得る。

【 0 0 7 7 】

20

図 4 は、図 1 に関して説明されたスケジューラ 1 6 0 によって実施される、ホストプロセッサからのコマンドを処理する別の例示的な方法 4 0 0 を示す。方法 4 0 0 は、ホストプロセッサからのコマンドを処理するためにスケジューラによって実施され得る動作のより詳細なバージョンを示す。方法 4 0 0 は、コントローラがコマンド待ち行列のスロットをループすることが可能である一例を示す。方法 4 0 0 は、コントローラが、どのように、コマンド待ち行列のスロットを追跡し、それに応じてスロットのステータスを更新するかをさらに示す。

【 0 0 7 8 】

ブロック 4 0 5 において、コントローラは、処理すべきさらなるスロットがあるかどうかを決定することが可能である。処理されるべき 1 つまたは複数のスロットが残っていると決定したことに応答して、方法 4 0 0 はブロック 4 1 0 に進む。他の場合、方法 4 0 0 は終了し得る。方法 4 0 0 は、周期的にまたは特定のイベントに応答して、コマンド待ち行列のスロットを処理するために、コントローラによって新たに開始され得ることを諒解されたい。

30

【 0 0 7 9 】

ブロック 4 1 0 において、コントローラは、スロット、たとえば、現在選択されているスロットについてのヘッダのステータスを検査することが可能である。コントローラは、たとえば、スロットについてのキャッシュされたヘッダに記憶された値を読み取ることが可能である。コントローラによって検査された値は、スロットのステータスを、フリーであるか、新しいか、待ち行列中であるか、または稼働中であるものとして指示する。

40

【 0 0 8 0 】

スロットがフリーであることを指示する値に応答して、方法 4 0 0 はブロック 4 1 5 に進む。ブロック 4 1 5 において、コントローラは、スロットについてのヘッダをコマンド待ち行列から直接読み取ることが可能である。説明されるように、ヘッダを読み取る際に、コントローラは、スロットについてのヘッダの新しいローカルにキャッシュされたコピーを記憶することが可能である。ブロック 4 2 0 において、コントローラは、新しいコマンドがスロット中で受信されたかどうかを決定する。一例では、コントローラは、新しいコマンドがスロットに記憶されたかどうかを決定するために、新たにキャッシュされたヘッダを前のキャッシュされたヘッダと比較することが可能である。

【 0 0 8 1 】

50

新しいコマンドがコマンド待ち行列のスロットに記憶されたと決定したことに応答して、方法 400 はブロック 425 に進む。スロットが新しいコマンドを記憶していないと決定したことに応答して、方法 400 は、さらなるスロットを処理し続けるためにブロック 405 にループバックする。ブロック 425 において、コントローラは、スロットが新しいことを指示するように、ヘッダのローカルにキャッシュされたコピー中の値を設定することが可能である。

**【0082】**

方法 400 は、コントローラが、(ブロック 410 における)スロットのステータスが新しいと決定した場合、ブロック 425 からまたはブロック 410 からブロック 430 に進み得る。ブロック 430 において、コントローラは、IC の算出ユニットのうちのどれがコマンドを実行するために使用され得るかを決定する。たとえば、コントローラ内でキャッシュされたコマンドのヘッダは、どの算出ユニットがコマンドを実行するために使用され得るかを指示する 1 つまたは複数のビットを含み得る。コントローラは、算出ユニットのうちのどれ(たとえば、特定の算出ユニットおよび算出ユニットの数)がコマンドを実行することが可能である(たとえば、コマンドを実行することを可能にされる)かを決定するために、これらのビットを読み取ることが可能である。

10

**【0083】**

1 つまたは複数の実施形態では、コマンドによって使用され得る算出ユニットは、コマンドのヘッダ内でビットマスクとして符号化され得る。ビットマスクは、コントローラによって維持される算出ユニットインデックスに対応する位置においてビットを含み得る(たとえば、ここで、各算出ユニットが、対応する算出ユニットインデックスによって識別され得る)。1 つまたは複数の実施形態では、算出ユニットアドレスは、非連続であり、任意のアドレス範囲だけ分離され得る。したがって、コントローラは、算出ユニットインデックスを算出ユニットについてのアドレスにマッピングするルックアップテーブルで構成され得る。コントローラは、算出ユニットインデックスを、算出ユニットインデックスによって識別された算出ユニットについてのアドレスにマッピングするためにルックアップテーブルを使用することによって、ビットマスクによって指定された算出ユニットのアドレスを決定することが可能である。

20

**【0084】**

1 つまたは複数の他の実施形態では、算出ユニットアドレスは、連続であり得、固定アドレス範囲だけ分離され得る。その場合、コントローラは、コマンドのヘッダから読み取られたビットマスクに基づいて、コマンドを実行するために使用され得る算出ユニットの各々のアドレスを決定することが可能である。特定の実施形態では、固定アドレス範囲は 4k であり得る。その場合、コントローラは、インデックスを 12 (4k) ビットだけ左側にシフトすることによって、算出ユニットアドレスを決定し得る。

30

**【0085】**

ブロック 435 において、コントローラは、コマンドの(1 つまたは複数の)引数のアドレスを決定する。特定の実施形態では、各算出ユニットは、引数が書き込まれ得るレジスタマップ(たとえば、レジスタマップインターフェース)を有する。算出ユニットのレジスタマップは、コマンドのペイロードに記憶されたコマンドのレジスタマップ部分との 1 対 1 の対応を有し得る。ブロック 435 において、コントローラは、コマンドのペイロード中のレジスタマップのロケーションにコマンド待ち行列にオフセットすることによって、コマンドのレジスタマップのアドレスを決定することが可能である。

40

**【0086】**

ブロック 440 において、コントローラは、コマンドの引数のサイズを読み取ることが可能である。ブロック 445 において、コントローラは、スロットが待ち行列中であることを指示するようにヘッダ値を設定することが可能である。説明されるように、コントローラは、ヘッダのローカルにキャッシュされたコピー内のヘッダ値を更新することと、実際のコマンド待ち行列のスロット内のヘッダを、そのままにすることとを行うことが可能である。

50

## 【 0 0 8 7 】

方法 4 0 0 は、コントローラが、スロットのステータスが待ち行列中であると（ブロック 4 1 0 において）決定した場合、ブロック 4 4 5 からまたはブロック 4 1 0 からブロック 4 5 0 に進み得る。スロットの待ち行列中ステータスは、スロットが、算出ユニットによって実施される準備ができているコマンドを含むことを意味する。したがって、ブロック 4 5 0 において、コントローラは、ビットマスクに従ってコマンドを実行するために使用され得る（1 つまたは複数の）算出ユニットのステータスを決定することが可能である。ビットマスクによって指定された（1 つまたは複数の）算出ユニットがビジーであると決定したことに応答して、方法 4 0 0 は、現在のスロット内のコマンドが算出ユニットにオフロードされないことがあるので、コマンド待ち行列の別のスロットに対して処理するために、ブロック 4 0 5 にループバックする。（1 つまたは複数の）算出ユニットのうちの 1 つまたは複数がアイドルであると決定したことに応答して、方法 4 0 0 はブロック 4 5 5 に進む。

10

## 【 0 0 8 8 】

ブロック 4 5 5 において、コントローラは、ブロック 4 5 0 において決定された算出ユニットに、現在処理されているスロットのコマンドの引数を書き込む。1 つまたは複数の実施形態では、コントローラは、ブロック 4 5 0 において決定された算出ユニットのうちの第 1 の利用可能な算出ユニットを選択する。たとえば、コントローラは、コマンド待ち行列中のコマンドのレジスタマップ（たとえば、ペイロード）からの（1 つまたは複数の）引数を、選択された算出ユニットのレジスタマップに転送するために、メモリコピーを実施することが可能である。コントローラは、たとえば、算出ユニットのアドレス（たとえば、ブロック 4 3 0 に関して説明されたように決定された算出ユニットのレジスタマップについてのベースアドレス）に書き込むことによって、コマンドのレジスタマップのコンテンツを算出ユニットにコピーし得る。

20

## 【 0 0 8 9 】

ブロック 4 6 0 において、算出ユニットにコマンドの引数を書き込んだ後に、コントローラは、算出ユニットを開始することが可能である。ブロック 4 6 5 において、コントローラは、稼働中のステータスを指示するように、コマンドのヘッダのローカルにキャッシュされたコピー内の値を設定することが可能である。稼働中ステータスは、コマンドが 1 つまたは複数の算出ユニットによって現在実行されていることを指示する。

30

## 【 0 0 9 0 】

方法 4 0 0 は、コントローラが、スロットのステータスが稼働中であると（ブロック 4 1 0 において）決定した場合、ブロック 4 6 5 からまたはブロック 4 1 0 からブロック 4 7 0 に進み得る。図 4 は、コントローラが、各算出ユニットがビジー状態にあるのかアイドル状態にあるのかを決定するために算出ユニットをポーリングするように構成された例示的な実装形態を示す。したがって、ブロック 4 7 0 において、コントローラは、算出ユニットのステータスを決定する。コントローラは、たとえば、算出ユニットがビジーであるのかアイドルであるのかを決定するために算出ユニットをポーリングする。応答して、算出ユニットは、現在のステータスをビジーまたはアイドルとして指示する信号を提供し得る。

40

## 【 0 0 9 1 】

算出ユニットがビジーであると決定したことに応答して、方法 4 0 0 は、コマンド待ち行列の次のスロットのステータスを検査するために、ブロック 4 0 5 にループバックする。算出ユニットがアイドルであると決定したことに応答して、コントローラは、ステータスレジスタを更新することによってホストプロセッサに通知することが可能である。コントローラは、たとえば、算出ユニットによって実行されたコマンドを含むスロットに対応するステータスレジスタのビット位置に「1」の値を書き込み得る。ブロック 4 8 0 において、コントローラは、フリーのステータスを指示するようにヘッダ値を設定する。説明されるように、コントローラは、実際のコマンド待ち行列内のヘッダとは対照的に、コマンドのヘッダのローカルにキャッシュされたコピー内のヘッダ値を更新することが可能で

50

ある。

【 0 0 9 2 】

図 5 は、算出ユニットのステータスを決定する例示的な方法 5 0 0 を示す。1 つまたは複数の実施形態では、算出ユニットは、ステータスの変化を指示するために、割り込みを生成するように構成され得る。そのような場合、コントローラは、ステータスを決定するために算出ユニットをポーリングする必要がない。図 5 は、算出ユニットがそのような割り込みを生成するように構成された実施形態においてコントローラによって実施され得る動作を示す。図 5 の方法 5 0 0 は、たとえば、算出ユニットが割り込みを生成するように構成され、コントローラがステータスのために算出ユニットをポーリングしない実施形態において、図 4 の例におけるブロック 4 7 0、4 7 5 および 4 8 0 の代わりに使用され得る。

10

【 0 0 9 3 】

ブロック 5 0 5 において、コントローラは、算出ユニットからの割り込みが受信されたかどうかを決定する。算出ユニットによって生成された割り込みは、たとえば、算出ユニットが動作を完了し、アイドル状態に入ったことを指示し得る。割り込みが算出ユニットから受信されなかったと決定したことに応答して、方法 5 0 0 は、算出ユニットからの受信された割り込みについて検査し続けるために、ブロック 5 0 5 にループバックし得る。算出ユニットからの割り込みが受信されたと決定したことに応答して、方法 5 0 0 はブロック 5 1 0 に進み得る。

【 0 0 9 4 】

ブロック 5 1 0 において、コントローラは、どの算出ユニットが割り込みをトリガしたかを決定する。1 つまたは複数の実施形態では、コントローラは、動作を完了した各算出ユニットについてのビットセットをもつビットマスクを受信する割り込みハンドラルーチンを実行することが可能である。したがって、割り込みハンドラルーチンは、1 つのコールにおいて、ビットマスクにおいて指定された算出ユニットの各々を処理することが可能である。方法 5 0 0 は 2 つ以上の算出ユニットからの割り込みを処理し得るが、例示のために、算出ユニットからの単一の割り込みのハンドリングが説明される。

20

【 0 0 9 5 】

ブロック 5 1 5 において、コントローラは、ブロック 5 0 5 において割り込みが検出された特定のライン上で割り込みを無効にすることが可能である。ブロック 5 2 0 において、コントローラは、割り込みを消去するために、割り込みを生成した算出ユニット中のステータスレジスタを消去することが可能である。ブロック 5 2 5 において、コントローラは、算出ユニットによって実行されるコマンドを記憶するコマンド待ち行列のロットが今フリーであることを指示するために、算出ユニットによって実行されるコマンドのヘッダのローカルにキャッシュされたコピー内のヘッダ値を更新することが可能である。

30

【 0 0 9 6 】

ブロック 5 3 0 において、コントローラは、コマンド待ち行列の対応するロットに記憶されたコマンドが実行を終えたことを指示するために、ステータスレジスタ内の適切なビットを更新することが可能である。説明されるように、ステータスレジスタに書き込むことは、スケジューラが、コマンドが実行を完了したことをホストシステムに通知することを可能にする。ブロック 5 3 5 において、コントローラは、算出ユニットに対応するライン上で割り込みを有効にすることが可能である。

40

【 0 0 9 7 】

本開示は、算出ユニットが、実行が完了したことをスケジューラに通知するために割り込みを生成することが可能である実施形態（割り込みモード）と、スケジューラが、実行が終わったかどうかを決定するために算出ユニットをポーリングすることが可能である実施形態（ポーリングモード）とを説明する。いくつかの場合には、算出ユニットポーリングは、スケジューラによって実装され得る。他の場合には、算出ユニットは、説明されたように割り込みを生成するように構成され得る。割り込みモードを使用するとき、算出ユニットをポーリングするためにホストプロセッサによって実行されるスレッドは、コマンド待ち行列が新しいコマンドを記憶するための余地を有するときのみ稼働する純粋なスケジューリ

50

ングスレッドとして稼働するように構成され得る。

【0098】

さらに他の場合には、ポーリングと、算出ユニットの生成した割込みとの両方が、組み合わせて使用され得る。たとえば、割込みハンドリングは、複数のカーネルが同時に稼働しているとき、ポーリングに勝る改善された性能を提供し得る。ポーリングモードでは、算出ユニットステータスレジスタは、稼働しているコマンドの各々について読み取られなければならない。割込みモードでは、算出ユニットステータスレジスタは、算出ユニットが、完了した実行を告知するためにスケジューラに割込みをかけない限り、読み取られない。したがって、限られた数の算出ユニットが稼働している場合、ポーリングモードは割込みモードよりも速くなり得る。稼働している算出ユニットの数がしきい値数を超えたとき、実施形態は、割込みモードに遷移し得る。実施形態は、算出ユニットのしきい値数と比較される実行している算出ユニットの数に基づいて、ポーリングモードと割込みモードとの間で遷移し得る。

10

【0099】

本明細書で説明される本発明の構成によれば、スケジューラは、コマンドにおいて指定された算出ユニットのいずれか上にワークグループをスケジュールすることが可能である。スケジューラは、できる限り多くのワークグループをアイドル算出ユニット上でスケジュールし、さらなるワークグループをスケジュールする前に算出ユニットが再びアイドルになるのを待ち得る。

【0100】

特定の実施形態では、コマンド待ち行列がいっぱいである場合、ホストプロセッサは、コマンド待ち行列がさらなるコマンドのための余地を有するという通知を待ち得る。通知は、ホストプロセッサがスケジューラをポーリングすることによって、またはスケジューラ（たとえば、コントローラ）が、コマンド待ち行列内の利用可能な空間を指示するプロセッサへの割込みを生成することによって、実装され得る。

20

【0101】

図6は、ICのための例示的なアーキテクチャ600を示す。一態様では、アーキテクチャ600は、プログラマブルIC内に実装され得る。たとえば、アーキテクチャ600は、FPGAを実装するために使用され得る。アーキテクチャ600はまた、ICのシステムオンチップ(SOC)タイプを表し得る。SOCは、プログラムコードを実行するプロセッサと、1つまたは複数の他の回路とを含むICである。他の回路は、ハードワイヤード回路、プログラマブル回路、および/またはそれらの組合せとして実装され得る。回路は、互いと、および/またはプロセッサと協働して動作し得る。

30

【0102】

図示のように、アーキテクチャ600は、いくつかの異なるタイプのプログラマブル回路、たとえば、論理、ブロックを含む。たとえば、アーキテクチャ600は、マルチギガビットトランシーバ(MGT: multi-gigabit transceiver) 601、構成可能論理ブロック(CLB) 602、ランダムアクセスメモリブロック(BRAM) 603、入出力ブロック(IOB) 604、構成およびクロッキング論理(CONFIG/CLOCKS) 605、デジタル信号処理ブロック(DSP) 606、特殊なI/Oブロック607(たとえば、構成ポートおよびクロックポート)、ならびにデジタルクロックマネージャ、アナログデジタル変換器、システム監視論理などの他のプログラマブル論理608を含む、多数の異なるプログラマブルタイルを含み得る。

40

【0103】

いくつかのICでは、各プログラマブルタイルは、プログラマブル相互接続要素(INT) 611を含み、INT 611は、各隣接するタイル中の対応するINT 611との間の規格化された接続を有する。したがって、INT 611は、まとめると、示されているICのためのプログラマブル相互接続構造を実装する。各INT 611は、図6の上部に含まれる例によって示されているように、同じタイル内のプログラマブル論理要素との間の接続をも含む。

50

## 【 0 1 0 4 】

たとえば、CLB602は、ユーザ論理を実装するようにプログラムされ得る構成可能論理要素(CLE)612と、単一のINT611とを含み得る。BRAM603は、1つまたは複数のINT611に加えてBRAM論理要素(BRL)613を含み得る。一般的に、タイル中に含まれるINT611の数は、タイルの高さに依存する。描かれているように、BRAMタイルは、5つのCLBと同じ高さを有するが、他の数(たとえば、4つ)も使用され得る。DSPタイル606は、適切な数のINT611に加えてDSP論理要素(DSPLE)614を含み得る。IOB604は、たとえば、INT611の1つのインスタンスに加えてI/O論理要素(IOL)615の2つのインスタンスを含み得る。IOL615に接続された実際のI/Oパッドは、IOL615のエリアに制限されないことがある。

10

## 【 0 1 0 5 】

図6に描かれている例では、ダイの中心の近くの、たとえば、領域605、607、および608から形成された、列状エリアが、構成、クロック、および他の制御論理のために使用され得る。この列から延びる水平エリア609が、プログラマブルICの幅にわたってクロックおよび構成信号を分散させるために使用され得る。

## 【 0 1 0 6 】

図6に示されているアーキテクチャを利用するいくつかのICは、ICの大部分を作り上げる規則的な列状構造を損なう追加の論理ブロックを含む。追加の論理ブロックは、プログラマブルブロックおよび/または専用回路であり得る。たとえば、PROC610として示されているプロセッサブロックが、CLBおよびBRAMのいくつかの列にまたがる。

20

## 【 0 1 0 7 】

一態様では、PROC610は、ICのプログラマブル回路を実装するダイの一部として作製される専用回路として、たとえば、ハードワイヤードプロセッサとして実装され得る。PROC610は、個々のプロセッサ、たとえば、プログラムコードを実行することが可能な単一のコアから、1つまたは複数のコア、モジュール、コプロセッサ、インターフェースなどを有するプロセッサシステム全体まで、複雑さに幅がある様々な異なるプロセッサタイプおよび/またはシステムのいずれかを表し得る。

## 【 0 1 0 8 】

別の態様では、PROC610は、アーキテクチャ600から省略され、説明されるプログラマブルブロックの他の種類のうちの1つまたは複数と置き換えられ得る。さらに、そのようなブロックは、PROC610の場合のようにプログラムコードを実行することができるプロセッサを形成するためにプログラマブル回路の様々なブロックが使用され得るという点で、「ソフトプロセッサ」を形成するために利用され得る。

30

## 【 0 1 0 9 】

「プログラマブル回路」という句は、IC内のプログラマブル回路要素、たとえば、本明細書で説明される様々なプログラマブルまたは構成可能回路ブロックまたはタイル、ならびに、ICにロードされた構成データに従って様々な回路ブロック、タイル、および/または要素を選択的に結合する相互接続回路を指す。たとえば、CLB602およびBRAM603など、PROC610の外部にある、図6に示されている回路ブロックは、ICのプログラマブル回路と見なされる。

40

## 【 0 1 1 0 】

概して、プログラマブル回路の機能性は、構成データがICにロードされるまで確立されない。FPGAなど、ICのプログラマブル回路をプログラムするために、構成ビットのセットが使用され得る。(1つまたは複数の)構成ビットは、一般的に、「構成ビットストリーム」と呼ばれる。概して、プログラマブル回路は、構成ビットストリームをICに最初にロードしなければ、動作可能でないか、または機能可能でない。構成ビットストリームは、プログラマブル回路内に特定の回路設計を効果的に実装する。回路設計は、たとえば、プログラマブル回路ブロックの機能的態様と、様々なプログラマブル回路ブロッ

50

クの間の物理的接続性とを指定する。

【 0 1 1 1 】

「ハードワイヤード」または「ハード化 ( h a r d e n ) 」される、すなわち、プログラマブルでない回路が、ICの一部として製造される。プログラマブル回路とは異なり、ハードワイヤード回路または回路ブロックは、構成ビットストリームのローディングを通してICの製造後に実装されない。ハードワイヤード回路は、概して、たとえば、構成ビットストリームを、IC、たとえば、P R O C 6 1 0 に最初にロードすることなしに機能可能である、専用回路ブロックおよび相互接続を有すると見なされる。

【 0 1 1 2 】

いくつかの事例では、ハードワイヤード回路は、IC内の1つまたは複数のメモリ要素に記憶されたレジスタ設定または値に従って設定または選択され得る1つまたは複数の動作モードを有し得る。動作モードは、たとえば、ICへの構成ビットストリームのローディングを通して設定され得る。この能力にもかかわらず、ハードワイヤード回路が、ICの一部として製造されたとき、動作可能であり、特定の機能を有するので、ハードワイヤード回路はプログラマブル回路と見なされない。

【 0 1 1 3 】

S O C の場合、構成ビットストリームは、プログラマブル回路内に実装されるべきである回路と、P R O C 6 1 0 またはソフトプロセッサによって実行されるべきであるプログラムコードとを指定し得る。いくつかの場合には、アーキテクチャ 6 0 0 は、適切な構成メモリおよび/またはプロセッサメモリに構成ビットストリームをロードする専用構成プロセッサを含む。専用構成プロセッサは、ユーザ指定のプログラムコードを実行しない。他の場合には、アーキテクチャ 6 0 0 は、構成ビットストリームを受信し、構成ビットストリームを適切な構成メモリにロードし、および/または実行のためのプログラムコードを抽出するために、P R O C 6 1 0 を利用し得る。

【 0 1 1 4 】

スケジューラ 1 6 0 は、図 6 に関して説明されるようなアーキテクチャを有するICを使用して実装され得る。たとえば、B R A M は、コマンド待ち行列を実装するために使用され得る。P R O C 6 1 0 は、コントローラ 1 7 5 を実装するために使用され得る。ICのプログラマブル回路内のレジスタは、ステータスレジスタ 1 7 0 を実装するために使用され得る。プログラマブル回路は、インターフェース 1 5 5 と算出ユニット 1 8 0 とを実装するために使用され得る。特定の形態では、メモリコントローラ 1 8 5 は、ハードワイヤードである。他の形態では、メモリコントローラ 1 8 5 はまた、プログラマブル回路を使用して実装される。

【 0 1 1 5 】

図 6 は、プログラマブル回路、たとえば、プログラマブルファブリックを含むICを実装するために使用され得る例示的なアーキテクチャを示すことを意図される。たとえば、1つの列中の論理ブロックの数、列の相対幅、列の数および順序、列中に含まれる論理ブロックのタイプ、論理ブロックの相対サイズ、および図 6 の上部に含まれる相互接続/論理実装形態は、例示にすぎない。実際のICでは、たとえば、C L B の 2 つ以上の隣接する列は、一般的に、ユーザ回路設計の効率的な実装を容易にするために、C L B が現れるところならどこでも含まれる。しかしながら、隣接するC L B 列の数は、ICの全体的サイズとともに変動し得る。さらに、IC内のP R O C 6 1 0 などのブロックのサイズおよび/または配置は、例示のためのものにすぎず、限定として意図されていない。

【 0 1 1 6 】

説明のために、特定の名称が、本明細書で開示される様々な発明概念の完全な理解を提供するために記載される。しかしながら、本明細書で使用される専門用語は、本発明の構成の特定の態様を説明するためのものにすぎず、限定するものではない。

【 0 1 1 7 】

本明細書で定義される単数形「 a 」、「 a n 」および「 t h e 」は、文脈が別段に明確に指示するのでなければ、複数形をも含むものとする。

10

20

30

40

50

## 【0118】

本明細書で定義される「少なくとも1つ」、「1つまたは複数」、および「および/または」という用語は、別段に明記されていない限り、運用において連言的と選言的の両方である、オープンエンド表現である。たとえば、「A、B、およびCのうちの少なくとも1つ」、「A、B、またはCのうちの少なくとも1つ」、「A、B、およびCのうちの1つまたは複数」、「A、B、またはCのうちの1つまたは複数」、および「A、B、および/またはC」という表現の各々は、Aのみ、Bのみ、Cのみ、AとBと一緒に、AとCと一緒に、BとCと一緒に、またはAとBとCと一緒に、を意味する。

## 【0119】

本明細書で定義される「自動的に」という用語は、ユーザ介入なしに、を意味する。本明細書で定義される「ユーザ」という用語は、人間を意味する。

10

## 【0120】

本明細書で定義される「コンピュータ可読記憶媒体」という用語は、命令実行システム、装置、またはデバイスが使用するための、あるいはそれとともに使用するためのプログラムコードを含んでいるかまたは記憶する記憶媒体を意味する。本明細書で定義される「コンピュータ可読記憶媒体」は、それ自体は、一時的な伝搬信号でない。コンピュータ可読記憶媒体は、限定はしないが、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または上記の任意の好適な組合せであり得る。本明細書で説明される、様々な形態のメモリが、コンピュータ可読記憶媒体の例である。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストは、ポータブルコンピュータディスク、ハードディスク、RAM、読取り専用メモリ(ROM)、消去可能プログラマブル読取り専用メモリ(EPROMまたはフラッシュメモリ)、電子的消去可能プログラマブル読取り専用メモリ(EEPROM)、スタティックランダムアクセスメモリ(SRAM)、ポータブルコンパクトディスク読取り専用メモリ(CD-ROM)、デジタル多用途ディスク(DVD)、メモリスティック、フロッピーディスクなどを含み得る。

20

## 【0121】

本明細書で定義される「する場合(if)」という用語は、文脈に応じて、「するとき(when)」または「すると(upon)」または「に」に「応答して(in response to)」または「に」に「反応して(responsive to)」を意味する。したがって、「それが決定された場合」または「[述べられた条件またはイベント]が検出された場合」という句は、文脈に応じて、「決定すると」または「決定したことに」に「応答して」、あるいは「[述べられた条件またはイベント]を検出すると」または「[述べられた条件またはイベント]を検出したことに」に「応答して」または「[述べられた条件またはイベント]を検出したことに」に「反応して」を意味すると解釈され得る。

30

## 【0122】

本明細書で定義される「に」に「反応して」という用語および上記で説明されたような同様の言い回し、たとえば、「する場合」、「するとき」、または「すると」は、アクションまたはイベントに容易に「応答」または「反応」することを意味する。「応答」または「反応」は、自動的に実施される。したがって、第2のアクションが第1のアクション「に」に「反応して」実施される場合、第1のアクションの発生と第2のアクションの発生との間に因果関係がある。「に」に「反応して」という用語は、因果関係を指示する。

40

## 【0123】

本明細書で定義される「一実施形態(one embodiment)」、「一実施形態(an embodiment)」、「1つまたは複数の実施形態」、「特定の実施形態」という用語、または同様の言い回しは、実施形態に関して説明される特定の特徵、構造、または特性が、本開示内で説明される少なくとも1つの実施形態に含まれることを意味する。したがって、本開示全体にわたる、「一実施形態では(in one embodiment)」、「一実施形態では(in an embodiment)」、「1つまたは複数の実施形態では」、「特定の実施形態では」という句、および同様の言い回しの出

50

現は、必ずしもそうとは限らないが、すべて、同じ実施形態を指し得る。「実施形態」および「構成」という用語は、本開示内では互換的に使用される。

【0124】

本明細書で定義される「プロセッサ」という用語は、少なくとも1つのハードウェア回路を意味する。ハードウェア回路は、プログラムコード中に含まれている命令を行うように構成され得る。ハードウェア回路は集積回路であり得る。プロセッサの例は、限定はしないが、中央処理ユニット(CPU)、アレイプロセッサ、ベクトルプロセッサ、デジタル信号プロセッサ(DSP)、FPGA、プログラマブル論理アレイ(PLA)、ASIC、プログラマブル論理回路、およびコントローラを含む。

【0125】

本明細書で定義される「出力」という用語は、物理メモリ要素、たとえば、デバイスに記憶すること、ディスプレイまたは他の周辺出力デバイスに書き込むこと、別のシステムに送ることまたは送信すること、エクスポートすることなどを意味する。

【0126】

本明細書で定義される「リアルタイム」という用語は、ユーザまたはシステムが、特定のプロセスまたは決定が行われるのに十分に即時であると感じる、あるいは、プロセッサが、何らかの外部プロセスについていくことを可能にする、処理応答性のレベルを意味する。

【0127】

本明細書で定義される「実質的に」という用語は、具陳された特性、パラメータ、または値が正確に達成される必要がないこと、ただし、たとえば、当業者に知られている許容差、測定誤差、測定精度限界、および他のファクタを含む、偏差または変動が、特性が提供することを意図された効果を妨げない量で生じ得ることを意味する。

【0128】

第1の、第2のなどの用語は、様々な要素を説明するために本明細書で使用され得る。これらの用語は、別段に述べられていない限り、または文脈が別段に明確に指示しない限り、ある要素を別の要素と区別するために使用されるにすぎないので、これらの要素はこれらの用語によって限定されるべきでない。

【0129】

コンピュータプログラム製品は、プロセッサに本明細書で説明される本発明の構成の態様を行わせるためのコンピュータ可読プログラム命令をその上に有する(1つまたは複数の)コンピュータ可読記憶媒体を含み得る。本開示内では、「プログラムコード」という用語は、「コンピュータ可読プログラム命令」という用語と互換的に使用される。本明細書で説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング/処理デバイスに、あるいはネットワーク、たとえば、インターネット、LAN、WANおよび/またはワイヤレスネットワークを介して外部コンピュータまたは外部記憶デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバー、ワイヤレス送信、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、および/またはエッジサーバを含むエッジデバイスを含み得る。各コンピューティング/処理デバイス中のネットワークアダプタカードまたはネットワークインターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、そのコンピュータ可読プログラム命令を、それぞれのコンピューティング/処理デバイス内のコンピュータ可読記憶媒体に記憶するためにフォーディングする。

【0130】

本明細書で説明される本発明の構成のための動作を行うためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、あるいは、オブジェクト指向プログラミング言語および/または手続き型プログラミング言語を含む1つまたは複数のプログラミング言語の任意の組合せで書き込まれたソースコードまたはオブジェクトコードのいずれかであり得る。コンピュータ可読プログラム命令は、状態設定データを含み得る。コ

10

20

30

40

50

コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロンソフトウェアパッケージとして、部分的にユーザのコンピュータ上でおよび部分的にリモートコンピュータ上で、あるいは完全にリモートコンピュータまたはサーバ上で実行し得る。後者のシナリオでは、リモートコンピュータは、LANまたはWANを含む任意のタイプのネットワークを通してユーザのコンピュータに接続され得るか、あるいは接続は、（たとえば、インターネットサービスプロバイダを使用してインターネットを通して）外部コンピュータに対して行われ得る。いくつかの場合には、たとえば、プログラマブル論理回路、FPGA、またはPLAを含む電子回路が、本明細書で説明される本発明の構成の態様を実施するために、電子回路を個人化するためにコンピュータ可読プログラム命令の状態情報を利用することによって、コンピュータ可読プログラム命令を実行し得る。

10

**【0131】**

本発明の構成のいくつかの態様が、方法、装置（システム）、およびコンピュータプログラム製品のフローチャート例示図および/またはブロック図を参照しながら本明細書で説明された。フローチャート例示図および/またはブロック図の各ブロック、ならびにフローチャートの例示図および/またはブロック図中のブロックの組合せが、コンピュータ可読プログラム命令、たとえば、プログラムコードによって実装され得ることを理解されよう。

**【0132】**

これらのコンピュータ可読プログラム命令は、汎用コンピュータ、専用コンピュータ、または機械を作り出すための他のプログラマブルデータ処理装置のプロセッサに提供され得、その結果、コンピュータまたは他のプログラマブルデータ処理装置のプロセッサを介して実行する命令は、フローチャートおよび/またはブロック図の1つまたは複数のブロックにおいて指定された機能/行為を実装するための手段を作成する。これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラマブルデータ処理装置、および/または他のデバイスに特定の様式で機能するように指示することができるコンピュータ可読記憶媒体に記憶され得、その結果、命令が記憶されたコンピュータ可読記憶媒体は、フローチャートおよび/またはブロック図の1つまたは複数のブロックにおいて指定された動作の態様を実装する命令を含む製造品を備える。

20

**【0133】**

コンピュータ可読プログラム命令はまた、コンピュータ実装プロセスを作り出すために、一連の動作をコンピュータ、他のプログラマブルデータ処理装置または他のデバイス上で実施させるように、コンピュータ、他のプログラマブル装置、または他のデバイスにロードされ得、その結果、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令は、フローチャートおよび/またはブロック図の1つまたは複数のブロックにおいて指定された機能/行為を実装する。

30

**【0134】**

図中のフローチャートおよびブロック図は、本発明の構成の様々な態様によるシステム、方法、およびコンピュータプログラム製品の可能な実装形態のアーキテクチャ、機能性、および動作を示す。この点について、フローチャートまたはブロック図中の各ブロックは、指定された動作を実装するための1つまたは複数の実行可能な命令を備える、命令のモジュール、セグメント、または部分を表し得る。

40

**【0135】**

いくつかの代替実装形態では、ブロック中で言及される動作は、図中で言及される順序から外れて行われ得る。たとえば、関与する機能性に応じて、連続して示されている2つのブロックが、実質的に同時に実行され得るか、またはブロックが、時々、逆の順序で実行され得る。他の例では、ブロックは、概して小さい数字から順に実施され得、さらに他の例では、1つまたは複数のブロックは、変動順で実施され得、結果は、記憶され、後続の、または直後にこない他のブロックにおいて利用される。また、ブロック図および/またはフローチャート例示図の各ブロック、ならびにブロック図および/またはフローチャ

50

ート例示図中のブロックの組合せが、指定された機能または行為を実施するかあるいは専用ハードウェアとコンピュータ命令との組合せを行う専用ハードウェアベースシステムによって実装され得ることに留意されたい。

【 0 1 3 6 】

以下の特許請求の範囲において見られ得るすべての手段またはステップおよび機能要素の対応する構造、材料、行為、および等価物は、特に主張されるように、他の請求される要素と組み合わせて機能を実施するための任意の構造、材料、または行為を含むことを意図される。

【 0 1 3 7 】

1つまたは複数の実施形態は、ハードウェアアクセラレーションのためのスケジューラを含む集積回路（IC）を対象とする。スケジューラは、複数のスロットを有し、ICの算出ユニットによる実行のためにホストプロセッサからオフロードされたコマンドを記憶するように構成されたコマンド待ち行列を含み得る。スケジューラは、コマンド待ち行列のスロットに対応するビットロケーションを有するステータスレジスタを含み得る。スケジューラは、コマンド待ち行列とステータスレジスタとに結合されたコントローラをも含み得る。コントローラは、コマンド待ち行列のスロットに記憶されたコマンドを実行し、コマンド待ち行列からのどのコマンドを実行し終えたかを指示するためにステータスレジスタのビットロケーションを更新するように、ICの算出ユニットをスケジュールするように構成され得る。

10

【 0 1 3 8 】

一態様では、ステータスレジスタは、読み取られたことに応答して、そこに記憶されたコンテンツを消去するように構成され得る。

20

【 0 1 3 9 】

別の態様では、スケジューラは、通信リンクを介してホストプロセッサと通信し、コマンド待ち行列の利用可能なスロット内にコマンドを記憶するように構成されたインターフェースを含み得る。

【 0 1 4 0 】

別の態様では、コマンド待ち行列に記憶されたコマンドは、それぞれのコマンドを実行するために算出ユニットによって使用される引数を含み得る。

【 0 1 4 1 】

別の態様では、各コマンドは、算出ユニットのうちのどれがコマンドを実行することを可能にされるかを指定し得る。

30

【 0 1 4 2 】

別の態様では、コントローラは、コマンドを、算出ユニットに、算出ユニットのうちのどれがアイドルであり、各それぞれのコマンドを実行することを可能にされるかに基づいて割り当てるように構成され得る。

【 0 1 4 3 】

別の態様では、コントローラは、プログラムコードを実行するように構成されたプロセッサであり得る。プロセッサは、ICのプログラマブル回路を使用して実装されるソフトプロセッサであり得る。

40

【 0 1 4 4 】

別の態様では、コントローラは、選択されたコマンドがその上で稼働することが可能である選択された算出ユニットがアイドルであると決定し、実行のために、選択されたコマンドの引数を選択された算出ユニットに転送し、選択された算出ユニットを開始するように構成され得る。

【 0 1 4 5 】

別の態様では、コントローラは、選択されたコマンドを実行し終えたと決定したことに応答して、選択されたコマンドを含むスロットに対応する、ステータスレジスタ中のビットロケーションに書き込み、スロットがフリーであることを指示するように構成され得る。

【 0 1 4 6 】

50

1つまたは複数の実施形態は、ICを使用してハードウェアアクセラレーションのためにコマンドをスケジュールする方法を対象とする。本方法は、IC内のコマンド待ち行列の-slot内に、ホストプロセッサから受信されたコマンドを記憶することによって、コマンドが、ICの算出ユニットによる実行のためにホストプロセッサからオフロードされる、コマンドを記憶することを含み得る。本方法は、コントローラを使用して、コマンド待ち行列の-slotに記憶されたコマンドを実行するように算出ユニットをスケジュールすることを含み得る。本方法は、コマンドを実行し終えたことと決定したことに応じて、IC内のステータスレジスタ中のビットロケーションを書き込むこととによって、ビットロケーションが、コマンドを記憶するコマンド待ち行列の-slotに対応する、ビットロケーションを書き込むことを含み得る。

10

## 【0147】

一態様では、本方法は、コントローラ内に、コマンド待ち行列の-slotに記憶されたコマンドのヘッダのローカルにキャッシュされたコピーを維持することと、ヘッダのローカルにキャッシュされたコピー中の値を更新することによって-slotのステータスを更新することとを含み得る。

## 【0148】

別の態様では、本方法は、ステータスレジスタが読み取られたことに応じて、ステータスレジスタに記憶されたコンテンツを消去することを含み得る。

## 【0149】

別の態様では、コマンド待ち行列に記憶されたコマンドは、コマンドを実行するために算出ユニットによって使用される引数を含み得る。

20

## 【0150】

別の態様では、本方法は、各コマンドから、算出ユニットのうちのどれがコマンドを実行することを可能にされるかを決定することを含み得る。

## 【0151】

別の態様では、本方法は、コマンドを、算出ユニットに、算出ユニットのうちのどれがアイドルであり、各それぞれのコマンドを実行することを可能にされるかに基づいて割り当てることを含み得る。

## 【0152】

別の態様では、本方法は、選択されたコマンドがその上で稼働することが可能である選択された算出ユニットがアイドルであると決定することと、実行のために、選択されたコマンドの引数を選択された算出ユニットに転送することと、選択された算出ユニットを開始することとを含み得る。

30

## 【0153】

別の態様では、ビットロケーションの書込みは、-slotがフリーであることを指示し得る。

## 【0154】

別の態様では、本方法は、選択された算出ユニットから割込みを受信することによって、選択された算出ユニットが選択されたコマンドを実行し終えたことと決定することを含み得る。

40

## 【0155】

別の態様では、本方法は、選択された算出ユニットをポーリングすることによって、選択された算出ユニットが選択されたコマンドを実行し終えたことと決定することを含み得る。

## 【0156】


本明細書で提供される本発明の構成の説明は、例示のためであり、網羅的なものでも、開示される形式および例に限定されるものでもない。本明細書で使用される専門用語は、本発明の構成の原理、実際の適用例、または市場で見られる技術に対する技術的改善を説明するために、および/あるいは、他の当業者が本明細書で開示される本発明の構成を理解することを可能にするために選定された。説明される本発明の構成の範囲および趣旨から逸脱することなく、修正および変形が当業者に明らかになり得る。したがって、そのよ

50


うな特徴および実装形態の範囲を指示するものとして、上記の開示に対してではなく、以下の特許請求の範囲に対して参照が行われるべきである。

【図面】


【図 1】




【図 2】



【図 3】



【図 4】



10

20

30


40

50

【図5】



【図6】



10

20

30

40

50

## フロントページの続き

2100

- (72)発明者 バレク, ウマン  
アメリカ合衆国 カリフォルニア 95124, サン ノゼ, ロジック ドライブ 2100
- (72)発明者 サントン, ソナル  
アメリカ合衆国 カリフォルニア 95124, サン ノゼ, ロジック ドライブ 2100
- (72)発明者 ニーマ, ヘム シー.  
アメリカ合衆国 カリフォルニア 95124, サン ノゼ, ロジック ドライブ 2100
- 審査官 坂東 博司
- (56)参考文献 米国特許出願公開第2015/234679(US, A1)  
米国特許出願公開第2013/0117533(US, A1)  
米国特許出願公開第2016/0098365(US, A1)  
米国特許出願公開第2016/0335215(US, A1)  
米国特許出願公開第2013/0031553(US, A1)  
米国特許出願公開第2014/0344815(US, A1)
- (58)調査した分野 (Int.Cl., DB名)  
G06F 9/38