



(12) 发明专利

(10) 授权公告号 CN 101551559 B

(45) 授权公告日 2013. 01. 09

(21) 申请号 200910128358. 1

CN 1794077 A, 2006. 06. 28,

(22) 申请日 2009. 03. 30

审查员 杨婷

(30) 优先权数据

2008-089241 2008. 03. 31 JP

(73) 专利权人 株式会社半导体能源研究所

地址 日本神奈川县

(72) 发明人 细谷邦雄

(74) 专利代理机构 上海专利商标事务所有限公

司 31100

代理人 侯颖嫒

(51) Int. Cl.

G02F 1/136 (2006. 01)

G02F 1/1368 (2006. 01)

H01L 21/84 (2006. 01)

H01L 27/12 (2006. 01)

(56) 对比文件

JP 特开平 6-202153 A, 1994. 07. 22,

US 5054887 A, 1991. 10. 08,


权利要求书 5 页 说明书 21 页 附图 16 页

(54) 发明名称

显示装置及其制造方法

(57) 摘要

在像素部中使用第二导电膜形成扫描信号线以及辅助电容线并使用第一导电膜形成数据信号线。在 TFT 部中, 使用第一导电膜形成栅电极并使其通过栅极绝缘膜中的开口部与使用第二导电膜形成的扫描信号线电连接。使用第二导电膜形成源电极以及漏电极。在辅助电容部中, 将使用第二导电膜形成的辅助电容线用作下部电极, 并将像素电极作为上部电极, 将钝化膜用作介电薄膜夹在电容电极之间。



1. 一种显示装置,包括:
透光衬底上的使用第一导电膜形成的栅电极;
使用所述第一导电膜形成且延伸在一个方向上的数据信号线;
所述栅电极以及所述数据信号线上的第一绝缘膜;
所述第一绝缘膜上的半导体膜;
所述第一绝缘膜以及所述半导体膜上的使用第二导电膜形成的源电极和漏电极;
使用所述第二导电膜形成且延伸在与所述一个方向交叉的方向上的扫描信号线;
使用所述第二导电膜形成且延伸在所述与所述一个方向交叉的方向上的辅助电容
线;
所述第一绝缘膜、所述源电极和所述漏电极、所述扫描信号线以及所述辅助电容线上
的第二绝缘膜;
所述第二绝缘膜上的具有开口的第三绝缘膜;以及
所述第三绝缘膜上的像素电极,该像素电极在所述开口中与所述第二绝缘膜的一部分
接触,
其中,所述源电极和所述漏电极中的一方与所述半导体膜以及所述数据信号线电连
接,
并且,所述源电极和所述漏电极中的另一方与所述半导体膜以及所述像素电极电连
接,
并且,所述栅电极与所述扫描信号线电连接,
并且,所述辅助电容线以及所述像素电极包括在将所述第二绝缘膜的所述一部分用作
介电薄膜的辅助电容部中。
2. 根据权利要求 1 所述的显示装置,其中所述像素电极的外围端部与所述数据信号线
以及所述辅助电容线重叠。
3. 根据权利要求 1 所述的显示装置,其中所述半导体膜具有截面为凹状的部分。
4. 根据权利要求 3 所述的显示装置,还包括:所述半导体膜上的添加有赋予一种导电
型的杂质元素的第一杂质半导体膜和第二杂质半导体膜,其中,所述源电极和所述漏电
极中的一方与所述第一杂质半导体膜以及所述数据信号线接触,并且,所述源电极和所述漏
电极中的另一方与所述第二杂质半导体膜以及所述像素电极接触。
5. 根据权利要求 1 所述的显示装置,其中所述第三绝缘膜使用感光性有机树脂材料形
成。
6. 根据权利要求 1 所述的显示装置,其中所述数据信号线以及所述辅助电容线夹着所
述第一绝缘膜互相交叉。
7. 一种电子设备,其显示部包括根据权利要求 1 所述的显示装置。
8. 一种显示装置,包括:
透光衬底上的使用第一导电膜形成的栅电极;
使用所述第一导电膜形成且延伸在一个方向上的数据信号线;
所述栅电极以及所述数据信号线上的第一绝缘膜;
所述第一绝缘膜上的微晶半导体膜;
所述微晶半导体膜上的具有截面为凹状的部分的缓冲层;

设置在所述缓冲层上的添加有赋予一种导电型的杂质元素的第一杂质半导体膜和第二杂质半导体膜；

在所述第一绝缘膜、所述第一杂质半导体膜以及所述第二杂质半导体膜上的使用第二导电膜形成的源电极和漏电极；

使用所述第二导电膜形成且延伸在与所述一个方向交叉的方向上的扫描信号线；

使用所述第二导电膜形成且延伸在所述与所述一个方向交叉的方向上的辅助电容线；

所述第一绝缘膜、所述源电极和所述漏电极、所述扫描信号线以及所述辅助电容线上的第二绝缘膜；

所述第二绝缘膜上的具有开口的第三绝缘膜；以及

所述第三绝缘膜上的像素电极，该像素电极在所述开口中与所述第二绝缘膜的一部分接触，

其中，所述源电极和所述漏电极中的一方与所述第一杂质半导体膜以及所述数据信号线电连接，

并且，所述源电极和所述漏电极中的另一方与所述第二杂质半导体膜以及所述像素电极电连接，

并且，所述栅电极与所述扫描信号线电连接，

并且，所述辅助电容线以及所述像素电极包括在将所述第二绝缘膜的所述一部分用作介电薄膜的辅助电容部中。

9. 根据权利要求 8 所述的显示装置，其中所述像素电极的外围端部与所述数据信号线以及所述辅助电容线重叠。

10. 根据权利要求 8 所述的显示装置，其中所述第三绝缘膜使用感光性有机树脂材料形成。

11. 根据权利要求 8 所述的显示装置，其中所述数据信号线以及所述辅助电容线夹着所述第一绝缘膜互相交叉。

12. 一种电子设备，其显示部包括根据权利要求 8 所述的显示装置。

13. 一种显示装置的制造方法，包括如下步骤：

在透光衬底上使用第一导电膜形成栅电极以及数据信号线；

在所述栅电极以及所述数据信号线上按顺序形成第一绝缘膜以及第一半导体膜；

对所述第一半导体膜进行蚀刻以在所述栅电极上形成第二半导体膜；

对所述第一绝缘膜进行蚀刻以形成到达所述栅电极的第一开口以及到达所述数据信号线的第二开口；

在所述第一绝缘膜以及所述第二半导体膜上形成第二导电膜；

对所述第二导电膜进行蚀刻以形成扫描信号线、源电极、漏电极以及辅助电容线，其中所述扫描信号线通过所述第一开口电连接到所述栅电极，其中所述源电极和所述漏电极中的一方通过所述第二开口电连接到所述数据信号线；

在所述第一绝缘膜、所述第二半导体膜、所述源电极和所述漏电极、所述扫描信号线以及所述辅助电容线上形成第二绝缘膜；

在所述第二绝缘膜上形成第三绝缘膜；

去除所述第二绝缘膜的一部分以及所述第三绝缘膜的一部分以形成到达所述漏电极的第三开口；

去除所述第三绝缘膜的一部分以形成使形成在所述辅助电容线上的所述第二绝缘膜露出的第四开口；以及

在所述第三绝缘膜上形成在所述第三开口中与所述漏电极接触且在所述第四开口中与所述第二绝缘膜接触的像素电极。

14. 根据权利要求 13 所述的显示装置的制造方法,其中所述像素电极的外围端部与所述数据信号线以及所述辅助电容线重叠。

15. 根据权利要求 13 所述的显示装置的制造方法,其中所述第三绝缘膜使用感光性有机树脂材料形成。

16. 根据权利要求 13 所述的显示装置的制造方法,其中所述数据信号线以及所述辅助电容线夹着所述第一绝缘膜互相交叉。

17. 一种显示装置的制造方法,包括如下步骤:

在透光衬底上形成使用第一导电膜形成的栅电极以及数据信号线;

在所述栅电极以及所述数据信号线上按顺序形成第一绝缘膜、第一半导体膜以及添加有赋予一种导电型的杂质元素的第一杂质半导体膜;

通过利用多级灰度掩模的光刻在所述第一杂质半导体膜上形成第一掩模层;

使用所述第一掩模层对所述第一绝缘膜、所述第一半导体膜、所述第一杂质半导体膜进行蚀刻以形成到达所述栅电极的第一开口以及到达所述数据信号线的第二开口;

对所述第一掩模层进行灰化处理以形成第二掩模层;

使用所述第二掩模层对所述第一半导体膜以及所述第一杂质半导体膜进行蚀刻以形成第二半导体膜以及第二杂质半导体膜;

在所述第一绝缘膜以及所述第二杂质半导体膜上形成第二导电膜;

在所述第二导电膜上形成第三掩模层;

使用所述第三掩模层对所述第二导电膜以及所述第二杂质半导体膜进行蚀刻以形成扫描信号线、源电极、漏电极、辅助电容线、第三杂质半导体膜以及第四杂质半导体膜,其中所述扫描信号线通过所述第一开口电连接到所述栅电极,其中所述源电极和所述漏电极中的一方通过所述第二开口电连接到所述数据信号线;

在所述第一绝缘膜、所述第二半导体膜、所述第三杂质半导体膜、所述第四杂质半导体膜、所述源电极和所述漏电极、所述扫描信号线以及所述辅助电容线上形成第二绝缘膜;

在所述第二绝缘膜上形成第三绝缘膜;

通过利用多级灰度掩模的光刻在所述第三绝缘膜中形成使所述第二绝缘膜露出的第三开口以及截面为凹状的残留有所述第三绝缘膜的凹部;

在所述第三开口中对所述第二绝缘膜进行蚀刻以形成到达所述漏电极的第四开口;

在所述凹部中对所述第三绝缘膜进行灰化处理以形成使形成在所述辅助电容线上的所述第二绝缘膜露出的第五开口;以及

在所述第三绝缘膜上形成在所述第四开口中与所述漏电极接触且在所述第五开口中与所述第二绝缘膜接触的像素电极。

18. 根据权利要求 17 所述的显示装置的制造方法,其中所述像素电极的外围端部与所

述数据信号线以及所述辅助电容线重叠。

19. 根据权利要求 17 所述的显示装置的制造方法,其中所述第三绝缘膜使用感光性有机树脂材料形成。

20. 根据权利要求 17 所述的显示装置的制造方法,其中所述数据信号线以及所述辅助电容线夹着所述第一绝缘膜互相交叉。

21. 一种显示装置的制造方法,包括如下步骤:

在透光衬底上形成使用第一导电膜形成的栅电极以及数据信号线;

在所述栅电极以及所述数据信号线上按顺序形成第一绝缘膜、第一微晶半导体膜、第一缓冲层以及添加有赋予一种导电型的杂质元素的第一杂质半导体膜;

在所述第一杂质半导体膜上形成第一掩模层;

使用所述第一掩模层对所述第一绝缘膜、所述第一微晶半导体膜、所述第一缓冲层以及所述第一杂质半导体膜进行蚀刻以形成到达所述栅电极的第一开口以及到达所述数据信号线的第二开口;

对所述第一掩模层进行灰化处理以形成第二掩模层;

使用所述第二掩模层对所述第一微晶半导体膜、所述第一缓冲层以及所述第一杂质半导体膜进行蚀刻以形成第二微晶半导体膜、第二缓冲层以及第二杂质半导体膜;

在所述第一绝缘膜、所述第二缓冲层以及所述第二杂质半导体膜上形成第二导电膜;

在所述第二导电膜上形成第三掩模层;

使用所述第三掩模层对所述第二导电膜、所述第二缓冲层以及所述第二杂质半导体膜进行蚀刻以形成扫描信号线、源电极、漏电极、辅助电容线、第三杂质半导体膜以及第四杂质半导体膜,其中所述扫描信号线通过所述第一开口电连接到所述栅电极,其中所述源电极和所述漏电极中的一方通过所述第二开口电连接到所述数据信号线;

在所述第一绝缘膜、所述第二微晶半导体膜、所述第二缓冲层、所述第三杂质半导体膜、所述第四杂质半导体膜、所述源电极和所述漏电极、所述扫描信号线以及所述辅助电容线上形成第二绝缘膜;

在所述第二绝缘膜上形成第三绝缘膜;

在所述第三绝缘膜中形成使所述第二绝缘膜露出的第三开口以及截面为凹状的残留有所述第三绝缘膜的凹部;

在所述第三开口中对所述第二绝缘膜进行蚀刻以形成到达所述漏电极的第四开口;

在所述凹部中对所述第三绝缘膜进行灰化处理以形成使形成在所述辅助电容线上的所述第二绝缘膜露出的第五开口;以及

在所述第三绝缘膜上形成在所述第四开口中与所述漏电极接触且在所述第五开口中与所述第二绝缘膜接触的像素电极。

22. 根据权利要求 21 所述的显示装置的制造方法,其中所述像素电极的外围端部与所述数据信号线以及所述辅助电容线重叠。

23. 根据权利要求 22 所述的显示装置的制造方法,其中所述数据信号线以及所述辅助电容线夹着所述第一绝缘膜互相交叉。

24. 根据权利要求 21 所述的显示装置的制造方法,其中所述第二缓冲层具有截面为凹状的部分。

25. 根据权利要求 21 所述的显示装置的制造方法,其中所述第三绝缘膜使用感光性有机树脂材料形成。

显示装置及其制造方法

技术领域

[0001] 本发明涉及一种至少在像素部使用有薄膜晶体管的显示装置以及显示装置的制造方法,尤其涉及一种具有高开口率的像素部的显示装置以及显示装置的制造方法。

背景技术

[0002] 近年,作为液晶电视等的显示装置的用途,对角为 40 英寸以上的大型液晶模块的开发日益火热。尤其是用于全高清 (FHD) 等的高清晰度的面板的需要较高。特别是对于用于液晶电视的液晶模块不仅要求上述的高清晰度,而且要求对应于动画显示速度的高速响应性、优良的颜色再现性、足够的亮度以及广视角等各种各样的特性。

[0003] 现有的液晶电视用的液晶模块应用有源矩阵型,即将使用非晶硅的薄膜晶体管(以下称为 TFT) 用作主动元件的多个像素排列。尤其是作为 TFT, 普遍应用适用于大量生产的反交错结构。至于具有该反交错型非晶硅 TFT 的元件衬底,将最初形成在衬底上的导电膜(以下称为第一导电膜)用作扫描信号线(或称为栅极布线),并将形成在栅极绝缘膜上的导电膜(以下称为第二导电膜)用作数据信号线(或称为源极布线)。扫描信号线设置在相对于衬底平面的横向上,并且数据信号线设置在相对于衬底平面的纵向上。

[0004] 在现有的有源矩阵型显示装置中的像素结构中,设置有用来将数据信号保持一个帧周期的辅助电容部(也称为附加电容器或存储电容器)以便将。作为该辅助电容部采用以下方式之任一种:将成为辅助电容线的第一导电膜和设置在最上层的成为像素电极的透光导电膜作为电容电极(参照专利文献 1);将成为辅助电容线的第一导电膜和与透光导电膜连接的第二导电膜作为电容电极(参照专利文献 2)。与扫描信号线平行地设置有辅助电容线。这些辅助电容部都在反交错型 TFT 至像素电极的制造工序中同时形成,其基本思想在于抑制工序数目的增加。

[0005] 另外,公开了如下结构:互相正交的栅极布线以及源极布线的大部分由第一导电膜形成,且在交叉部被分断的源极布线利用第二导电膜进行交联(参照专利文献 3)。另外,还公开了如下结构:作为辅助电容部在栅极绝缘膜上形成由氧化铟锡(ITO) 构成的像素电极,并以夹着钝化膜的方式形成由氧化铟锡(ITO) 构成的相对电极(参照专利文献 4)。

[0006] [专利文献 1] 日本专利申请公开 Hei2-48639 号公报

[0007] [专利文献 2] 日本专利申请公开 Hei6-202153 号公报

[0008] [专利文献 3] 日本专利申请公开 Hei1-101519 号公报

[0009] [专利文献 4] 日本专利申请公开 Hei5-289111 号公报

[0010] 在上述专利文献 1 的结构中,作为电容电极间的介电薄膜,使用栅极绝缘膜、钝化膜以及阳极氧化膜的叠层。在这种情况下,由于栅极绝缘膜、钝化膜以及阳极氧化膜的厚度之和成为介电薄膜的厚度,所以介电薄膜整体的厚度变厚而导致可以保持的电容量变小。因此,需要增大辅助电容部的面积,但是由于辅助电容部的面积的增大会导致像素部的开口率的降低,所以不是优选的。

[0011] 在上述专利文献 2 的结构中,作为辅助电容部的介电薄膜使用栅极绝缘膜的单

层,与专利文献 1 中的情况相比可以将介电薄膜的厚度形成得薄。但是,一般地,栅极绝缘膜的厚度比钝化膜的厚度厚。栅极绝缘膜的厚度是以 TFT 的电特性作为首要目的而设计的,并且还考虑 TFT 的电特性、栅极绝缘膜的绝缘耐压性等来进行设计。因此,作为辅助电容部,根据在 TFT 一侧设计的栅极绝缘膜的厚度,次要性地对面积等进行设计,以形成所希望的辅助电容部。

[0012] 所以,从实现像素部的高开口率化的角度出发,仅将厚度最薄的钝化膜作为辅助电容部的介电薄膜成为理想。但是,在以上述专利文献 1、上述专利文献 2 为代表的现有的像素结构中,由于在衬底平面的纵向上设置的数据信号线使用第二导电膜形成,所以以横穿该数据信号线的方式横向延伸的辅助电容线不可能使用相同的第二导电膜来形成。所以,在现有的像素结构中,很难形成将透光导电膜和第二导电膜作为电容电极并仅将钝化膜用作介电薄膜的辅助电容部。

[0013] 于是,可以举出上述专利文献 3 的结构,其中栅极布线以及源极布线的大部分使用第一导电膜形成,并对在交叉部被分断的源极布线利用第二导电膜进行交联。虽然在该专利文献上没有记载,但是可以使由第二导电膜构成的辅助电容线在相对于衬底横向上延伸,所以可以形成仅将钝化膜用作介电薄膜的辅助电容部。但是,由于使用交联结构,数据信号线不是由单一的导电膜形成。也就是说,由于需要通过与其他的导电膜的连接,所以导致接触电阻的增大。由于在每个行方向的像素中分别形成有两个接触,所以尤其是在对角为 30 英寸以上的大型面板中,布线电阻明显增大而导致信号延迟。另外,只要数据信号线中的一个接触发生接触不良,与该数据信号线连接的列的接触不良部分之后的所有像素都产生不良。导致所谓的线缺陷而可靠性降低。

[0014] 另外,在上述专利文献 4 的结构中,可以形成具有由像素电极构成的下部电极、由相对电极构成的上部电极以及由钝化膜构成的介电薄膜的辅助电容部。但是,由于在像素电极和公共电极之间除了液晶之外还包含钝化膜,所以使施加在液晶上的电场出现不均匀而导致图像质量的降低。

发明内容

[0015] 鉴于上述问题,本发明的一个方式的目的在于提供一种具有高开口率的像素的可靠性高的显示装置。另外,本发明的一个方式的目的在于低成本地制造具有高开口率的显示装置。

[0016] 为解决上述问题,本发明的一个方式包括如下步骤:在像素部中,使用第二导电膜形成扫描信号线以及辅助电容线,并使用第一导电膜形成数据信号线;在 TFT 部中,使用第一导电膜形成栅电极,并使其通过栅极绝缘膜中的开口部与由第二导电膜构成的扫描信号线电连接;使用第二导电膜形成源电极以及漏电极;源电极或漏电极的一方通过栅绝缘膜中的开口部与由第一导电膜构成的数据信号线电连接;源电极或漏电极的另一方通过钝化膜和平坦化膜的开口部与由透光导电膜构成的像素电极连接;在外围端部中与扫描信号线 101 以及数据信号线 102 重合的方式设置像素电极;在辅助电容部中,将由第二导电膜构成的辅助电容线用作下部电极,并将像素电极作为上部电极,仅将钝化膜用作介电薄膜夹在电容电极之间。

[0017] 另外,在本发明的一个方式中,为了将源电极或漏电极与像素电极的连接部分中

的钝化膜和平坦化膜的开口部,以及辅助电容部中的平坦化膜的开口部同时使用一个光掩模来形成,进行利用多级灰度掩模的光刻。

[0018] 本发明的一个方式为一种显示装置,包括:透光衬底上的由第一导电膜形成的栅电极;由第一导电膜形成且延伸在一个方向上的数据信号线;设置在第一导电膜上的第一绝缘膜;设置在第一绝缘膜上的半导体膜;设置在第一绝缘膜以及半导体膜上的由第二导电膜形成的源电极以及漏电极;由第二导电膜形成且延伸在与一个方向交叉的方向上的扫描信号线;由第二导电膜形成且延伸在与一个方向交叉的方向上的辅助电容线;设置在第二导电膜上的第二绝缘膜;设置在第二绝缘膜上的第三绝缘膜;以及设置在第三绝缘膜上且其外围端部与数据信号线、扫描信号线或辅助电容线重合的像素电极,其中源电极以及漏电极中的一方与半导体膜以及数据信号线电连接,并且源电极以及漏电极中的另一方与半导体膜以及像素电极电连接,并且栅电极与扫描信号线电连接,并且辅助电容线将第二绝缘膜用作介电薄膜且形成像素电极和辅助电容部。

[0019] 本发明的另外的一个方式为一种显示装置,包括:设置在透光衬底上的由第一导电膜形成的栅电极;由第一导电膜形成且延伸在一个方向上的数据信号线;设置在第一导电膜上的第一绝缘膜;设置在第一绝缘膜上的微晶半导体膜;设置在微晶半导体膜上的截面形状为凹状的缓冲层;设置在缓冲层上的添加有赋予一种导电型的杂质元素的第一杂质半导体膜以及第二杂质半导体膜;设置在第一绝缘膜、第一杂质半导体膜以及第二杂质半导体膜上的由第二导电膜形成的源电极以及漏电极;由第二导电膜形成且延伸在与一个方向交叉的方向上的扫描信号线;由第二导电膜形成且延伸在与一个方向交叉的方向上的辅助电容线;设置在第二导电膜上的第二绝缘膜;设置在第二绝缘膜上的第三绝缘膜;以及设置在第三绝缘膜上且其外围端部与数据信号线、扫描信号线或辅助电容线重合的像素电极,其中源电极以及漏电极中的一方与第一杂质半导体膜以及数据信号线电连接,并且源电极以及漏电极中的另一方与第二杂质半导体膜以及像素电极电连接,并且栅电极与扫描信号线电连接,并且辅助电容线将第二绝缘膜用作介电薄膜且形成像素电极和辅助电容部。

[0020] 注意,上述半导体膜的截面形状优选为凹状。另外,优选的是,在半导体膜上设置有添加有赋予一种导电型的杂质元素的第一杂质半导体膜以及第二杂质半导体膜,源电极以及漏电极中的一方与第一杂质半导体膜、半导体膜以及数据信号线电连接,且源电极以及漏电极中的另一方与第二杂质半导体膜、半导体膜以及像素电极电连接。

[0021] 注意,第三绝缘膜优选使用感光性有机树脂材料构成。

[0022] 注意,数据信号线和辅助电容线优选夹着第一绝缘膜互相交叉。

[0023] 另外,本发明的另外一个方式为一种显示装置的制造方法,包括如下步骤:在透光衬底上形成由第一导电膜构成的栅电极以及数据信号线;在栅电极以及数据信号线上按顺序层叠形成第一绝缘膜和半导体膜;对半导体膜进行蚀刻以在栅电极的上方形成第二半导体膜;对第一绝缘膜进行蚀刻以形成到达栅电极的第一开口部以及到达数据信号线的第二开口部;在第一绝缘膜以及第二半导体膜上形成第二导电膜;对第二导电膜进行蚀刻以形成通过第一开口部电连接到栅电极的扫描信号线、其中一方通过第二开口部电连接到数据信号线的源电极以及漏电极、辅助电容线;在第一绝缘膜、第二半导体膜、源电极、漏电极、扫描信号线以及辅助电容线上形成第二绝缘膜;在第二绝缘膜上形成第三绝缘膜;去除第

二绝缘膜以及第三绝缘膜以形成到达漏电极的第三开口部；去除第三绝缘膜以形成使形成在辅助电容线的上方的第二绝缘膜露出的第四开口部；在第三绝缘膜上形成像素电极，该像素电极通过第三开口部电连接到漏电极且在第四开口部中将第二绝缘膜用作介电薄膜构成辅助电容线和辅助电容部。

[0024] 另外，本发明的另外一个方式为一种显示装置的制造方法，包括如下步骤：在透光衬底上形成由第一导电膜构成的栅电极以及数据信号线；在栅电极以及数据信号线上按顺序层叠形成第一绝缘膜、半导体膜、添加有赋予一种导电型的杂质元素的杂质半导体膜；通过利用多级灰度掩模的光刻在杂质半导体膜上形成第一掩模层；使用第一掩模层对第一绝缘膜、半导体膜、杂质半导体膜进行蚀刻，以形成到达栅电极的第一开口部以及到达数据信号线的第二开口部；对第一掩模层进行灰化处理形成第二掩模层；使用第二掩模层对半导体膜以及杂质半导体膜进行蚀刻，以形成第二半导体膜以及第二杂质半导体膜；在第一绝缘膜以及第二杂质半导体膜上形成第二导电膜；在第二导电膜上形成第三掩模层；使用第三掩模层对第二导电膜以及第二杂质半导体膜进行蚀刻，以形成通过第一开口部电连接到栅电极的扫描信号线、其中一方通过第二开口部电连接到数据信号线的源电极以及漏电极、辅助电容线、第三杂质半导体膜以及第四杂质半导体膜；在第一绝缘膜、第二半导体膜、第三杂质半导体膜、第四杂质半导体膜、源电极、漏电极、扫描信号线以及辅助电容线上形成第二绝缘膜；在第二绝缘膜上形成第三绝缘膜；通过利用多级灰度掩模的光刻在第三绝缘膜中形成使第二绝缘膜露出的第三开口部以及截面形状为凹状且残留有第三绝缘膜的凹部；在第三开口部中，对第二绝缘膜进行蚀刻，以形成到达漏电极的第四开口部；在凹部中，对第三绝缘膜进行灰化处理，以形成使形成在辅助电容线的上方的第二绝缘膜露出的第五开口部；在第三绝缘膜上形成像素电极，该像素电极通过第四开口部电连接到漏电极且在第五开口部中将第二绝缘膜用作介电薄膜构成辅助电容线和辅助电容部。

[0025] 在本发明的一个方式中，由于可以在显示装置的辅助电容部中仅使用钝化膜用作介电薄膜，所以可以将介电薄膜的厚度形成得薄。由此，可以使辅助电容部的面积变窄，从而可以提高像素部的开口率。此外，可以低成本地生产具有高开口率的显示装置。

附图说明

- [0026] 图 1 是根据本发明的一个方式的显示装置的平面图；
- [0027] 图 2A 至 2D 是说明根据本发明的一个方式的显示装置的成膜工序的图；
- [0028] 图 3 是根据本发明的一个方式的显示装置的截面图；
- [0029] 图 4 是根据本发明的一个方式的显示装置的截面图；
- [0030] 图 5A 至 5C 是说明根据本发明的一个方式的显示装置的制造方法的图；
- [0031] 图 6A 至 6C 是说明根据本发明的一个方式的显示装置的制造方法的图；
- [0032] 图 7A 至 7C 是说明根据本发明的一个方式的显示装置的制造方法的图；
- [0033] 图 8A 至 8C 是说明根据本发明的一个方式的显示装置的制造方法的图；
- [0034] 图 9A 至 9C 是说明根据本发明的一个方式的显示装置的制造方法的图；
- [0035] 图 10A 至 10D 是说明可以应用于本发明的一个方式的多级灰度掩模的图；
- [0036] 图 11 是根据本发明的一个方式的显示装置的截面图；
- [0037] 图 12A 至 12C 是说明根据本发明的一个方式的显示装置的图；

- [0038] 图 13A 和 13B 是说明根据本发明的一个方式的显示装置的图；
- [0039] 图 14A 至 14D 示出根据本发明的一个方式的电子设备的图；
- [0040] 图 15 示出根据本发明的一个方式的电子设备的主要结构的框图。

具体实施方式

[0041] 下面,将参照附图说明本发明的实施方式。但是,本发明可以通过多种不同的方式来实施,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在本实施方式所记载的内容中。注意,有时在本说明书中的所有附图中,使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略其重复说明。

[0042] 实施方式 1

[0043] 在本实施方式中,关于具有薄膜晶体管(以下称为 TFT)的显示装置及其制造工序,使用图 1 至图 4 来进行说明。

[0044] 在 TFT 中,与使用 p 型的半导体相比使用 n 型的半导体作为半导体膜时载流子的迁移率更高,所以 n 型的半导体更适合用于形成驱动电路。但是在本实施方式中,作为 TFT 既可以采用 n 型也可以采用 p 型。无论使用任一极性的 TFT,只要使形成在相同衬底上的所有 TFT 的极性一致,就可以抑制工序数目。另一方面,当使用 p 型和 n 型的双方时,可以形成低耗电量的驱动电路。在此,对使用有 n 沟道型的 TFT 的像素 TFT 及其制造工序进行说明。

[0045] 图 1 是具有使用本实施方式的有源矩阵衬底的 TFT 的显示装置的平面图的一个例子。在图 1 中,为了简化,表示以矩阵状的方式配置的多个像素中的一个像素的结构。图 3 是沿着图 1 中的 X-Z-W 的截面图,并且图 4 是 Y-Z-W 的截面。

[0046] 如图 1、图 3 以及图 4 所示,有源矩阵衬底在透光衬底 100 上具有互相平行地设置的多个扫描信号线 101 以及与各扫描信号线 101 交叉的多个数据信号线 102。扫描信号线 101 设置在相对于衬底平面的横向上,并且数据信号线 102 设置在相对于衬底平面的纵向上。这里,纵向以及横向为可以任意取决的方向,在长方形的衬底平面上短边的方向既可以为纵向,也可以为横向。另外,还具有平行于各扫描信号线 101 的多个辅助电容线 103。数据信号线 102 由第一导电膜形成,并且扫描信号线 101 以及辅助电容线 103 由第二导电膜形成。此外,以其在外围端部与扫描信号线 101 以及数据信号线 102 重合的方式在被扫描信号线 101 和数据信号线 102 围绕的区域中设置有由透光导电膜构成的像素电极 110。

[0047] 再者,在扫描信号线 101 和数据信号线 102 的交叉部附近设置有用作开关元件的 TFT。该 TFT 包括由第一导电膜构成的栅电极 104;栅电极 104 上的栅极绝缘膜 111;栅极绝缘膜 111 上的半导体膜 105;半导体膜 105 上的添加有赋予一种导电型的杂质元素的杂质半导体膜 112a、112b;以及添加有赋予一种导电型的杂质元素的杂质半导体膜 112a、112b 上的源电极或漏电极 106a、106b。注意,在本实施方式中使用的 TFT 是具有沟道蚀刻结构的反交错型 TFT。但是,可以应用于本实施方式的 TFT 不局限于此,只要是不脱离本发明的宗旨及其范围就可以变换其方式。

[0048] 在 TFT 部中,栅电极 104 和扫描信号线 101 通过栅极绝缘膜 111 中的开口部 107 电连接。此外,源电极或漏电极 106a、106b 的一方和数据信号线 102 通过栅极绝缘膜 111

中的开口部 108 电连接。另外,源电极或漏电极 106a、106b 的另一方和像素电极 110 通过用于进行钝化膜 113 以及像素电极 110 的平坦化的平坦化膜 114 以及钝化膜 113 中的开口部 109 电连接。注意,由于源电极和漏电极是根据其电极的电位而决定的,所以根据电极的电位切换源电极和漏电极的位置。另外,钝化膜是指用于防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质侵入半导体层的保护膜。

[0049] 在辅助电容部中,在开口部 115 中将由第二导电膜构成的辅助电容线 103 用作下部电极,仅将钝化膜 113 用作介电薄膜夹在中间,将像素电极 110 用作上部电极。

[0050] 图 2A 至 2D 是示出按成膜顺序重叠各个层的状态的图。图 2A 中的数据信号线 102 和栅电极 104 的图案由第一导电膜形成。在图 2B 中的栅极绝缘膜 111 上,在 TFT 部中形成半导体膜 105 和添加有赋予一种导电型的杂质元素的杂质半导体膜 112a、112b 的图案。注意,图 2B 没有示出栅极绝缘膜 111 和添加有赋予一导电型的杂质元素的杂质半导体膜 112a、112b。图 2C 中的扫描信号线 101、辅助电容线 103 和源电极或漏电极 106a、106b 由第二导电膜形成。在图 2D 中的源电极或漏电极 106a、106b 上的钝化膜 113 以及平坦化膜 114 中,形成开口部 109 以及开口部 115。另外,在钝化膜 113 以及平坦化膜 114 上还形成由透光导电膜构成的像素电极 110。注意,图 2D 没有示出钝化膜 113 以及平坦化膜 114。

[0051] 由于通过采用上述像素结构,可以在辅助电容部中仅使用钝化膜用作介电薄膜,所以可以将介电薄膜的厚度形成得薄。由此,可以将辅助电容部的面积形成得窄,从而可以提高像素部的开口率。

[0052] 此外,由于可以使用单层的导电膜来形成数据信号线而无需设置通过开口部的连接,所以不会发生起因于接触电阻的信号延迟。由此,可以降低数据信号的布线延迟,尤其可以制造品质优良的大型显示装置。再者,即使假设在数据信号线中发生接触不良的情况下,也只会造成点缺陷而不会造成线缺陷。因此,所显示的图像的缺陷变得不显眼而可以提高图像质量和可靠性。此外,从大量生产的观点来看,可以提高成品率。

[0053] 另外,由于像素容量部的像素电极和相对电极之间没有多余的电极,所以施加在液晶上的电场均匀,从而图像质量提高。

[0054] 此外,由于通过使用平坦化膜,设置在最上层的像素电极不受到在其下层的结构物的凹凸形状的影响而变得平坦,所以可以抑制起因于凹凸形状的液晶取向的错乱,从而实现理想的液晶的取向的控制。由此可以实现高品质的图像显示。此外,由于像素电极和数据信号线、像素电极和扫描信号线之间的寄生电容可以通过平坦化膜的插入而明显降低,所以可以使像素电极的外围端部和数据信号线以及扫描信号线重叠,从而可以实现像素的高开口率化。

[0055] 另外,由于可以将辅助电容线设置在数据信号线上,即使在像素电极、辅助电容线以及数据信号线重合的部分也可以形成辅助电容部。所以,可以使辅助电容线的面积减少相当于该重合部分的面积,从而可以实现像素的高开口率化。

[0056] 另外,至于 HDTV(高清晰度电视, High Definition Television) 规格的像素等,将扫描信号线的相邻间隔设定得比数据信号线的相邻间隔宽。所以,通过在与扫描信号线相同的方向上延伸设置辅助电容线可以扩大与相邻的扫描信号线之间的间隔,从而可以降低线间电容(寄生电容)。此外,由于扫描信号线的相邻间隔比数据信号线的相邻间隔宽,所以在扫描信号线间比在数据信号线间更容易设置辅助电容线。

[0057] 以下,对制造方法进行详细说明。图 5A 至 9C 是示出具有 TFT 的显示装置的制造工序的图。在图 5A 至 9C 中,Y-Z-W 对应于图 1 中的线 Y-Z-W 的截面。

[0058] 在透光衬底 200 上形成第一导电膜,来形成数据信号线 201 以及栅电极 (202 参照图 5A)。作为透光衬底 200,可以使用通过熔化法或浮法制造的无碱玻璃衬底例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等;还可以使用石英、具有可承受本制造工序的处理温度的耐热性的塑料衬底等。作为透光衬底 200 的尺寸可以采用 320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者 2850mm×3050mm 等。

[0059] 由于第一导电膜用作布线,所以优选采用低电阻材料的铝或铜。可以通过使用铝或铜,降低信号延迟,从而实现高图像质量化。此外,通过使用钨、硅、铜等与铝的合金;或钨、硅、铜等与铝的混合物,可以抑制小丘、晶须 (whiskers),并且对电迁移、应力迁移有效。同理,还可以使用硅等与铜的合金。此外,还可以根据进行布线加工时的蚀刻溶液来选择这些材料。数据信号线 201、栅电极 202 可以通过溅射法、真空蒸镀法、或有机金属气相生长法 (MOCVD) 在透光衬底 200 上形成导电膜,通过光刻技术或喷墨法在该导电膜上形成掩模层,并且使用该掩模层对导电膜进行蚀刻来形成。另外,也可以使用银、金、铜等导电纳米膏通过喷墨法喷射并焙烧来形成数据信号线 201、栅电极 202。

[0060] 当使用铝或铜的单体作为第一导电膜时,由于施加在第一导电膜与衬底之间的应力或由于后面的制造工序而施加的热历史而产生如小丘、晶须等的突起物。由于该突起物破坏在其上形成的栅极绝缘膜而造成电短路等不良,所以优选层叠具有阻挡性的如钼、钛、钨、钽等的高熔点金属或其氮化物来形成阻挡层。尤其是在使用铜的情况下,由于铜有可能扩散到由热而成为沟道形成区域的 I 型非晶硅膜中,所以优选形成阻挡层。至于阻挡层,既可以设置在透光衬底 200 和数据信号线 201 以及栅电极 202 之间,又可以设置在数据信号线 201 以及栅电极 202 的上层。

[0061] 注意,在数据信号线 201、栅电极 202 上形成半导体膜、布线,因此优选将其端部加工为正锥形以便防止断开、电短路。

[0062] 接着,在数据信号线 201、栅电极 202 上依次形成栅极绝缘膜 203、半导体膜 204、添加有赋予一种导电型的杂质元素的杂质半导体膜 205 (参照图 5B)。

[0063] 另外,优选以不暴露于大气的方式连续地形成栅极绝缘膜 203、半导体膜 204、添加有赋予一种导电型的杂质元素的杂质半导体膜 205。通过以不暴露于大气的方式连续地形成栅极绝缘膜 203、半导体膜 204、添加有赋予一种导电型的杂质元素的杂质半导体膜 205,可以在不受到大气成分或在大气中悬浮的污染杂质元素的污染的状态下形成各个叠层界面。因此,可以降低薄膜晶体管的特性的不均匀性。

[0064] 栅极绝缘膜 203 可以通过 CVD 法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成。在本实施方式中,使用氮化硅膜作为栅极绝缘膜 203。由于氮化硅膜具有高相对介电常数,而优选用作栅极绝缘膜。此外,还可以用作阻挡包含在玻璃衬底中的钠等的碱金属离子扩散到半导体膜 204 的阻挡膜。注意,另外,作为栅极绝缘膜 203,还可以依次层叠氮化硅膜或氮氧化硅膜以及氧化硅膜或氧氮化硅膜而形成。另外,栅极绝缘膜 203 也可以不采用两层结构,而采用如下三层结构,即从衬底一侧依次层叠氮化硅膜或氮氧

化硅膜、氧化硅膜或氧氮化硅膜、以及氮化硅膜或氮氧化硅膜。再者,优选使用频率为 1GHz 的微波等离子体 CVD 装置形成栅极绝缘膜 203。使用微波等离子体 CVD 装置形成的氮化硅膜、氮氧化硅膜、氧氮化硅膜的耐压性高,所以可以提高后面形成的薄膜晶体管的可靠性。

[0065] 作为栅极绝缘膜 203 的三层叠层结构的例子,也可以在栅电极 202 以及数据信号线 201 上形成氮化硅膜或氮氧化硅膜作为第一层,形成氧氮化硅膜作为第二层,形成氮化硅膜作为第三层,并且在最上层的氮化硅膜上形成半导体膜。在此情况下,第一层的氮化硅膜或氮氧化硅膜的厚度优选大于 50nm,并且该膜发挥作为阻挡钠等的杂质的阻挡膜的效果以及防止栅电极的小丘的产生和栅电极的氧化等的效果。第三层的氮化硅膜发挥提高半导体膜的紧密性的效果以及防止氧化的效果。

[0066] 如上所述,通过在栅极绝缘膜 203 的表面上形成极薄的氮化膜如氮化硅膜,可以提高半导体膜的紧密性。氮化膜可以使用等离子体 CVD 法形成,也可以通过利用微波的高密度且低温的等离子体的处理进行氮化处理。另外,也可以在对反应室进行硅烷冲洗处理 (silane flush treatment) 时形成氮化硅膜、氮氧化硅膜。

[0067] 这里,氧氮化硅膜指的是在其组成上氧含量多于氮含量的膜,在通过卢瑟福背散射光谱学法 (RBS, 即 Rutherford Backscattering Spectrometry) 及氢前向散射分析 (HFS, 即 Hydrogen Forward Scattering) 进行测量的情况下,作为其浓度范围包含 :50 原子%至 70 原子%的氧 ;0.5 原子%至 15 原子%的氮 ;25 原子%至 35 原子%的 Si ;以及 0.1 原子%至 10 原子%的氢。另一方面,氮氧化硅膜指的是在其组成上氮含量多于氧含量的膜,在通过 RBS 及 HFS 进行测量的情况下,作为其浓度范围包含 :5 原子%至 30 原子%的氧 ;20 原子%至 55 原子%的氮 ;25 原子%至 35 原子%的 Si ;以及 10 原子%至 30 原子%的氢。注意,假设在将构成氧氮化硅膜或氮氧化硅膜的原子的总计设为 100 原子%的情况下,氮、氧、硅及氢的含有比率包含在上述范围内。

[0068] 栅极绝缘膜的材料以及成膜方法的选择成为决定膜质、膜特性的重要因素。在现有的将栅极绝缘膜以及钝化膜用作辅助电容部的介电薄膜的情况下,在形成辅助电容部时需要考虑栅极绝缘膜的相对介电常数。但是在本实施方式中,由于仅使用钝化膜作为辅助电容部的介电薄膜,所以至于栅极绝缘膜只需考虑 TFT 特性、绝缘耐压性等的 TFT 一侧的设计即可。

[0069] 半导体膜 204 为没有添加足以赋予导电型程度的杂质元素的半导体膜,可以使用非晶半导体、微晶半导体、或多晶半导体形成。在本实施方式中,使用非晶硅作为半导体膜 204。

[0070] 在形成 n 沟道型薄膜晶体管的情况下,作为添加有赋予一种导电型的杂质元素的杂质半导体膜 205 的典型杂质元素添加磷即可,即对于氢化硅添加 PH_3 等的杂质气体即可。此外,在形成 p 沟道型薄膜晶体管的情况下,作为典型杂质元素添加硼即可,即对于氢化硅添加 B_2H_6 等的杂质气体即可。添加有赋予一种导电型的杂质元素的杂质半导体膜 205 可以由非晶半导体、微晶半导体或多晶半导体形成。在本实施方式中,作为添加有赋予一种导电型的杂质元素的杂质半导体膜 205 使用添加有高浓度的磷的非晶硅。另外,添加有赋予一种导电型的杂质元素的杂质半导体膜 205 的厚度设定为 2nm 至 50nm (优选为 10nm 至 30nm) 即可。注意,不需要一定形成添加有赋予一种导电型的杂质元素的杂质半导体膜 205。在该情况下,可以以与添加有赋予一种导电型的杂质元素的杂质半导体膜 205 相同的方式对半

导体膜 204 添加杂质元素来形成薄膜晶体管的源区域以及漏区域。

[0071] 接下来,在半导体膜 204 以及添加有赋予一种导电型的杂质元素的杂质半导体膜 205 上形成掩模层 206a 和 206b(参照图 5C)。

[0072] 掩模层 206a 和 206b 可以通过利用多级灰度(高级灰度)掩模的曝光来形成。此外,掩模层 206a 和 206b 由抗蚀剂形成。作为抗蚀剂可以使用正型抗蚀剂或负型抗蚀剂。在此,使用正型抗蚀剂。

[0073] 然后,作为曝光掩模使用多级灰度掩模,对抗蚀剂照射光,对抗蚀剂进行曝光。

[0074] 在此,关于使用多级灰度掩模的曝光,参照图 10A 至 10D 说明。

[0075] 多灰级掩模是由紫外线等的光完全透过的光透过部、通过遮光、吸收光等减少光的光半透过部以及完全遮光的光遮光部的三种部分构成。所以,多级灰度掩模可以进行三种级别的曝光,并且透过的光具有多种强度。通过一次的曝光及显影工序,可以形成具有多种(典型为两种)厚度区域的抗蚀剂掩模。因此,通过使用多级灰度掩模,可以缩减曝光掩模的数目。

[0076] 作为多级灰度掩模的代表例,可以举出图 10A 所示的灰色调掩模 301a 以及图 10C 所示的半色调掩模 301b。

[0077] 如图 10A 所示,灰色调掩模 301a 由透光衬底 302 以及形成在其上的光遮光部 303 及为光半透过部的衍射光栅 304 构成。注意,光透过部是指透光衬底 302 中的没有形成有光遮光部 303 以及衍射光栅 304 的部分。在光遮光部 303 中,透光率为 0%。另一方面,衍射光栅 304 可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制透光率。注意,可以使用具有周期性的狭缝、点、网眼以及具有非周期性的狭缝、点、网眼的双方作为衍射光栅 304。

[0078] 作为透光衬底 302,可以使用石英等的透光衬底。光遮光部 303 及衍射光栅 304 可以使用铬或氧化铬等的吸收光的遮光材料形成。

[0079] 在对灰色调掩模 301a 照射曝光光线的情况下,如图 10B 所示,在光遮光部 303 中,透光率 305 为 0%,且在不设置有光遮光部 303 及衍射光栅 304 的区域中,透光率 305 为 100%。另外,在衍射光栅 304 中,可以在 10%至 70%的范围内调整透光率。通过调整衍射光栅的狭缝、点或网眼的间隔及栅距可以调整衍射光栅 304 中的透光率。

[0080] 如图 10C 所示,半色调掩模 301b 由透光衬底 302 以及形成在其上的光半透过部 306 和光遮光部 307 构成。作为光半透过部 306 可以使用 MoSiN、MoSi、MoSiO、MoSiON、CrSi 等。光遮光部 307 可以使用铬或氧化铬等吸收光的遮光材料形成。

[0081] 在对半色调掩模 301b 照射曝光光线的情况下,如图 10D 所示,在光遮光部 307 中,透光率 308 为 0%,且在不设置有光遮光部 307 及光半透过部 306 的区域中,透光率 308 为 100%。另外,在仅设置有光半透过部 306 的部分中,可以在 10%至 70%的范围内调整透光率。仅设置有光半透过部 306 的部分中的透光率可以根据光半透过部 306 的材料调整。

[0082] 通过使用如上所示的多级灰度掩模来进行曝光之后进行显影,可以形成具有膜厚不同的区域的掩模层 206a 和 206b(参照图 5C)。

[0083] 接着,使用掩模层 206a 和 206b 对栅极绝缘膜 203、半导体膜 204 以及添加有赋予一种导电型的杂质元素的杂质半导体膜 205 进行蚀刻,以形成到达数据信号线 201 的开口部 207(参照图 6A)。另外,此时在沿着图 1 所示的 X-Z 的截面中,也同样对栅极绝缘膜 203、

半导体膜 204 以及添加有赋予一种导电型的杂质元素的杂质半导体膜 205 进行蚀刻,形成到达栅电极的开口部。

[0084] 接着,对掩模层 206a 和 206b 进行灰化。其结果,掩模层 206a 和 206b 的面积缩小且其厚度变成薄。此时,厚度薄的区域的掩模层 206a 和 206b 的抗蚀剂被去除,可以形成掩模层 208(参照图 6B)。注意,灰化是指使通过放电等而产生的活性氧分子、臭氧分子或氧原子等与为有机物的抗蚀剂起化学作用而使其灰化来去除抗蚀剂的方法。

[0085] 使用掩模层 208 对半导体膜 204 及添加有赋予一种导电型的杂质元素的杂质半导体膜 205 进行蚀刻,来形成半导体膜 209 及添加有一种导电型的杂质元素的杂质半导体膜 210(参照图 6C)。然后,去除掩模层 208。

[0086] 通过将多级灰度掩模用作曝光掩模来形成的掩模层成为具有多种厚度的形状,并通过进行灰化可以进一步改变其形状,所以可以用于加工为不同的图案的多个蚀刻工序。因此,使用一个多级灰度掩模可以形成对应于至少两种以上的不同的图案的掩模层。由此,可以减少曝光掩模数且还可以缩减对应的光刻工序,所以可以实现工序的简化。

[0087] 另外,当不使用多级灰度掩模时,优选对半导体膜 204 以及添加有赋予一种导电型的杂质元素的杂质半导体膜 205 进行蚀刻,形成半导体膜 209 以及添加有赋予一种导电型的杂质元素的杂质半导体膜 210,然后形成开口部 207。

[0088] 在开口部 207、栅极绝缘膜 203、半导体膜 209 以及添加有一种导电型的杂质元素的杂质半导体膜 210 上形成成为源电极、漏电极以及扫描信号线的第二导电膜 211(参照图 7A)。通过开口部 207,第二导电膜的成为源电极或漏电极的部分与数据信号线 201 连接。另外,此时也在沿着图 1 的 X-Z 的截面中,通过栅电极上的开口部,第二导电膜的成为扫描信号线的部分与栅电极连接。

[0089] 作为第二导电膜 211,优选与第一导电膜同样,使用为低电阻材料的铝或铜。通过使用铝或铜,可以降低信号延迟,从而实现高图像质量化。此外,通过使用钹、硅、铜等与铝的合金;或钹、硅、铜等与铝的混合物,可以抑制小丘、晶须,并且对电迁移、应力迁移有效。由于同理,还可以使用硅等与铜的合金。此外,优选的是,使用具有阻挡性的如钼、钛、钨、钽等的高熔点金属或由其氮化物形成阻挡层,并将上述低电阻材料夹在其间。此时,有如下效果:低电阻材料的下侧的高熔点金属防止添加有赋予一种导电型的杂质元素的杂质半导体膜 210 与铝或铜互相扩散,并且上侧的高熔点金属防止起因于在与像素电极连接时的电池反应的腐蚀等。

[0090] 使用溅射法、真空蒸镀法或有机金属气相生长法(MOCVD)形成第二导电膜 211 即可。此外,也可以使用丝网印刷法、喷墨法等喷射银、金、铜等的导电纳米膏并进行焙烧来形成第二导电膜 211。

[0091] 在第二导电膜 211 上形成掩模层 212a 至 212c(参照图 7B)。

[0092] 使用掩模层 212a 至 212c 对添加有赋予一种导电型的杂质元素的杂质半导体膜 210、第二导电膜 211 进行蚀刻,来形成添加有赋予一种导电型的杂质元素的杂质半导体膜 210a 和 210b、源电极或漏电极 213a 和 213b、辅助电容线 214(参照图 7C)。此时,也优选对半导体膜 209 进行蚀刻,并使半导体膜 209 的截面形状为凹状,从而形成沟道蚀刻型的薄膜晶体管。由此,可以将添加有赋予一种导电型的杂质元素的杂质半导体膜 210a 和 210b 完全分断,从而可以防止电短路。另外,在沿着图 1 所示的 X-Z 的截面中,通过对第二导电膜

进行蚀刻来形成扫描信号线。

[0093] 接着,在源电极或漏电极 213a 和 213b、辅助电容线 214、添加有赋予一种导电型的杂质元素的杂质半导体膜 210a 和 210b、半导体膜 209 以及栅极绝缘膜 203 上形成钝化膜 215(参照图 8A)。

[0094] 钝化膜 215 可以与栅极绝缘膜 203 同样形成。注意,钝化膜 215 用于防止在大气中悬浮的有机物、金属物或水蒸气等污染杂质的侵入,所以优选采用致密的膜。另外,由于钝化膜 215 在辅助电容部中用作介电薄膜,所以优选其相对介电常数高。

[0095] 钝化膜 215 可以利用 CVD 法或溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成。在本实施方式中,层叠两层氮化硅膜作为钝化膜 215。氮化硅膜相对介电常数高而适用于钝化膜。此时,将上层的氮化硅膜形成为厚度薄且致密的结构,并且将下层的氮化硅膜形成为厚度厚且粗糙的结构。具有致密结构的上层的氮氧化硅膜防止污染杂质的侵入。此外,即使污染杂质穿过上层的氮化硅膜,下层的厚的氮化硅膜也防止污染杂质污染至半导体元件。由于在该两层结构,下层的厚的氮化硅膜以高速形成,并且上层的薄的氮化硅膜以较长时间来形成,所以在批量生产时处理量高。当然,钝化膜 215 的结构不限于此。既可以使用单层结构,又可以使用自由组合氧化硅膜、氮化硅膜、氧氮化硅膜、以及氮氧化硅膜中的两层以上而成的叠层结构。再者,优选使用频率为 1GHz 的微波等离子体 CVD 装置来形成钝化膜 215。使用微波等离子体 CVD 装置形成的氮化硅膜、氮氧化硅膜、氧氮化硅膜的耐压性高,从而可以提高后面形成的薄膜晶体管的可靠性。另外,氮化硅膜既可以通过等离子体 CVD 法形成,又可以通过利用微波的高密度且低温的等离子体的处理进行氮化处理来形成。另外,还可以在对反应室进行硅烷冲洗处理时形成氮化硅膜、氮氧化硅膜。

[0096] 接下来,在钝化膜 215 上形成平坦化膜 216。通过涂敷感光性有机树脂材料来形成平坦化膜 216(参照图 8B)。作为有机树脂材料,使用聚酰亚胺类、聚酯类、聚丙烯酸酯类等的材料。由于这些有机树脂材料的相对介电常数比氮化硅等的无机绝缘材料的相对介电常数低,即 2 至 3 左右,所以可以降低导电膜之间的寄生电容。

[0097] 接下来,在 TFT 部中,在钝化膜 215 以及平坦膜 216 中形成开口部 217,以便使像素电极 219 与源电极或漏电极 213b 连接。另一方面,在辅助电容部中,只在平坦化膜 216 中形成开口部 218。此时,平坦化膜 216 利用光刻,而钝化膜 215 利用蚀刻来形成开口部。

[0098] 这里,为了 TFT 部的开口部 217 和辅助电容部的开口部 218 由相同掩模形成,而采用多级灰度掩模。通过以形成开口部 217 的部分上形成光透过部且形成开口部 218 的部分上形成光半透过部的方式设置多级灰度掩模并进行紫外线的照射,在由感光性有机树脂材料的平坦化膜 216 中形成开口,并形成开口部 220 以及截面形状为凹状的凹部 221(参照图 8C)。这里感光性有机树脂材料是指感光部分因显影溶解而被去除的正型感光性有机树脂材料。

[0099] 由于 TFT 部的源电极或漏电极 213b 上方的平坦化膜 216 相当于多级灰度掩模的光透过部,所以强度强的紫外线直接照射到平坦化膜 216 上。由此,平坦化膜 216 的底部也受到紫外线的照射,而包含在有机树脂材料中的感光剂从阻止溶解的状态变为促进溶解的状态。另一方面,由于辅助电容部的辅助电容线 214 的上方的平坦化膜 216 相当于多级灰度掩模的光半透过部,所以紫外线的强度减弱。由此,紫外线不到达有机树脂材料的底部,所以在有机树脂材料的底部感光剂不发生变化。另外,由于上述以外的平坦化膜 216 相当

于多级灰度掩模的光遮光部,所以包含在有机树脂材料中的感光剂不发生变化。

[0100] 然后,通过进行显影,由紫外线的照射而获得高溶解度比的含有感光剂的部分由于有机碱溶液而被去除。由此,在开口部 220 中,平坦化膜 216 被完全去除,且钝化膜 215 露出。在凹部 221 中,一定的厚度的平坦化膜 216 残留在钝化膜 215 上。

[0101] 接下来,通过蚀刻去除露出在开口部 220 中的钝化膜 215,形成开口部 222。此时,由于在凹部 221 中残留有平坦化膜 216,所以钝化膜 215 不被去除(参照图 9A)。

[0102] 接下来,通过灰化处理去除残留在凹部 221 中的平坦化膜 216,形成开口部 218。此时,通过使用氧气体等离子体等的各向同性灰化处理,平坦化膜 216 在横向上也被去除。由此,开口部 222 稍微扩大,形成从钝化膜 215 至平坦化膜 216 具有阶梯形状的开口部 217(参照图 9B)。

[0103] 将多级灰度掩模作为曝光掩模并进行了光刻的平坦化膜 216 成为具有多种厚度的形状,并且通过进行灰化可以进一步改变其形状。所以,使用一个多级灰度掩模可以将平坦化膜 216 形成为至少两种以上的不同的图案。由此,可以减少曝光掩模数,并可以减少对应的光刻工序,从而可以实现工序的简化以及成本的缩减。所以,可以低成本地生产高图像质量、高开口率等的高质量的显示装置。

[0104] 最后,在平坦化膜 216、开口部 217 以及开口部 218 上形成透光导电膜,并将其图案形成为像素电极 219 的形状(参照图 9C)。

[0105] 透光导电膜可以使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、添加有氧化硅的氧化铟锡等的具有透光性的导电材料。

[0106] 另外,可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成透光导电膜。优选的是,通过使用导电组成物形成的透光导电膜的薄层电阻为 $10000 \Omega / \square$ 以下,波长 550nm 中的透光率为 70% 以上。另外,包含在导电组成物中的导电高分子的电阻率优选为 $0.1 \Omega \cdot \text{cm}$ 以下。

[0107] 作为导电高分子,可以使用所谓的 π 电子共轭类导电高分子。例如,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些两种以上的共聚物等。

[0108] 通过上述工序,形成本实施方式的沟道蚀刻结构的反交错型薄膜晶体管。

[0109] 根据本实施方式的结构,在辅助电容部中,可以仅使用钝化膜用作介电薄膜,所以可以将介电薄膜的厚度形成得薄。由此,可以使辅助电容部的面积变窄,从而提高像素部的开口率。

[0110] 此外,由于可以使用单层的导电膜来形成数据信号线而无需设置通过开口部的连接,所以不会发生起因于接触电阻的信号延迟。由此,可以降低数据信号的布线延迟,尤其可以制造品质优良的大型显示装置。再者,即使假设在数据信号线中发生接触不良的情况下,也只会造成点缺陷而不会造成线缺陷。因此,所显示的图像的缺陷变得不显眼而可以提高图像质量和可靠性。此外,从大量生产的观点来看,可以提高成品率。

[0111] 另外,由于像素电极形成在平坦化膜上,在像素电极和由相对电极构成的像素电容量部之间没有多余的电极,所以施加在液晶上的电场均匀,从而图像质量提高。

[0112] 此外,由于通过使用平坦化膜,设置在最上层的像素电极不受到在其下层的结构物的凹凸形状的影响而变得平坦,所以可以抑制起因于凹凸形状的液晶取向的错乱,从而

实现理想的液晶的取向的控制。由此可以实现高品质的图像显示。此外,由于像素电极和数据信号线、像素电极和扫描信号线之间的寄生电容通过平坦化膜的插入而可以明显降低,所以可以使像素电极的外围端部和数据信号线以及扫描信号线重叠,从而可以提高像素的高开口率。

[0113] 另外,通过在平坦化膜的光刻中使用多级灰度掩模,可以不增加光掩模数地制造显示装置。因此,通过减少光掩模数,可以简化光刻工序,而抑制制造成本的增加。所以,可以低成本地生产高图像质量、高开口率等的高质量的显示装置。

[0114] 在本发明中,显示装置包括显示元件。如本实施方式所示作为显示元件可以优选地使用液晶元件(液晶显示元件)。另外,也可以使用将称作电致发光(以下也称作“EL”)的呈现发光的有机物、无机物或包含有机物及无机物的混合物的层介于电极之间的发光元件(EL元件)。另外,也可以应用电子墨水等的利用电作用使对比度变化的显示媒介。注意,作为使用EL元件的显示装置可以举出EL显示器,作为使用液晶元件的显示装置可以举出液晶显示器、透过型液晶显示器或半透过型液晶显示器,并且作为使用电子墨水的显示装置可以举出电子纸。

[0115] 另外,显示装置包括处于其中密封有显示元件的状态的面板以及处于该面板上安装有包含控制器的IC等的状态的模块。再者,本发明涉及相当于在制造该显示装置的工序中的完成显示元件之前的一个形态的元件衬底,该元件衬底在多个像素中分别具备用于将电流提供给显示元件的单元。具体地说,元件衬底既可以是只形成有显示元件的像素电极层的状态,又可以是形成成为像素电极层的导电膜之后且进行蚀刻来形成像素电极层之前的状态,任何状态均相当于本发明。

[0116] 在本说明书中,显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外,安装有连接器如FPC(柔性印刷电路)、TAB(卷带式自动接合)胶带或TCP(带式载体封装)的模块、将印刷线路板设置在TAB胶带或TCP端部的模块或使用COG(玻璃上芯片)方式将IC(集成电路)直接安装到显示元件的模块都包括在显示装置内。

[0117] 实施方式2

[0118] 本实施方式是在实施方式1中的薄膜晶体管的形状不同的例子。因此,其它部分都可以与实施方式1同样进行,而省略与实施方式1同样的部分或具有同样的功能的部分以及工序的重复的说明。

[0119] 图11表示薄膜晶体管400,该薄膜晶体管400是本实施方式的具有沟道蚀刻结构的反交错型薄膜晶体管。

[0120] 在图11中,在衬底401上设置有包括栅电极402、栅极绝缘膜403、微晶半导体膜404、缓冲层405、添加有赋予一种导电型的杂质元素的杂质半导体膜406a和406b、源电极或漏电极407a和407b的薄膜晶体管400,且以覆盖薄膜晶体管400的方式设置有钝化膜408。

[0121] 在本实施方式中,使用微晶半导体膜404代替在实施方式1中的由非晶硅构成的半导体膜。再者,在微晶半导体膜404与添加有赋予一种导电型的杂质元素的杂质半导体膜406a和406b之间形成缓冲层405。

[0122] 微晶半导体膜404、缓冲层405、添加有赋予一种导电型的杂质元素的杂质半导体膜406a和406b的成膜以及蚀刻工序与在实施方式1中的半导体膜209和添加有赋予一种

导电型的杂质元素的杂质半导体膜 210a 和 210b 的成膜以及蚀刻工序相同。

[0123] 由于其结构为在微晶半导体膜 404 上设置缓冲层 405 的结构,所以可以防止在进行工序时损坏微晶半导体膜 404(在进行蚀刻时发生的由等离子体的自由基或蚀刻剂所导致的膜厚降低、氧化等)。因此可以提高薄膜晶体管 400 的可靠性。

[0124] 也可以在进行了氢等离子体处理的栅极绝缘膜 403 的表面上形成微晶半导体膜 404。当在受到氢等离子体的作用的栅极绝缘膜 403 上形成微晶半导体膜 404 时,可以促进微晶的晶体生长。另外,可以降低栅极绝缘膜 403 及微晶半导体膜 404 之间的界面的晶格畸变,并可以提高栅极绝缘膜 403 及微晶半导体膜 404 的界面特性。因此,所获得的微晶半导体膜 404 的电特性和可靠性高。

[0125] 关于形成栅极绝缘膜 403、微晶半导体膜 404、缓冲层 405、以及添加有赋予一种导电型的杂质元素的杂质半导体膜 406a 和 406b 的反应室,既可以使用同一个反应室来进行处理,又可以根据膜的种类而使用不同的反应室来进行处理。

[0126] 在将衬底搬入到反应室并进行成膜之前,优选对反应室进行清洗处理、冲洗(洗涤)处理(使用氢作为冲洗物质的氢冲洗、使用硅烷作为冲洗物质的硅烷冲洗等)以及对各个反应室的内墙利用保护膜进行涂层的处理(也称作预涂处理)。预涂处理是一种处理,即通过使成膜气体流入反应室中并进行等离子体处理,预先使用形成的保护膜薄薄地覆盖反应室内侧。通过冲洗处理、预涂处理,可以防止反应室内的氧、氮、氟等的杂质污染将形成的膜。

[0127] 另外,也可以不暴露于大气地连续形成栅极绝缘膜 403、微晶半导体膜 404、缓冲层 405 以及添加有赋予一种导电型的杂质元素的杂质半导体膜 406a 和 406b。通过不暴露于大气地连续形成栅极绝缘膜 403、微晶半导体膜 404、缓冲层 405 以及添加有赋予一种导电型的杂质元素的杂质半导体膜 406a 和 406b,可以在不受到大气成分或悬浮在大气中的污染杂质元素的污染的状态下形成各个叠层界面。因此,可以降低薄膜晶体管特性的不均匀性。

[0128] 作为栅极绝缘膜 403 的三层叠层结构的例子,也可以采用如下结构,即在栅电极 402 上层叠用作第一层的氮化硅膜或氮氧化硅膜、用作第二层的氧氮化硅膜、用作第三层的氮化硅膜,并且在最上层的氮化硅膜上形成微晶半导体膜。在此情况下,第一层的氮化硅膜或氮氧化硅膜的厚度优选大于 50nm,该膜发挥作为阻挡钠等的杂质的阻挡膜的效果,以及防止栅电极的小丘的产生和栅电极的氧化等的效果。第三层的氮化硅膜发挥提高微晶半导体膜的紧密性的效果、以及当进行对微晶半导体膜进行激光照射的 LP 处理时防止氧化的效果。

[0129] 像这样,通过在栅极绝缘膜 403 的表面上形成极薄的氮化膜如氮化硅膜,可以提高微晶半导体膜 404 的紧密性。氮化膜既可以使用等离子体 CVD 法形成,又可以通过利用微波的高密度且低温的等离子体的处理进行氮化处理。另外,也可以在对反应室进行硅烷冲洗处理时形成氮化硅膜、氮氧化硅膜。

[0130] 另外,微晶半导体膜 404 在有意地不添加以价电子控制为目的的杂质元素时呈现微弱的 n 型导电型。由此,通过在进行成膜的同时或进行成膜之后对用作薄膜晶体管 400 的沟道形成区域的微晶半导体膜 404 添加赋予 p 型的杂质元素来控制阈值。作为赋予 p 型的杂质元素,典型有硼,优选将 B_2H_6 、 BF_3 等的杂质气体以 1ppm 至 1000ppm,优选以 1ppm

至 100ppm 的比率混入到氢化硅中。并且,优选将硼浓度例如设定为 1×10^{14} atoms/cm³ 至 6×10^{16} atoms/cm³。

[0131] 微晶半导体膜 404 是包括具有非晶体和晶体结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有在自由能方面很稳定的第三状态的半导体,并且是具有短程有序以及晶格畸变的结晶,从其膜表面看的粒径为 0.5nm 至 20nm 的柱状或针状晶体对于衬底表面以法线方向生长。另外,微晶半导体和非单晶半导体混在一起。微晶半导体的典型例的微晶硅的拉曼光谱移动到比表示单晶硅的 521cm^{-1} 低频率一侧。亦即,表示单晶硅的 521cm^{-1} 和表示非晶硅的 480cm^{-1} 之间有微晶硅的拉曼光谱的高峰。此外,使该微晶半导体膜含有至少 1 原子%或更多的氢或卤素,以便饱和悬空键。进而,通过使该微晶半导体膜包含氦、氩、氙、氡等稀有气体元素而进一步助长其晶格畸变,可以获得稳定性得到提高的良好的微晶半导体膜。例如美国专利 4,409,134 号公开关于这种微晶半导体膜的记载。

[0132] 该微晶半导体膜 404 可以使用频率为几十 MHz 至几百 MHz 的高频等离子体 CVD 装置或频率为 1GHz 以上的微波等离子体 CVD 装置形成。典型地说,可以使用氢稀释 SiH_4 、 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 等的硅气体(氢化硅气体、卤化硅气体)来形成微晶半导体膜。另外,除了硅气体及氢以外,还可以利用选自氦、氩、氙、氡中的一种或多种的稀有气体元素进行稀释来形成微晶半导体膜。相对氢化硅将氢的流量比设定为 5 倍以上且 200 倍以下,优选设定为 50 倍以上且 150 倍以下,更优选设定为 100 倍。

[0133] 此外,优选将微晶半导体膜 404 的氧浓度设定为 5×10^{19} atoms/cm³ 以下,更优选为 1×10^{19} atoms/cm³ 以下,并且优选将氮及碳的浓度先分别设定为 1×10^{18} atoms/cm³ 以下。通过降低混入到微晶半导体膜中的氧、氮、及碳的浓度,可以防止微晶半导体膜 404 的导电型变为 n 型。

[0134] 微晶半导体膜 404 以厚于 0nm 且 50nm 以下,优选以厚于 0nm 且 20nm 以下的厚度形成。

[0135] 微晶半导体膜 404 用作后面要形成的薄膜晶体管 400 的沟道形成区域。通过将微晶半导体膜 404 的厚度设定为上述范围内,后面要形成的薄膜晶体管 400 成为完全耗尽型。另外,由于微晶半导体膜由微晶构成,因此与非晶半导体膜相比其电阻低。由此,关于使用微晶半导体膜的薄膜晶体管而言,表示电流电压特性的曲线的上升部分的倾斜大,并且作为开关元件的响应性优良,而可以进行高速工作。此外,通过将微晶半导体膜 404 用于薄膜晶体管 400 的沟道形成区域,可以抑制薄膜晶体管 400 的阈值电压的变动。因此,可以制造电特性的不均匀少的显示装置。

[0136] 另外,微晶半导体膜的迁移率比非晶半导体膜的迁移率高。因此,通过作为显示元件的开关使用其沟道形成区域由微晶半导体膜 404 形成的薄膜晶体管 400,可以缩小沟道形成区域的面积,即薄膜晶体管 400 的面积。由此,在每一个像素中薄膜晶体管 400 所占的面积缩小,可以提高像素的开口率。结果,可以制造分辨率高的装置。

[0137] 另外,微晶半导体膜从下侧向纵向生长并且是针状晶体。在微晶半导体膜中非晶体和晶体结构混在一起,在晶体区域和非晶体区域之间由局部应力产生裂缝而容易出现间隙。新的自由基进入该间隙而会引起晶体生长。然而,由于上方的晶体面增大,所以容易以针状向上方生长。如此,即使微晶半导体膜在纵向上生长也其成膜速度是非晶半导体膜的成膜速度的 1/10 至 1/100。

[0138] 可以使用 SiH_4 、 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 等的硅气体（氢化硅气体、卤化硅气体）并通过等离子体 CVD 法形成为非晶半导体膜的缓冲层 405。此外，可以对上述硅气体使用选自氦、氩、氦、氖中的一种或多种的稀有气体元素进行稀释来形成作为非晶半导体膜的缓冲层 405。通过使用其流量为氢化硅的流量的 1 倍以上且 20 倍以下，优选为 1 倍以上且 10 倍以下，更优选为 1 倍以上且 5 倍以下的氢，可以形成包含氢的为非晶半导体膜的缓冲层 405。此外，通过使用上述硅气体和氮或氨，可以形成包含氮的为非晶半导体膜的缓冲层 405。另外，通过使用上述硅气体和包含氟、氯、溴、或碘的气体（ F_2 、 Cl_2 、 Br_2 、 I_2 、 HF 、 HCl 、 HBr 、 HI 等），可以形成包含氟、氯、溴、或碘的作为非晶半导体膜的缓冲层 405。

[0139] 此外，作为缓冲层 405，可以将非晶半导体用作靶子并使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或 N_2O 包含在气氛中，可以形成含有氮的为非晶半导体膜的缓冲层 405。另外，通过将含有氟、氯、溴、或碘的气体（ F_2 、 Cl_2 、 Br_2 、 I_2 、 HF 、 HCl 、 HBr 、 HI 等）包含在气氛中，可以形成含有氟、氯、溴、或碘的作为非晶半导体膜的缓冲层 405。

[0140] 此外，作为缓冲层 405，也可以在微晶半导体膜的表面上使用等离子体 CVD 法或溅射法形成非晶半导体膜，然后对非晶半导体膜的表面进行使用氢等离子体、氮等离子体、卤素等离子体、或稀有气体（氦、氩、氦、氖）的等离子体的处理，来将非晶半导体膜表面氢化、氮化、或卤化。

[0141] 优选使用非晶半导体膜形成缓冲层 405。因此，在使用频率为几十 MHz 至几百 MHz 的高频等离子体 CVD 法、或微波等离子体 CVD 法形成缓冲层的情况下，优选控制成膜条件以便获得非晶半导体膜。

[0142] 典型地说，缓冲层 405 优选以 10nm 以上且 50nm 以下的厚度形成。另外，优选将包含在缓冲层中的氮、碳、以及氧的总浓度设定为 1×10^{20} atoms/cm³ 至 15×10^{20} atoms/cm³。在采用上述浓度的情况下，即使厚度为 10nm 以上且 50nm 以下也可以使缓冲层用作高电阻区域。

[0143] 也可以将缓冲层 405 的厚度设定为 150nm 以上且 200nm 以下，将所包含的碳、氮、氧的浓度分别设定为 3×10^{19} atoms/cm³ 以下，优选设定为 5×10^{18} atoms/cm³ 以下。

[0144] 通过在微晶半导体膜 404 的表面上作为缓冲层 405 形成非晶半导体膜或包含氢、氮或卤素的非晶半导体膜，可以防止包含在微晶半导体膜 404 中的晶粒表面的自然氧化。通过在微晶半导体膜 404 的表面上形成缓冲层 405，可以防止微晶粒的氧化。通过在缓冲层 405 中混入有氢及 / 或氟，可以防止氧进入微晶半导体膜 404 中。

[0145] 此外，由于使用非晶半导体膜或者包含氢、氮、或卤素的非晶半导体膜形成缓冲层 405，因此与用作沟道形成区域的微晶半导体膜 404 的电阻相比该缓冲层的电阻高。由此，在后面要形成的薄膜晶体管 400 中，形成于源电极及漏电极和微晶半导体膜之间的缓冲层用作高电阻区域。因此，可以减少薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。

[0146] 通过将微晶半导体膜 404、缓冲层 405、添加有赋予一种导电型的杂质元素的杂质半导体膜 406a 和 406b 的端部蚀刻为锥形形状，可以防止添加有赋予一种导电型的杂质元素的杂质半导体膜 406a 和 406b 和微晶半导体膜 404 直接接触。将端部的锥形角设定为 30° 至 90° ，优选为 45° 至 80° 。由此，添加有赋予一种导电型的杂质元素的杂质半导体

膜 406a 和 406b 和微晶半导体膜 404 之间的距离变得长而可以防止漏电流的产生。并且，可以防止台阶形状所导致的布线的断开。

[0147] 至于缓冲层 405, 添加有赋予一种导电型的杂质元素的杂质半导体膜 406a 和 406b 下的缓冲层和微晶半导体膜 404 的沟道形成区域上的缓冲层是由相同材料同时形成的连续膜。微晶半导体膜 404 上的缓冲层利用所包含的氢遮断外部空气和蚀刻残渣, 以保护微晶半导体膜 404。

[0148] 通过设置不包含赋予一种导电型的杂质的缓冲层 405, 可以防止包含在添加有赋予一种导电型的杂质元素的杂质半导体膜 406a 和 406b 中的赋予一种导电型的杂质和用于控制微晶半导体膜 404 的阈值电压的赋予一种导电型的杂质彼此混合。当赋予一种导电型的杂质混合时, 产生复合中心, 且产生漏电流, 从而不能获得降低截止电流的效果。

[0149] 通过如上那样设置缓冲层 405, 可以制造降低了漏电流的高耐压性的薄膜晶体管。由此, 可以可靠性高且适当地应用到用于被施加 15V 的电压的液晶显示装置的薄膜晶体管。

[0150] 通过由微晶半导体膜构成沟道形成区域, 可以获得 $1\text{cm}^2/\text{V} \cdot \text{sec}$ 至 $20\text{cm}^2/\text{V} \cdot \text{sec}$ 的电场效应迁移率。因此, 可以以该薄膜晶体管为像素部的像素的开关元件且形成扫描线 (栅极线) 一侧的驱动电路的元件而利用。

[0151] 根据本实施方式, 可以制造具有高开口率的像素且可靠性高的显示装置。通过削减曝光掩模数将光刻工序简化, 可以以低成本且高生产率制造具有可靠性的显示装置。

[0152] 实施方式 3

[0153] 在本实施方式中, 关于实施方式 2 中的对微晶半导体膜照射激光的制造工序的例子进行说明。

[0154] 当要在栅极绝缘膜上使用等离子体 CVD 法等形成微晶半导体膜时, 有时在栅极绝缘膜和包含晶体的半导体膜的界面附近会形成与结晶成分相比包含多的非晶成分的区域 (这里称作界面区域)。另外, 在使用等离子体 CVD 法等形成厚度为 10nm 左右以下的极薄微晶半导体膜的情况下, 虽然可以形成包含微晶粒的半导体膜, 但是难以在整个膜中均匀地获得包含质量好的微晶粒的半导体膜。在此情况下, 以下所示的照射激光的激光处理是有效的。

[0155] 首先, 在透光衬底上形成栅电极, 并且以覆盖栅电极的方式形成栅极绝缘膜。然后在栅极绝缘膜上作为微晶半导体膜堆积微晶硅 (SAS) 膜。将微晶半导体膜的厚度设定为 1nm 以上且小于 15nm, 更优选设定为 2nm 以上且 10nm 以下即可。尤其在厚度为 5nm (4nm 至 8nm) 时, 对激光的吸收率高, 而生产率得到提高。

[0156] 接下来, 从微晶硅膜的表面一侧照射激光。以微晶硅膜不熔化的能量密度照射激光。换言之, 本实施方式的激光处理 (Laser Process, 以下也称作“LP”) 是通过固相晶体生长来进行的, 其中不使微晶硅膜受辐射加热而熔化。换言之, 该激光处理是利用堆积的微晶硅膜不成为液相的临界区域的, 因此, 也可以称作“临界生长”。

[0157] 可以使激光作用到微晶硅膜和栅极绝缘膜的界面。由此, 可以以微晶硅膜的表面一侧的晶体为核, 从该表面向栅极绝缘膜的界面进行固相晶体生长而出现大致柱状的晶体。使用 LP 处理的固相晶体生长不使晶体粒径扩大, 而改善膜的厚度方向上的结晶性。

[0158] 在 LP 处理中, 通过将激光集聚为长矩形状 (线状激光), 可以进行一次激光扫描来

处理例如 730mm×920mm 的玻璃衬底上的微晶硅膜。在此情况下,重叠线状激光的比率(重叠率)为 0%至 90%(优选为 0%至 67%)。由此,每一个衬底所需的处理时间得到缩减,而可以提高生产率。激光的形状不局限于线状,也可以使用面状激光同样地进行处理。另外,本 LP 处理不受到玻璃衬底的尺寸的限制,而可以用于各种尺寸。

[0159] 使用 LP 处理而改善栅极绝缘膜界面区域的结晶性,从而得到如下作用,即提高如本实施方式的薄膜晶体管那样的具有底栅结构的薄膜晶体管的电特性。

[0160] 这种临界生长也有如下特征,即不形成存在于常规的低温多晶硅中的表面的凹凸(也称为脊(ridge)的凸状体),从而进行 LP 处理之后的硅表面保持平滑性。

[0161] 如本实施方式所示,将激光直接作用于形成后的微晶硅膜而获得的具有结晶性的硅膜与常规的只堆叠的微晶硅膜及通过传导加热改变性质的微晶硅膜在生长机理及膜质上显着不同。在本说明书中,将对形成后的微晶半导体膜进行 LP 处理而获得的具有结晶性的半导体膜称作 LPSAS 膜。

[0162] 在形成 LPSAS 膜等的微晶半导体膜之后,使用等离子体 CVD 法以 300℃至 400℃的温度形成非晶硅(a-Si:H)膜作为缓冲层。通过该成膜处理,氢被供给到 LPSAS 膜,而获得与使 LPSAS 膜氢化相同的效果。换言之,通过在 LPSAS 膜上堆积非晶硅膜,可以在 LPSAS 膜中扩散氢而饱和悬空键。

[0163] 在后面的工序中,与实施方式 1 同样制造具有薄膜晶体管的显示装置。

[0164] 此外,本实施方式可以与实施方式 2 适当地组合。

[0165] 实施方式 4

[0166] 接下来,以下对所公开的发明的显示装置的一种方式的显示面板的结构进行说明。作为本实施方式的显示装置,表示具有液晶显示元件的液晶显示装置的一个方式的液晶显示面板的例子。

[0167] 图 12A 至 12C 表示一种显示面板的方式,其中另行只形成信号线驱动电路 613 且该信号线驱动电路 613 与形成在衬底 611 上的像素部 612 连接。在本实施方式中,像素部 612 及扫描线驱动电路 614 采用使用非晶半导体膜、微晶半导体膜、多晶半导体膜的薄膜晶体管形成。通过采用获得比使用微晶半导体膜的薄膜晶体管高的迁移率的晶体管来形成信号线驱动电路,可以使需要比扫描线驱动电路高的驱动频率的信号线驱动电路的工作稳定。注意,信号线驱动电路 613 也可以是使用单晶半导体的晶体管、使用多晶半导体的薄膜晶体管、或使用 SOI 的晶体管。通过 FPC615 对像素部 612、信号线驱动电路 613 和扫描线驱动电路 614 分别供给电源电位、各种信号等。

[0168] 此外,信号线驱动电路及扫描线驱动电路也可以一起形成在与像素部相同的衬底上。

[0169] 另外,在另行形成驱动电路的情况下,不一定需要将形成有驱动电路的衬底贴合在形成有像素部的衬底上,例如也可以贴合在 FPC 上。图 12B 表示一种显示面板的方式,其中另行只形成信号线驱动电路 623,且该信号线驱动电路 623 与形成在衬底 621 上的像素部 622 及扫描线驱动电路 624 连接。在本实施方式中,像素部 622 及扫描线驱动电路 624 采用使用非晶半导体膜、微晶半导体膜、多晶半导体膜的薄膜晶体管形成。信号线驱动电路 623 通过 FPC625 与像素部 622 连接。通过 FPC625 对像素部 622、信号线驱动电路 623、扫描线驱动电路 624 分别供给电源电位、各种信号等。

[0170] 此外,也可以采用如下结构:采用使用非晶半导体膜、微晶半导体膜、多晶半导体膜的薄膜晶体管在与像素部相同的衬底上只形成信号线驱动电路的一部分或扫描线驱动电路的一部分,并且另行形成其它部分而使其电连接到像素部。图 12C 表示一种显示面板的方式,其中在与像素部 632、扫描线驱动电路 634 相同的衬底 631 上形成信号线驱动电路所具有的模拟开关 633a,并且在不同的衬底上另行形成信号线驱动电路所具有的移位寄存器 633b 并彼此贴合。在本实施方式中,像素部 632 及扫描线驱动电路 634 采用使用非晶半导体膜、微晶半导体膜、多晶半导体膜的薄膜晶体管形成。信号线驱动电路所具有的移位寄存器 633b 通过 FPC635 与像素部 632 连接。通过 FPC635 对像素部 632、信号线驱动电路、扫描线驱动电路 634 分别供给电源电位、各种信号等。

[0171] 如图 12A 至 12C 所示,在本实施方式的显示装置中,可以在与像素部相同的衬底上采用使用非晶半导体膜、微晶半导体膜、多晶半导体膜的薄膜晶体管形成驱动电路的一部分或全部。

[0172] 注意,另行形成的衬底的连接方法没有特别的限制,可以使用已知的 COG 方法、引线键合方法、或 TAB 方法等。此外,若是能够电连接,则连接位置不局限于图 12A 至 12C 所示的位置。另外,也可以另行形成控制器、CPU、存储器等而连接。

[0173] 注意,用于本发明的信号线驱动电路不局限于只有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外,也可以具有其他电路如缓冲器、电平转移器、源极跟随器等。此外,不一定需要设置移位寄存器和模拟开关,例如既可以使用如译码器电路的能够选择信号线的其他电路代替移位寄存器,又可以使用锁存器等代替模拟开关。

[0174] 接着,参照图 13A 和 13B 对相当于所公开的发明的显示装置的一种方式的面板的外观及截面进行说明。图 13A 是一种面板的俯视图,其中在第一衬底 701 和第二衬底 706 之间使用密封材料 705 密封形成在第一衬底 701 上的薄膜晶体管 710 及液晶元件 713。图 13B 相当于沿图 13A 的 M-N 线的截面图。

[0175] 以围绕形成在第一衬底 701 上的像素部 702 和扫描线驱动电路 704 的方式设置有密封材料 705。此外,在像素部 702 和扫描线驱动电路 704 上设置有第二衬底 706。因此,使用第一衬底 701、密封材料 705 以及第二衬底 706 将像素部 702 和扫描线驱动电路 704 与液晶 708 一起密封。另外,在第一衬底 701 上的与由密封材料 705 围绕的区域不同的区域中,安装有另行准备的衬底上由多晶半导体膜形成的信号线驱动电路 703。注意,在本实施方式中对将具有使用多晶半导体膜的薄膜晶体管的信号线驱动电路贴合到第一衬底 701 的例子进行说明,但是也可以采用使用单晶半导体的晶体管形成信号线驱动电路并贴合。图 13A 和 13B 例示包括在信号线驱动电路 703 中的由多晶半导体膜形成的薄膜晶体管 709。

[0176] 此外,设置在第一衬底 701 上的像素部 702 和扫描线驱动电路 704 具有多个薄膜晶体管,图 13B 例示包括在像素部 702 中的薄膜晶体管 710。薄膜晶体管 710 相当于实施方式 1 所示的薄膜晶体管,可以采用实施方式 1 所示的工序同样地制造。

[0177] 液晶元件 713 和薄膜晶体管 710 由用作像素电极层的透光导电层 730 彼此电连接。而且,液晶元件 713 的相对电极 731 形成在第二衬底 706 上。透光导电层 730、相对电极 731 以及液晶 708 重叠的部分相当于液晶元件 713。

[0178] 注意,作为第一衬底 701、第二衬底 706 可以使用玻璃、陶瓷和塑料。作为塑料,可以使用 FRP(纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。在采

用透过型的液晶显示装置的情况下,第一衬底及第二衬底需要具有透光性,但是在采用半透过型的情况下,作为对应于反射区域的部分也可以使用具有反射性的材料。

[0179] 另外,隔离物 735 是球状隔离物,为了控制透光导电层 730 和相对电极 731 之间的距离(单元间隙)而设置。注意,也可以使用对绝缘膜选择性地蚀刻来获得的隔离物。

[0180] 此外,提供到另行形成的信号线驱动电路 703 和扫描线驱动电路 704 或像素部 702 的各种信号及电位从 FPC718 通过布线 714、715 供给。

[0181] 在本实施方式中,连接端子 716 由与液晶元件 713 所具有的透光导电层 730 相同的导电膜形成。

[0182] 连接端子 716 隔着各向异性导电膜 719 电连接到 FPC718 所具有的端子。

[0183] 注意,虽然未图示,但是本实施方式所示的液晶显示装置在第二衬底 706 一侧也具有取向膜,并且在第一衬底 701 及第二衬底 706 一侧具有偏振片。进而也可以具有颜色滤光片、屏蔽膜。

[0184] 此外,虽然图 13A 和 13B 表示另行形成信号线驱动电路 703 而安装到第一衬底 701 的例子,但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装,又可以另行只形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。

[0185] 本实施方式可以与其他实施方式所记载的结构适当地组合而实施。

[0186] 根据本实施方式,可以制造具有高开口率的像素且可靠性高的显示面板。此外,通过削减曝光掩模数将光刻工序简化,可以以低成本且高生产率制造具有可靠性的显示面板。

[0187] 实施方式 5

[0188] 可以根据本发明获得的显示装置用于显示模块。就是说,对将它安装到显示部中的所有电子设备可以实施本发明。

[0189] 作为这种电子设备,可以举出如下:影像拍摄装置如摄影机、数字照相机等;头戴式显示器(护目镜型显示器);汽车导航;投影机;汽车音响;个人计算机;便携式信息终端(便携式计算机、移动电话、或电子书籍等)等。图 14A 至 14D 表示这种电子设备的一例。

[0190] 图 14A 表示电视装置。如图 14A 所示,可以将显示模块组装到框体中来完成电视装置。将安装有 FPC 的显示面板也称为显示模块。由显示模块形成主屏 803,并且作为其他辅助设备还具有扬声器部 809、操作开关等。如此,可以完成电视装置。

[0191] 如图 14A 所示,将利用显示元件的显示用面板 802 组装在框体 801 中。既可以由接收器 805 接收普通的电视广播,又可以通过经由调制解调器 804 连接到采用有线或无线方式的通信网络,进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。电视装置的操作可以使用组装在框体中的开关或另行形成的遥控装置 806 来进行,并且在遥控装置 806 中也可以设置有用于显示输出信息的显示部 807。通过将上述实施方式所示的显示装置应用于显示用面板 802,可以获得如下效果:通过降低布线延迟提高可靠性、通过辅助电容部的薄膜化提高开口率、通过像素电极的平坦化提高图像质量、通过减少光掩模数简化光刻工序并降低制造成本、等等。根据上述效果,上述实施方式的显示装置在显示用面板中,适用于用于液晶电视等的大型面板。尤其是在需要高分辨率的情况下,根据上述实施方式所示的方法,可以提高开口率。

[0192] 另外,在电视装置中,除了主屏 803 之外,也可以附加有如下结构:使用第二显示

用面板形成子屏 808 来表示显示频道或音量等。

[0193] 图 15 表示示出电视装置的主要结构的框图。显示面板中形成有像素部 901。信号线驱动电路 902 和扫描线电路 903 也可以以 COG 方式安装到显示面板。

[0194] 作为其他外部电路的结构,图像信号的输入一侧具有图像信号放大电路 905、图像信号处理电路 906、以及控制电路 907 等,该图像信号放大电路 905 放大由调谐器 904 接收的信号中的图像信号,该图像信号处理电路 906 将从图像信号放大电路 905 输出的信号转换为对应于红、绿、蓝各种颜色的颜色信号,该控制电路 907 将图像信号处理电路 906 的图像信号转换为驱动器 IC 的输入规格。控制电路 907 将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下,也可以采用如下结构,即在信号线一侧设置信号分割电路 908,且将输入数字信号分成 m 个来供给。

[0195] 由调谐器 904 接收的信号中的音频信号被传送到音频信号放大电路 909,并且其输出经过音频信号处理电路 910 供给到扬声器 913。控制电路 911 从输入部 912 接收接收站(接收频率)、音量的控制信息,并且将信号传送到调谐器 904、音频信号处理电路 910。

[0196] 当然,本发明不局限于电视装置,并且可以用于各种各样的用途,如个人计算机的监视器、大面积的显示媒体如火车站或机场等的信息显示板或者街头上的广告显示板等。

[0197] 图 14B 表示移动电话机 811 的一例。该移动电话机 811 包括显示部 812、操作部 813 等来构成。通过在显示部 812 中应用上述实施方式所示的显示装置,可以提高显示装置的开口率和可靠性并实现低成本以及提高量产性。

[0198] 图 14C 所示的便携式计算机包括主体 821、显示部 822 等。通过将上述实施方式所示的显示装置用于显示部 822,可以提高显示装置的开口率和可靠性,并实现低成本以及提高量产性。

[0199] 图 14D 所示的游戏机的一例的自动赌博机包括主体 831、显示部 832 等。通过将上述实施方式所示的显示装置应用于显示部 832,可以提高显示装置的开口率和可靠性,并实现低成本以及提高量产性。

[0200] 本说明书根据 2008 年 3 月 31 日在日本专利局受理的日本专利申请编号 2008-089241 而制作,所述申请内容包括在本说明书中。




图 1




图 2A

图 2B




图 2C




图 2D




图 3




图 4




图 5A




图 5B




图 5C




图 6A




图 6B




图 6C




图 7A




图 7B




图 7C




图 8A




图 8B




图 8C




图 9A




图 9B




图 9C




图 10A




图 10B




图 10C




图 10D




图 11




图 12A




图 12B




图 12C




图 13B

图 13A




图 14A




图 14B

图 14C




图 14D




图 15