

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年2月2日(02.02.2023)



(10) 国際公開番号

WO 2023/007650 A1

(51) 国際特許分類:

H01L 29/06 (2006.01) H01L 21/329 (2006.01)
H01L 29/78 (2006.01) H01L 29/868 (2006.01)
H01L 29/739 (2006.01) H01L 29/861 (2006.01)
H01L 29/872 (2006.01)

(21) 国際出願番号: PCT/JP2021/028085

(22) 国際出願日: 2021年7月29日(29.07.2021)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(71) 出願人: 三菱電機株式会社(MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).


(72) 発明者: 海老原 洪平 (EBIHARA Kohei); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).

(74) 代理人: 吉竹 英俊, 外(YOSHITAKE Hidetoshi et al.); 〒5400001 大阪府大阪府中央区域見1丁目4番70号住友生命OBPプラザビル10階 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,

(54) Title: SEMICONDUCTOR DEVICE, POWER CONVERSION DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置、電力変換装置および半導体装置の製造方法



(57) Abstract: This semiconductor device comprises a field insulating film (3) formed on an epitaxial layer (32) having a first conductivity type, a surface electrode (4) riding on an inner peripheral edge of the field insulating film (3), and an outer peripheral electrode (5) riding on an outer peripheral edge of the field insulating film (3). A surface layer portion of the epitaxial layer (32) is connected to the surface electrode (4), and has formed therein a well region (2) having a second conductivity type and extending more toward the outside than an outer peripheral edge of the surface electrode (4). A moisture-resistant insulating film (7) is formed so as to cover the outer peripheral edge of the surface electrode (4), the inner peripheral surface of the outer peripheral electrode (5), and the field insulating film (3). On the moisture-resistant insulating film (7), there is formed a semi-insulating film (8) connected to the surface electrode (4) and the outer peripheral electrode (5) exposed from the moisture-resistant insulating film (7). A rear surface electrode (11) is formed on a rear surface (S1) side of the epitaxial layer (32).

NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

(57) 要約: 半導体装置は、第1導電型のエピタキシャル層(32)上に形成されたフィールド絶縁膜(3)と、フィールド絶縁膜(3)の内周端に乗り上げた表面電極(4)と、フィールド絶縁膜(3)の外周端に乗り上げた外周電極(5)とを備える。エピタキシャル層(32)の表層部には、表面電極(4)に接続し、表面電極(4)の外周端よりも外側にまで延在する第2導電型のウェル領域(2)が形成されている。表面電極(4)の外周端、外周電極(5)の内周端およびフィールド絶縁膜(3)を覆うように、耐湿絶縁膜(7)が形成される。耐湿絶縁膜(7)上に、耐湿絶縁膜(7)から露出した表面電極(4)および外周電極(5)に接続する半絶縁膜(8)が形成される。エピタキシャル層(32)の裏面(S1)側には裏面電極(11)が形成される。

明 細 書

発明の名称：

半導体装置、電力変換装置および半導体装置の製造方法

技術分野

[0001] 本開示は、半導体装置に関し、特に、表面保護膜を有する半導体装置に関する。

背景技術

[0002] パワーデバイス等に用いられる縦型の半導体装置において、耐圧性能を確保するために、 n 型の半導体層の外周部のいわゆる終端領域に、 p 型のガードリング領域（終端ウェル領域）を設ける技術が知られている。ガードリング領域を持つ半導体装置では、半導体装置の主電極に逆電圧が印加されたときに生じる電界が、 n 型の半導体層と p 型のガードリング領域との間の p - n 接合が形成する空乏層によって緩和される。

[0003] 例えば下記の特許文献1には、 p 型のガードリングの外端部上に絶縁膜を介して設けられた半絶縁膜と、当該半絶縁膜の内側の端部および外側の端部のそれぞれに接続された表面電極とを備えた構造の半導体装置が開示されている。この構造により、半導体装置の終端領域の電位勾配が一定に保たれ、より効果的に電界が緩和される。

[0004] また、半導体装置の表面電極は、ワイヤーボンディングが行われる領域を除き、表面保護膜としてのポリイミドによって覆われたり、ゲルなどの封止材を用いて封止されたりすることがある。

先行技術文献

特許文献

[0005] 特許文献1：特開平6－275852号公報

発明の概要

発明が解決しようとする課題

[0006] ポリイミドなどの表面保護膜およびゲルなどの封止材は、高湿度下におい

て水分を含みやすい。この水分は表面電極へ悪影響を及ぼす可能性がある。具体的には、表面電極が水分中に溶解したり、表面電極が水分と反応して絶縁物が析出したりする場合がある。このような場合、表面電極と表面保護膜または封止ゲルとの界面で剥離が起こりやすい。表面保護膜または封止ゲルが剥離して生じた表面電極の外周における空洞は、リークパスとして作用して、半導体装置の絶縁信頼性を損なわせる可能性がある。また、表面保護膜の有無に関わらず、表面電極上に絶縁物が析出した場合、表面電極以外の材料に応力が加わり、半導体装置の絶縁信頼性を損なわせる可能性がある。

[0007] 本開示は上記のような問題を解決するためになされたものであり、絶縁信頼性の高い半導体装置を提供することを目的とする。

課題を解決するための手段

[0008] 本開示に係る半導体装置は、第1導電型の半導体層と、前記半導体層の表面上に形成されたフィールド絶縁膜と、前記フィールド絶縁膜よりも内側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の内周端に乗り上げた表面電極と、前記フィールド絶縁膜よりも外側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の外周端に乗り上げた外周電極と、前記半導体層の表層部に形成され、前記表面電極に接続し、且つ、前記表面電極の外周端よりも外側にまで延在する第2導電型のウェル領域と、前記表面電極の外周端、前記外周電極の内周端および前記フィールド絶縁膜を覆うように形成された耐湿絶縁膜と、前記耐湿絶縁膜上に形成され、前記耐湿絶縁膜から露出した前記表面電極および前記外周電極に接続する半絶縁膜と、前記半導体層の裏面側に形成された裏面電極と、を備える。

発明の効果

[0009] 本開示に係る半導体装置によれば、表面電極に絶縁物が析出することを防止することができる。それにより、半導体装置の絶縁信頼性の向上に寄与できる。

[0010] 本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

図面の簡単な説明

- [0011] [図1]実施の形態 1 に係る半導体装置の構成を示す部分断面図である。
- [図2]実施の形態 1 に係る半導体装置の構成を示す平面図である。
- [図3]実施の形態 1 の変形例 1 に係る半導体装置の構成を示す部分断面図である。
- [図4]実施の形態 1 の変形例 2 に係る半導体装置の構成を示す部分断面図である。
- [図5]実施の形態 1 の変形例 3 に係る半導体装置の構成を示す部分断面図である。
- [図6]実施の形態 1 の変形例 3 に係る半導体装置の構成を示す部分断面図である。
- [図7]実施の形態 1 に係る半導体装置の製造工程を示す部分断面図である。
- [図8]実施の形態 1 に係る半導体装置の製造工程を示す部分断面図である。
- [図9]実施の形態 1 に係る半導体装置の製造工程を示す部分断面図である。
- [図10]実施の形態 1 に係る半導体装置の製造工程を示す部分断面図である。
- [図11]実施の形態 2 に係る半導体装置の構成を示す部分断面図である。
- [図12]実施の形態 2 に係る半導体装置の構成を示す平面図である。
- [図13]実施の形態 2 に係る半導体装置のユニットセルの構成を示す部分断面図である。
- [図14]実施の形態 2 の変形例 1 に係る半導体装置の構成を示す平面図である。
- 。
- [図15]実施の形態 2 の変形例 2 に係る半導体装置の構成を示す部分断面図である。
- [図16]実施の形態 2 の変形例 2 に係る半導体装置の構成を示す平面図である。
- 。
- [図17]実施の形態 3 に係る電力変換装置が適用された電力変換システムの構成を示すブロック図である。

発明を実施するための形態

[0012] 以下、本開示に係る技術の実施の形態について説明する。本明細書において、半導体装置の「活性領域」とは、半導体装置がオン状態のときに主電流が流れる領域であり、半導体装置の「終端領域」とは、活性領域の周囲の領域であるものと定義される。また、半導体装置の「外側」とは、半導体装置の中央部から外周部へ向かう方向を意味し、半導体装置の「内側」とは「外側」とは反対の方向を意味する。また、不純物の導電型について、「第1導電型」をn型、「第2導電型」をp型と仮定して説明するが、それとは逆に、「第1導電型」をp型、「第2導電型」をn型としてもよい。

[0013] ここで、「MOS」という用語は、古くは金属－酸化物－半導体の積層構造を表すものとして用いられ、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかし、特にMOS構造を有する電界効果トランジスタ（以下、単に「MOSトランジスタ」と称す）では、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。例えば、MOSトランジスタにおいて、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜には高誘電率の材料が用いられるが、その材料は必ずしも酸化物には限定されない。

[0014] 従って、「MOS」という用語は、必ずしも金属－酸化物－半導体の積層構造のみに限定して用いられるものではなく、それは本明細書でも同様である。すなわち、技術常識に鑑みると、「MOS」は、Metal-Oxide-Semiconductorの略語としてのみならず、広く導電体－絶縁体－半導体の積層構造をも含むものとして定義される。

[0015] また、以下の説明において、「～上」および「～を覆う」と記載されていても、構成要素間に介在物が存在することは妨げられない。例えば、「A上に設けられたB」または「Aを覆うB」などと記載されていても、AとBとの間に他の構成要素が設けられる場合もあり得る。また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置ま

たは方向を意味する用語が用いられることがあるが、これらの用語は、説明の便宜上用いられており、実使用時の方向とは関係しない。

[0016] 以下に示す図面は模式的なものである。そのため、図面に示されている要素のサイズ、位置およびそれらの相互関係は、正確なものとは限らず、適宜変更され得る。また、異なる図面に示されている要素のサイズおよび位置の相互関係も、正確なものとは限らず、適宜変更され得る。

[0017] 各図面においては、他の図面に示したものと同様の名称および機能を持つ構成要素には、それと同じ参照符号を付している。そのため、先に他の図面を用いて説明したものと同様の要素については、冗長な説明を避けるために、説明を省略することもある。

[0018] <実施の形態 1>

[装置構成]

図 1 は、実施の形態 1 に係る半導体装置であるショットキーバリアダイオード (SBD) 100 の部分断面図である。図 2 は、SBD 100 の平面図であり、図 2 の A-A 線に沿った矢視断面図が図 1 に相当する。図 1 の左側部分は、SBD 100 のオン状態において主電流が流れる活性領域であり、図 1 の右側部分は、SBD 100 の活性領域の外側の領域である終端領域である。以下、活性領域に相当する領域を「内側領域 R1」と称し、終端領域に相当する領域を「外側領域 R0」と称す。

[0019] 図 1 のように、SBD 100 は、単結晶基板 31 とその上に形成されたエピタキシャル層 32 とで構成されるエピタキシャル基板 30 を用いて形成されている。単結晶基板 31 は、n 型 (第 1 導電型) の炭化珪素 (SiC) から成る半導体基板であり、エピタキシャル層 32 は、単結晶基板 31 上にエピタキシャル成長させた SiC から成る半導体層である。すなわち、SBD 100 は、SiC-SBD である。本実施の形態では、4H のポリタイプを有するエピタキシャル基板 30 を用いた。

[0020] ここで、図 1 におけるエピタキシャル基板 30 の上側を「表側」、下側を「裏側」と定義し、以下、エピタキシャル基板 30 の裏側の主面を「裏面 S

1」、表側の主面を「表面S2」と称す。また、エピタキシャル基板30の裏面S1は、単結晶基板31の主面でもあるため、これを「単結晶基板31の表面S2」ということもある。同様に、エピタキシャル基板30の表面S2は、エピタキシャル層32の主面でもあるため、これを「エピタキシャル層32の表面S2」ということもある。

[0021] 終端領域におけるエピタキシャル層32の表側の表層部には、p型（第2導電型）の終端ウェル領域2が選択的に形成されている。終端ウェル領域2は、平面視で活性領域を取り囲むフレーム状（リング状）の領域であり、いわゆるガードリングとして機能する。また、図1に示すように、終端ウェル領域2の内側の端部（「内周端」ともいう）が、活性領域である内側領域R1と、終端領域である外側領域R0との境界として規定される。

[0022] エピタキシャル層32の終端ウェル領域2を除いたn型の領域は、ドリフトによって電流が流れるドリフト層1である。ドリフト層1の不純物濃度は、単結晶基板31の不純物濃度よりも低い。そのため、単結晶基板31は、ドリフト層1に比べて低い抵抗率を有している。ここでは、ドリフト層1の不純物濃度は $1 \times 10^{14} / \text{cm}^3$ 以上 $1 \times 10^{17} / \text{cm}^3$ 以下とした。

[0023] 終端ウェル領域2は、不純物濃度の異なる複数の領域を含んでいてもよい。また、終端ウェル領域2の個数は1つに限られず、例えば、互いに離間して入れ子状に配設された複数の終端ウェル領域2が外側領域R0に設けられてもよい。つまり、終端ウェル領域2は複数に分割されていてもよい。

[0024] エピタキシャル基板30の表面S2上には、フィールド絶縁膜3、表面電極4、外周電極5、耐湿絶縁膜7、半絶縁膜8および表面保護膜10が設けられている。また、エピタキシャル基板30の裏面S1上には、裏面電極11が設けられている。なお、図2の平面図では、エピタキシャル基板30と表面電極4のみが示されており、他の要素の図示は省略している。

[0025] フィールド絶縁膜3は、終端ウェル領域2の一部を覆い、終端ウェル領域2の外側の端部（「外周端」ともいう）を超えて終端ウェル領域2の外側にまで延在している。ただし、フィールド絶縁膜3はエピタキシャル基板30

の外周端にまでは達しておらず、フィールド絶縁膜 3 の外側にエピタキシャル基板 30 の表面 S 2 が露出している。また、フィールド絶縁膜 3 の中央部には、エピタキシャル基板 30 の活性領域の表面 S 2 を露出する開口が形成されている。

[0026] 表面電極 4 は、内側領域 R 1 と外側領域 R 0 とに跨がって形成され、エピタキシャル基板 30 の表面 S 2 の少なくとも一部と接続する。本実施の形態では、表面電極 4 は、内側領域 R 1 の全体に渡って設けられ、外側領域 R 0 において終端ウェル領域 2 と接続している。終端ウェル領域 2 は、表面電極 4 の外周部に接続し、表面電極 4 の外周端よりも外側にまで延在する。また、表面電極 4 の外周端は、フィールド絶縁膜 3 の内周端に乗り上げている。

[0027] 表面電極 4 の材料は、n 型の Si C 半導体であるドリフト層 1 とのショットキー接合を形成する金属であればよく、例えば、Ti (チタン)、Mo (モリブデン)、Ni (ニッケル)、Au (金) または W (タングステン) 等を用いることができる。また、表面電極 4 は、上記のいずれかの材料の上に、Al (アルミニウム)、Cu (銅)、Mo、Ni のいずれかの金属、または Al-Si のような Al 合金を積層してなる積層構造であってもよい。

[0028] 外周電極 5 は、終端ウェル領域 2 よりも外側に、終端ウェル領域 2 から離間して設けられており、エピタキシャル基板 30 の外側領域 R 0 の表面 S 2 の少なくとも一部と接続する。本実施の形態では、外周電極 5 の内周端はフィールド絶縁膜 3 の外周端に乗り上げている。

[0029] 外周電極 5 の材料としては、Ti (チタン)、Mo (モリブデン)、Ni (ニッケル)、Au (金)、W (タングステン)、Al (アルミニウム)、Cu (銅) のいずれの金属、または Al-Si のような Al 合金を用いることができる。また、外周電極 5 は、外周電極 5 をそれらの材料のうちの 2 つ以上からなる積層構造としてもよい。

[0030] 耐湿絶縁膜 7 は、外側領域 R 0 においてフィールド絶縁膜 3 の少なくとも一部の上に設けられる。耐湿絶縁膜 7 の内周端は表面電極 4 の外周端に乗り上げており、耐湿絶縁膜 7 の外周端は外周電極 5 の内周端に乗り上げている。

。よって、表面電極4の外周端面および外周電極5の内周端面は、耐湿絶縁膜7で覆われる。ただし、耐湿絶縁膜7は、表面電極4および外周電極5の全体を覆ってはならず、表面電極4の外周部以外の部分および外周電極5の内周部以外の部分は、耐湿絶縁膜7から露出している。

[0031] 耐湿絶縁膜7の材料としては、SiN、SiON、SiOC等の耐湿性の高い絶縁膜が用いられる。本実施の形態では、耐湿絶縁膜7の材料にSiNが用いられ、その抵抗率は $1 \times 10^{12} \Omega \cdot \text{cm}$ 以上である。このSiNの膜厚は、100nm以上2000nm以下、好ましくは300nm以上1500nm以下、より好ましくは500nm以上1000nm以下であり、例えば500nmとすることができる。

[0032] 半絶縁膜8は、半絶縁性（抵抗率が比較的高い導電性）の膜で形成され、耐湿絶縁膜7を覆うように設けられる。また、半絶縁膜8は、耐湿絶縁膜7よりも内側の領域で、耐湿絶縁膜7から露出した表面電極4に接続し、耐湿絶縁膜7よりも外側の領域で、耐湿絶縁膜7から露出した外周電極5に接続する。

[0033] 半絶縁膜8の材料としては、SiInSiN (Semi-Insulated SiN) やSiIPOS (Semi-Insulated Polycrystalline Silicon) 等を用いることができる。本実施の形態では、半絶縁膜8の材料としてSiInSiNが用いられ、その抵抗率は $1 \times 10^{12} \Omega \cdot \text{cm}$ 未満である。なお、半絶縁膜8は、表面電極4および外周電極5と接する下層の部分が半絶縁性を有していればよい。よって、半絶縁膜8は、反絶縁性材料の上に、例えば耐湿性の高いSiN膜などを積層してなる積層構造であってもよい。

[0034] 表面保護膜10は、半絶縁膜8上に形成され、表面電極4の外周端および外周電極5を覆っている。表面保護膜10の材料は、ポリイミド、ポリベンゾオキサールなど、応力を緩和できる絶縁性の樹脂材料であることが好ましい。なお、SBD100がシリコーンゲルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜10は省略される場合がある。

[0035] 内側領域R1においては、耐湿絶縁膜7、半絶縁膜8および表面保護膜1

0に、表面電極4のワイヤーボンディングなどを行う領域を露出する開口が設けられている。また、外側領域R0においては、耐湿絶縁膜7、半絶縁膜8および表面保護膜10に、エピタキシャル基板30のダイシングなどを行う領域を露出する開口が設けられている。

[0036] 図1は、実施の形態1に係るSBD100の終端部の一断面（図2のA-A線に沿った断面）を示したものであるが、SBD100の全周に渡って、図1と同様の断面構造を持つことが好ましい。すなわち、耐湿絶縁膜7は、平面視で、表面電極4の外周端の全周および外周電極5の内周端の全周を覆っていることが好ましい。

[0037] 本実施の形態では、エピタキシャル基板30の材料をSiCとした。SiC半導体は、Si半導体より広いワイドバンドギャップを有し、SiC半導体装置は、Si半導体装置と比較して、耐圧性に優れ、許容電流密度も高く、また耐熱性も高いため高温動作も可能である。ただし、エピタキシャル基板30の材料はSiCに限定されず、Siでもよいし、例えば窒化ガリウム（GaN）など他のワイドバンドギャップ半導体でもよい。

[0038] また、本実施の形態に係る半導体装置は、SBD以外のダイオード、例えば、pn接合ダイオードや、ジャンクションバリアショットキー（Junction Barrier Schottky：JBS）ダイオードであってもよい。

[0039] [変形例1]

図3は、実施の形態1の変形例1に係るSBD101の構成を示す断面図である。図3のSBD101においては、終端ウェル領域2が複数に分割されている。フィールド絶縁膜3は、複数の終端ウェル領域2のそれぞれの上に開口を有している。フィールド絶縁膜3の上には複数に分割された終端ウェル領域2のそれぞれに接続する複数の補助電極6が形成されている。補助電極6は、フィールド絶縁膜3の開口を通して、対応する終端ウェル領域2に接続されている。つまり、複数の補助電極6は、複数の終端ウェル領域2に接続し、且つ、フィールド絶縁膜3に乗り上げている。

[0040] 耐湿絶縁膜7は、複数の補助電極6を覆うように設けられ、複数の補助電

極 6 のそれぞれの上に開口を有している。耐湿絶縁膜 7 の上に形成された半絶縁膜 8 は、耐湿絶縁膜 7 の開口を通して複数の補助電極 6 に接続される。

[0041] 補助電極 6 の材料は、T i (チタン)、M o (モリブデン)、N i (ニッケル)、A u (金)、W (タングステン)、A l (アルミニウム)、C u (銅) いずれかを含む金属、または、A l - S i (珪素) のような A l 合金等を用いることができる。補助電極 6 は、これらの材料のうちの 2 つ以上からなる積層構造であってもよい。

[0042] [変形例 2]

図 4 は、実施の形態 1 の変形例 2 に係る S B D 1 0 2 の構成を示す断面図である。図 4 の S B D 1 0 2 においては、フィールド絶縁膜 3 および耐湿絶縁膜 7 が、終端ウェル領域 2 を含むエピタキシャル基板 3 0 の表面 S 2 を露出する開口を有している。半絶縁膜 8 は、その開口を通して、終端ウェル領域 2 を含むエピタキシャル基板 3 0 と接続している。

[0043] [変形例 3]

図 5 は、実施の形態 1 の変形例 3 に係る S B D 1 0 3 の構成を示す断面図である。図 5 の S B D 1 0 3 において、耐湿絶縁膜 7 は、その端縁部とは別の位置に開口を有しており、半絶縁膜 8 は、その開口を通して、表面電極 4 および外周電極 5 に接続される。つまり、耐湿絶縁膜 7 は、耐湿絶縁膜 7 の内周端と外周端との間に、半絶縁膜 8 が表面電極 4 と接続するための開口と、半絶縁膜 8 が外周電極 5 に接続するための開口とが設けられている。

[0044] 本変形例では、耐湿絶縁膜 7 の外周端が、外周電極 5 よりも外側に位置してもよい。つまり、図 6 に示す S B D 1 0 4 のように、耐湿絶縁膜 7 は、外周電極 5 の内周端だけでなく外周端も覆っていてもよい。また、半絶縁膜 8 も、外周電極 5 よりも外側の耐湿絶縁膜 7 上にまで延在してもよい。

[0045] [動作]

次に、図 1 を用いて説明した実施の形態 1 の S B D 1 0 0 の動作について説明する。裏面電極 1 1 に、表面電極 4 の電位を基準として負の電圧を印加すると、S B D 1 0 0 は、表面電極 4 から裏面電極 1 1 に向けて電流が流れ



る状態、すなわち導通状態（オン状態）となる。反対に、裏面電極 11 に、表面電極 4 の電位を基準として正の電圧を印加すると、SBD100 は阻止状態（オフ状態）となる。

[0046] SBD100 がオフ状態にある場合、ドリフト層 1 の活性領域の表面、および、ドリフト層 1 と終端ウェル領域 2 との p n 接合界面付近には、大きな電界がかかる。この電界が臨界電界に達してアバランシェ降伏が起こるとき裏面電極 11 への電圧が、最大電圧（アバランシェ電圧）と定義される。通常、アバランシェ降伏が起こらない電圧範囲で SBD100 が使用されるように定格電圧が定められる。

[0047] オフ状態においては、ドリフト層 1 の活性領域の表面、および、ドリフト層 1 と終端ウェル領域 2 との p n 接合界面から、単結晶基板 31 へ向かう方向（下方向）とドリフト層 1 の外周方向（右方向）とに空乏層が広がる。また、ドリフト層 1 と終端ウェル領域 2 との p n 接合界面から、終端ウェル領域 2 内にも空乏層が広がり、その広がり具合は終端ウェル領域 2 の濃度に大きく依存する。すなわち、終端ウェル領域 2 の濃度が高くなると、終端ウェル領域 2 内では空乏層の広がりが抑制され、終端ウェル領域 2 の内部の空乏層の先端位置が終端ウェル領域 2 とドリフト層 1 との境界に近い位置となる。

[0048] ここで、高湿度下で SBD100 をオフ状態とした場合を考える。表面保護膜 10 がポリイミド等で構成される場合、高湿度下では表面保護膜 10 が多くの水分を含有する。この水分が表面電極 4 および外周電極 5 の表面に達すると、オフ状態の SBD100 に印加される電圧により、表面電極 4 が陰極、外周電極 5 が陽極として作用する。表面保護膜 10 が形成されない場合においても、封止ゲルに多くの水分が透過して SBD100 に到達し、同様に表面電極 4 が陰極、外周電極 5 が陽極として作用する。

[0049] 陰極となる表面電極 4 の近傍では、上記水分について、以下の化学式（1）で表される酸素の還元反応、および、化学式（2）で表される水素の生成反応が生じる。



[0051] これに伴い、表面電極4の近傍で水酸化物イオンの濃度が増加する。水酸化物イオンは、表面電極4と化学的に反応する。例えば表面電極4がアルミニウムで構成される場合は、上記化学反応によってアルミニウムが水酸化アルミニウムとなることがある。また、水酸化アルミニウムは周囲の温度やpHなどにより酸化アルミニウムとなることがある。

[0052] また、陽極となる外周電極5の近傍では、例えば表面電極4がアルミニウムで構成される場合は、アルミニウムが Al^{3+} となって溶けだし、周囲の水分と反応して水酸化アルミニウムまたは酸化アルミニウムとなる。

[0053] これらの水酸化アルミニウムまたは酸化アルミニウムは表面電極4および外周電極5の表面に絶縁物として析出する。この析出によって表面電極4および外周電極5の上の膜が割れたり押し上げられたりして剥離し、剥離が進展してフィールド絶縁膜3の上部に空洞部が形成されると、空洞部に水分が入り込む。この空洞部に入り込んだ水分は、過剰なリーク電流や、空洞部の気中放電などを生じさせ、SBDの素子破壊を引き起こす原因となり得る。また、絶縁物の析出により体積膨張が生じた場合、表面電極4および外周電極5の下のフィールド絶縁膜3やエピタキシャル基板30に応力が加わり、SBD100の物理的な破壊を引き起こして素子破壊を引き起こす原因となり得る。

[0054] 上記の水酸化アルミニウムまたは酸化アルミニウムの析出反応は、電界強度により加速される。特に表面電極4の外周端部や外周電極5の内周端部は高電界になりやすく、またエピタキシャル基板30が炭化珪素からなる場合はドリフト層1が高濃度になるため電界強度がより一層高くなり、水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。

[0055] また、上述した特許文献1の半導体装置では、半絶縁膜8が表面電極4の外周端と外周電極5の内周端とに接続した構造となり、表面保護膜10の水分が半絶縁膜8を通して表面電極4および外周電極5の端部に到達するとと

もに、半絶縁膜 8 を通して表面電極 4 と外周電極 5 との間で電子の交換が行われ、水酸化アルミニウムまたは酸化アルミニウムの析出反応がより一層加速される。さらに、半絶縁膜 8 の導電性により表面電極 4 の外周端部および外周電極 5 の内周端部の周辺で電位勾配が発生しやすく、電界強度による水酸化アルミニウムまたは酸化アルミニウムの析出反応の加速も生じる可能性がある。

[0056] これに対し、実施の形態 1 の S B D 1 0 0 においては、耐湿絶縁膜 7 が表面電極 4 の外側端面および外周電極 5 の内側端面を覆っている。これにより、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすい表面電極 4 の外周端部および外周電極 5 の内周端部に水分が到達することが防止される。その結果、表面電極 4 の外周端部および外周電極 5 の内周端部の周辺に水酸化アルミニウムまたは酸化アルミニウムが析出することを抑制することができる。

[0057] また、実施の形態 1 の S B D 1 0 0 では、半絶縁膜 8 が、耐湿絶縁膜 7 から露出した表面電極 4 および外周電極 5 と接続しているため、表面電極 4 から外周電極 5 にかけて緩やかな電位勾配が形成される。よって、終端ウェル領域 2 の周辺において過度な電界集中の発生を抑制することができる。

[0058] 以上の効果は、実施の形態 1 の変形例 1 ～ 3 で説明した S B D 1 0 1 ～ 1 0 4 においても得られる。

[0059] 図 3 に示す S B D 1 0 1 においては、電界が集中しやすい補助電極 6 の内周端および外周端が耐湿絶縁膜 7 に覆われている。このため、補助電極 6 の内周端部および外周端部に水分が到達しにくく、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。また、耐湿絶縁膜 7 の開口部を通して半絶縁膜 8 が補助電極 6 と接続しているため、離間して形成された複数の終端ウェル領域 2 の電位を固定し、終端ウェル領域 2 の周辺の電界集中をより効果的に緩和することができる。

[0060] 図 4 に示す S B D 1 0 2 においては、半絶縁膜 8 が、終端ウェル領域 2 を含むエピタキシャル基板 3 0 と接続している。これにより、終端ウェル領域

2の周辺が高電界になった際に生じる固定電荷が半絶縁膜8を通して排出されるため、半導体装置の高電圧印加時における信頼性を高めることができる。

[0061] 図5に示すSBD103においては、半絶縁膜8は、耐湿絶縁膜7の端縁部とは別の位置に設けられた開口を通して、表面電極4および外周電極5に接続される。表面電極4および外周電極5の表面に絶縁膜等の端縁部が位置する場合、構造上、水分が滞留しやすく、表面電極4および外周電極5の表面上に水酸化アルミニウムまたは酸化アルミニウムの析出反応が生じやすい。特に、半絶縁膜8の端縁部が表面電極4および外周電極5の表面に位置する場合、半絶縁膜8を通して表面電極4および外周電極5との電子の交換が行われるため、表面電極4および外周電極5の表面上の水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。SBD103においては、半絶縁膜8の端縁部が表面電極4および外周電極5の表面から離れているため、表面電極4および外周電極5の表面上の水酸化アルミニウムまたは酸化アルミニウムの析出反応を抑制することができる。

[0062] 図6に示すSBD104においては、耐湿絶縁膜7が外周電極5の内側端面および外側端面の両方を覆っている。それにより、外周電極5の表面の全てにおいて水酸化アルミニウムまたは酸化アルミニウムの析出反応を抑制することができる。また、SBD104では、外周電極5よりも外側の領域において、耐湿絶縁膜7および半絶縁膜8がフィールド絶縁膜3に乗り上げる構成となっている。よって、外周電極5よりも外側においてエピタキシャル基板30の陽極となりうる領域がフィールド絶縁膜3および耐湿絶縁膜7に覆われることになり、エピタキシャル基板30の陽極酸化による絶縁物析出を抑制することができる。

[0063] [製造方法]

以下、実施の形態1に係るSBD100の製造方法について説明する。

[0064] はじめに、 n 型不純物を比較的高濃度(n^+)に含む低抵抗の単結晶基板31を準備する。ここでは、単結晶基板31は4Hのポリタイプを有するSi

C基板であり、4度または8度のオフ角を有しているものとする。

[0065] 次に、単結晶基板31上でSiCのエピタキシャル成長を行い、n型で不純物濃度が $1 \times 10^{14} / \text{cm}^3$ 以上 $1 \times 10^{17} / \text{cm}^3$ 以下のエピタキシャル層32を形成する。その結果、単結晶基板31およびエピタキシャル層32からなるエピタキシャル基板30が得られる。

[0066] 次に、フォトリソグラフィ工程によって、エピタキシャル層32上に、予め定められたパターンのレジストマスクを形成し、当該レジストマスクを注入マスクとして用いてAlまたはB（ホウ素）などのp型不純物（アクセプタ）をイオン注入することにより、エピタキシャル層32の上層部にp型の終端ウェル領域2を形成する。終端ウェル領域2のドーズ量は、 $0.5 \times 10^{13} / \text{cm}^2$ 以上 $5 \times 10^{13} / \text{cm}^2$ 以下が好ましく、例えば $1.0 \times 10^{13} / \text{cm}^2$ とする。

[0067] 終端ウェル領域2を形成するイオン注入の注入エネルギーは、Alの場合、例えば100keV以上700keV以下とする。この場合、上記ドーズ量 $[\text{cm}^{-2}]$ から換算された不純物濃度は、 $1 \times 10^{17} / \text{cm}^3$ 以上 $1 \times 10^{19} / \text{cm}^3$ 以下となる。

[0068] 終端ウェル領域2を形成する際、複数のループ状のp型の不純物領域が入れ子状に形成されるように、レジストマスクをパターニングしておくことで、図3のSBD101のように複数の分割された終端ウェル領域2を形成することができる。また、レジストマスクのパターニングとイオン注入の工程を繰り返すことで、不純物濃度が異なる複数の領域からなる終端ウェル領域2を形成することができる。

[0069] 終端ウェル領域2の形成後、熱処理装置を用いて、アルゴン（Ar）ガスなどの不活性ガス雰囲気中で、1300℃以上1900℃以下の温度で、30秒以上1時間以下のアニールが行われる。このアニールにより、イオン注入で添加された不純物が活性化される。

[0070] 次に、例えばCVD法により、エピタキシャル基板30の表面S2上に、フィールド絶縁膜3となる厚さ1μmのSiO₂膜を堆積する。その後、フォ

トリソグラフィ工程により SiO_2 膜上に予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとして SiO_2 をエッチングすることにより、フィールド絶縁膜3を形成する。このエッチングでは、表面電極4および外周電極5とエピタキシャル基板30とが接触する領域の SiO_2 膜が除去される。また、図3のSBD101を形成する場合には、補助電極6とエピタキシャル基板30が接触する領域の SiO_2 膜も除去される。

[0071] 次に、エピタキシャル層32上に例えばスパッタ法により、例えば、厚み100nmのTi膜、厚み3 μm のAl膜をこの順に形成する。その後、フォトリソグラフィ工程により、Al膜上に、予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとしてAl膜のRIE (Reactive Ion Etching) を行うことで、表面電極4および外周電極5を形成する。図3のSBD101を形成する場合には、この工程で補助電極6を形成することができる。

[0072] 次に、例えばプラズマCVDにより、耐湿絶縁膜7となる SiN 膜を形成する。このとき、 SiN 膜の原料となるシランガス(SiH_4)とアンモニアガス(NH_3)または窒素ガス(N_2)との流量比や、成膜温度、パワー密度等を調整することで、 SiN 膜の抵抗率が $1 \times 10^{12} \Omega \cdot \text{cm}$ 以上となるようにする。 SiN 膜の抵抗率は屈折率と相関があり、屈折率はおおむね2.2以下となる。その後、フォトリソグラフィ工程により、 SiN 膜上に、予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとして SiN 膜をエッチングすることにより、耐湿絶縁膜7を形成する。このエッチングでは、半絶縁膜8と表面電極4とを接続させる領域および半絶縁膜8と外周電極5とを接続させる領域の SiN 膜が除去される。また、図3のSBD101を形成する場合には、半絶縁膜8と補助電極6とを接続させる領域の SiN 膜も除去される。

[0073] 耐湿絶縁膜7となる SiN 膜は、熱CVDにより形成することもでき、この場合は化学量論的により Si_3N_4 に近い組成となる。 Si_3N_4 の屈折率は

2.0以上2.1以下程度である。このため、熱CVDにより形成したSiN膜はより耐湿性、絶縁性に優れた膜となるが、成膜温度がプラズマCVDと比べて非常に高くなる。そのため、表面電極4などの材料にAlを含む材料が用いられる場合は、Alの融点を超える成膜温度となり、熱CVDによりSiN膜を形成することができない。表面電極4などの材料が例えばCu等であり、Alを含まない場合には、熱CVDによりSiN膜を形成することが可能となる。

[0074] 次に、例えばプラズマCVDにより、半絶縁膜8となるSi₁nSiN膜を形成する。このとき、原料となるシランガス(SiH₄)などの流量を調整することで、Si₁nSiN膜の抵抗率が $1 \times 10^{12} \Omega \cdot \text{cm}$ 未満となるようにする。Si₁nSiN膜の抵抗率は屈折率と相関があり、屈折率はおおむね2.2を超えるが、製造方法等により膜中の結合状態が変化して2.2以下となる場合がある。その後、フォトリソグラフィ工程によりSi₁nSiN膜上に予め定められたパターンのレジストマスクを形成し、当該レジストマスクをエッチングマスクとしてSi₁nSiN膜をエッチングすることにより、半絶縁膜8を形成する。このエッチングでは、ワイヤーボンディングおよびダイシング等を行う領域のSi₁nSiN膜が除去される。

[0075] 半絶縁膜8の材料を形成する際、Si₁nSiN膜上に、耐湿性、絶縁性の高いSiN膜を形成することで、半絶縁膜8を積層構造としてもよい。

[0076] SiN膜およびSi₁nSiN膜は同じ工程でエッチングすることができる。このため、耐湿絶縁膜7および半絶縁膜8をSiN膜およびSi₁nSiN膜で形成する場合、耐湿絶縁膜7および半絶縁膜8のパターニングは以下のような手順で行ってもよい。

[0077] まず、耐湿絶縁膜7となるSiN膜を、表面電極4、外周電極5およびフィールド絶縁膜3を覆うように形成し、図7のように、半絶縁膜8と表面電極4とを接続させる領域および半絶縁膜8と外周電極5とを接続させる領域のSiN膜を除去して、耐湿絶縁膜7に開口を形成する第1のエッチング工程を行う。第1のエッチング工程では、ワイヤーボンディングおよびダイシ

ング等を行う領域のS i N膜を残しておく。

[0078] その後、図8のように、耐湿絶縁膜7を覆うように、半絶縁膜8となるS i n S i N膜を形成する。そして、同一のエッチングマスクを用いてS i N膜（耐湿絶縁膜7）および半絶縁膜8（S i n S i N膜）の両方をエッチングすることで、図9のように、ワイヤーボンディングおよびダイシング等を行う領域に、耐湿絶縁膜7および半絶縁膜8を貫通する開口を形成する第2のエッチング工程を行う。ワイヤーボンディングを行う領域の開口には、表面電極4の一部が露出し、ダイシングを行う領域にはフィールド絶縁膜3が露出する。

[0079] このような手順で耐湿絶縁膜7および半絶縁膜8のパターニングを行うことで、表面電極4、外周電極5およびフィールド絶縁膜3へのオーバーエッチングの回数を少なくでき、エッチングによる表面電極4、外周電極5およびフィールド絶縁膜3のダメージが抑えられる。表面電極4および外周電極5の表面のオーバーエッチングによる変質を抑制することで、絶縁物の析出等が起こりやすい状態となることが抑制される効果も期待できる。

[0080] なお、図7～図9に示した例では、フィールド絶縁膜3が外周電極5よりも外側の領域にも設けられており、S i N膜およびS i n S i N膜のエッチングを行う際のエピタキシャル基板30へのダメージを抑制している。

[0081] また、S i N膜とS i O₂膜とは同じ工程でエッチングすることができる。そのため、図4のS B D 1 0 2を形成する場合には、図10のように、耐湿絶縁膜7のS i N膜をパターニングするエッチングで、S i O₂膜からなるフィールド絶縁膜3に、半絶縁膜8と終端ウェル領域2を含むエピタキシャル基板30とを接続させるための開口を形成してもよい。また、このエッチングは、上述した第1のエッチング工程で行ってもよい。すなわち、第1のエッチング工程において、耐湿絶縁膜7およびフィールド絶縁膜3の両方を貫通してエピタキシャル層32の一部を露出させる開口をさらに形成してもよい。

[0082] 耐湿絶縁膜7および半絶縁膜8を形成した後は、例えば感光性ポリイミド

を、表面電極４、外周電極５、フィールド絶縁膜３、耐湿絶縁膜７、半絶縁膜８およびエピタキシャル基板３０の表面Ｓ２を覆うように塗布し、フォトリソグラフィ工程により予め定められたパターンを有する表面保護膜１０を形成する。なお、ＳＢＤ１００がシリコンゲルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜１０の形成は省略してもよい。

[0083] その後、エピタキシャル基板３０の裏面Ｓ１上に、例えばスパッタ法により、裏面電極１１を形成することで、図１に示したＳＢＤ１００の構成が得られる。

[0084] なお、裏面電極１１の形成は、表面電極４および外周電極５を形成する工程の前または後に行われてもよい。裏面電極１１の材料としては、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのうちの１つまたは複数を含む金属等を用いることができる。裏面電極１１の厚みは、５０ｎｍ以上２μｍ以下が好ましく、例えば、それぞれ厚み１μｍ以下のＴｉとＡｕとの２層膜（Ｔｉ／Ａｕ）で裏面電極１１を形成してもよい。

[0085] [まとめ]

実施の形態１およびその変形例によれば、表面電極４の外周端部および外周電極５の内周端部に絶縁物が析出することが抑制される。また、終端領域の電位勾配が緩やかになり、過度な電界集中が抑制され、ＳＢＤの絶縁信頼性を高めることができる。

[0086] <実施の形態２>

[装置構成]

図１１は、実施の形態２に係る半導体装置であるＭＯＳＦＥＴ２００の構成を示す部分断面図である。図１２は、ＭＯＳＦＥＴ２００の平面図であり、図１２のＢ－Ｂ線に沿った矢視断面図が図１１に相当する。また、図１３は、活性領域である内側領域Ｒ１に形成されるＭＯＳＦＥＴの最小単位構造であるユニットセルＵＣの構成を示す断面図である。ＭＯＳＦＥＴ２００の内側領域Ｒ１には、図１３に示すユニットセルＵＣが複数配列されている（図１１の左端部分には最外周のユニットセルＵＣが示されている）。なお、

図 1 1 ～図 1 3 においては、図 1 および図 2 に示した実施の形態 1 に係る S B D 1 0 0 の構成要素と同一の機能を有する要素には、それと同一の符号を付しているため、ここでは実施の形態 1 と重複する説明は省略する。

[0087] 図 1 1 のように、M O S F E T 2 0 0 は、単結晶基板 3 1 とその上に形成されエピタキシャル層 3 2 とで構成されるエピタキシャル基板 3 0 を用いて形成されている。単結晶基板 3 1 は、n 型（第 1 導電型）の炭化珪素（S i C）から成る半導体基板であり、エピタキシャル層 3 2 は、単結晶基板 3 1 上にエピタキシャル成長させた S i C から成る半導体層である。すなわち、M O S F E T 2 0 0 は、S i C－M O S F E T である。本実施の形態では、4 H のポリタイプを有するエピタキシャル基板 3 0 を用いた。

[0088] 活性領域におけるエピタキシャル層 3 2 の表側の表層部には、p 型（第 2 導電型）の素子ウェル領域 9 が選択的に形成されている。また、素子ウェル領域 9 の表層部には、n 型のソース領域 1 5 と、素子ウェル領域 9 よりも不純物のピーク濃度が高い p 型のコンタクト領域 1 9 が、それぞれ選択的に形成されている。

[0089] 終端領域におけるエピタキシャル層 3 2 の表側の表層部には、活性領域を取り囲むように、p 型の終端ウェル領域 2 0 が選択的に形成されている。終端ウェル領域 2 0 は、内側領域 R 1 と外側領域 R 0 との境界に接する高濃度領域 2 1 と、高濃度領域 2 1 を取り囲むように高濃度領域 2 1 から外側へ延在し、高濃度領域 2 1 より不純物のピーク濃度が低い低濃度領域 2 2 とを備えている。さらに、高濃度領域 2 1 の表層部には、高濃度領域 2 1 より不純物のピーク濃度が高い終端コンタクト領域 2 9 が設けられている。終端コンタクト領域 2 9 の導電型は n 型でもよい。さらに、エピタキシャル層 3 2 の外周部の表層部には、n 型の外周コンタクト領域 2 5 が形成されている。外周コンタクト領域 2 5 の導電型は p 型でもよい。

[0090] 以上の不純物領域（素子ウェル領域 9、ソース領域 1 5、コンタクト領域 1 9、終端ウェル領域 2 0 および外周コンタクト領域 2 5）を除くエピタキシャル層 3 2 の n 型の領域は、ドリフトによって電流が流れるドリフト層 1

である。ドリフト層 1 の不純物濃度は、単結晶基板 3 1 の不純物濃度よりも低い。そのため、単結晶基板 3 1 は、ドリフト層 1 に比べて低い抵抗率を有している。ここでは、ドリフト層 1 の不純物濃度は $1 \times 10^{14} / \text{cm}^3$ 以上 $1 \times 10^{17} / \text{cm}^3$ 以下とした。

[0091] 終端ウェル領域 2 0 は、平面視で活性領域を取り囲むフレーム状（リング状）の領域であり、いわゆるガードリングとして機能する。また、図 1 1 に示すように、終端ウェル領域 2 0 の内側（内周側）の端部を境にして、それよりも内側を活性領域である内側領域 R 1、外側を終端領域である外側領域 R 0 と定義されている。

[0092] 活性領域におけるエピタキシャル基板 3 0 の表面 S 2 上には、ソース領域 1 5、素子ウェル領域 9 およびドリフト層 1 に跨がるようにゲート絶縁膜 1 2 が形成されており、その上にゲート電極 1 3 が形成されている。ゲート絶縁膜 1 2 およびゲート電極 1 3 で覆われた素子ウェル領域 9 の表層部、すなわち、素子ウェル領域 9 におけるソース領域 1 5 とドリフト層 1 との間の部分は、MOSFET 2 0 0 がオンしたときに反転チャネルが形成されるチャネル領域である。

[0093] 活性領域において、ゲート電極 1 3 は層間絶縁膜 1 4 で覆われており、層間絶縁膜 1 4 の上に、表面電極であるソース電極 4 1 が形成されている。よって、ゲート絶縁膜 1 2 とゲート電極 1 3 との間は、層間絶縁膜 1 4 によって電氣的に絶縁されている。図 1 2 のように、ソース電極 4 1 は、内側領域 R 1 の全体に渡るように設けられている。

[0094] ソース電極 4 1 は、層間絶縁膜 1 4 に形成されたコンタクトホールを通してソース領域 1 5 およびコンタクト領域 1 9 に接続されている。ソース電極 4 1 とコンタクト領域 1 9 とはオーミックコンタクトを形成している。また、エピタキシャル基板 3 0 の裏面 S 1 上には、ドレイン電極として機能する裏面電極 1 1 が形成されている。

[0095] 図 1 1 のように、ゲート絶縁膜 1 2、ゲート電極 1 3、層間絶縁膜 1 4 およびソース電極 4 1 の一部は、内側領域 R 1 と外側領域 R 0 との境界を越え

て、外側領域 R O にまで延在している。外側領域 R O に引き出されたソース電極 4 1 は、層間絶縁膜 1 4 に形成されたコンタクトホールを通して、終端ウェル領域 2 0 内の終端コンタクト領域 2 9 とオーミックコンタクトまたはショットキーコンタクトを形成するように接続されている。また、外側領域 R O に引き出されたゲート電極 1 3 は、ゲート絶縁膜 1 2 を介して終端ウェル領域 2 0 の高濃度領域 2 1 上に配設され、高濃度領域 2 1 と同様に平面視でフレーム状に延在する。

[0096] 外側領域 R O に引き出されたゲート電極 1 3 には、層間絶縁膜 1 4 上に形成されたゲート配線電極 4 2 が、層間絶縁膜 1 4 に設けられた開口を通して接続している。ゲート配線電極 4 2 は、ソース電極 4 1 とドレイン電極である裏面電極 1 1 との間の電氣的経路を制御するためのゲート信号（制御信号）を受けるための制御配線電極であり、ソース電極 4 1 とは離間して設けられ、電氣的にもソース電極 4 1 から絶縁されている。

[0097] 図 1 2 に示されるように、ゲート配線電極 4 2 は、ソース電極 4 1 を囲むように設けられたゲート配線 4 2 w と、ワイヤーボンディングが行われるゲートパッド 4 2 p とを含んでいる。本実施の形態では、ソース電極 4 1 は平面視で矩形であり、ゲートパッド 4 2 p は、矩形のソース電極 4 1 の一辺に形成された凹部に入り込むように設けられている。図 1 1 に示されるゲート配線電極 4 2 は、ゲート配線 4 2 w に相当する。なお、図 1 2 の平面図では、エピタキシャル基板 3 0、ソース電極 4 1 およびゲート配線電極 4 2 のみが示されており、他の要素の図示は省略している。

[0098] 図 1 2 では、ゲート配線 4 2 w とゲートパッド 4 2 p とが直接接続されているが、ゲート配線 4 2 w とゲートパッド 4 2 p は、互いに離間し、層間絶縁膜 1 4 の下のゲート電極 1 3 を通して電氣的に接続される構成としてもよい。

[0099] フィールド絶縁膜 3 は、エピタキシャル基板 3 0 の外側領域 R O の表面 S 2 上に設けられ、高濃度領域 2 1 の一部と低濃度領域 2 2 の全体とを覆い、エピタキシャル基板 3 0 の端縁部近傍まで延在する。フィールド絶縁膜 3 は

、内側領域 R 1 には設けられていない。すなわち、フィールド絶縁膜 3 には、内側領域 R 1 を内包する開口が設けられている。

[0100] 図 1 1 においては、フィールド絶縁膜 3 の内周端が層間絶縁膜 1 4 の側面に接続しているが、層間絶縁膜 1 4 の外周端がフィールド絶縁膜 3 の内周端に乗り上げていてもよい。また、フィールド絶縁膜 3 と層間絶縁膜 1 4 は、同時に形成された一体的な膜であってもよい。

[0101] 外周電極 5 は、終端ウェル領域 2 0 と離間して、エピタキシャル基板 3 0 の表面 S 2 上に設けられ、外周コンタクト領域 2 5 の表面の少なくとも一部と接続している。外周電極 5 の内周端は、フィールド絶縁膜 3 の外周端に乗り上げている。

[0102] 耐湿絶縁膜 7 は、外側領域 R 0 においてフィールド絶縁膜 3 の少なくとも一部の上に設けられ、ソース電極 4 1 の外周端、外周電極 5 の内周端、ゲート配線電極 4 2 の内周端および外周端を覆っている。耐湿絶縁膜 7 には、ソース電極 4 1、外周電極 5 およびゲート配線電極 4 2 の上に開口が設けられている。ただし、ゲート配線電極 4 2 上の開口部は、図 1 1 に示されていないゲートパッド 4 2 p 上に設けられ、ゲート配線 4 2 w は耐湿絶縁膜 7 に完全に覆われる。

[0103] 半絶縁膜 8 は、耐湿絶縁膜 7 を覆うように設けられ、耐湿絶縁膜 7 から露出したソース電極 4 1 および外周電極 5 と接続している。半絶縁膜 8 は、ゲートパッド 4 2 p とは接続しない。

[0104] 表面保護膜 1 0 は、ソース電極 4 1 の外周端、ゲート配線電極 4 2 の内周端および外周端、ならびに外周電極 5 を覆うように設けられる。表面保護膜 1 0 には、ソース電極 4 1 およびゲートパッド 4 2 p 上に開口が形成されている。なお、M O S F E T 2 0 0 がシリコーンゲルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜 1 0 は省略される場合がある。

[0105] 耐湿絶縁膜 7、半絶縁膜 8 および表面保護膜 1 0 は、ソース電極 4 1 およびゲートパッド 4 2 p 上のワイヤーボンディング等を行う領域およびエピタキシャル基板 3 0 上のダイシングなどを行う領域で開口している。

[0106] 図11は、実施の形態2に係るMOSFET200の終端部の一断面（図12のB-B線に沿った断面）を示したものであるが、MOSFET200の終端部のゲート配線42wが延在する部分の全ての位置で、図11と同様の断面構造を持つことが好ましい。また、ゲートパッド42pが配設された部分の全ての位置で、耐湿絶縁膜7がゲートパッド42pの内周端および外周端を覆う構造であることが好ましい。すなわち、耐湿絶縁膜7は、平面視で、ソース電極41の外周端の全周、外周電極5の内周端の全周、ならびに、ゲート配線電極42の内周端および外周端の全周を覆っていることが好ましい。また、耐湿絶縁膜7が、平面視で、ゲート配線42wの内周端および外周端の全周を覆っていることが好ましい。

[0107] なお、本実施の形態では、エピタキシャル基板30がSiCで構成されるものとして説明した。SiCは、Siより広いワイドバンドギャップを有し、SiCを用いたSiC半導体装置は、Siを用いたSi半導体装置と比較して、耐圧性に優れ、許容電流密度も高く、また耐熱性も高いため高温動作も可能である。ただし、エピタキシャル基板30の材料は、SiCに限定されず、他のワイドバンドギャップ半導体、例えば窒化ガリウム（GaN）で構成してもよい。また、ワイドバンドギャップ半導体に代えて、例えば珪素（Si）を用いてもよい。また、半導体装置は、MOSFET以外のトランジスタであって良く、例えば、JFET（Junction FET）またはIGBT（Insulated Gate Bipolar Transistor）であってもよい。

[0108] [変形例1]

図14は、実施の形態2の変形例1に係るMOSFET201の構成を示す平面図である。図14においては、便宜的にMOSFET201の上面構成のうち、ソース電極41、ゲート配線電極42のみを示している。図14に示すMOSFET201は、図12に示すMOSFET200と異なり、ゲート配線42wがソース電極41を取り囲まず、平面視で矩形のソース電極41の一辺に深く形成された凹部に入り込むように設けられている。

[0109] MOSFET201においても、耐湿絶縁膜7は、ソース電極41の外側

端、外周電極 5 の内側端およびゲート配線電極 4 2 の内周端および外周端を覆い、ソース電極 4 1、外周電極 5 およびゲート配線電極 4 2 に乗り上げ、ソース電極 4 1、外周電極 5 およびゲート配線電極 4 2 上に開口を有している。また、耐湿絶縁膜 7 はゲート配線 4 2 w を完全に覆い、ゲート配線電極 4 2 上の開口部はゲートパッド 4 2 p に設けられる。

[0110] また、半絶縁膜 8 は、耐湿絶縁膜 7 を覆うように設けられ、耐湿絶縁膜 7 から露出したソース電極 4 1 および外周電極 5 と接続している。また、半絶縁膜 8 はゲート配線電極 4 2 とは接続しない。

[0111] [変形例 2]

図 1 5 は、実施の形態 2 の変形例 2 に係る MOSFET 2 0 2 の構成を示す部分断面図であり、図 1 6 は MOSFET 2 0 2 の構成を示す平面図である。なお、図 1 6 における C-C 線での矢視断面図が図 1 5 に対応する。図 1 6 においては、便宜的に MOSFET 2 0 2 の上面構成のうち、ソース電極 4 1、ゲート配線電極 4 2 のみを示している。

[0112] 図 1 6 に示す MOSFET 2 0 2 において、ソース電極 4 1 は、平面視で矩形のソースパッド 4 1 p と、ゲート配線 4 2 w を含むゲート配線電極 4 2 を囲むように形成された表面配線であるソース配線 4 1 w とを含んでいる。なお、図 1 6 に示す MOSFET 2 0 2 において、平面上でゲート配線 4 2 w が開口し、ソース配線 4 1 w とソースパッド 4 1 p はゲート配線 4 2 w の開口部で直接接続されているが、ソース配線 4 1 w とソースパッド 4 1 p は互いに離間し、ソース電極 4 1、ゲート配線電極 4 2 およびゲート電極 1 3 以外の導電膜を設けて電氣的に接続される構成としてもよく、終端コンタクト領域 2 9 を介して電氣的に接続される構成としてもよい。

[0113] MOSFET 2 0 2 において、耐湿絶縁膜 7 は、ソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 に乗り上げており、ソースパッド 4 1 p の外側端、ソース配線 4 1 w の内周端および外周端、ゲート配線電極 4 2 の内周端および外周端、ならびに外周電極 5 の内周端を覆っている。耐湿絶縁膜 7 は、平面視で、ソース配線 4 1 w の内周端および外周端の全周を覆っている

ことが好ましい。

[0114] また、耐湿絶縁膜 7 には、ソース電極 4 1、外周電極 5 およびゲート配線電極 4 2 上に開口が形成されている。ソース電極 4 1 上の開口は、ソース配線 4 1 w およびソースパッド 4 1 p の両方の上に設けられている。ゲート配線電極 4 2 上の開口は、ゲートパッド 4 2 p 上に設けられているが、ゲート配線 4 2 w 上には設けられておらず、ゲート配線 4 2 w は耐湿絶縁膜 7 で完全に覆われている。

[0115] また、半絶縁膜 8 は、耐湿絶縁膜 7 を覆うように設けられ、耐湿絶縁膜 7 の開口部においてソース配線 4 1 w および外周電極 5 と接続している。また、半絶縁膜 8 はソースパッド 4 1 p およびゲートパッド 4 2 p とは接続しない。

[0116] [動作]

図 1 1 に示した実施の形態 2 に係る MOSFET 200 の動作について、2 つの状態に分けて説明する。

[0117] 第 1 の状態は、ゲート電極 1 3 にしきい値以上の正の電圧が印加されている状態である。以下、この状態を「オン状態」と呼ぶ。オン状態では、チャネル領域に反転チャネルが形成される。反転チャネルは、キャリアである電子がソース領域 1 5 とドリフト層 1 との間を流れるための経路となる。オン状態において、ソース電極 4 1 を基準として、裏面電極 1 1 に高い電圧を印加すると、単結晶基板 3 1 およびドリフト層 1 を電流が流れる。このときのソース電極 4 1 と裏面電極 1 1 との間の電圧をオン電圧と呼び、ソース電極 4 1 と裏面電極 1 1 と間を流れる電流をオン電流と呼ぶ。オン電流は、チャネルが存在する内側領域 R I のみを流れ、外側領域 R O には流れない。

[0118] 第 2 の状態は、ゲート電極 1 3 にしきい値未満の電圧が印加されている状態である。以下、この状態を「オフ状態」と呼ぶ。オフ状態では、チャネル領域に反転チャネルが形成されないため、オン電流は流れない。よって、ソース電極 4 1 と裏面電極 1 1 との間に高電圧が印加されると、この高電圧が維持される。このとき、ゲート電極 1 3 とソース電極 4 1 との間の電圧は、

ソース電極 4 1 と裏面電極 1 1 との間の電圧に対して非常に小さいので、ゲート電極 1 3 と裏面電極 1 1 との間にも高電圧が印加されることになる。

[0119] 外側領域 R O においても、ゲート配線電極 4 2 およびゲート電極 1 3 の各々と、裏面電極 1 1 との間に、高電圧が印加される。内側領域 R I に素子ウェル領域 9 にソース電極 4 1 との電氣的コンタクトが形成されているのと同様に、外側領域 R O には終端コンタクト領域 2 9 にソース電極 4 1 との電氣的コンタクトが形成されているため、ゲート絶縁膜 1 2 および層間絶縁膜 1 4 に高電界が印加されることが防止される。

[0120] オフ状態における外側領域 R O は、実施の形態 1 で説明したオフ状態の S B D 1 0 0 と類似した動作を行う。つまり、ドリフト層 1 と終端ウェル領域 2 0 との p n 接合界面付近には高電界が印加され、裏面電極 1 1 に臨界電界を超える電圧が印加されるとアバランシェ降伏が起こる。通常、アバランシェ降伏が起こらない範囲で M O S F E T 2 0 0 が使用されるように、定格電圧が定められる。

[0121] オフ状態においては、ドリフト層 1 と、素子ウェル領域 9 および終端ウェル領域 2 0 との p n 接合界面から、単結晶基板 3 1 に向かう方向（下方向）とドリフト層 1 の外周方向（右方向）とに空乏層が広がる。

[0122] ここで、高湿度下で M O S F E T 2 0 0 をオフ状態とした場合を考える。表面保護膜 1 0 がポリイミド等で構成される場合、高湿度下では多くの水分を含有する。この水分が、ソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 の表面に達すると、オフ状態の M O S F E T 2 0 0 に印加される電圧により、ソース電極 4 1 およびゲート配線電極 4 2 が陰極、外周電極 5 が陽極として作用する。表面保護膜 1 0 が形成されない場合においても、封止ゲルに多くの水分が透過して M O S F E T 2 0 0 に到達し、同様にソース電極 4 1 およびゲート配線電極 4 2 が陰極、外周電極 5 が陽極として作用する。また、ゲート電極 1 3 にソース電極 4 1 以下の電圧が印可されている場合は、ゲート配線電極 4 2 が陰極、ソース電極 4 1 が陽極という関係も成り立つ。

- [0123] 陰極となるソース電極 4 1 およびゲート配線電極 4 2 の近傍では、実施の形態 1 で説明した酸素の還元反応および水素の生成反応が生じる。これに伴い、ソース電極 4 1 およびゲート配線電極 4 2 の近傍で水酸化物イオンの濃度が増加する。水酸化物イオンは、ソース電極 4 1 およびゲート配線電極 4 2 と化学的に反応する。例えばソース電極 4 1 およびゲート配線電極 4 2 がアルミニウムで構成される場合は、上記化学反応によってアルミニウムが水酸化アルミニウムとなることがある。また、水酸化アルミニウムは周囲の温度や pH などにより酸化アルミニウムとなることがある。
- [0124] また、陽極となる外周電極 5 の近傍では、例えば表面電極 4 がアルミニウムで構成される場合は、アルミニウムが Al^{3+} となって溶けだし、周囲の水分と反応して水酸化アルミニウムまたは酸化アルミニウムとなる。
- [0125] このような反応は、ゲート配線電極 4 2 が陰極、ソース電極 4 1 が陽極の関係となった場合、またはその逆の関係となった場合にも、その極性に応じて同様に発生する。
- [0126] これらの水酸化アルミニウムまたは酸化アルミニウムはソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 の表面に絶縁物として析出する。この析出によってソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 の上の膜が割れたり押し上げられたりして剥離し、剥離が進展してフィールド絶縁膜 3 および層間絶縁膜 1 4 の上部に空洞部が形成されると、空洞部に水分が入り込む。この空洞部に入り込んだ水分は、過剰なリーク電流や、空洞部で気中放電などを生じさせ、MOSFET 200 が素子破壊を引き起こす原因となり得る。また、絶縁物の析出により体積膨張が生じた場合、ソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 の下の膜やエピタキシャル基板 30 に応力が加わり、MOSFET 200 の物理的な破壊を引き起こして素子破壊を引き起こす原因となり得る。
- [0127] 上記の水酸化アルミニウムまたは酸化アルミニウムの析出反応は、電界強度により加速される。特にゲート配線電極 4 2 の外周端部や外周電極 5 の内周端部は高電界になりやすく、またエピタキシャル基板 30 が炭化珪素から

なる場合はドリフト層 1 が高濃度になるため電界強度がより一層高くなり、水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。また、ソース電極 4 1 の外周端部やゲート配線電極 4 2 の内周端部においても、ゲート配線電極 4 2 に印加される電圧によって高電界となり、水酸化アルミニウムまたは酸化アルミニウムの析出反応が加速される。

[0128] また、半絶縁膜 8 がソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 の端部と接続している場合、半絶縁膜 8 を通して水分がソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 の端部に到達するとともに、半絶縁膜 8 を通してソース電極 4 1、ゲート配線電極 4 2 および外周電極 5 との電子の交換が行われ、水酸化アルミニウムまたは酸化アルミニウムの析出反応がより一層加速される。さらに、半絶縁膜 8 の導電性によりソース電極 4 1、ゲート配線電極 4 2 の端部および外周電極 5 の内周端部の周辺で電位勾配が発生しやすく、電界強度による水酸化アルミニウムまたは酸化アルミニウムの析出反応の加速も生じる可能性がある。

[0129] また、ゲート配線電極 4 2 への印加電圧は MOSFET 200 の動作中に絶えず変化しており、ゲート配線電極 4 2 はソース電極 4 1 に対して陽極になったり負極になったりを繰り返す。このとき、電子がソース電極 4 1 およびゲート配線電極 4 2 の間を行き来し、その速度に応じて水酸化アルミニウムまたは酸化アルミニウムの析出反応の加速が生じる可能性がある。

[0130] これに対し、実施の形態 2 の MOSFET 200 においては、耐湿絶縁膜 7 がゲート配線 4 2 w を完全に覆い、またソース電極 4 1 の外側端面および外周電極 5 の内側端面を覆っている。また、耐湿絶縁膜 7 がゲートパッド 4 2 p の外周端面および内周端面を覆っている。このため、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすいゲート配線電極 4 2、ソース電極 4 1 の外周端部および外周電極 5 の内周端部に水分が到達することが防止される。その結果、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。

[0131] また、MOSFET 200 においては、耐湿絶縁膜 7 の開口部を通して半

絶縁膜 8 がソース電極 4 1 および外周電極 5 と接続しており、半絶縁膜 8 はゲート配線電極 4 2 と接続していない。そのため、ソース電極 4 1 から外周電極 5 にかけて、ゲート配線電極 4 2 の電位に影響されない緩やかな電位勾配が形成される。これにより、終端ウェル領域 2 の周辺において過度な電界集中の発生を抑制することができる。

[0132] 以上の効果は、実施の形態 2 の変形例 1 および 2 で説明した MOSFET 201 および 202 においても得られる。

[0133] 図 14 に示す MOSFET 201 においては、ゲート配線 4 2 w がソース電極 4 1 を取り囲まず、平面視で矩形のソース電極 4 1 の一辺の凹部に入り込むように設けられている。このような場合においても、耐湿絶縁膜 7 は、ゲートパッド 4 2 p の端部を覆うとともに、ゲート配線 4 2 w を完全に覆い、またソース電極 4 1 の外周端および外周電極 5 の内周端を覆う。このため、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすいゲート配線電極 4 2、ソース電極 4 1 の外周端部および外周電極 5 の内周端部に水分が到達しにくく、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。

[0134] また、MOSFET 201 においても、耐湿絶縁膜 7 の開口部を通して半絶縁膜 8 がソース電極 4 1 および外周電極 5 と接続しており、半絶縁膜 8 はゲート配線電極 4 2 と接続していない。そのため、ソース電極 4 1 から外周電極 5 にかけて、ゲート配線電極 4 2 の電位に影響されない緩やかな電位勾配が形成される。これにより、終端ウェル領域 2 の周辺において過度な電界集中の発生を抑制することができる。

[0135] 図 15 に示す MOSFET 202 においては、ソース配線 4 1 w がゲート配線電極 4 2 を取り囲むように設けられている。このような場合においても、耐湿絶縁膜 7 がソースパッド 4 1 p の外側端面、ソース配線 4 1 w の内周端および外周端、外周電極 5 の内側端面、ゲート配線電極 4 2 の内周端および外周端を覆う構成になっている。このため、特に水酸化アルミニウムまたは酸化アルミニウムが析出しやすいゲート配線電極 4 2、ソース電極 4 1 の

外周端部および外周電極 5 の内周端部に水分が到達しにくく、水酸化アルミニウムまたは酸化アルミニウムの析出を抑制することができる。

[0136] また、MOSFET 202 においては、耐湿絶縁膜 7 の開口部を通して半絶縁膜 8 がソース配線 41w および外周電極 5 と接続しており、半絶縁膜 8 はゲート配線電極 42 と接続していない。そのため、ソース配線 41w から外周電極 5 にかけて、ゲート配線電極 42 の電位に影響されない緩やかな電位勾配が形成される。これにより、終端ウェル領域 2 の周辺において過度な電界集中の発生を抑制することができる。

[0137] [製造方法]

次に、実施の形態 2 の MOSFET 200 の製造方法について説明する。

[0138] まず、実施の形態 1 と同様に、 n 型不純物を比較的高濃度 (n^+) に含む低抵抗の単結晶基板 31 を準備する。単結晶基板 31 は 4H のポリタイプを有する SiC 基板であり、4 度または 8 度のオフ角を有している。

[0139] 次に、単結晶基板 31 上において、SiC のエピタキシャル成長を行い、 n 型で不純物濃度が $1 \times 10^{14} / \text{cm}^3$ 以上 $1 \times 10^{17} / \text{cm}^3$ 以下のエピタキシャル層 32 を形成する。その結果、単結晶基板 31 およびエピタキシャル層 32 からなるエピタキシャル基板 30 が得られる。

[0140] 次に、フォトリソグラフィ工程によるレジストマスクの形成と、このレジストマスクを注入マスクとして用いてのイオン注入工程とを組み合わせ、エピタキシャル層 32 の上層部に不純物領域を形成する工程を繰り返すことで、エピタキシャル層 32 の上層部に、終端ウェル領域 20、素子ウェル領域 9、コンタクト領域 19、ソース領域 15、終端コンタクト領域 29 および外周コンタクト領域 25 を形成する。

[0141] これらのイオン注入において、 n 型不純物としては N (窒素) 等が用いられ、 p 型不純物としては Al または B 等が用いられる。素子ウェル領域 9 と、終端ウェル領域 20 の高濃度領域 21 とは、一括して形成することができる。また、コンタクト領域 19 と、終端コンタクト領域 29 とは、一括して形成することができる。ソース領域 15 と外周コンタクト領域 25 とは、一

括して形成することができる。また、終端コンタクト領域 29 は、ソース領域 15 と一括して形成してもよい。また、外周コンタクト領域 25 はコンタクト領域 19 と一括して形成してもよい。

[0142] 素子ウェル領域 9 と、終端ウェル領域 20 の高濃度領域 21 との不純物濃度は、 $1.0 \times 10^{18} / \text{cm}^3$ 以上 $1.0 \times 10^{20} / \text{cm}^3$ 以下とする。ソース領域 15 の不純物濃度は、 $1.0 \times 10^{19} / \text{cm}^3$ 以上 $1.0 \times 10^{21} / \text{cm}^3$ 以下とし、素子ウェル領域 9 の不純物濃度よりも高くする。終端ウェル領域 20 低濃度領域 22 のドーズ量は、 $0.5 \times 10^{13} / \text{cm}^2$ 以上 $5 \times 10^{13} / \text{cm}^2$ 以下とすることが好ましく、例えば $1.0 \times 10^{13} / \text{cm}^2$ とする。コンタクト領域、終端コンタクト領域 29 および外周コンタクト領域 25 の不純物濃度は素子ウェル領域 9 の不純物濃度よりも高くする。

[0143] イオン注入の注入エネルギーは、Al の場合、例えば 100 keV 以上 700 keV 以下とする。この場合、上記ドーズ量 [cm^{-2}] から換算された低濃度領域 22 の不純物濃度は、 $1 \times 10^{17} / \text{cm}^3$ 以上 $1 \times 10^{19} / \text{cm}^3$ 以下となる。また、イオン注入の注入エネルギーは、N の場合、例えば 20 keV 以上 300 keV 以下とする。

[0144] その後、熱処理装置によって、アルゴン (Ar) ガスなどの不活性ガス雰囲気中で、1300℃ 以上 1900℃ 以下の温度で、30 秒以上 1 時間以下のアニールが行われる。このアニールにより、イオン注入によって添加された不純物が活性化される。

[0145] 次に、例えば CVD 法により、エピタキシャル基板 30 の表面上に、フィールド絶縁膜 3 となる厚さ $1 \mu\text{m}$ の SiO_2 膜を堆積する。その後、フォトリソグラフィ工程およびエッチング工程により、内側領域 R1、外側領域 R0 の高濃度領域 21 上の一部の領域、外周電極 5 をエピタキシャル基板 30 に接続させる領域の SiO_2 膜を除去するように、 SiO_2 膜をパターニングする。それにより、エピタキシャル基板 30 の表面 S2 上にフィールド絶縁膜 3 が形成される。

[0146] 続いて、フィールド絶縁膜 3 に覆われていないエピタキシャル層 32 の表

面S 2を熱酸化することによって、ゲート絶縁膜1 2となるS i O₂を形成する。そして、ゲート絶縁膜1 2上に、ゲート電極1 3となる導電性を有する多結晶珪素膜を減圧C V D法により形成する。さらに、フォトリソグラフィ工程とエッチング工程により、多結晶珪素膜をパターニングすることにより、ゲート電極1 3を形成する。

[0147] 次に、C V D法により層間絶縁膜1 4となるS i O₂膜を形成する。そして、フォトリソグラフィ工程とエッチング工程により、S i O₂を貫通して、コンタクト領域1 9、ソース領域1 5のそれぞれに到達するコンタクトホールを形成する。それと同時に、外側領域R Oにおいて、層間絶縁膜1 4を貫通してゲート電極1 3に達するコンタクトホールを形成する。また、フィールド絶縁膜3 上およびエピタキシャル層3 2の外周部からS i O₂膜を除去する。

[0148] 層間絶縁膜1 4は、フィールド絶縁膜3 の上に乗り上げる構成としてもよい。また、外周電極5をエピタキシャル基板3 0に接続させるためにフィールド絶縁膜3 に設けられる開口は、層間絶縁膜1 4のパターニングの際に形成してもよい。また、フィールド絶縁膜3 と層間絶縁膜1 4の形成を同じ工程で行い、フィールド絶縁膜3 と層間絶縁膜1 4とを一体的な膜としてもよい。

[0149] 次に、エピタキシャル基板3 0の表面S 2上に、スパッタ法または蒸着法などにより、ソース電極4 1、ゲート配線電極4 2および外周電極5となる材料層を形成し、その材料層をフォトリソグラフィ工程とエッチング工程によりパターニングする。ソース電極4 1、ゲート配線電極4 2および外周電極5となる材料層としては、例えば、T i、N i、A l、C u、A uのいずれか1つまたは複数を含む金属、またはA l－S iのようなA l合金等が用いられる。このような材料層と接するエピタキシャル基板3 0の部分には、予め熱処理によってシリサイド膜を形成しておいてもよい。

[0150] 次に、例えばプラズマC V Dにより耐湿絶縁膜7となるS i N膜を形成する。その後、フォトリソグラフィ工程とエッチング工程により、半絶縁膜

8とソース電極41および外周電極5とを接続させる領域と、ワイヤーボンディングおよびダイシング等を行う領域のSiN膜を除去することで、それらの領域に開口を有する耐湿絶縁膜7を形成する。

[0151] 次に、例えばプラズマCVDにより半絶縁膜8となるSi₃N₄膜を形成する。その後、フォトリソグラフィ工程とエッチング工程により、ワイヤーボンディングおよびダイシング等を行う領域のSi₃N₄膜を除去することで、それらの領域に開口を有する半絶縁膜8を形成する。

[0152] ワイヤーボンディングおよびダイシング等を行う領域のSiN膜およびSi₃N₄膜の除去は、同じエッチング工程で行ってもよい。また、半絶縁膜8の形成において、Si₃N₄膜上に、耐湿性、絶縁性の高いSiN膜を形成することで、半絶縁膜8を積層構造としてもよい。

[0153] 次に、例えば感光性ポリイミドを、ソース電極41、ゲート配線電極42、外周電極5、フィールド絶縁膜3、層間絶縁膜14、耐湿絶縁膜7、半絶縁膜8上およびエピタキシャル基板30の表面S2を覆うように塗布し、フォトリソグラフィ工程により予め定められたパターンを有する表面保護膜10を形成する。なお、MOSFET200がシリコングルなどの弾性率の低い封止ゲルで覆われて使用される場合、表面保護膜10の形成は省略してもよい。

[0154] その後、エピタキシャル基板30の裏面S1上に、例えばスパッタ法により、裏面電極11を形成することで、図11に示したMOSFET200の構成が得られる。

[0155] なお、裏面電極11の形成は、ソース電極41、ゲート配線電極42および外周電極5の形成する工程の前または後に行われてもよい。裏面電極11の材料としては、Ti、Ni、Al、Cu、Auのうちの1つまたは複数を含む金属等を用いることができる。裏面電極11の厚みは、50nm以上2μm以下が好ましく、例えば、それぞれ厚み1μm以下のTiとAuとの2層膜(Ti/Au)で裏面電極11を形成してもよい。

[0156] [まとめ]

実施の形態2およびその変形例の構成によれば、ソース電極41、ゲート配線電極42および外周電極5の端部に絶縁物が析出することが抑制される。また、終端領域の電位勾配を緩やかにして過度な電界集中を抑制し、MOSFETの絶縁信頼性を高めることができる。

[0157] <実施の形態3>

実施の形態3では、上述した実施の形態1および2に係る半導体装置を電力変換装置に適用した例を示す。ここでは、電力変換装置としての三相のインバータに、実施の形態1および2に係る半導体装置を適用した場合について説明する。

[0158] 図17は、実施の形態3に係る電力変換装置2000を適用した電力変換システムの構成を概略的に示すブロック図である。

[0159] 図17に示す電力変換システムは、電源1000、電力変換装置2000および負荷3000を有している。電源1000は、直流電源であり、電力変換装置2000に直流電力を供給する。電源1000は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、また、交流系統に接続された整流回路またはAC/DCコンバータで構成してもよい。また、電源1000を、直流系統から出力される直流電力を予め定められた電力に変換するDC/DCコンバータによって構成してもよい。

[0160] 電力変換装置2000は、電源1000と負荷3000との間に接続された三相のインバータであり、電源1000から供給された直流電力を交流電力に変換し、負荷3000に交流電力を供給する。電力変換装置2000は、図17に示すように、直流電力を交流電力に変換して出力する主変換回路2001と、主変換回路2001の各スイッチング素子を駆動する駆動信号を出力する駆動回路2002と、駆動回路2002を制御する制御信号を駆動回路2002に出力する制御回路2003とを有している。

[0161] 負荷3000は、電力変換装置2000から供給された交流電力によって駆動される三相の電動機である。なお、負荷3000は特定の用途に限られ

るものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。

[0162] 以下、電力変換装置2000の詳細を説明する。主変換回路2001は、スイッチング素子および還流ダイオードを有しており（図示せず）、スイッチング素子がスイッチングすることによって、電源1000から供給される直流電力を交流電力に変換し、負荷3000に供給する。主変換回路2001の具体的な回路構成には種々のものがあるが、本実施の形態に係る主変換回路2001は、2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された6つの還流ダイオードで構成することができる。主変換回路2001の各スイッチング素子と各還流ダイオードとの少なくとも何れかに、上述した実施の形態1または2に係る半導体装置が適用されている。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（U相、V相、W相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路2001の3つの出力端子は、負荷3000に接続される。

[0163] 駆動回路2002は、主変換回路2001のスイッチング素子を駆動する駆動信号を生成し、それを主変換回路2001のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路2003からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より大きい電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧より小さい電圧信号（オフ信号）である。

[0164] 制御回路2003は、負荷3000に所望の電力が供給されるよう主変換回路2001のスイッチング素子を制御する。具体的には、負荷3000に

供給すべき電力に基づいて主変換回路2001の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するパルス幅変調（PWM：Pulse Width Modulation）制御によって主変換回路2001を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路2002に制御指令（制御信号）を出力する。駆動回路2002は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。

[0165] 本実施の形態に係る電力変換装置では、主変換回路2001の還流ダイオードとして実施の形態1に係る半導体装置を、スイッチング素子として実施の形態2に係る半導体装置を適用することができる。また、このように実施の形態1および2に係る半導体装置を電力変換装置2000に適用した場合、通常はゲルまたは樹脂などに埋め込まれて使用するが、これらの材料も完全に水分を遮断できるわけではなく、実施の形態1および実施の形態2で示した構成により半導体装置の絶縁保護が維持される。これにより信頼性向上を実現することができる。

[0166] 本実施の形態では、実施の形態1および2に係る半導体装置が適用される電力変換装置を、2レベルの三相インバータとした例を説明したが、実施の形態1および2に係る半導体装置は種々の電力変換装置に適用することができる。例えば、電力変換装置は、3レベルのようなマルチレベルのものであってもよい。単相負荷に電力を供給する場合には、電力変換装置は単相のインバータでもよい。直流負荷等に電力を供給する場合には、電力変換装置はDC／DCコンバータまたはAC／DCコンバータでもよい。

[0167] また、実施の形態1および2に係る半導体装置を適用した電力変換装置は、電動機を負荷とするものに限定されず、例えば、放電加工機、レーザー加工機、誘導加熱調理器、または非接触器給電システムのための電源装置に用いることもでき、さらには太陽光発電システムおよび蓄電システム等のパワ

ーコンディショナーとして用いることも可能である。

[0168] なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

[0169] 上記した説明は、すべての態様において、例示であって、例示されていない無数の変形例が想定され得るものと解される。例えば、任意の構成要素を変形、追加または省略すること、および、少なくとも1つの実施の形態における少なくとも1つの構成要素を抽出し、それを他の実施の形態の構成要素と組み合わせることも想定され得る。

[0170] また、矛盾が生じない限り、上記の各実施の形態において「1つ」備えられるものとして記載された構成要素は、「1つ以上」備えられていてもよい。さらに、本開示に係る技術を構成する構成要素は概念的な単位であって、1つの構成要素が複数の構造物を含んでもよく、また、1つの構成要素が、ある構造物の一部となってもよい。また、本開示に係る技術の構成要素には、それと同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。

符号の説明

[0171] 1 ドリフト層、2 終端ウェル領域、3 フィールド絶縁膜、4 表面電極、5 外周電極、6 補助電極、7 耐湿絶縁膜、8 半絶縁膜、9 素子ウェル領域、10 表面保護膜、11 裏面電極、12 ゲート絶縁膜、13 ゲート電極、14 層間絶縁膜、15 ソース領域、19 コンタクト領域、20 終端ウェル領域、21 高濃度領域、22 低濃度領域、25 外周コンタクト領域、29 終端コンタクト領域、30 エピタキシャル基板、31 単結晶基板、32 エピタキシャル層、41 ソース電極、41p ソースパッド、41w ソース配線、42 ゲート配線電極、42p ゲートパッド、42w ゲート配線、100~104 SBD、200~201 MOSFET、S1 エピタキシャル基板の裏面、S2 エピタキシャル基板の表面、UC ユニットセル、R1 内側領域、R0 外側領域、1000 電源、2000 電力変換装置、2001 主変換回路、

2 0 0 2 駆動回路、2 0 0 3 制御回路、3 0 0 0 負荷。

請求の範囲

[請求項1]

第1導電型の半導体層と、
前記半導体層の表面上に形成されたフィールド絶縁膜と、
前記フィールド絶縁膜よりも内側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の内周端に乗り上げた表面電極と、
前記フィールド絶縁膜よりも外側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の外周端に乗り上げた外周電極と、
前記半導体層の表層部に形成され、前記表面電極に接続し、且つ、前記表面電極の外周端よりも外側にまで延在する第2導電型のウェル領域と、
前記表面電極の外周端、前記外周電極の内周端および前記フィールド絶縁膜を覆うように形成された耐湿絶縁膜と、
前記耐湿絶縁膜上に形成され、前記耐湿絶縁膜から露出した前記表面電極および前記外周電極に接続する半絶縁膜と、
前記半導体層の裏面側に形成された裏面電極と、
を備えた半導体装置。

[請求項2]

第1導電型の半導体層と、
前記半導体層の表面上に形成されたフィールド絶縁膜と、
前記フィールド絶縁膜よりも内側の前記半導体層の表面上に形成された層間絶縁膜と、
前記半導体層の表面上に形成され、前記層間絶縁膜に乗り上げた表面電極と、
前記表面電極よりも外側の前記層間絶縁膜上に、前記表面電極から離間して形成された制御配線電極と、
前記フィールド絶縁膜よりも外側の前記半導体層の表面上に形成され、前記フィールド絶縁膜の外周端に乗り上げた外周電極と、
前記半導体層の表層部に形成され、前記表面電極に接続し、且つ、前記表面電極の外周端よりも外側にまで延在する第2導電型のウェル

領域と、

前記表面電極の外周端、前記外周電極の内周端、前記制御配線電極の内周端および外周端、ならびに前記フィールド絶縁膜を覆うように形成された耐湿絶縁膜と、

前記耐湿絶縁膜上に形成され、前記耐湿絶縁膜から露出した前記表面電極および前記外周電極に接続する半絶縁膜と、

前記半導体層の裏面側に形成された裏面電極と、
を備えた半導体装置。

[請求項3] 前記耐湿絶縁膜は、平面視で、前記表面電極の外周端の全周および前記外周電極の内周端の全周を覆っている、
請求項1に記載の半導体装置。

[請求項4] 前記耐湿絶縁膜は、平面視で、前記表面電極の外周端の全周、前記外周電極の内周端の全周、ならびに、前記制御配線電極の内周端および外周端の全周を覆っている、
請求項2に記載の半導体装置。

[請求項5] 前記制御配線電極は、前記表面電極を囲むように形成された制御配線を含み、
前記耐湿絶縁膜は、前記制御配線の全体を覆っている、
請求項2に記載の半導体装置。

[請求項6] 前記耐湿絶縁膜が、平面視で、前記制御配線の内周端および外周端の全周を覆っている、
請求項5に記載の半導体装置。

[請求項7] 前記表面電極は、前記制御配線を含む前記制御配線電極を囲むように形成された表面配線を含み、
前記耐湿絶縁膜は、前記表面配線の内周端および外周端を覆いつつ、前記表面配線上に開口を有し、
前記半絶縁膜は、前記耐湿絶縁膜の前記開口を通して前記表面配線に接続する、

請求項 5 または請求項 6 に記載の半導体装置。

[請求項 8] 前記耐湿絶縁膜は、平面視で、前記表面配線の内周端および外周端の全周を覆っている、

請求項 7 に記載の半導体装置。

[請求項 9] 前記耐湿絶縁膜は、窒化珪素で形成されている、

請求項 1 から請求項 8 のいずれか一項に記載の半導体装置。

[請求項 10] 前記耐湿絶縁膜の抵抗率は、 $1 \times 10^{12} \Omega \cdot \text{cm}$ 以上である、

請求項 9 に記載の半導体装置。

[請求項 11] 前記耐湿絶縁膜は、前記耐湿絶縁膜の内周端と外周端との間に、前記半絶縁膜が前記表面電極または前記外周電極に接続するための開口を有している、

請求項 1 から請求項 10 のいずれか一項に記載の半導体装置。

[請求項 12] 前記ウェル領域は、複数に分割して形成されており、

複数の前記ウェル領域のそれぞれに接続し、前記フィールド絶縁膜に乗り上げた複数の補助電極を備え、

前記半絶縁膜は、前記耐湿絶縁膜に形成された開口を通して複数の前記補助電極に接続する、

請求項 1 から請求項 11 のいずれか一項に記載の半導体装置。

[請求項 13] 前記半絶縁膜は、前記フィールド絶縁膜および前記耐湿絶縁膜に形成された開口を通して、前記ウェル領域を含む前記半導体層に接続する、

請求項 1 から請求項 12 のいずれか一項に記載の半導体装置。

[請求項 14] 前記半導体層は、ワイドバンドギャップ半導体で形成されている、

請求項 1 から請求項 13 のいずれか一項に記載の半導体装置。

[請求項 15] 前記ワイドバンドギャップ半導体は、炭化珪素である、

請求項 14 に記載の半導体装置。

[請求項 16] 請求項 1 から請求項 15 のいずれか一項に記載の半導体装置を有し、
入力される電力を変換して出力する変換回路と、

前記半導体装置を駆動するための駆動信号を前記半導体装置に出力する駆動回路と、

前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路と、

を備える電力変換装置。

[請求項17] 請求項1から請求項15のいずれか一項に記載の半導体装置の製造方法であって、

前記表面電極、前記外周電極および前記フィールド絶縁膜を覆うように前記耐湿絶縁膜を形成する工程と、

前記耐湿絶縁膜をエッチングすることで、前記耐湿絶縁膜に、前記半絶縁膜を前記表面電極に接続させるための開口および前記半絶縁膜を前記外周電極に接続させるための開口を形成する第1のエッチング工程と、

前記第1のエッチング工程の後に、前記耐湿絶縁膜を覆うように前記半絶縁膜を形成する工程と、

同一のエッチングマスクを用いて前記耐湿絶縁膜および前記半絶縁膜の両方をエッチングすることで、前記耐湿絶縁膜および前記半絶縁膜の両方を貫通して前記表面電極の一部を露出させる開口を形成する第2のエッチング工程と、

を含む半導体装置の製造方法。

[請求項18] 請求項17に記載の半導体装置の製造方法であって、

前記第1のエッチング工程で形成される前記半絶縁膜を前記表面電極に接続させるための前記開口と、前記第2のエッチング工程で形成される前記表面電極の一部を露出させる前記開口とが、互いに離間している

半導体装置の製造方法。

[請求項19] 請求項17または請求項18に記載の半導体装置の製造方法であって、

前記第２のエッチング工程において、前記耐湿絶縁膜および前記半絶縁膜の両方を貫通して前記フィールド絶縁膜の一部を露出させる開口も形成される、
半導体装置の製造方法。

[請求項20]

請求項１９に記載の半導体装置の製造方法であって、


前記第１のエッチング工程で形成される前記半絶縁膜を前記外周電極に接続させるための前記開口と、前記第２のエッチング工程で形成される前記フィールド絶縁膜の一部を露出させる前記開口とが、互いに離間している
半導体装置の製造方法。

[請求項21]


請求項１７に記載の半導体装置の製造方法であって、

前記第１のエッチング工程において、前記耐湿絶縁膜および前記フィールド絶縁膜の両方を貫通して前記半導体層の一部を露出させる開口をさらに形成する、
半導体装置の製造方法。


[図5]




[図6]




[図9]




[図10]




[図11]
200




[図12]



[図13]


UC

[図14]




[図15]


200



[図16]



[図17]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/028085

A. CLASSIFICATION OF SUBJECT MATTER

H01L 29/06(2006.01)i; **H01L 29/78**(2006.01)i; **H01L 29/739**(2006.01)i; **H01L 29/872**(2006.01)i; **H01L 21/329**(2006.01)i; **H01L 29/868**(2006.01)i; **H01L 29/861**(2006.01)i

FI: H01L29/06 301S; H01L29/06 301F; H01L29/06 301G; H01L29/06 301V; H01L29/91 A; H01L29/91 C; H01L29/91 F; H01L29/86 301F; H01L29/86 301P; H01L29/86 301E; H01L29/86 301D; H01L29/78 652P; H01L29/78 652N; H01L29/78 655F

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/06; H01L29/78; H01L29/739; H01L29/872; H01L21/329; H01L29/868; H01L29/861

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2021
Registered utility model specifications of Japan 1996-2021
Published registered utility model applications of Japan 1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 6-268198 A (HITACHI, LTD.) 22 September 1994 (1994-09-22) paragraphs [0020]-[0023], fig. 1, 2	1-21
A	JP 2010-267655 A (MITSUBISHI ELECTRIC CORP.) 25 November 2010 (2010-11-25) paragraphs [0034]-[0049], fig. 1-3	1-21
A	JP 2012-182302 A (TOYOTA JIDOSHA KABUSHIKI KAISHA) 20 September 2012 (2012-09-20) paragraphs [0017]-[0030], fig. 3	1-21
A	WO 2020/035938 A1 (MITSUBISHI ELECTRIC CORP.) 20 February 2020 (2020-02-20) paragraph [0047], fig. 4	1-21
A	WO 2015/104900 A1 (MITSUBISHI ELECTRIC CORP.) 16 July 2015 (2015-07-16)	1-21



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

07 October 2021

Date of mailing of the international search report

19 October 2021

Name and mailing address of the ISA/JP

**Japan Patent Office (ISA/JP)
3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
Japan**

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2021/028085

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	6-268198	A	22 September 1994	US 5552625 A column 4, line 61 to column 8, line 5, fig. 1, 2 EP 615291 A1 KR 10-1994-0022884 A	
JP	2010-267655	A	25 November 2010	US 2010/0289110 A1 paragraphs [0056]-[0072], fig. 1-3 CN 101887884 A KR 10-2010-0122437 A	
JP	2012-182302	A	20 September 2012	(Family: none)	
WO	2020/035938	A1	20 February 2020	US 2021/0118761 A1 paragraph [0069], fig. 4	
WO	2015/104900	A1	16 July 2015	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 29/06(2006.01)i; H01L 29/78(2006.01)i; H01L 29/739(2006.01)i; H01L 29/872(2006.01)i; H01L 21/329(2006.01)i; H01L 29/868(2006.01)i; H01L 29/861(2006.01)i FI: H01L29/06 301S; H01L29/06 301F; H01L29/06 301G; H01L29/06 301V; H01L29/91 A; H01L29/91 C; H01L29/91 F; H01L29/86 301F; H01L29/86 301P; H01L29/86 301E; H01L29/86 301D; H01L29/78 652P; H01L29/78 652N; H01L29/78 655F																				
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01L29/06; H01L29/78; H01L29/739; H01L29/872; H01L21/329; H01L29/868; H01L29/861 最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2021年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2021年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2021年</td> </tr> </table> 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）			日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2021年	日本国実用新案登録公報	1996-2021年	日本国登録実用新案公報	1994-2021年										
日本国実用新案公報	1922-1996年																			
日本国公開実用新案公報	1971-2021年																			
日本国実用新案登録公報	1996-2021年																			
日本国登録実用新案公報	1994-2021年																			
C. 関連すると認められる文献 <table border="1"> <thead> <tr> <th>引用文献の カテゴリー*</th> <th>引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示</th> <th>関連する 請求項の番号</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>JP 6-268198 A（株式会社日立製作所）22.09.1994（1994-09-22） 段落[0020]-[0023], 図1-2</td> <td>1-21</td> </tr> <tr> <td>A</td> <td>JP 2010-267655 A（三菱電機株式会社）25.11.2010（2010-11-25） 段落[0034]-[0049], 図1-3</td> <td>1-21</td> </tr> <tr> <td>A</td> <td>JP 2012-182302 A（トヨタ自動車株式会社）20.09.2012（2012-09-20） 段落[0017]-[0030], 図3</td> <td>1-21</td> </tr> <tr> <td>A</td> <td>WO 2020/035938 A1（三菱電機株式会社）20.02.2020（2020-02-20） 段落[0047], 図4</td> <td>1-21</td> </tr> <tr> <td>A</td> <td>WO 2015/104900 A1（三菱電機株式会社）16.07.2015（2015-07-16）</td> <td>1-21</td> </tr> </tbody> </table>			引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	A	JP 6-268198 A（株式会社日立製作所）22.09.1994（1994-09-22） 段落[0020]-[0023], 図1-2	1-21	A	JP 2010-267655 A（三菱電機株式会社）25.11.2010（2010-11-25） 段落[0034]-[0049], 図1-3	1-21	A	JP 2012-182302 A（トヨタ自動車株式会社）20.09.2012（2012-09-20） 段落[0017]-[0030], 図3	1-21	A	WO 2020/035938 A1（三菱電機株式会社）20.02.2020（2020-02-20） 段落[0047], 図4	1-21	A	WO 2015/104900 A1（三菱電機株式会社）16.07.2015（2015-07-16）	1-21
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号																		
A	JP 6-268198 A（株式会社日立製作所）22.09.1994（1994-09-22） 段落[0020]-[0023], 図1-2	1-21																		
A	JP 2010-267655 A（三菱電機株式会社）25.11.2010（2010-11-25） 段落[0034]-[0049], 図1-3	1-21																		
A	JP 2012-182302 A（トヨタ自動車株式会社）20.09.2012（2012-09-20） 段落[0017]-[0030], 図3	1-21																		
A	WO 2020/035938 A1（三菱電機株式会社）20.02.2020（2020-02-20） 段落[0047], 図4	1-21																		
A	WO 2015/104900 A1（三菱電機株式会社）16.07.2015（2015-07-16）	1-21																		
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。																				
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献																				
国際調査を完了した日 07.10.2021		国際調査報告の発送日 19.10.2021																		
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 西出 隆二 5F 4815 電話番号 03-3581-1101 内線 3516																		

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/028085

引用文献			公表日	パテントファミリー文献	公表日
JP	6-268198	A	22.09.1994	US 5552625 A 第4欄第61行-第8欄第5行， 図1-2 EP 615291 A1 KR 10-1994-0022884 A	
JP	2010-267655	A	25.11.2010	US 2010/0289110 A1 段落[0056]-[0072]，図1-3 CN 101887884 A KR 10-2010-0122437 A	
JP	2012-182302	A	20.09.2012	(ファミリーなし)	
WO	2020/035938	A1	20.02.2020	US 2021/0118761 A1 段落[0069]，図4	
WO	2015/104900	A1	16.07.2015	(ファミリーなし)	