

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年2月23日(23.02.2023)




(10) 国際公開番号

WO 2023/021982 A1

- (51) 国際特許分類:
H04B 1/38 (2015.01) *H01L 25/07* (2006.01)
H01L 25/00 (2006.01) *H01L 25/18* (2023.01)
H01L 25/065 (2023.01) *H04B 1/00* (2006.01)
- (21) 国際出願番号: PCT/JP2022/029629
- (22) 国際出願日: 2022年8月2日(02.08.2022)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2021-134653 2021年8月20日(20.08.2021) JP
- (71) 出願人: 株式会社村田製作所
(MURATA MANUFACTURING CO., LTD.) [JP/
- JP]; 〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 Kyoto (JP).
- (72) 発明者: 山口 幸哉 (YAMAGUCHI, Yukiya);
〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 株式会社村田製作所内 Kyoto (JP). 堀田 篤 (HORITA, Atsushi); 〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 株式会社村田製作所内 Kyoto (JP). 庄内 大貴 (SHOUNAI, Hiroki); 〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 吉川 修一, 外(YOSHIKAWA, Shuichi et al.); 〒5320011 大阪府大阪市淀川区西中島 5 丁目 3 番 10 号タナカ・イトーピア新大阪ビル 6 階新居国際特許事務所内 Osaka (JP).

(54) Title: HIGH-FREQUENCY MODULE

(54) 発明の名称: 高周波モジュール



(57) **Abstract:** A high-frequency module (1A) comprises: a module substrate (90) having major surfaces (90a and 90b) opposite each other; a plurality of electronic components disposed on the major surface (90a) and on the major surface (90b); and a power supply terminal (134) disposed on the major surface (90b). The plurality of electronic components include an integrated circuit (80) disposed on the major surface (90b) and including a control circuit (81) connected to the power supply terminal (134), and a capacitor (74) disposed on the major surface (90b) and connected between a path connecting the power supply terminal (134) and the control circuit (81) and ground. Specifically, the integrated circuit (80) is disposed closer to the capacitor (74) than any of the other electronic components disposed on the major surface (90b), and/or the capacitor (74) is disposed closer to the integrated circuit (80) than any of the other electronic components

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

disposed on the major surface (90b).

(57) 要約: 高周波モジュール (1 A) は、互いに対向する主面 (90 a 及び 90 b) を有するモジュール基板 (90) と、主面 (90 a) 上及び主面 (90 b) 上に配置された複数の電子部品と、主面 (90 b) 上に配置された電源端子 (134) と、を備え、複数の電子部品は、主面 (90 b) 上に配置され、電源端子 (134) に接続される制御回路 (81) を含む集積回路 (80) と、主面 (90 b) 上に配置され、電源端子 (134) と制御回路 (81) とを接続する経路とグランドとの間に接続されるキャパシタ (74) と、を含む。ここで、主面 (90 b) 上に配置された他の電子部品のいずれよりも集積回路 (80) の方がキャパシタ (74) の近くに配置されている、及び/又は、主面 (90 b) 上に配置された他の電子部品のいずれよりもキャパシタ (74) の方が集積回路 (80) の近くに配置されている。

明 細 書

発明の名称：高周波モジュール

技術分野

[0001] 本発明は、高周波モジュールに関する。

背景技術

[0002] 携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンドモジュールが複雑化している。特許文献1のパッケージモジュールには、両面実装基板が用いられており、半導体集積回路とキャパシタとが逆面に配置されている。

先行技術文献

特許文献

[0003] 特許文献1：米国特許第9 2 6 3 1 8 6 号明細書

発明の概要

発明が解決しようとする課題

[0004] しかしながら、上記従来の技術では、キャパシタが電源経路のノイズを低減するためのバイパスキャパシタとして用いられる場合に、十分なノイズ低減効果を得られない場合がある。

[0005] そこで、本発明は、両面実装においてバイパスキャパシタのノイズ低減効果の向上を図ることができる高周波モジュールを提供する。

課題を解決するための手段

[0006] 本発明の一態様に係る高周波モジュールは、互いに対向する第1主面及び第2主面を有するモジュール基板と、第1主面上及び第2主面上に配置された複数の電子部品と、第2主面上に配置された電源用外部接続端子と、を備え、複数の電子部品は、第2主面上に配置され、電源用外部接続端子に接続される能動回路を含む第1電子部品と、第2主面上に配置され、電源用外部接続端子と能動回路とを接続する経路とグラウンドとの間に接続されるキャパシタを含む第2電子部品と、を含み、第2主面上に配置された他の電子部品

のいずれよりも第1電子部品の方が第2電子部品の近くに配置されている。

[0007] 本発明の一態様に係る高周波モジュールは、互いに対向する第1主面及び第2主面を有するモジュール基板と、第1主面上及び第2主面上に配置された複数の電子部品と、第2主面上に配置された電源用外部接続端子と、を備え、複数の電子部品は、第2主面上に配置され、電源用外部接続端子に接続される能動回路を含む第1電子部品と、第2主面上に配置され、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタを含む第2電子部品と、を含み、第2主面上に配置された他の電子部品のいずれよりも第2電子部品の方が第1電子部品の近くに配置されている。

[0008] 本発明の一態様に係る高周波モジュールは、互いに対向する第1主面及び第2主面を有するモジュール基板と、第1主面上及び第2主面上に配置された複数の電子部品と、第2主面上に配置された電源用外部接続端子と、を備え、複数の電子部品は、第2主面上に配置され、電源用外部接続端子に接続される能動回路を含む第1電子部品と、第2主面上に配置され、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタを含む第2電子部品と、第2主面上に配置された第3電子部品と、を含み、第2電子部品は、モジュール基板の平面視において第1電子部品と第3電子部品との間に配置されている。

発明の効果

[0009] 本発明の一態様に係る高周波モジュールによれば、両面実装においてバイパスキャパシタのノイズ低減効果の向上を図ることができる。

図面の簡単な説明

[0010] [図1]図1は、実施の形態に係る高周波回路及び通信装置の回路構成図である。

[図2]図2は、実施例1に係る高周波モジュールの平面図である。

[図3]図3は、実施例1に係る高周波モジュールの平面図である。

[図4]図4は、実施例1に係る高周波モジュールの断面図である。

[図5]図5は、実施例2に係る高周波モジュールの平面図である。

[図6]図6は、実施例3に係る高周波モジュールの平面図である。

[図7]図7は、実施例3に係る高周波モジュールの平面図である。

発明を実施するための形態

[0011] 以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。

[0012] なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。

[0013] 以下の各図において、 x 軸及び y 軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、 x 軸は、モジュール基板の第1辺に平行であり、 y 軸は、モジュール基板の第1辺と直交する第2辺に平行である。また、 z 軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。

[0014] 本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電氣的に接続される場合も含む。「A及びBの間に接続される」とは、A及びBの間でA及びBの両方に接続されることを意味し、A及びBを結ぶ経路に直列接続されることに加えて、当該経路とグラウンドとの間に並列接続（シャント接続）されることを含む。

[0015] 本発明の部品配置において、「モジュール基板の平面視」とは、 z 軸正側から x - y 平面に物体を正投影して見ることを意味する。「AがB及びCの間に配置される」とは、B内の任意の点とC内の任意の点とを結ぶ複数の線分

のうちの少なくとも1つがAを通ることを意味する。また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数%程度の誤差をも含むことを意味する。

[0016] また、本発明の部品配置において、「部品が基板に配置される」とは、部品が基板の主面上に配置されること、及び、部品が基板内に配置されることを含む。「部品が基板の主面上に配置される」とは、部品が基板の主面に接触して配置されることに加えて、部品が主面と接触せずに当該主面の上方に配置されること（例えば、部品が主面と接触して配置された他の部品上に積層されること）を含む。また、「部品が基板の主面上に配置される」は、主面に形成された凹部に部品が配置されることを含んでもよい。「部品が基板内に配置される」とは、部品がモジュール基板内にカプセル化されることに加えて、部品の全部が基板の両主面の間に配置されているが部品の一部が基板に覆われていないこと、及び、部品の一部のみが基板内に配置されていることを含む。

[0017] また、本発明において、「電子部品」とは、能動素子及び／又は受動素子を含む部品を意味する。つまり、電子部品には、トランジスタ又はダイオード等を含む能動部品、及び、インダクタ、トランスフォーマ、キャパシタ又は抵抗等を含む受動部品が含まれ、端子、コネクタ又は配線等を含む電気機械部品が含まれない。

[0018] （実施の形態）

[1 高周波回路1及び通信装置6の回路構成]

本実施の形態に係る高周波回路1及び通信装置6の回路構成について、図1を参照しながら説明する。図1は、本実施の形態に係る高周波回路1及び通信装置6の回路構成図である。

[0019] [1.1 通信装置6の回路構成]

まず、通信装置6の回路構成について説明する。図1に示すように、本実施の形態に係る通信装置6は、高周波回路1と、アンテナ2と、RFIC（R

adio Frequency Integrated Circuit) 3 と、B B I C (Baseband Integrated Circuit) 4 と、電源回路 5 と、を備える。

[0020] 高周波回路 1 は、アンテナ 2 と R F I C 3 との間で高周波信号を伝送する。高周波回路 1 の内部構成については後述する。

[0021] アンテナ 2 は、高周波回路 1 のアンテナ接続端子 1 0 0 に接続され、高周波回路 1 から出力された高周波信号を送信し、また、外部から高周波信号を受信して高周波回路 1 へ出力する。

[0022] R F I C 3 は、高周波信号を処理する信号処理回路の一例である。具体的には、R F I C 3 は、高周波回路 1 の受信経路を介して入力された高周波受信信号を、ダウンコンバート等により信号処理し、当該信号処理して生成された受信信号を B B I C 4 へ出力する。また、R F I C 3 は、B B I C 4 から入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された高周波送信信号を、高周波回路 1 の送信経路に出力する。また、R F I C 3 は、高周波回路 1 が有するスイッチ及び増幅器等を制御する制御部を有する。なお、R F I C 3 の制御部としての機能の一部又は全部は、R F I C 3 の外部に実装されてもよく、例えば、B B I C 4 又は高周波回路 1 に実装されてもよい。

[0023] B B I C 4 は、高周波回路 1 が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。B B I C 4 で処理される信号としては、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号が用いられる。

[0024] 電源回路 5 は、電源（図示せず）及び高周波回路 1 に接続され、高周波回路 1 に電力を供給することができる。なお、電源回路 5 は、高周波回路 1 に含まれてもよい。

[0025] なお、本実施の形態に係る通信装置 6 において、アンテナ 2、B B I C 4 及び電源回路 5 は、必須の構成要素ではない。

[0026] [1 . 2 高周波回路 1 の回路構成]

次に、高周波回路 1 の回路構成について説明する。図 1 に示すように、高

周波回路 1 は、電力増幅器（PA）11 及び 12 と、低雑音増幅器（LNA）21～23 と、整合回路（MN）40～45 と、インダクタ（L）46～48 と、スイッチ（SW）51～53 と、デュプレクサ 61～63 と、キャパシタ（C）71～73 と、制御回路 81 と、アンテナ接続端子 100 と、高周波入力端子 111 及び 112 と、高周波出力端子 121～123 と、電源端子 131～134 と、制御端子 141 と、を備える。以下に、高周波回路 1 の構成要素について順に説明する。

[0027] アンテナ接続端子 100 は、高周波回路 1 の外部でアンテナ 2 に接続される。

[0028] 高周波入力端子 111 及び 112 の各々は、高周波回路 1 の外部から高周波送信信号を受けるための端子である。本実施の形態では、高周波入力端子 111 及び 112 は、高周波回路 1 の外部で RFIC 3 に接続される。

[0029] 高周波出力端子 121～123 の各々は、高周波回路 1 の外部に高周波受信信号を供給するための端子である。本実施の形態では、高周波出力端子 121～123 は、高周波回路 1 の外部で RFIC 3 に接続される。

[0030] 電源端子 131～134 の各々は、電源用外部接続端子の一例であり、外部から電力供給を受けるための端子である。本実施の形態では、電源端子 131～134 は、高周波回路 1 の外部で電源回路 5 に接続される。さらに、電源端子 131～134 は、高周波回路 1 の内部で、電力増幅器 11 及び 12、低雑音増幅器 21～23、並びに、制御回路 81 に接続される。

[0031] 制御端子 141 は、制御信号を伝送するための端子である。つまり、制御端子 141 は、高周波回路 1 の外部から制御信号を受けるための端子、及び／又は、高周波回路 1 の外部に制御信号を供給するための端子である。制御信号とは、高周波回路 1 に含まれる電子回路の制御に関する信号である。具体的には、制御信号は、例えば電力増幅器 11 及び 12 と、低雑音増幅器 21～23 と、スイッチ 51～53 とのうちの少なくとも 1 つを制御するためのデジタル信号である。

[0032] 電力増幅器 11 は、能動回路であり、高周波入力端子 111 と送信フィル

タ 6 1 T との間に接続され、電源端子 1 3 1 を介して供給される電源電圧を用いてバンド A の送信信号を増幅することができる。具体的には、電力増幅器 1 1 の入力端は、高周波入力端子 1 1 1 に接続される。一方、電力増幅器 1 1 の出力端は、整合回路 4 4 及びスイッチ 5 2 を介して送信フィルタ 6 1 T に接続される。

[0033] 電力増幅器 1 2 は、能動回路であり、高周波入力端子 1 1 2 と送信フィルタ 6 2 T 及び 6 3 T との間に接続され、電源端子 1 3 2 を介して供給される電源電圧を用いてバンド B 及び C の送信信号を増幅することができる。具体的には、電力増幅器 1 2 の入力端は、高周波入力端子 1 1 2 に接続される。一方、電力増幅器 1 2 の出力端は、整合回路 4 5 及びスイッチ 5 3 を介して送信フィルタ 6 2 T 及び 6 3 T に接続される。

[0034] なお、電力増幅器 1 1 及び 1 2 は、電源から供給される電力を基に入力信号（送信信号）よりも大きなエネルギーの出力信号を得る能動部品である。電力増幅器 1 1 及び 1 2 の各々は、増幅トランジスタを含み、さらにインダクタ及び／又はキャパシタを含んでもよい。電力増幅器 1 1 及び 1 2 の内部構成は、特に限定されない。例えば、電力増幅器 1 1 及び 1 2 の各々は、多段増幅器であってもよく、差動増幅型の増幅器又はドハティ増幅器であってもよい。

[0035] 低雑音増幅器 2 1 は、能動回路であり、受信フィルタ 6 1 R と高周波出力端子 1 2 1 との間に接続され、電源端子 1 3 3 を介して供給される電源電圧を用いてバンド A の受信信号を増幅することができる。具体的には、低雑音増幅器 2 1 の入力端は、インダクタ 4 6 を介して受信フィルタ 6 1 R に接続される。一方、低雑音増幅器 2 1 の出力端は、高周波出力端子 1 2 1 に接続される。

[0036] 低雑音増幅器 2 2 は、能動回路であり、受信フィルタ 6 2 R と高周波出力端子 1 2 2 との間に接続され、電源端子 1 3 3 を介して供給される電源電圧を用いてバンド B の受信信号を増幅することができる。具体的には、低雑音増幅器 2 2 の入力端は、インダクタ 4 7 を介して受信フィルタ 6 2 R に接続

される。一方、低雑音増幅器 2 2 の出力端は、高周波出力端子 1 2 2 に接続される。

[0037] 低雑音増幅器 2 3 は、能動回路であり、受信フィルタ 6 3 R と高周波出力端子 1 2 3 との間に接続され、電源端子 1 3 3 を介して供給される電源電圧を用いてバンド C の受信信号を増幅することができる。具体的には、低雑音増幅器 2 3 の入力端は、インダクタ 4 8 を介して受信フィルタ 6 3 R に接続される。一方、低雑音増幅器 2 3 の出力端は、高周波出力端子 1 2 3 に接続される。

[0038] なお、低雑音増幅器 2 1 ～ 2 3 は、電源から供給される電力を基に入力信号（受信信号）よりも大きなエネルギーの出力信号を得る能動部品である。低雑音増幅器 2 1 ～ 2 3 の各々は、増幅トランジスタを含み、さらにインダクタ及び／又はキャパシタを含んでもよい。低雑音増幅器 2 1 ～ 2 3 の内部構成は、特に限定されない。

[0039] 整合回路 4 0 ～ 4 5 の各々は、受動回路であり、2つの回路素子の間に接続され、当該2つの回路素子の間のインピーダンス整合をとることができる。つまり、整合回路 4 0 ～ 4 5 の各々は、インピーダンス整合回路である。整合回路 4 0 ～ 4 5 の各々は、インダクタ及び／又はキャパシタを含んでもよく、トランスフォーマを含んでもよい。

[0040] インダクタ 4 6 は、受信フィルタ 6 1 R と低雑音増幅器 2 1 との間に接続され、受信フィルタ 6 1 R と低雑音増幅器 2 1 との間のインピーダンス整合をとることができる。インダクタ 4 7 は、受信フィルタ 6 2 R と低雑音増幅器 2 2 との間に接続され、受信フィルタ 6 2 R と低雑音増幅器 2 2 との間のインピーダンス整合をとることができる。インダクタ 4 8 は、受信フィルタ 6 3 R と低雑音増幅器 2 3 との間に接続され、受信フィルタ 6 3 R と低雑音増幅器 2 3 との間のインピーダンス整合をとることができる。

[0041] スイッチ 5 1 は、能動回路であり、アンテナ接続端子 1 0 0 とデュプレキサ 6 1 ～ 6 3 との間に接続される。スイッチ 5 1 は、端子 5 1 1 ～ 5 1 4 を有する。端子 5 1 1 は、整合回路 4 0 を介してアンテナ接続端子 1 0 0 に接

続される。端子512は、整合回路41を介してデュプレクサ61に接続される。端子513は、整合回路42を介してデュプレクサ62に接続される。端子514は、整合回路43を介してデュプレクサ63に接続される。

[0042] この接続構成において、スイッチ51は、例えばRFIC3からの制御信号に基づいて、端子511を端子512～514の少なくとも1つに接続することができる。つまり、スイッチ51は、アンテナ接続端子100とデュプレクサ61～63の各々との接続及び非接続を切り替えることができる。スイッチ51は、例えばマルチ接続型のスイッチ回路で構成される。

[0043] スイッチ52は、能動回路であり、電力増幅器11と送信フィルタ61Tとの間に接続される。スイッチ52は、端子521及び522を有する。端子521は、整合回路44を介して電力増幅器11の出力端に接続される。端子522は、送信フィルタ61Tに接続される。

[0044] この接続構成において、スイッチ52は、例えばRFIC3からの制御信号に基づいて、端子521及び522の間の接続及び非接続を切り替えることができる。つまり、スイッチ52は、電力増幅器11と送信フィルタ61Tとの接続及び非接続を切り替えることができる。スイッチ52は、例えばSPST (Single-Pole Single-Throw) 型のスイッチ回路で構成される。

[0045] スイッチ53は、能動回路であり、電力増幅器12と送信フィルタ62T及び63Tとの間に接続される。スイッチ53は、端子531～533を有する。端子531は、整合回路45を介して電力増幅器12の出力端に接続される。端子532は、送信フィルタ62Tに接続される。端子533は、送信フィルタ63Tに接続される。

[0046] この接続構成において、スイッチ53は、例えばRFIC3からの制御信号に基づいて、端子531を端子532及び533のいずれかに接続することができる。つまり、スイッチ53は、電力増幅器12の接続を送信フィルタ62T及び63Tの間で切り替えることができる。スイッチ53は、例えばSPDT (Single-Pole Double-Throw) 型のスイッチ回路で構成される。

[0047] デュプレクサ61は、受動回路であり、周波数分割複信 (FDD: Frequen

cy Division Duplex) 用のバンドAの送信信号と受信信号とを通過させ、他バンドの信号を減衰させることができる。デュプレクサ61は、送信フィルタ61T及び受信フィルタ61Rを含む。

[0048] 送信フィルタ61Tは、バンドAのアップリンク動作バンド (uplink operating band) を含む通過帯域を有し、バンドAの送信信号を通過させることができる。送信フィルタ61Tの一端は、整合回路41、スイッチ51及び整合回路40を介してアンテナ接続端子100に接続される。送信フィルタ61Tの他端は、スイッチ52を介して電力増幅器11の出力端に接続される。

[0049] 受信フィルタ61Rは、バンドAのダウンリンク動作バンド (downlink operating band) を含む通過帯域を有し、バンドAの受信信号を通過させることができる。受信フィルタ61Rの一端は、整合回路41、スイッチ51及び整合回路40を介してアンテナ接続端子100に接続される。受信フィルタ61Rの他端は、インダクタ46を介して低雑音増幅器21の入力端に接続される。

[0050] デュプレクサ62は、受動回路であり、FDD用のバンドBの送信信号と受信信号とを通過させ、他バンドの信号を減衰させることができる。デュプレクサ62は、送信フィルタ62T及び受信フィルタ62Rを含む。

[0051] 送信フィルタ62Tは、バンドBのアップリンク動作バンドを含む通過帯域を有し、バンドBの送信信号を通過させることができる。送信フィルタ62Tの一端は、整合回路42、スイッチ51及び整合回路40を介してアンテナ接続端子100に接続される。送信フィルタ62Tの他端は、スイッチ53を介して電力増幅器12の出力端に接続される。

[0052] 受信フィルタ62Rは、バンドBのダウンリンク動作バンドを含む通過帯域を有し、バンドBの受信信号を通過させることができる。受信フィルタ62Rの一端は、整合回路42、スイッチ51及び整合回路40を介してアンテナ接続端子100に接続される。受信フィルタ62Rの他端は、インダクタ47を介して低雑音増幅器22の入力端に接続される。

- [0053] デュプレクサ 6 3 は、受動回路であり、F D D 用のバンド C の送信信号と受信信号とを通過させ、他バンドの信号を減衰させることができる。デュプレクサ 6 3 は、送信フィルタ 6 3 T 及び受信フィルタ 6 3 R を含む。
- [0054] 送信フィルタ 6 3 T は、バンド C のアップリンク動作バンドを含む通過帯域を有し、バンド C の送信信号を通過させることができる。送信フィルタ 6 3 T の一端は、整合回路 4 3、スイッチ 5 1 及び整合回路 4 0 を介してアンテナ接続端子 1 0 0 に接続される。送信フィルタ 6 3 T の他端は、スイッチ 5 3 を介して電力増幅器 1 2 の出力端に接続される。
- [0055] 受信フィルタ 6 3 R は、バンド C のダウンリンク動作バンドを含む通過帯域を有し、バンド C の受信信号を通過させることができる。受信フィルタ 6 3 R の一端は、整合回路 4 3、スイッチ 5 1 及び整合回路 4 0 を介してアンテナ接続端子 1 0 0 に接続される。受信フィルタ 6 3 R の他端は、インダクタ 4 8 を介して低雑音増幅器 2 3 の入力端に接続される。
- [0056] バンド A ～ C は、無線アクセス技術（R A T : Radio Access Technology）を用いて構築される通信システムのための周波数バンドである。バンド A ～ C は、標準化団体など（例えば 3 G P P（登録商標）（3rd Generation Partnership Project）及び I E E E（Institute of Electrical and Electronics Engineers）等）によって予め定義される。通信システムの例としては、5 G N R（5th Generation New Radio）システム、L T E（Long Term Evolution）システム及び W L A N（Wireless Local Area Network）システム等を挙げることができる。
- [0057] バンド A とバンド B 及び C とは、互いに異なるバンド群に含まれてもよく、同じバンド群に含まれてもよい。ここで、バンド群とは、複数のバンドを含む周波数範囲を意味する。バンド群としては、例えばウルトラハイバンド群（3300～5000MHz）、ハイバンド群（2300～2690MHz）、ミッドバンド群（1427～2200MHz）、及びローバンド群（698～960MHz）等を用いることができるが、これらに限定されない。例えば、バンド群として、5ギガヘルツ以上のアンライセンスバンドを含むバンド群又はミリ波帯域のバンド群が用いられ

てもよい。

[0058] 例えば、バンドAは、ハイバンド群に含まれ、バンドB及びCは、ミッドバンド群に含まれてもよい。また例えば、バンドAは、ミッドバンド群又はハイバンド群に含まれ、バンドB及びCは、ローバンド群に含まれてもよい。

[0059] キャパシタ71～74の各々は、バイパスキャパシタ又はデカップリングキャパシタと呼ばれ、電源経路上のノイズが高周波回路に与える影響を低減することができる。具体的には、キャパシタ71は、電源端子131と電力増幅器11とを接続する経路とグラウンドとの間に接続され、キャパシタ72は、電源端子132と電力増幅器12とを接続する経路とグラウンドとの間に接続される。キャパシタ73は、電源端子133と低雑音増幅器21～23とを接続する経路とグラウンドとの間に接続される。キャパシタ74は、電源端子134と制御回路81とを接続する経路とグラウンドとの間に接続される。

[0060] 制御回路81は、能動回路であり、電力増幅器11及び12等を制御することができる。制御回路81は、RFIC3から制御端子141を介してデジタル制御信号を受けて、電力増幅器11及び12等に制御信号を出力する。

[0061] なお、図1に表された高周波回路1は、例示であり、これに限定されない。例えば、高周波回路1が対応するバンドは、バンドA～Cに限定されない。例えば、高周波回路1は、4以上のバンドに対応してもよい。この場合、高周波回路1は、バンドD、E、F・・・のためのフィルタを備えてもよい。また例えば、高周波回路1は、バンドB及びCのみに対応し、バンドAに対応しなくてもよい。この場合、高周波回路1は、電力増幅器11と、低雑音増幅器21と、整合回路41及び44と、インダクタ46と、スイッチ52と、デュプレクサ61と、高周波入力端子111と、高周波出力端子121と、を備えなくてもよい。また例えば、高周波回路1は、送信専用回路であってもよい。この場合、高周波回路1は、低雑音増幅器21～23と、イ

ンダクタ４６～４８と、受信フィルタ６１Ｒ～６３Ｒと、高周波出力端子１２１～１２３と、電源端子１３３と、を備えなくてもよい。また例えば、高周波回路１は、受信専用回路であってもよい。この場合、高周波回路１は、電力増幅器１１及び１２と、整合回路４４及び４５と、スイッチ５２及び５３と、送信フィルタ６１Ｔ～６３Ｔと、高周波入力端子１１１及び１１２と、電源端子１３１及び１３２と、を備えなくてもよい。

[0062] [２ 高周波回路１の実施例]

 [２．１ 実施例１]

上記実施の形態に係る高周波回路１の実施例１として、高周波回路１が実装された高周波モジュール１Ａを図２～図４を参照しながら説明する。なお、本実施例では、低雑音増幅器２１～２３を含む集積回路２０と、制御回路８１を含む集積回路８０との各々が、第１電子部品に対応し、キャパシタ７３を含む電子部品及びキャパシタ７４を含む電子部品の各々が第２電子部品に対応し、スイッチ５１を含む電子部品が第３電子部品に対応している。

[0063] [２．１．１ 高周波モジュール１Ａの部品配置]

図２は、本実施例に係る高周波モジュール１Ａの平面図である。図３は、本実施例に係る高周波モジュール１Ａの平面図であり、ｚ軸正側からモジュール基板９０の主面９０ｂ側を透視した図である。図４は、本実施例に係る高周波モジュール１Ａの断面図である。図４における高周波モジュール１Ａの断面は、図２及び図３のｉｖ－ｉｖ線における断面である。

[0064] なお、図２及び図３において、各部品の配置関係が容易に理解されるように、各部品にはそれを表す文字が付されている場合があるが、実際の各部品には、当該文字は付されていない。また、図２～図４において、モジュール基板９０に配置された複数の部品を接続する配線の図示が一部省略されている。また、図２及び図３において、複数の部品を覆う樹脂部材９１及び９２並びに樹脂部材９１及び９２の表面を覆うシールド電極層９３の図示が省略されている。

[0065] 高周波モジュール１Ａは、図１に示された高周波回路１に含まれる能動素

子及び受動素子を含む複数の電子部品に加えて、モジュール基板 90 と、樹脂部材 91 及び 92 と、シールド電極層 93 と、複数のポスト電極 150 と、を備える。

- [0066] モジュール基板 90 は、互いに対向する主面 90a 及び 90b を有する。主面 90a 及び 90b は、それぞれ第 1 主面及び第 2 主面の一例である。モジュール基板 90 内には、グランド電極層 GP が形成されている。なお、図 2 及び図 3 において、モジュール基板 90 は、平面視において矩形状を有するが、この形状に限定されない。
- [0067] モジュール基板 90 としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（LTCC：Low Temperature Co-fired Ceramics）基板もしくは高温同時焼成セラミックス（HTCC：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（RDL：Redistribution Layer）を有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。
- [0068] 主面 90a 上には、電力増幅器 11 及び 12 と、整合回路 40～45 と、インダクタ 46～48 と、送信フィルタ 61T～63T と、受信フィルタ 61R～63R と、キャパシタ 71 及び 72 と、樹脂部材 91 と、が配置されている。
- [0069] 電力増幅器 11 及び 12 をそれぞれ含む 2 つの電子部品は、例えばガリウムヒ素（GaAs）、シリコンゲルマニウム（SiGe）及び窒化ガリウム（GaN）のうちの少なくとも 1 つで構成されてもよい。これにより、高品質な電力増幅器 11 及び 12 を実現することができる。なお、電力増幅器 11 及び 12 の一部を CMOS（Complementary Metal Oxide Semiconductor）を用いて構成してもよく、具体的には SOI（Silicon on Insulator）プロセスにより製造されてもよい。これにより、電力増幅器 11 及び 12 を安価に製造することが可能となる。
- [0070] 整合回路 40～43 の各々は、チップインダクタ及び／又はチップキャパシタで構成されている。チップインダクタとは、インダクタを構成する表面

実装デバイス（SMD：Surface Mount Device）であり、チップキャパシタとは、キャパシタを構成するSMDである。

[0071] 整合回路44及び45の各々は、トランスフォーマで構成されている。トランスフォーマを構成するコイルの一部又は全部は、モジュール基板90内に配置されてもよい。

[0072] インダクタ46～48の各々は、チップインダクタで構成され、平面視において、低雑音増幅器21～23を含む集積回路20と重なっている。なお、インダクタ46～48は、チップインダクタに限定されない。例えば、インダクタ46～48は、集積型受動デバイス（IPD：Integrated Passive Device）で構成されてもよい。

[0073] キャパシタ71及び72の各々は、チップキャパシタで構成されている。キャパシタ71及び72は、電力増幅器11及び12にそれぞれ隣接して配置されている。これにより、バイパスキャパシタとして機能するキャパシタ71及び72と電力増幅器11及び12との間の配線を短くすることができ、配線のインピーダンスによるバイパスキャパシタの特性劣化を抑制することができる。

[0074] なお、キャパシタ71及び72は、チップキャパシタに限定されない。例えば、キャパシタ71は、電力増幅器11と同じ電子部品に含まれてもよく、キャパシタ72は、電力増幅器12と同じ電子部品に含まれてもよい。また例えば、キャパシタ71及び／又は72は、IPDで構成されてもよい。

[0075] 送信フィルタ61T～63Tと、受信フィルタ61R～63Rとの各々は、例えば、弾性表面波（SAW：Surface Acoustic Wave）フィルタ、バルク弾性波（BAW：Bulk Acoustic Wave）フィルタ、LC共振フィルタ、及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。

[0076] 樹脂部材91は、主面90a及び主面90a上の複数の電子部品の少なくとも一部を覆っている。樹脂部材91は、主面90a上の複数の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材9

1 は、高周波モジュール 1 A に含まれなくてもよい。

[0077] 主面 90 b 上には、低雑音増幅器 21～23 を含む集積回路 20 と、スイッチ 52 及び 53 並びに制御回路 81 を含む集積回路 80 と、スイッチ 51 と、キャパシタ 73 及び 74 と、樹脂部材 92 と、複数のポスト電極 150 と、が配置されている。

[0078] 集積回路 20 及び 80 の各々は、第 1 電子部品の一例であり、スイッチ 51 を含む電子部品（以下、単にスイッチ 51 という）は、第 3 電子部品の一例である。集積回路 20 及び 80 並びにスイッチ 51 は、例えば CMOS を用いて構成され、具体的には SOI プロセスにより製造されてもよい。なお、集積回路 20 及び 80 並びにスイッチ 51 は、CMOS に限定されない。

[0079] キャパシタ 73 及び 74 をそれぞれ含む 2 つの電子部品（以下、単にキャパシタ 73 及び 74 という）の各々は、第 2 電子部品の一例であり、半導体部品である。本実施例では、キャパシタ 73 及び 74 は、いわゆるシリコンキャパシタであり、シリコン基板（シリコンウエハ）に半導体プロセスによって形成される。なお、キャパシタ 73 及び 74 は、シリコンキャパシタに限定されず、半導体部品でなくてもよい。また、キャパシタ 73 及び 74 は、シリコン基板を用いた IPD に含まれてもよく、セラミック材料層と電極層とを交互に積層して形成した積層セラミックコンデンサを用いてもよい。

[0080] キャパシタ 73 は、配線 731 を介して、電源端子 133 として機能するポスト電極 150 に接続され、配線 732 を介して、集積回路 20 に接続される。キャパシタ 73 の少なくとも一部は、モジュール基板 90 の平面視においてグラウンド電極層 GP の少なくとも一部と重なっている。これにより、主面 90 a 上に配置された高周波部品とキャパシタ 73 との間のアイソレーションを向上させることができる。

[0081] キャパシタ 73 は、集積回路 20 に隣接して配置されている。具体的には、（a）主面 90 b 上に配置された他の電子部品（ここでは、スイッチ 51、キャパシタ 74 及び集積回路 80）のいずれよりも集積回路 20 の方がキャパシタ 73 の近くに配置され、かつ、（b）主面 90 b 上に配置された他

の電子部品のいずれよりもキャパシタ 7 3の方が集積回路 2 0の近くに配置されている。言い換えると、(a) 集積回路 2 0及びキャパシタ 7 3間の距離は、キャパシタ 7 3と他の電子部品の各々との間の距離以下であり、かつ、(b) 集積回路 2 0と他の電子部品の各々との間の距離以下である。このとき、集積回路 2 0及びキャパシタ 7 3間の距離は、モジュール基板 9 0の厚み（つまり、主面 9 0 a及び9 0 b間の距離）以下であればより効果的である。

[0082] ここで、2つの部品間の距離とは、一方の部品内の任意の点と他方の部品内の任意の点とを結ぶ線分のうち最も短い線分の長さを意味する。つまり、2つの部品間の距離は、いわゆる最短距離を意味する。

[0083] キャパシタ 7 4は、配線 7 4 1を介して、電源端子 1 3 4として機能するポスト電極 1 5 0に接続され、配線 7 4 2を介して集積回路 8 0に接続される。キャパシタ 7 4の少なくとも一部は、モジュール基板 9 0の平面視においてグランド電極層 G Pの少なくとも一部と重なっている。これにより、主面 9 0 a上に配置された高周波部品とキャパシタ 7 4との間のアイソレーションを向上させることができる。

[0084] キャパシタ 7 4は、集積回路 8 0に隣接して配置されている。具体的には、(c) 主面 9 0 b上に配置された他の電子部品（ここでは、スイッチ 5 1、キャパシタ 7 3及び集積回路 2 0）のいずれよりも集積回路 8 0の方がキャパシタ 7 4の近くに配置され、かつ、(d) 主面 9 0 b上に配置された他の電子部品のいずれよりもキャパシタ 7 4の方が集積回路 8 0の近くに配置されている。言い換えると、集積回路 8 0及びキャパシタ 7 4間の距離は、(c) キャパシタ 7 4と他の電子部品の各々との間の距離以下であり、かつ、(d) 集積回路 8 0と他の電子部品の各々との間の距離以下である。このとき、集積回路 8 0及びキャパシタ 7 4間の距離は、モジュール基板 9 0の厚み以下であればより効果的である。

[0085] さらに、キャパシタ 7 4は、モジュール基板 9 0の平面視において、集積回路 8 0とスイッチ 5 1との間に配置されている。図 3では、モジュール基

板 90 の平面視において、スイッチ 51、キャパシタ 74、及び、集積回路 80 は、x 軸に沿ってこの順に並んで配置されている。

[0086] 複数のポスト電極 150 は、図 1 に示したアンテナ接続端子 100、高周波入力端子 111 及び 112、高周波出力端子 121～123、電源端子 131～134、並びに、制御端子 141 に加えて、グランド端子を含む複数の外部接続端子として機能する。複数のポスト電極 150 としては、銅電極を用いることができるが、これに限定されない。例えば、複数のポスト電極として、はんだ電極が用いられてもよい。

[0087] 樹脂部材 92 は、主面 90b 及び主面 90b 上の複数の電子部品の少なくとも一部を覆っている。樹脂部材 92 は、主面 90b 上の複数の電子部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材 92 は、高周波モジュール 1A に含まれなくてもよい。

[0088] シールド電極層 93 は、例えばスパッタ法により形成された金属薄膜であり、樹脂部材 91 の上面と、樹脂部材 91 及び 92 並びにモジュール基板 90 の側面と、を覆うように形成されている。シールド電極層 93 は、グランドに接続され、外来ノイズが高周波モジュール 1A を構成する電子部品に侵入することを抑制する。なお、シールド電極層 93 は、高周波モジュール 1A に含まれなくてもよい。

[0089] なお、本実施例における複数の電子部品の配置は、例示であり、本実施例に限定されない。例えば、本実施例では、集積回路 20 及びキャパシタ 73 の配置において、上記 (a) 及び (b) の両方が満たされていたが、これに限定されない。例えば、上記 (a) 及び (b) の一方のみが満たされてもよい。同様に、集積回路 80 及びキャパシタ 74 の配置において、上記 (c) 及び (d) の両方が満たされていたが、これに限定されない。例えば、上記 (c) 及び (d) の一方のみが満たされてもよい。

[0090] [2. 1. 2 高周波モジュール 1A の効果]

以上のように、本実施例に係る高周波モジュール 1A は、互いに対向する主面 90a 及び 90b を有するモジュール基板 90 と、主面 90a 上及び主

面 9 0 b 上に配置された複数の電子部品と、主面 9 0 b 上に配置された電源用外部接続端子（例えば電源端子 1 3 3 又は 1 3 4）と、を備え、複数の電子部品は、主面 9 0 b 上に配置され、電源用外部接続端子に接続される能動回路（例えば制御回路 8 1 又は低雑音増幅器 2 1 ~ 2 3）を含む第 1 電子部品（例えば集積回路 8 0 又は 2 0）と、主面 9 0 b 上に配置され、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタ 7 4 又は 7 3 を含む第 2 電子部品と、を含む。ここで、主面 9 0 b 上に配置された他の電子部品のいずれよりも第 1 電子部品の方が第 2 電子部品の近くに配置されている、及び／又は、主面 9 0 b 上に配置された他の電子部品のいずれよりも第 2 電子部品の方が第 1 電子部品の近くに配置されている。

[0091] これによれば、能動回路を含む第 1 電子部品と、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタ 7 4 又は 7 3 を含む第 2 電子部品とが、同じ主面 9 0 b 上に近接して配置される。したがって、バイパスキャパシタと能動回路とを接続する配線 7 4 2 又は 7 3 2 を短くして、配線 7 4 2 又は 7 3 2 のインピーダンス、特にインダクタンスを小さくすることができる。その結果、配線 7 4 2 又は 7 3 2 のインピーダンスの増加によるバイパスキャパシタの特性劣化を抑制し、ノイズ低減効果の向上を図ることができる。

[0092] また例えば、本実施例に係る高周波モジュール 1 A において、第 1 電子部品に含まれる能動回路は、電力増幅器 1 1 及び 1 2 を制御する制御回路 8 1 であってもよい。

[0093] これによれば、制御回路 8 1 におけるノイズ低減効果の向上を図ることができる。

[0094] また例えば、本実施例に係る高周波モジュール 1 A において、複数の電子部品は、さらに、主面 9 0 b 上に配置され、アンテナ接続端子 1 0 0 と電力増幅器 1 1 及び 1 2 並びに低雑音増幅器 2 1 ~ 2 3 との間に接続されるスイッチ 5 1 を含む第 3 電子部品を含み、キャパシタ 7 4 を含む第 2 電子部品は

、モジュール基板 90 の平面視において、第 1 電子部品としての集積回路 80 とスイッチ 51 を含む第 3 電子部品との間に配置されてもよい。

[0095] これによれば、制御回路 81 とスイッチ 51 との間にキャパシタ 74 が配置されるので、制御回路 81 とスイッチ 51 との間のアイソレーションを向上させることができる。制御回路 81 は、電力増幅器 11 及び 12 に接続されるため、その制御回路 81 とアンテナ接続端子 100 との間のアイソレーションが改善され、制御回路 81 を介した送信信号の一部がアンテナ接続端子を介して受信回路側へ漏洩するのを抑制することができ、制御回路 81 を介した漏洩信号による受信感度の低下を抑制することができる。

[0096] また例えば、本実施例に係る高周波モジュール 1A において、第 1 電子部品に含まれる能動回路は、低雑音増幅器 21～23 であってもよい。

[0097] これによれば、低雑音増幅器 21～23 におけるノイズ低減効果の向上を図ることができる。

[0098] また、本実施例に係る高周波モジュール 1A は、互いに対向する主面 90a 及び 90b を有するモジュール基板 90 と、主面 90a 上及び主面 90b 上に配置された複数の電子部品と、主面 90b 上に配置された電源用外部接続端子（例えば電源端子 134）と、を備え、複数の電子部品は、主面 90b 上に配置され、電源用外部接続端子に接続される能動回路（例えば制御回路 81）を含む第 1 電子部品（例えば集積回路 80）と、主面 90b 上に配置され、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタ 74 を含む第 2 電子部品と、主面 90b 上に配置された第 3 電子部品（例えばスイッチ 51）と、を含み、第 2 電子部品は、モジュール基板 90 の平面視において、第 1 電子部品と第 3 電子部品との間に配置されている。

[0099] これによれば、同じ主面 90b 上に配置される第 1 電子部品及び第 3 電子部品の間にバイパスキャパシタを含む第 2 電子部品が配置されるので、第 1 電子部品及び第 3 電子部品間のアイソレーションを向上させることができる。さらに、第 2 電子部品を第 1 電子部品に近接して配置することが容易とな

り、バイパスキャパシタと能動回路とを接続する配線を短くすることができる。したがって、配線のインピーダンスを小さくすることができ、バイパスキャパシタによるノイズ低減効果の向上を図ることができる。

[0100] また例えば、本実施例に係る高周波モジュール 1 A において、第 1 電子部品に含まれる能動回路は、電力増幅器 1 1 及び 1 2 を制御する制御回路 8 1 であり、第 2 電子部品は、アンテナ接続端子 1 0 0 と電力増幅器 1 1 及び 1 2 並びに低雑音増幅器 2 1 ～ 2 3 との間に接続されるスイッチ 5 1 を含んでもよい。

[0101] これによれば、制御回路 8 1 とスイッチ 5 1 との間のアイソレーションを向上させることができ、制御回路 8 1 を介した漏洩信号による受信感度の低下を抑制することができる。

[0102] また例えば、本実施例に係る高周波モジュール 1 A において、第 2 電子部品は、半導体部品であってもよい。

[0103] これによれば、主面 9 0 b 上に配置される第 2 電子部品の高さを低くすることができ、高周波モジュール 1 A の低背化を図ることができる。特に、第 2 電子部品をシリコンキャパシタで構成すれば、第 2 電子部品の削り出しが可能となり、高周波モジュール 1 A のさらなる低背化を図ることができる。なお、主面 9 0 b 上には低雑音増幅器 2 1 ～ 2 3 を含む集積回路 2 0 が配置されているが、この集積回路はシリコンキャパシタと同一または類似の半導体材料で構成されるため、シリコンキャパシタと集積回路 2 0 とを同時に削り出すことで、高周波モジュール 1 A をさらに低背化することができる。

[0104] [2. 2 実施例 2]

次に、上記実施の形態に係る高周波回路 1 の実施例 2 として、高周波回路 1 が実装された高周波モジュール 1 B について説明する。本実施例では、第 1 電子部品、第 2 電子部品及び第 3 電子部品の配置が、上記実施例 1 と主として異なる。以下に、本実施例に係る高周波モジュール 1 B について、上記実施例 1 と異なる点を中心に図 5 を参照しながら説明する。

[0105] [2. 2. 1 高周波モジュール 1 B の部品配置]

図5は、本実施例に係る高周波モジュール1Bの平面図であり、z軸正側からモジュール基板90の主面90b側を透視した図である。図3と同様に、図5において、樹脂部材92及びシールド電極層93の図示が省略されている。

[0106] 主面90b上には、図5に示すように、低雑音増幅器21～23を含む集積回路20と、スイッチ51～53及び制御回路81を含む集積回路80Bと、キャパシタ73及び74と、樹脂部材92（省略）と、複数のポスト電極150と、が配置されている。

[0107] 本実施例では、集積回路20及び80Bの各々は、第1電子部品の一例である。また、集積回路80Bは、第3電子部品の一例でもある。キャパシタ73及び74の各々は、第2電子部品の一例である。

[0108] キャパシタ73は、集積回路20に隣接して配置されている。具体的には、（e）主面90b上に配置された他の電子部品（ここでは、キャパシタ74及び集積回路80B）のいずれよりも集積回路20の方がキャパシタ73の近くに配置され、かつ、（f）主面90b上に配置された他の電子部品のいずれよりもキャパシタ73の方が集積回路20の近くに配置されている。言い換えると、集積回路20及びキャパシタ73間の距離は、（e）キャパシタ73と他の電子部品の各々との間の距離以下であり、かつ、（f）集積回路20と他の電子部品の各々との間の距離以下である。このとき、集積回路20及びキャパシタ73間の距離は、モジュール基板90の厚み以下であってよい。

[0109] さらに、キャパシタ73は、モジュール基板90の平面視において、集積回路20及び80Bの間に配置されている。図5では、モジュール基板90の平面視において、集積回路80B、キャパシタ73、及び、集積回路20は、y軸に沿ってこの順に並んで配置されている。

[0110] キャパシタ74は、集積回路80Bに隣接して配置されている。具体的には、（g）主面90b上に配置された他の電子部品（ここでは、キャパシタ73及び集積回路20）のいずれよりも集積回路80Bの方がキャパシタ7

4の近くに配置され、かつ、(h)主面90b上に配置された他の電子部品のいずれよりもキャパシタ74の方が集積回路80Bの近くに配置されている。言い換えると、集積回路80B及びキャパシタ74間の距離は、(g)キャパシタ74と他の電子部品の各々との間の距離以下であり、かつ、(h)集積回路80Bと他の電子部品の各々との間の距離以下である。このとき、集積回路80B及びキャパシタ74間の距離は、モジュール基板90の厚み以下であってもよい。

[0111] なお、本実施例における複数の電子部品の配置は、例示であり、本実施例に限定されない。例えば、本実施例では、集積回路20及びキャパシタ73の配置において、上記(e)及び(f)の両方が満たされていたが、これに限定されない。例えば、上記(e)及び(f)の一方のみが満たされてもよい。同様に、集積回路80B及びキャパシタ74の配置において、上記(g)及び(h)の両方が満たされていたが、これに限定されない。例えば、上記(g)及び(h)の一方のみが満たされてもよい。

[0112] [2. 2. 2 高周波モジュール1Bの効果]

以上のように、本実施例に係る高周波モジュール1Bは、互いに対向する主面90a及び90bを有するモジュール基板90と、主面90a上及び主面90b上に配置された複数の電子部品と、主面90b上に配置された電源用外部接続端子（例えば電源端子133又は134）と、を備え、複数の電子部品は、主面90b上に配置され、電源用外部接続端子に接続される能動回路（例えば制御回路81又は低雑音増幅器21～23）を含む第1電子部品（例えば集積回路80B又は20）と、主面90b上に配置され、電源用外部接続端子と能動回路とを接続する経路とグラウンドとの間に接続されるキャパシタ74又は73を含む第2電子部品と、を含む。ここで、主面90b上に配置された他の電子部品のいずれよりも第1電子部品（例えば集積回路80B）の方が第2電子部品（例えばキャパシタ74）の近くに配置されている、及び／又は、主面90b上に配置された他の電子部品のいずれよりも第2電子部品（例えばキャパシタ73）の方が第1電子部品（例えば集積回

路 20) の近くに配置されている。

[0113] これによれば、能動回路を含む第 1 電子部品と、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタ 74 又は 73 を含む第 2 電子部品とが、同じ主面 90 b 上に近接して配置される。したがって、バイパスキャパシタと能動回路とを接続する配線 742 又は 732 を短くして、配線 742 又は 732 のインピーダンス、特にインダクタンスを小さくすることができる。その結果、配線 742 又は 732 のインピーダンスの増加によるバイパスキャパシタの特性劣化を抑制し、ノイズ低減効果の向上を図ることができる。

[0114] また例えば、本実施例に係る高周波モジュール 1 B において、第 1 電子部品に含まれる能動回路は、電力増幅器 11 及び 12 を制御する制御回路 81 であってもよい。

[0115] これによれば、制御回路 81 におけるノイズ低減効果の向上を図ることができる。

[0116] また例えば、本実施例に係る高周波モジュール 1 B において、第 1 電子部品に含まれる能動回路は、低雑音増幅器 21 ~ 23 であってもよい。

[0117] これによれば、低雑音増幅器 21 ~ 23 におけるノイズ低減効果の向上を図ることができる。

[0118] また例えば、本実施例に係る高周波モジュール 1 B において、複数の電子部品は、さらに、主面 90 b 上に配置され、電力増幅器 11 及び 12 を制御する制御回路 81 を含む第 3 電子部品として集積回路 80 B を含み、キャパシタ 73 を含む第 2 電子部品は、モジュール基板 90 の平面視において、第 1 電子部品としての集積回路 20 と第 3 電子部品としての集積回路 80 B との間に配置されてもよい。

[0119] これによれば、低雑音増幅器 21 ~ 23 と制御回路 81 との間にキャパシタ 73 が配置されるので、低雑音増幅器 21 ~ 23 と制御回路 81 との間のアイソレーションを向上させることができる。制御回路 81 は送信信号を処理する電力増幅器 11 及び 12 に接続されるので、制御回路を介して送信信

号の一部が低雑音増幅器 21～23 へ漏洩することを抑制でき、制御回路 81 を介した漏洩信号による受信感度の低下を抑制することができる。

[0120] また、本実施例に係る高周波モジュール 1B は、互いに対向する主面 90a 及び 90b を有するモジュール基板 90 と、主面 90a 上及び主面 90b 上に配置された複数の電子部品と、主面 90b 上に配置された電源用外部接続端子（例えば電源端子 133）と、を備え、複数の電子部品は、主面 90b 上に配置され、電源用外部接続端子に接続される能動回路（例えば低雑音増幅器 21～23）を含む第 1 電子部品（例えば集積回路 20）と、主面 90b 上に配置され、電源用外部接続端子と能動回路とを接続する経路とグラウンドとの間に接続されるキャパシタ 73 を含む第 2 電子部品と、主面 90b 上に配置された第 3 電子部品（例えば集積回路 80B）と、を含み、第 2 電子部品は、モジュール基板 90 の平面視において、第 1 電子部品と第 3 電子部品との間に配置されている。

[0121] これによれば、同じ主面 90b 上に配置される第 1 電子部品及び第 3 電子部品との間にバイパスキャパシタを含む第 2 電子部品が配置されるので、第 1 電子部品及び第 3 電子部品間のアイソレーションを向上させることができる。さらに、第 2 電子部品を第 1 電子部品に近接して配置することが容易となり、バイパスキャパシタと能動回路とを接続する配線を短くすることができる。したがって、配線のインピーダンスを小さくすることができ、バイパスキャパシタによるノイズ低減効果の向上を図ることができる。

[0122] また例えば、本実施例に係る高周波モジュール 1B において、第 1 電子部品に含まれる能動回路は、低雑音増幅器 21～23 であり、第 3 電子部品は、電力増幅器 11 及び 12 を制御する制御回路 81 を含んでもよい。

[0123] これによれば、低雑音増幅器 21～23 と制御回路 81 との間のアイソレーションを向上させることができ、制御回路 81 を介した漏洩信号による受信感度の低下を抑制することができる。

[0124] また例えば、本実施例に係る高周波モジュール 1B において、第 2 電子部品は、半導体部品であってもよい。

[0125] これによれば、主面 90b 上に配置される第 2 電子部品の高さを低くすることができ、高周波モジュール 1B の低背化を図ることができる。特に、第 2 電子部品をシリコンキャパシタで構成すれば、第 2 電子部品の削り出しが可能となり、高周波モジュール 1B のさらなる低背化を図ることができる。なお、主面 90b 上には低雑音増幅器 21～23 を含む集積回路 20 が配置されているが、この集積回路はシリコンキャパシタと同一または類似の半導体材料で構成されるため、シリコンキャパシタと集積回路 20 とを同時に削り出すことで、高周波モジュール 1A をさらに低背化することができる。

[0126] [2.3 実施例 3]

次に、上記実施の形態に係る高周波回路 1 の実施例 3 として、高周波回路 1 が実装された高周波モジュール 1C について説明する。本実施例では、第 1 電子部品、第 2 電子部品及び第 3 電子部品の組み合わせ並びにそれら配置が、上記実施例 1 及び 2 と主として異なる。以下に、本実施例に係る高周波モジュール 1C について、上記実施例 1 及び 2 と異なる点を中心に図 6 及び図 7 を参照しながら説明する。

[0127] [2.3.1 高周波モジュール 1C の部品配置]

図 6 は、本実施例に係る高周波モジュール 1C の平面図である。図 7 は、本実施例に係る高周波モジュール 1C の平面図であり、z 軸正側からモジュール基板 90 の主面 90b 側を透視した図である。図 2 及び図 3 と同様に、図 6 及び図 7 において、樹脂部材 91 及び 92 並びにシールド電極層 93 の図示が省略されている。

[0128] 主面 90a 上には、図 6 に示すように、電力増幅器 11 及び 12 並びにキャパシタ 71 及び 72 の代わりに、低雑音増幅器 21～23 を含む集積回路 20 と、キャパシタ 73 と、が配置されている。

[0129] 主面 90b 上には、図 7 に示すように、電力増幅器 11 及び 12 と、スイッチ 52 及び 53 並びに制御回路 81 を含む集積回路 80 と、スイッチ 51 と、キャパシタ 71、72 及び 74 と、樹脂部材 92（省略）と、複数のポスト電極 150 と、が配置されている。

[0130] 本実施例では、電力増幅器 1 1 及び 1 2 並びに集積回路 8 0 の各々は、第 1 電子部品の一例である。キャパシタ 7 1、7 2 及び 7 4 の各々は、第 2 電子部品の一例である。スイッチ 5 1 は、第 3 電子部品の一例である。

[0131] キャパシタ 7 1 及び 7 2 をそれぞれ含む 2 つの電子部品（以下、単にキャパシタ 7 1 及び 7 2 という）の各々は、半導体部品である。本実施例では、キャパシタ 7 1 及び 7 2 は、いわゆるシリコンキャパシタであり、シリコン基板（シリコンウエハ）に半導体プロセスによって形成される。なお、キャパシタ 7 1 及び 7 2 は、シリコンキャパシタに限定されず、半導体部品でなくてもよい。また、キャパシタ 7 1 及び 7 2 は、シリコン基板を用いた I P D に含まれてもよい。キャパシタ 7 1 は、配線 7 1 1 を介して、電源端子 1 3 1 として機能するポスト電極 1 5 0 に接続され、配線 7 1 2 を介して、電力増幅器 1 1 に接続される。キャパシタ 7 2 は、配線 7 2 1 を介して、電源端子 1 3 2 として機能するポスト電極 1 5 0 に接続され、配線 7 2 2 を介して、電力増幅器 1 2 に接続される。

[0132] キャパシタ 7 1 は、電力増幅器 1 1 に隣接して配置されている。具体的には、主面 9 0 b 上に配置された他の電子部品（ここでは、電力増幅器 1 2、キャパシタ 7 2 及び 7 4、スイッチ 5 1 並びに集積回路 8 0）のいずれよりも電力増幅器 1 1 の方がキャパシタ 7 1 の近くに配置され、かつ、他の電子部品のいずれよりもキャパシタ 7 1 の方が電力増幅器 1 1 の近くに配置されている。言い換えると、電力増幅器 1 1 及びキャパシタ 7 1 間の距離は、キャパシタ 7 1 と他の電子部品の各々との間の距離以下であり、かつ、電力増幅器 1 1 と他の電子部品の各々との間の距離以下である。

[0133] キャパシタ 7 2 は、電力増幅器 1 2 に隣接して配置されている。具体的には、主面 9 0 b 上に配置された他の電子部品（ここでは、電力増幅器 1 1、キャパシタ 7 1 及び 7 4、スイッチ 5 1 並びに集積回路 8 0）のいずれよりも電力増幅器 1 2 の方がキャパシタ 7 2 の近くに配置され、かつ、他の電子部品のいずれよりもキャパシタ 7 2 の方が電力増幅器 1 2 の近くに配置されている。言い換えると、電力増幅器 1 2 及びキャパシタ 7 2 間の距離は、キ

ャパシタ 7 2 と他の電子部品の各々との間の距離以下であり、かつ、電力増幅器 1 2 と他の電子部品の各々との間の距離以下である。

[0134] キャパシタ 7 4 は、集積回路 8 0 に隣接して配置されている。具体的には、主面 9 0 b 上に配置された他の電子部品（ここでは、電力増幅器 1 1 及び 1 2、キャパシタ 7 1 及び 7 2、並びに、スイッチ 5 1）のいずれよりも集積回路 8 0の方がキャパシタ 7 4の近くに配置されている。言い換えると、集積回路 8 0 及びキャパシタ 7 4 間の距離は、キャパシタ 7 4 と他の電子部品の各々との間の距離以下であり、かつ、電力増幅器 1 2 と他の電子部品の各々との間の距離以下である。

[0135] さらに、キャパシタ 7 4 は、モジュール基板 9 0 の平面視において、集積回路 8 0 とスイッチ 5 1 との間に配置されている。図 7 では、スイッチ 5 1、キャパシタ 7 4 及び集積回路 8 0 は、x 軸に沿ってこの順に並んで配置されている。

[0136] [2. 3. 2 高周波モジュール 1 C の効果]

以上のように、本実施例に係る高周波モジュール 1 C は、互いに対向する主面 9 0 a 及び 9 0 b を有するモジュール基板 9 0 と、主面 9 0 a 上及び主面 9 0 b 上に配置された複数の電子部品と、主面 9 0 b 上に配置された電源用外部接続端子（例えば電源端子 1 3 1、1 3 2 又は 1 3 4）と、を備え、複数の電子部品は、主面 9 0 b 上に配置され、電源用外部接続端子に接続される能動回路（例えば電力増幅器 1 1、1 2、又は、制御回路 8 1）を含む第 1 電子部品と、主面 9 0 b 上に配置され、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタ 7 1、7 2 又は 7 4 を含む第 2 電子部品と、を含む。ここで、主面 9 0 b 上に配置された他の電子部品のいずれよりも第 1 電子部品の方が第 2 電子部品の近くに配置されている、及び／又は、主面 9 0 b 上に配置された他の電子部品のいずれよりも第 2 電子部品の方が第 1 電子部品の近くに配置されている。

[0137] これによれば、能動回路を含む第 1 電子部品と、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタ 7 1、7

2又は74を含む第2電子部品とが、同じ主面90b上に近接して配置される。したがって、バイパスキャパシタと能動回路とを接続する配線712、722又は732を短くして、配線712、722又は742のインピーダンスを小さくすることができる。その結果、配線712、722又は742のインピーダンスによるバイパスキャパシタの特性劣化を抑制し、ノイズ低減効果の向上を図ることができる。

[0138] また例えば、本実施例に係る高周波モジュール1Cにおいて、第1電子部品に含まれる能動回路は、電力増幅器11及び12を制御する制御回路81であってもよい。

[0139] これによれば、制御回路81におけるノイズ低減効果の向上を図ることができる。

[0140] また例えば、本実施例に係る高周波モジュール1Cにおいて、複数の電子部品は、さらに、主面90b上に配置され、アンテナ接続端子100と電力増幅器11及び12並びに低雑音増幅器21～23との間に接続されるスイッチ51を含む第3電子部品を含み、キャパシタ74を含む第2電子部品は、モジュール基板90の平面視において、第1電子部品としての集積回路80とスイッチ51を含む第3電子部品との間に配置されてもよい。

[0141] これによれば、制御回路81は送信信号を処理する電力増幅器11及び12に接続されるので、制御回路を介して送信信号の一部が低雑音増幅器21～23へ漏洩することを抑制でき、制御回路81とスイッチ51との間のアイソレーションを向上させることができる。したがって、制御回路81を介した漏洩信号による受信感度の低下を抑制することができる。

[0142] また例えば、本実施例に係る高周波モジュール1Cにおいて、第1電子部品に含まれる能動回路は、電力増幅器11又は12であってもよい。

[0143] これによれば、電力増幅器11又は12におけるノイズ低減効果の向上を図ることができる。

[0144] また、本実施例に係る高周波モジュール1Cは、互いに対向する主面90a及び90bを有するモジュール基板90と、主面90a上及び主面90b

上に配置された複数の電子部品と、主面 90b 上に配置された電源用外部接続端子（例えば電源端子 134）と、を備え、複数の電子部品は、主面 90b 上に配置され、電源用外部接続端子に接続される能動回路（例えば制御回路 81）を含む第 1 電子部品（例えば集積回路 80）と、主面 90b 上に配置され、電源用外部接続端子と能動回路とを接続する経路とグランドとの間に接続されるキャパシタ 74 を含む第 2 電子部品と、主面 90b 上に配置された第 3 電子部品（例えばスイッチ 51）と、を含み、第 2 電子部品は、モジュール基板 90 の平面視において、第 1 電子部品と第 3 電子部品との間に配置されている。

[0145] これによれば、同じ主面 90b 上に配置される第 1 電子部品及び第 3 電子部品の間にバイパスキャパシタを含む第 2 電子部品が配置されるので、第 1 電子部品及び第 3 電子部品間のアイソレーションを向上させることができる。さらに、第 2 電子部品を第 1 電子部品に近接して配置することが容易となり、バイパスキャパシタと能動回路とを接続する配線を短くすることができる。したがって、配線のインピーダンス、特にインダクタンスを小さくすることができ、バイパスキャパシタによるノイズ低減効果の向上を図ることができる。

[0146] また例えば、本実施例に係る高周波モジュール 1C において、第 1 電子部品に含まれる能動回路は、電力増幅器 11 及び 12 を制御する制御回路 81 であり、第 2 電子部品は、アンテナ接続端子 100 と電力増幅器 11 及び 12 並びに低雑音増幅器 21～23 との間に接続されるスイッチ 51 を含んでもよい。

[0147] これによれば、制御回路 81 とスイッチ 51 との間のアイソレーションを向上させることができ、制御回路 81 を介した漏洩信号による受信感度の低下を抑制することができる。

[0148] また例えば、本実施例に係る高周波モジュール 1C において、第 2 電子部品は、半導体部品であってもよい。

[0149] これによれば、主面 90b 上に配置される第 2 電子部品の高さを低くする

ことができ、高周波モジュール 1 C の低背化を図ることができる。特に、第 2 電子部品をシリコンキャパシタで構成すれば、第 2 電子部品の削り出しが可能となり、高周波モジュール 1 C のさらなる低背化を図ることができる。

[0150] (変形例)

以上、本発明に係る高周波モジュール及び通信装置について、実施の形態及び実施例に基づいて説明したが、本発明に係る高周波モジュール及び通信装置は、上記実施の形態及び実施例に限定されるものではない。上記実施例における任意の構成要素を組み合わせることで実現される別の実施例や、上記実施の形態及び上記実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。

[0151] 例えば、上記実施の形態に係る高周波回路及び通信装置の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、スイッチ 5 2 と送信フィルタ 6 1 T との間、及び／又は、スイッチ 5 3 と送信フィルタ 6 2 T 及び／又は 6 3 T との間に、整合回路が挿入されてもよい。

[0152] なお、上記実施の形態において、バンド A ～ C は、FDD 用バンドであったが、時分割複信 (TDD : Time Division Duplex) 用バンドであってもよい。この場合、送信フィルタ及び受信フィルタは 1 つのフィルタであってもよい。

[0153] なお、上記実施の形態において、高周波回路 1 は、3 つの低雑音増幅器 2 1 ～ 2 3 を備えていたが、低雑音増幅器の数は 3 に限定されない。例えば、低雑音増幅器の数が 1 の場合は、高周波回路 1 は、当該低雑音増幅器と受信フィルタ 6 1 R ～ 6 3 R との間に接続されるスイッチを備えてもよい。このとき、スイッチは、集積回路 2 0 に含まれてもよい。

産業上の利用可能性

[0154] 本発明は、フロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。

符号の説明

- [0155] 1 高周波回路
- 1 A、1 B、1 C 高周波モジュール
- 2 アンテナ
- 3 R F I C
- 4 B B I C
- 5 電源回路
- 6 通信装置
- 1 1、1 2 電力増幅器
- 2 0、8 0、8 0 B 集積回路
- 2 1、2 2、2 3 低雑音増幅器
- 4 0、4 1、4 2、4 3、4 4、4 5 整合回路
- 4 6、4 7、4 8 インダクタ
- 5 1、5 2、5 3 スイッチ
- 6 1、6 2、6 3 デュプレクサ
- 6 1 R、6 2 R、6 3 R 受信フィルタ
- 6 1 T、6 2 T、6 3 T 送信フィルタ
- 7 1、7 2、7 3、7 4 キャパシタ
- 8 1 制御回路
- 9 0 モジュール基板
- 9 0 a、9 0 b 主面
- 9 1、9 2 樹脂部材
- 9 3 シールド電極層
- 1 0 0 アンテナ接続端子
- 1 1 1、1 1 2 高周波入力端子
- 1 2 1、1 2 2、1 2 3 高周波出力端子
- 1 3 1、1 3 2、1 3 3、1 3 4 電源端子
- 1 4 1 制御端子

150 ポスト電極

511、512、513、514、521、522、531、532、5

33 端子

711、712、721、722、731、732、741、742 配

線

GP グランド電極層

請求の範囲

- [請求項1] 互いに対向する第1主面及び第2主面を有するモジュール基板と、
前記第1主面上及び前記第2主面上に配置された複数の電子部品と、
、
前記第2主面上に配置された電源用外部接続端子と、を備え、
前記複数の電子部品は、
前記第2主面上に配置され、前記電源用外部接続端子に接続される
能動回路を含む第1電子部品と、
前記第2主面上に配置され、前記電源用外部接続端子と前記能動回
路とを接続する経路とグランドとの間に接続されるキャパシタを含む
第2電子部品と、を含み、
前記第2主面上に配置された他の電子部品のいずれよりも前記第1
電子部品の方が前記第2電子部品の近くに配置されている、
高周波モジュール。
- [請求項2] 前記第2主面上に配置された他の電子部品のいずれよりも前記第2
電子部品の方が前記第1電子部品の近くに配置されている、
請求項1に記載の高周波モジュール。
- [請求項3] 前記能動回路は、電力増幅器を制御する制御回路である、
請求項1又は2に記載の高周波モジュール。
- [請求項4] 前記複数の電子部品は、さらに、
前記第2主面上に配置され、アンテナ接続端子と前記電力増幅器及
び低雑音増幅器との間に接続されるスイッチを含む第3電子部品を含
み、
前記第2電子部品は、前記モジュール基板の平面視において前記第
1電子部品及び前記第3電子部品の間に配置されている、
請求項3に記載の高周波モジュール。
- [請求項5] 前記能動回路は、低雑音増幅器である、
請求項1又は2に記載の高周波モジュール。

- [請求項6] 前記複数の電子部品は、さらに、
前記第2主面上に配置され、電力増幅器を制御する制御回路を含む
第3電子部品を含み、
前記第2電子部品は、前記モジュール基板の平面視において前記第
1電子部品及び前記第3電子部品の間に配置されている、
請求項5に記載の高周波モジュール。
- [請求項7] 前記能動回路は、電力増幅器である、
請求項1又は2に記載の高周波モジュール。
- [請求項8] 前記第2電子部品は、半導体部品である、
請求項1～7のいずれか1項に記載の高周波モジュール。
- [請求項9] 互いに対向する第1主面及び第2主面を有するモジュール基板と、
前記第1主面上及び前記第2主面上に配置された複数の電子部品と
、
前記第2主面上に配置された電源用外部接続端子と、を備え、
前記複数の電子部品は、
前記第2主面上に配置され、前記電源用外部接続端子に接続される
能動回路を含む第1電子部品と、
前記第2主面上に配置され、前記電源用外部接続端子と前記能動回
路とを接続する経路とグランドとの間に接続されるキャパシタを含む
第2電子部品と、を含み、
前記第2主面上に配置された他の電子部品のいずれよりも前記第2
電子部品の方が前記第1電子部品の近くに配置されている、
高周波モジュール。
- [請求項10] 前記能動回路は、電力増幅器を制御する制御回路である、
請求項9に記載の高周波モジュール。
- [請求項11] 前記複数の電子部品は、さらに、
前記第2主面上に配置され、アンテナ接続端子と前記電力増幅器及
び低雑音増幅器との間に接続されるスイッチを含む第3電子部品を含

み、

前記第2電子部品は、前記モジュール基板の平面視において前記第1電子部品及び前記第3電子部品の間に配置されている、
請求項10に記載の高周波モジュール。

[請求項12] 前記能動回路は、低雑音増幅器である、
請求項9に記載の高周波モジュール。

[請求項13] 前記複数の電子部品は、さらに、
前記第2主面上に配置され、電力増幅器を制御する制御回路を含む
第3電子部品を含み、

前記第2電子部品は、前記モジュール基板の平面視において前記第1電子部品及び前記第3電子部品の間に配置されている、
請求項12に記載の高周波モジュール。

[請求項14] 前記能動回路は、電力増幅器である、
請求項9に記載の高周波モジュール。

[請求項15] 前記第2電子部品は、半導体部品である、
請求項9～14のいずれか1項に記載の高周波モジュール。

[請求項16] 互いに対向する第1主面及び第2主面を有するモジュール基板と、
前記第1主面上及び前記第2主面上に配置された複数の電子部品と
、

前記第2主面上に配置された電源用外部接続端子と、を備え、
前記複数の電子部品は、

前記第2主面上に配置され、前記電源用外部接続端子に接続される
能動回路を含む第1電子部品と、

前記第2主面上に配置され、前記電源用外部接続端子と前記能動回路とを接続する経路とグラウンドとの間に接続されるキャパシタを含む
第2電子部品と、

前記第2主面上に配置された第3電子部品と、を含み、

前記第2電子部品は、前記モジュール基板の平面視において前記第

1 電子部品と前記第3 電子部品との間に配置されている、
高周波モジュール。


[請求項17] 前記能動回路は、電力増幅器を制御する制御回路であり、
前記第3 電子部品は、アンテナ接続端子と前記電力増幅器及び低雑
音増幅器との間に接続されるスイッチを含む、
請求項1 6に記載の高周波モジュール。

[請求項18] 前記能動回路は、低雑音増幅器であり、
前記第3 電子部品は、電力増幅器を制御する制御回路を含む、
請求項1 6に記載の高周波モジュール。

[請求項19] 前記第2 電子部品は、半導体部品である、
請求項1 6～1 8のいずれか1 項に記載の高周波モジュール。


[図1]

図1




[図2]

図2




[図3]

図3




[図6]

図6



[図7]

図7



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/029629

A. CLASSIFICATION OF SUBJECT MATTER H04B 1/38 (2015.01)i; H01L 25/00 (2006.01)i; H01L 25/065 (2023.01)i; H01L 25/07 (2006.01)i; H01L 25/18 (2023.01)i; H04B 1/00 (2006.01)i FI: H04B1/38; H01L25/00 B; H01L25/08 D; H04B1/00 260 According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H04B1/38; H01L25/00; H01L25/065; H01L25/07; H01L25/18; H04B1/00 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2022 Registered utility model specifications of Japan 1996-2022 Published registered utility model applications of Japan 1994-2022 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2013-85290 A (HITACHI METALS LTD) 09 May 2013 (2013-05-09) entire text, all drawings	1-19
A	JP 2014-90399 A (PANASONIC CORP) 15 May 2014 (2014-05-15) entire text, all drawings	1-19
A	CN 112751580 A (CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO. 14 RESEARCH INSTITUTE) 04 May 2021 (2021-05-04) entire text, all drawings	1-19
☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.		
* Special categories of cited documents: “A” document defining the general state of the art which is not considered to be of particular relevance “E” earlier application or patent but published on or after the international filing date “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) “O” document referring to an oral disclosure, use, exhibition or other means “P” document published prior to the international filing date but later than the priority date claimed “T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art “&” document member of the same patent family		
Date of the actual completion of the international search 27 October 2022		Date of mailing of the international search report 08 November 2022
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2022/029629

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)		Publication date (day/month/year)
JP	2013-85290	A	09 May 2013	US	2010/0182097	A1
				entire text, all drawings		
				WO	2008/018565	A1
				EP	2051394	A1
				KR	10-2009-0045237	A
				CN	101502011	A
JP	2014-90399	A	15 May 2014	US	2014/0120852	A1
				entire text, all drawings		
CN	112751580	A	04 May 2021	(Family: none)		

A. 発明の属する分野の分類（国際特許分類（IPC）） H04B 1/38(2015.01)i; H01L 25/00(2006.01)i; H01L 25/065(2023.01)i; H01L 25/07(2006.01)i; H01L 25/18(2023.01)i; H04B 1/00(2006.01)i FI: H04B1/38; H01L25/00 B; H01L25/08 D; H04B1/00 260		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H04B1/38; H01L25/00; H01L25/065; H01L25/07; H01L25/18; H04B1/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922 - 1996年 日本国公開実用新案公報 1971 - 2022年 日本国実用新案登録公報 1996 - 2022年 日本国登録実用新案公報 1994 - 2022年 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2013-85290 A（日立金属株式会社）09.05.2013（2013 - 05 - 09） 全文全図	1-19
A	JP 2014-90399 A（パナソニック株式会社）15.05.2014（2014 - 05 - 15） 全文全図	1-19
A	CN 112751580 A（CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO. 14 RESEARCH INSTITUTE）04.05.2021（2021 - 05 - 04） 全文全図	1-19
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技术水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 27.10.2022		国際調査報告の発送日 08.11.2022
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 佐藤 敬介 5K 9196 電話番号 03-3581-1101 内線 3556

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2022/029629

引用文献			公表日	パテントファミリー文献	公表日
JP	2013-85290	A	09.05.2013	US 2010/0182097 A1 全文全図	
				WO 2008/018565 A1	
				EP 2051394 A1	
				KR 10-2009-0045237 A	
				CN 101502011 A	
JP	2014-90399	A	15.05.2014	US 2014/0120852 A1 全文全図	
CN	112751580	A	04.05.2021	(ファミリーなし)	