

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成17年6月16日(2005.6.16)

【公開番号】特開2002-110865(P2002-110865A)

【公開日】平成14年4月12日(2002.4.12)

【出願番号】特願2000-295230(P2000-295230)

【国際特許分類第7版】

H 01 L 23/32

【F I】

H 01 L 23/32

D

【手続補正書】

【提出日】平成16年9月17日(2004.9.17)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】回路装置及びインターポーラー

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

端子を有するベース基板と、

前記ベース基板上に配置され、半導体基板で形成されたものであって、前記ベース基板の端子に接続された第1の端子と、第2の端子と、前記第2の端子に接続され且つ半導体能動素子を含んだ回路部とを有するインターポーラーと、

前記インターポーラー上に配置され、前記第2の端子に接続された端子を有する半導体集積回路チップと、

を備え、

前記インターポーラーは、第1の領域と、前記インターポーラーの主面に平行な方向において前記第1の領域の内側に位置する第2の領域とを有し、前記第1の端子は第1の領域に配置され、前記第2の端子は第2の領域に配置されていることを特徴とする回路装置。

【請求項2】

端子を有するベース基板と、

前記ベース基板上に配置され、半導体基板で形成されたものであって、前記ベース基板の端子に接続された第1の端子と、評価対象となる半導体集積回路基板の端子に接続可能な第2の端子と、前記半導体集積回路基板の評価を行うためのものであって前記第2の端子に接続され且つ半導体能動素子を含んだ回路部とを有するインターポーラーと、

を備え、

前記インターポーラーは、第1の領域と、前記インターポーラーの主面に平行な方向において前記第1の領域の内側に位置する第2の領域とを有し、前記第1の端子は第1の領域に配置され、前記第2の端子は第2の領域に配置されていることを特徴とする回路装置。

【請求項3】

ベース基板の端子と半導体集積回路チップ又は半導体集積回路基板の端子との接続に用いられ、半導体基板で形成されたインターポーラーであって、

前記ベース基板の端子に接続可能であり、第1の領域に配置された第1の端子と、

前記半導体集積回路チップ又は半導体集積回路基板の端子に接続可能であり、前記インターポーラーの主面に平行な方向において前記第1の領域の内側に位置する第2の領域に配置された第2の端子と、

前記第2の端子に接続され且つ半導体能動素子を含んだ回路部と、

を備えたことを特徴とするインターポーラー。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正の内容】

【0001】

【発明の属する技術分野】

本発明は、回路装置及びインターポーラーに関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正の内容】

【0005】

本発明は上記従来の課題に対してなされたものであり、半導体集積回路チップの負担を低減することが可能な回路装置及びインターポーラーを提供すること、並びに、半導体集積回路基板に対してロスのない正確な評価を行うことが可能な回路装置及びインターポーラーを提供することを目的としている。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正の内容】

【0006】

【課題を解決するための手段】

本発明に係る回路装置は、端子を有するベース基板と、前記ベース基板上に配置され、半導体基板で形成されたものであって、前記ベース基板の端子に接続された第1の端子と、第2の端子と、前記第2の端子に接続され且つ半導体能動素子を含んだ回路部とを有するインターポーラーと、前記インターポーラー上に配置され、前記第2の端子に接続された端子を有する半導体集積回路チップと、を備え、前記インターポーラーは、第1の領域と、前記インターポーラーの主面に平行な方向において前記第1の領域の内側に位置する第2の領域とを有し、前記第1の端子は第1の領域に配置され、前記第2の端子は第2の領域に配置されていることを特徴とする。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正の内容】

【0007】

また、本発明に係る回路装置は、端子を有するベース基板と、前記ベース基板上に配置され、半導体基板で形成されたものであって、前記ベース基板の端子に接続された第1の端子と、評価対象となる半導体集積回路基板の端子に接続可能な第2の端子と、前記半導

体集積回路基板の評価を行うためのものであって前記第2の端子に接続され且つ半導体能動素子を含んだ回路部とを有するインターポーラーと、を備え、前記インターポーラーは、第1の領域と、前記インターポーラーの主面に平行な方向において前記第1の領域の内側に位置する第2の領域とを有し、前記第1の端子は第1の領域に配置され、前記第2の端子は第2の領域に配置されていることを特徴とする。

また、本発明に係るインターポーラーは、ベース基板の端子と半導体集積回路チップ又は半導体集積回路基板の端子との接続に用いられ、半導体基板で形成されたインターポーラーであって、前記ベース基板の端子に接続可能であり、第1の領域に配置された第1の端子と、前記半導体集積回路チップ又は半導体集積回路基板の端子に接続可能であり、前記インターポーラーの主面に平行な方向において前記第1の領域の内側に位置する第2の領域に配置された第2の端子と、前記第2の端子に接続され且つ半導体能動素子を含んだ回路部と、を備えたことを特徴とする。