(19) Deutsches Patent- und Markenamt

(10) **DE 11 2022 006 552 T5** 2025.01.02

(12) # Veröffentlichung

der internationalen Anmeldung mit der
(87) Veröffentlichungs-Nr.: **WO 2023/145317**
in der deutschen Übersetzung (Art. III § 8 Abs. 2 IntPatÜbkG)
(21) Deutsches Aktenzeichen: **11 2022 006 552.4**
(86) PCT-Aktenzeichen: **PCT/JP2022/047073**
(86) PCT-Anmeldetag: **21.12.2022**
(87) PCT-Veröffentlichungstag: **03.08.2023**
(43) Veröffentlichungstag der PCT Anmeldung in deutscher Übersetzung: **02.01.2025**

(51) Int Cl.: ***H10D 80/20*** (2025.01)
H10D 30/01 (2025.01)
H10D 30/83 (2025.01)
H10D 84/00 (2025.01)
H10D 30/47 (2025.01)
H10D 62/80 (2025.01)

(30) Unionspriorität:
2022-012102 28.01.2022 JP

(71) Anmelder:
ROHM CO., LTD., Kyoto, JP

(74) Vertreter:
WITTE, WELLER & PARTNER Patentanwälte mbB, 70173 Stuttgart, DE


(72) Erfinder:
Takobe, Isao, Kyoto, JP; Ohmori, Kengo, Kyoto, JP

Prüfungsantrag gemäß § 44 PatG ist gestellt.

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen.

(54) Bezeichnung: **HALBLEITERMODUL UND HALBLEITEREINHEIT**

(57) Zusammenfassung: Halbleitermodul (10), aufweisend: einen ersten Chip (20), der einen Haupttransistor (21) mit einer Elektronentransitschicht enthält, die als Hauptdriftschicht (24) dient; einen zweiten Chip (30), der mindestens einen Teil einer aktiven Klemmschaltung (40) mit einem Klemmtransistor (41) enthält, wobei der Klemmtransistor (41) auf der Grundlage einer Erhöhung der Drain-Source-Spannung des Haupttransistors arbeitet; ein Verbindungselement (50), das den Haupttransistor und die aktive Klemmschaltung elektrisch verbindet; und ein Versiegelungsharz (60), das den ersten Chip, den zweiten Chip und das Verbindungselement versiegelt. Der Klemmtransistor weist eine Unterdriftschicht (45) auf, die aus einem anderen Material als die Hauptdriftschicht gebildet ist.



Beschreibung

TECHNISCHES GEBIET

[0001] Die vorliegende Offenbarung bezieht sich auf ein Halbleitermodul und eine Halbleitereinheit.

HINTERGRUND

[0002] Ein bekanntes diskretes Halbleiterbauelement enthält einen Leistungstransistor als Haupttransistor (siehe z. B. Patentliteratur 1).

ZITATLISTE

Patentliteratur

[0003] Patentliteratur 1: Japanische Laid-Open-Patent-Veröffentlichung Nr. 2018-82011 (JP 2018- 82 011 A)

ZUSAMMENFASSUNG DER ERFINDUNG

Technische Aufgabe

[0004] Wenn sich die Drain-Source-Spannung eines Haupttransistors stark ändert, steigt die Gate-Source-Spannung des Haupttransistors an. In diesem Fall kann der Haupttransistor fälschlicherweise eingeschaltet werden, was als fehlerhaftes Einschalten bezeichnet wird. Lösung der Aufgabe

[0005] Ein Aspekt der vorliegenden Offenbarung ist ein Halbleitermodul, aufweisend: einen ersten Chip mit einem Haupttransistor, der eine Hauptdriftschicht aufweist; einen zweiten Chip mit mindestens einem Teil einer aktiven Klemmschaltung mit einem Untertransistor, der so eingerichtet ist, dass er auf der Grundlage eines Anstiegs einer Drain-Source-Spannung des Haupttransistors aktiviert wird; ein Verbindungselement, das den Haupttransistor und die aktive Klemmschaltung elektrisch verbindet; und ein Verkapselungsharz, das den ersten Chip, den zweiten Chip und das Verbindungselement einkapselt. Der Untertransistor weist eine Unterdriftschicht auf, die aus einem Material gebildet ist, das sich von dem der Hauptdriftschicht unterscheidet.

[0006] Ein Aspekt der vorliegenden Offenbarung ist eine Halbleitereinheit, aufweisend: das oben beschriebene Halbleitermodul; einen dritten Chip; der in dem Verkapselungsharz getrennt von dem ersten Chip und dem zweiten Chip angeordnet ist und eine Treiberschaltung enthält, die so eingerichtet ist, dass sie den Haupttransistor ansteuert; und ein Steuerverbindungselement, das den dritten Chip mit dem ersten Chip und dem zweiten Chip elektrisch verbindet.

Vorteilhafte Effekte der Erfindung

[0007] Das Halbleitermodul und die oben beschriebene Halbleitereinheit verhindern das Auftreten eines fehlerhaften Einschaltens des Haupttransistors, wenn sich die Drain-Source-Spannung des Haupttransistors stark ändert.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist eine Draufsicht, die schematisch die innere Struktur eines Halbleitermoduls gemäß einer ersten Ausführungsform zeigt.

Fig. 2 ist eine Querschnittsansicht des Halbleitermoduls entlang der Linie F2-F2 in **Fig.** 1.

Fig. 3 ist eine Querschnittsansicht des Halbleitermoduls entlang der Linie F3-F3 in **Fig.** 1.

Fig. 4 ist eine Rückansicht des in **Fig.** 1 gezeigten Halbleitermoduls.

Fig. 5 ist eine Querschnittsansicht, die schematisch die Querschnittsstruktur eines Haupttransistors in dem Halbleitermodul zeigt.

Fig. 6 ist eine Querschnittsansicht, die schematisch die Querschnittsstruktur eines Klemmtransistors einer aktiven Klemmschaltung des Halbleitermoduls zeigt.

Fig. 7 ist eine Querschnittsansicht, die schematisch die Querschnittsstruktur eines Klemmkondensators der aktiven Klemmschaltung des Halbleitermoduls zeigt.

Fig. 8 ist eine schematische Querschnittsansicht, die die Querschnittsstruktur eines Pull-Down-Widerstands der aktiven Klemmschaltung des Halbleitermoduls zeigt.

Fig. 9 ist ein Schaltungsdiagramm des Halbleitermoduls.

Fig. 10 ist ein Diagramm, das Änderungen der Drain-Source-Spannung und der Gate-Source-Spannung eines Haupttransistors und der Gate-Source-Spannung eines Klemmtransistors zeigt.

Fig. 11 ist eine Draufsicht, die schematisch die innere Struktur eines Halbleitermoduls gemäß einer zweiten Ausführungsform zeigt.

Fig. 12 ist eine Draufsicht auf das in **Fig.** 11 gezeigte Halbleitermodul.

Fig. 13 ist eine Querschnittsansicht des Halbleitermoduls entlang der Linie F13-F13 in **Fig.** 11.

Fig. 14 ist eine Draufsicht, die schematisch die innere Struktur eines zweiten Chips des Halbleitermoduls zeigt.

Fig. 15 ist eine Querschnittsansicht entlang der Linie F15-F15 in **Fig.** 14, die schematisch die Querschnittsstruktur des zweiten Chips zeigt.

Fig. 16 ist eine Draufsicht, die schematisch die innere Struktur eines Halbleitermoduls gemäß einer dritten Ausführungsform zeigt.

Fig. 17 ist eine Querschnittsansicht des Halbleitermoduls entlang der Linie F17-F17 in **Fig.** 16.

Fig. 18 ist eine Querschnittsansicht des Halbleitermoduls entlang der Linie F18-F18 in **Fig.** 16.

Fig. 19 ist eine Draufsicht, die schematisch die innere Struktur einer Halbleitereinheit gemäß einer vierten Ausführungsform zeigt.

Fig. 20 ist eine Draufsicht, die hauptsächlich die Verbindungskonfiguration der in **Fig.** 19 gezeigten Halbleitereinheit zeigt.

Fig. 21 ist eine Draufsicht auf die Halbleitereinheit.

Fig. 22 ist eine Querschnittsansicht der Halbleitereinheit entlang der Linie F22-F22 in **Fig.** 21.

Fig. 23 ist eine Querschnittsansicht der Halbleitereinheit entlang der Linie F23-F23 in **Fig.** 21.

Fig. 24 ist ein Schaltungsdiagramm der Halbleitereinheit.

Fig. 25 ist eine Querschnittsansicht, die schematisch die Querschnittsstruktur eines Pull-Down-Widerstands eines Halbleitermoduls gemäß einem modifizierten Beispiel zeigt.

Fig. 26 ist eine Querschnittsansicht, die schematisch die Querschnittsstruktur eines Pull-Down-Widerstands eines Halbleitermoduls gemäß einem modifizierten Beispiel zeigt.

Fig. 27 ist ein Schaltungsdiagramm eines Halbleitermoduls gemäß einem modifizierten Beispiel.

Fig. 28 ist eine Querschnittsansicht, die schematisch die Querschnittsstruktur einer Schutzdiode in dem in **Fig.** 27 dargestellten Halbleitermodul zeigt.

Fig. 29 ist ein Schaltungsdiagramm eines Halbleitermoduls gemäß einem modifizierten Beispiel.

Fig. 30 ist ein Schaltungsdiagramm eines Halbleitermoduls gemäß einem modifizierten Beispiel.

Fig. 31 ist ein Schaltungsdiagramm einer Halbleitereinheit gemäß einem modifizierten Beispiel.

BESCHREIBUNG DER AUSFÜHRUNGSFORMEN

[0008] Ausführungsformen eines Halbleitermoduls und einer Halbleitereinheit der vorliegenden Offenbarung werden im Folgenden unter Bezugnahme auf die Zeichnungen beschrieben. Aus Gründen der Einfachheit und Klarheit der Darstellung sind die Bauteile in den Zeichnungen nicht zwangsläufig maßstabsgetreu gezeichnet. In einem Querschnitt kann die Schraffur zum besseren Verständnis weggelassen werden. Die beigefügten Zeichnungen veranschaulichen nur Ausführungsformen der vorliegenden Offenbarung und sollen die vorliegende Offenbarung nicht einschränken.

[0009] Die folgende detaillierte Beschreibung zeigt beispielhafte Ausführungsformen eines Bauelements (Vorrichtung), eines Systems und eines Verfahrens gemäß der vorliegenden Offenbarung. Die detaillierte Beschreibung dient der Veranschaulichung und schränkt die Ausführungsformen der vorliegenden Offenbarung oder die Anwendung und Verwendung der Ausführungsformen nicht ein.

Erste Ausführungsform

[0010] Unter Bezugnahme aufFig. 1 bis 9 wird nun der Aufbau eines Halbleitermoduls gemäß einer ersten Ausführungsform beschrieben. **Fig.** 1 zeigt schematisch die innere Struktur des Halbleitermoduls. Zur besseren Veranschaulichung sind in **Fig.** 1 die in dem Halbleitermodul angeordneten Komponenten durch durchgezogene Linien dargestellt.

Schematischer Aufbau eines Halbleitermoduls

[0011] Wie in **Fig.** 1 gezeigt, weist ein Halbleitermodul 10 einen ersten Chip 20 mit einem Haupttransistor 21, einen zweiten Chip 30 mit einer aktiven Klemmschaltung 40, ein Verbindungselement 50, das den Haupttransistor 21 und die aktive Klemmschaltung 40 elektrisch verbindet, und ein Verkapselungsharz 60, das den ersten Chip 20, den zweiten Chip 30 und das Verbindungselement 50 einkapselt, auf.

[0012] Das Verkapselungsharz 60 ist aus einem isolierenden Harzmaterial hergestellt. Ein solches Harzmaterial ist beispielsweise ein Epoxidharz, ein Acrylharz oder ein Phenolharz. Das Verkapselungsharz 60 definiert die Außenflächen des Halbleitermoduls 10. In der vorliegenden Ausführungsform hat das Verkapselungsharz 60 die Form einer rechteckigen Platte. Das Verkapselungsharz 60 umfasst eine Harzvorderseite 61 und eine Harzrückseite 62 (siehe **Fig.** 2), die in entgegengesetzte Richtungen weisen, sowie erste bis vierte Harzseitenflächen 63 bis 66, die sich mit der Harzvorderseite 61 und der Harzrückseite 62 schneiden. In der vorliegenden Ausführungsform sind die ersten bis vierten Harzsei-

tenflächen 63 bis 66 orthogonal zu der Harzvorderseite 61 und zu der Harzrückseite 62. Die Richtung, in der die Harzvorderseite 61 und die Harzrückseite 62 angeordnet sind, wird als „z-Richtung“ bezeichnet. Auch die Dickenrichtung des Verkapselungsharzes 60 bezieht sich auf die z-Richtung. Eine in z-Richtung aufgenommene Ansicht des Halbleitermoduls 10 wird als „Draufsicht“ bezeichnet. In der folgenden Beschreibung umfasst der Begriff „Draufsicht“ die Bedeutung von „Ansicht in der Dickenrichtung des Verkapselungsharzes 60“. Zwei Richtungen, die orthogonal zueinander und orthogonal zu der z-Richtung sind, werden als „x-Richtung“ und „y-Richtung“ bezeichnet.

[0013] In der Draufsicht ist das Verkapselungsharz 60 rechteckig und hat eine Längsseitenrichtung (auch als Längsrichtung oder Richtung der langen Seite bezeichnet) und eine Kurzseitenrichtung (auch als Querrichtung oder Richtung der kurzen Seite bezeichnet). In der vorliegenden Ausführungsform ist das Verkapselungsharz 60 so angeordnet, dass die Längsseitenrichtung mit der y-Richtung und die Kurzseitenrichtung mit der x-Richtung übereinstimmt. Die erste Harzseitenfläche 63 und die zweite Harzseitenfläche 64 bilden in y-Richtung gegenüberliegende Endflächen des Verkapselungsharzes 60. Die dritte Harzseitenfläche 65 und die vierte Harzseitenfläche 66 bilden gegenüberliegende Endflächen des Verkapselungsharzes 60 in x-Richtung.

[0014] Das Halbleitermodul 10 weist ferner ein erstes Die-Pad 71, auf dem der erste Chip 20 montiert ist, und ein zweites Die-Pad 72, auf dem der zweite Chip 30 montiert ist, auf. Die Die-Pads 71 und 72 sind aus einem Metallmaterial wie Kupfer (Cu), Aluminium (Al) oder ähnlichem geformt. In der Draufsicht sind die Die-Pads 71 und 72 rechteckig. Das erste Die-Pad 71 und das zweite Die-Pad 72 sind in der Kurzseitenrichtung (auch als Richtung der kurzen Seite bezeichnet, x-Richtung) des Verkapselungsharzes 60 zueinander ausgerichtet und in der Längsseitenrichtung (auch als Richtung der langen Seite bezeichnet, y-Richtung) des Verkapselungsharzes 60 voneinander getrennt. In der vorliegenden Ausführungsform sind, wie in **Fig.** 2 gezeigt, die Die-Pads 71 und 72 in z-Richtung zueinander ausgerichtet. Die Die-Pads 71 und 72 sind von der Harzrückseite 62 in Richtung der Harzvorderseite 61 in z-Richtung getrennt und liegen daher nicht auf der Harzrückseite 62 frei. Alternativ kann das Halbleitermodul 10 so eingerichtet sein, dass mindestens eines der beiden Pads, nämlich das erste Die-Pad 71 und das zweite Die-Pad 72, von der Harzrückseite 62 freigelegt ist.

[0015] Wie in **Fig.** 2 gezeigt, weist der erste Chip 20 eine Chip-Vorderseite 20s und eine Chip-Rückseite 20r auf, die in z-Richtung entgegengesetzt ausgerichtet sind. Die Chip-Vorderseite 20s weist in die gleiche Richtung wie die Harzvorderseite 61. Die Chiprückseite 20r weist in die gleiche Richtung wie die Harzrückseite 62. Die Chip-Rückseite 20r liegt dem ersten Die-Pad 71 gegenüber. Der erste Chip 20 ist mit dem ersten Die-Pad 71 durch ein erstes Bonding-Material AD1 verbunden. Genauer gesagt, verbindet das erste Bonding-Material AD1 die Chip-Rückseite 20r und das erste Die-Pad 71. Das erste Bonding-Material AD1 ist z. B. ein leitfähiges Bonding-Material wie Lötpaste oder Silber (Ag)-Paste.

[0016] Wie in **Fig.** 1 dargestellt, sind auf der Chip-Vorderseite 20s ein Drain-Pad PD1, ein Source-Pad PS1 und ein Gate-Pad PG1 ausgebildet. In der Draufsicht sind das Drain-Pad PD1, das Source-Pad PS1 und das Gate-Pad PG1 getrennt voneinander angeordnet. Bei der vorliegenden Ausführungsform entspricht die x-Richtung, d. h. die Anordnungsrichtung des Drain-Pads PD1 und des Source-Pads PS1, einer „ersten Richtung“. In der Draufsicht ist die Anordnungsrichtung des ersten Chips 20 und des zweiten Chips 30 orthogonal zu der Anordnungsrichtung (erste Richtung) des Drain-Pads PD1 und des Source-Pads PS1. In der vorliegenden Ausführungsform entspricht die y-Richtung, d. h. die Anordnungsrichtung des ersten Chips 20 und des zweiten Chips 30, einer „zweiten Richtung“

[0017] Das Drain-Pad PD1 ist elektrisch mit einer Drain-Elektrode 21D (siehe **Fig.** 5) des Haupttransistors 21 verbunden. Das Drain-Pad PD1 befindet sich näher an der vierten Harzseitenfläche 66 als das Source-Pad PS1 und das Gate-Pad PG1.

[0018] Das Source-Pad PS1 ist elektrisch mit einer Source-Elektrode 21S (siehe **Fig.** 5) des Haupttransistors 21 verbunden. Das Source-Pad PS1 befindet sich näher an der dritten Harzseitenfläche 65 als das Drain-Pad PD1 und das Gate-Pad PG1.

[0019] Das Gate-Pad PG1 ist elektrisch mit einer Gate-Elektrode 21G (siehe **Fig.** 5) des Haupttransistors 21 verbunden. Das Gate-Pad PG1 befindet sich zwischen dem Drain-Pad PD1 und dem Source-Pad PS1 in x-Richtung. Die Anordnung des Drain-Pads PD1, des Source-Pads PS1 und des Gate-Pads PG1 kann beliebig verändert werden.

[0020] Wie in **Fig.** 2 gezeigt, umfasst der zweite Chip 30 eine Chip-Vorderseite 30s und eine Chip-Rückseite 30r, die in z-Richtung entgegengesetzt ausgerichtet sind. Die Chip-Vorderseite 30s weist in die gleiche Richtung wie die Harzvorderseite 61. Die Chip-Rückseite 30r weist in die gleiche Richtung wie die Harzrückseite 62. Die Chip-Rückseite 30r liegt dem zweiten Die-Pad 72 gegenüber. Der zweite Chip 30 ist durch ein zweites Bonding-Material AD2 mit dem zweiten Die-Pad 72 verbunden. Genauer gesagt, verbindet das zweite Bonding-Material AD2

die Chip-Rückseite 30r und das zweite Die-Pad 72. Wie das erste Bonding-Material AD1 ist auch das zweite Bonding-Material AD2 ein leitfähiges Bonding-Material.

[0021] Wie in **Fig.** 1 dargestellt, sind auf der Chip-Vorderseite 30s ein Source-Pad PS2, ein Pad PG2 und ein Kondensator-Pad PCA ausgebildet. In der Draufsicht sind das Source-Pad PS2, das Pad PG2 und das Kondensator-Pad PCA getrennt voneinander angeordnet. In der vorliegenden Ausführungsform sind die Pads PS2, PG2, PCA in der Draufsicht getrennt voneinander angeordnet. Mit anderen Worten, die Pads PS2, PG2 und PCA sind getrennt voneinander in einer Richtung orthogonal zur Anordnungsrichtung (y-Richtung) des ersten Chips 20 und des zweiten Chips 30 angeordnet. Die Anordnung des Source-Pads PS2, des Pads PG2 und des Kondensator-Pads PCA kann beliebig verändert werden.

[0022] Das Source-Pad PS2 ist elektrisch mit einer Source-Elektrode 41 S eines Klemmtransistors 41 (siehe **Fig.** 6) der aktiven Klemmschaltung 40 verbunden. Das Source-Pad PS2 befindet sich näher an der dritten Harzseitenfläche 65 als das Pad PG2 und das Kondensator-Pad PCA.

[0023] Das Pad PG2 ist über einen Pull-Down-Widerstand 43 elektrisch mit der Gate-Elektrode 41G (siehe **Fig.** 6) des Klemmtransistors 41 verbunden. Das Kondensator-Pad PCA ist elektrisch mit einem Klemmkondensator 42 (siehe **Fig.** 6) der aktiven Klemmschaltung 40 verbunden. In y-Richtung gesehen sind das Pad PG2 und das Kondensator-Pad PCA so angeordnet, dass sie sich gegenseitig überlappen. Das Pad PG2 befindet sich näher an der ersten Harzseitenfläche 63 als das Kondensator-Pad PCA.

[0024] Wie in **Fig.** 4 gezeigt, weist das Halbleitermodul 10 ferner einen Drain-Anschluss 81, einen Source-Anschluss 82 und einen Gate-Anschluss 83 auf, die als externe Anschlüsse verwendet werden. Die Anschlüsse 81 bis 83 sind von der Harzrückseite 62 aus freigelegt. Die Anschlüsse 81 bis 83 sind beispielsweise aus einer Plattierungsschicht aus einem leitenden Material gebildet. Das leitende Material kann z. B. Cu, Al, eine CuAl-Legierung oder ähnliches sein.

[0025] Wie in **Fig.** 3 gezeigt, befinden sich der Drain-Anschluss 81 und der Source-Anschluss 82 näher an der Harzrückseite 62 als das erste Die-Pad 71 und das zweite Die-Pad 72 in z-Richtung. Somit liegen das erste Die-Pad 71 und das zweite Die-Pad 72 nicht von der Harzrückseite 62 frei. In z-Richtung gesehen sind der Drain-Anschluss 81 und der Source-Anschluss 82 so angeordnet, dass sie das erste Die-Pad 71 teilweise überlappen. Obwohl nicht dargestellt, sind der Drain-Anschluss 81 und der Source-Anschluss 82 so angeordnet, dass sie das zweite Die-Pad 72 teilweise überlappen.

[0026] Wie in **Fig.** 1 dargestellt, ist der Gate-Anschluss 83 in das zweite Die-Pad 72 integriert. Das zweite Die-Pad 72 weist einen Befestigungsabschnitt, auf dem der zweite Chip 30 montiert ist. Der Befestigungsabschnitt befindet sich näher an der Harzvorderseite 61 (siehe **Fig.** 2) als der Gate-Anschluss 83. In einem Beispiel sind der Befestigungsabschnitt und der Gate-Anschluss 83 durch einen Fügeabschnitt verbunden, der in Richtung der Harzrückseite 62 (siehe **Fig.** 2) in einer Richtung vom Befestigungsabschnitt zu dem Gate-Anschluss 83 geneigt ist. Der Fügeabschnitt muss jedoch nicht geneigt sein. Alternativ können der Gate-Anschluss 83 und das zweite Die-Pad 72 separat angeordnet und durch ein Verbindungselement, z. B. einen Draht, elektrisch miteinander verbunden sein.

[0027] Wie in **Fig.** 1 dargestellt, weist das Verbindungselement 50 ein erstes Verbindungselement 51, ein zweites Verbindungselement 52 und ein drittes Verbindungselement 53. In der vorliegenden Ausführungsform können die Verbindungselemente 51 bis 53 z. B. aus einer Metallplatte gebildet sein. Die Metallplatte kann z. B. aus Cu, Al, einer CuAl-Legierung oder ähnlichem gebildet sein. Die Verbindungselemente 51 bis 53 sind nicht auf eine Metallplatte beschränkt und können z. B. aus einer Metallplattierung (Metallüberzug) gebildet sein. Das heißt, die Verbindungselemente 51 bis 53 können aus einer Plattierungsschicht gebildet sein.

[0028] Das erste Verbindungselement 51 ist so eingerichtet, dass es den Source-Anschluss 82, das Source-Pad PS1 des ersten Chips 20 sowie das Source-Pad PS2 und das Pad PG2 des zweiten Chips 30 elektrisch verbindet. Somit sind der Source-Anschluss 82, die Source-Elektrode 21S des Haupttransistors 21 sowie die Source-Elektrode 41S und der Pull-Down-Widerstand 43 des Klemmtransistors 41 elektrisch verbunden.

[0029] Das zweite Verbindungselement 52 ist so eingerichtet, dass es den Drain-Anschluss 81, das Drain-Pad PD1 des ersten Chips 20 und das Kondensator-Pad PCA des zweiten Chips 30 elektrisch verbindet. Somit sind der Drain-Anschluss 81, die Drain-Elektrode 21D des Haupttransistors 21 und der Klemmkondensator 42 elektrisch verbunden.

[0030] Das dritte Verbindungselement 53 ist so konfiguriert, dass es das Gate-Pad PG1 des ersten Chips 20 und das zweite Die-Pad 72 elektrisch verbindet. Somit ist die Gate-Elektrode 21G des Haupttransistors 21 elektrisch mit dem Gate-Anschluss 83 verbunden.

[0031] Die Form des ersten Verbindungselements 51 in der Draufsicht ist nicht auf die Form des in **Fig.** 1 gezeigten ersten Verbindungselements 51 beschränkt und kann beliebig verändert werden. Auch die Formen des zweiten Verbindungselements 52 und des dritten Verbindungselements 53 können beliebig verändert werden.

Detaillierte Struktur des ersten Chips

[0032] **Fig.** 5 ist eine Querschnittsansicht, die schematisch ein Beispiel für die Querschnittsstruktur des ersten Chips 20 zeigt. Einige der Schraffurlinien sind der Einfachheit und Klarheit halber nicht dargestellt.

[0033] Wie in **Fig.** 5 dargestellt, enthält der erste Chip 20 ein Halbleitersubstrat 22. Das Halbleitersubstrat 22 ist rechteckig und plattenförmig. Das Halbleitersubstrat 22 kann aus Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN), Saphir oder anderen Substratmaterialien gebildet sein. In einem Beispiel kann das Halbleitersubstrat 22 ein Si-Substrat sein. Das Halbleitersubstrat 22 kann z. B. eine Dicke von 200 µm bis 1500 µm haben. Der Haupttransistor 21 ist auf dem Halbleitersubstrat 22 ausgebildet. Der Haupttransistor 21 weist eine auf dem Halbleitersubstrat 22 gebildete Pufferschicht 23, eine auf der Pufferschicht 23 gebildete Elektronentransitschicht 24, die eine Hauptdriftschicht aufweist, und eine auf der Elektronentransitschicht 24 gebildete Elektronenversorgungsschicht 25 auf. Die Pufferschicht 23, die Elektronentransitschicht 24 und die Elektronenversorgungsschicht 25 haben jeweils eine Dicke in z-Richtung. „Draufsicht“ hat daher auch die Bedeutung von „Blick in Dickenrichtung der Hauptdriftschicht (Elektronentransitschicht)“.

[0034] Die Pufferschicht 23 ist zwischen dem Halbleitersubstrat 22 und der Elektronentransitschicht 24 angeordnet und ist aus einem beliebigen Material, das die Gitterfehlanpassung zwischen dem Halbleitersubstrat 22 und der Elektronentransitschicht 24 verringert, gebildet. Die Pufferschicht 23 weist eine oder mehrere Nitrid-Halbleiterschichten auf. Die Pufferschicht 23 kann beispielsweise mindestens eine Aluminiumnitridschicht (AlN), eine Aluminiumgalliumnitridschicht (AlGaN) oder eine abgestufte AlGaN-Schicht mit unterschiedlichen Aluminiumzusammensetzungen aufweisen. Die Pufferschicht 23 kann zum Beispiel eine einzelne AlN-Schicht, eine einzelne AlGaN-Schicht, eine Schicht mit einer Übergitterstruktur aus AlGaN/GaN, eine Schicht mit einer Übergitterstruktur aus AlN/AlGaN oder eine Schicht mit einer Übergitterstruktur aus AlN/GaN umfassen.

[0035] In einem Beispiel weist die Pufferschicht 23 eine erste Pufferschicht, die eine auf dem Halbleitersubstrat 22 gebildete AlN-Schicht ist, und eine zweite Pufferschicht, die eine auf der AlN-Schicht gebildete AlGaN-Schicht ist, auf. In einem Beispiel ist die erste Pufferschicht eine AlN-Schicht mit einer Dicke von 200 nm. In einem Beispiel weist die zweite Pufferschicht eine Struktur auf, bei der mehrere AlGaN-Schichten übereinander angeordnet sind. Um Leckströme in der Pufferschicht 23 zu verhindern, kann die Pufferschicht 23 teilweise mit einer Verunreinigung dotiert werden, so dass die Pufferschicht 23 halb isolierend ist. In diesem Fall handelt es sich bei der Verunreinigung z. B. um Kohlenstoff (C) oder Eisen (Fe). Die Konzentration der Verunreinigung kann z. B. größer oder gleich 4×10^{16} cm^{-3} sein.

[0036] Die Elektronentransitschicht 24 kann aus einem Nitrid-Halbleiter gebildet sein und kann z. B. eine GaN-Schicht sein. Die Dicke der Elektronentransitschicht 24 kann z. B. im Bereich von 300 nm bis 2 µm und vorzugsweise im Bereich von 300 nm bis 400 nm liegen. In einem Beispiel beträgt die Dicke der Elektronentransitschicht 24 350 nm. Wie oben beschrieben, ist der Haupttransistor 21 ein GaN-Transistor, bei dem die Elektronentransitschicht 24 aus GaN als Hauptdriftschicht gebildet ist.

[0037] Um Leckströme aus der Elektronenübergangsschicht 24 zu verhindern, kann die Elektronenübergangsschicht 24 teilweise mit einer Verunreinigung dotiert werden, so dass die Elektronenübergangsschicht 24 mit Ausnahme ihres Oberflächenbereichs halb isolierend ist. In diesem Fall ist die Verunreinigung z. B. C. Die Konzentration der Verunreinigung kann z. B. größer oder gleich 1×10^{19} cm^{-3} bei einer Spitzenkonzentration sein. Genauer gesagt kann die Elektronentransitschicht 24 GaN-Schichten mit unterschiedlichen Verunreinigungskonzentrationen enthalten, z. B. eine C-dotierte GaN-Schicht und eine nicht-dotierte GaN-Schicht. Die C-Konzentration in der C-dotierten GaN-Schicht kann in einem Bereich von 9×10^{18} cm^{-3} bis 9×10^{19} cm^{-3} liegen.

[0038] Die Elektronenversorgungsschicht 25 kann aus einem Nitrid-Halbleiter mit einer größeren Bandlücke als die Elektronentransitschicht 24 gebildet sein und kann z. B. eine AlGaN-Schicht sein. Die Bandlücke nimmt mit zunehmender Al-Zusammensetzung zu. Daher hat die Elektronenversorgungsschicht 25, bei der es sich um eine AlGaN-Schicht handelt, eine größere Bandlücke als die Elektronendurchgangsschicht 24, bei der es sich um eine GaN-Schicht handelt. In einem Beispiel kann die Elektronenversorgungsschicht 25 aus $Al_zGa_{1-z}N$, wobei gilt: $0,1 < z < 0,4$ und vorzugsweise $0,2 < z < 0,3$. In einem Beispiel ist $z = 0,25$. Die Elektronenversorgungsschicht 25 hat eine Dicke im Bereich von beispielsweise 5 nm bis 20 nm. In einem Beispiel hat die Elektronenversorgungsschicht 25 eine Dicke im Bereich von 8 nm bis 15 nm.

[0039] Die Elektronentransitschicht 24 und die Elektronenversorgungsschicht 25 können aus Nit-

rid-Halbleitern mit unterschiedlichen Gitterkonstanten gebildet sein. Ein gitterfehlangepasster Übergang zwischen der Elektronentransitschicht 24 und der Elektronenversorgungsschicht 25 belastet/dehnt die Elektronenversorgungsschicht 25. Die Dehnung induziert ein zweidimensionales Elektronengas 26 (2DEG) in der Elektronentransitschicht 24. Das 2DEG 26 breitet sich in der Elektronentransitschicht 24 an einer Stelle nahe der Heteroübergangsgrenze zwischen der Elektronentransitschicht 24 und der Elektronenversorgungsschicht 25 aus (z. B. etwa einige Nanometer von der Grenze entfernt). Das 2DEG 26 wird als Strompfad (Kanal) des Haupttransistors 21 verwendet.

[0040] Der Haupttransistor 21 weist ferner eine Gate-Schicht 27, die auf einem Abschnitt der Elektronenversorgungsschicht 25 ausgebildet ist, die Gate-Elektrode 21G, die auf der Gate-Schicht 27 ausgebildet ist, eine Passivierungsschicht 28, die Source-Elektrode 21S und die Drain-Elektrode 21D auf. Die Passivierungsschicht 28 bedeckt die Elektronenversorgungsschicht 25, die Gate-Schicht 27 und die Gate-Elektrode 21G und enthält eine erste Öffnung 28A und eine zweite Öffnung 28B. Die Source-Elektrode 21S steht durch die erste Öffnung 28A in Kontakt mit der Elektronenversorgungsschicht 25. Die Drain-Elektrode 21D steht durch die zweite Öffnung 28B in Kontakt mit der Elektronenversorgungsschicht 25.

[0041] Die Gate-Schicht 27 kann aus einem Nitrid-Halbleiter, der eine Akzeptor-Verunreinigung enthält, gebildet sein. Die Gate-Schicht 27 wird beispielsweise aus einem beliebigen Material gebildet, das eine kleinere Bandlücke aufweist als die Elektronenversorgungsschicht 25, bei der es sich um eine AlGaN-Schicht handelt. In einem Beispiel ist die Gate-Schicht 27 eine GaN-Schicht (p-Typ GaN-Schicht), die mit einer Akzeptor-Verunreinigung dotiert ist. Die Akzeptor-Verunreinigung kann mindestens eines der Elemente Zink (Zn), Magnesium (Mg) und Kohlenstoff (C) enthalten. Die maximale Konzentration der Akzeptor-Verunreinigung in der Gate-Schicht 27 liegt beispielsweise in einem Bereich von 7×10^{18} cm^{-3} bis 1×10^{20} cm^{-3}. Der Haupttransistor 21, der die Gate-Schicht 27 aus einem Nitrid-Halbleiter mit einer Akzeptor-Verunreinigung enthält, verarmt das 2DEG 26 in einem Bereich unmittelbar unter der Gate-Schicht 27. Dadurch kann der Haupttransistor 21 als Normal-AUS (engl. „normally-off“) verwendet werden. Das heißt, der Haupttransistor 21 ist ein normalerweise ausgeschalteter Transistor (engl. „normally-off transistor“).

[0042] Die Gate-Schicht 27 weist eine untere Fläche 27r auf, die in Kontakt mit der Elektronenversorgungsschicht 25 steht, und eine obere Fläche 27s, die der unteren Fläche 27r gegenüberliegt. Die Gate-Elektrode 21G ist auf der oberen Fläche 27s der Gate-Schicht 27 ausgebildet.

[0043] In der vorliegenden Ausführungsform weist die Gate-Schicht 27 einen Steg 27C einschließlich der oberen Fläche 27s, auf der die Gate-Elektrode 21G ausgebildet ist, und zwei Verlängerungen (erste Verlängerung 27A und zweite Verlängerung 27B), die sich in der Draufsicht vom Steg 27C nach außen erstrecken, auf.

[0044] In der Draufsicht erstreckt sich die erste Verlängerung 27A von dem Steg 27C in Richtung der ersten Öffnung 28A. Die erste Verlängerung 27A ist von der ersten Öffnung 28A getrennt.

[0045] In der Draufsicht erstreckt sich die zweite Verlängerung 27B von dem Steg 27C in Richtung der zweiten Öffnung 28B. Die zweite Verlängerung 27B ist von der zweiten Öffnung 28B getrennt.

[0046] Der Steg 27C befindet sich zwischen der ersten Verlängerung 27A und der zweiten Verlängerung 27B und ist einstückig mit der ersten Verlängerung 27A und der zweiten Verlängerung 27B ausgebildet. Da die Gate-Schicht 27 die erste Verlängerung 27A und die zweite Verlängerung 27B aufweist, ist die untere Fläche 27r flächenmäßig größer als die obere Fläche 27s. In der vorliegenden Ausführungsform erstreckt sich die zweite Verlängerung 27B in der Draufsicht länger als die erste Verlängerung 27A von dem Steg 27C nach außen.

[0047] Der Steg 27C entspricht einem relativ dicken Abschnitt der Gate-Schicht 27 und hat eine Dicke im Bereich von beispielsweise 80 nm bis 150 nm. Die Dicke der Gate-Schicht 27, insbesondere des Stegs 27C, kann unter Berücksichtigung von Parametern wie der Gate-Schwellenspannung bestimmt werden. In einem Beispiel ist die Dicke der Gate-Schicht 27 (Steg 27C) größer als 110 nm.

[0048] Die erste Verlängerung 27A und die zweite Verlängerung 27B haben jeweils eine geringere Dicke als der Steg 27C. In einem Beispiel ist die Dicke der ersten Verlängerung 27A und der zweiten Verlängerung 27B jeweils kleiner oder gleich der Hälfte der Dicke des Steges 27C.

[0049] In der vorliegenden Ausführungsform ist jede der Verlängerungen 27A und 27B ein flacher Abschnitt mit einer im Wesentlichen konstanten Dicke. In dieser Spezifikation bezieht sich der Begriff „im Wesentlichen konstante Dicke“ auf eine Dicke, die innerhalb einer Schwankungsbreite bei der Herstellung liegt (z. B. 20 %). Alternativ kann jede der Verlängerungen 27A und 27B einen sich verjüngenden Abschnitt mit einer Dicke aufweisen, die allmählich abnimmt, wenn der Steg 27C in einem an den Steg 27C angrenzenden Bereich weiter entfernt

wird. Jede der Verlängerungen 27A und 27B kann einen flachen Abschnitt mit einer im Wesentlichen konstanten Dicke in einem Bereich enthalten, der um einen vorbestimmten Abstand von dem Steg 27C entfernt ist. In einem Beispiel hat der flache Teil eine Dicke im Bereich von 5 nm bis 25 nm.

[0050] Die auf dem Steg 27C gebildete Gate-Elektrode 21G kann aus einer oder mehreren Metallschichten gebildet sein. Die Metallschicht ist zum Beispiel eine TiN-Schicht. Alternativ kann die Gate-Elektrode 21G eine erste Metallschicht aus Ti und eine zweite Metallschicht aus TiN enthalten, die auf der ersten Metallschicht gebildet ist. Die Gate-Elektrode 21G hat eine Dicke in einem Bereich von beispielsweise 50 nm bis 200 nm. Die Gate-Elektrode 21G kann einen Schottky-Übergang mit der Gate-Schicht 27 bilden.

[0051] Die erste Öffnung 28A und die zweite Öffnung 28B der Passivierungsschicht 28 sind von der Gate-Schicht 27 getrennt. Die Gate-Schicht 27 ist zwischen der ersten Öffnung 28A und der zweiten Öffnung 28B angeordnet. Genauer gesagt ist die Gate-Schicht 27 zwischen der ersten Öffnung 28A und der zweiten Öffnung 28B an einer Position angeordnet, die näher an der ersten Öffnung 28A als an der zweiten Öffnung 28B liegt. Die Passivierungsschicht 28 erstreckt sich entlang der Oberseite der Elektronenversorgungsschicht 25, der Seitenfläche und der oberen Fläche 27s der Gate-Schicht 27 sowie der Seitenfläche und der oberen Fläche der Gate-Elektrode 21G. Die Passivierungsschicht 28 hat also eine nicht ebene Fläche.

[0052] Die Source-Elektrode 21S und die Drain-Elektrode 21D werden aus einer oder mehreren Metallschichten gebildet. Die Metallschicht kann eine beliebige Kombination aus z. B. einer Ti-Schicht, einer TiN-Schicht, einer Al-Schicht, einer AlSiCu-Schicht und einer AlCu-Schicht aufweisen. Zumindest ein Abschnitt der Source-Elektrode 21S füllt die erste Öffnung 28A aus. Mindestens ein Abschnitt der Drain-Elektrode 21D füllt die zweite Öffnung 28B aus. Die Source-Elektrode 21S steht durch die erste Öffnung 28A in ohmschem Kontakt mit dem unmittelbar unter der Elektronenversorgungsschicht 25 befindlichen 2DEG 26. Die Drain-Elektrode 21D steht durch die zweite Öffnung 28B in ohmschem Kontakt mit dem 2DEG 26, das sich unmittelbar unter der Elektronenversorgungsschicht 25 befindet.

[0053] Die Source-Elektrode 21S weist einen Source-Kontakt 21SA, der die erste Öffnung 28A ausfüllt, und eine Source-Feldplatte 21SB, die die Passivierungsschicht 28 bedeckt, auf. Die Source-Feldplatte 21SB ist einstückig mit dem Source-Kontakt 21SA ausgebildet. In der Draufsicht weist die Source-Feldplatte 21SB ein Ende 21SC auf, das sich zwischen der zweiten Öffnung 28B und der Gate-Schicht 27 in der Draufsicht befindet. Die Source-Feldplatte 21SB erstreckt sich vom Source-Kontakt 21SA bis zu dem Ende 21SC entlang der Oberfläche der Passivierungsschicht 28 in Richtung der Drain-Elektrode 21D, ist jedoch von der Drain-Elektrode 21D beabstandet. Da sich die Source-Feldplatte 21SB entlang der nicht ebenen Oberfläche der Passivierungsschicht 28 erstreckt, weist die Source-Feldplatte 21SB in gleicher Weise eine nicht ebene Fläche auf. In einem Zustand, in dem keine Gate-Spannung an die Gate-Elektrode 21G angelegt ist, d. h. im Null-Vorspannungszustand, wenn eine Drain-Spannung an die Drain-Elektrode 21D angelegt ist, verringert die Source-Feldplatte 21SB die Konzentration des elektrischen Feldes in der Nähe des Endes der Gate-Elektrode 21G.

[0054] Die Drain-Elektrode 21D und die Source-Elektrode 21S sind von einer Zwischenschichtisolationsschicht 29 bedeckt. Die Zwischenschichtisolationsschicht 29 weist eine Zwischenverbindungsschicht (nicht dargestellt) auf. Die Zwischenverbindungsschicht enthält eine Drain-Zwischenverbindung, die die Drain-Elektrode 21D und das Drain-Pad PD1 (siehe **Fig.** 1) elektrisch verbindet, eine Source-Zwischenverbindung, die die Source-Elektrode 21S und das Source-Pad PS1 (siehe **Fig.** 1) elektrisch verbindet, und eine Gate-Zwischenverbindung, die die Gate-Elektrode 21G und das Gate-Pad PG1 (siehe **Fig.** 1) elektrisch verbindet.

[0055] Der erste Chip 20 enthält also nicht die aktive Klemmschaltung 40, aber den Haupttransistor 21. In der vorliegenden Ausführungsform ist in dem ersten Chip 20 nur der Haupttransistor 21 auf dem Halbleitersubstrat 22 ausgebildet.

Detaillierte Struktur des zweiten Chips

[0056] Wie in **Fig.** 1 dargestellt, ist die aktive Klemmschaltung 40 so eingerichtet, dass sie das Auftreten eines fehlerhaften Einschaltens aufgrund einer starken Änderung der Drain-Source-Spannung verhindert, wenn sich der Haupttransistor 21 in einem deaktivierten Zustand befindet. Die aktive Klemmschaltung 40 umfasst den Klemmtransistor 41 (siehe **Fig.** 6), der ein Beispiel für einen Untertransistor ist, den Klemmkondensator 42 (siehe **Fig.** 7) und den Pull-Down-Widerstand 43 (siehe **Fig.** 8). Der Klemmtransistor 41, der Klemmkondensator 42 und der Pull-Down-Widerstand 43 sind in dem zweiten Chip 30 elektrisch miteinander verbunden.

[0057] In der Draufsicht ist der Pull-Down-Widerstand 43 so angeordnet, dass er das Pad PG2 überlappt. In der vorliegenden Ausführungsform ist der Klemmtransistor 41 in einem Hauptabschnitt des zweiten Chips 30 ausgebildet. Der Klemmkondensa-

tor 42 ist in einem anderen Bereich des zweiten Chips 30 ausgebildet als der Bereich, in dem der Klemmtransistor 41 ausgebildet ist. In einem Beispiel sind in der Draufsicht der Bereich, in dem der Klemmkondensator 42 gebildet wird, und der Bereich, in dem der Pull-Down-Widerstand 43 gebildet wird, jeweils etwa 1/100 der Fläche des Pads PG2. In **Fig.** 1 ist der Einfachheit halber das Kondensator-Pad PCA vergrößert dargestellt. Das eigentliche Kondensator-Pad PCA ist kleiner als das Pad PG2.

[0058] **Fig.** 6 ist eine Querschnittsansicht eines Beispiels der schematischen Querschnittsstruktur des zweiten Chips 30, die die Querschnittsstruktur eines Abschnitts eines aktiven Bereichs 41T des Klemmtransistors 41 zeigt. Einige der Schraffurlinien sind der Einfachheit und Klarheit halber nicht dargestellt. Der aktive Bereich 41T des Klemmtransistors 41 bezieht sich auf einen Bereich, in dem ein Transistor ausgebildet ist.

[0059] Wie in **Fig.** 6 dargestellt, enthält der zweite Chip 30 ein Halbleitersubstrat 44. Das Halbleitersubstrat 44 ist rechteckig und plattenförmig. Das Halbleitersubstrat 44 kann aus Si, SiC, GaN, Saphir oder anderen Substratmaterialien gebildet sein. In einem Beispiel kann das Halbleitersubstrat 44 ein Si-Substrat sein. Das Halbleitersubstrat 44 kann z. B. eine Dicke von 200 µm bis 1500 µm haben. Der Klemmtransistor 41 ist auf dem Halbleitersubstrat 22 ausgebildet. Der Klemmkondensator 42 (siehe **Fig.** 7) und der Pull-Down-Widerstand 43 (siehe **Fig.** 8) sind auf dem Halbleitersubstrat 44 ausgebildet.

[0060] Der Klemmtransistor 41 enthält eine n-Typ-Driftschicht 45, die auf dem Halbleitersubstrat 44 ausgebildet ist. Mit anderen Worten: Das Halbleitersubstrat 44 trägt die Driftschicht 45. Die Driftschicht 45 ist ein Beispiel für eine Unterdriftschicht und kann aus einem Material gebildet sein, das sich von dem der Elektronentransitschicht 24 (siehe **Fig.** 5) unterscheidet, die eine Hauptdriftschicht ist. Die Driftschicht 45 kann aus einem Material wie z. B. Si gebildet sein. Beispielsweise wird N, Phosphor (P), Arsen (As) oder Ähnliches als n-Typ-Verunreinigung der Driftschicht 45 verwendet. Die Verunreinigungskonzentration der Driftschicht 45 liegt z. B. in einem Bereich von 1×10^{13} cm^{-3} bis 5×10^{14} cm^{-3}. Wie oben beschrieben, handelt es sich bei dem Klemmtransistor 41 um einen Transistor, bei dem die Driftschicht 45, einschließlich der Unterdriftschicht, aus einem Material mit Si gebildet ist. In der vorliegenden Ausführungsform ist der Klemmtransistor 41 ein Si-Transistor, bei dem die Driftschicht 45 aus Si gebildet ist. Alternativ kann der Klemmtransistor 41 auch ein SiC-Transistor sein, bei dem die Driftschicht 45 aus SiC gebildet ist.

[0061] Auf einer Oberfläche der Driftschicht 45 ist ein p-Typ-Basisbereich 46 ausgebildet. So wird beispielsweise Bor (B), Al oder ähnliches als p-Typ-Dotierstoff für den Basisbereich 46 verwendet. Der Basisbereich 46 hat eine Verunreinigungskonzentration, die beispielsweise im Bereich von 1×10^{16} cm^{-3} bis 1×10^{18} cm^{-3} liegt.

[0062] Gräben 47 sind nebeneinander in der Oberfläche des Basisbereichs 46 angeordnet. In einem Beispiel erstrecken sich die Gräben 47 in y-Richtung und sind in x-Richtung voneinander getrennt. Die Gräben 47 erstrecken sich durch den Basisbereich 46 in z-Richtung bis zu einem Zwischenbereich der Driftschicht 45. Die Gräben 47 können in der Draufsicht gitterförmig angeordnet sein.

[0063] Ein n^+-Typ-Source-Bereich 48 wird auf der Oberfläche des Basisbereichs 46 an gegenüberliegenden Seiten des Grabens 47 in x-Richtung gebildet. Mit anderen Worten: Der Source-Bereich 48 wird auf der Oberfläche der Driftschicht 45 gebildet. Die Verunreinigungskonzentration des Source-Bereichs 48 ist höher als die Verunreinigungskonzentration des Basisbereichs 46 und liegt beispielsweise in einem Bereich von 1×10^{19} cm^{-3} bis 5×10^{20} cm^{-3}.

[0064] Ein p^+-Typ-Basiskontaktbereich 46A ist auf der Oberfläche des Basisbereichs 46 in x-Richtung neben dem Source-Bereich 48 ausgebildet. Der Basiskontaktbereich 46A ist in x-Richtung zwischen zwei Source-Bereichen 48 angeordnet, die in x-Richtung zwischen den in x-Richtung nebeneinander liegenden Gräben 47 liegen. Die Verunreinigungskonzentration des Basiskontaktbereichs 46A ist höher als die des Basisbereichs 46 und liegt beispielsweise in einem Bereich von 5×10^{18} cm^{-3} bis 1×10^{20} cm^{-3}.

[0065] Ein Isolationsfilm 49A ist einstückig auf der Wandfläche jedes Grabens 47 und der Oberfläche des Basisbereichs 46 ausgebildet. Der Isolationsfilm 49A ist aus einem Material gebildet, das z. B. SiO_2 enthält. Ein Elektrodenmaterial, z. B. aus Polysilizium, ist in jeden Graben 47 mit dem Isolationsfilm 49A eingebettet. Diese bildet die Gate-Elektrode 41G.

[0066] Auf dem Isolationsfilm 49A, der sich auf der Oberfläche des Basisbereichs 46 befindet, wird eine Zwischenisolationsfilm 49B gebildet. Der Zwischenisolationsfilm 49B ist aus einem Material, das z. B. SiO_2 enthält, gebildet. Der Zwischenisolationsfilm 49B ist dicker als der Isolationsfilm 49A. Die Source-Elektrode41S ist auf dem Zwischenisolationsfilm 49B ausgebildet.

[0067] Der Isolationsfilm 49A und der Zwischenisolationsfilm 49B enthalten jeweils Öffnungen 49C, die den Basiskontaktbereich 46A freilegen. Die Source-

Elektrode 41S ist in die Öffnungen 49C eingebettet, um den Basiskontaktbereich 46A zu kontaktieren.

[0068] Eine Drain-Elektrode 41D ist auf der Rückseite des Halbleitersubstrats 44 auf einer der Driftschicht 45 in z-Richtung gegenüberliegenden Seite ausgebildet. Die Drain-Elektrode 41D und die Source-Elektrode 41S sind aus einem Material, das zum Beispiel Titan (Ti), Wolfram (W), Al, Cu oder eine Al-Cu-Legierung enthält, gebildet.

[0069] **Fig.** 7 ist eine Querschnittsansicht, die ein Beispiel für die Querschnittsstruktur des Klemmkondensators 42 zeigt.

[0070] Wie in **Fig.** 7 dargestellt, ist der Klemmkondensator 42 so angeordnet, dass er in der Draufsicht das Kondensator-Pad PCA überlappt. In der Draufsicht unterscheidet sich der Bereich des zweiten Chips 30, der das Kondensator-Pad PCA überlappt, von dem aktiven Bereich des Klemmtransistors 41. Wie in **Fig.** 7 gezeigt, weist der Bereich, der das Kondensator-Pad PCA überlappt, eine Struktur auf, bei der der Isolationsfilm 49A auf dem Halbleitersubstrat 44 ausgebildet ist.

[0071] Der Klemmkondensator 42 weist eine erste Elektrode 42P und eine zweite Elektrode 42Q auf. Die erste Elektrode 42P und die zweite Elektrode 42Q sind durch den Isolationsfilm 49A voneinander getrennt. Genauer gesagt sind zwei Öffnungen 49D und 49E voneinander getrennt und in dem Isolationsfilm 49A ausgebildet, um das Halbleitersubstrat 44 freizulegen. Die erste Elektrode 42P füllt die Öffnung 49D aus und reicht bis zu einem Rand, der sich um die Öffnung 49D herum erstreckt. Die zweite Elektrode 42Q füllt die Öffnung 49E aus und reicht bis zu einem Rand, der sich um die Öffnung 49E herum erstreckt. Der Abschnitt der ersten Elektrode 42P, der aus der Öffnung 49D herausragt, und der Abschnitt der zweiten Elektrode 42Q, der aus der Öffnung 49E herausragt, sind von dem Zwischenisolationsfilm 49B bedeckt. Der Isolationsfilm 49A, der zwischen der ersten Elektrode 42P und der zweiten Elektrode 42Q gebildet wird, d. h. der Abschnitt der Isolationsschicht 49A, der sich zwischen der Öffnung 49D und der Öffnung 49E befindet, enthält eine dielektrische Schicht. Die erste Elektrode 42P ist z. B. über eine Durchkontaktierung (Via) 42V mit dem Kondensator-Pad PCA elektrisch verbunden.

[0072] **Fig.** 8 ist eine Querschnittsansicht, die ein Beispiel für die Querschnittsstruktur des Pull-Down-Widerstands 43 zeigt.

[0073] Wie in **Fig.** 8 in der Draufsicht gezeigt, ist der Pull-Down-Widerstand 43 so angeordnet, dass er das Pad PG2 überlappt. Der Pull-Down-Widerstand 43 weist einen ersten Anschluss 43P, einen zweiten Anschluss 43Q und einen plattenförmigen Widerstandsteil 43R auf. Der zweite Anschluss 43Q ist z. B. über einen Durchgang 43V elektrisch mit dem Pad PG2 verbunden.

[0074] Der erste Anschluss 43P und der zweite Anschluss 43Q sind durch den Isolationsfilm 49A voneinander getrennt. Genauer gesagt sind zwei Öffnungen 49F und 49G voneinander getrennt und in dem Isolationsfilm 49A ausgebildet, um den Widerstandsteil 43R freizulegen. Der erste Anschluss 43P füllt die Öffnung 49F aus und reicht bis zu einem Rand, der sich um die Öffnung 49F herum erstreckt. Der zweite Anschluss 43Q füllt die Öffnung 49G aus und reicht bis zu einem Rand, der sich um die Öffnung 49G herum erstreckt. Der Abschnitt des ersten Anschlusses 43P, der aus der Öffnung 49F herausragt, und der Abschnitt des zweiten Anschlusses 43Q, der aus der Öffnung 49G herausragt, sind von dem Zwischenisolationsfilm 49B bedeckt.

[0075] Der Widerstandsteil 43R ist auf dem Halbleitersubstrat 44 ausgebildet. Der Widerstandsteil 43R kann aus einem Material sein, das einen größeren Widerstand aufweist als das Material, das den ersten Anschluss 43P und den zweiten Anschluss 43Q bildet. In einem Beispiel ist der Widerstandsteil 43R z. B. aus Polysilizium gebildet.

[0076] Der erste Anschluss 43P und der zweite Anschluss 43Q sind auf dem Widerstandsteil 43R angeordnet. Der erste Anschluss 43P und der zweite Anschluss 43Q sind elektrisch mit dem Widerstandsteil 43R verbunden. Genauer gesagt stehen die Anschlüsse 43P und 43Q in ohmschem Kontakt mit dem Widerstandsteil 43R. In der Draufsicht sind der erste Anschluss 43P und der zweite Anschluss 43Q getrennt an zwei Enden des Widerstandsteils 43R in y-Richtung ausgebildet. Der Pull-Down-Widerstand 43 ist also auf dem Isolationsfilm 49A ausgebildet und von dem Zwischenisolationsfilm 49B bedeckt.

[0077] Wie in den **Fig.** 7 und 8 gezeigt, können die erste Elektrode 42P und die zweite Elektrode 42Q des Klemmkondensators 42, die Durchkontaktierungen 42V und 43V sowie der erste Anschluss 43P und der zweite Anschluss 43Q des Pull-Down-Widerstands 43 beispielsweise aus einem beliebigen leitfähigen Material gebildet werden, das mindestens eines der folgenden Materialien umfasst: Cu, Al, eine Al-Cu-Legierung, W, Ti und TiN.

[0078] Der zweite Chip 30 enthält also nicht den Haupttransistor 21, aber die aktive Klemmschaltung 40. Genauer gesagt weist der zweite Chip 30 den Klemmtransistor 41, den Klemmkondensator 42 und den Pull-Down-Widerstand 43 auf. In der vorliegenden Ausführungsform enthält der zweite Chip 30 nur den Klemmtransistor 41, den Klemmkondensator 42 und den Pull-Down-Widerstand 43.

Schaltungsanordnung eines Halbleitermoduls

[0079] **Fig.** 9 zeigt die Schaltungsanordnung des Halbleitermoduls 10. Wie in **Fig.** 9 dargestellt, ist die aktive Klemmschaltung 40 mit dem Haupttransistor 21 verbunden. Genauer gesagt ist die Source-Elektrode 41S des Klemmtransistors 41 mit der Source-Elektrode 21S des Haupttransistors 21 verbunden. Die Drain-Elektrode 41D des Klemmtransistors 41 ist mit der Gate-Elektrode 21G des Haupttransistors 21 verbunden. Der Klemmkondensator 42 ist zwischen der Drain-Elektrode 21D des Haupttransistors 21 und der Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen. Der Pull-Down-Widerstand 43 ist zwischen der Source-Elektrode 41S und der Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen.

[0080] Die Drain-Elektrode 21D des Haupttransistors 21 und der Klemmkondensator 42 sind mit dem Drain-Anschluss 81 verbunden. Die Source-Elektrode 21S des Haupttransistors 21, die Source-Elektrode 41S des Klemmtransistors 41 und der Pull-Down-Widerstand 43 sind mit dem Source-Anschluss 82 verbunden. Die Gate-Elektrode 21G des Haupttransistors 21 und die Drain-Elektrode 41D des Klemmtransistors 41 sind mit dem Gate-Anschluss 83 verbunden.

Funktionsweise

[0081] Die Funktionsweise der vorliegenden Ausführungsform wird nun beschrieben. Ein Halbleitermodul, das nicht den zweiten Chip 30 enthält, wird als „Vergleichshalbleitermodul“ bezeichnet Das Vergleichshalbleitermodul enthält nur den ersten Chip 20. Der erste Chip 20 (Haupttransistor 21) wird z. B. für einen Gleichspannungswandler verwendet.

[0082] Wie in **Fig.** 10 gezeigt, kann sich bei dem Vergleichshalbleitermodul die Drain-Source-Spannung des Haupttransistors 21 bei ausgeschaltetem Haupttransistor während einer Zeitspanne von t1 bis t2 stark ändern. Dies geschieht z. B. durch ein Element (z. B. eine Spule des Gleichspannungswandlers), das mit dem Haupttransistor 21 verbunden ist. Zu diesem Zeitpunkt wird die Gate-Source-Spannung (Gate-Spannung) des Haupttransistors 21 durch die parasitäre Gate-Drain-Kapazität des Haupttransistors 21 erhöht, wie durch die gestrichelten Linien im mittleren Abschnitt von **Fig.** 10 angezeigt. Wenn die Gate-Source-Spannung den Schwellenwert des Haupttransistors 21 überschreitet, wird der Haupttransistor 21 eingeschaltet. Mit anderen Worten: Bei dem Vergleichshalbleitermodul tritt der Haupttransistor 21 selbst dann in einen aktivierten Zustand ein, wenn er sich eigentlich in einem deaktivierten Zustand befinden sollte (fehlerhaftes Einschalten).

[0083] In diesem Zusammenhang ist der Klemmtransistor 41 in der vorliegenden Ausführungsform so konfiguriert, dass er auf der Grundlage eines Anstiegs der Drain-Source-Spannung des Haupttransistors 21 aktiviert wird. Genauer gesagt ist der Klemmtransistor 41 so konfiguriert, dass er als Reaktion auf eine starke Änderung der Drain-Source-Spannung des Haupttransistors 21 früher eingeschaltet wird als der Haupttransistor 21. In einem Beispiel wird die Kapazität des Klemmkondensators 42 so eingestellt, dass die Spannung der zweiten Elektrode 42Q im Vergleich zur Gate-Source-Spannung des Haupttransistors 21 schnell ansteigt. Der Klemmkondensator 42 hat zum Beispiel eine Kapazität, die kleiner als die Gate-Drain-Kapazität des Haupttransistors 21 ist. Der Klemmkondensator 41 kann eine Schwellenspannung haben, die niedriger als die Schwellenspannung des Haupttransistors 21 eingestellt ist.

[0084] Wenn der oben beschriebene Klemmkondensator 42 an die Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen ist, wird die Gate-Source-Spannung des Klemmtransistors 41 durch eine starke Änderung der Drain-Source-Spannung des Haupttransistors 21 erhöht. Dadurch wird der Klemmtransistor 41 aktiviert und die Gate-Elektrode 21G und die Source-Elektrode 21S des Haupttransistors 21 können über den Klemmtransistor 41 verbunden werden. Infolgedessen wechselt die Gate-Source-Spannung des Haupttransistors 21 von steigend zu fallend, bevor sie vollständig ansteigt. Wie durch die durchgezogenen Linien im mittleren Abschnitt in **Fig.** 10 angedeutet, wird somit ein Anstieg der Gate-Source-Spannung des Haupttransistors 21 begrenzt. Dadurch wird ein fehlerhaftes Einschalten des Haupttransistors 21 verhindert.

[0085] Wenn das Vergleichshalbleitermodul mit der aktiven Klemmschaltung 40 als Maßnahme gegen das fehlerhafte Einschalten versehen ist, kann die aktive Klemmschaltung 40 (zweiter Chip 30) auf einem außerhalb des Vergleichshalbleitermoduls angeordneten Schaltungssubstrat angeordnet sein. In dieser Konfiguration ist der Haupttransistor 21 in dem Vergleichshalbleitermodul mit der aktiven Klemmschaltung 40, die auf dem Schaltungssubstrat angeordnet ist, über einen Leitungspfad wie auf dem Schaltungssubstrat angeordnete Verbindungen verbunden. Wenn der Leitungspfad lang ist, hat der Leitungspfad eine hohe parasitäre Impedanz. Darüber hinaus kann der Leitungspfad eine parasitäre Induktivität aufweisen, die die Aktivierung der aktiven Klemmschaltung 40 als Reaktion auf eine starke Änderung der Drain-Source-Spannung des Haupttransistors 21 verzögert. Wenn sich die Drain-Source-Spannung des Haupttransistors 21 stark ändert, kann sich daher die Gate-Source-Spannung erhöhen, und der Haupttransistor 21 kann fälschlicherweise eingeschaltet werden.

[0086] In der vorliegenden Ausführungsform weist das Halbleitermodul 10 den ersten Chip 20 und den zweiten Chip 30 auf. Mit anderen Worten: Das Halbleitermodul 10 weist den Haupttransistor 21 und die aktive Klemmschaltung 40 auf. Dadurch können der Haupttransistor 21 und die aktive Klemmschaltung 40 im Halbleitermodul 10 elektrisch miteinander verbunden werden. Dadurch wird der Leitungspfad zwischen dem Haupttransistor 21 und der aktiven Klemmschaltung 40 im Vergleich zu einer Struktur verkürzt, bei der die aktive Klemmschaltung 40 (zweiter Chip 30) auf einem außerhalb des Halbleitervergleichsmoduls angeordneten Schaltungssubstrat angeordnet ist. Dadurch verringern sich die parasitäre Impedanz und die parasitäre Induktivität des Leitungspfads. Dadurch wird ein fehlerhaftes Einschalten des Haupttransistors 21 verhindert.

Vorteile

[0087] Die erste Ausführungsform hat die folgenden Vorteile.

[0088] (1-1) Das Halbleitermodul 10 weist den ersten Chip 20, den zweiten Chip 30, das Verbindungselement 50 und das Verkapselungsharz 60, das den ersten Chip 20, den zweiten Chip 30 und das Verbindungselement 50 verkapselt, auf. Der erste Chip 20 enthält den Haupttransistor 21 mit der Elektronentransitschicht 24 einschließlich einer Hauptdriftschicht. Der zweite Chip 30 enthält zumindest einen Teil der aktiven Klemmschaltung 40 mit dem Klemmtransistor 41, der so konfiguriert ist, dass er auf der Grundlage eines Anstiegs der Drain-Source-Spannung des Haupttransistors 21 aktiviert wird. Das Verbindungselement 50 verbindet den Haupttransistor 21 und die aktive Klemmschaltung 40 elektrisch miteinander.

[0089] Der Klemmtransistor 41 enthält die Driftschicht 45 als Unterdriftschicht, die aus einem anderen Material gebildet ist als die Hauptdriftschicht (Elektronentransitschicht 24).

[0090] Bei diesem Aufbau, wenn sich die Drain-Source-Spannung des Haupttransistors 21 stark ändert, begrenzt der Klemmtransistor 41 einen Anstieg der Gate-Source-Spannung des Haupttransistors 21. Dadurch wird ein fehlerhaftes Einschalten des Haupttransistors 21 verhindert.

[0091] Der Haupttransistor 21 und die aktive Klemmschaltung 40 sind im Halbleitermodul 10 elektrisch miteinander verbunden. Dadurch wird der Leitungspfad zwischen dem Haupttransistor 21 und der aktiven Klemmschaltung 40 verkürzt. Dadurch werden die parasitäre Impedanz und die parasitäre Induktivität des Leitungspfads verringert, wodurch ein fehlerhaftes Einschalten des Haupttransistors 21 weiter verhindert wird.

[0092] Die Elektronentransitschicht 24, die als Hauptdriftschicht verwendet wird, und die Driftschicht 45, die als Unterdriftschicht dient, sind aus unterschiedlichen Materialien. So kann für jede Anwendung ein geeignetes Material verwendet werden. Ist der Haupttransistor 21 beispielsweise ein Leistungstransistor wie ein GaN-Transistor oder ein SiC-Transistor, kann der Klemmtransistor 41 ein Allzwecktransistor sein, der sich von einem Leistungstransistor unterscheidet.

[0093] (1-2) Der Haupttransistor 21 ist ein GaN-Transistor, bei dem die Elektronentransitschicht 24 aus GaN gebildet ist. Der Klemmtransistor 41 ist ein Si-Transistor, bei dem die Driftschicht 45 aus Si gebildet ist. Dieser Aufbau reduziert die Kosten des Klemmtransistors 41 im Vergleich zu einer Konfiguration, bei der der Klemmtransistor 41 ein GaN-Transistor ist.

[0094] (1-3) Der erste Chip 20 enthält nicht die aktive Klemmschaltung 40, aber den Haupttransistor 21. Der zweite Chip 30 enthält den Klemmtransistor 41, den Klemmkondensator 42 und den Pull-Down-Widerstand 43. Der Klemmtransistor 41, der Klemmkondensator 42 und der Pull-Down-Widerstand 43 sind in dem zweiten Chip 30 elektrisch miteinander verbunden.

[0095] Bei dieser Struktur sind der erste Chip 20 und der zweite Chip 30 auf einfache Weise elektrisch verbunden, verglichen mit einer Struktur, bei der der erste Chip 20 einen Teil der aktiven Klemmschaltung 40 enthält.

[0096] (1-4) Der zweite Chip 30 enthält das Pad PG2. Das Pad PG2 ist über den Pull-Down-Widerstand 43 mit der Gate-Elektrode 41G des Klemmtransistors 41 verbunden. In der Draufsicht ist der Pull-Down-Widerstand 43 so angeordnet, dass er das Pad PG2 überlappt. Der Pull-Down-Widerstand 43 befindet sich näher an der Driftschicht 45 als das Pad PG2.

[0097] Diese Struktur ermöglicht eine Vergrößerung des aktiven Bereichs des Klemmtransistors 41 im Vergleich zu einer Struktur, bei der der Pull-Down-Widerstand 43 und das Pad PG2 in der Draufsicht in unterschiedlichen Bereichen ausgebildet sind. Wenn der aktive Bereich nicht vergrößert wird, kann die Fläche des zweiten Chips 30 in der Draufsicht verkleinert werden.

[0098] (1-5) Das erste Verbindungselement 51, das zweite Verbindungselement 52 und das dritte Verbindungselement 53 sind jeweils aus einer Metallplatte gebildet.

[0099] Bei diesem Aufbau ist die Struktur des Verkapselungsharzes 60 vereinfacht im Vergleich zu

einer Konfiguration, in der die Verbindungselemente 51 bis 53 Zwischenverbindungen und Durchkontaktierungen (Vias) enthalten, die z. B. aus Plattierungsschichten gebildet sind. Dadurch verringert sich die Anzahl der Schritte zur Herstellung des Halbleitermoduls 100.

[0100] (1-6) Der erste Chip 20 enthält das Drain-Pad PD1, das elektrisch mit der Drain-Elektrode 21D des Haupttransistors 21 verbunden ist, und das Source-Pad PS1, das elektrisch mit der Source-Elektrode 21S des Haupttransistors 21 verbunden ist. In der Draufsicht sind das Drain-Pad PD1 und das Source-Pad PS1 in x-Richtung getrennt voneinander angeordnet. In der Draufsicht sind der erste Chip 20 und der zweite Chip 30 in y-Richtung getrennt voneinander angeordnet.

[0101] Diese Konfiguration vereinfacht den Aufbau des Verbindungselements 50, das die aktive Klemmschaltung 40 elektrisch mit der Drain-Elektrode 21D und der Source-Elektrode 21S des Haupttransistors 21 verbindet.

[0102] (1-7) Die aktive Klemmschaltung 40 enthält den Pull-Down-Widerstand 43, der zwischen der Source-Elektrode 41S und der Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen ist, und den Klemmkondensator 42, der zwischen der Drain-Elektrode 21D des Haupttransistors 21 und der Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen ist.

[0103] Bei diesem Aufbau, wenn sich die Drain-Source-Spannung des Haupttransistors 21 stark ändert, erhöht die starke Spannungsänderung die Gate-Source-Spannung des Klemmtransistors 41 und aktiviert den Klemmtransistor 41. Infolgedessen wird ein Anstieg der Gate-Source-Spannung des Haupttransistors 21 begrenzt. Wie oben beschrieben, wird die Aktivierung und Deaktivierung des Klemmtransistors 41 innerhalb des Halbleitermoduls 10 gesteuert, anstatt auf der Grundlage eines Signals von einer außerhalb des Halbleitermoduls 10 angeordneten Schaltung. Dadurch entfällt die Notwendigkeit, das Halbleitermodul 10 mit einem zusätzlichen Pad für das Signal zu versehen. Dadurch wird das Hinzufügen von Pads für die aktive Klemmschaltung 40 auf dem Halbleitermodul 10 eingeschränkt.

Zweite Ausführungsform

[0104] Eine zweite Ausführungsform eines Halbleitermoduls 100 wird nun unter Bezugnahme auf die **Fig.** 11 bis 15 beschrieben. Das Halbleitermodul 100 der vorliegenden Ausführungsform unterscheidet sich von dem Halbleitermodul 10 der ersten Ausführungsform vor allem durch die Konfigurationen des ersten Chips 20 und des zweiten Chips 30. In der folgenden Beschreibung werden die gleichen Bezugszeichen für die Komponenten verwendet, die mit den entsprechenden Komponenten der ersten Ausführungsform identisch sind. Diese Komponenten werden hier nicht im Detail beschrieben.

Schematischer Aufbau eines Halbleitermoduls

[0105] Der schematische Aufbau des Halbleitermoduls 100 wird anhand der **Fig.** 11 bis 13 beschrieben.

[0106] **Fig.** 11 ist eine Draufsicht auf die innere Struktur des Halbleitermoduls 100, die hauptsächlich ein Beispiel für die Anordnungskonfiguration und die Verbindungskonfiguration des ersten Chips 20 und des zweiten Chips 30 zeigt. **Fig.** 12 ist eine Draufsicht auf das Halbleitermodul 100. **Fig.** 13 ist eine Querschnittsansicht des Halbleitermoduls 100 entlang der Linie F13-F13 in **Fig.** 11, die hauptsächlich die Querschnittsstruktur des ersten Chips 20 und des zweiten Chips 30 zeigt. In **Fig.** 12 sind die Öffnungen 113 bis 116, die später beschrieben werden, der Einfachheit halber durch doppelt gestrichelte Linien gekennzeichnet.

[0107] Wie in **Fig.** 11 dargestellt, weist das Halbleitermodul 100 den ersten Chip 20, den zweiten Chip 30 und ein Verkapselungsharz 110, das die Chips 20 und 30 einkapselt, auf. In **Fig.** 11 sind die Chips 20 und 30, die sich im Verkapselungsharz 110 befinden, zur besseren Veranschaulichung durch durchgezogene Linien dargestellt.

[0108] Das Halbleitermodul 100 hat die Form einer rechteckigen Platte. Das Verkapselungsharz 110 definiert die Außenflächen des Halbleitermoduls 100. Das bedeutet, dass das Verkapselungsharz 110 die Form einer rechteckigen Platte hat. Das Verkapselungsharz 110 weist eine Harzvorderseite 110s und eine Harzrückseite 110r (siehe **Fig.** 13) auf, die in entgegengesetzte Richtungen weisen, sowie erste bis vierte Harzseitenflächen 110a bis 110d, bei denen es sich um vier Harzseitenflächen handelt, die die Harzvorderseite 110s und die Harzrückseite 110r schneiden. In der vorliegenden Ausführungsform sind die ersten bis vierten Harzseitenflächen 110a bis 110d orthogonal zur Harzvorderseite 110s und zu der Harzrückseite 110r. In der vorliegenden Ausführungsform bezieht sich die Dickenrichtung des Verkapselungsharzes 110 auf die z-Richtung. In der Beschreibung hat „Draufsicht“ somit die Bedeutung von „Blick in Dickenrichtung des Verkapselungsharzes 110“.

[0109] In der Draufsicht ist das Verkapselungsharz 110 rechteckig und hat eine Längsseitenrichtung (Längsrichtung) und eine Kurzseitenrichtung (Querrichtung). In der vorliegenden Ausführungsform ist das Verkapselungsharz 110 so angeordnet, dass die Längsseitenrichtung mit der y-Richtung und die

Kurzseitenrichtung mit der x-Richtung übereinstimmt. In der vorliegenden Ausführungsform definieren die erste Harzseitenfläche 110a und die zweite Harzseitenfläche 110b gegenüberliegende Endflächen des Verkapselungsharzes 110 in der Längsseitenrichtung (y-Richtung) und die dritte Harzseitenfläche 110c und die vierte Harzseitenfläche 110d gegenüberliegende Endflächen des Verkapselungsharzes 110 in der Kurzseitenrichtung (x-Richtung). Das Verkapselungsharz 110 ist aus einem isolierenden Harzmaterial hergestellt. Ein solches Harzmaterial ist beispielsweise ein Epoxidharz, ein Acrylharz oder ein Phenolharz.

[0110] Wie in **Fig.** 13 dargestellt, weist das Verkapselungsharz 110 einen ersten Verkapselungsabschnitt 111 und einen zweiten Verkapselungsabschnitt 112 auf. Der erste Verkapselungsabschnitt 111 ist ein Trägersubstrat, das den ersten Chip 20 und den zweiten Chip 30 trägt. Der erste Verkapselungsabschnitt 111 weist die Harzrückseite 110r auf. Der zweite Verkapselungsabschnitt 112 ist auf dem ersten Verkapselungsabschnitt 111 gebildet und verkapselt den ersten Chip 20 und den zweiten Chip 30 zusammen mit dem ersten Verkapselungsabschnitt 111. Der zweite Verkapselungsabschnitt 112 weist die Harzvorderseite 110s auf. Der erste Chip 20 ist mit dem ersten Verkapselungsabschnitt 111 durch das erste Bonding-Material AD1 gebondet. Der zweite Chip 30 ist mit dem ersten Verkapselungsabschnitt 111 durch das zweite Bonding-Material AD2 gebondet. Die Bonding-Materialien AD1 und AD2 können jeweils ein leitendes oder ein isolierendes Bonding-Material sein.

[0111] Wie in **Fig.** 11 gezeigt, unterscheidet sich der erste Chip 20 in seiner Form von dem ersten Chip 20 der ersten Ausführungsform. In der vorliegenden Ausführungsform hat der erste Chip 20 die Form einer rechteckigen Platte mit einer Längsseitenrichtung und einer Kurzseitenrichtung. Der erste Chip 20 ist so angeordnet, dass die Richtung der langen Seite (Längsseitenrichtung) des ersten Chips 20 mit Längsseitenrichtung des Verkapselungsharzes 110 ausgerichtet ist und die Kurzseitenrichtung des ersten Chips 20 mit der Kurzseitenrichtung des Verkapselungsharzes 110 ausgerichtet ist. In der Draufsicht ist der erste Chip 20 auf einem wesentlichen Abschnitt des Verkapselungsharzes 110 ausgebildet.

[0112] Der erste Chip 20 enthält ein Drain-Pad PD, das elektrisch mit der Drain-Elektrode 21D (siehe **Fig.** 6) des Haupttransistors 21 verbunden ist, ein Haupt-Source-Pad PSM und ein Sense-Source-Pad PSS, die elektrisch mit der Source-Elektrode 21S (siehe **Fig.** 6) des Haupttransistors 21 verbunden sind, und ein Gate-Pad PG, das elektrisch mit der Gate-Elektrode 21G (siehe **Fig.** 6) des Haupttransistors 21 verbunden ist.

[0113] Bei dem ersten Chip 20 befindet sich das Drain-Pad PD näher an der dritten Harzseitenfläche 110c als die Mitte des Verkapselungsharzes 110 in x-Richtung. Das Haupt-Source-Pad PSM, das Sense-Source-Pad PSS und das Gate-Pad PG befinden sich näher an der vierten Harzseitenfläche 110d als die Mitte des Verkapselungsharzes 110 in x-Richtung. Das Gate-Pad PG befindet sich näher an der ersten Harzseitenfläche 110a als das Haupt-Source-Pad PSM und das Sense-Source-Pad PSS.

[0114] Der Haupttransistor 21 weist einen aktiven Bereich 21T auf. Der aktive Bereich 21T ist ein Bereich, in dem ein Transistor gebildet wird. In der vorliegenden Ausführungsform ist der aktive Bereich 21T in der Draufsicht rechteckig und hat eine Längsseitenrichtung und eine Kurzseitenrichtung. Der aktive Bereich 21T ist so angeordnet, dass die Längsseitenrichtung des aktiven Bereichs 21T mit der Längsseitenrichtung des ersten Chips 20 ausgerichtet ist und die Kurzseitenrichtung des aktiven Bereichs 21T mit der Kurzseitenrichtung des ersten Chips 20 ausgerichtet ist. Das Drain-Pad PD befindet sich näher an der dritten Harzseitenfläche 110c als der aktive Bereich 21T. Das Haupt-Source-Pad PSM, das Sense-Source-Pad PSS und das Gate-Pad PG befinden sich näher an der vierten Harzseitenfläche 110d als der aktive Bereich 21T.

[0115] Der zweite Chip 30 unterscheidet sich in seiner Form von dem zweiten Chip 30 der ersten Ausführungsform. In der vorliegenden Ausführungsform hat der zweite Chip 30 die Form einer rechteckigen Platte mit einer Längsseitenrichtung und einer Kurzseitenrichtung. In der Draufsicht ist die Fläche (zweite Fläche) des zweiten Chips 30 kleiner als die Fläche (erste Fläche) des ersten Chips 20. In einem Beispiel ist die zweite Fläche kleiner als oder gleich der Hälfte (1/2) der ersten Fläche. In einem Beispiel ist die zweite Fläche kleiner als oder gleich 1/5 der ersten Fläche. In einem Beispiel ist die zweite Fläche kleiner als oder gleich 1/10 der ersten Fläche.

[0116] Der zweite Chip 30 ist so angeordnet, dass die Längsseitenrichtung des zweiten Chips 30 auf die Kurzseitenrichtung des Verkapselungsharzes 110 ausgerichtet ist und die Kurzseitenrichtung des zweiten Chips 30 auf die Längsseitenrichtung des Verkapselungsharzes 110 ausgerichtet ist. Der zweite Chip 30 befindet sich näher an der ersten Harzseitenfläche 110a als der erste Chip 20. Somit sind der erste Chip 20 und der zweite Chip 30 in der Längsseitenrichtung (y-Richtung) des Verkapselungsharzes 110 voneinander getrennt. Die Längsseitenrichtung des ersten Chips 20 ist mit der Anordnungsrichtung des ersten Chips 20 und des zweiten Chips 30 ausgerichtet. Die Längsseitenrichtung des zweiten Chips 30 ist in der Draufsicht orthogonal zu der Anordnungsrichtung des ersten Chips 20 und des zweiten Chips 30.

[0117] In der vorliegenden Ausführungsform befindet sich der zweite Chip 30 näher an der vierten Harzseitenfläche 110d als die Mitte des Verkapselungsharzes 110 in der x-Richtung liegt. Mit anderen Worten: Der zweite Chip 30 befindet sich näher am Gate-Pad PG als das Drain-Pad PD des ersten Chips 20.

[0118] Der zweite Chip 30 enthält ein erstes Pad PA, ein zweites Pad PB und ein drittes Pad PC. Die Pads PA bis PC sind in der Kurzseitenrichtung (y-Richtung) des zweiten Chips 30 aufeinander ausgerichtet und in der Längsseitenrichtung (x-Richtung) des zweiten Chips 30 voneinander getrennt. Die Pads PA bis PC sind in der Kurzseitenrichtung (y-Richtung) in der Mitte des zweiten Chips 30 angeordnet.

[0119] In der vorliegenden Ausführungsform ist das erste Pad PA an einem der beiden Enden des zweiten Chips 30 in x-Richtung angeordnet, das sich näher an der dritten Harzseitenfläche 110c befindet. Mit anderen Worten: Das erste Pad PA ist in x-Richtung näher am Drain-Pad PD angeordnet als das zweite Pad PB und das dritte Pad PC.

[0120] Das dritte Pad PC ist an einem der beiden Enden des zweiten Chips 30 in x-Richtung angeordnet, das sich näher an der vierten Harzseitenfläche 110d befindet. Mit anderen Worten: Das dritte Pad PC ist in x-Richtung näher am Gate-Pad PG angeordnet als das erste Pad PA und das zweite Pad PB. In y-Richtung gesehen, ist das dritte Pad PC so angeordnet, dass es das Gate-Pad PG überlappt.

[0121] Das zweite Pad PB ist in x-Richtung in der Mitte des zweiten Chips 30 angeordnet. Das erste Pad PA und das zweite Pad PB befinden sich näher an der dritten Harzseitenfläche 110c als das Sense-Source-Pad PSS und das Gate-Pad PG. Mit anderen Worten: Das erste Pad PA und das zweite Pad PB sind in y-Richtung gesehen gegenüber dem Sense-Source-Pad PSS und dem Gate-Pad PG in Richtung der dritten Harzseitenfläche 110c versetzt.

[0122] Das Halbleitermodul 100 enthält ein Verbindungselement 120, das den ersten Chip 20 und den zweiten Chip 30 elektrisch verbindet. Das Verbindungselement 120 ist aus einem leitfähigen Material gebildet. Das leitende Material kann z. B. Cu, Al, eine CuAl-Legierung oder ähnliches sein. In der vorliegenden Ausführungsform ist das Verbindungselement 120 aus einer Metallplatte, die aus einem leitfähigen Material geformt ist, gebildet. Das Verbindungselement 120 ist auf dem ersten Chip 20 und dem zweiten Chip 30 angeordnet. So erstreckt sich das Verbindungselement 120 über den ersten Chip 20 und den zweiten Chip 30. Das Verbindungselement 120 wird durch den zweiten Verkapselungsabschnitt 112 (Verkapselungsharz 110) eingekapselt. In der vorliegenden Ausführungsform weist das Verbindungselement 120 ein erstes Verbindungselement 121, ein zweites Verbindungselement 122, ein drittes Verbindungselement 123 und ein viertes Verbindungselement 124 auf.

[0123] Das erste Verbindungselement 121 verbindet elektrisch das Drain-Pad PD des ersten Chips 20 und das erste Pad PA des zweiten Chips 30. In der vorliegenden Ausführungsform ist das erste Verbindungselement 121 mit der gesamten Oberfläche des Drain-Pads PD verbunden. Das erste Verbindungselement 121 ist mit dem Drain-Pad PD und dem ersten Pad PA durch Ultraschall-Bonding oder ähnliches gebondet.

[0124] Das zweite Verbindungselement 122 verbindet elektrisch das Haupt-Source-Pad PSM des ersten Chips 20 und das zweite Pad PB des zweiten Chips 30. In der Draufsicht ist das zweite Verbindungselement 122 so geformt, dass es das SPSS umgeht. Das zweite Verbindungselement 122 ist mit dem Haupt-Source-Pad PSM und dem zweiten Pad PB gebondet.

[0125] Das dritte Verbindungselement 123 verbindet elektrisch das Gate-Pad PG des ersten Chips 20 und das dritte Pad PC des zweiten Chips 30. Das dritte Verbindungselement 123 ist mit dem Gate-Pad PG und dem dritten Pad PC gebondet.

[0126] Das vierte Verbindungselement 124 ist elektrisch mit dem Sense-Source-Pad PSS des ersten Chips 20 verbunden. Das vierte Verbindungselement 124 ist mit dem Sense-Source-Pad PSS gebondet. Das vierte Verbindungselement 124 kann mit dem zweiten Verbindungselement 122 integriert sein.

[0127] Wie in **Fig.** 12 dargestellt, weist das Halbleitermodul 100 einen Drain-Anschluss 131, einen Haupt-Source-Anschluss 132, einen Sense-Source-Anschluss 133 und einen Gate-Anschluss 134 auf. Die Anschlüsse 131 bis 134 sind auf der Harzvorderseite 110s ausgebildet. In der Draufsicht sind die Anschlüsse 131 bis 134 getrennt voneinander angeordnet.

[0128] In der Draufsicht ist der Drain-Anschluss 131 so angeordnet, dass er das Drain-Pad PD des ersten Chips 20 überlappt. Mit anderen Worten: In der Draufsicht ist der Drain-Anschluss 131 so angeordnet, dass er das erste Verbindungselement 121 überlappt (siehe **Fig.** 11). Der Drain-Anschluss 131 ist über das erste Verbindungselement 121 elektrisch mit dem Drain-Pad PD verbunden. In einem Beispiel wird eine erste Öffnung 113 in dem Verkapselungsharz 110 an einer Stelle gebildet, an der der Drain-Anschluss 131 gebildet wird, um das erste Verbindungselement 121 freizulegen. Der Drain-Anschluss 131 füllt die erste Öffnung 113 aus und weist einen

Abschnitt auf, der sich von der ersten Öffnung 113 bis zur Harzvorderseite 110s erstreckt.

[0129] In der Draufsicht ist der Haupt-Source-Anschluss 132 so angeordnet, dass er das Haupt-Source-Pad PSM des ersten Chips 20 überlappt. Mit anderen Worten: In der Draufsicht ist der Haupt-Source-Anschluss 132 so angeordnet, dass er das zweite Verbindungselement 122 überlappt. Der Haupt-Source-Anschluss 132 ist über das zweite Verbindungselement 122 elektrisch mit dem Haupt-Source-Pad PSM verbunden. In einem Beispiel, wie in **Fig.** 12 und 13 gezeigt, wird eine zweite Öffnung 114 in dem Verkapselungsharz 110 an einer Stelle gebildet, an der der Haupt-Source-Anschluss 132 gebildet wird, um das zweite Verbindungselement 122 freizulegen. Der Haupt-Source-Anschluss 132 füllt die zweite Öffnung 114 aus und umfasst einen Abschnitt, der sich von der zweiten Öffnung 114 bis zu der Harzvorderseite 110s erstreckt.

[0130] In der Draufsicht ist der Sense-Source-Anschluss 133 so angeordnet, dass er das Sense-Source-Pad PSS des ersten Chips 20 überlappt. Der Sense-Source-Anschluss 133 ist elektrisch mit dem Sense-Source-Pad PSS verbunden. In einem Beispiel, wie in **Fig.** 12 und 13 gezeigt, wird eine dritte Öffnung 115 in dem Verkapselungsharz 110 an einer Stelle gebildet, an der der Sense-Source-Anschluss 133 gebildet wird, um das vierte Verbindungselement 124 freizulegen. Die dritte Öffnung 115 ist in y-Richtung von der zweiten Öffnung 114 getrennt. Der Sense-Source-Anschluss 133 füllt die dritte Öffnung 115 aus und weist einen Abschnitt auf, der sich von der dritten Öffnung 115 bis zu der Harzvorderseite 110s erstreckt.

[0131] In der Draufsicht ist der Gate-Anschluss 134 so angeordnet, dass er das Gate-Pad PG des ersten Chips 20 überlappt. Der Gate-Anschluss 134 ist über das dritte Verbindungselement 123 elektrisch mit dem Gate-Pad PG verbunden. In einem Beispiel, wie in **Fig.** 12 und 13 gezeigt, ist eine vierte Öffnung 116 in dem Verkapselungsharz 110 an einer Position gebildet, an der der Gate-Anschluss 134 gebildet wird, um das dritte Verbindungselement 123 freizulegen. Der Gate-Anschluss 134 füllt die vierte Öffnung 116 aus und weist einen Abschnitt auf, der sich von der vierten Öffnung 116 bis zu der Harzvorderseite 110s erstreckt.

[0132] Eine vordere Isolationsschicht 135 wird auf der Harzvorderseite 110s gebildet. Die vordere Isolationsschicht 135 ist so geformt, dass sie die Umfangsränder der einzelnen Anschlüsse 131 bis 134 bedeckt. Mit anderen Worten: Die Anschlüsse 131 bis 134 weisen jeweils einen von der vorderen Isolationsschicht 135 freiliegenden Abschnitt auf.

Detaillierte Struktur des zweiten Chips

[0133] Der Aufbau des zweiten Chips 30 wird nun unter Bezugnahme auf die **Fig.** 14 und 15 im Detail beschrieben.

[0134] **Fig.** 14 ist eine Draufsicht auf den zweiten Chip 30, die hauptsächlich ein Beispiel für die planare Struktur der aktiven Klemmschaltung 40 zeigt. **Fig.** 15 ist eine Querschnittsansicht des zweiten Chips 30 entlang der Linie F15-F15 in **Fig.** 14, die hauptsächlich die schematische Querschnittsstruktur des Klemmtransistors 41, des Klemmkondensators 42 und des Pull-Down-Widerstands 43 sowie die interne Verbindungskonfiguration der aktiven Klemmschaltung 40 zeigt. In **Fig.** 14 sind zur besseren Veranschaulichung der Klemmtransistor 41, der Klemmkondensator 42 und der Pull-Down-Widerstand 43 durch durchgezogene Linien dargestellt.

[0135] Wie in **Fig.** 14 dargestellt, weist der zweite Chip 30 eine erste Chip-Seitenfläche 30a, eine zweite Chip-Seitenfläche 30b, eine dritte Chip-Seitenfläche 30c und eine vierte Chip-Seitenfläche 30d auf. Die erste Chip-Seitenfläche 30a und die zweite Chip-Seitenfläche 30b definieren zwei Endflächen des zweiten Chips 30 in der Kurzseitenrichtung (y-Richtung). Die dritte Chip-Seitenfläche 30c und die vierte Chip-Seitenfläche 30d definieren zwei Endflächen des zweiten Chips 30 in der Längsseitenrichtung (x-Richtung). Die erste Chip-Seitenfläche 30a weist in die gleiche Richtung wie die erste Harzseitenfläche 110a (siehe **Fig.** 12). Die zweite Chip-Seitenfläche 30b weist in die gleiche Richtung wie die zweite Harzseitenfläche 110b (siehe **Fig.** 12). Die dritte Chip-Seitenfläche 30c weist in die gleiche Richtung wie die dritte Harzseitenfläche 110c (siehe **Fig.** 12). Die vierte Chip-Seitenfläche 30d weist in die gleiche Richtung wie die vierte Harzseitenfläche 110d (siehe **Fig.** 12).

[0136] Der Klemmtransistor 41, der Klemmkondensator 42 und der Pull-Down-Widerstand 43 der aktiven Klemmschaltung 40 sind in der Draufsicht in verschiedenen Positionen angeordnet. In der vorliegenden Ausführungsform befinden sich der Klemmkondensator 42 und der Pull-Down-Widerstand 43 näher an der dritten Chip-Seitenfläche 30c als der Klemmtransistor 41. Der Pull-Down-Widerstand 43 befindet sich näher an der ersten Chip-Seitenfläche 30a als der Klemmkondensator 42.

[0137] Der Klemmtransistor 41 weist einen aktiven Bereich 41T auf, in dem ein Transistor ausgebildet ist. In der Draufsicht ist der aktive Bereich 41T rechteckig und hat eine Längsseitenrichtung und eine Kurzseitenrichtung. In der vorliegenden Ausführungsform ist der aktive Bereich 41T rechteckig, so dass die Längsseitenrichtung mit der x-Richtung und die Kurzseitenrichtung mit der y-Richtung fluch-

tet. Die Längsseitenrichtung des aktiven Bereichs 41T ist mit der Längsseitenrichtung des zweiten Chips 30 fluchtend. Darüber hinaus ist in der Draufsicht auf den ersten Chip 20 (siehe **Fig.** 12) die Längsseitenrichtung auf die y-Richtung und die Kurzseitenrichtung auf die x-Richtung ausgerichtet. Die Längsseitenrichtung des aktiven Bereichs 41T ist somit orthogonal zu der Längsseitenrichtung des ersten Chips 20.

[0138] Wie in **Fig.** 15 gezeigt, ist der Klemmtransistor 41 in der vorliegenden Ausführungsform ein MOSFET mit lateraler Struktur. Daher liegen die Drain-Elektrode 41D, die Source-Elektrode 41S und die Gate-Elektrode 41G des Klemmtransistors 41 an einer Oberfläche des Zwischenisolationsfilms 49B frei. In der vorliegenden Ausführungsform ist ein Drain-Bereich 46B in einer Oberfläche des Basisbereichs 46 ausgebildet und von dem Source-Bereich 48 getrennt. Die Drain-Elektrode 41D ist in Kontakt mit dem Drain-Bereich 46B. Die Source-Elektrode 41S steht in Kontakt mit dem Source-Bereich 48. Der Klemmtransistor 41 der vorliegenden Ausführungsform unterscheidet sich von dem Klemmtransistor 41 der ersten Ausführungsform dadurch, dass die Gate-Elektrode 41G anstelle eines Gate-Grabens auf dem Isolationsfilm 49A auf dem Basisbereich 46 ausgebildet ist. Die Gate-Elektrode 41G ist von dem Zwischenisolationsfilm 49B bedeckt.

[0139] Wie in **Fig.** 14 gezeigt, sind in der vorliegenden Ausführungsform die erste Elektrode 42P und die zweite Elektrode 42Q des Klemmkondensators 42 aus mehreren Drähten gebildet.

[0140] Die erste Elektrode 42P weist mehrere erste Drähte (in der vorliegenden Ausführungsform zwei), die sich in y-Richtung erstrecken, und einen zweiten Draht, der sich in x-Richtung erstreckt, auf. Die beiden ersten Drähte sind in x-Richtung voneinander beabstandet. Der zweite Draht verbindet die Enden der beiden ersten Drähte, die in x-Richtung näher an der zweiten Chip-Seitenfläche 30b liegen.

[0141] Die zweite Elektrode 42Q weist mehrere dritte Drähte (in der vorliegenden Ausführungsform zwei), die sich in y-Richtung erstrecken, und einen vierten Draht, der sich in x-Richtung erstreckt, auf. Die beiden dritten Drähte sind in x-Richtung voneinander beabstandet. Die dritten Drähte liegen den ersten Drähten der ersten Elektrode 42P in x-Richtung gegenüber. Die ersten Drähte und die dritten Drähte sind abwechselnd in x-Richtung angeordnet. Der vierte Draht befindet sich in y-Richtung näher an der ersten Chip-Seitenfläche 30a als der zweite Draht der ersten Elektrode 42P. Der vierte Draht verbindet die Enden der beiden dritten Drähte, die sich näher an der ersten Chipseitenfläche 30a in x-Richtung befinden. Wie in **Fig.** 15 gezeigt, ist der Klemmkondensator 42 in der gleichen Weise wie bei der ersten Ausführungsform auf dem Isolationsfilm 49A ausgebildet und von dem Zwischenisolationsfilm 49B bedeckt.

[0142] Wie in den **Fig.** 14 und 15 gezeigt, ist der Pull-Down-Widerstand 43 in der gleichen Weise eingerichtet wie der Pull-Down-Widerstand 43 der ersten Ausführungsform.

[0143] Wie in **Fig.** 15 gezeigt, sind in der vorliegenden Ausführungsform der Klemmtransistor 41, der Klemmkondensator 42 und der Pull-Down-Widerstand 43 an der gleichen Position in Dickenrichtung (z-Richtung) des Halbleitersubstrats 44 ausgebildet (siehe **Fig.** 6).

[0144] Wie in **Fig.** 15 dargestellt, sind der Klemmtransistor 41, der Klemmkondensator 42 und der Pull-Down-Widerstand 43 durch eine Zwischenverbindungsschicht 140 elektrisch miteinander verbunden. Die Zwischenverbindungsschicht 140 weist eine Klemm-Drain-Zwischenverbindung 141, eine Klemm-Source-Zwischenverbindung 142 und eine Klemm-Gate-Zwischenverbindung 143 auf.

[0145] Die Klemm-Drain-Zwischenverbindung 141 ist elektrisch mit mehreren Drain-Elektroden 41D des Klemmtransistor 41 verbunden. In **Fig.** 14 ist die Klemm-Drain-Zwischenverbindung 141 der Einfachheit halber näher an der zweiten Chip-Seitenfläche 30b angeordnet als der aktive Bereich 41T. In der Draufsicht hat die Klemm-Drain-Zwischenverbindung 141 die Form eines in x-Richtung langgestreckten Streifens. Die gezeigte Klemm-Drain-Zwischenverbindung 141 ist ein Abschnitt, der mehrere Klemm-Drain-Zwischenverbindungen 141 (siehe **Fig.** 15) verbindet, die auf dem aktiven Bereich 41T ausgebildet sind.

[0146] Die Klemm-Source-Zwischenverbindung 142 ist elektrisch mit mehreren SourceElektroden 41S des Klemmtransistors 41 verbunden. In **Fig.** 14 hat die Klemm-Source-Zwischenverbindung 142 die Form eines in x-Richtung verlängerten Streifens und ist der Einfachheit halber näher an der ersten Chip-Seitenfläche 30a angeordnet als der aktive Bereich 41T. Die gezeigte Klemm-Source-Zwischenverbindung 142 ist ein Abschnitt, der mehrere Klemm-Source-Zwischenverbindung 142 (siehe **Fig.** 15) verbindet, die auf dem aktiven Bereich 41T ausgebildet sind.

[0147] Die Klemm-Gate-Zwischenverbindung 143 ist elektrisch mit mehreren Gate-Elektroden 41G des Klemmtransistors 41 verbunden. Der Einfachheit halber hat die Klemm-Gate-Zwischenverbindung 143 in **Fig.** 14 die Form eines kleinen Rechtecks, das sich in x-Richtung neben dem aktiven Bereich 41T befindet. Die eigentliche Klemm-Gate-Zwischenverbin-

dung 143 erstreckt sich jedoch über den gesamten aktiven Bereich 41T.

[0148] Wie in **Fig.** 14 und 15 gezeigt, weist die Zwischenverbindungsschicht 140 außerdem eine erste Zwischenverbindung 151, eine zweite Zwischenverbindung 152, eine dritte Zwischenverbindung 153, eine vierte Zwischenverbindung 154 und eine fünfte Zwischenverbindung 155 auf.

[0149] Die erste Zwischenverbindung 151 verbindet den Klemmkondensator 42 und das erste Pad PA elektrisch miteinander (siehe **Fig.** 11). Genauer gesagt verbindet die erste Zwischenverbindung 151 den zweiten Draht der ersten Elektrode 42P in dem Klemmkondensator 42 und das erste Pad PA. Da das erste Pad PA durch das in **Fig.** 11 gezeigte erste Verbindungselement 121 elektrisch mit der Drain-Elektrode 21D des Haupttransistors 21 verbunden ist, ist die erste Zwischenverbindung 151 elektrisch mit der Drain-Elektrode 21D verbunden. Somit ist die erste Elektrode 42P des Klemmkondensators 42 elektrisch mit der Drain-Elektrode 21D verbunden.

[0150] Die zweite Zwischenverbindung 152 verbindet die Gate-Elektrode 41G des Klemmtransistors 41 elektrisch mit dem Klemmkondensator 42 und dem Pull-Down-Widerstand 43. Genauer gesagt verbindet die zweite Zwischenverbindung 152 die Gate-Elektrode 41G mit dem vierten Draht der zweiten Elektrode 42Q des Klemmkondensators 42 und dem ersten Anschluss 43P des Pull-Down-Widerstands 43. Mit anderen Worten: Die zweite Zwischenverbindung 152 ist ein Abschnitt der Klemm-Gate-Zwischenverbindung 143, der mit der Gate-Elektrode 41G verbunden ist. Das heißt, die Klemm-Gate-Zwischenverbindung 143 enthält die zweite Zwischenverbindung 152.

[0151] Wie in **Fig.** 14 dargestellt, befindet sich die zweite Zwischenverbindung 152 in der Draufsicht näher an der dritten Chip-Seitenfläche 30c als der aktive Bereich 41T. Die zweite Zwischenverbindung 152 wird zwischen dem Klemmkondensator 42 und dem Pull-Down-Widerstand 43 in y-Richtung gebildet.

[0152] Die dritte Zwischenverbindung153 verbindet den Pull-Down-Widerstand 43 und die Source-Elektrode 41S des Klemmtransistors 41 elektrisch. Genauer gesagt verbindet die dritte Zwischenverbindung 153 den zweiten Anschluss 43Q des Pull-Down-Widerstands 43 und die Source-Elektrode 41S elektrisch. Mit anderen Worten: Die dritte Zwischenverbindung 153 ist ein Abschnitt der Klemm-Source-Zwischenverbindung 142, der mit der Source-Elektrode 41S verbunden ist. Das heißt, die Klemm-Source-Zwischenverbindung 142 enthält die dritte Zwischenverbindung 153. In der Draufsicht befindet sich die dritte Zwischenverbindung 153 näher an der ersten Chip-Seitenfläche 30a und der dritten Chip-Seitenfläche 30c als der aktive Bereich 41T.

[0153] Die vierte Zwischenverbindung 154 verbindet die Source-Elektrode 41S des Klemmtransistors 41 und das zweite Pad PB elektrisch miteinander. Genauer gesagt verbindet die vierte Zwischenverbindung 154 die Klemm-Source-Zwischenverbindung 142 und das zweite Pad PB (siehe **Fig.** 11). In der vorliegenden Ausführungsform ist die vierte Zwischenverbindung 154 in die Klemm-Source-Zwischenverbindung 142 integriert. Mit anderen Worten: Die vierte Zwischenverbindung 154 ist ein Teil der Klemm-Source-Zwischenverbindung 142. Das heißt, die Klemm-Source-Zwischenverbindung 142 enthält die vierte Zwischenverbindung 154. In der Draufsicht befindet sich die vierte Zwischenverbindung 154 näher an der ersten Chip-Seitenfläche 30a als der aktive Bereich 41T. In der Draufsicht ist die vierte Zwischenverbindung 154 so angeordnet, dass sie das zweite Pad PB überlappt. Die Position der vierten Zwischenverbindung 154 kann beliebig verändert werden. In der Draufsicht kann die vierte Zwischenverbindung 154 beispielsweise so angeordnet sein, dass sie den aktiven Bereich 41T überlappt.

[0154] Die fünfte Zwischenverbindung 155 verbindet elektrisch die Drain-Elektrode 41D des Klemmtransistors 41 und das dritte Pad PC (siehe **Fig.** 11). Da das dritte Pad PC durch das dritte Verbindungselement 123 elektrisch mit der Gate-Elektrode 21G des Haupttransistors 21 verbunden ist, ist die Drain-Elektrode 41D elektrisch mit der Gate-Elektrode 21G verbunden. Die fünfte Zwischenverbindung 155 befindet sich näher an der vierten Chip-Seitenfläche 30d als der aktive Bereich 41T. In der Draufsicht ist die fünfte Zwischenverbindung 155 so angeordnet, dass sie das dritte Pad PC überlappt. Die Anordnungsposition der fünften Zwischenverbindung 155 kann beliebig verändert werden. In der Draufsicht kann die fünfte Zwischenverbindung 155 beispielsweise so angeordnet sein, dass sie den aktiven Bereich 41T überlappt.

[0155] Die Drähte des Klemmkondensators 42, die Anschlüsse 43P und 43Q des Pull-Down-Widerstands 43, die Zwischenverbindungen 141 bis 143 und die Zwischenverbindungen 151 bis 155 können beispielsweise aus einem beliebigen leitenden Material gebildet sein, darunter mindestens eines der Materialien Cu, Al, eine Al-Cu-Legierung, W, Ti und TiN. Die vorliegende Ausführungsform hat die gleichen Vorteile wie die erste Ausführungsform.

Dritte Ausführungsform

[0156] Eine dritte Ausführungsform eines Halbleitermoduls 200 wird nun unter Bezugnahme auf die

Fig. 16 bis 18 beschrieben. Das Halbleitermodul 200 der vorliegenden Ausführungsform unterscheidet sich von dem Halbleitermodul 100 der zweiten Ausführungsform hauptsächlich durch die Konfiguration des ersten Chips 20 und die Verbindungskonfiguration des ersten Chips 20 und des zweiten Chips 30. In der folgenden Beschreibung werden die gleichen Bezugszeichen für die Komponenten verwendet, die mit den entsprechenden Komponenten der zweiten Ausführungsform identisch sind. Diese Komponenten werden hier nicht im Detail beschrieben.

[0157] **Fig.** 16 ist eine Draufsicht auf das Halbleitermodul 200. **Fig.** 17 ist eine Draufsicht auf die innere Struktur des Halbleitermoduls 200, die hauptsächlich ein Beispiel für die Querschnittsstruktur des ersten Chips 20 und seiner Umgebung zeigt. **Fig.** 18 ist eine Querschnittsansicht der inneren Struktur des Halbleitermoduls 200, die hauptsächlich ein Beispiel für die Querschnittsstruktur des ersten Chips 20 und des zweiten Chips 30 und deren Umgebung zeigt.

[0158] Wie in **Fig.** 16 dargestellt, weist das Halbleitermodul 200 den ersten Chip 20, den zweiten Chip 30 und ein Verkapselungsharz 110, das die Chips 20 und 30 einkapselt. In **Fig.** 16 sind die Chips 20 und 30, die sich in dem Verkapselungsharz 110 befinden, zur besseren Veranschaulichung durch doppelt gestrichelte Linien gekennzeichnet.

[0159] In der vorliegenden Ausführungsform sind der erste Chip 20 und der zweite Chip 30 in der Kurzseitenrichtung (x-Richtung) des Verkapselungsharzes 110 zueinander ausgerichtet und in der Längsseitenrichtung (y-Richtung) des Verkapselungsharzes 110 voneinander getrennt.

[0160] Der erste Chip 20 unterscheidet sich vom ersten Chip 20 der zweiten Ausführungsform durch die Pad-Struktur. In der vorliegenden Ausführungsform weist der erste Chip 20 Drain-Pads PD, ein Gate-Pad PG und Source-Pads PS auf. In der vorliegenden Ausführungsform enthält der erste Chip 20 nicht das Sense-Source-Pad PSS der zweiten Ausführungsform. Die Drain-Pads PD und die Source-Pads PS sind abwechselnd in der Längsrichtung (in der vorliegenden Ausführungsform in y-Richtung) des ersten Chips 20 angeordnet. Das Gate-Pad PG ist an einem der beiden Enden des ersten Chips 20 in Längsrichtung angeordnet, das näher am zweiten Chip 30 liegt.

[0161] Der Drain-Anschluss 131, der Haupt-Source-Anschluss 132 und der Gate-Anschluss 134 sind in der Harzvorderseite 110s ausgebildet (siehe **Fig.** 17). Die vorliegende Ausführungsform unterscheidet sich von der zweiten Ausführungsform dadurch, dass der Sense-Source-Anschluss 133 nicht auf der Harzvorderseite 110s ausgebildet ist.

[0162] Wie in **Fig.** 16 und 17 dargestellt, enthält das Halbleitermodul 200 ein Verbindungselement 210, das den ersten Chip 20 und den zweiten Chip 30 miteinander verbindet. Wie in **Fig.** 17 dargestellt, ist das Verbindungselement 210 näher an der Harzvorderseite 110s angeordnet als die Chips 20 und 30. Das Verbindungselement 210 wird durch den zweiten Verkapselungsabschnitt 112 (Verkapselungsharz 110) eingekapselt. Wie in **Fig.** 18 gezeigt, ist das Verbindungselement 210 teilweise von dem zweiten Verkapselungsabschnitt 112 (Verkapselungsharz 110) freigelegt, um den Drain-Anschluss 131, den Haupt-Source-Anschluss 132 und den Gate-Anschluss 134 zu enthalten. In der gleichen Weise wie bei der zweiten Ausführungsform sind der Drain-Anschluss 131, der Haupt-Source-Anschluss 132 und der Gate-Anschluss 134 von der vorderen Isolationsschicht 135 bedeckt. In der gleichen Weise wie bei der zweiten Ausführungsform sind der Drain-Anschluss 131, der Haupt-Source-Anschluss 132 und der Gate-Anschluss 134 teilweise von der vorderen Isolationsschicht 135 freigelegt.

[0163] Wie in **Fig.** 16 dargestellt, weist das Verbindungselement 210 ein erstes Verbindungselement 211, ein zweites Verbindungselement 212 und ein drittes Verbindungselement 213 auf. Die Verbindungselemente 211 bis 213 weisen jeweils einen ersten Teil, der die Chips 20 und 30 verbindet, einen zweiten Teil, der von der Harzvorderseite 110s freiliegt, und einen dritten Teil, der den ersten Teil und den zweiten Teil verbindet, auf. Da der zweite Teil näher an der Harzvorderseite 110s liegt als der erste Teil, wird der dritte Teil in z-Richtung gebogen.

[0164] Das erste Verbindungselement 211 verbindet die Drain-Pads PD des ersten Chips 20 mit dem ersten Pad PA des zweiten Chips 30. Das erste Verbindungselement 211 enthält einen Abschnitt, der aus dem Verkapselungsharz 110 herausragt und den Drain-Anschluss 131 bildet. In der Draufsicht weist das erste Verbindungselement 211 einen Kammzahnabschnitt, der mit den Drain-Pads PD verbunden ist, und eine Verlängerung auf, die sich von einem Ende des Kammzahnabschnitts, das sich näher am zweiten Chip 30 befindet, in Richtung des zweiten Chips 30 erstreckt. Die Verlängerung ist mit dem ersten Pad PA verbunden.

[0165] Das zweite Verbindungselement 212 verbindet die Source-Pads PS des ersten Chips 20 und das zweite Pad PB des zweiten Chips 30. Das zweite Verbindungselement 212 weist einen Abschnitt auf, der aus dem Verkapselungsharz 110 herausragt und den Haupt-Source-Anschluss 132 bildet. In der Draufsicht weist das zweite Verbindungselement 212 einen Kammzahnabschnitt, der mit den Source-Pads PS verbunden ist, und eine Verlängerung auf, die sich von einem Ende des Kammzahnabschnitts,

das sich in y-Richtung näher am zweiten Chip 30 befindet, in Richtung des zweiten Chips 30 erstreckt. Die Verlängerung ist mit dem zweiten Pad PB verbunden.

[0166] Das dritte Verbindungselement 213 verbindet das Gate-Pad PG des ersten Chips 20 und das dritte Pad PC des zweiten Chips 30. Das dritte Verbindungselement 213 weist einen Abschnitt, der aus dem Verkapselungsharz 110 herausragt und elektrisch mit dem Gate-Anschluss 134 verbunden ist, auf. In der Draufsicht ist das dritte Verbindungselement 213 so kurbelförmig ausgebildet, dass es das erste Verbindungselement 211 umgeht.

[0167] Wie in **Fig.** 18 dargestellt, sind auf dem ersten Verkapselungsabschnitt 111 ein erstes Die-Pad 220, auf dem der erste Chip 20 montiert ist, und ein zweites Die-Pad 230, auf dem der zweite Chip 30 montiert ist, angeordnet. Die Die-Pads 220 und 230 sind beispielsweise aus einem Metallmaterial wie Cu, Al oder einer CuAl-Legierung gebildet. In der vorliegenden Ausführungsform wird ein Cu-Rahmen für die Die-Pads 220 und 230 verwendet. Der erste Verkapselungsabschnitt 111 ist so geformt, dass er die Seitenflächen der Die-Pads 220 und 230 bedeckt. Mit anderen Worten: Die Die-Pads 220 und 230 liegen von dem ersten Verkapselungsabschnitt 111 (Harzrückseite 110r) aus frei.

[0168] Der erste Verkapselungsabschnitt 111 weist eine erste Wärmeableitungsstruktur 221 auf, die so eingerichtet ist, dass sie Wärme von dem ersten Die-Pad 220 an die Außenseite des ersten Verkapselungsabschnitts 111 ableitet. Die erste Wärmeableitungsstruktur 221 weist Durchkontaktierungen (Vias) und ein Wärmeleit-Pad, das auf der Harzrückseite 110r ausgebildet ist, auf. Die Durchkontaktierungen verbinden das Wärmeleit-Pad und das erste Die-Pad 220.

[0169] Der erste Verkapselungsabschnitt 111 weist eine zweite Wärmeableitungsstruktur 231 auf, die so eingerichtet ist, dass sie Wärme von dem zweiten Die-Pad 230 an die Außenseite des ersten Verkapselungsabschnitts 111 ableitet. Der Aufbau der zweiten Wärmeableitungsstruktur 231 ist derselbe wie der Aufbau der ersten Wärmeableitungsstruktur 221 und wird daher nicht im Einzelnen beschrieben.

[0170] Der erste Chip 20 ist durch das erste Bonding-Material AD1 mit dem ersten Die-Pad 220 gebondet. Der zweite Chip 30 ist durch das zweite Bonding-Material AD2 mit dem zweiten Die-Pad 230 gebondet. Jedes der Bonding-Materialien AD1 und AD2 ist ein leitfähiges Bonding-Material wie Lötpaste oder Ag-Paste.

[0171] Eine rückseitige Isolationsschicht 136 wird auf der Harzrückseite 110r gebildet. Die rückseitige Isolationsschicht 136 ist aus einem Material gebildet, das mindestens eines von SiO_2 und SiN enthält. Die rückseitige Isolationsschicht 136 ist so geformt, dass sie den Umfangsrand jeder der Wärmeableitungsstrukturen 221 und 231 bedeckt. Mit anderen Worten: Die Wärmeableitungsstrukturen 221 und 231 weisen jeweils einen Abschnitt auf, der von der rückseitigen Isolationsschicht 136 frei liegt.

Vorteile

[0172] Die vorliegende Ausführungsform hat zusätzlich zu den Vorteilen der ersten Ausführungsform die folgenden Vorteile.

[0173] (3-1) Der erste Chip 20 ist auf dem ersten Die-Pad 220 montiert, das von der Harzrückseite 110r des Verkapselungsharzes 110 freiliegt. Das erste Die-Pad 220 kann aus einem Metallmaterial gebildet sein.

[0174] Bei dieser Struktur wird die Wärme leicht von dem ersten Chip 20 über das erste Die-Pad 220 an die Außenseite des Halbleitermoduls 200 abgeleitet, im Vergleich zu einer Struktur, bei der das Halbleitermodul 200 kein erstes Die-Pad 220 enthält. So wird ein übermäßiger Temperaturanstieg des ersten Chips 20 vermieden.

Vierte Ausführungsform

[0175] Eine vierte Ausführungsform eines Halbleitermoduls 300 und einer Halbleitereinheit 400 wird nun unter Bezugnahme auf die **Fig.** 19 bis 24 beschrieben. Die vorliegende Ausführungsform unterscheidet sich von der dritten Ausführungsform hauptsächlich durch die Anzahl der ersten Chips 20 und der zweiten Chips 30 sowie durch das Hinzufügen eines dritten Chips 310. In der folgenden Beschreibung werden die gleichen Bezugszeichen für die Komponenten verwendet, die mit den entsprechenden Komponenten der dritten Ausführungsform identisch sind. Diese Komponenten werden hier nicht im Detail beschrieben.

Aufbau der Halbleitereinheit

[0176] Der Aufbau der Halbleitereinheit 400 wird unter Bezugnahme auf die **Fig.** 19 bis 23 beschrieben.

[0177] **Fig.** 19 ist eine Draufsicht auf die innere Struktur des Halbleitermoduls 300, die hauptsächlich ein Beispiel für die Anordnung des ersten Chips 20, des zweiten Chips 30 und des dritten Chips 310 zeigt, die später beschrieben werden. **Fig.** 20 ist eine Draufsicht auf die innere Struktur des Halbleitermoduls 300, die hauptsächlich ein Beispiel für den Aufbau einer Zwischenverbindungsschicht zeigt. **Fig.** 21 ist eine Draufsicht auf das Halbleitermodul

300. **Fig.** 22 ist eine Querschnittsansicht eines Beispiels der Querschnittsstruktur des Halbleitermoduls 200 entlang der Linie F22-F22 in **Fig.** 21, die hauptsächlich den ersten Chip 20 und seine Umgebung zeigt. **Fig.** 23 ist eine Querschnittsansicht eines Beispiels der Querschnittsstruktur des Halbleitermoduls 200 entlang der Linie F23-F23 in **Fig.** 22, die hauptsächlich den dritten Chip 310 und den ersten Chip 20 zeigt.

[0178] Wie in **Fig.** 19 dargestellt, weist die Halbleitereinheit 400 das Halbleitermodul 300 und den dritten Chip 310 auf. Der dritte Chip 310 ist getrennt von dem ersten Chip 20 und dem zweiten Chip 30 angeordnet. Der dritte Chip 310 wird durch ein Verkapselungsharz 350 des Halbleitermoduls 300 eingekapselt.

[0179] Die vorliegende Ausführungsform unterscheidet sich von der zweiten Ausführungsform durch den Aufbau des Halbleitermoduls 300. Genauer gesagt weist das Halbleitermodul 300 mehrere (in der vorliegenden Ausführungsform zwei) erste Chips 20, mehrere (in der vorliegenden Ausführungsform zwei) zweite Chips 30 und das Verkapselungsharz 350 auf, das die ersten Chips 20 und die zweiten Chips 30 verkapselt. In **Fig.** 19 sind die Chips 20, 30 und 310, die sich im Verkapselungsharz 350 befinden, zur besseren Veranschaulichung durch durchgezogene Linien dargestellt. In der folgenden Beschreibung werden die beiden ersten Chips 20 der Einfachheit halber getrennt als „erster Chip 20A“ und „erster Chip 20B“ bezeichnet. Die beiden zweiten Chips 30 werden separat als „zweiter Chip 30A“ und „zweiter Chip 30B“ bezeichnet.

[0180] Das Halbleitermodul 300 hat die Form einer rechteckigen Platte. Das Verkapselungsharz 350 definiert die Außenflächen des Halbleitermoduls 300. Das bedeutet, dass das Verkapselungsharz 350 die Form einer rechteckigen Platte hat. Das Verkapselungsharz 350 weist eine Harzvorderseite 350s und eine Harzrückseite 350r (siehe **Fig.** 22) auf, die in entgegengesetzte Richtungen weisen, sowie erste bis vierte Harzseitenflächen 350a bis 350d, bei denen es sich um vier Harzseitenflächen handelt, die die Harzvorderseite 350s und die Harzrückseite 350r schneiden. In der vorliegenden Ausführungsform sind die ersten bis vierten Harzseitenflächen 350a bis 350d orthogonal zu der Harzvorderseite 350s und zu der Harzrückseite 350r. In der vorliegenden Ausführungsform bezieht sich die Dickenrichtung des Verkapselungsharzes 350 auf die z-Richtung. In der Beschreibung beinhaltet „Draufsicht“ die Bedeutung von „Blick in Dickenrichtung des Verkapselungsharzes 350“

[0181] In der Draufsicht ist das Verkapselungsharz 350 rechteckig und hat eine Längsseitenrichtung und eine Kurzseitenrichtung. In der vorliegenden Ausführungsform ist die Längsseitenrichtung des Verkapselungsharzes 350 mit der y-Richtung fluchtend. Die Kurzseitenrichtung des Verkapselungsharzes 350 ist auf die x-Richtung ausgerichtet. Bei der vorliegenden Ausführungsform bilden die erste Harzseitenfläche 350a und die zweite Harzseitenfläche 350b in y-Richtung gegenüberliegende Endflächen. Die dritte Harzseitenfläche 350c und die vierte Harzseitenfläche 350d bilden in x-Richtung gegenüberliegende Endflächen. Das Verkapselungsharz 350 ist aus einem isolierenden Harzmaterial hergestellt. Ein solches Harzmaterial ist beispielsweise ein Epoxidharz, ein Acrylharz oder ein Phenolharz.

[0182] Die ersten Chips 20A und 20B sind in der Längsseitenrichtung (y-Richtung) des Verkapselungsharzes 350 zueinander ausgerichtet und in der Kurzseitenrichtung (x-Richtung) des Verkapselungsharzes 110 voneinander getrennt. In der Draufsicht sind die ersten Chips 20A und 20B in y-Richtung außermittig zu dem Verkapselungsharz 350. In der vorliegenden Ausführungsform befinden sich die ersten Chips 20A und 20B in der Draufsicht näher an der zweiten Harzseitenfläche 350b des Verkapselungsharzes 350 als an der ersten Harzseitenfläche 350a. Die ersten Chips 20A und 20B sind so angeordnet, dass die Längsseitenrichtung der ersten Chips 20A und 20B mit der y-Richtung und die Kurzseitenrichtung der ersten Chips 20A und 20B mit der x-Richtung fluchtet. Mit anderen Worten, die Längsseitenrichtung jedes der ersten Chips 20A und 20B ist mit der Längsseitenrichtung des Verkapselungsharzes 350 ausgerichtet, und die Kurzseitenrichtung jedes der ersten Chips 20A und 20B ist mit der Kurzseitenrichtung des Verkapselungsharzes 350 ausgerichtet.

[0183] In der Draufsicht ist der dritte Chip 310 von den ersten Chips 20A und 20B in einer Richtung orthogonal zu einer Richtung getrennt, in der die ersten Chips 20A und 20B angeordnet sind. Genauer gesagt befindet sich der dritte Chip 310 in y-Richtung näher an der ersten Harzseitenfläche 350a als die ersten Chips 20A und 20B. Der dritte Chip 310 hat die Form einer rechteckigen Platte. In der Draufsicht ist der dritte Chip 310 rechteckig und hat eine Längsseitenrichtung und eine Kurzseitenrichtung. In der vorliegenden Ausführungsform ist der dritte Chip 310 so angeordnet, dass die Längsseitenrichtung des dritten Chips 310 mit der x-Richtung und die Kurzseitenrichtung des dritten Chips 310 mit der y-Richtung fluchtet. Somit ist in der Draufsicht die Längsseitenrichtung des dritten Chips 310 orthogonal zur Längsseitenrichtung des Verkapselungsharzes 350 und zur Längsseitenrichtung der ersten Chips 20A und 20B, und die Kurzseitenrichtung des dritten Chips 310 ist orthogonal zur Kurzseitenrichtung des Verkapselungsharzes 350 und zur Kurzseitenrichtung der ersten Chips 20A und 20B. In y-Richtung gesehen ist der dritte Chip 310 so angeordnet,

dass er jeden der ersten Chips 20A und 20B teilweise überlappt. In der vorliegenden Ausführungsform ist der dritte Chip 310 in x-Richtung in der Mitte des Verkapselungsharzes 350 angeordnet.

[0184] Der dritte Chip 310 hat eine Chip-Vorderseite 310s und eine Chip-Rückseite 310r, die in z-Richtung entgegengesetzt ausgerichtet sind (siehe **Fig.** 23). Die Chip-Vorderseite 310s weist in die gleiche Richtung wie die Harzvorderseite 350s. Die Chip-Rückseite 310r weist in die gleiche Richtung wie die Harzrückseite 350r.

[0185] Der dritte Chip 310 weist ein Halbleitersubstrat, eine auf dem Halbleitersubstrat ausgebildete Treiberschaltung 311, die so eingerichtet ist, dass sie die ersten Chips 20A und 20B separat ansteuert, sowie Elektroden-Pads 312, die elektrisch mit der Treiberschaltung 311 verbunden sind, auf. Die Elektroden-Pads 312 sind von der Chip-Vorderseite 310s aus sichtbar.

[0186] Die zweiten Chips 30A und 30B befinden sich näher an der ersten Harzseitenfläche 350a als die ersten Chips 20A und 20B. Der zweite Chip 30A ist in y-Richtung zwischen dem dritten Chip 310 und dem ersten Chip 20A angeordnet. Der zweite Chip 30B ist in y-Richtung zwischen dem dritten Chip 310 und dem ersten Chip 20B angeordnet. Der zweite Chip 30A befindet sich in y-Richtung neben dem ersten Chip 20A. Der zweite Chip 30B befindet sich in y-Richtung neben dem ersten Chip 20B.

[0187] Wie in **Fig.** 20 dargestellt, enthält das Halbleitermodul 300 eine Zwischenverbindungsschicht 320. Die Zwischenverbindungsschicht 320 weist mindestens zwei Arten von Zwischenverbindungsschichten auf. Eine erste Art von Zwischenverbindungsschicht weist eine Durchkontaktierung, die sich in z-Richtung erstreckt, und eine Zwischenverbindung, die sich in einer Richtung senkrecht zu der z-Richtung erstreckt, auf. Eine andere Art von Zwischenverbindungsschicht enthält nur eine in z-Richtung verlaufende Durchkontaktierung. Die Zwischenverbindungsschicht 320 ist so eingerichtet, dass sie die ersten Chips 20A und 20B, die zweiten Chips 30A und 30B und den dritten Chip 310 verbindet.

[0188] Die Zwischenverbindungsschicht 320 weist eine erste Zwischenverbindung 321, eine zweite Zwischenverbindung 322, eine dritte Zwischenverbindung 323, eine vierte Zwischenverbindung 324 und eine fünfte Zwischenverbindung 325 auf. Die Zwischenverbindungsschicht 320 weist außerdem Treiberverbindungen 326 auf, die mit dem dritten Chip 310 verbunden sind. Die Zwischenverbindungen 321 bis 325 und die Treiberverbindungen 326 erstrecken sich jeweils in einer Richtung orthogonal zu der z-Richtung, ohne sich in z-Richtung zu biegen. Die Verbindungen 321 bis 325 und die Treiberverbindungen 326 können jeweils aus einer Metallplattierung (Metallüberzug) gebildet sein.

[0189] Die erste Zwischenverbindung 321 verbindet die Source-Pads PS des ersten Chips 20A und die Drain-Pads PD des ersten Chips 20B mit dem zweiten Pad PB des zweiten Chips 30A und dem ersten Pad PA des zweiten Chips 30B. In der Draufsicht weist die erste Verbindung 321 einen Kammzahnabschnitt, eine erste Verlängerung und eine zweite Verlängerung auf. Der Kammzahnabschnitt ist elektrisch mit den Source-Pads PS des ersten Chips 20A und den Drain-Pads PD des ersten Chips 20B verbunden, z. B. durch Durchkontaktierungen. Die erste Verlängerung erstreckt sich von einem Ende des Kammzahnabschnitts, das sich näher am zweiten Chip 30A befindet, in Richtung des zweiten Chips 30A. Die erste Verlängerung ist elektrisch mit dem zweiten Pad PB des zweiten Chips 30A verbunden, z. B. durch eine Durchkontaktierung (Via). Die zweite Verlängerung erstreckt sich von einem Ende des Kammzahnabschnitts, das sich näher am zweiten Chip 30B befindet, in Richtung des zweiten Chips 30B. Die zweite Verlängerung ist elektrisch mit dem ersten Pad PA des zweiten Chips 30B verbunden, z. B. durch eine Durchkontaktierung (Via).

[0190] Die zweite Zwischenverbindung 322 verbindet die Drain-Pads PD des ersten Chips 20A und das erste Pad PA des zweiten Chips 30A. Die zweite Zwischenverbindung 322 enthält einen Abschnitt, der näher an der dritten Harzseitenfläche 350c liegt als die erste Zwischenverbindung 321. In der Draufsicht weist die zweite Zwischenverbindung 322 einen Kammzahnabschnitt, der elektrisch mit den Drain-Pads PD verbunden ist, und eine Verlängerung, die sich von einem Ende des Kammzahnabschnitts, das sich näher am zweiten Chip 30A befindet, in Richtung des zweiten Chips 30A erstreckt. Der Kammzahnabschnitt ist mit jedem der Drain-Pads PD z. B. durch Durchkontaktierungen elektrisch verbunden. Die Verlängerung ist mit dem ersten Pad PA elektrisch verbunden, z. B. durch eine Durchkontaktierung (Via).

[0191] Die dritte Zwischenverbindung 323 verbindet die Source-Pads PS des ersten Chips 20B und das zweite Pad PB des zweiten Chips 30B. Die dritte Zwischenverbindung 323 enthält einen Abschnitt, der näher an der vierten Harzseitenfläche 350d liegt als die erste Zwischenverbindung 321. Die dritte Zwischenverbindung 323 weist einen Kammzahnabschnitt und eine Verlängerung auf. Der Kammzahnabschnitt ist elektrisch mit den Source-Pads PS verbunden, z. B. durch Durchkontaktierungen. Die Verlängerung ist elektrisch mit dem zweiten Pad PB verbunden, z. B. durch eine Durchkontaktierung (Via).

[0192] Die vierte Zwischenverbindung 324 verbindet das Gate-Pad PG des ersten Chips 20A, das dritte Pad PC des zweiten Chips 30A und eines der Elektroden-Pads 312 des dritten Chips 310. Die vierte Zwischenverbindung 324 ist elektrisch mit dem Gate-Pad PG und dem Elektroden-Pad 312 verbunden, z. B. durch Durchkontaktierungen.

[0193] Die fünfte Zwischenverbindung 325 verbindet das Gate-Pad PG des ersten Chips 20B, das dritte Pad PC des zweiten Chips 30B und eines der Elektroden-Pads 312 des dritten Chips 310. Die fünfte Zwischenverbindung 325 ist elektrisch mit dem Gate-Pad PG und dem Elektroden-Pad 312 verbunden, z. B. durch Durchkontaktierungen. Die vierte Zwischenverbindung 324 und die fünfte Zwischenverbindung 325 entsprechen jeweils einem „Steuerverbindungselement“.

[0194] Die Treiberanschlüsse 326 sind jeweils mit den Elektrodenpads 312 des dritten Chips 310 verbunden. In der Draufsicht erstreckt sich jede der Treiberverbindungen 326 über den dritten Chip 310 hinaus in Richtung einer der ersten Harzseitenfläche 350a, der dritten Harzseitenfläche 350c und der vierten Harzseitenfläche 350d.

[0195] Wie in **Fig.** 21 gezeigt, weist das Halbleitermodul 200 einen Drain-Anschluss 331, einen Source-Anschluss 332, einen Ausgangsanschluss 333 und Treiberanschlüsse 334 auf. Die Anschlüsse 331 bis 334 sind auf der Harzvorderseite 350s gebildet. In **Fig.** 21 sind die Abschnitte des Drain-Anschlusses 331, des Source-Anschlusses 332 und des Ausgangsanschlusses 333, die nicht durch das Verkapselungsharz 350 freigelegt sind, durch gestrichelte Linien gekennzeichnet.

[0196] Der Drain-Anschluss 331, der Source-Anschluss 332 und der Ausgangsanschluss 333 sind in y-Richtung zueinander ausgerichtet und in x-Richtung voneinander getrennt. Der Drain-Anschluss 331, der Source-Anschluss 332 und der Ausgangsanschluss 333 befinden sich in y-Richtung näher an der zweiten Harzseitenfläche 350b als an der ersten Harzseitenfläche 350a. In der Draufsicht ist der Drain-Anschluss 331 so angeordnet, dass er die zweite Zwischenverbindung 322 (siehe **Fig.** 20) überlappt, der Source-Anschluss 332 ist so angeordnet, dass er die dritte Zwischenverbindung 323 (siehe **Fig.** 20) überlappt, und der Ausgangsanschluss 333 ist so angeordnet, dass er die erste Zwischenverbindung 321 (siehe **Fig.** 20) überlappt.

[0197] Die Treiberanschlüsse 334 befinden sich in y-Richtung näher an der ersten Harzseitenfläche 350a als an der zweiten Harzseitenfläche 350b. In der Draufsicht sind die Treiberanschlüsse 334 in einer Linie entlang jeder der ersten Harzseitenfläche 350a, der dritten Harzseitenfläche 350c und der vierten Harzseitenfläche 350d angeordnet.

[0198] Der Drain-Anschluss 331 ist elektrisch mit der Drain-Elektrode 21D (siehe **Fig.** 20) des Haupttransistors 21 in dem ersten Chip 20A verbunden. In der Draufsicht ist der Drain-Anschluss 331 genauso geformt wie der Kammzahnabschnitt der zweiten Zwischenverbindung 322. Der Drain-Anschluss 331 ist elektrisch mit der zweiten Zwischenverbindung 322 verbunden.

[0199] Der Source-Anschluss 332 ist elektrisch mit der Source-Elektrode 21S (siehe **Fig.** 20) des Haupttransistors 21 in dem ersten Chip 20B verbunden. In der Draufsicht ist der Source-Anschluss 332 genauso geformt wie der Kammzahnabschnitt der dritten Zwischenverbindung 323. Der Source-Anschluss 332 ist elektrisch mit der dritten Zwischenverbindung 323 verbunden.

[0200] Der Ausgangsanschluss 333 ist elektrisch mit der Source-Elektrode 21S (siehe **Fig.** 20) des Haupttransistors 21 in dem ersten Chip 20A und der Drain-Elektrode 21D (siehe **Fig.** 20) des Haupttransistors 21 in dem ersten Chip 20B verbunden. Der Ausgangsanschluss 333 ist elektrisch mit der ersten Zwischenverbindung 321 verbunden.

[0201] Der Drain-Anschluss 331, der Source-Anschluss 332 und der Ausgangsanschluss 333 sind auf der Harzvorderseite 350s (siehe **Fig.** 22) ausgebildet und durch eine vordere Isolationsschicht 370 abgedeckt, so dass der Drain-Anschluss 331, der Source-Anschluss 332 und der Ausgangsanschluss 333 teilweise von der vorderen Isolationsschicht 370 freigelegt sind. Der Abschnitt des Drain-Anschlusses 331, des Source-Anschlusses 332 und des Ausgangsanschlusses 333, der von der vorderen Isolationsschicht 370 freiliegt, ist in der Draufsicht rechteckig, so dass die Längsseitenrichtung mit der y-Richtung und die Kurzseitenrichtung mit der x-Richtung ausgerichtet ist. Die vordere Isolationsschicht 370 ist aus einem Material wie z. B. SiO_2 oder SiN gebildet.

[0202] Die Treiberanschlüsse 334 sind elektrisch mit der Treiberschaltung 311 verbunden. Die Treiberanschlüsse 334 sind elektrisch mit den jeweiligen Treiberverbindungen 326 verbunden. Genauer gesagt ist jeder Treiberanschluss 334 mit einem zweiten Durchgang der Treiberverbindungsleitung 326 verbunden.

[0203] Wie in **Fig.** 22 und 23 dargestellt, weist das Verkapselungsharz 350 einen ersten Verkapselungsabschnitt 351, einen zweiten Verkapselungsabschnitt 352 und einen dritten Verkapselungsabschnitt 353 auf. Die Verkapselungsabschnitte 351 bis 353 sind z. B. aus demselben Material gefertigt.

[0204] Der erste Verkapselungsabschnitt 351 ist ein Trägerelement, das die Chips 20A, 20B, 30A, 30B und 310 trägt. Die Chips 20A, 20B, 30A, 30B und 310 sind mit dem ersten Verkapselungsabschnitt 351 gebondet, z. B. durch die Bonding-Materialien AD1 bis AD3. Der erste Verkapselungsabschnitt 351 weist die Harzrückseite 350r auf.

[0205] In dem ersten Verkapselungsabschnitt 351 sind ein erstes Die-Pad 361, auf dem der erste Chip 20A montiert ist, ein zweites Die-Pad 362, auf dem der erste Chip 20B montiert ist, ein drittes Die-Pad 363, auf dem der zweite Chip 30A montiert ist, und ein viertes Die-Pad 364, auf dem der zweite Chip 30B montiert ist, ausgebildet. Obwohl nicht dargestellt, kann auch ein fünftes Pad, das dem dritten Chip 310 entspricht, gebildet werden.

[0206] Der erste Verkapselungsabschnitt 351 weist eine erste Wärmeableitungsstruktur 365 auf, die so eingerichtet ist, dass sie Wärme von dem ersten Die-Pad 361 an die Außenseite des Verkapselungsharzes 350 ableitet, und eine zweite Wärmeableitungsstruktur 366, die so eingerichtet ist, dass sie Wärme von dem zweiten Die-Pad 362 an die Außenseite des Verkapselungsharzes 350 ableitet. Der erste Verkapselungsabschnitt 351 weist außerdem eine dritte Wärmeableitungsstruktur (nicht dargestellt) auf, die so eingerichtet ist, dass sie Wärme von dem dritten Die-Pad 363 an die Außenseite des Verkapselungsharzes 350 ableitet, und eine vierte Wärmeableitungsstruktur 367, die so eingerichtet ist, dass sie Wärme von dem vierten Die-Pad 364 an die Außenseite des Verkapselungsharzes 350 ableitet.

[0207] Die erste Wärmeableitungsstruktur 365 weist Durchkontaktierungen auf, die in Abschnitten ausgebildet sind, die in der Draufsicht das erste Die-Pad 361 überlappen, sowie ein Wärmeleit-Pad, das auf der Harzrückseite 350r ausgebildet ist. Die Durchkontaktierungen verbinden das erste Die-Pad 361 und das Wärmeleit-Pad. Die Struktur der zweiten Wärmeableitungsstruktur 366 und der vierten Wärmeableitungsstruktur 367 ist die gleiche wie die der ersten Wärmeableitungsstruktur 365 und wird daher nicht näher beschrieben. Die Die-Pads 361 und 362 und die Wärmeableitungsstrukturen 365, 366 und 367 sind beispielsweise aus demselben Material wie die Zwischenverbindungsschicht 320 gebildet.

[0208] Die Harzrückseite 350r ist mit einer rückseitigen Isolationsschicht 380 bedeckt, die den Umfangsrand jedes Wärmeleit-Pads der Wärmeableitungsstrukturen 365, 366 und 367 bedeckt. Mit anderen Worten: Das Wärmeleit-Pad liegt von der rückseitigen Isolationsschicht 380 aus frei.

[0209] Der dritte Chip 310 ist auf dem ersten Verkapselungsabschnitt 351 montiert. Genauer gesagt, ist der dritte Chip 310 mit dem ersten Verkapselungsabschnitt 351 durch das dritte Bonding-Material AD3 gebondet. Bei dem dritten Bonding-Material AD3 kann es sich um ein leitendes oder ein isolierendes Bonding-Material handeln. Auf diese Weise wird der dritte Chip 310 direkt auf dem ersten Verkapselungsabschnitt 351 montiert, ohne dass er auf einem Die-Pad montiert wird.

[0210] Der zweite Verkapselungsabschnitt 352 verkapselt die Chips 20A, 20B, 30A, 30B und 310 zusammen mit dem ersten Verkapselungsabschnitt 351.

[0211] Der dritte Verkapselungsabschnitt 353 ist auf dem zweiten Verkapselungsabschnitt 352 angeordnet. Der dritte Verkapselungsabschnitt 353 weist die Harzvorderseite 350s auf. Der Drain-Anschluss 331, der Source-Anschluss 332, der Ausgangsanschluss 333 und die Treiberanschlüsse 334 sind auf dem dritten Verkapselungsabschnitt 353 ausgebildet.

[0212] Die Zwischenverbindungsschicht 320 wird in dem zweiten Verkapselungsabschnitt 352 und dem dritten Verkapselungsabschnitt 353 gebildet.

[0213] Wie in **Fig.** 22 gezeigt, werden in der Zwischenverbindungsschicht 320 die zweite Zwischenverbindung 322 und die dritte Zwischenverbindung 323 (siehe **Fig.** 20) wie folgt gebildet. Die Zwischenverbindungsschicht 320 enthält erste Durchkontaktierungen (Vias), die sich in z-Richtung durch Abschnitte des zweiten Verkapselungsabschnitts 352 erstrecken, die die ersten Chips 20A und 20B abdecken. Die Zwischenverbindungsschicht 320 weist Zwischenverbindungen auf, die auf dem zweiten Verkapselungsabschnitt 352 ausgebildet sind. Die Zwischenverbindungen sind von dem dritten Kapselungsabschnitt 353 abgedeckt. Der Zwischenverbindungsabschnitt 320 enthält zweite Durchkontaktierungen (Vias), die sich in z-Richtung durch den dritten Verkapselungsabschnitt 353 erstrecken. In der Zwischenverbindungsschicht 320 weisen die zweite Zwischenverbindung 322 und die dritte Zwischenverbindung 323 die Durchkontaktierungen (Vias), die sich in der z-Richtung durch Abschnitte des zweiten Verkapselungsabschnitts 352 erstrecken, die die ersten Chips 20A und 20B abdecken, und die Durchkontaktierungen (Vias), die sich in der z-Richtung durch den dritten Verkapselungsabschnitt 353 erstrecken, auf.

[0214] Wie in **Fig.** 23 gezeigt, werden in der Zwischenverbindungsschicht 320 die vierte Zwischenverbindung 324 und die fünfte Zwischenverbindung 325 (siehe **Fig.** 20) wie folgt gebildet. Die Zwischenverbindungsschicht 320 enthält erste Durchkontaktierungen (Vias), die sich in z-Richtung durch Abschnitte des zweiten Verkapselungsabschnitts 352 erstrecken, die die ersten Chips 20A und 20B abdecken. Die Zwischenverbindungsschicht 320

weist Zwischenverbindungen auf, die auf dem zweiten Verkapselungsabschnitt 352 ausgebildet sind. Die Zwischenverbindungen sind von dem dritten Kapselungsabschnitt 353 abgedeckt. Die Zwischenverbindungsschicht 320 weist zweite Durchkontaktierungen (Vias) auf, die sich in z-Richtung durch Abschnitte des zweiten Verkapselungsabschnitts 352 erstrecken, die den dritten Chip 310 abdecken.

Schaltungsanordnung der Halbleitereinheit

[0215] Der schematische Schaltungsanordnung der Halbleitereinheit 400 wird nun unter Bezugnahme auf **Fig.** 24 beschrieben. Zur besseren Veranschaulichung ist die Schaltungsanordnung der Treiberschaltung 311 nicht im Detail dargestellt. In der folgenden Beschreibung wird der Haupttransistor 21 des ersten Chips 20A als „Haupttransistor 21A“ bezeichnet, und der Haupttransistor 21 des ersten Chips 20B wird als „Haupttransistor 21B“ bezeichnet. Die aktive Klemmschaltung 40 des ersten Chips 20A wird als „aktive Klemmschaltung 40A“ bezeichnet, und die aktive Klemmschaltung 40 des ersten Chips 20B wird als „aktive Klemmschaltung 40B“ bezeichnet.

[0216] Wie in **Fig.** 24 gezeigt, ist der Haupttransistor 21A in gleicher Weise wie bei der ersten Ausführungsform elektrisch mit der aktiven Klemmschaltung 40A verbunden, und der Haupttransistor 21B ist elektrisch mit der aktiven Klemmschaltung 40B verbunden.

[0217] Die Drain-Elektrode 21D des Haupttransistors 21A ist mit dem Drain-Anschluss 331 verbunden. Die Source-Elektrode 21S des Haupttransistors 21B ist mit dem Source-Anschluss 332 verbunden.

[0218] Die Source-Elektrode 21S des Haupttransistors 21A ist mit der Drain-Elektrode 21D des Haupttransistors 21B verbunden. Der Ausgangsanschluss 333 ist mit einem Knoten N verbunden, der zwischen der Source-Elektrode 21S des Haupttransistors 21A und der Drain-Elektrode 21D des Haupttransistors 21B liegt.

[0219] Die Gate-Elektrode 21G jedes der Haupttransistoren 21A und 21B ist mit der Treiberschaltung 311 verbunden. Die Treiberschaltung 311 ist mit den Treiberanschlüssen 334 verbunden. Die Source-Elektrode 21S jedes der Haupttransistoren 21A und 21B kann mit der Treiberschaltung 311 verbunden werden.

[0220] Wenn bei der Halbleitereinheit 400 die Treiberanschlüsse 334 ein Steuersignal zur Ansteuerung der Haupttransistoren 21A und 21B von einer externen Vorrichtung empfangen, erzeugt die Treiberschaltung 311 ein Ansteuersignal zur Ansteuerung der Haupttransistoren 21A und 21B in Übereinstimmung mit dem Steuersignal, das über die Treiberanschlüsse 334 der Treiberschaltung 311 zugeführt wird. Die Treiberschaltung 311 überträgt das Ansteuersignal an die Gate-Elektroden 21G der Haupttransistoren 21A und 21B. Die Haupttransistoren 21A und 21B werden auf der Grundlage des Steuersignals, das der Gate-Elektroden 21G zugeführt wird, auf komplementäre Weise ein- und ausgeschaltet.

Vorteile

[0221] Die vierte Ausführungsform hat zusätzlich zu den Vorteilen der ersten Ausführungsform die folgenden Vorteile.

[0222] (4-1) Die Halbleitereinheit 400 weist die ersten Chips 20A und 20B, die zweiten Chips 30A und 30B, den dritten Chip 310 und das Verkapselungsharz 350 auf, das die ersten Chips 20A und 20B, die zweiten Chips 30A und 30B und den dritten Chip 310 verkapselt.

[0223] Bei dieser Struktur sind die Haupttransistoren 21 der ersten Chips 20A und 20B elektrisch mit der Treiberschaltung 311 des dritten Chips 310 innerhalb der Halbleitereinheit 400 verbunden. Dadurch verkürzt sich der Leitungspfad von den Haupttransistoren 21 der ersten Chips 20A und 20B zu der Treiberschaltung 311 im Vergleich zu einer Struktur, bei der die Haupttransistoren 21 der ersten Chips 20A und 20B auf einem außerhalb der Halbleitereinheit 400 angeordneten Schaltungssubstrat elektrisch mit der Treiberschaltung 311 verbunden sind. Dadurch werden parasitäre Impedanzen und parasitäre Induktivitäten, die durch die Länge der Leitungspfade verursacht werden, reduziert.

[0224] (4-2) In der Draufsicht ist der dritte Chip 310 von den ersten Chips 20A und 20B in einer Richtung orthogonal zur Anordnungsrichtung der ersten Chips 20A und 20B getrennt.

[0225] Diese Struktur begrenzt die Schwankungen zwischen dem ersten Chip 20A und dem ersten Chip 20B in der Länge des Leitungspfad, der sich von der Gate-Elektrode 21G des Haupttransistors 21 zu der Treiberschaltung 311 erstreckt, im Vergleich zu einer Struktur, bei der der dritte Chip 310 in der Anordnungsrichtung der ersten Chips 20A und 20B neben einem der ersten Chips 20A und 20B angeordnet ist.

Modifizierte Beispiele

[0226] Die oben beschriebenen Ausführungsformen können wie folgt modifiziert werden. Die oben beschriebenen Ausführungsformen und die unten beschriebenen modifizierten Beispiele können kombiniert werden, solange die kombinierten Modifikationen technisch miteinander übereinstimmen.

Modifizierte Beispiele (Abwandlungen) für den ersten Chip

[0227] In der ersten Ausführungsform können das Drain-Pad PD1, das Source-Pad PS1 und das Gate-Pad PG1 des Haupttransistors 21 durch die Drain-Pads PD, die Source-Pads PS und das Gate-Pad PG des Haupttransistors 21 in der dritten und vierten Ausführungsform ersetzt werden. In der zweiten Ausführungsform kann die Pad-Anschlusskonfiguration des Haupttransistors 21 in die Pad-Anschlusskonfiguration des Haupttransistors 21 in der dritten und vierten Ausführungsform geändert werden.

[0228] In jeder Ausführungsform kann ein Abschnitt der aktiven Klemmschaltung 40 auf dem ersten Chip 20 ausgebildet sein. In einem Beispiel ist der Klemmtransistor 41 der aktiven Klemmschaltung 40 auf dem ersten Chip 20 ausgebildet. In einem Beispiel ist der Klemmkondensator 42 der aktiven Klemmschaltung 40 auf dem ersten Chip 20 ausgebildet. In einem Beispiel ist der Pull-Down-Widerstand 43 der aktiven Klemmschaltung 40 auf dem ersten Chip 20 ausgebildet. In einem Beispiel sind der Klemmtransistor 41 und der Klemmkondensator 42 auf dem ersten Chip 20 ausgebildet. In einem Beispiel sind der Klemmtransistor 41 und der Pull-Down-Widerstand 43 auf dem ersten Chip 20 ausgebildet. In einem Beispiel sind der Klemmkondensator 42 und der Pull-Down-Widerstand 43 auf dem ersten Chip 20 ausgebildet.

[0229] In jeder Ausführungsform kann das Material, das die Hauptdriftschicht (Elektronentransitschicht 24) des ersten Chips 20 bildet, in beliebiger Weise geändert werden, solange sich das Material, das die Hauptdriftschicht bildet, von dem Material unterscheidet, das die Unterdriftschicht (Driftschicht 45) des zweiten Chips 30 bildet. In einem Beispiel kann die Hauptdriftschicht als eine Driftschicht aus einem Material mit Si gebildet werden. In diesem Fall ist die Unterdriftschicht aus einem anderen Material als das Si enthaltende Material gebildet (z. B. GaN enthaltendes Material).

Modifizierte Beispiele für den zweiten Chip

[0230] In jeder Ausführungsform kann der Aufbau des Pull-Down-Widerstands 43 beliebig verändert werden.

[0231] Beispielsweise, wenn die Hauptdriftschicht des zweiten Chips 30 die aus GaN gebildete Elektronentransitschicht 24 enthält, kann der Pull-Down-Widerstand 43 wie in einem ersten modifizierten Beispiel gemäß **Fig.** 25 oder einem zweiten modifizierten Beispiel gemäß **Fig.** 26 geändert werden.

[0232] Wie in **Fig.** 25 gezeigt, enthält der Pull-Down-Widerstand 43 des ersten modifizierten Beispiels einen serpentinenförmigen Leitungspfad 43A. In der vorliegenden Ausführungsform wird der Leitungspfad 43A durch das 2DEG 26 gebildet. Mit anderen Worten: Das 2DEG 26 des Pull-Down-Widerstands 43 ist in der Draufsicht serpentinenförmig ausgebildet. Somit umfasst der Verbindungspfad 43A einen serpentinenförmigen Abschnitt. Der Pull-Down-Widerstand 43 enthält also eine Widerstandskomponente des serpentinenförmigen Abschnitts. Die Widerstandskomponente des serpentinenförmigen Abschnitts wird in Abhängigkeit von der Länge und Breite des serpentinenförmigen Abschnitts eingestellt. Die Länge und Breite des serpentinenförmigen Abschnitts werden jeweils in Abhängigkeit von z. B. einem gewünschten Widerstand des Pull-Down-Widerstands 43 eingestellt.

[0233] Der erste Anschluss 43P und der zweite Anschluss 43Q des Pull-Down-Widerstands 43 definieren zwei Enden des serpentinenförmigen Abschnitts. Der erste Anschluss 43P ist elektrisch mit einem Ende des Verbindungspfades 43A verbunden, das sich in Richtung des Klemmkondensators 42 befindet. Der zweite Anschluss 43Q ist elektrisch mit einem Ende des Verbindungspfades 43A verbunden, das sich in Richtung des Klemmtransistors 41 befindet. Der erste Anschluss 43P und der zweite Anschluss 43Q sind über den Verbindungspfad 43A elektrisch miteinander verbunden.

[0234] Wie in **Fig.** 25 dargestellt, sind der erste Anschluss 43P und der zweite Anschluss 43Q auf der Elektronenversorgungsschicht 25 ausgebildet. Genauer gesagt sind der erste Anschluss 43P und der zweite Anschluss 43Q auf der Elektronenversorgungsschicht 25 ausgebildet und stehen in ohmschem Kontakt mit der Elektronenversorgungsschicht 25.

[0235] Wie in **Fig.** 26 gezeigt, ist der Pull-Down-Widerstand 43 bei dem zweiten modifizierten Beispiel durch einen normalerweise eingeschalteten Transistor (engl. „normally-on transistor“) eingestellt und hat einen EIN-Widerstand des normalerweise eingeschalteten Transistors. Genauer gesagt weist der Pull-Down-Widerstand 43 in der gleichen Weise wie der Haupttransistor 21 in den Ausführungsformen die Elektronentransitschicht 24, die Elektronenversorgungsschicht 25 und die Passivierungsschicht 28 auf. Der Pull-Down-Widerstand 43 weist jedoch nicht die Gate-Schicht 27 auf, die sich in den Ausführungsformen von dem Haupttransistor 21 unterscheidet. Der Pull-Down-Widerstand 43 weist den ersten Anschluss 43P, der einer Drain-Elektrode entspricht, den zweiten Anschluss 43Q, der einer Source-Elektrode entspricht, einen dritten Anschluss 43S, der einer Gate-Elektrode entspricht, und einen Verbindungspfad (nicht dargestellt) auf, der den ersten

Anschluss 43P und den zweiten Anschluss 43Q elektrisch verbindet. Der Verbindungspfadwird von dem 2DEG 26 gebildet und ist in der Draufsicht serpentinenförmig ausgebildet. Der dritte Anschluss 43S ist auf der Passivierungsschicht 28 ausgebildet. Der dritte Anschluss 43S ist gegenüber dem zweiten Anschluss 43Q angeordnet.

[0236] Der Pull-Down-Widerstand 43 weist einen Draht 43C, der den ersten Anschluss 43P und den dritten Anschluss 43S verbindet, auf. Der Draht 43C kann z. B. aus einem beliebigen leitfähigen Material gebildet sein, darunter mindestens eines der Materialien Cu, Al, eine Al-Cu-Legierung, W, Ti und TiN.

[0237] In der ersten Ausführungsform kann der Klemmkondensator 42 anstelle des Pull-Down-Widerstands 43 das Pad PG2 des zweiten Chips 30 in der Draufsicht überlappen. In diesem Fall ist der Klemmkondensator 42 näher an der Driftschicht 45 angeordnet als das Pad PG2.

[0238] In der ersten Ausführungsform können der Klemmkondensator 42 und der Pull-Down-Widerstand 43 das Pad PG2 des zweiten Chips 30 in der Draufsicht überlappen. In diesem Fall sind der Klemmkondensator 42 und der Pull-Down-Widerstand 43 näher an der Driftschicht 45 angeordnet als das Pad PG2.

[0239] In der ersten Ausführungsform können der Klemmkondensator 42 und der Pull-Down-Widerstand 43 an einer Position angeordnet sein, die sich in der Draufsicht vom Pad PG2 des zweiten Chips 30 unterscheidet.

Schaltungsanordnung der aktiven Klemmschaltung bei modifizierten Beispielen

[0240] In jeder Ausführungsform kann die Schaltungsanordnung der aktiven Klemmschaltung 40 beliebig verändert werden. In einem Beispiel kann die aktive Klemmschaltung 40 wie in den unten beschriebenen ersten bis dritten modifizierten Beispielen geändert werden.

[0241] Fig. 27 zeigt die Schaltungsanordnung der aktiven Klemmschaltung 40 in dem ersten modifizierten Beispiel.

[0242] Wie in **Fig.** 27 gezeigt, enthält die aktive Klemmschaltung 40 bei dem ersten modifizierten Beispiel außerdem eine Schutzdiode 500, die zwischen der Source-Elektrode 41S und der Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen ist. Die Schutzdiode 500 ist z. B. eine Zener-Diode. Die Schutzdiode 500 weist eine Anodenelektrode 501, die elektrisch mit der Source-Elektrode 41S verbunden ist, und eine Kathodenelektrode 502, die elektrisch mit der Gate-Elektrode 41G verbunden ist, auf. Die Schutzdiode 500 ist so eingerichtet, dass sie das Anlegen einer Spannung, die höher ist als die Gate-Source-Nennspannung, an die Gate-Elektrode 41G des Klemmtransistors 41 verhindert. Dadurch ist es weniger wahrscheinlich, dass die Gate-Source-Spannung des Klemmtransistors 41 übermäßig ansteigt.

[0243] Fig. 28 zeigt den schematischen Querschnittsaufbau der Schutzdiode 500 bei dem ersten modifizierten Beispiel.

[0244] Wie in **Fig.** 28 dargestellt, ist die Schutzdiode 500 beispielsweise so angeordnet, dass sie in der Draufsicht das Pad PG2 im zweiten Chip 30 überlappt.

[0245] Die Schutzdiode 500 weist die Anodenelektrode 501, die Kathodenelektrode 502, die Driftschicht 45, die die Anodenelektrode 501 und die Kathodenelektrode 502 elektrisch verbindet, und einen Wannenbereich (engl. "well region) 503 auf, der sich in der Art der Leitfähigkeit von der Driftschicht 45 unterscheidet. In dem gezeigten Beispiel ist der Wannenbereich 503 ein p-Typ-Halbleiterbereich. Die Anodenelektrode 501 ist z. B. über eine Durchkontaktierung 504 elektrisch mit dem Pad PG2 verbunden. Die Anodenelektrode 501 und die Kathodenelektrode 502 können z. B. aus einem beliebigen leitfähigen Material wie Cu, Al, einer Al-Cu-Legierung, W, Ti oder TiN hergestellt werden.

[0246] Die Anodenelektrode 501 und die Kathodenelektrode 502 sind durch den Isolationsfilm 49A voneinander getrennt. Genauer gesagt sind zwei voneinander getrennte Öffnungen 49H und 49J in dem Isolationsfilm 49A ausgebildet, um die Driftschicht 45 freizulegen. Die Anodenelektrode 501 füllt die Öffnung 49H aus und reicht bis zu einem Rand, der sich um die Öffnung 49H herum erstreckt. Die Kathodenelektrode 502 füllt die Öffnung 49J aus und reicht bis zu einem Rand, der sich um die Öffnung 49J herum erstreckt. Der Abschnitt der Anodenelektrode 501, der aus der Öffnung 49H herausragt, und der Abschnitt der Kathodenelektrode 502, der aus der Öffnung 49J herausragt, sind von dem Zwischenisolationsfilm 49B bedeckt.

[0247] Anstelle der Schutzdiode 500 kann auch ein Shunt-Widerstand verwendet werden. Der Shunt-Widerstand ist so eingerichtet, dass er das Anlegen einer Spannung, die höher ist als die Gate-Source-Nennspannung, an die Gate-Elektrode 41G (siehe **Fig.** 27) des Klemmtransistors 41 verhindert. Bei diesem Aufbau ist es weniger wahrscheinlich, dass die Gate-Source-Spannung des Klemmtransistors 41 übermäßig ansteigt.

[0248] **Fig.** 29 zeigt die Schaltungsanordnung der aktiven Klemmschaltung 40 bei dem zweiten modifizierten Beispiel.

[0249] Wie in **Fig.** 29 gezeigt, enthält die aktive Klemmschaltung 40 bei dem zweiten modifizierten Beispiel außerdem einen Kondensator 510, der zwischen der Source-Elektrode 41S und der Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen ist. Der Kondensator 510 weist eine erste Elektrode 511 und eine zweite Elektrode 512 auf. Die erste Elektrode 511 ist elektrisch mit der Gate-Elektrode 41G des Klemmtransistors 41 und dem ersten Anschluss 43P des Pull-Down-Widerstands 43 verbunden. Die zweite Elektrode 512 ist elektrisch mit der Source-Elektrode 41S des Klemmtransistors 41 und dem zweiten Anschluss 43Q des Pull-Down-Widerstands 43 verbunden.

[0250] Der Kondensator 510 ist so eingerichtet, dass er das Anlegen einer Spannung, die höher ist als die Gate-Source-Nennspannung, an die Gate-Elektrode 41G des Klemmtransistors 41 verhindert. Dadurch ist es weniger wahrscheinlich, dass die Gate-Source-Spannung des Klemmtransistors 41 übermäßig ansteigt.

[0251] Der Kondensator 510 kann auf die gleiche Weise wie der Klemmkondensator 42 gebildet werden. In der ersten Ausführungsform kann der Kondensator 510 beispielsweise so angeordnet sein, dass er das Gate-Pad PG1 des zweiten Chips 30 überlappt. Bei der zweiten bis vierten Ausführungsform kann der Kondensator 510 in der Draufsicht an einer anderen Position als der Klemmtransistor 41, der Klemmkondensator 42 und der Pull-Down-Widerstand 43 angeordnet sein.

[0252] **Fig.** 30 zeigt die Schaltungsanordnung der aktiven Klemmschaltung 40 bei dem dritten modifizierten Beispiel.

[0253] Wie in **Fig.** 30 gezeigt, enthält die aktive Klemmschaltung 40 im dritten modifizierten Beispiel außerdem einen Schutztransistor 520, der eine fehlerhafte Aktivierung des Klemmtransistors 41 verhindert. Der Schutztransistor 520 weist eine Drain-Elektrode 521, eine Source-Elektrode 522 und eine Gate-Elektrode 523 auf. Der Schutztransistor 520 ist zwischen der Source-Elektrode 41S und der Gate-Elektrode 41G des Klemmtransistors 41 angeschlossen. Genauer gesagt ist die Drain-Elektrode 521 des Schutztransistors 520 mit der Gate-Elektrode 41G des Klemmtransistors 41 verbunden, und die Source-Elektrode 522 des Schutztransistors 520 ist mit der Source-Elektrode 41S des Klemmtransistors 41 verbunden. Die Gate-Elektrode 523 des Schutztransistors 520 ist mit dem Gate-Anschluss 83 verbunden. Der Schutztransistor 520 ist wie der Haupttransistor 21 ein normalerweise ausgeschalteter Transistor (engl. „normally-on transistor“).

[0254] Wenn sich der Haupttransistor 21 in einem aktivierten Zustand befindet, ist der Schutztransistor 520 in einem aktivierten Zustand. Der Schutztransistor 520 verbindet die Gate-Elektrode 41G des Klemmtransistors 41 und die Source-Elektrode 41S des Klemmtransistors 41. Wenn also der Haupttransistor 21 aktiviert ist, sorgt der Schutztransistor 520 für die Deaktivierung des Klemmtransistors 41. Dadurch wird eine Situation vermieden, in der der Haupttransistor 21 zu einem unbeabsichtigten Zeitpunkt ausgeschaltet wird, selbst wenn Rauschen oder ähnliches an eine mit der Gate-Elektrode 41G des Klemmtransistors 41 verbundene Zwischenverbindung angelegt wird.

[0255] Wenn sich der Haupttransistor 21 in einem deaktivierten Zustand befindet, befindet sich der Schutztransistor 520 in einem deaktivierten Zustand. Dadurch kann der Klemmtransistor 41 in Abhängigkeit von der Drain-Source-Spannung des Haupttransistors 21 aktiviert werden. Wie in der ersten Ausführungsform beschrieben, begrenzt der Klemmtransistor 41 also einen Anstieg der Gate-Source-Spannung des Haupttransistors 21.

[0256] In mindestens einem der beiden Beispiele, dem ersten und dem zweiten, kann die aktive Klemmschaltung 40 den Schutztransistor 520 des dritten modifizierten Beispiels enthalten. Bei diesem Aufbau ist der Klemmtransistor 41 geschützt, wenn sich der Haupttransistor 21 in einem deaktivierten Zustand befindet, während eine fehlerhafte Aktivierung des Klemmtransistors 41 verhindert wird, wenn sich der Haupttransistor 21 in einem aktivierten Zustand befindet.

[0257] In der vierten Ausführungsform kann zumindest ein Abschnitt der aktiven Klemmschaltung 40 auf dem dritten Chip 310 ausgebildet sein. Genauer gesagt kann ein Abschnitt der aktiven Klemmschaltung 40 auf dem zweiten Chip 30 ausgebildet sein, und Elemente der aktiven Klemmschaltung 40, die nicht auf dem zweiten Chip 30 ausgebildet sind, können auf dem dritten Chip 310 ausgebildet sein.

[0258] Die aktiven Klemmschaltungen 40A und 40B können vollständig auf dem dritten Chip 310 ausgebildet sein. In diesem Fall kann, wie in **Fig.** 31 gezeigt, die aktive Klemmschaltung 40 an der Ausgangsseite der Treiberschaltung 311 des dritten Chips 310 gebildet werden. In einem Beispiel umfasst die Treiberschaltung 311 eine Gegentaktschaltung (nicht dargestellt, engl. „push-pull circuit“), die so eingerichtet ist, dass sie ein Gate-Signal an das Gate des Haupttransistors 21 überträgt. Die aktive Klemmschaltung 40 ist zwischen der Gegentaktschaltung und einem Ausgangsanschluss (Elekt-

roden-Pad 312) der Treiberschaltung 311 angeordnet. Wenn die aktive Klemmschaltung 40 vollständig auf dem dritten Chip 310 ausgebildet ist, kann der zweite Chip 30 in der Halbleitereinheit 400 weggelassen werden.

Modifizierte Beispiele für ein Halbleitermodul

[0259] In der ersten bis dritten Ausführungsform kann die Anzahl der ersten Chips 20 und der zweiten Chips 30 beliebig verändert werden. Die Halbleitermodule 10, 100 und 200 können mehrere erste Chips 20 enthalten. Die Halbleitermodule 10, 100 und 200 können mehrere zweite Chips 30 enthalten. Die Halbleitermodule 10, 100 und 200 können mehrere erste Chips 20 und mehrere zweite Chips 30 enthalten. Wenn die Halbleitermodule 10, 100 und 200 beispielsweise mehrere erste Chips 20 und mehrere zweite Chips 30 enthalten, sind die ersten Chips 20 und die zweiten Chips 30 zahlenmäßig gleich.

[0260] In der zweiten und dritten Ausführungsform kann die Position des zweiten Chips 30 in Bezug auf den ersten Chip 20 beliebig verändert werden. In einem Beispiel kann der zweite Chip 30 von dem ersten Chip 20 in x-Richtung getrennt sein. In diesem Fall ist der zweite Chip 30, in x-Richtung gesehen, so angeordnet, dass er den ersten Chip 20 überlappt.

[0261] In jeder Ausführungsform sind der erste Chip 20 und der zweite Chip 30 durch eine Metallplatte oder eine aus einer Plattierungsschicht bestehende Zwischenverbindungsschicht elektrisch miteinander verbunden. Die elektrische Verbindungsstruktur zwischen dem ersten Chip 20 und dem zweiten Chip 30 ist jedoch nicht darauf beschränkt. In einem Beispiel können der erste Chip 20 und der zweite Chip 30 durch Drähte elektrisch miteinander verbunden sein.

Modifizierte Beispiele für eine Halbleitereinheit

[0262] In der vierten Ausführungsform kann die Anzahl der dritten Chips 310 beliebig verändert werden. In einem Beispiel kann die Anzahl der dritten Chips 310 in Abhängigkeit von der Anzahl der ersten Chips 20 geändert werden. Da die Anzahl der ersten Chips 20A und 20B zwei beträgt, kann die Anzahl der dritten Chips 310 in der vierten Ausführungsform beispielsweise zwei betragen.

[0263] In der vierten Ausführungsform kann die Anordnung der zweiten Chips 30A und 30B beliebig verändert werden. In einem Beispiel können die zweiten Chips 30A und 30B zwischen dem ersten Chip 20A und dem ersten Chip 20B in x-Richtung angeordnet sein. In diesem Fall können die zweiten Chips 30A und 30B in x-Richtung zueinander ausgerichtet und in y-Richtung voneinander getrennt sein. In einem Beispiel können die zweiten Chips 30A und 30B separat an gegenüberliegenden Seiten des dritten Chips 310 in x-Richtung angeordnet sein.

[0264] In der vierten Ausführungsform sind der dritte Chip 310, die ersten Chips 20A und 20B und die zweiten Chips 30A und 30B durch die Zwischenverbindungsschicht, die aus einer Plattierungsschicht gebildet ist, elektrisch miteinander verbunden. Die elektrische Verbindungsstruktur des dritten Chips 310, der ersten Chips 20A und 20B und der zweiten Chips 30A und 30B ist jedoch nicht darauf beschränkt. In einem Beispiel können der dritte Chip 310, die ersten Chips 20A und 20B und die zweiten Chips 30A und 30B durch Drähte elektrisch miteinander verbunden sein.

[0265] In der vierten Ausführungsform kann die Anzahl der zweiten Chips 30 beliebig verändert werden. In einem Beispiel kann ein einzelner zweiter Chip 30 verwendet werden. In diesem Fall enthält der zweite Chip 30 eine aktive Klemmschaltung 40, die elektrisch mit dem Haupttransistor 21 des ersten Chips 20A verbunden ist, und eine aktive Klemmschaltung 40, die elektrisch mit dem Haupttransistor 21 des ersten Chips 20B verbunden ist. Das heißt, der zweite Chip 30 kann mehrere aktive Klemmschaltungen 40 enthalten.

[0266] Die Halbleitereinheit kann die Halbleitermodule 10, 100 und 200 der ersten bis dritten Ausführungsform und den dritten Chip 310 enthalten. Der dritte Chip 310 wird von den Verkapselungsharzen 60 und 110 der Halbleitermodule 10, 100 und 200 eingekapselt.

[0267] In der vorliegenden Offenlegung schließt der Begriff „auf“ neben der Bedeutung von „auf“ auch die Bedeutung von „oberhalb“ ein, sofern sich aus dem Kontext nicht eindeutig etwas anderes ergibt. Der Ausdruck „erstes Element auf zweitem Element geformt“ soll daher bedeuten, dass das erste Element in einer Ausführungsform auf dem zweiten Element in Kontakt mit dem zweiten Element geformt sein kann und dass das erste Element in einer anderen Ausführungsform oberhalb des zweiten Elements angeordnet sein kann, ohne das zweite Element zu berühren. Mit anderen Worten, der Begriff „auf“ schließt eine Struktur nicht aus, bei der ein weiteres Element zwischen dem ersten und dem zweiten Element gebildet wird.

[0268] Die z-Richtung, auf die in der vorliegenden Offenbarung Bezug genommen wird, muss nicht notwendigerweise die vertikale Richtung sein und muss nicht unbedingt vollständig mit der vertikalen Richtung ausgerichtet sein. In den Strukturen gemäß der vorliegenden Offenbarung sind „aufwärts“ und „abwärts“ in z-Richtung, auf die in der vorliegenden Beschreibung Bezug genommen wird, nicht auf „aufwärts“ und „abwärts“ in vertikaler Richtung

beschränkt. In einem Beispiel kann die x-Richtung mit der vertikalen Richtung ausgerichtet sein. In einem anderen Beispiel kann die y-Richtung auf die vertikale Richtung ausgerichtet sein.

[0269] In dieser Beschreibung ist „mindestens eines von A und B“ so zu verstehen, dass es „nur A, nur B oder sowohl A als auch B“ bedeutet.

Varianten

[0270] Die technischen Aspekte, die sich aus der Ausführungsform und den modifizierten Beispielen ergeben, werden im Folgenden beschrieben. Zur Erleichterung des Verständnisses, ohne die Absicht einer Einschränkung, werden die Bezugszeichen der Elemente in den Ausführungsformen zu den entsprechenden Elementen mit Klammern angegeben. Die Bezugszeichen werden als Beispiele verwendet, um das Verständnis zu erleichtern, und die Komponenten in jeder Variante sind nicht auf die Komponenten beschränkt, die mit den Bezugszeichen angegeben sind.

[Variante 1]

[0271] Halbleitermodul (10), aufweisend:

einen ersten Chip (20) mit einem Haupttransistor (21), der eine Hauptdriftschicht (24) aufweist;

einen zweiten Chip (30), der mindestens einen Teil einer aktiven Klemmschaltung (40) mit einem Untertransistor (41) aufweist, der so konfiguriert ist, dass er auf der Grundlage eines Anstiegs einer Drain-Source-Spannung des Haupttransistors (21) aktiviert wird;

ein Verbindungselement (50), das den Haupttransistor (21) und die aktive Klemmschaltung (40) elektrisch verbindet;

ein Verkapselungsharz (60), das den ersten Chip (20), den zweiten Chip (30) und das Verbindungselement (50) einkapselt,

wobei der Untertransistor (41) eine Unterdriftschicht (45) aufweist, die aus einem Material gebildet ist, das sich von einem Material unterscheidet, aus dem die Hauptdriftschicht (24) gebildet ist.

[Variante 2]

[0272] Halbleitermodul nach Variante 1, wobei
der Haupttransistor (21) ein GaN-Transistor ist, bei dem die Hauptdriftschicht (24) aus GaN gebildet ist, und
wobei der Untertransistor (41) ein Si-Transistor ist, bei dem die Unterdriftschicht (45) aus Si gebildet ist.

[Variante 3]

[0273] Halbleitermodul gemäß Variante 1 oder 2, wobei der Haupttransistor (21) eine Drain-Elektrode (21D), eine Source-Elektrode (21S) und eine Gate-Elektrode (21G) aufweist, und wobei das Halbleitermodul aufweist:

einen Drain-Anschluss (81), der elektrisch mit der Drain-Elektrode (21D) verbunden ist;

einen Source-Anschluss (82), der elektrisch mit der Source-Elektrode (21S) verbunden ist; und

einen Gate-Anschluss (83), der elektrisch mit der Gate-Elektrode (21G) verbunden ist.

[Variante 4]

[0274] Halbleitermodul gemäß einer der Varianten 1 bis 3, wobei
der Untertransistor (41) eine Drain-Elektrode (41D), eine Source-Elektrode (41S) und eine Gate-Elektrode (41G) aufweist,
wobei die Source-Elektrode (41S) des Untertransistors (41) mit einer Source-Elektrode (21S) des Haupttransistors (21) verbunden ist,
wobei die Drain-Elektrode (41D) des Untertransistors (41) mit einer Gate-Elektrode (21G) des Haupttransistors (21) verbunden ist, und
wobei die aktive Klemmschaltung (40) aufweist:

einen Pull-Down-Widerstand (43), der zwischen der Source-Elektrode (41S) und der Gate-Elektrode (41G) des Untertransistors (41) angeschlossen ist, und

einen Klemmkondensator (42), der zwischen einer Drain-Elektrode (21D) des Haupttransistors (21) und der Gate-Elektrode (41G) des Untertransistors (41) angeschlossen ist.

[Variante 5]

[0275] Halbleitermodul gemäß Variante 4, wobei
der erste Chip (20) die aktive Klemmschaltung (40) nicht aufweist, aber den Haupttransistor (21) enthält, und
wobei der zweite Chip (30) den Untertransistor (41), den Pull-Down-Widerstand (43) und den Klemmkondensator (42) aufweist.

[Variante 6]

[0276] Halbleitermodul gemäß Variante 5, wobei der Untertransistor (41), der Pull-Down-Widerstand (43) und der Klemmkondensator (42) in dem zweiten Chip (30) elektrisch miteinander verbunden sind.

[Variante 7]

[0277] Halbleitermodul gemäß einer der Varianten 4 bis 6, wobei
der erste Chip (20) aufweist:

ein Drain-Pad (PD1), das elektrisch mit der Drain-Elektrode (21D) des Haupttransistors (21) verbunden ist, und

ein Source-Pad (PS1), das elektrisch mit der Source-Elektrode (21S) des Haupttransistors (21) verbunden ist,

wobei das Drain-Pad (PD1) und das Source-Pad (PS1) in einer Dickenrichtung (z-Richtung) der Hauptdriftschicht (24) gesehen in einer ersten Richtung getrennt voneinander angeordnet sind, und

wobei der erste Chip (20) und der zweite Chip (30) in der Dickenrichtung (z-Richtung) der Hauptdriftschicht (24) gesehen in einer zweiten Richtung orthogonal zu der ersten Richtung getrennt voneinander angeordnet sind.

[Variante 8]

[0278] Halbleitermodul gemäß einer der Varianten 4 bis 7, wobei
der zweite Chip (30) ein Halbleitersubstrat (44) aufweist, das die Unterdriftschicht (45) trägt,
wobei ein Source-Bereich (48) auf einer Vorderseite der Unterdriftschicht (45) ausgebildet ist und elektrisch mit der Source-Elektrode (41S) des Untertransistors (41) verbunden ist, und
wobei die Drain-Elektrode (41D) des Untertransistors (41) auf einer Rückseite des Halbleitersubstrats (44) ausgebildet ist, die sich auf einer der Unterdriftschicht (45) gegenüberliegenden Seite befindet.

[Variante 9]

[0279] Halbleitermodul gemäß einer der Varianten 4 bis 7, wobei
ein Drain-Bereich (46B), der elektrisch mit der Drain-Elektrode (41D) des Untertransistors (41) verbunden ist, und ein Source-Bereich (48), der elektrisch mit der Source-Elektrode (41S) des Untertransistors (41) verbunden ist, getrennt auf einer Vorderseite der Unterdriftschicht (45) angeordnet sind.

[Variante 10]

[0280] Halbleitermodul gemäß einer der Varianten 4 bis 9, wobei
der zweite Chip (30) ein Pad (Kontaktfläche) (PG2) aufweist, das über den Pull-Down-Widerstand (43) mit der Gate-Elektrode (41G) des Untertransistors (41) verbunden ist, und
wobei in einer Dickenrichtung (z-Richtung) der Unterdriftschicht (45) gesehen, der Pull-Down-Widerstand (43) und/oder der Klemmkondensator (42) an einer Position ausgebildet ist, die das Pad (PG2) überlappt und näher an der Unterdriftschicht (45) liegt als das Pad (PG2).

[Variante 11]

[0281] Halbleitermodul gemäß einer der Varianten 4 bis 9, wobei das Verbindungselement (50) aufweist:

ein erstes Verbindungselement (51), das die Source-Elektrode (21S) des Haupttransistors (21) mit der Source-Elektrode (41S) und der Gate-Elektrode (41G) des Untertransistors (41) elektrisch verbindet,

ein zweites Verbindungselement (52), das den Klemmkondensator (42) elektrisch mit der Drain-Elektrode (21D) des Haupttransistors (21) verbindet, und

ein drittes Verbindungselement (53), das die Gate-Elektrode (21G) des Haupttransistors (21) und die Drain-Elektrode (41D) des Untertransistors (41) elektrisch verbindet.

[Variante 12]

[0282] Halbleitermodul gemäß Variante 11, wobei das erste Verbindungselement (51), das zweite Verbindungselement (52) und das dritte Verbindungselement (53) jeweils aus einer Metallplatte gebildet sind.

[Variante 13]

[0283] Halbleitermodul gemäß Variante 11, wobei das erste Verbindungselement (51), das zweite Verbindungselement (52) und das dritte Verbindungselement (53) jeweils aus einer Metallbeschichtung gebildet sind.

[Variante 14]

[0284] Halbleitermodul gemäß einer der Varianten 11 bis 13, wobei
der zweite Chip (30) ein Kondensator-Pad (PCA) aufweist, das elektrisch mit dem Klemmkondensator (42) verbunden ist, und
das zweite Verbindungselement (52) mit dem Kondensator-Pad (PCA) verbunden ist.

[Variante 15]

[0285] Halbleitermodul gemäß einer der Varianten 1 bis 14, wobei
der erste Chip (20A, 20B) erste Chips aufweist, die getrennt voneinander angeordnet sind, und
wobei der zweite Chip (30A, 30B) in einer Dickenrichtung (z-Richtung) des Verkapselungsharzes (350) gesehen von den ersten Chips (20A, 20B) in einer

Richtung orthogonal zu einer Anordnungsrichtung der ersten Chips (20A, 20B) getrennt ist.

[Variante 16]

[0286] Halbleitermodul gemäß Variante 15, wobei der zweite Chip (30A, 30B) zweite Chips aufweist, die in der Anordnungsrichtung der ersten Chips (20A, 20B) getrennt voneinander angeordnet sind.

[Variante 17]

[0287] Halbleitereinheit (400), aufweisend:

das Halbleitermodul (300) nach einer der Varianten 1 bis 16;

einen dritten Chip (310), der in dem Verkapselungsharz (350) getrennt von dem ersten Chip (20) und dem zweiten Chip (30) angeordnet ist und eine Treiberschaltung (311) aufweist, die zum Ansteuern des Haupttransistors (21) eingerichtet ist; und

ein Steuerverbindungselement (324, 325), das den dritten Chip (310) mit dem ersten Chip (20) und dem zweiten Chip (30) elektrisch verbindet.

[Variante 18]

[0288] Halbleitereinheit gemäß Variante 17, wobei
der Haupttransistor (21) und der Untertransistor (41) jeweils eine Drain-Elektrode (21D, 41D), eine Source-Elektrode (21S, 41S) und eine Gate-Elektrode (21G, 41G) aufweisen, und
das Steuerverbindungselement (324, 325) die Treiberschaltung (311), die Drain-Elektrode (41D) des Untertransistors (41) und die Gate-Elektrode (21G) des Haupttransistors (21) elektrisch verbindet.

[Variante 19]

[0289] Halbleitermodul gemäß einer der Varianten 2 bis 14, ferner aufweisend:

einen Kondensator (510), der zwischen einer Source-Elektrode (41S) und einer Gate-Elektrode (41G) des Untertransistors (41) angeschlossen ist.

[Variante 20]

[0290] Halbleitermodul gemäß einer der Varianten 2 bis 14, ferner aufweisend:

eine Schutzdiode (500) mit einer Anodenelektrode (501), die elektrisch mit einer Source-Elektrode (41S) des Untertransistors (41) verbunden ist, und einer Kathodenelektrode (502), die elektrisch mit einer Gate-Elektrode (41G) des Untertransistors (41) verbunden ist.

[Variante 21]

[0291] Halbleitermodul gemäß einer der Varianten 2 bis 14, 20 und 21, ferner aufweisend:

einen Schutztransistor (520), der zwischen einer Source-Elektrode (41S) und einer Gate-Elektrode (41G) des Untertransistors (41) angeschlossen ist und eine Gate-Elektrode (523) aufweist, die elektrisch mit einer Gate-Elektrode (21G) des Haupttransistors (21) verbunden ist.

[Variante 22]

[0292] Halbleitermodul nach einer der Varianten 4 bis 14, wobei
der zweite Chip (30) ein Halbleitersubstrat (44) enthält, und
der Klemmkondensator (42) aufweist:

eine erste Elektrode (42P) und einen zweiten Anschluss (42Q), die getrennt auf dem Halbleitersubstrat (44) angeordnet sind, und

eine dielektrische Schicht (49A), die auf dem Halbleitersubstrat (44) angeordnet ist und sich zwischen der ersten Elektrode (42P) und dem zweiten Anschluss (42Q) befindet.

[Variante 23]

[0293] Halbleitermodul gemäß einer der Varianten 4 bis 14, ferner aufweisend:

einen Verbindungspfad (43A), der die Drain-Elektrode (41D) des Untertransistors (41) und die Source-Elektrode (41S) des Untertransistors (41) elektrisch verbindet, wobei der Verbindungspfad (43A) einen serpentinenförmigen Abschnitt aufweist, und

der Pull-Down-Widerstand (43) eine Widerstandskomponente des serpentinenförmigen Abschnitts enthält.

[Variante 24]

[0294] Halbleitermodul gemäß einer der Varianten 4 bis 14, wobei
der zweite Chip (30) ein Halbleitersubstrat (44) enthält,
und wobei der Pull-Down-Widerstand (43) aufweist:

einen ersten Anschluss (43P),

einen zweiten Anschluss (43Q), und

einen plattenförmigen Widerstandsteil (43R), der auf dem Halbleitersubstrat (44) ausgebildet ist und einen größeren Widerstand als der erste Anschluss (43P) und der zweite Anschluss (43Q) aufweist, und

der erste Anschluss (43P) und der zweite Anschluss (43Q) auf dem Widerstandsteil

(43R) angeordnet und elektrisch mit dem Widerstandsteil (43R) verbunden sind.

[Variante 25]

[0295] Halbleitermodul gemäß einer der Varianten 4 bis 14, wobei der Pull-Down-Widerstand (43) durch einen normalerweise eingeschalteten (normally-on) Transistor konfiguriert ist und einen EIN-Widerstand des normalerweise eingeschalteten Transistors aufweist.

[Variante 26]

[0296] Halbleitermodul gemäß einer der Varianten 1 bis 16 und 19 bis 24, wobei der Untertransistor (41) so eingerichtet ist, dass er in Reaktion auf einen Anstieg der Drain-Source-Spannung des Haupttransistors (21) früher als der Haupttransistor (21) eingeschaltet wird.

[0297] In der obigen Beschreibung sind lediglich Beispiele aufgeführt. Ein Fachmann kann weitere mögliche Kombinationen und Ersetzungen der Elemente und Methoden (Herstellungsverfahren) zusätzlich zu den für die Zwecke der Beschreibung der Techniken der vorliegenden Offenbarung aufgeführten erkennen. Die vorliegende Offenbarung soll jeden Ersatz, jede Modifikation und jede Änderung umfassen, die in den Anwendungsbereich der Offenbarung, einschließlich der Ansprüche und der Varianten, fallen.

BEZUGSZEICHENLISTE

10, 100, 200, 300	Halbleitermodul
20, 20A, 20B	erster Chip
20s	Chip-Vorderseite
20r	Chip-Rückseite
21, 21A, 21B	Haupttransistor
21D	Drain-Elektrode
21S	Source-Elektrode
21SA	Source-Kontakt
21SB	Source-Feldplatte
21SC	Ende
21G	Gate-Elektrode
21T	aktiver Bereich
22	Halbleitersubstrat
23	Puffer
24	Elektronentransitschicht
25	Elektronenversorgungsschicht
26	2DEG
27	Gate-Schicht
27s	obere Fläche
27r	untere Fläche
27A	erste Verlängerung
27B	zweite Verlängerung
27C	Steg
28	Passivierungsschicht
28A	erste Öffnung
28B	zweite Öffnung
29	Zwischenschichtisolationsschicht
30, 30A, 30B	zweiter Chip
30a	erste Chip-Seitenfläche
30b	zweite Chip-Seitenfläche
30c	dritte Chip-Seitenfläche
30d	vierte Chip-Seitenfläche
30s	Chip-Vorderseite
30r	Chip-Rückseite
40, 40A, 40B	aktive Klemmschaltung
41	Klemmtransistor
41D	Drain-Elektrode
41S	Source-Elektrode
41G	Gate-Elektrode
41T	aktiver Bereich
42	Klemmkondensator
42P	erste Elektrode
42Q	zweite Elektrode
42V	Durchkontaktierung (Via)
43	Pull-Down-Widerstand
43A	Verbindungspfad
43C	Draht
43P	erster Anschluss
43Q	zweiter Anschluss
43R	Widerstandsteil

43V	Durchkontaktierung (Via)
44	Halbleitersubstrat
45	Driftschicht
46	Basisbereich
46A	Basiskontaktbereich
46B	Drain-Bereich
47	Graben
48	Source-Bereich
49A	Isolationsfilm
49B	Zwischenisolationsfilm
49C, 49D, 49E, 49F, 49G, 49H, 49J	Öffnung
50	Verbindungselement
51	erstes Verbindungselement
52	zweites Verbindungselement
53	drittes Verbindungselement
60	Verkapselungsharz
61	Harzvorderseite
62	Harzrückseite
63	erste Harzseitenfläche
64	zweite Harzseitenfläche
65	dritte Harzseitenfläche
66	vierte Harzseitenfläche
71	erstes Die-Pad
72	zweites Die-Pad
81	Drain-Anschluss
82	Source-Anschluss
83	Gate-Anschluss
110	Verkapselungsharz
110s	Harzvorderseite
110r	Harzrückseite
110a	erste Harzseitenfläche
110b	zweite Harzseitenfläche
110c	dritte Harzseitenfläche
110d	vierte Harzseitenfläche
111	erster Verkapselungsabschnitt
112	zweiter Verkapselungsabschnitt
113	erste Öffnung
114	zweite Öffnung
115	dritte Öffnung
116	vierte Öffnung
120	Verbindungselement
121	erstes Verbindungselement
122	zweites Verbindungselement
123	drittes Verbindungselement
124	viertes Verbindungselement
131	Drain-Anschluss
132	Haupt-Source-Anschluss
133	Sense-Source-Anschluss
134	Gate-Anschluss
135	vordere Isolationsschicht
136	rückseitige Isolationsschicht
140	Zwischenverbindungsschicht
141	Klemm-Drain-Zwischenverbindung
142	Klemm-Source-Zwischenverbindung
143	Klemm-Gate-Zwischenverbindung
151	erste Zwischenverbindung
152	zweite Zwischenverbindung
153	dritte Zwischenverbindung
154	vierte Zwischenverbindung

155	fünfte Zwischenverbindung
210	Verbindungselement
211	erstes Verbindungselement
212	zweites Verbindungselement
213	drittes Verbindungselement
220	erstes Die-Pad
221	erste Wärmeableitungsstruktur
230	zweites Die-Pad
231	zweite Wärmeableitungsstruktur
310	dritter Chip
310s	Chip-Vorderseite
310r	Chip-Rückseite
311	Treiberschaltung
312	Elektroden-Pad
320	Zwischenverbindung
321	erste Zwischenverbindung
322	zweite Zwischenverbindung
323	dritte Zwischenverbindung
324	vierte Zwischenverbindung
325	fünfte Zwischenverbindung
326	Treiberverbindungen
331	Drain-Anschluss
332	Source-Anschluss
333	Ausgangsanschluss
334	Treiberanschluss
350	Verkapselungsharz
350s	Harzvorderseite
350r	Harzrückseite
350a	erste Harzseitenfläche
350b	zweite Harzseitenfläche
350c	dritte Harzseitenfläche
350d	vierte Harzseitenfläche
351	erster Verkapselungsabschnitt
352	zweiter Verkapselungsabschnitt
353	dritter Verkapselungsabschnitt
361	erstes Die-Pad
362	zweites Die-Pad
363	drittes Die-Pad
364	viertes Die-Pad
365	erste Wärmeableitungsstruktur
366	zweite Wärmeableitungsstruktur
367	vierte Wärmeableitungsstruktur
370	vordere Isolationsschicht
380	rückseitige Isolationsschicht
400	Halbleitereinheit
500	Schutzdiode
501	Anodenelektrode
502	Kathodenelektrode
503	Wannenbereich (engl. „well-region“)
504	Durchkontaktierung (Via)
510	Kondensator
520	Schutztransistor
521	Drain-Elektrode
522	Source-Elektrode
523	Gate-Elektrode
AD1	erstes Bonding-Material
AD2	zweites Bonding-Material
AD3	drittes Bonding-Material
PA	erstes Pad
PB	zweites Pad
PC	drittes Pad
PD, PD1	Drain-Pad

PS, PS1, PS2	Source-Pad
PSM	Haupt-Source-Pad
PSS	Sense-Source-Pad
PG, PG1	Gate-Pad
PG2	Pad
PCA	Kondensator-Pad

ZITATE ENTHALTEN IN DER BESCHREIBUNG

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.

Zitierte Patentliteratur

- JP 2018-82011 [0003]
- JP 2018- 82 011 A [0003]

Patentansprüche

1. Halbleitermodul, aufweisend:
einen ersten Chip mit einem Haupttransistor, der eine Hauptdriftschicht aufweist;
einen zweiten Chip, der zumindest einen Teil einer aktiven Klemmschaltung mit einem Untertransistor aufweist, der so eingerichtet ist, dass er auf der Grundlage eines Anstiegs einer Drain-Source-Spannung des Haupttransistors aktiviert wird;
ein Verbindungselement, das den Haupttransistor und die aktive Klemmschaltung elektrisch verbindet;
ein Verkapselungsharz, das den ersten Chip, den zweiten Chip und das Verbindungselement einkapselt,
wobei der Untertransistor eine Unterdriftschicht aufweist, die aus einem Material gebildet ist, das sich von einem Material unterscheidet, aus dem die Hauptdriftschicht gebildet ist.

2. Halbleitermodul nach Anspruch 1, wobei
der Haupttransistor ein GaN-Transistor ist, bei dem die Hauptdriftschicht aus GaN gebildet ist, und
wobei der Untertransistor ein Si-Transistor ist, bei dem die Unterdriftschicht aus Si gebildet ist.

3. Halbleitermodul nach Anspruch 1 oder 2, wobei der Haupttransistor eine Drain-Elektrode, eine Source-Elektrode und eine Gate-Elektrode aufweist, wobei das Halbleitermodul ferner aufweist:
einen Drain-Anschluss, der elektrisch mit der Drain-Elektrode verbunden ist;
einen Source-Anschluss, der elektrisch mit der Source-Elektrode verbunden ist;
und
einen Gate-Anschluss, der elektrisch mit der Gate-Elektrode verbunden ist.

4. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei
der Untertransistor eine Drain-Elektrode, eine Source-Elektrode und eine Gate-Elektrode aufweist,
wobei die Source-Elektrode des Untertransistors mit einer Source-Elektrode des Haupttransistors verbunden ist,
wobei die Drain-Elektrode des Untertransistors mit einer Gate-Elektrode des Haupttransistors verbunden ist, und
wobei die aktive Klemmschaltung aufweist:
einen Pull-Down-Widerstand, der zwischen der Source-Elektrode und der Gate-Elektrode des Untertransistors angeschlossen ist, und
einen Klemmkondensator, der zwischen einer Drain-Elektrode des Haupttransistors und der Gate-Elektrode des Untertransistors angeschlossen ist.

5. Halbleitermodul nach Anspruch 4, wobei
der erste Chip nicht die aktive Klemmschaltung aufweist, aber den Haupttransistor enthält, und
wobei der zweite Chip den Untertransistor, den Pull-Down-Widerstand und den Klemmkondensator aufweist.

6. Halbleitermodul nach Anspruch 5, wobei der Untertransistor, der Pull-Down-Widerstand und der Klemmkondensator in dem zweiten Chip elektrisch miteinander verbunden sind.

7. Halbleitermodul nach einem der Ansprüche 4 bis 6, wobei
der erste Chip aufweist:
ein Drain-Pad, das elektrisch mit der Drain-Elektrode des Haupttransistors verbunden ist, und
ein Source-Pad, das elektrisch mit der Source-Elektrode des Haupttransistors verbunden ist,
wobei das Drain-Pad und das Source-Pad in einer Dickenrichtung der Hauptdriftschicht gesehen in einer ersten Richtung getrennt voneinander angeordnet sind, und
wobei der erste Chip und der zweite Chip in der Dickenrichtung der Hauptdriftschicht gesehen in einer zweiten Richtung orthogonal zu der ersten Richtung getrennt voneinander angeordnet sind.

8. Halbleitermodul nach einem der Ansprüche 4 bis 7, wobei
der zweite Chip ein Halbleitersubstrat aufweist, das die Unterdriftschicht trägt,
wobei ein Source-Bereich auf einer Vorderseite der Unterdriftschicht ausgebildet und elektrisch mit der Source-Elektrode des Untertransistors verbunden ist, und
wobei die Drain-Elektrode des Untertransistors auf einer Rückseite des Halbleitersubstrats ausgebildet ist, die sich auf einer der Unterdriftschicht gegenüberliegenden Seite befindet.

9. Halbleitermodul nach einem der Ansprüche 4 bis 7, wobei
ein Drain-Bereich, der elektrisch mit der Drain-Elektrode des Untertransistors verbunden ist, und ein Source-Bereich, der elektrisch mit der Source-Elektrode des Untertransistors verbunden ist, getrennt auf einer Vorderseite der Unterdriftschicht angeordnet sind.

10. Halbleitermodul nach einem der Ansprüche 4 bis 9, wobei
der zweite Chip ein Pad aufweist, das über den Pull-Down-Widerstand mit der Gate-Elektrode des Untertransistors verbunden ist, und
wobei in einer Dickenrichtung der Unterdriftschicht gesehen mindestens einer von dem Pull-Down-Widerstand und dem Klemmkondensator an einer Position ausgebildet ist, die das Pad überlappt und näher an der Unterdriftschicht liegt als das Pad.

11. Halbleitermodul nach einem der Ansprüche 4 bis 9, wobei das Verbindungselement aufweist:
ein erstes Verbindungselement, das die Source-

Elektrode des Haupttransistors elektrisch mit der Source-Elektrode und der Gate-Elektrode des Untertransistors verbindet,
ein zweites Verbindungselement, das den Klemmkondensator elektrisch mit der Drain-Elektrode des Haupttransistors verbindet, und
ein drittes Verbindungselement, das die Gate-Elektrode des Haupttransistors und die Drain-Elektrode des Untertransistors elektrisch verbindet.

12. Halbleitermodul nach Anspruch 11, wobei das erste Verbindungselement, das zweite Verbindungselement und das dritte Verbindungselement jeweils aus einer Metallplatte gebildet sind.

13. Halbleitermodul nach Anspruch 11, wobei das erste Verbindungselement, das zweite Verbindungselement und das dritte Verbindungselement jeweils aus einer Metallplatte gebildet sind.

14. Halbleitermodul nach einem der Ansprüche 11 bis 13, wobei
der zweite Chip ein Kondensator-Pad aufweist, das elektrisch mit dem Klemmkondensator verbunden ist, und
das zweite Verbindungselement mit dem Kondensator-Pad verbunden ist.

15. Halbleitermodul nach einem der Ansprüche 1 bis 14, wobei der erste Chip erste Chips aufweist, die getrennt voneinander angeordnet sind, und wobei in einer Dickenrichtung des Verkapselungsharzes gesehen der zweite Chip von den ersten Chips in einer Richtung orthogonal zu einer Anordnungsrichtung der ersten Chips getrennt ist.

16. Halbleitermodul nach Anspruch 15, wobei der zweite Chip zweite Chips aufweist, die in der Anordnungsrichtung der ersten Chips getrennt voneinander angeordnet sind.

17. Halbleitereinheit, aufweisend:
das Halbleitermodul nach einem der Ansprüche 1 bis 16;
einen dritten Chip, der in dem Verkapselungsharz getrennt von dem ersten Chip und dem zweiten Chip angeordnet ist und eine Treiberschaltung aufweist, die zum Ansteuern des Haupttransistors eingerichtet ist; und
ein Steuerverbindungselement, das den dritten Chip elektrisch mit dem ersten Chip und dem zweiten Chip verbindet.

18. Halbleitereinheit nach Anspruch 17, wobei
der Haupttransistor und der Untertransistor jeweils eine Drain-Elektrode, eine Source-Elektrode und eine Gate-Elektrode aufweisen, und
wobei das Steuerverbindungselement die Treiberschaltung, die Drain-Elektrode des Untertransistors und die Gate-Elektrode des Haupttransistors verbindet.

Es folgen 31 Seiten Zeichnungen

Anhängende Zeichnungen




Fig.1




10
64
60
20
71
20s
PG1
AD1
20r
53 (50)
62
61
72
30s
41D
51 (50)
AD2
30r
30
63

Fig.2


y
z
x




10
60
66
52
(50)
81
PD1
71
53
(50)
62
20s
PG1
AD1
PS1
20r
82
51
(50)
61
65

Fig.3


x
z
y




Fig.4



20
21
29
21D
28B
25
26
24
23
22
28
21SC
21SB
27r
27s
27B
27C
27
27A
21G
21S
28A
21SA
x
z
y

Fig.5



30
49C
46A
49A
41
41G
30s
48
46
47
49A
46A
41T
49C
41S
49B
30r
41D
44
45
x
z
y

Fig.6





Fig.7

Fig.8







Fig.9

Fig.10


Zeit
t1
t2
Hoch
Niedrig
Drain-Source Spannung des Haupttransistors (V)
Hoch
Niedrig
Gate-Source Spannung des Haupttransistors (V)
Hoch
Niedrig
Gate-Source Spannung des Klemmtransistors (V)



100
110
20s
110b
21T
F13
20
121 (120)
122 (120)
PSM
PD
110c
110d
PSS
124 (120)
PG
123 (120)
PA
PB
PC
110a
30
F13
y
x
z

Fig.11

Fig.12



100
110
110b
21T
20
131
113
114
132
PD
PSM
110c
110d
PSS
115
133
PG
134
PA
PB
116
135
PC
110a
30
y
x
z

Fig.13



100
110
110b
112
111
114
122 (120)
110s
110r
PSM
132
124 (120)
AD1
115
133
PSS
PG
116
123
(120)
134
AD2
PC
135
110a
y
z
x

Fig.14




30
30d
140
155
40
142
41T
41
30b
30a
154
F15
141
143
152
151
42Q
153
43Q
F15
42
42P
43P
43
30c
x
y
z

Fig.15


30
49B
151
42
42P
PA
49A
42Q
152
43P
43R
153
49A
43Q
141
46B
43
143
41D
41G
41S
48
142
41G
46B
49A
41D
141
154
41
47
PB
140
z



200
110
20
110b
F18
PD
131
211
F17
PD
PG
110c
134
213
210
PA
PC
F18
PB
30
110a
110d
132
212
PS
F17
PS
x
y
z

Fig.16




200
110
212 (210)
110d
112
111
136
132
20s
20r
221
PD
135
220
AD1
110s
131
20
110r
110c
x
z
y

Fig.17

Fig.18


200
110
110b
112
111
136
212 (210)
PS
220
211 (210)
PD
221
AD1
135
212 (210)
PB
AD2
110s
231
110r
30
110a
230
y
z
x



400
350b
350
20B (20)
20A (20)
PD
PS
PG
PA
PB
PC
311
312
310
300
30A (30)
30B (30)
350c
350d
351
350a
y
x
z

Fig.19



400
20A (20)
PS
350b
321 (320)
20B (20)
350
323 (320)
322 (320)
PD
PG
324 (320)
PS
PD
PG
PS
PC
PB
PA
PA
311
325 (320)
300
PC
PB
300
30A (30)
30B (30)
312
312
312
350c
350d
351
326
310
326
326
350a
y
x
z

Fig.20



400
20A (20)
361
350b
333
F23
362
20B (20)
350
332
331
F22
F22
363
364
311
300
300
30A (30)
312
312
312
30B (30)
334
334
350c
350d
310
334
350a
F23
370
y
x
z

Fig.21

Fig.22




400
300
353
20B (20)
350d
352
351
350
332
366
362
PS
AD1
350s
323
333
321
350r
322
370
365
361
PD
AD1
350r
331
380
20A (20)
350c
x
z
y

Fig.23


400
353
20B (20)
350b
352
351
350
323
(320)
366
362
PS
332
AD1
333
PD
PG
321
(320)
350r
325
(320)
PC
367
AD2
30B
(30)
364
312
350s
AD3
370
310r
310s
310
380
350a
y
z
x



400
331
333
332
21A
21B
21D
21S
21G
N
42P
42
42Q
41
41D
41S
41G
43P
43
43Q
40A
40B
311
334

Fig.24




Fig.25




Fig.26




10
81
82
21
21D
21S
21G
42
42P
42Q
41
41D
41S
41G
43
43P
43Q
40
502
501
500
83

Fig.27

Fig.28






10
81
82
21
21D
21S
21G
42
42P
42Q
41
41D
41S
41G
43
43P
43Q
40
511
512
510
83

Fig.29

Fig.30


10
81
82
21
21D
21S
21G
42
42P
420
41
41D
41S
41G
43
43P
43Q
40
521
522
523
520
83




Fig.31

 Das Dokument wurde durch die Firma Luminess hergestellt.