

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7554523号
(P7554523)

(45)発行日 令和6年9月20日(2024.9.20)

(24)登録日 令和6年9月11日(2024.9.11)

(51)国際特許分類

F I

G 0 9 G 3/32 (2016.01)

G 0 9 G 3/32 A

G 0 9 G 3/20 (2006.01)

G 0 9 G 3/20 6 1 1 A

G 0 9 G 3/20 6 2 4 B

G 0 9 G 3/20 6 3 1 A

G 0 9 G 3/20 6 3 1 H

請求項の数 13 (全15頁) 最終頁に続く

(21)出願番号 特願2023-560744(P2023-560744)

(86)(22)出願日 令和4年3月30日(2022.3.30)

(65)公表番号 特表2024-513859(P2024-513859
A)

(43)公表日 令和6年3月27日(2024.3.27)

(86)国際出願番号 PCT/EP2022/058460

(87)国際公開番号 WO2022/207730

(87)国際公開日 令和4年10月6日(2022.10.6)

審査請求日 令和5年11月22日(2023.11.22)

(31)優先権主張番号 2103309

(32)優先日 令和3年3月31日(2021.3.31)

(33)優先権主張国・地域又は機関
フランス(FR)

早期審査対象出願

(73)特許権者 515113307

アルディア

フランス 3 8 1 3 0 エシロル パルク

ダント レプリセ サド ギャラクシ ルー

デ メリディアン 1 0

(74)代理人 100114557

弁理士 河野 英仁

(74)代理人 100078868

弁理士 河野 登夫

(72)発明者 メルシェ, フレデリック

フランス共和国 3 8 5 0 0 クブルヴィ

ー, アレ ド ラ リュジニエール 1 6 1

審査官 武田 悟

最終頁に続く

(54)【発明の名称】 発光ダイオードを有する表示画素

(57)【特許請求の範囲】

【請求項1】

ディスプレイスクリーンのための表示画素であって、

少なくとも1つの発光ダイオードと、

第1の導電性パッド、第2の導電性パッド、第3の導電性パッド及び第4の導電性パッドと、

前記第1の導電性パッドと前記第2の導電性パッドとの間で受ける第1の電源電圧で少なくとも部分的に電力供給され、前記第3の導電性パッドと前記第2の導電性パッドとの間で受信して前記第1の電源電圧より高い第2の電源電圧と前記第1の電源電圧より低い第3の電圧との間で交互に生じる第1の二値信号が前記第3の電圧の状態を示す各第1のパルス中に前記第4の導電性パッドで受信する第2の二値信号の値に基づきデジタル信号を決定して、前記デジタル信号から前記発光ダイオードを駆動するように構成されている駆動回路と

を備えており、

前記発光ダイオードのアノードが前記第2の導電性パッド及び前記第3の導電性パッドの一方に連結されており、前記発光ダイオードのカソードが前記第2の導電性パッド及び前記第3の導電性パッドの他方に連結されている表示画素。

【請求項2】

前記駆動回路は、前記デジタル信号からパルス幅変調によって前記発光ダイオードを駆動するように構成されている、請求項1に記載の表示画素。

10

20

【請求項 3】

前記第 1 の導電性パッド、前記第 2 の導電性パッド、前記第 3 の導電性パッド及び前記第 4 の導電性パッドのみを備えている、請求項 1 又は 2 に記載の表示画素。

【請求項 4】

前記駆動回路は、前記第 1 の二値信号が前記第 3 の電圧の状態を示す第 2 のパルスで前記発光ダイオードをオン又はオフするように構成されている、請求項 1 ~ 3 のいずれか 1 つに記載の表示画素。

【請求項 5】

前記駆動回路は、前記第 2 の二値信号に基づき、前記デジタル信号のビットを示す第 3 の二値信号、及び前記第 3 の二値信号を送るタイミングを示すクロック信号を決定するように構成されている、請求項 1 ~ 4 のいずれか 1 つに記載の表示画素。

10

【請求項 6】

前記駆動回路は、前記第 3 の二値信号に基づき各第 1 のパルスの中に決定される前記デジタル信号を記憶するための回路を有している、請求項 5 に記載の表示画素。

【請求項 7】

前記第 2 の二値信号は、同一の継続時間の第 3 のパルス、及び各第 3 のパルスの継続時間より長い同一の継続時間の第 4 のパルスの組合せを含むように構成されており、

前記駆動回路は、前記第 3 のパルス及び前記第 4 のパルスと同一のパルスで前記クロック信号を送って、一連の前記第 3 のパルス及び前記第 4 のパルスに応じて第 1 の状態又は第 2 の状態に等しい前記第 3 の二値信号を送るように構成されている、請求項 5 又は 6 に記載の表示画素。

20

【請求項 8】

請求項 1 ~ 7 のいずれか 1 つに記載の表示画素のアレイを備えており、

前記表示画素毎に、前記第 1 の導電性パッド及び前記第 2 の導電性パッド間に前記第 1 の電源電圧を供給して、前記第 3 の導電性パッド及び前記第 2 の導電性パッド間に前記第 1 の二値信号を供給して、前記第 4 の導電性パッドに前記第 2 の二値信号を供給するための供給回路を更に備えている、ディスプレイスクリーン。

【請求項 9】

前記供給回路は、前記第 1 の導電性パッドを実質的に一定の第 1 の電位に維持して、前記第 2 の導電性パッドを実質的に一定の第 2 の電位に維持して、前記第 3 の導電性パッドを第 1 の値及び第 2 の値間で交互に生じる第 3 の電位で維持するように構成されており、

30

前記第 1 の値は前記第 1 の電位より大きく、前記第 2 の値は前記第 2 の電位と等しいか、又は前記第 1 の値は前記第 1 の電位と等しく、前記第 2 の値は前記第 2 の電位より小さい、請求項 8 に記載のディスプレイスクリーン。

【請求項 10】

前記供給回路は、0 電圧に等しい前記第 3 の電圧を供給するように構成されている、請求項 8 又は 9 に記載のディスプレイスクリーン。

【請求項 11】

前記供給回路は、2 つの電位間で交互に生じる前記第 2 の二値信号を供給するように構成されており、前記 2 つの電位間の絶対値の差が、前記第 1 の電源電圧より小さい、請求項 8 ~ 10 のいずれか 1 つに記載のディスプレイスクリーン。

40

【請求項 12】

前記供給回路は、画像を表示するために、第 1 の継続時間を有して前記第 3 の電圧の状態を示す前記第 1 のパルスと、前記第 1 の継続時間より短い第 2 の継続時間を夫々有する一連の第 2 のパルスとを有する前記第 1 の二値信号を供給するように構成されている、請求項 8 ~ 11 のいずれか 1 つに記載のディスプレイスクリーン。

【請求項 13】

2 対の連続する第 2 のパルス間の継続時間が増加又は減少する、請求項 12 に記載のディスプレイスクリーン。

【発明の詳細な説明】

50

【技術分野】

【0001】

本開示は、発光ダイオードを含む表示画素を備えたディスプレイスクリーンに関する。

【背景技術】

【0002】

画像の画素は、ディスプレイスクリーンによって表示される画像の単位素子に相当する。カラー画像を表示するために、ディスプレイスクリーンは一般に、画像の各画素を表示すべく表示サブ画素とも称される少なくとも3つの要素を備えており、これらの要素は実質的に単一色（例えば赤色、緑色及び青色）で放射光を夫々放射する。3つの表示サブ画素によって放射される放射光を重ね合わせることにより、表示画像の画素に対応する色付けの感覚が観察者に与えられる。この場合、画像の画素を表示するために使用される3つの表示サブ画素によって形成される集合体がディスプレイスクリーンの表示画素と称される。各表示サブ画素は、光源、特に発光ダイオードを有してもよい。

10

【0003】

表示画素はアレイ状に分散してもよく、各表示画素はアレイの行（又はライン）と列との交点に配置される。一般に、表示画素の各行が連続して選択され、選択された行の表示画素が、所望の画像画素を表示すべくプログラミングされる。

【0004】

アクティブアレイは、各行が、 $T = T_{\text{frame}} / N$ （ここで T_{frame} は画像の継続時間であり、 N はスクリーンのライン数である）の間だけアクティブになるパッシブと称されるアレイとは対照的に、画像の継続時間全体に亘って全ての画素行をアクティブに維持し得るスクリーン駆動構成である。このため、ディスプレイスクリーンの輝度を上げることができる。更に、アレイの制御ラインに低い電圧レベル又は電流レベルを送ることができ、このため、より大きなデータフローを表示することができる。

20

【発明の概要】

【発明が解決しようとする課題】

【0005】

電子回路上に形成されるマイクロメートルサイズの発光ダイオードに基づくスクリーンでは、発光ダイオードの固有輝度が高いため、発光ダイオード回路の大きさは一般に画像画素の大きさより小さい。従って、使用される解決策の1つは、これらの単位発光ダイオードを、駆動電子部品を含む（パネルとも称される）支持体上に堆積させることである。別の解決策では、発光ダイオード及び発光ダイオードを制御するための回路を備えた表示画素を使用する。このような表示画素はスマートピクセルと称される。このため特に、表示画素の発光ダイオードの制御電子回路の大部分が表示画素に埋め込まれるので、アクティブアレイの形成を簡略化することができる。国際公開第2018/185433号パンフレットの文献にスマートピクセルの例が記載されている。

30

【0006】

スマートピクセルでは、スマートピクセルを支持体に電氣的に接続するために使用されるスマートピクセルの導電性パッドの数によって、特にこれらの導電性パッドの最小サイズ及びこれらの導電性パッド間に設けられる最小スペースにより、スマートピクセルの大きさが決められる。導電性パッドの数を制限するために、表示画素に1つの電源電圧を供給することが知られており、各表示画素は、特に制御電子回路の部品にバイアスをかけるために一又は複数の低下した電源電圧を内部で発生させる。

40

【0007】

表示画素の静的消費電力は、表示画素が光を放射しないときに表示画素によって消費される電力に相当する。このような電力は、部品の漏れ電流又は表示画素の制御回路の内部動作に必要な電流で構成される場合がある。スマートピクセルでは、静的消費電力の大部分は、スマートピクセル内の電源電圧の発生に起因する。

【0008】

スマートピクセル内で電源電圧を発生させないように、各スマートピクセルに追加の導

50

電性パッドを設けて、低下した電源電圧をスマートピクセルに供給する構成が構想されてもよい。しかしながら、このため、スマートピクセルの大きさを増大させる場合があり、これは望ましくない。

【0009】

ディスプレイスクリーンの表示画素の数を増加させる傾向がある。従って、表示画素の静的消費電力が重要な要素になる場合がある。実際、解像度が2,160 × 3,840 の表示画素を有するいわゆる4Kディスプレイスクリーンでは、ディスプレイスクリーンの静的消費電力は150 Wを超える場合がある。

【0010】

ディスプレイスクリーンの静的消費電力を減らす必要性がある。

10

【0011】

実施形態の目的は、発光ダイオードを備えた既存のディスプレイスクリーンの不利点の全て又は一部を克服する発光ダイオードを備えたディスプレイスクリーンを提供することである。

【0012】

実施形態の別の目的は、表示画素と表示画素の支持体との相互接続部の数を制限して、表示画素が200 μm未満の大きさを有することである。

【課題を解決するための手段】

【0013】

実施形態は、ディスプレイスクリーンのための表示画素であって、少なくとも1つの発光ダイオードと、前記発光ダイオードを駆動するための駆動回路と、第1の導電性パッド、第2の導電性パッド、第3の導電性パッド及び第4の導電性パッドとを備えており、前記駆動回路は、前記第1の導電性パッドと前記第2の導電性パッドとの間で受ける第1の電源電圧で少なくとも部分的に電力供給され、前記発光ダイオードは、前記第3の導電性パッドと前記第2の導電性パッドとの間で受信して前記第1の電源電圧より高い第2の電源電圧と前記第1の電源電圧より低い第3の電圧との間で交互に生じる第1の二値信号で電力供給され、前記駆動回路は、前記第3の電圧における前記第1の二値信号の各第1のパルス中に前記第4の導電性パッドで受信する第2の二値信号の値に基づきデジタル信号を決定して、前記デジタル信号から前記発光ダイオードを制御するように構成されている、表示画素を提供する。

20

【0014】

実施形態によれば、前記駆動回路は、前記デジタル信号からパルス幅変調によって前記発光ダイオードを制御するように構成されている。

【0015】

実施形態によれば、前記表示画素は、前記第1の導電性パッド、前記第2の導電性パッド、前記第3の導電性パッド及び前記第4の導電性パッドのみを備えている。

【0016】

実施形態によれば、前記駆動回路は、前記第3の電圧における前記第1の二値信号の第2のパルスの周期で前記発光ダイオードをオン又はオフするように構成されている。

【0017】

実施形態によれば、前記駆動回路は、前記第2の二値信号に基づきクロック信号及び第3の二値信号を決定するように構成されている。

40

【0018】

実施形態によれば、前記駆動回路は、前記第3の二値信号に基づき各第1のパルス間に決定されるバイナリデータを記憶するための回路を有している。

【0019】

実施形態によれば、前記第2の二値信号は、同一の継続時間の第3のパルス、及び各第3のパルスの継続時間より長い同一の継続時間の第4のパルスの組合せを含むように構成されており、前記駆動回路は、前記第3のパルス及び前記第4のパルスと同一の周期で前記クロック信号を送って、一連の前記第3のパルス及び前記第4のパルスに応じて第1の

50

状態又は第 2 の状態に等しい前記第 3 の二値信号を送るように構成されている。

【 0 0 2 0 】

実施形態は、既に定義されているような表示画素のアレイを備えており、前記表示画素毎に、前記第 1 の導電性パッド及び前記第 2 の導電性パッド間に前記第 1 の電源電圧を供給して、前記第 3 の導電性パッド及び前記第 2 の導電性パッド間に前記第 1 の二値信号を供給して、前記第 4 の導電性パッドに前記第 2 の二値信号を供給するための供給回路を更に備えている、ディスプレイスクリーンを更に提供する。

【 0 0 2 1 】

実施形態によれば、前記供給回路は、前記第 1 の導電性パッドを実質的に一定の第 1 の電位に維持して、前記第 2 の導電性パッドを実質的に一定の第 2 の電位に維持して、前記第 3 の導電性パッドを第 1 の値及び第 2 の値間で交互に生じる第 3 の電位で維持するように構成されており、前記第 1 の値は前記第 1 の電位より大きく、前記第 2 の値は前記第 2 の電位と等しいか、又は前記第 1 の値は前記第 1 の電位と等しく、前記第 2 の値は前記第 2 の電位より小さい。

【 0 0 2 2 】

実施形態によれば、前記供給回路は、0 電圧に等しい前記第 3 の電圧を供給するように構成されている。

【 0 0 2 3 】

実施形態によれば、前記供給回路は、2 つの電位間で交互に生じる前記第 2 の二値信号を供給するように構成されており、前記 2 つの電位間の絶対値の差が、前記第 2 の電源電圧より小さい。

【 0 0 2 4 】

実施形態によれば、前記供給回路は、画像を表示するために、第 1 の継続時間の前記第 3 の電圧における前記第 1 のパルスと、前記第 1 の継続時間より短い第 2 の継続時間を夫々有する一連の第 2 のパルスとを有する前記第 1 の二値信号を供給するように構成されている。

【 0 0 2 5 】

実施形態によれば、2 対の連続する第 2 のパルス間の継続時間が増加又は減少する。

【 図面の簡単な説明 】

【 0 0 2 6 】

前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない例として与えられる以下の具体的な実施形態に詳細に記載されている。

【 0 0 2 7 】

【 図 1 】ディスプレイスクリーンの既知の例を部分的且つ概略的に示す図である。

【 図 2 】表示画素の既知の例を非常に概略的に示す断面図である。

【 図 3 】図 2 の表示画素を示す底面図である。

【 図 4 】図 2 の表示画素の既知の例を示すブロック図である。

【 図 5 】図 4 の表示画素の信号の既知の例を示すタイミング図である。

【 図 6 】ディスプレイスクリーンの本発明に係る実施形態を部分的且つ概略的に示す図である。

【 図 7 】図 6 のディスプレイスクリーンの表示画素の本発明に係る実施形態を示すブロック図である。

【 図 8 】図 7 の表示画素の信号を示すタイミング図である。

【 図 9 】図 6 のディスプレイスクリーンの表示画素の本発明に係る別の実施形態を示すブロック図である。

【 図 1 0 】図 9 の表示画素の信号を示すタイミング図である。

【 発明を実施するための形態 】

【 0 0 2 8 】

様々な図には、同様の特徴が同様の参照符号によって示されている。特に、様々な実施形態で共通の構造的特徴及び / 又は機能的特徴は、同じ参照符号を有してもよく、同一の

10

20

30

40

50

構造的特性、寸法的特性及び材料的特性を有してもよい。明瞭化のために、本明細書に記載されている実施形態の理解に有用なステップ及び要素のみが示されて詳細に記載されている。

【0029】

以下の記載では、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する用語、又は「水平方向」、「垂直方向」などの方向を限定する用語を参照するとき、この用語は、特に指定されていない場合、図面の向き又は通常の使用位置にあるディスプレイスクリーンを指す。

【0030】

特に示されていない場合、共に接続された2つの要素について言及する場合、これは、導体以外のいかなる中間要素も無しの直接接続を表し、共に連結された2つの要素について言及する場合、これは、これら2つの要素が接続され得るか又は一若しくは複数の他の要素を介して連結され得ることを表す。更に、第1の一定の状態、例えば「0」と示される低状態と第2の一定の状態、例えば「1」と示される高状態との間で交互に生じる信号が、「二値信号」と称される。同一の電子回路の異なる二値信号の高状態及び低状態は異なってもよい。実際、二値信号は、高状態又は低状態で完全に一定でなくてもよい電圧又は電流に対応してもよい。更に、以下の記載では、MOSトランジスタのソース及びドレインは、絶縁ゲート型電界効果トランジスタ又はMOSトランジスタの「電力端子」と称される。

【0031】

更に、特に示されていない場合、導電性パッドの電圧について言及する場合、前記導電性パッドの電位と基準電位、例えば0Vとみなされる接地との差が考慮される。

【0032】

「約」、「略」、「実質的に」及び「程度」という表現は、特に指定されていない場合、該当する値の10%の範囲内、好ましくは5%の範囲内を表す。更に、「実質的に一定」という表現は、基準値に対する経時的な10%未満の変化を意味する。

【0033】

図1は、ディスプレイスクリーン10の既知の例を部分的且つ概略的に示す。ディスプレイスクリーン10は、例えばM行及びN列に配置された表示画素 $12_{i,j}$ を備えており、Mは1~8,000の範囲の整数であり、Nは1~16,000の範囲の整数であり、iは1~Mの範囲の整数であり、jは1~Nの範囲の整数である。例として、図1ではM及びNは6である。各表示画素 $12_{i,j}$ は、電極 14_i を介して低基準電位源Gnd、例えば接地に接続されており、電極 16_j を介して高基準電位源Vccに接続されている。例として、電極 14_i は、図1の行に沿って整列しているように示されており、電極 16_j は、図1の列に沿って整列しているように示されており、逆の配置が可能である。ディスプレイスクリーンの電源電圧は、高基準電位Vccと低基準電位Gndとの間の電圧に相当する。電源電圧は、特に発光ダイオードの配置及び発光ダイオードの製造技術に応じて決められる。例として、電源電圧は4V~5V程度であってもよい。

【0034】

行毎に、行内の表示画素 $12_{i,j}$ は行電極 18_i に接続されている。列毎に、列内の表示画素 $12_{i,j}$ は列電極 20_j に接続されている。ディスプレイスクリーン10は、行電極 18_i に接続されている選択回路22を備えており、選択回路22は、各行電極 18_i に選択・タイミング信号Com_iを供給するように適合されている。ディスプレイスクリーン10は、列電極 20_j に接続されているデータ供給回路24を備えており、データ供給回路24は、各列電極 20_j にデータ信号Data_jを供給するように適合されている。選択回路22及びデータ供給回路24は、例えばマイクロプロセッサを含む回路26によって制御される。

【0035】

図2は、表示画素 $12_{i,j}$ の既知の例を非常に概略的に示す断面図であり、図3は、表示画素 $12_{i,j}$ を示す底面図である。各表示画素 $12_{i,j}$ は、表示回路32で覆われた制御回路30

10

20

30

40

50

を有している。表示回路32は少なくとも1つの発光ダイオードLED、好ましくは少なくとも3つの発光ダイオードLEDを有している。表示画素は、下面34、及び下面34と反対側の上面35を有しており、下面34及び上面35は平面で平行であることが好ましい。制御回路30は、図2に示されていない導電性パッド36を下面34に更に有している。制御回路30は、電子部品、特にMOSトランジスタとも称される絶縁ゲート型電界効果トランジスタ、又はTFTとも称される薄膜トランジスタを有する集積回路に相当してもよい。表示回路32は、発光ダイオードLED及びこれらの発光ダイオードLEDの導電素子のみを有しており、制御回路30は、表示回路32の発光ダイオードLEDを制御するのに必要な全ての電子部品を有していることが好ましい。変形例として、表示回路32は、発光ダイオードLEDに加えて他の電子部品を更に有してもよい。発光ダイオードLEDは、平面層の積層体を有する平面発光ダイオードとも称される二次元発光ダイオード、又はアクティブ領域で覆われた三次元半導体素子を夫々有する三次元発光ダイオードであってもよい。図2では、発光ダイオードがコモンアノードに接続されているように示されている。しかしながら、発光ダイオードLEDを別の構成に応じて配置することが望ましい場合がある。例として、発光ダイオードはコモンカソードと接続されてもよく、又は互いに独立して接続されてもよい。

10

【0036】

実施形態によれば、表示画素 $12_{i,j}$ は、第1の波長、第2の波長及び第3の波長で光を放射する3つの表示サブ画素を有している。実施形態によれば、第1の波長は青色の光に対応し、430 nm ~ 490 nmの範囲内にある。実施形態によれば、第2の波長は緑色の光に対応し、510 nm ~ 570 nmの範囲内にある。実施形態によれば、第3の波長は赤色の光に対応し、600 nm ~ 720 nmの範囲内にある。

20

【0037】

各導電性パッド36は、図2に概略的に示されている電極 14_i 、 16_j 、 18_i 、 20_j の内の1つに接続されるように構成されている。第1の導電性パッド36は低基準電位源Gndに接続されている。第2の導電性パッドは高基準電位源Vccに接続されている。第3の導電性パッド36は、行電極 18_i に接続されており、選択・タイミング信号Com_iを受信する。第4の導電性パッド36は、列電極 20_j に接続されており、データ信号Data_jを受信する。導電性パッド36の大きさ及び下面34上における導電性パッド36の配置は、表示画素 $12_{i,j}$ の設計規則及びディスプレイスクリーン10の表示画素 $12_{i,j}$ を組み立てる方法によって特に決定される。

30

【0038】

図4は、ディスプレイスクリーン10の表示画素 $12_{i,j}$ の既知の例を示すブロック図である。図4には、各ブロックの上に、ブロックの電子部品に電力を供給するために使用される電源電圧が示されている。

【0039】

例によれば、表示画素 $12_{i,j}$ は少なくとも3つの発光ダイオードを有しており、1つの発光ダイオードLEDが図4に示されている。各発光ダイオードLEDは、例えばMOSトランジスタを含む制御可能な電流源CSに直列接続されている。この例では、発光ダイオードLED毎に、発光ダイオードLEDのアノードは、例えば高基準電位Vccを受ける導電性パッド36に連結されており、発光ダイオードLEDのカソードは、例えば制御可能な電流源CSの端子に接続されており、制御可能な電流源CSの他の端子は、低基準電位Gndを受ける導電性パッド36に接続されている。

40

【0040】

表示画素 $12_{i,j}$ は、制御可能な電流源CSを駆動するための駆動回路40を更に有している。駆動回路40は、MOSトランジスタなどの電子部品を特に有してもよい。駆動回路40の電子部品に電力を供給するために4V未満、例えば1V又は1.8V程度の低下した電源電圧を使用することが望ましい場合があり、この低下した電源電圧は、例えばMOSトランジスタの電力端子間に印加され得る電圧に相当する。このため、表示画素 $12_{i,j}$ は、特に駆動回路40の電力供給に使用される低下した電源電圧Vddを電源電圧Vccから供給する

50

ための回路42 (Vdd 発生) を有している。回路42は、例えば分圧器を有している。

【0041】

実施形態によれば、各表示画素 $12_{i,j}$ の導電性パッド36の内の1つで受信する選択・タイミング信号 Com_i は、低状態「0」と高状態「1」との間で交互に生じる二値信号であり、低状態は低基準電位Gndに対応し、高状態「1」は、低下した電源電圧Vddより低い、例えば略1Vの低電圧に対応する。データ信号 $Data_j$ は、低状態「0」と高状態「1」との間で交互に生じる二値信号であり、低状態は低基準電位Gndに対応し、高状態「1」は、低下した電源電圧Vddより低い、例えば略1Vの低電圧に対応する。

【0042】

駆動回路40は、データ信号 $Data_j$ を受信する導電性パッド36に接続されてデータ信号 $Data_j$ からクロック信号Clk及びデータDataを供給する回路44 (Clk及びDataの分離) を有している。駆動回路40は、選択・タイミング信号 Com_i を受信する導電性パッド36に接続されて信号Clk及び信号Dataを受信する回路46 (モード選択) を有しており、回路46は、信号Clk及び信号Dataを記憶回路48 (カラーデータレジスタ) に供給するか、又は各発光ダイオードLEDに関連付けられている制御可能な電流源CSを制御するための回路50 (LED駆動部) にPWM信号を供給するように構成されている。記憶回路48は、表示する画像画素を表すカラー信号R、カラー信号G及びカラー信号Bを記憶するように構成されている。回路50は、発光ダイオードLEDに接続されている制御可能な電流源CSを、カラー信号R、カラー信号G、カラー信号B及び信号PWMから得られる信号I_red、信号I_green及び信号I_blueで制御するように適合されている。

【0043】

以下に記載されるように、表示画素 $12_{i,j}$ 毎の導電性パッド36の数を制限するために、データ信号 $Data_j$ により、クロック信号と、第1の波長、第2の波長及び第3の波長の放射光に求められる光強度を表すカラー信号R、カラー信号G及びカラー信号Bとの両方を各表示画素 $12_{i,j}$ によって決定することが可能になる。

【0044】

図5は、ディスプレイスクリーン10に画像を表示している間、図4に示されている構造を有する表示画素 $12_{i,j}$ によって受信する信号のタイミング図である。

【0045】

電位Vcc及び電位Gndは実質的に一定である。表示される新しい画像の画像画素は、ランク1の行からランクMの行まで連続して表示される。ディスプレイスクリーン10の同一行における2つの連続した選択の間の継続時間をフレーム継続時間Tと称する。信号 Com_i のタイミング図は、経時的にずれるものの、信号 Com_1 のタイミング図と同様であると分かった上で、信号 Com_1 及び信号 $Data_1$ のタイミング図をランク1の行について詳述する。ランク1の行の表示画素 $12_{1,j}$ (jは1~Nの範囲内である) による新たな画像画素の表示には、第1の段階P1及びその後の第2の段階P2が含まれる。第1の段階P1中、データ信号 $Data_j$ が、ランク1の行の各表示画素 $12_{1,j}$ に送信される。データ信号 $Data_1$ のみが図5に示されている。第2の段階P2中、各表示画素 $12_{1,j}$ の発光ダイオードは、データ信号 $Data_j$ に基づいて決定されるカラー信号R、カラー信号G及びカラー信号Bに基づき制御される。

【0046】

第1の段階P1中、選択・タイミング信号 Com_1 は状態「1」に設定される。長時間に亘る選択・タイミング信号 Com_1 の状態「1」への設定は、ランク1の行の各表示画素 $12_{1,j}$ の回路46によって検出されるため、この行の表示画素 $12_{1,j}$ の選択を可能にする一方、他の行の表示画素は選択されない。第1の段階P1中、データ信号 $Data_j$ は列電極 20_j に送信される。表示画素 $12_{1,j}$ 毎に、回路44はデータ信号 $Data_j$ のパルスに基づいてクロック信号Clk及びデータDataを決定する。例として、データ信号 $Data_j$ の各パルスは、第1の継続時間又は第1の継続時間より長い第2の継続時間を有してもよい。信号Clkは、立上りエッジがデータ信号 $Data_j$ のパルスの立上りエッジと起こり得る一定のずれの範囲内で一致する同一の継続時間の一連のパルスに相当してもよい。データDataは、信号 $Data_j$ のパ

ルスが第1の継続時間を有するとき状態「0」であり、信号Data_jのパルスが第2の継続時間を有するとき状態「1」である二値信号に相当してもよい。状態「1」で信号Com_iによって選択される回路46は、ビットが信号Dataの連続する値によって与えられるデジタル信号R、デジタル信号G及びデジタル信号Bの形態で回路50に記憶されるデータDataをクロック信号Clkの周期で送る。行の第1の期間P1の終了は、次の行の第1の期間P1の開始に相当する。

【0047】

実施形態によれば、表示画素12_{i,j}の発光ダイオードはパルス幅変調又はPWM制御によって制御される。このために、第2の段階P2中、選択・タイミング信号Com₁は、状態「1」の一連のパルスの繰り返しを示し、これらのパルスは、発光ダイオードLEDをパルス幅変調によって制御するための回路50の動作をクロックすべくランク1の行の各表示画素12_{i,j}の回路46によって回路50に（信号PWMとして）送られる。連続するパルスの数は、デジタル信号R、デジタル信号G及びデジタル信号Bの夫々のビット数に相当する。例として、電流源CSがMOSトランジスタに対応する場合、このトランジスタは、最上位ビットから開始してカラー信号R、カラー信号G又はカラー信号Bの各ビットの値「0」又は値「1」に応じてPWMパルスの周期でオン又はオフされ、このトランジスタは、信号Com₁の次のパルスまでオン又はオフに維持される。信号Com₁の2つの連続するパルス間の継続時間は毎回2で除算されるため、発光ダイオードがオンされる全継続時間はカラー信号R、カラー信号G又はカラー信号Bの値に応じて決定される。信号Com₁の一連のパルスは、ランク1の行の次の第1の段階P1まで繰り返され、図5の例として1回の繰り返しが示されている。

【0048】

表示画素12_{i,j}の静的消費電力のかなりの部分は、駆動回路40のMOSトランジスタ以外の電子部品、特に低下した電源電圧V_{dd}を供給するための回路42によるものである。現在、ディスプレイスクリーン10の表示画素12_{i,j}の数を増加させる傾向がある。従って、表示画素の静的消費電力が重要な要素になる場合がある。実際、解像度が2,160×3,840の表示画素を有するいわゆる4Kディスプレイスクリーンでは、ディスプレイスクリーン10の静的消費電力は150Wを超える場合がある。

【0049】

低下した電源電圧V_{dd}を表示画素12_{i,j}内で発生させないように、表示画素12_{i,j}に追加の高基準電位V_{dd}を供給すべく図3に示されている導電性パッドに加えて追加の導電性パッド36を各表示画素12_{i,j}に設ける構成が構想される場合がある。しかしながら、表示画素12_{i,j}の横寸法を増大させることなく追加の導電性パッド36を追加することができない場合があり、これは望ましくない。

【0050】

本発明に係る実施形態によれば、導電性パッド36の内の1つが高電源電圧V_{cc}を受けるために使用され、別の導電性パッド36が、導電性パッド36の総数を変更することなく、低下した電源電圧V_{dd}を受けるために使用される。このため、低下した電源電圧を各表示画素12_{i,j}内で発生させなくなり、ディスプレイスクリーンの静的消費電力が減少する。更に、表示画素12_{i,j}の横寸法は変更されなくてもよい。しかしながら、同一数の導電性パッド36を用いて作動させるために、表示画素12_{i,j}の駆動回路40の構造が変更され、表示画素12_{i,j}に供給される信号の一部が変更される。

【0051】

図6は、ディスプレイスクリーン60の実施形態を部分的且つ概略的に示す。ディスプレイスクリーン60は、電極16_j（jは1～Nの範囲内である）が低下した電源電圧V_{dd}を供給する点、及び行電極18_i（iは1～Mの範囲内である）がタイミング信号の一部を含む高電源電圧V_{cc}を供給する点を除いて、図1のディスプレイスクリーン10の全ての要素を備えている。ディスプレイスクリーン10と同様に、列電極20_jがデータ信号Data_jを供給して、電極14_iが低基準電位を供給する。

【0052】

10

20

30

40

50

図7は、ディスプレイスクリーン60の表示画素 $12_{i,j}$ の例を示すブロック図である。ディスプレイスクリーン60の表示画素 $12_{i,j}$ は、低下した電源電圧 V_{dd} を供給するための回路42を備えない点、及び、信号 V_{cc_i} のパルスを検出して選択・タイミング信号 Com_i を選択回路46に供給するための回路62(V_{cc} パルス検出)を更に備えている点を除いて、図4に示されているディスプレイスクリーン10の表示画素 $12_{i,j}$ の構造と同一の構造を有する。低下した電源電圧 V_{dd} は、導電性パッド36の内の1つによって直接供給される。

【0053】

図8は、ディスプレイスクリーン60に画像を表示している間、図7に示されている構造を有する表示画素 $12_{i,j}$ によって受信する信号のタイミング図である。

【0054】

電位 V_{dd} 及び電位 G_{nd} は実質的に一定である。各信号 V_{cc_i} (i は1~ M の範囲内である)は、信号 V_{cc_i} が例えば4V~5V程度の前述した高電源電圧 V_{cc} に等しい状態「1」と、信号 V_{cc_i} が低基準電位 G_{ND} に実質的に等しい状態「0」との間で変わる二値信号である。各信号 V_{cc_i} は、第1の段階 $P1$ 及びその後の第2の段階 $P2$ を含む。第1の段階 $P1$ 中、データ信号 $Data_j$ は、ランク i の行の各表示画素 $12_{i,j}$ に送信される。信号 $Data_1$ のみが図8に示されている。第2の段階 $P2$ 中、各表示画素 $12_{i,j}$ の発光ダイオードは、データ信号 $Data_j$ に基づいて決定されるカラー信号 R 、カラー信号 G 及びカラー信号 B によって制御される。

【0055】

従って、各表示画素 $12_{i,j}$ の回路62によって供給される信号 Com_i は、信号 V_{cc_i} に相補的に状態「0」と状態「1」との間で変化し、状態「0」は例えば低基準電位 G_{ND} に相当し、状態「1」は、例えば低下した電源電圧 V_{dd} と等しい、例えば略1Vの低電圧に相当する。従って、駆動回路40の残りの動作は、図5に関連して前述した動作と同一である。特に、第1の段階 $P1$ 中、信号 V_{cc_i} は、状態「0」に設定される。長時間に亘る信号 V_{cc_i} の状態「0」への設定は、ランク i の行の各表示画素 $12_{i,j}$ の回路62及び回路46によって検出されるため、この行の表示画素 $12_{i,j}$ の選択を可能にする一方、他の行の表示画素は選択されない。第1の段階 $P1$ 中、データ信号 $Data_j$ は列電極 20_j に送信される。表示画素 $12_{i,j}$ 毎に、回路44は、例えば前述したようにデータ信号 $Data_j$ のパルスに基づいてクロック信号 Clk 及びデータ $Data$ を決定する。状態「1」で信号 Com_i によって選択される回路46は、ビットが信号 $Data$ の連続する値によって与えられるデジタル信号 R 、デジタル信号 G 及びデジタル信号 B の形態で回路50に記憶されるデータ $Data$ をクロック信号 Clk の周期で送る。

【0056】

第2の段階 $P2$ 中、信号 V_{cc_i} は、状態「0」の一連のパルスの繰り返しを示し、これらのパルスは、ランク i の行の各表示画素 $12_{i,j}$ の回路62によって、信号 Com_i の状態「1」のパルスに変換される。これらのパルスは、例えば前述したように、発光ダイオードLEDをパルス幅変調によって制御するための回路50の動作をクロックすべく、ランク i の行の各表示画素 $12_{i,j}$ の回路46によって回路50に(PWM信号として)送られる。

【0057】

第1の段階 $P1$ 及び第2の段階 $P2$ 中の各信号 V_{cc_i} の状態「0」のパルスの継続時間は、フレーム継続時間 T の少なくとも75%、好ましくは少なくとも80%、より好ましくは少なくとも85%未満であることが有利である。従って、信号 V_{cc_i} は、ほとんどの時間、高電源電圧 V_{cc} に等しく、発光ダイオードLEDの電源電圧は信号 V_{cc_i} のパルスによって実質的に乱されない。これは、高電源電圧が、高状態及び低状態間で実質的に常時変わるデータ信号 $Data_j$ によって伝送される場合には当てはまらない。

【0058】

図7に関連して前述した実施形態では、発光ダイオードLEDはコモンアノード構成である。しかしながら、発光ダイオードLEDをコモンカソード構成に配置することが望ましい場合がある。

【0059】

10

20

30

40

50

図9は、表示画素 $12_{i,j}$ の発光ダイオードLEDがコモンカソード構成に配置されているディスプレイスクリーン60の表示画素 $12_{i,j}$ の例を示すブロック図である。図9に示されている表示画素 $12_{i,j}$ は、信号 V_{cc_i} が信号 V_{ee_i} に置き換えられている点、発光ダイオードLEDのカソードが、例えば信号 V_{ee_i} を受ける導電性パッド36に連結されている点、及び、発光ダイオードLEDのアノードが、例えば制御可能な電流源CSの端子に接続されており、制御可能な電流源CSの他の端子が、低下した電源電圧 V_{dd} を受ける導電性パッド36に接続されている点を除いて、図7に示されている表示画素 $12_{i,j}$ の構造と同一の構造を有する。

【0060】

図10は、ディスプレイスクリーン60に画像を表示する際、図9に示されている構造を有する表示画素 $12_{i,j}$ によって受信する信号のタイミング図である。各信号 V_{ee_i} (i は1~ M の範囲内である)は、信号 V_{ee_i} が例えば1V又は1.8V程度の前述した低下した電源電圧 V_{dd} に等しい状態「1」と、信号 V_{ee_i} が基準電位GNDより低い基準電位、例えば特に-2.2V又は-3V程度の負の電位である状態「0」との間で変わる二値信号であるため、電位 V_{dd} と電位 V_{ee} との差は、前述した高電源電圧 V_{cc} に等しくなる。実施形態によれば、信号 V_{ee_i} は、前述した信号 Com_i と同様に变化する。この実施形態では、信号 V_{ee_i} が信号 Com_i と同様に变化するため、回路46によって直接使用され得るので、回路62は存在しない。しかしながら、信号 V_{ee_i} の動態は信号 Com_i の動態とは異なるため、信号 V_{ee_i} から信号 Com_i を送るように適合されている回路62を設けることが望ましい場合がある。

【0061】

様々な実施形態及び変形例が述べられている。当業者は、これらの様々な実施形態及び変形例のある特徴が組み合わせられてもよいと理解し、他の変形例が当業者に想起される。特に、PWM変調は、信号 Com_i を使用して生じさせることを避けるために、表示画素 $12_{i,j}$ の制御回路30内で生じさせてもよい。他の実施形態ではPWM変調を使用せず、発光ダイオードLEDの線形駆動を使用することもできる。他の実施形態では、有機発光ダイオードなどの他の電気光学部品を使用することもできる。

【0062】

最後に、記載されている実施形態及び変形例の実際の実施は、上述されている機能的な表示に基づく当業者の技能の範囲内である。特に、図9に示されている第2の実施形態に関して、負電圧の管理を容易にすべくSOI(シリコン・オン・インシュレータ)タイプの構造を使用することが有利な場合がある。

【0063】

本特許出願は、参照によって本明細書に組み込まれている仏国特許出願第21/03309号明細書の優先権を主張している。

10

20

30

40

50

【 図面 】

【 図 1 】




Fig. 1

【 図 2 】




Fig. 2

【 図 3 】





Fig. 3

【 図 4 】



10

20

30

40

50

【 図 5 】




Fig. 5

【 図 6 】





Fig. 6

【 図 7 】



【 図 8 】




Fig. 8

10


20

30

40

50

【 図 9 】



【 図 10 】




Fig. 10

10

20

30

40

50

フロントページの続き

- (51)国際特許分類
- F I
G 0 9 G 3/20 6 4 1 A
- (56)参考文献
- 特開 2 0 1 1 - 2 3 4 7 9 (J P , A)
特開 2 0 0 6 - 5 4 3 1 2 (J P , A)
特表 2 0 2 0 - 5 2 7 7 5 7 (J P , A)
国際公開第 2 0 1 8 / 1 8 5 4 3 3 (W O , A 1)
- (58)調査した分野 (Int.Cl., D B 名)
- G 0 9 G 3 / 0 0 - 3 / 3 8