

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2011 年 3 月 10 日(10.03.2011)

(10) 国際公開番号
WO 2011/027435 A1

- (51) 国際特許分類:
H04L 12/46 (2006.01) *H04L 12/56* (2006.01)
H04L 7/00 (2006.01) *H04L 13/08* (2006.01)
- (21) 国際出願番号: PCT/JP2009/065347
- (22) 国際出願日: 2009 年 9 月 2 日(02.09.2009)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人 (米国を除く全ての指定国について): 富士通株式会社 (FUJITSU LIMITED) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 Kanagawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 館野 泰士 (TATENO, Yasushi) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 富士通株式会社内 Kanagawa (JP).
- (74) 代理人: 青木 篤, 外 (AOKI, Atsushi et al.); 〒1058423 東京都港区虎ノ門三丁目 5 番 1 号 虎ノ門 3 7 森ビル青和特許法律事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーロピア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第 21 条(3))

(54) Title: INTERFRAME GAP CONTROL UNIT, TRAFFIC TRANSMISSION UNIT, TRANSMISSION DEVICE, AND INTERFRAME GAP CONTROL METHOD

(54) 発明の名称: フレーム間ギャップ制御ユニット、トラフィック送信ユニット、伝送装置及びフレーム間ギャップ制御方法

Fig.1




FIG. 1:

- 2 FIRST LAN
- 3 FIRST ETHER FRAME TRANSMISSION DEVICE
- 4 SYNCHRONOUS NETWORK
- 5 SECOND ETHER FRAME TRANSMISSION DEVICE
- 6 SECOND LAN

(57) Abstract: An interframe gap control unit (12) comprises an interframe gap length determination unit (13) for determining the length of an interframe gap according to the amount of traffic of ether frames converted into synchronous frames and transmitted on a synchronous network (4) and a gap insertion unit (14) for inserting the interframe gap having the length determined by the interframe gap length determination unit (13) between ether frames into which the synchronous frames are converted.

(57) 要約: フレーム間ギャップ制御ユニット 12 は、同期フレームに変換されて同期網 4 上を伝送されるイーサフレームのトラフィック量に応じてフレーム間ギャップの長さを決定するフレーム間ギャップ長決定部 13 と、フレーム間ギャップ長決定部 13 により決定された長さのフレーム間ギャップを、同期フレームから変換されるイーサフレームのフレーム間に挿入するギャップ挿入部 14 と、を備える。

明 細 書

発明の名称：

フレーム間ギャップ制御ユニット、トラヒック送信ユニット、伝送装置及びフレーム間ギャップ制御方法

技術分野

[0001] ここで検討される実施形態は、イーサネット（登録商標）フレームのフレーム間ギャップを制御する技術に関する。

背景技術

[0002] イーサネット（登録商標）フレームを送送するイーサネット（登録商標）フレーム伝送装置を広域通信網（WAN：Wide Area Network）回線に接続する構成例としては、広域イーサネット（登録商標）網構成と、同期網で伝送する構成とが知られている。なお、簡単のため、以下の説明において、イーサネット（登録商標）を「イーサ」と略して記載することがある。

[0003] 広域イーサ網構成は、L2伝送装置、L2スイッチやL3スイッチを用いて、イーサフレームを直接WAN上で伝送する。同期網で伝送する構成の場合には、イーサフレームはSONET／SDH網などの同期網上で伝送される。

[0004] なお、受信フレームのうち、他の処理装置に対するデータ送信要求であるリクエストフレームを保持するフレーム保持手段と、受信フレームのうちデータ送信要求を受けて他の処理装置から送信されたデータを含むレスポンスフレームのサイズを計測し、計測されたサイズに基づいて、リクエストフレームに対する応答として受信されると予測されるレスポンスフレームによるトラヒックの量である予測トラヒック量を算出するレスポンス計測手段と、レスポンス計測手段によって算出された予測トラヒック量に基づいて、フレーム保持手段によって保持されるリクエストフレームを送信するタイミングを調整し、リクエストフレームの流量制御を行う帯域制御手段と、を備える帯域制御装置が提案されている。この帯域制御装置によれば、予測トラヒッ

ク量を算出することで、リクエストフレームの流量制御によって間接的にレスポンスフレームの流量を制御することを可能としている。リクエストフレームに比べ、リクエストされたデータを含むレスポンスフレームの方がサイズが大きいことが通常であるため、この帯域制御装置によれば、より小さなバッファ消費量で、より大きなトラヒックを制御することが可能となる。またこの帯域制御装置によれば、従来の帯域制御装置と同等のバッファサイズで、従来の帯域制御装置よりも格段に多くのユーザ数およびトラヒック量を扱い、輻輳による遅延又は廃棄を防止することが可能となる。

先行技術文献

特許文献

[0005] 特許文献1：特開2008-113117

発明の概要

発明が解決しようとする課題

[0006] 広域イーサ網構成に設けられるL2伝送装置、L2スイッチやL3スイッチには、通信品質を向上させるために、COS (Class Of Service) 機能やQOS (Quality Of Service) 機能が搭載される。このため広域イーサ網構成によれば、イーサフレームのトラヒックのバーストラヒックが平滑化される。一方で、イーサフレームを同期網で伝送する従来の構成には、イーサフレームのバーストラヒックを平滑化する機能が用意されていない。このため、バーストラヒックが同期網を通過すると、次段のネットワーク機器においてパケットロスが生じる恐れがある。

[0007] 実施形態に係る装置及び方法は、同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、バーストラヒックを平滑化することを目的とする。

課題を解決するための手段

[0008] 実施例の一形態によればフレーム間ギャップ制御ユニットが与えられる。本フレーム間ギャップ制御ユニットは、同期フレームに変換されて同期網上

を伝送されるイーサフレームのトラヒック量に応じてフレーム間ギャップの長さを決定するフレーム間ギャップ長決定部と、フレーム間ギャップ長決定部により決定された長さのフレーム間ギャップを、同期フレームから変換されるイーサフレームのフレーム間に挿入するギャップ挿入部と、を備える。

発明の効果

[0009] 上記実施例によれば、同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、イーサフレームのバーストトラヒックを平滑化することが可能となる。

[0010] 本発明の目的及び利点は、特に特許請求の範囲に示した要素及びその組合せを用いて具現化され達成される。前述の一般的な記述及び以下の詳細な記述の両方は、単なる例示及び説明であり、特許請求の範囲のように本発明を限定するものでないと解するべきである。

図面の簡単な説明

[0011] [図1]実施例に係るネットワークの概略構成図である。

[図2]実施例に係るイーサフレーム伝送装置の第1例の概略構成図である。

[図3]実施例に係るイーサフレーム伝送装置の第2例の概略構成図である。

[図4]実施例に係るイーサフレーム伝送装置の第3例の概略構成図である。

[図5]実施例に係るイーサフレーム伝送装置の第4例の概略構成図である。

[図6]実施例に係るイーサフレーム伝送装置の第5例の概略構成図である。

[図7]実施例に係るイーサフレーム伝送装置の第6例の概略構成図である。

[図8]トラヒック量の測定方法の第1例の説明図である。

[図9]トラヒック量の測定方法の第2例の説明図である。

[図10]トラヒック量の測定方法の第3例の説明図である。

[図11A]バーチャルコンテナの説明図である。

[図11B]バーチャルコンテナの説明図である。

[図12]GFPフレームの説明図である。

[図13]図7に記載される制御ユニットの動作の説明図である。

[図14]IFGテーブルの設定例の説明図である。

[図15] I F Gの制御方法の説明図である。

[図16]実施例に係るイーサフレーム伝送装置の第7例の概略構成図である。

[図17]図16に記載される制御ユニットの動作の説明図である。

発明を実施するための形態

[0012] 上述のように、イーサフレームを同期網で伝送する従来の構成には、イーサフレームのバーストラヒックを平滑化する機能が用意されていない。イーサフレームを同期網で伝送する構成においてバーストラヒックを平滑化する手法の一例として、広域イーサ網構成に設けられるL2伝送装置やL2スイッチ、L3スイッチに搭載されたQOS機能を用いてトラヒックシェーパを実現することが考えられる。しかし、QOS機能はイーサフレームのキューイングを伴うため、イーサフレーム伝送装置の回路構成が処理や複雑になるという問題がある。

[0013] 以下、添付される図面を参照して、好ましい実施例について説明する。図1は、実施例に係るネットワークの概略構成図である。参照符号1はネットワークを示し、参照符号2は第1ローカルエリアネットワークを示し、参照符号3は第1イーサフレーム伝送装置を示し、参照符号4は同期網を示し、参照符号5は第2イーサフレーム伝送装置を示し、参照符号6は第2ローカルエリアネットワークを示す。なお、以下の説明及び図面において「ローカルエリアネットワーク」を「LAN」と記載する。ここで、説明の便宜上、WANのアクセス系側または下位側ネットワークの意味合いでLANと称し第1LAN2あるいは第2LAN6と参照符号を付与したが、各々LAN（ローカルネットワーク）に限定するものではない。例えば、イーサフレームを取り扱うネットワークであればよく、WANであってもよい。

[0014] ネットワーク1は、第1LAN2と、第2LAN6と、第1LAN2及び第2LAN6の間を接続する同期網4と、第1イーサフレーム伝送装置3と、第2イーサフレーム伝送装置5を含む。

[0015] 第1LAN2及び第2LAN6は、イーサフレームを伝送するイーサネット（登録商標）網である。一方で、同期網4は、時分割多重された複数のチ

ヤネル上で信号を伝送するネットワークである。同期網 4 は、例えば S O N E T / S D H 同期網であってよい。

[0016] 第 1 イーサフレーム伝送装置 3 及び第 2 イーサフレーム伝送装置 5 は、第 1 L A N 2 や第 2 L A N 6 であるイーサネット（登録商標）網を流れるイーサフレームを、同期網 4 上で伝送される同期フレームへマッピングし、同期網 4 へ送信する。また第 1 イーサフレーム伝送装置 3 及び第 2 イーサフレーム伝送装置 5 は、同期網 4 上を流れる同期フレームをデマッピングしてイーサフレームを取り出し、それぞれ第 1 L A N 2 及び第 2 L A N 6 に送信する。

[0017] なお同期網 4 が S O N E T / S D H 同期網であるとき、イーサフレームを同期網 4 上で伝送させる構成は、例えば P O S（PPP over SONET/SDH）や、E O S（Ether over SONET/SDH）、GFP over SONET/SDH であってよい。また、同期網 4 が S O N E T / S D H 同期網であるとき、第 1 イーサフレーム伝送装置 3 及び第 2 イーサフレーム伝送装置 5 は、ポイントトゥポイント（P-P：Point to Point）型イーサフレーム伝送装置であってよい。P-P 型イーサフレーム伝送装置は、イーサネット（登録商標）と同期網 4 との間のインタフェース処理を主に行うものであり、キューイング処理や方路決定を行わない。したがって、キュー管理及びポリシー管理等の比較的高度な処理を行うネットワークプロセッサや、L 2 スイッチを省くことにより、P-P 型イーサフレーム伝送装置は安価に構成できる。

[0018] 以下の説明では、第 1 イーサフレーム伝送装置 3 から第 2 イーサフレーム伝送装置 5 へイーサフレームを伝送する場合について説明する。このため以下の説明では、第 2 イーサフレーム伝送装置 5 から第 1 イーサフレーム伝送装置 3 へイーサフレームを転送する場合に使用される構成及び処理については説明を省略する。第 1 イーサフレーム伝送装置 3 及び第 2 イーサフレーム伝送装置 5 は、第 2 イーサフレーム伝送装置 5 から第 1 イーサフレーム伝送装置 3 へイーサフレームを転送する場合に使用される構成を備えていてもよい。

- [0019] 図2は、実施例に係るイーサフレーム伝送装置の第1例の概略構成図である。図2は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。参照符号10は同期フレーム受信部を示し、参照符号11はフレーム変換部を示し、参照符号12は制御ユニットを示し、参照符号13はフレーム間ギャップ長決定部を示し、参照符号14はギャップ挿入部を示す。
- [0020] 第2イーサフレーム伝送装置5は、同期フレーム受信部10は、フレーム変換部11を示し、制御ユニット12を備える。同期フレーム受信部10は、同期網4上において時分割多重化されたチャネル上で伝送される同期フレームを受信する。同期網4がSONET/SDH同期網であるとき、同期フレームは例えばSONET/SDHフレームであってよい。
- [0021] フレーム変換部11は、同期フレーム受信部10が受信した同期フレームをイーサフレームへ変換する。フレーム変換部11によって同期フレームから変換されたイーサフレームは、第2LAN6へ出力される。制御ユニット12は、フレーム変換部11により変換されるイーサフレームのフレーム間に挿入するフレーム間ギャップ(IFG: Inter-Frame Gap)の長さを調整することにより、第2LAN6へ出力するイーサフレームのトラフィック量を調整する。すなわち、制御ユニット12は、IFGの長さを調整することによって、第2LAN6へ出力するイーサフレームのトラフィック量をシェーピングする。なお、制御ユニット12は、特許請求の範囲に記載されるフレーム間ギャップ制御ユニットの一例として挙げられる。
- [0022] このため制御ユニット12は、フレーム間ギャップ長決定部13と、ギャップ挿入部14を備える。なお、フレーム間ギャップ長決定部13及びギャップ挿入部14の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、フレーム間ギャップ長決定部13及びギャップ挿入部14の一部又は全部は、専用のハードウェア回路によって実現されてもよい。さらに制御ユニット12は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを

実行することにより、フレーム間ギャップ長決定部 13 及びギャップ挿入部の処理 14 の一部又は全部が、プロセッサにより実行されてよい。

[0023] また、制御ユニット 12 は、複数の機能要素を電気回路用基板の上に搭載する回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。以下の実施例でも同様である。

[0024] フレーム間ギャップ長決定部 13 は、同期フレームを介して同期網 4 から受信されるイーサフレームに関して、これらイーサネット（登録商標）のトラヒック量を表すトラヒック量情報を受信する。フレーム間ギャップ長決定部 13 は、受信したトラヒック量情報に応じて I F G の長さを決定する。ギャップ挿入部 14 は、フレーム間ギャップ長決定部 13 により決定された長さの I F G を、フレーム変換部 11 により変換されるイーサフレームのフレーム間に挿入する。

[0025] 本実施例によれば、I F G の長さを調整することによって、イーサフレームを同期網 4 から第 2 L A N 6 へ伝送するイーサフレーム伝送装置において、イーサフレームのトラヒック量を調整することが可能となる。これによって、イーサフレームを同期網 4 から第 2 L A N 6 へ伝送するイーサフレーム伝送装置において、イーサフレームのバーストラヒックを平滑化することが可能となる。この結果、第 2 L A N 6 におけるパケットロスが低減して、上位レイヤのセッションのリトライ処理が減少するため、ネットワーク全体のスループットが向上する。

[0026] また、第 2 L A N 6 におけるバーストラヒックを低減することにより、第 2 L A N 6 内のネットワーク機器に配置する、バーストラヒックを吸収するために用いられるハードウェアや制御用論理回路、制御処理を削減できる。その結果、ネットワーク全体の設備費用を削減することができる。

[0027] 図 3 及び図 4 は、実施例に係るイーサフレーム伝送装置の第 2 例及び第 3 例の概略構成図である。図 3 は、第 2 イーサフレーム伝送装置 5 においてイーサフレームを受信する場合に使用される構成を示す。図 3 に示される第 2

イーサフレーム伝送装置 5 は、図 2 に示す構成と同様の構成を有しており、図 2 に示す構成要素と同様の構成要素には図 2 で使用した参照符号と同じ参照符号を付する。参照符号 15 は、トラヒック量受信部を示す。

[0028] 図 4 は、第 1 イーサフレーム伝送装置 3 においてイーサフレームを送信する場合に使用される構成を示す。参照符号 20 はフレーム変換部を示し、参照符号 21 は同期フレーム送信部を示し、参照符号 22 はトラヒック量送信ユニットを示し、参照符号 23 はトラヒック量測定部を示し、参照符号 24 はトラヒック量送信部を示す。

[0029] 第 1 イーサフレーム伝送装置 3 は、フレーム変換部 20 と、同期フレーム送信部 21 と、トラヒック量送信ユニット 22 を備える。フレーム変換部 20 は、第 1 LAN 2 から受信されるイーサフレームを、同期網 4 上で伝送される同期フレームへ変換する。同期フレーム送信部 21 は、フレーム変換部 20 によって変換された同期フレームを、第 2 イーサフレーム伝送装置 5 へ同期網 4 を経由して送信する。

[0030] トラヒック量送信ユニット 22 は、同期網 4 を経由して第 2 イーサフレーム伝送装置 5 へ送信するイーサフレームのトラヒック量の値を、第 2 イーサフレーム伝送装置 5 のトラヒック量受信部 15 へ送信する。このためトラヒック量送信ユニット 22 は、トラヒック量測定部 23 と、トラヒック量送信部 24 を備える。

[0031] なお、トラヒック量測定部 23 及びトラヒック量送信部 24 の処理の一部又は全部は、FPGA などのプログラム可能な LSI によって実行されてよい。また、トラヒック量測定部 23 及びトラヒック量送信部 24 の一部又は全部は、専用のハードウェア回路によって実現されてもよい。トラヒック量送信ユニット 22 は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量測定部 23 及びトラヒック量送信部 24 の処理の一部又は全部が、プロセッサにより実行されてもよい。

[0032] トラヒック量送信ユニット 22 は、複数の機能要素を電気回路用基板の上

に搭載する回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。なお、第1イーサフレーム伝送装置3が、第2イーサフレーム伝送装置5と同様にイーサフレームを受信する際に使用するために制御ユニット12を有する場合には、トラヒック量送信ユニット22と制御ユニット12とは一体であってもよい。

[0033] トラヒック量測定部23は、同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を測定する。トラヒック量測定部23による測定方法は、図8～図10を参照して後述する方法と同様の方法であってよい。

[0034] トラヒック量送信部24は、トラヒック量測定部23によって測定された測定値を、第2イーサフレーム伝送装置5のトラヒック量受信部15へ送信する。トラヒック量送信部24は、同期網4を経由して、第2イーサフレーム伝送装置5のトラヒック量受信部15へ測定値を送信してよい。トラヒック量送信部24は、例えば同期フレーム送信部21により送信される同期フレームのオーバーヘッドに測定値を格納することにより、測定値を第2イーサフレーム伝送装置5へ送信してよい。また、トラヒック量送信部24は、例えば同期フレーム送信部21により送信される同期フレームのペイロードに測定値を格納することにより、第2イーサフレーム伝送装置5へ測定値を送信してよい。

[0035] また、トラヒック量送信部24は、同期網4上で実施される所定の通信手順にて使用される制御フレームに測定値を格納してよい。このような通信手順には、例えば、SONET/SDH網上で実施される汎用フレーミングプロシージャ（GFP: Generic framing procedure）がある。例えば、測定値は、GFPフレームにて送信されるクライアント管理フレーム（CMF: Client Management Frame）に格納された状態で送信されてよい。

[0036] 図3を参照する。第2イーサフレーム伝送装置5の制御ユニット12は、トラヒック量受信部15を備える。トラヒック量受信部15の処理の一部又

は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量受信部15の一部又は全部は、専用のハードウェア回路によって実現されてもよい。さらに制御ユニット12がプロセッサとその動作プログラムを記憶する記憶素子を備えるとき、プロセッサが動作プログラムを実行することにより、トラヒック量受信部15の処理の一部又は全部がプロセッサにより実行されてよい。

[0037] トラヒック量受信部15は、第1イーサフレーム伝送装置3のトラヒック量送信部24から送信された測定値を受信する。フレーム間ギャップ長決定部13は、トラヒック量受信部15が受信した測定値に応じて、IFGの長さを決定する。

[0038] 本実施例によれば、イーサフレームを同期網4へ送信する送信側の第1イーサフレーム伝送装置3において、イーサフレームのトラヒック量を測定することが可能となる。このため、受信側の第2イーサフレーム伝送装置5においてイーサフレームのトラヒック量を測定せずにすむ。

[0039] 受信側の第2イーサフレーム伝送装置5におけるトラヒック量の測定を不要にすることの利点を以下に説明する。いま、第2イーサフレーム伝送装置5においてイーサフレームのトラヒック量を測定することを考える。同期フレームにマッピングされた状態のイーサフレームのトラヒック量を測定するよりも、同期フレームにマッピングされていない状態のイーサフレームのトラヒック量を測定する方が容易である。したがって、第2イーサフレーム伝送装置5においてイーサフレームのトラヒック量を測定する場合には、同期フレームにマッピングされていない状態で測定する方が好ましい。

[0040] トラヒック量の測定では、ある測定期間に亘るトラヒック量の累積量が測定される。したがって、測定期間において測定された測定値に基づいてこの測定期間のイーサフレームのIFGを調整するために、イーサフレームをある程度の期間保持できるバッファが必要になる。このため、第2イーサフレーム伝送装置5において、マッピングされていない状態でイーサフレームのトラヒック量を測定しようとする、同期フレームから取り出した後で、測

定に必要な期間のあいだイーサフレームを保持できるバッファが必要になる。
。

[0041] 本実施例によれば、第1イーサフレーム伝送装置3においてイーサフレームのトラヒック量を測定するため、トラヒック量の測定のためにイーサフレームを保持するバッファを、第2イーサフレーム伝送装置5に設ける必要がなくなる。

[0042] 図5は、実施例に係るイーサフレーム伝送装置の第4例の概略構成図である。図5は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。図5に示される第2イーサフレーム伝送装置5は、図2に示す構成と同様の構成を有しており、図2に示す構成要素と同様の構成要素には図2で使用した参照符号と同じ参照符号を付する。参照符号16は、トラヒック量測定部を示す。

[0043] 制御ユニット12は、トラヒック量測定部16を備える。トラヒック量測定部16の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量測定部16の一部又は全部は、専用のハードウェア回路によって実現されてもよい。さらに制御ユニット12がプロセッサとその動作プログラムを記憶する記憶素子を備えるとき、プロセッサが動作プログラムを実行することにより、トラヒック量測定部16の処理の一部又は全部がプロセッサにより実行されてよい。

[0044] トラヒック量測定部16は、フレーム交換部11から出力されるイーサフレームのトラヒック量の値を測定する。トラヒック量測定部16による測定方法は、図8及び図9を参照して後述する方法と同様の方法であってよい。フレーム間ギャップ長決定部13は、トラヒック量測定部16により測定された測定値に応じて、IFGの長さを決定する。

[0045] 本実施例によれば、同期網4からイーサフレームを受信する受信側の第2イーサフレーム伝送装置5において、イーサフレームのトラヒック量を測定することが可能となる。このため、送信側の第1イーサフレーム伝送装置3でイーサフレームのトラヒック量を測定せずにすむ。また、第1イーサフレ

ーム伝送装置 3 で測定されたトラヒック量を伝送しなくてすむ。

- [0046] 図 6 及び図 7 は、実施例に係るイーサフレーム伝送装置の第 5 例及び第 6 例の概略構成図である。図 6 は、第 1 イーサフレーム伝送装置 3 においてイーサフレームを送信する場合に使用される構成を示す。参照符号 30 は LAN インタフェースを示し、参照符号 31 は PHY/MAC 部を示し、参照符号 32 はイングレスバッファを示し、参照符号 40 は EOS 部を示し、参照符号 41 はマッピング部を示し、参照符号 42 は VCAT 生成部を示す。
- [0047] 参照符号 50 は WAN インタフェースを示し、参照符号 51 は SONET/SDH フレームを示し、参照符号 60 は制御ユニットを示し、参照符号 61 は装置制御部を示し、参照符号 62 はトラヒック量測定部を示し、参照符号 63 はトラヒック量送信部を示す。
- [0048] 図 7 は、第 2 イーサフレーム伝送装置 5 においてイーサフレームを受信する場合に使用される構成を示す。参照符号 70 は WAN インタフェースを示し、参照符号 71 は SONET/SDH デフレームを示し、参照符号 80 は EOS 部を示し、参照符号 81 は VCAT 組立部を示し、参照符号 82 は VCAT 組立処理用バッファを示し、参照符号 83 はデマッピング部を示す。
- [0049] 参照符号 90 は LAN インタフェースを示し、参照符号 91 はイーグレスバッファを示し、参照符号 92 は PHY/MAC 部を示す。参照符号 100 は制御ユニットを示し、参照符号 101 は装置制御部を示し、参照符号 102 はトラヒック量受信部を示し、参照符号 103 はバッファ残量検知部を示し、参照符号 104 はフレーム間ギャップ長決定部を示し、参照符号 105 はギャップ挿入部を示す。
- [0050] 図 6 及び図 7 にそれぞれ示す第 1 イーサフレーム伝送装置 3 及び第 2 イーサフレーム伝送装置 5 は、同期網 4 としての SONET/SDH 同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置である。第 1 イーサフレーム伝送装置 3 及び第 2 イーサフレーム伝送装置 5 は、例えば P-P 型イーサフレーム伝送装置であってよい。
- [0051] 図 6 を参照する。第 1 イーサフレーム伝送装置 3 は、LAN インタフェー

ス30と、EOS部40と、WANインタフェース50と、制御ユニット60を備える。LANインタフェース30は、第1イーサフレーム伝送装置3において第1LAN2からイーサフレームを受信するためのインタフェース処理を行う。LANインタフェース30は、イーサフレームを受信の際の物理層及びMAC層における処理を行うPHY/MAC部31と、入力フレームを一時的にストアするためのイングレスバッファ32とを備える。

[0052] EOS部40は、LANインタフェース30において受信されたイーサフレームを、SONET/SDHフレームへマッピングする。なお、EOS部40は、特許請求の範囲に記載される、イーサフレームを同期フレームへ変換する変換部の一例として挙げられる。EOS部40は、マッピング部41とVCAT生成部42を備える。

[0053] マッピング部41は、SONET/SDH同期網4で実行される所定のプロシージャや所定のプロトコルで使用されるフレームへ、イーサフレームをマッピングする。上記の所定のプロシージャは、例えば汎用フレーミングプロシージャ（GFP: Generic framing procedure）であってよい。上記の所定のプロトコルは、例えばポイントトゥポイントプロトコル（PPP: Point to Point Protocol）であってよい。なお、本明細書における以下の説明において、マッピング部41によってイーサフレームがマッピングされる所定のプロシージャや所定のプロトコルで使用されるフレームを「中間フレーム」と記載することがある。VCAT生成部42は、中間フレームを、SONET/SDH同期網4上の仮想パスにマッピングする。

[0054] WANインタフェース50は、SONET/SDH同期網4を経由してSONET/SDHフレームを伝送するパス及びセクションを形成する。WANインタフェース50は、VCAT生成部42によるマッピング処理が済んだフレームにオーバーヘッドを付与した後、電気信号を光信号に変換するSONET/SDHフレーム51を備える。

[0055] 制御ユニット60は、SONET/SDH同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラフィック量の値を示すト

ラヒック量情報を、第2イーサフレーム伝送装置5のトラヒック量受信部102へ送信する。制御ユニット60は、装置制御部61と、トラヒック量測定部62と、トラヒック量送信部63を備える。なお、制御ユニット60は、特許請求の範囲に記載されるトラヒック量送信ユニットの一例として挙げられる。

[0056] なお、トラヒック量測定部62及びトラヒック量送信部63の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量測定部62及びトラヒック量送信部63の一部又は全部は、専用のハードウェア回路によって実現されてもよい。制御ユニット60は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量測定部62及びトラヒック量送信部63の処理の一部又は全部が、プロセッサにより実行されてもよい。制御ユニット60は、複数の機能要素を電気回路用基板の上に搭載する回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。

[0057] トラヒック量測定部62は、同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を測定する。図8は、トラヒック量の測定方法の第1例の説明図である。トラヒック量測定部62は、所定の測定期間内に第1イーサフレーム伝送装置3にて受信される、第2イーサフレーム伝送装置5へ送信すべきイーサフレーム数を、イーサフレームのトラヒック量を示す値として測定する。図8及び後述の図9において、参照符号200は、所定の測定期間を示す。

[0058] 測定期間の長さ t は、トラヒック量の指標として使用するために十分なフレーム数をカウントできる長さのうち最短の値であることが好ましい。例えば、測定期間の長さ t の値は、SONET/SDH同期網4でフレームパルスが生成される周期 125μ 秒の倍数であってよい。SONET/SDH同期網4では、フレームパルスの生成タイミングを基準にしてフレームが伝送される。上記の通り測定期間の長さ t を定めることにより、1つ前のSON

ET/SDHフレームの送信期間中に測定したイーサフレームのトラヒック量の測定値を、次のSONET/SDHフレームの送信時に送信でき、トラヒック量の測定値の送信遅延を最小にすることができる。トラヒック量測定部62は、測定期間の長さtを装置制御部61から設定できるように構成されていてもよい。

[0059] 図8及び後述の図9において、参照符号201は、測定期間200の直後のSONET/SDHフレーム送信周期において送信される、イーサフレームのトラヒック量の測定値を示すトラヒック量情報を示す。

[0060] 図9は、トラヒック量の測定方法の第2例の説明図である。トラヒック量測定部62は、測定期間200において第1イーサフレーム伝送装置3にて受信される、第2イーサフレーム伝送装置5へ送信すべきイーサフレームの長さの合計と、測定期間200におけるIFGの長さの合計を測定する。トラヒック量測定部62は、イーサフレームの長さの合計とIFGの長さの合計との間の比率を、イーサフレームのトラヒック量を示す値として測定する。その他の点は、図8の測定方法と同様である。

[0061] 図10は、トラヒック量の測定方法の第3例の説明図である。トラヒック量測定部62は、イングレスバッファの32のバッファ残量を、イーサフレームのトラヒック量を示す値として測定する。このとき、トラヒック量測定部62は、例えばバッファ残量を、順序関係を持つ所定の数値列v1、v2…のうちのいずれかの数値によって表現してもよい。トラヒック量測定部62は、数値列v1、v2…にそれぞれ対応して設定される複数の閾値とイングレスバッファの32のバッファ残量との間の大小関係に従って、所定の数値列v1、v2…の中からバッファ残量を示すいずれかの数値vxを選択する。

[0062] 例えば、バッファ残量が閾値3より大きく閾値4以下であるとき、トラヒック量測定部62は、バッファ残量を示す値を残量「4」とであると決定する。バッファ残量が閾値2より大きく閾値3以下であるとき、トラヒック量測定部62は、バッファ残量を示す値を残量「3」とであると決定する。バッフ

ァ残量が閾値 1 より大きく閾値 2 以下であるとき、トラヒック量測定部 6 2 は、バッファ残量を示す値を残量「2」とであると決定する。バッファ残量が閾値 0 より大きく閾値 1 以下であるとき、トラヒック量測定部 6 2 は、バッファ残量を示す値を残量「1」とであると決定する。バッファ残量が 0 であるとき、トラヒック量測定部 6 2 は、バッファ残量を示す値を残量「0」とであると決定する。

[0063] このようにバッファ残量を示す値を決定することで、バッファ残量は、順序関係を持つ複数の数値「4」～「0」を含む所定の数値列によって表現される。トラヒック量測定部 6 2 は、閾値 1～4 及び残量 0～4 の値を、装置制御部 6 1 から設定できるように構成されていてもよい。

[0064] 図 8 及び図 9 のトラヒック量の測定方法においても、イーサフレームのトラヒック量を示す値を、順序関係を持つ所定の数値列によって表現してもよい。所定の数値列に含まれる各値にそれぞれ対応して設定される複数の閾値と測定値とを比較し、測定値と複数の閾値との大小関係に従って、測定値を所定の数値列のうちのいずれかの値へ写像することで、トラヒック量を示す値を所定の数値列によって表現することができる。

[0065] 実施例に関する以下の説明では、イーサフレームのトラヒック量を示すトラヒック量情報は、順序関係を持つ所定の数値列によってトラヒック量を示す値を表現する。しかし、他の実施例では、本実施例と異なる形式にてイーサフレームのトラヒック量を表現するトラヒック量情報を採用してよい。所定の数値列によって表現されたトラヒック量を示す値を「トラヒック量 ID」と呼ぶことがある。

[0066] 図 6 を参照する。トラヒック量送信部 6 3 は、トラヒック量測定部 6 2 によって測定されたトラヒック量を示すトラヒック量情報を、第 2 イーサフレーム伝送装置 5 のトラヒック量受信部 1 0 2 へ送信する。トラヒック量送信部 6 3 は、例えば SONET/SDH フレームのパスオーバーヘッド (POH) へトラヒック量情報をマッピングすることにより、トラヒック量情報を第 2 イーサフレーム伝送装置 5 へ送信してよい。図 1 1 A は、SONET/S

DHフレームにより伝送されるバーチャルコンテナの説明図である。バーチャルコンテナ202は、POHとペイロード部分を有しており、POHは、「J1」、「B3」、「C2」…といったオーバーヘッドバイト(OHB)を有している。例えば、トラヒック量送信部63は、使用されていない「C2」バイトにトラヒック量情報をマッピングしてよい。トラヒック量送信部63は、「C2」バイト以外の他のOHBへトラヒック量情報をマッピングしてもよい。

[0067] またトラヒック量送信部63は、図11Bに示すようにバーチャルコンテナ202のペイロード部分にトラヒック量情報を格納して、トラヒック量受信部102へ送信してもよい。イーサフレームをSONET/SDH同期網で伝送するEOS装置や、イーサフレームをSONET/SDH同期網で伝送してPPPを行うPOS装置には、ペイロード部分の特定バイトを用いてイングレス側の機器からイーグレス側の機器へLAN回線断情報を伝送する場合がある。このような場合に、LAN回線断情報とともにトラヒック量情報をペイロード部に格納することにより、トラヒック量情報を送信する機能を容易に実現することができる。

[0068] 第1及び第2イーサフレーム伝送装置3及び5が、SONET/SDH同期網上でGFPを実施する場合には、トラヒック量送信部63は、GFPフレームにて伝送されるCMFにトラヒック量情報を格納して、トラヒック量受信部102へ送信してもよい。図12は、GFPフレームの説明図である。

[0069] GFPフレームは、Core HeaderフィールドとPayloadフィールドを含み、Core HeaderフィールドはPLIとcHECを含む。PLIはPayloadフィールドの長さを示し、cHECはPLIに対してCRC16計算を行った結果を示す。

[0070] 一方でPayloadフィールドは、Payload Headerフィールドと、Client Payloadフィールドと、Payload FCSフィールドを含む。Client Payloadフィールドには転送対象となるレイヤ2フレームが格納され、Payload FCSは、Client P

ayloadフィールドに対してFCS計算を行った結果を示す。

- [0071] Payload Headerフィールドは、Typeフィールドと、tHECフィールドと、Extension HeaderフィールドとeHECフィールドを含む。Typeフィールドは、GFPフレームフォーマットの種別や、Payloadフィールドに格納されるデータの上位レイヤのプロトコル種別を示す。Typeフィールドは、PTI (Payload Type Indicator)、PFI (Payload FCS Indicator)、EXI (Extension Header Identifier) 及びUPI (User Payload Identifier) を含む。
- [0072] CMFであることを示すPTIフィールドの値は「100」である。トラヒック量送信部63は、CMFのClient Payloadフィールドにトラヒック量情報を格納してトラヒック量受信部102へ送信してもよい。
- [0073] 本実施例によるトラヒック量情報を受信する機能がない装置との互換性を保つため、トラヒック量送信部63は、トラヒック量情報の送信の可否を装置制御部61から設定できるように構成されていてもよい。
- [0074] 図7を参照する。第2イーサフレーム伝送装置5は、WANインタフェース70と、EOS部80と、LANインタフェース90と、制御ユニット100を備える。WANインタフェース70は、SONET/SDH同期網4を経由してSONET/SDHフレームを伝送するパス及びセクションを形成する。WANインタフェース70は、SONET/SDHデフレーマ71を備える。SONET/SDHデフレーマ71は、SONET/SDH同期網4を伝送された光信号を電気信号へ変換した後、電気信号へ変換されたSONET/SDHフレームに付加されているオーバーヘッドを削除する。
- [0075] EOS部80は、WANインタフェース70から出力されるSONET/SDHフレームをイーサフレームへデマッピングする。EOS部80は、特許請求の範囲に記載される、同期フレームをイーサフレームへ変換する変換部の一例として挙げられる。EOS部80は、VCAT組立部81と、VCAT組立処理用バッファ82と、デマッピング部83を備える。
- [0076] VCAT組立部81は、SONET/SDH同期網4上の仮想パスにマッピングされたデータから、元の中間フレームを生成する。上述の通り、中間

フレームは、GFPやPPPにおいて使用されるフレームであってよい。VCAT組立処理用バッファ82は、VCAT組立部81による処理の間に一時的にフレームを保持するためのバッファである。デマッピング部83は、中間フレームからイーサフレームをデマッピングする。

[0077] LANインタフェース90は、第2イーサフレーム伝送装置5から第2LAN6へイーサフレームを送信するためのインタフェース処理を行う。LANインタフェース90は、出力フレームを一時的にストアするためイーグレスバッファ91と、イーサフレームを送信する際の物理層及びMAC層における処理を行うPHY/MAC部92とを備える。

[0078] 制御ユニット100は、第1イーサフレーム伝送装置3から送信されるトラヒック量情報に基づいて、第2イーサフレーム伝送装置5から出力するイーサフレームのフレーム間に挿入するIFGの長さを調整する。制御ユニット100は、装置制御部101と、トラヒック量受信部102と、バッファ残量検知部103と、フレーム間ギャップ長決定部104と、ギャップ挿入部105を備える。なお、制御ユニット100は、特許請求の範囲に記載されるフレーム間ギャップ制御ユニットの一例として挙げられる。

[0079] なお、トラヒック量受信部102、バッファ残量検知部103、フレーム間ギャップ長決定部104及びギャップ挿入部105の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量受信部102、バッファ残量検知部103、フレーム間ギャップ長決定部104及びギャップ挿入部105の一部又は全部は、専用のハードウェア回路によって実現されてもよい。

[0080] 制御ユニット100は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量受信部102、バッファ残量検知部103、フレーム間ギャップ長決定部104及びギャップ挿入部105の処理の一部又は全部が、プロセッサにより実行されてもよい。

[0081] 制御ユニット100は、複数の機能要素を電気回路用基板の上に搭載する

回路ボード、またはこのような回路ボードを含むユニットの形態で与えられてもよく、集積回路の形態で与えられてもよい。他の実施例においても同様である。また、第１イーサフレーム伝送装置３が、第２イーサフレーム伝送装置５と同様にイーサフレームを受信する際に使用するために制御ユニット１００を有する場合には、制御ユニット６０と制御ユニット１００とは一体であってもよい。この場合、装置制御部６１と装置制御部１０１とは一体であってもよい。

[0082] 装置制御部１０１は、第２イーサフレーム伝送装置５や第２イーサフレーム伝送装置５の各部位の動作内容を定めるための設定値の決定及び変更を行う。トラヒック量受信部１０２は、第１イーサフレーム伝送装置３のトラヒック量送信部６３から送信されたトラヒック量情報を受信する。

[0083] バッファ残量検知部１０３は、ＶＣＡＴ組立処理用バッファ８２及び／又はイーグレスバッファ９１のバッファ残量を検知する。実施例に関する以下の説明では、ＶＣＡＴ組立処理用バッファ８２及び／又はイーグレスバッファ９１のバッファ残量は、図１０を参照して説明した方法と同様に、順序関係を持つ複数の数値を含む所定の数値列によって表現される。順序関係を持つ複数の数値を含む所定の数値列によって表現されるバッファ残量を示す値を「バッファ残量ＩＤ」と呼ぶことがある。

[0084] フレーム間ギャップ長決定部１０４は、トラヒック量情報に従って第２イーサフレーム伝送装置５から第２ＬＡＮ６へ出力するイーサフレームのフレーム間に挿入するＩＦＧの長さを決定する。フレーム間ギャップ長決定部１０４は、トラヒック量情報のみでなくＶＣＡＴ組立処理用バッファ８２及び／又はイーグレスバッファ９１のバッファ残量を条件に加えて、ＩＦＧの長さを決定してもよい。以下の実施例では、フレーム間ギャップ長決定部１０４は、トラヒック量情報、ＶＣＡＴ組立処理用バッファ８２及び／又はイーグレスバッファ９１のバッファ残量に基づいてＩＦＧの長さを決定する。

[0085] ギャップ挿入部１０５は、フレーム間ギャップ長決定部１０４により決定された長さのＩＦＧをイーサフレームのフレーム間に挿入する。

- [0086] 図13は、図7に記載される制御ユニット100の動作の説明図である。
トラヒック量受信部102は、VCAT組立部81又はデマッピング部83において抽出されたトラヒック量情報を受信する。トラヒック量受信部102は、トラヒック量情報をフレーム間ギャップ長決定部104へ出力する。
- [0087] バッファ残量検知部103は、VCAT組立処理用バッファ82及び／又はイーグレスバッファ91のバッファ残量を検知する。バッファ残量検知部103は、検知したVCAT組立処理用バッファ82及び／又はイーグレスバッファ91のバッファ残量をトラヒック量情報をフレーム間ギャップ長決定部104へ出力する。
- [0088] フレーム間ギャップ長決定部104は、トラヒック量情報及びバッファ残量と、これらの情報に応じて出力するIFGの長さとの間の関係であるプロファイルを、複数持っていてよい。すなわち、フレーム間ギャップ長決定部104は、トラヒック量情報及びバッファ残量により定まる条件が同じでも、プロファイルを変更することによって出力するIFGの長さを変更することができる。複数のプロファイルを有することによって、フレーム間ギャップ長決定部104は、第2イーサフレーム伝送装置5内のバッファ容量やネットワーク形態に応じてIFGの値を変えることができる。使用するプロファイルは、装置制御部101から指定されるプロファイルIDによって定まる。
- [0089] フレーム間ギャップ長決定部104は、トラヒック量情報、VCAT組立処理用バッファ82及び／又はイーグレスバッファ91のバッファ残量、及びプロファイルIDに応じて、IFGの長さを決定する。フレーム間ギャップ長決定部104は、例えば、ソフトウェアにより生成される、又は予め記憶されたIFGテーブルに従ってIFGの長さを決定してよい。
- [0090] 図14は、IFGテーブルの設定例の説明図である。IFGテーブル210は、プロファイルIDフィールドと、トラヒック量IDフィールドと、バッファ残量IDフィールドと、IFG挿入数フィールドとを備える。プロファイルIDフィールドには、装置制御部101から指定されるプロファイル

I Dが格納される。

- [0091] トラヒック量 I Dフィールドには、トラヒック量情報によって指定されるトラヒック量 I Dが格納される。バッファ残量 I Dフィールドには、V C A T組立処理用バッファ 8 2 及び／又はイーグレスバッファ 9 1 のバッファ残量を示すバッファ残量 I Dが格納される。I F G挿入数フィールドには、プロファイル I Dフィールド、トラヒック量 I Dフィールド、バッファ残量 I Dフィールドによって指定される各 I Dの組み合わせに応じて定めた、I F Gのバイト長が格納される。
- [0092] 例えば、参照番号 2 1 1 にて示される行は、プロファイル I Dが「1」、トラヒック量 I Dが「1」、バッファ残量 I Dが「3」の場合に挿入する I F Gの長さを、6 4 バイトと指定する。また、参照番号 2 1 2 にて示される行は、プロファイル I Dが「1」、トラヒック量 I Dが「3」、バッファ残量 I Dが「3」の場合に挿入する I F Gの長さを、2 4 バイトと指定する。
- [0093] なおトラヒック量 I D「1」～「3」の順序関係は、トラヒック量 I D「1」はトラヒック量がより低い状態を示し、トラヒック量 I D「3」はトラヒック量がより高い状態を示し、トラヒック量 I D「2」はこれらの中間であることを示す。また、バッファ残量 I D「1」～「3」の順序関係は、バッファ残量 I D「1」はバッファ残量がより少ない状態を示し、バッファ残量 I D「3」はバッファ残量がより多い状態を示し、バッファ残量 I D「2」はこれらの中間であることを示す。
- [0094] 本例の参照番号 2 1 2 にて示される条件では、トラヒック量が比較的多いトラヒック量 I D「3」の状態でも、I E E E 8 0 2 . 3 にて規定される I F Gの最低値である「1 2」バイトよりも長い「2 4」バイトの I F Gがイーサフレーム間に挿入される。このため、トラヒック量が比較的多い状態においてトラヒック量の集中を緩和するシェーピング効果が生じ、バーストトラヒックが平均化される。
- [0095] なお、V C A T組立処理用バッファ 8 2 及びイーグレスバッファ 9 1 の双方のバッファ残量に基づいて I F Gを決定するために、I F Gテーブル 2 1

0に2種類のバッファ残量IDフィールドを設けてもよい。または、フレーム間ギャップ長決定部104は、VCAT組立処理用バッファ82及びイーグレスバッファ91のそれぞれバッファ残量を示すバッファ量IDのうち、より少ない残量の程度を示すIDを、これらのバッファ残量IDの代表として使用してもよい。

[0096] フレーム間ギャップ長決定部104により決定されたIFGの長さを示すギャップ長パラメータは、ギャップ挿入部105に入力される。ギャップ挿入部105は、VCAT組立部81により組み立てられVCAT組立処理用バッファ82から出力されるフレームの開始(SOF: Start Of Frame)と終了(EOF: End Of Frame)を検出する。

[0097] ギャップ挿入部105は、フレームの出力可否を示すパルス信号を出力及び出力停止することにより、VCAT組立処理用バッファ82からデマッピング部83へのフレームの送出動作を制御する。VCAT組立処理用バッファ82は、出力可否を示すパルス出力をギャップ挿入部105から受信したとき、フレームをデマッピング部83へ出力する。

[0098] ギャップ挿入部105は、VCAT組立処理用バッファ82から出力されるフレームの間隔を制御することによって、ギャップ長パラメータによって指定されたIFGをイーサフレームのフレーム間に挿入する。IFGを伸ばしてイーサフレームを遅らせるには、遅延させる期間の間、送信対象データを保持しておくことが必要である。第2イーサフレーム伝送装置5には、VCATの組み立て処理のために比較的大きな容量のVCAT組立処理用バッファ82が用意される。VCAT組立処理用バッファ82からのフレームの出力を制御することによって、仮にイーグレスバッファ91の容量が小さくても、ギャップ挿入部105は、イーサフレームを遅らせる間、送信対象データを保持しておくことが可能となる。

[0099] 本実施例によるIFGの制御を希望しない場合に依じて、ギャップ挿入部105は、装置制御部101から強制OFF信号を受信するように構成されてもよい。強制OFF信号を受信したギャップ挿入部105は、上述のIF

Gの長さを調整する機能を停止する。

- [0100] 図15は、IFGの制御方法の説明図である。別な実施の態様においては、下記のオペレーションA A～オペレーションA Eの各オペレーションはステップであってもよい。オペレーションA Aにおいて第1イーサフレーム伝送装置3のトラヒック量測定部62は、同期網4を経由して第2イーサフレーム伝送装置5へ送信するイーサフレームのトラヒック量の値を測定する。
- [0101] オペレーションA Bにおいてトラヒック量送信部63は、測定されたトラヒック量の値を示すトラヒック量情報を、第2イーサフレーム伝送装置5のトラヒック量受信部102へ送信する。
- [0102] オペレーションA Cにおいてバッファ残量検知部103は、VCAT組立処理用バッファ82及び／又はイーグレスバッファ91のバッファ残量を検知する。なお、オペレーションA Cの処理は必須ではなく、次のオペレーションA Dにおいて、バッファ残量を条件に加えずにIFGを決定する場合は、オペレーションA Cを省略してもよい。また、オペレーションA A及びA BとオペレーションA Cとは、どちらが先に実行されてもよい。
- [0103] オペレーションA Dにおいてフレーム間ギャップ長決定部104は、装置制御部101から指定されるプロファイルID、オペレーションA Bで受信されたトラヒック量情報、オペレーションA Cで検知されたバッファ残量に応じて、IFGの長さを決定する。なお、フレーム間ギャップ長決定部104は、オペレーションA Cで検知されたバッファ残量に関わらず、トラヒック量情報、又はトラヒック量情報及びプロファイルIDに応じてIFGの長さを決定してもよい。
- [0104] オペレーションA Eにおいてギャップ挿入部105は、オペレーションA Dで決定された長さのIFGをイーサフレーム間に挿入する。
- [0105] 本実施例によれば、SONET／SDH同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、イーサフレームのトラヒック量を調整することが可能となる。これによって、SONET／SDH同期網を経由してイーサフレームを伝送するイーサフレーム伝送装置において、イ

ーサフレームのバーストラヒックを平滑化し、トラヒックをシェーピングすることが可能となる。

[0106] また本実施例によれば、P-P型イーサフレーム伝送装置のようなイーサフレーム伝送装置に、トラヒックのシェーピング機能を低コストで搭載することが可能となる。

[0107] 図16は、実施例に係るイーサフレーム伝送装置の第7例の概略構成図である。図16は、第2イーサフレーム伝送装置5においてイーサフレームを受信する場合に使用される構成を示す。図16に示される第2イーサフレーム伝送装置5は、図7に示す構成と同様の構成を有しており、図7に示す構成要素と同様の構成要素には図7で使用した参照符号と同じ参照符号を付する。

[0108] 図16に示される第2イーサフレーム伝送装置5の制御ユニット100は、トラヒック量測定部106を備える。なお、トラヒック量測定部106の処理の一部又は全部は、FPGAなどのプログラム可能なLSIによって実行されてよい。また、トラヒック量測定部106の一部又は全部は、専用のハードウェア回路によって実現されてもよい。制御ユニット100は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、トラヒック量測定部106の処理の一部又は全部が、プロセッサにより実行されてもよい。

[0109] 図17は、図16に記載される制御ユニット100の動作の説明図である。トラヒック量測定部106は、デマッピング部83から出力されるイーサフレームのトラヒック量を測定する。トラヒック量測定部106によるトラヒック量を測定方法は、図8及び図9を参照して説明した方法と同様であってよい。

[0110] バッファ残量検知部103は、イーグレスバッファ91のバッファ残量を検知する。フレーム間ギャップ長決定部104は、トラヒック量測定部106により測定されたトラヒック量、バッファ残量検知部103により検知されたバッファ残量、及び装置制御部101から指定されるプロファイルID

に応じて I F G の長さを決定する。フレーム間ギャップ長決定部 104 による I F G の長さの決定方法は、図 7 及び図 13 を参照して上述した方法と同様であってよい。

[0111] ギャップ挿入部 105 は、イーグレスバッファ 91 から出力されるイーサフレームの開始 (S O F : Start Of Frame) と終了 (E O F : End Of Frame) を検出する。ギャップ挿入部 105 は、フレーム間ギャップ長決定部 104 が決定した長さの I F G がイーサフレームのフレーム間に挿入されるように、イーグレスバッファ 91 からイーサフレームを出力するタイミングを制御する。

[0112] 本実施例よれば、SONET/SDH 同期網 4 からイーサフレームを受信する受信側の第 2 イーサフレーム伝送装置 5 において、イーサフレームのトラヒック量を測定することが可能となる。このため、送信側の第 1 イーサフレーム伝送装置 3 でイーサフレームのトラヒック量を測定せずにすむ。また、第 1 イーサフレーム伝送装置 3 で測定されたトラヒック量を伝送しなくすむ。

[0113] ここに記載されている全ての例及び条件的な用語は、読者が、本発明と技術の進展のために発明者により与えられる概念とを理解する際の助けとなるように、教育的な目的を意図したものであり、具体的に記載されている上記の例及び条件、並びに本発明の優位性及び劣等性を示すことに関する本明細書における例の構成に限定されることなく解釈されるべきものである。本発明の実施例は詳細に説明されているが、本発明の精神及び範囲から外れることなく、様々な変更、置換及び修正をこれに加えることが可能であると解すべきである。

符号の説明

- [0114]
- 1 ネットワーク
 - 2 第 1 L A N
 - 3 第 1 イーサフレーム伝送装置
 - 4 同期網

- 5 第2イーサフレーム伝送装置
- 6 第2LAN
- 12 制御ユニット
- 13 フレーム間ギャップ長決定部
- 14 ギャップ挿入部
- 15 トラヒック量受信部
- 22 トラヒック量送信ユニット

請求の範囲

- [請求項1] 同期フレームに変換されて同期網上を伝送されるイーサネットフレームのトラヒック量に応じてフレーム間ギャップの長さを決定するフレーム間ギャップ長決定部と、
- 前記フレーム間ギャップ長決定部により決定された長さのフレーム間ギャップを、前記同期フレームから変換されるイーサネットフレームのフレーム間に挿入するギャップ挿入部と、
- を備えるフレーム間ギャップ制御ユニット。
- [請求項2] 前記同期網を経由して前記イーサネットフレームを送信する送信装置から、前記トラヒック量の値を受信するトラヒック量受信部を備える請求項1に記載のフレーム間ギャップ制御ユニット。
- [請求項3] 請求項1又は2に記載のフレーム間ギャップ制御ユニットへ前記トラヒック量の値を送信するトラヒック量送信ユニットであって、
- 前記同期網を経由して送信される前記イーサネットフレームのトラヒック量を測定するトラヒック量測定部と、
- 前記トラヒック量測定部により測定されたトラヒック量の値を送信する送信ユニットと、
- を備えるトラヒック量送信ユニット。
- [請求項4] 前記トラヒック量測定部は、所定時間内における前記同期網を経由して送信される前記イーサネットフレームの数を測定する請求項3に記載のトラヒック量送信ユニット。
- [請求項5] 前記トラヒック量測定部は、前記同期網を経由して送信される前記イーサネットフレームとフレーム間ギャップとの比を測定する請求項3に記載のトラヒック量送信ユニット。
- [請求項6] 前記トラヒック量測定部は、前記同期網を経由して送信される前記イーサネットフレームを保持する送信バッファの残量を測定する請求項3に記載のトラヒック量送信ユニット。
- [請求項7] 前記送信ユニットは、前記同期網としてのSONET/SDH網に

て伝送される前記同期フレームのオーバヘッド、ペイロード、又は前記SONET/SDH網上で実施される所定の通信手順にて使用される制御フレームに前記トラヒック量の値をマッピングされることによって、前記同期網上で前記トラヒック量の値を送信する請求項3～6に記載のトラヒック量送信ユニット。

[請求項8] 前記フレーム間ギャップが挿入される前記イーサネットフレームを保持するフレームバッファの残量を測定するバッファ残量測定部を備え、

前記フレーム間ギャップ長決定部は、前記トラヒック量及びフレームバッファの前記残量に応じてフレーム間ギャップの前記長さを決定する請求項1又は2に記載のフレーム間ギャップ制御ユニット。

[請求項9] 前記フレーム間ギャップ長決定部は、前記トラヒック量に応じてフレーム間ギャップの各前記長さを定めたテーブルを備える請求項1、2及び8のいずれか一項に記載のフレーム間ギャップ制御ユニット。

[請求項10] 前記同期フレームから変換される前記トラヒック量を測定するトラヒック量測定部を備える請求項1に記載のフレーム間ギャップ制御ユニット。

[請求項11] 請求項1、2及び8～10のいずれか一項に記載のフレーム間ギャップ制御ユニットと、

前記同期網上を伝送される前記同期フレームを受信する同期フレーム受信部と、

受信した前記同期フレームをイーサネットフレームへ変換する変換部と、

を備える伝送装置。

[請求項12] 請求項3～7のいずれか一項に記載のトラヒック量送信ユニットと、

イーサネットフレームを前記同期フレームへ変換する変換部と、


前記同期フレームを前記同期網へ送信する同期フレーム送信部と、

を備える伝送装置。

- [請求項13] 同期フレームに変換されて同期網上を伝送されるイーサネットフレームのトラヒック量に応じてフレーム間ギャップの長さを決定し、
決定された前記長さのフレーム間ギャップを、前記同期フレームから変換されるイーサネットフレームのフレーム間に挿入する、フレーム間ギャップ制御方法。
- [請求項14] 前記同期網を経由して前記イーサネットフレームを送信する送信装置において、トラヒック量を測定する請求項13に記載のフレーム間ギャップ制御方法。
- [請求項15] 前記同期網を経由して前記イーサネットフレームを受信する受信装置において、トラヒック量を測定する請求項13に記載のフレーム間ギャップ制御方法。


[図1]

Fig. 1




[図2]

Fig.2




[図3]

Fig.3




[図4]

Fig. 4




[図5]

Fig.5




[図6]

Fig. 6




[図7]

Fig. 7




[図8]

Fig.8




[図9]

Fig. 9




[図10]

Fig.10




[図11A]

Fig.11A




[図11B]

Fig.11B




[図12]

Fig.12



[図13]



[図14]

Fig.14

210


プロファイル ID	トラヒック量 ID	バッファ残量 ID	IFG挿入数 [byte]
1	1	3	64
		2	48
		1	24
	2	3	24
		2	24
		1	12
	3	3	24
		2	12
		1	12
2	1	3	48
		2	24
		1	24
	2	3	24
		2	12
		1	12
	3	3	12
		2	12
		1	12
3	1	4	512
		3	512
		2	256
		1	256
	2	4	256
		3	128
		2	64
		1	64
	3	4	128
		3	64
		2	64
		1	24
	4	4	64
		3	24
		2	24
		1	12
	5	4	12
		3	12
		2	12
		1	12
⋮	⋮	⋮	⋮

211

212


[図15]

Fig.15




[図16]

Fig. 16



[図17]

Fig.17



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/065347

A. CLASSIFICATION OF SUBJECT MATTER

H04L12/46(2006.01)i, H04L7/00(2006.01)i, H04L12/56(2006.01)i, H04L13/08(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04L12/46, H04L7/00, H04L12/56, H04L13/08

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2005-136648 A (Yokogawa Electric Corp.), 26 May, 2005 (26.05.05), Par. Nos. [0008], [0011] to [0012], [0022]; Figs. 1 to 4 (Family: none)	1-15
A	JP 04-336831 A (Fujitsu Ltd.), 25 November, 1992 (25.11.92), Par. No. [0011]; Figs. 1 to 2 (Family: none)	1-15
A	JP 2009-124446 A (Fujitsu Ltd.), 04 June, 2009 (04.06.09), Par. Nos. [0177] to [0184]; Figs. 10 to 11 & US 2009/0169218 A	1-15

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
25 September, 2009 (25.09.09)

Date of mailing of the international search report
06 October, 2009 (06.10.09)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/065347

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2003-078496 A (Fujitsu Ltd.), 14 March, 2003 (14.03.03), Par. Nos. [0026] to [0029]; Figs. 6 to 8 & US 2003/0043861 A1	2-7, 12, 15

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H04L12/46(2006.01)i, H04L7/00(2006.01)i, H04L12/56(2006.01)i, H04L13/08(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H04L12/46, H04L7/00, H04L12/56, H04L13/08

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 9 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 9 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 9 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2005-136648 A（横河電機株式会社）2005.05.26, 【0008】，【0011】－【0012】，【0022】，第1-4図 （ファミリーなし）	1-15
A	JP 04-336831 A（富士通株式会社）1992.11.25, 【0011】，第1-2図 （ファミリーなし）	1-15

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 5 . 0 9 . 2 0 0 9

国際調査報告の発送日

0 6 . 1 0 . 2 0 0 9

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

福岡 裕貴

5 X

4 5 4 4

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 9 6

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2009-124446 A (富士通株式会社) 2009.06.04, 【0177】 - 【0184】 , 第 10-11 図 & US 2009/0169218 A	1-15
A	JP 2003-078496 A (富士通株式会社) 2003.03.14, 【0026】 - 【0029】 , 第 6-8 図 & US 2003/0043861 A1	2-7, 12, 15