

(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(51) Int. Cl.⁶
H03F 3/68

(11) 공개번호 특2000-0005688
(43) 공개일자 2000년01월25일

(21) 출원번호 10-1999-0018083
(22) 출원일자 1999년05월19일
(30) 우선권주장 09/088,002 1998년06월01일 미국(US)
(71) 출원인 모토로라 인코포레이티드 비센트 비.인그라시아
미국, 일리노이 60196, 샤움버그, 이스트 앨공켄 로드 1303
(72) 발명자 피놀 지저스 엘.
미국, 아리조나 85234, 길버트, 이스트 펠리칸 스트리트 2553
로벨레이스 데이비드 케이.
미국, 아리조나 85224, 찬들러, 웨스트 파크 코트 1531
(74) 대리인 문경진, 조현석

심사청구 : 없음

(54) 쌍곡탄젠트및쌍곡사인전달함수를결합함으로써왜곡을소거하는증폭기및그방법

요약

차동 증폭기(10)는 차동 입력 신호(V_{IN})를 수신한다. 입력 신호는 제 1 감쇠기(12)에 의해 감쇠되어, tanh 증폭기(16)에 인가된다. 입력 신호는 또한 제 2 감쇠기(14)에 의해 감쇠되어, sinh 증폭기(18)에 인가된다. tanh 증폭기 및 sinh 증폭기에 대한 입력 신호는 독립적으로 감쇠된다. tanh 증폭기와 sinh 증폭기의 전달 함수는 각각 선형 영역과 비선형 영역을 갖는다. tanh 증폭기와 sinh 증폭기의 출력은 합산되어(26), tanh 증폭기의 비선형 영역이 sinh 증폭기의 비선형 영역과 상쇄되게 된다. 차동 증폭기의 전체적인 전달 함수는 비선형 영역의 상쇄에 의해 입력 신호 진폭의 넓은 영역에 대해 선형이다.

대표도

도1

명세서

도면의 간단한 설명

도 1은 쌍곡 탄젠트 및 쌍곡 사인 전달 함수를 결합하는 증폭기의 블록도를 도시하는 도면.

도 2는 본 발명의 설명에 유용한 파형도.

도 3은 도 1에 따른 차동 증폭기의 개략도.

<도면 주요 부분에 대한 부호의 설명>

10 : 증폭기 회로, 12, 14 : 감쇠기
16 : tanh 증폭기 18 : sinh 증폭기
20 : tanh 증폭기의 트랜스컨덕턴스 전달 함수 파형
22 : sinh 증폭기의 트랜스컨덕턴스 전달 함수 파형
28 : 파형(20 및 22)을 합한 파형

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 일반적으로 증폭기에 관한 것으로, 보다 상세하게는 왜곡을 소거하기 위하여 쌍곡 탄젠트 전달 함수를 쌍곡 사인 전달 함수와 결합시키는 증폭기에 관한 것이다.

증폭기는 입력 신호를 증폭하여 증폭된 출력 신호를 제공하기 위한 수 많은 응용에서 일반적으로 사용된다. 증폭기는 동작시에 간혹 차동적이다. 통상적으로 차동 증폭기를 위한 최종 응용은, 무선 주파수(RF)

송수신기, 셀룰러 전화기, 페이지, 무선 전화기, 필터 및 다른 무선 통신 장비를 포함한다.

차동 증폭기의 중요한 특성은 입력 신호 진폭의 넓은 범위에 대해 선형 동작을 유지하는 것이다. 선형 범위 내에서 동작할 때, 차동 증폭기는 입력 신호에 비례하는 출력 신호를 제공하는데, 그 비례는 증폭기의 이득에 의해 결정된다. 종래 기술의 대부분의 차동 증폭기는 입력 신호 진폭의 좁은 범위에 대해 선형으로 동작한다. 증폭기가 그 선형 범위 밖에서 동작한다면, 출력 신호는 비선형 왜곡과 잡음을 겪게 된다.

차동 증폭기의 선형 범위를 증가시키는 종래의 한 기술은, 차동 트랜지스터 쌍의 에미터에 축퇴 저항을 설치하는 것을 수반한다. 불행히도, 축퇴 저항은 차동 증폭기의 이득을 감소시키고 잡음 지수를 증가시키는 바람직하지 않은 효과를 갖기도 한다.

발명이 이루고자하는 기술적 과제

따라서, 높은 이득과 낮은 잡음 지수를 갖고 입력 신호의 넓은 범위에 대해 선형 동작을 갖는 차동 증폭기가 필요하다.

발명의 구성 및 작용

도 1을 참조하면, 종래의 집적 회로 공정을 사용하여 집적 회로로 제작하기 적합한 증폭기 회로(10)가 도시되었다. 입력 신호(V_{IN})는 감쇠기(12 및 14)에 인가되고, 상기 감쇠기는 감쇠된 입력 신호(V_{12} 및 V_{14})를 제공한다. 입력 신호(V_{12} 및 V_{14})는 따라서 독립적으로 감쇠된다. 감쇠된 입력 신호(V_{12})는 쌍곡 탄젠트(\tanh) 증폭기(16)를 통해 처리된다. 증폭기(16)의 트랜스컨덕턴스 전달 함수는 선형 영역과 비선형 영역을 갖는 \tanh 함수를 뒤이어 도 2에서 파형(20)으로 도시되었다. 감쇠된 입력 신호(V_{14})는 쌍곡 사인(\sinh) 증폭기(18)를 통해 처리된다. 증폭기(18)의 트랜스컨덕턴스 전달 함수는 선형 영역과 비선형 영역을 갖는 \sinh 함수를 뒤이어 도 2에서 파형(22)으로 도시되었다. \tanh 증폭기(16)의 출력 전류(I_{16})와 \sinh 증폭기(18)의 출력 전류(I_{18})는 합산 노드(26)의 입력으로 흐른다. 합산 노드(26)는 증폭기(16 및 18)의 출력 전류를 결합하거나 합산하여 출력 전류($I_{out} = I_{16} + I_{18}$)를 제공한다.

증폭기 회로(10)의 전체적인 트랜스컨덕턴스 전달 함수는 도 2에서 파형(20)과 파형(22)의 합으로서 파형(28)으로 도시되었다. 파형(20)의 비선형 영역은 파형(22)의 비선형 영역으로 상쇄된다. \tanh 증폭기 출력과 \sinh 증폭기 출력을 결합시키는 증폭기 회로(10)의 트랜스컨덕턴스 이득(I_{out}/V_{IN})은 \tanh 증폭기, 또는 \sinh 증폭기만으로 얻을 수 있는 것보다 입력 신호(V_{IN})의 더 넓은 영역에서 선형이다.

다른 실시예에 있어서, 출력 전류(I_{16} 및 I_{18})의 결합은, \tanh 전달 함수의 비선형 영역이 \sinh 전달 함수의 비선형 영역과 상쇄되게 하는 다른 수단에 의해 얻어질 수 있다. 또한, 이하에서 논의되는 바와 같이, 일부 응용에서 감쇠기(12 및 14)를 조정 가능하게 하는 것이 바람직하다.

도 3을 참조하면, 감쇠기(12 및 14), \tanh 증폭기(16) 및 \sinh 증폭기(18)의 보다 상세한 사항이 차동 구성으로 도시되었다. 1 볼트 정도의 차동 입력 신호(V_{IN})는 저항으로 구성된 디바이더 네트워크(30, 31, 32, 33 및 34)에 인가된다. 저항(34) 양단의 전압은 감쇠된 전압(V_{12})을 나타내고, 저항(32, 33 및 34)을 가로지르는 전압은 감쇠된 전압(V_{14})을 나타낸다. 입력 신호를 감쇠시키는 다른 감쇠기 회로는 저항으로 구성된 디바이더 네트워크(30-34)로 대체될 수 있다.

증폭기(16)는 쌍곡 탄젠트 트랜스컨덕턴스 전달 함수를 갖는다. \tanh 증폭기(16)는 차동 트랜지스터(36 및 38)를 포함한다. 전류원(40)은 접지 전위로 동작하는 전원의 도선(42)에 기준이 된다. 트랜지스터(36)의 컬렉터는 노드(44)에 접속되고, 트랜지스터(38)의 컬렉터는 노드(46)에 접속된다. 노드(44와 46)는 차동 증폭기(10)의 제 1 및 제 2 출력에서의 결합회로 또는 합산 회로이고, 상기 차동 증폭기는 합산 노드로 흐르는 입력 전류를 결합시킨다.

트랜지스터(36)의 베이스에서의 전압이 증가하고 트랜지스터(38)의 베이스에서의 전압이 차동적으로 감소함에 따라, 전류(I_{36})는 증가하고 전류(I_{38})는 감소한다. 선택적으로, 트랜지스터(36)의 베이스에서의 전압이 감소하고 트랜지스터(38)의 베이스에서의 전압이 차동적으로 증가함에 따라, 전류(I_{36})는 감소하고 전류(I_{38})는 증가한다. 전류(I_{36} 및 I_{38})의 합은 전류(I_{40})와 동일하게 유지된다.

\tanh 증폭기(16)는 도 2의 파형(20)으로 도시되고 다음과 같이 주어진 트랜스컨덕턴스 전달 함수를 갖는다.

$$I_{DIFF1} = I_{40} \times \tanh(V_{IN}/2V_T)$$

수학적 1에서 $I_{DIFF1} = I_{36} - I_{38}$

V_T 는 트랜지스터 열 임계 전압(25°C에서 25 mV)

전류(I_{40})는 파형(20)의 기울기와 증폭기(16)의 관련 이득을 제어하기 위하여 조정 가능하다.

증폭기(18)는 쌍곡 사인 트랜스컨덕턴스 전달 함수를 갖는다. \sinh 증폭기(18)는 트랜지스터(50과 52)를 포함한다. 트랜지스터(50과 52)의 컬렉터는 합산 노드(44와 46)에 각각 접속된다. 트랜지스터(50)의 베이스에서의 전압이 증가함에 따라, 노드(54)에서의 트랜지스터(50)의 에미터 전압은 적절하게 증가한다. 트랜지스터(56)는 전류원(58)에 의해 결정된 전류(I_{58})를 흐르게 한다. 노드(54)에서 전압이 증가함에 따

라, 트랜지스터(56)가 전류(I_{58})의 흐름을 지속시키도록 트랜지스터(56)의 베이스-에미터 전압(V_{be})을 유지시키기 위하여, 트랜지스터(56)의 베이스에서의 전압은 증가하여야만 한다.

트랜지스터(52)의 베이스에서의 전압은, 트랜지스터(50)의 베이스에서의 전압이 증가함에 따라, 감소한다. 노드(64)에서의 트랜지스터(52)의 에미터 전압은 적절하게 감소한다. 트랜지스터(62)는 전류원(70)에 의해 결정된 전류(I_{70})를 흐르게 한다. 노드(64)에서의 전압이 감소함에 따라, 트랜지스터(62)가 전류(I_{70})의 흐름을 지속시키도록 트랜지스터(62)의 베이스-에미터 전압(V_{be})을 유지시키기 위하여, 트랜지스터(62)의 베이스에서의 전압은 감소하여야만 한다. 트랜지스터(72)의 베이스 전압이 증가하고, 트랜지스터(74)의 베이스 전압이 감소함에 따라, 트랜지스터(72)는 더 적은 전류를 흐르게 하고, 트랜지스터(74)는 더 많은 전류를 흐르게 한다. 트랜지스터(50)는 전류(I_{58})와 트랜지스터(74)를 통해 흐르는 전류를 합한 것과 동일한 전류(I_{50})를 흐르게 한다. 트랜지스터(52)는 전류(I_{70})와 트랜지스터(72)를 통해 흐르는 전류를 합한 것과 동일한 전류(I_{52})를 흐르게 한다. 따라서, 차동 입력 신호에 따라 전류(I_{50})는 증가하고 전류(I_{52})는 감소한다.

트랜지스터(50)의 베이스에서의 전압이 감소함에 따라, 노드(54)에서의 트랜지스터(50)의 에미터 전압은 적절하게 감소한다. 노드(54)에서의 전압이 감소함에 따라, 트랜지스터(56)가 전류(I_{58})의 흐름을 지속시키도록 트랜지스터(56)의 V_{be} 를 유지시키기 위하여, 트랜지스터(56)의 베이스에서의 전압은 감소하여야만 한다. 트랜지스터(50)의 베이스에서의 전압이 감소함에 따라, 트랜지스터(52)의 베이스에서의 전압은 증가한다. 노드(64)에서 트랜지스터(52)의 에미터 전압은 적절하게 증가한다. 노드(64)에서의 전압이 증가함에 따라, 트랜지스터(62)가 전류(I_{70})의 흐름을 지속시키도록 트랜지스터(62)의 V_{be} 를 유지시키기 위하여, 트랜지스터(62)의 베이스에서의 전압은 증가하여야만 한다. 트랜지스터(72)의 베이스 전압이 감소하고 트랜지스터(74)의 베이스 전압이 증가함에 따라, 트랜지스터(72)는 더 많은 전류를 흐르게 하고, 트랜지스터(74)는 더 적은 전류를 흐르게 한다. 차동 입력 신호에 따라, 전류(I_{50})는 감소하고 전류(I_{52})는 증가한다.

\sinh 증폭기(18)는 도 2에 도시된 파형(22)으로 도시되고 다음과 같이 주어진 트랜스컨덕턴스 전달 함수를 갖는다.

$$I_{DIFF2} = 2 \times I_{58} \times \sinh(V_{IN}/2V_T)$$

수학식 2에서 $I_{DIFF2} = I_{50} - I_{52}$

I_{58} 는 I_{70} 과 동일

전류(I_{58} 과 I_{70})는 파형(22)의 기울기와 증폭기(18)의 관련 이득을 제어하기 위하여 조정 가능하다.

전류(I_{58} 과 I_{52})는 합산 노드(44와 46)으로 각각 흐른다. 따라서, 출력 전류 $I_{OUT1} = I_{36} + I_{50}$ 이고, 출력 전류 $I_{OUT2} = I_{38} + I_{52}$ 이다. 도 1에서의 증폭 회로(10)의 출력 전류(I_{OUT})는 $I_{OUT} = I_{OUT1} - I_{OUT2}$ 또는 이와 등가로 주어진다.

$$I_{OUT} = A \tanh(B \times V_H) + C \sinh(D \times V_H) \\ = I_{40} \times \tanh(B \times V_H/2V_T) + 2 \times I_{58} \times \sinh(D \times V_H/2V_T)$$

수학식 3 및 4에서 A는 I_{40} 에 의해 결정되고,

B는 감쇠기(12)에 의해 결정되고,

C는 I_{58} 에 의해 결정되고,

D는 감쇠기(14)에 의해 결정된다.

파라미터(A, B, C 및 D)는 입력 신호(V_{IN})의 선형 동작 범위를 최대화하기 위하여 조정 가능하게 된다. 한 예에서, 전류(I_{40} , I_{58} , 및 I_{70})는 각각 100 μA 내지 1 mA 사이의 값으로 설정된다. 파라미터(B)는 0.5의 값으로 설정되고, 파라미터(D)는 0.9의 값으로 설정된다. \tanh 증폭기와 \sinh 증폭기의 동작을 결합하고, 그 결과를 합산함으로써, 입력 신호에 대한 선형 동작 범위는 증가된다.

발명의 효과

요약하면, 본 발명은, 각각 입력 신호를 수신하는 \tanh 증폭기와 \sinh 증폭기를 포함하는 차동 증폭기를 제공한다. \tanh 증폭기와 \sinh 증폭기에 대한 입력 신호는 독립적으로 감쇠된다. \tanh 증폭기와 \sinh 증폭기의 전달 함수는 선형 영역과 비선형 영역을 갖는다. \tanh 증폭기와 \sinh 증폭기의 출력은 합산되어, \tanh 증폭기의 비선형 영역은 \sinh 증폭기의 비선형 영역과 상쇄되게 된다. 차동 증폭기의 전체적인 전달 함수는 비선형 영역의 상쇄에 의해 입력 신호 진폭의 넓은 영역에 대해 선형이다.

(57) 청구의 범위

청구항 1

입력 신호를 수신하기 위해 접속된 입력을 구비하고, 출력 신호를 제공하기 위한 출력을 구비하는 증폭 회로에 있어서,

상기 입력 신호를 수신하기 위해 접속된 입력을 구비하는 제 1 증폭기(16)로서, 쌍곡 탄젠트 트랜스컨덕턴스 전달 함수를 갖는, 제 1 증폭기와,

상기 입력 신호를 수신하기 위해 접속된 입력을 구비하는 제 2 증폭기(18)로서, 쌍곡 사인 트랜스컨덕턴스 전달 함수를 갖는, 제 2 증폭기와,

상기 제 1 증폭기의 출력에 접속된 제 1 입력, 상기 제 2 증폭기의 출력에 접속된 제 2 입력, 및 상기 증폭기 회로의 출력 신호를 제공하기 위한 출력을 구비하는 결합 회로(26)를 특징으로 하는 증폭 회로.

청구항 2

제 1항에 있어서, 상기 입력 신호를 수신하기 위해 접속된 입력과, 상기 제 1 증폭기의 입력에 접속된 출력을 구비하는 제 1 감쇠기(12)와,

상기 입력 신호를 수신하기 위해 접속된 입력과, 상기 제 2 증폭기의 입력에 접속된 출력을 구비하는 제 2 감쇠기(14)를 더 포함하는 증폭 회로.

청구항 3

입력 신호를 증폭하고, 출력 신호를 제공하는 방법에 있어서,

제 1 증폭 신호를 제공하기 위하여, 쌍곡 탄젠트 전달 함수에 따라 상기 입력 신호를 증폭하는 단계와,

제 2 증폭 신호를 제공하기 위하여, 쌍곡 사인 전달 함수에 따라 상기 입력 신호를 증폭하는 단계와,


상기 쌍곡 탄젠트 전달 함수 및 상기 쌍곡 사인 전달 함수에 의해 부가된 출력 신호 내의 왜곡을 상쇄시키기 위해 상기 제 1 및 제 2 증폭 신호를 결합하는 단계를 특징으로 하는 입력 신호 증폭 및 출력 신호 제공 방법.

청구항 4


제 3항에 있어서, 상기 증폭 단계 이전에 상기 입력 신호를 감쇠시키는 단계를 더 포함하는 입력 신호 증폭 및 출력 신호 제공 방법.

도면

도면1



도면2



도면3

