

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 1 部門第 2 区分
 【発行日】平成 18 年 7 月 27 日 (2006.7.27)

【公開番号】特開 2002-369928 (P2002-369928A)
 【公開日】平成 14 年 12 月 24 日 (2002.12.24)
 【出願番号】特願 2002-130223 (P2002-130223)
 【国際特許分類】

A 6 3 F 7/02 (2006.01)

【F I】

A 6 3 F 7/02 3 1 5 Z

A 6 3 F 7/02 3 3 4

【手続補正書】
 【提出日】平成 18 年 6 月 14 日 (2006.6.14)
 【手続補正 1】
 【補正対象書類名】明細書
 【補正対象項目名】全文
 【補正方法】変更
 【補正の内容】
 【書類名】明細書
 【発明の名称】遊技機
 【特許請求の範囲】
 【請求項 1】

遊技の制御に使用される乱数を生成する乱数生成手段と、所定の契機を検出する検出手段と、その検出手段によって所定の契機が検出された場合の前記乱数生成手段によって生成された乱数の値が予め定められた値と一致するか否かを判定する制御装置とを備え、その制御装置により予め定められた値と一致すると判定された場合に遊技者に所定の遊技価値を付与する遊技機において、

前記検出手段と電氣的に接続されると共に前記検出手段によって所定の契機が検出された場合の前記乱数生成手段の生成する乱数を保持するために使用される保持手段と、

前記乱数生成手段が生成する乱数の値を更新するために使用される信号を出力する信号出力手段とをさらに備え、

前記制御装置は定期的に繰り返されるソフトウェア制御による定期処理を実行するものであり、そのソフトウェア制御による定期処理は前記保持手段に保持される乱数の値を読み出す読み出し処理と、その読み出し処理によって読み出された乱数の値が前記予め定められた値と一致するか否かを判定する判定処理とを含んで構成され、

前記制御装置は前記ソフトウェア制御による定期処理における前記読み出し処理および前記判定処理を含む処理のうち所定の処理内で所定の作業を実行するものであると共に、その所定の作業を実行する場合には前記制御装置内において作業コードを読み込むものであり、

前記所定の作業には前記作業コードの読み込みが複数回行われる特定の作業が含まれ、前記信号出力手段が信号を出力する間隔が、前記特定の作業を実行する場合における特定の作業コードの読み込みと次の作業コードの読み込み間隔以下であることを特徴とする遊技機。

【請求項 2】

前記ソフトウェア制御による定期処理は、前記制御装置外の装置である外部装置に対して動作信号を出力する出力処理を含んでいることを特徴とする請求項 1 記載の遊技機。

【請求項 3】

前記検出手段は遊技球を検出するための検出スイッチで構成され、

前記遊技価値の付与は特定入賞手段が複数回の開閉動作を実行した場合の入賞に基づく遊技球の払い出しであることを特徴とする請求項 1 または 2 記載の遊技機。

【請求項 4】

前記信号生成手段が出力する信号は、前記制御装置における一の作業コードを読み込むための信号、80系CPUのM1信号(オペコードフェッチ信号)、68系CPUのSYNC(シンクロナスアウト)信号、メモリ・リクエスト信号、リード信号、リフレッシュ信号のうち、いずれかの信号であることを特徴とする請求項 1 から 3 のいずれかに記載の遊技機。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、パチンコ遊技機などの遊技機に使用される遊技機に関し、特に、「ぶら下げ基板」等による不正行為を防止することができる遊技機に関するものである。

【0002】

【従来の技術】 遊技機の一つであるパチンコ遊技機は、複数種類の図柄を変動表示可能な表示装置を備えており、遊技領域に打ち込まれた打球が図柄作動ゲートを通過することにより、変動表示を開始するように構成されている。この変動表示が予め定められた図柄の組み合わせと一致して停止すると、大当たりとなって、遊技者に所定の遊技価値が付与され、大量の遊技球が払出可能な状態となる。

【0003】

かかる大当たりの発生の有無は、打球が図柄作動ゲートを通過するタイミングで決定される。即ち、1カウントずつ定期的に一定の範囲で(例えば、1カウントずつ、2ms毎に、0から346の範囲で)更新されるカウンタを備え、打球が図柄作動ゲートを通過したときに、そのカウンタの値を読み出し、読み出されたカウンタの値が、例えば「7」などの所定値と一致する場合に、大当たりを発生させている。

【0004】

【発明が解決しようとする課題】 ところが、最近、「ぶら下げ基板」と呼ばれる不正な基板を使用した不正行為が報告されている。この不正行為は、制御基板と表示装置の表示用基板との間等に、不正な基板をぶら下げて(不正な「ぶら下げ基板」を取り付けて)、不当に大当たりを発生させるというものである。具体的には、前記したパチンコ遊技機に設けられる大当たりを決定するためのカウンタと同様の働きをするカウンタ(1カウントずつ定期的に一定の範囲で更新されるカウンタ)を「ぶら下げ基板」内に設け、そのカウンタの値をパチンコ遊技機の電源投入に合わせてリセット(0クリア)することにより、「ぶら下げ基板」内で大当たりの発生タイミングを把握する。そして、その把握した大当たりの発生タイミングに合わせて、「ぶら下げ基板」内で打球の図柄作動ゲート通過信号を不正に生成し、これをパチンコ遊技機の制御基板へ出力して、不当に大当たりを発生させるというものである。遊技場などでは、この「ぶら下げ基板」を用いた不正行為により、多大な被害を被っているという問題点があった。

【0005】

本発明は上述した問題点を解決するためになされたものであり、「ぶら下げ基板」等による大当たりの発生タイミングの把握を不可能にして、かかる「ぶら下げ基板」等を用いた不正行為を防止することができる遊技機を提供することを目的としている。

【0006】

【課題を解決するための手段】 この目的を達成するために請求項 1 記載の遊技機は、遊技の制御に使用される乱数を生成する乱数生成手段と、所定の契機を検出する検出手段と、その検出手段によって所定の契機が検出された場合の前記乱数生成手段によって生成された乱数の値が予め定められた値と一致するか否かを判定する制御装置とを備え、その制御装置により予め定められた値と一致すると判定された場合に遊技者に所定の遊技価値を付与するものであり、前記検出手段と電氣的に接続されると共に前記検出手段によって所定の契機が検出された場合の前記乱数生成手段の生成する乱数を保持するために使用

される保持手段と、前記乱数生成手段が生成する乱数の値を更新するために使用される信号を出力する信号出力手段とをさらに備え、前記制御装置は定期的に繰り返されるソフトウェア制御による定期処理を実行するものであり、そのソフトウェア制御による定期処理は前記保持手段に保持される乱数の値を読み出す読み出し処理と、その読み出し処理によって読み出された乱数の値が前記予め定められた値と一致するか否かを判定する判定処理とを含んで構成され、前記制御装置は前記ソフトウェア制御による定期処理における前記読み出し処理および前記判定処理を含む処理のうち所定の処理内で所定の作業を実行するものであると共に、その所定の作業を実行する場合には前記制御装置内において作業コードを読み込むものであり、前記所定の作業には前記作業コードの読み込みが複数回行われる特定の作業が含まれ、前記信号出力手段が信号を出力する間隔が、前記特定の作業を実行する場合における特定の作業コードの読み込みと次の作業コードの読み込み間隔以下である。

【0007】

請求項2記載の遊技機は、請求項1記載の遊技機において、前記ソフトウェア制御による定期処理は、前記制御装置外の装置である外部装置に対して動作信号を出力する出力処理を含んでいる。

請求項3記載の遊技機は、請求項1または2に記載の遊技機において、前記検出手段は遊技球を検出するための検出スイッチで構成され、前記遊技価値の付与は特定入賞手段が複数回の開閉動作を実行した場合の入賞に基づく遊技球の払い出しである。

請求項4記載の遊技機は、請求項1から3のいずれかに記載の遊技機において、前記信号生成手段が出力する信号は、前記制御装置における一の作業コードを読み込むための信号、80系CPUのM1信号（オペコードフェッチ信号）、68系CPUのSYNC（シンクロナサアウト）信号、メモリ・リクエスト信号、リード信号、リフレッシュ信号のうち、いずれかの信号である。

【0008】

【発明の実施の形態】 以下、本発明の好ましい実施例について、添付図面を参照して説明する。本実施例では、遊技機の一例としてパチンコ遊技機、特に、第1種パチンコ遊技機を用いて説明する。なお、本発明を第3種パチンコ遊技機や他の遊技機に用いることは、当然に可能である。

【0009】

図1は、パチンコ遊技機Pの遊技盤の正面図である。遊技盤1の周囲には、打球が入賞することにより5個から15個の遊技球が払い出される複数の入賞口2が設けられている。また、遊技盤1の中央には、複数種類の識別情報としての図柄などを表示する液晶（LCD）ディスプレイ3が設けられている。このLCDディスプレイ3の表示画面は横方向に3分割されており、3分割された各表示領域において、それぞれ図柄の変動表示が行われる。

【0010】

LCDディスプレイ3の下方には、図柄作動ゲート（第1種始動口）4が設けられている。打球がこの図柄作動ゲート4を通過することにより、前記したLCDディスプレイ3の変動表示が開始される。図柄作動ゲート4の下方には、特定入賞口（大入賞口）5が設けられている。この特定入賞口5は、LCDディスプレイ3の変動後の表示結果が予め定められた図柄の組み合わせの1つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、30秒経過するまで、あるいは、打球が10個入賞するまで）開放される入賞口である。この特定入賞口5内には、Vゾーン5aが設けられており、特定入賞口5の開放中に、打球がVゾーン5a内を通過すると、継続権が成立して、特定入賞口5の閉鎖後、再度、その特定入賞口5が所定時間（又は、特定入賞口5に打球が所定個数入賞するまで）開放される。この特定入賞口5の開閉動作は、最高で16回（16ラウンド）繰り返し可能にされており、開閉動作の行われ得る状態が、いわゆる所定の遊技価値の付与された状態（特別遊技状態）である。

【0011】

図 2 は、かかるパチンコ遊技機 P の電氣的構成を示したブロック図である。パチンコ遊技機 P の制御部 C は、演算装置である CPU 11 と、図 5 のフローチャートに示すリセット割込処理を始め、CPU 11 によって実行される各種の制御プログラムや固定値データを記憶した ROM 12 と、制御プログラムの実行時に各種のデータ等を一時的に記憶するためのメモリである RAM 13 と、パチンコ遊技機 P の制御に使用される乱数を生成し出力する乱数 IC 14（後述）とを備えている。この乱数 IC 14 には、図柄作動ゲート 4 を通過した打球を検出するための第 1 種始動口スイッチ 18 が接続されており、打球が図柄作動ゲート 4 を通過すると、その第 1 種始動口スイッチ 18 から乱数 IC 14 へ、スイッチ入賞信号 18a が出力される。

【0012】

これらの CPU 11、ROM 12、RAM 13、乱数 IC 14 は、バスライン 17 を介して互いに接続されている。バスライン 17 は、また、入出力ポート 15 にも接続されており、この入出力ポート 15 は表示装置 D や他の入出力装置 16 と接続されている。制御部 C は、入出力ポート 15 を介して、表示装置 D や他の入出力装置 16 へ動作コマンドを送り、それら各装置を制御するものである。LCD ディスプレイ 3 の変動表示や特定入賞口 5 の開閉動作も、この動作コマンドに基づいて制御される。

【0013】

表示装置 D は、CPU 21 と、プログラム ROM 22 と、ワーク RAM 23 と、ビデオ RAM 24 と、キャラクタ ROM 25 と、画像コントローラ 26 と、入出力ポート 27 と、LCD ディスプレイ 3 とを備えている。表示装置 D の CPU 21 は、制御部 C から出力される動作コマンドに応じて、LCD ディスプレイ 3 の表示制御（変動表示）を行うものであり、プログラム ROM 22 には、この CPU 21 により実行されるプログラムが記憶されている。ワーク RAM 23 は、CPU 21 によるプログラムの実行時に使用されるワークデータが記憶されるメモリである。

【0014】

ビデオ RAM 24 は、LCD ディスプレイ 3 に表示されるデータが記憶されるメモリであり、このビデオ RAM 24 の内容を書き換えることにより、LCD ディスプレイ 3 の表示内容が変更される。即ち、各表示領域における図柄の変動表示は、ビデオ RAM 24 の内容が書き換えられることにより行われる。キャラクタ ROM 25 は、LCD ディスプレイ 3 に表示される図柄などのキャラクタデータを記憶するメモリである。画像コントローラ 26 は、CPU 21、ビデオ RAM 24、入出力ポート 27 のそれぞれのタイミングを調整して、データの読み書きを介在するとともに、ビデオ RAM 24 に記憶される表示データをキャラクタ ROM 25 を参照して所定のタイミングで LCD ディスプレイ 3 に表示させるものである。

【0015】

図 3 は、乱数 IC 14 の電氣的構成を示したブロック図である。乱数 IC 14 は、乱数用カウンタ 31 と、最大値レジスタ 32 と、コンパレータ 33 と、コントローラ 34 と、記憶数カウンタ 35 と、FIFO (First In First Out) レジスタ 36 とを備えており、FIFO レジスタ 36 の値を乱数値として出力するための IC である。

【0016】

乱数用カウンタ 31 は、ソフト制御では追従することができないほど高速で、かつ、不等間隔に絶えず出力されるオペコード・フェッチ信号である M1 信号 11a の立ち下がり毎に 1 カウントずつカウントアップを行う 10 ビットのカウンタであり、「0 ~ 1023」の範囲でカウント値を更新可能にされている。この乱数用カウンタ 31 の値は、乱数 IC 14 の外部から読み出し不可能に構成されており、「ぶら下げ基板」対策を一層効果的なものにしてある。最大値レジスタ 32 は、その乱数用カウンタ 31 で更新されるカウント値の最大値 + 1 を記憶するためのレジスタであり、乱数用カウンタ 31 の更新範囲 + 1 である「1 ~ 1024」のうちのいずれかの値が、CPU 11 によって書き込まれる。コンパレータ 33 は、最大値レジスタ 32 の値と乱数用カウンタ 31 のカウント値とを比較して、両値が一致する場合に、クリア信号 33a を乱数用カウンタ 31 へ出力し、乱数用

カウンタ 31 のカウント値を「0」クリアするものである。

【0017】

このように乱数用カウンタ 31 は、最大値レジスタ 32 およびコンパレータ 33 と相まって、M1 信号 11a が出力される度に、「0」から最大値レジスタ 32 に記憶された値 - 1 の範囲内で、1 カウントずつカウントアップを行うのである。なお、本実施例では、乱数用カウンタ 31 に「0 ~ 346」の範囲でカウント値の更新を行わせるために、CPU 11 により最大値レジスタ 32 に「347」が書き込まれる。

【0018】

コントローラ 34 は、第 1 種始動口スイッチ 18 から出力されるスイッチ入賞信号 18a を入力して、記憶数カウンタ 35 および FIFO レジスタ 36 へ、ラッチ信号 34a を出力するための回路である。コントローラ 34 には、記憶数カウンタ 35 のカウント値も入力されており、かかるカウント値が「4 以上」である場合には、第 1 始動口スイッチ 18 からのスイッチ入賞信号 18a を入力しても、コントローラ 34 はラッチ信号 34a を出力しない。即ち、かかる場合には、コントローラ 34 はラッチ信号 34a の出力を禁止するのである。本実施例のパチンコ遊技機 P では、図柄の変動表示を行わせるための最大保留球数は 4 個であるので、これに対応したものである。

【0019】

記憶数カウンタ 35 は、FIFO レジスタ 36 にラッチ（記憶）されているカウント値の数を記憶するためのカウンタであり、CPU 11 によって読み出し可能に構成されている。記憶数カウンタ 35 は、コントローラ 34 からのラッチ信号 34a を入力する毎にカウント値を 1 カウントずつアップし、逆に、CPU 11 によって FIFO レジスタ 36 の値が読み出される毎に（CPU 11 からの FIFO レジスタ読み出し信号 11b を入力する毎に）、カウント値を 1 カウントずつダウンする。前記した通り、この記憶数カウンタ 35 の値はコントローラ 34 へも出力されており、その値が「4 以上」である場合には、コントローラ 34 によってラッチ信号 34a の出力が禁止される。

【0020】

FIFO (First In First Out) レジスタ 36 は、コントローラ 34 から出力されるラッチ信号 34a に基づいて、乱数用カウンタ 31 のカウント値を最大 4 個までラッチ（記憶）するものであり、乱数用カウンタ 31 のカウンタサイズ（10 ビット）及び最大保留球数（4 個）に対応して、4 個の 10 ビットサイズのシフトレジスタにより構成されている。FIFO レジスタ 36 にラッチされた値は、先にラッチされた値から順に、CPU 11 によって読み出し可能にされている。この FIFO レジスタ 36 から読み出される値が、乱数 IC 14 の出力乱数値である。

【0021】

ここで図 4 を参照して、乱数用カウンタ 31 の更新トリガーとなる M1 信号 11a について説明する。CPU 11 から出力される M1 信号 11a は、オペコードをフェッチするための信号であり、T1 クロックの立ち上がりとはほぼ同時に立ち下がり、T3 クロックの立ち上がり後、ほぼ同時に立ち上がる信号である。M1 信号 11a は、CPU 11 による各命令の実行時に必ず 1 回以上出力される。例えば、CPU 11 が第 1 オペコードのみの命令を実行する場合には、その命令の実行時に M1 信号 11a は 1 回出力されるだけであるが、第 2 オペコードまで有する命令を実行する場合には、その命令の実行時に、M1 信号 11a は 2 回出力される。加えて、1 つの命令を構成するマシンサイクル数は、命令によって異なっている。このため M1 信号 11a は、CPU 11 による命令の実行時に必ず出力されるが、その出力間隔は一定ではない。即ち、M1 信号 11a は、ソフト制御では追従することができないほど高速で、且つ、CPU 11 により実行される命令に応じて（パチンコ遊技機 P の遊技状態に応じて）、その出力間隔が変化する信号である。よって、かかる M1 信号 11a を用いて、乱数 IC 14 の乱数用カウンタ 31 を更新するので、「ぶら下げ基板」による乱数値の把握を不可能にすることができる。

【0022】

次に、上記のように構成されたパチンコ遊技機 P で実行される各処理を、図 5 のフロー

チャートを参照して説明する。図5は、パチンコ遊技機Pの制御部Cにおいて、2ms毎に実行されるリセット割込処理のフローチャートである。このリセット割込処理により、パチンコ遊技機Pの遊技が制御される。

【0023】

リセット割込処理では、まず、その処理が電源投入後、最初に行われた処理であるか否かが調べられる(S1)。最初に行われた処理であれば(S1:Yes)、RAM13の初期化を行った後に(S2)、乱数の更新範囲の上限を定めるため、乱数IC14の最大値レジスタ32に「347」を書き込む(S3)。これにより乱数IC14の乱数用カウンタ31は「0～346」の範囲でカウントアップを行うので、乱数IC14から出力される乱数値は「0～346」となる。

【0024】

S3の処理後、又は、S1の処理において電源投入後2回目以降に行われたリセット割込処理であると判断された場合には(S1:No)、乱数IC14の記憶数カウンタ35の値を読み出し、その値が「0」であるか否かを判断する(S4)。読み出した記憶数カウンタ35の値が「0」でなければ(S4:No)、既に、打球が図柄作動ゲート4を通過し、そのスイッチ入賞信号18aに基づいて、コントローラ34からラッチ信号34aがFIFOレジスタ36へ出力されて、乱数用カウンタ31のカウント値がFIFOレジスタ36にラッチ(記憶)されている。このラッチされている値が乱数IC14の出力乱数値であるので、かかる場合には、FIFOレジスタ36の値を読み出して(S5)、その読み出した値が当たり値(例えば「7」)の1つと一致するか否かを判断する(S6)。前記したように、FIFOレジスタ36の値を読み出すことにより、そのFIFOレジスタ36からは、先にラッチされた値から順に乱数値として読み出されるとともに、記憶数カウンタ35の値が「-1」される。

【0025】

S5の処理で読み出されたFIFOレジスタ36の値、即ち、乱数IC14の出力乱数値が当たり値の1つと一致する場合には(S6:Yes)、大当たりと判定して、大当たり処理を実行する(S7)。大当たり処理では、大当たりコマンドが制御部Cから後述する表示装置Dへ送られ、表示装置Dにより、この大当たりコマンドに基づいて、LCDディスプレイ3の変動表示が大当たりの状態に制御されるのである。

【0026】

一方、S4の処理において、乱数IC14の記憶数カウンタ35の値が「0」である場合は(S4:Yes)、FIFOレジスタ36に読み出すべき乱数値がラッチされていないので、また、S6の処理において、読み出したFIFOレジスタ36の値、即ち、乱数IC14の出力乱数値がいずれの当たり値とも一致しない場合には(S6:No)、ハズレであるので、これらの場合には大当たり処理を行うことなく、S8の処理へ移行する。

【0027】

その後、S8の処理において、パチンコ遊技機Pの遊技状態に応じた各処理を実行した後、今回のリセット割込処理を終了して、次のリセット割込処理を待機する。

【0028】

ここで、大当たりの判定に用いられる乱数値を出力する乱数IC14の動作について説明する。乱数IC14の乱数用カウンタ31は、CPU11から出力されるM1信号11aの立ち下がり毎にカウントアップを行い、カウント値が最大値レジスタ32に記憶される「347」に達すると、コンパレータ33からクリア信号33aが乱数用カウンタ31へ出力されて、カウント値が「0」クリアされる。よって、乱数用カウンタ31は、M1信号11aにより、「0～346」の範囲でカウントアップを繰り返すのである。

【0029】

この乱数用カウンタ31のカウント値は、FIFOレジスタ36に入力されており、コントローラ34からラッチ信号34aが出力されるタイミングで、FIFOレジスタ36にラッチされる。かかるラッチ信号34aは記憶数カウンタ35へも出力され、そのラッチ信号34aを入力した記憶数カウンタ35は、内部のカウント値を1カウントアップす

る。

【0030】

前記したようにCPU11は、リセット割込処理において、この記憶数カウンタ35の値を読み出し、その値が「0」でなければ、乱数値を取得するために、FIFOレジスタ36の値を読み出すのである。なお、FIFOレジスタ36の値を読み出すことにより、そのFIFOレジスタ36の読み出し信号11bが記憶数カウンタ35に入力されて、記憶数カウンタ35の値が1カウントダウンする。

【0031】

記憶数カウンタ35の値は、コントローラ34へも出力されている。その記憶数カウンタ35の値が「4以上」である場合には、コントローラ34からのラッチ信号34aの出力が禁止され、その間、FIFOレジスタ36への新たな乱数値のラッチ（記憶）が禁止される。

【0032】

以上説明したように、本実施例のパチンコ遊技機Pでは、乱数IC14から出力される乱数値を用いて大当たりを判定している。この乱数IC14から出力される乱数値は、乱数用カウンタ31のカウント値に基づいて生成されるが、かかる乱数用カウンタ31は、M1信号11aの立ち下がりのタイミングでカウントアップを繰り返す。M1信号11aは、ソフト制御では追従することができないほど高速で、かつ、パチンコ遊技機Pの制御状態に応じて不等間隔に絶えず出力される信号である。よって、かかるM1信号11aに基づいてカウントされる乱数IC14の出力乱数値を、「ぶら下げ基板」で把握することができない。従って、「ぶら下げ基板」による大当たりの発生タイミングの把握を不可能にして、「ぶら下げ基板」を用いた不正行為を防止することができるのである。

【0033】

以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。

【0034】

例えば、本実施例では、乱数IC14はCPU11と別体に構成されたが、乱数IC14をCPU11に内蔵しても良い。乱数IC14をCPU11に内蔵することにより、乱数IC14自体を交換するといった不正行為を防止することができるので、不正行為の防止効果を一層向上することができる。しかも、乱数IC14をCPUに内蔵し、その乱数IC14の乱数用カウンタ31を更新するための信号（本実施例では、M1信号11a）を、CPU11の外部へ出力しないように構成すれば、CPU11の外部から乱数用カウンタ31の更新タイミングが全くわからなくなるので、「ぶら下げ基板」等による出力乱数値の把握を一層困難なものにすることができる。

【0035】

また、記憶数カウンタ35の値は、カウント値そのものがCPU11から読み出し可能に構成され、そのカウント値により、CPU11は、FIFOレジスタ36の値を読み出すか否かを判断していた。しかし、このカウント値そのものが出力される構成に代えて、記憶数カウンタ35の値が「1」以上である場合に、出力される信号を設けるようにしても良い。この場合には、CPU11は、該信号がオンである場合に、FIFOレジスタ36の読み出しを行うのである。

【0036】

更に、乱数用カウンタ31のカウントアップを行う信号は、必ずしもM1信号11aに限られるものではない。例えば、8MHzや8.192MHz等のクロック信号のように等間隔に出力される信号であっても、ソフト制御では追従することができないほど高速な信号であれば、M1信号11aに代替することができる。

【0037】

しかも、かかる信号は高速であるだけでなく、不等間隔に絶えず出力される信号であれば、M1信号11aのように、「ぶら下げ基板」対策を一層効果的なものとすることがで

きる。例えば、CPU 11から出力されるメモリ・リクエスト信号、I/Oリクエスト信号、リード信号、ライト信号、リフレッシュ信号、ウェイト信号、バス・リクエスト信号、バス・アクノリッジ信号、いずれかのアドレスバス信号、または、いずれかのデータバス信号などを、M1信号11aに代えて使用することができる。また、68系のCPUにおいては、80系CPUのM1信号11aに代えて、SYNC(シンクロナサウト)信号を使用することもできる。更に、これら複数の信号を組み合わせるよう使用するようにしても良いのである。

【0038】

以下に本発明の変形例を示す。請求項1記載の遊技機用乱数生成回路において、前記記憶数カウンタ回路の値は読み出し可能にされていることを特徴とする遊技機用乱数生成回路1。記憶数カウンタ回路の値により、FIFO回路の読み出しが可能であるか否か、即ち、取得できる乱数値があるか否かを認識することができる。

【0039】

請求項1記載の遊技機用乱数生成回路において、前記記憶数カウンタ回路の値が1以上である場合にオンされるFIFO回路の読み出し可能信号を備えていることを特徴とする遊技機用乱数生成回路2。該信号により、FIFO回路の読み出しが可能であるか否か、即ち、取得できる乱数値があるか否かを認識することができる。

【0040】

請求項1記載の遊技機用乱数生成回路、または、遊技機用乱数生成回路1、2において、前記記憶数カウンタ回路の値は、前記FIFO回路へ出力される制御信号を入力することによりカウントアップされ、逆に、そのFIFO回路の値が読み出されることによりカウントダウンされることを特徴とする遊技機用乱数生成回路3。

【0041】

請求項1記載の遊技機用乱数生成回路、または、遊技機用乱数生成回路1から3のいずれかにおいて、前記記憶数カウンタ回路の値が所定値以上である場合に、前記FIFO回路への制御信号の出力を禁止するコントローラを備えていることを特徴とする遊技機用乱数生成回路4。

【0042】

請求項1記載の遊技機用乱数生成回路、または、遊技機用乱数生成回路1から4のいずれかにおいて、前記カウンタ回路のカウント値の更新トリガとなる信号は、この遊技機用乱数生成回路の搭載される回路基板が外部装置と接続されるコネクタ上の信号以外の信号で構成されることを特徴とする遊技機用乱数生成回路5。よって、「ぶら下げ基板」等を該コネクタに接続しても、「ぶら下げ基板」等では、カウンタ回路のカウント値の更新トリガを入力することができず、遊技機用乱数生成回路から出力される乱数値を把握することができない。

【0043】

請求項1記載の遊技機用乱数生成回路、または、遊技機用乱数生成回路1から5のいずれかにおいて、CPUに内蔵されていることを特徴とする遊技機用乱数生成回路6。遊技機用乱数生成回路をCPUに内蔵することにより、遊技機用乱数生成回路のみの不正な取り替えを防止して、不正行為の防止を強化することができる。また、遊技機用乱数生成回路をCPUに内蔵し、かつ、カウンタ回路のカウント値の更新トリガとなる信号をCPUの内部の信号を用い、その信号をCPUの外部へ出力しないように構成すれば、「ぶら下げ基板」等によるカウンタ回路のカウント値の更新を把握できなくすることができる。

【0044】

請求項1記載の遊技機用乱数生成回路、または、遊技機用乱数生成回路1から6のいずれかにおいて、前記カウンタ回路のカウント値は、その遊技機用乱数生成回路の外部から読み出し不可能にされていることを特徴とする遊技機用乱数生成回路7。

【0045】

請求項1記載の遊技機用乱数生成回路、または、遊技機用乱数生成回路1から7のいずれかにおいて、前記カウンタ回路は、非等間隔に絶えず出力される信号に基づいてカウ

ト値の更新を行うことを特徴とする遊技機用乱数生成回路 8。カウンタ回路の更新は非等間隔に絶えず行われるので、「ぶら下げ基板」等による乱数値の把握を一層不可能にすることができる。

【0046】

請求項 1 記載の遊技機用乱数生成回路、または、遊技機用乱数生成回路 1 から 8 のいずれかにおいて、前記カウンタ回路は、80系CPUのM1信号（オペコードフェッチ信号）、68系CPUのSYNC（シンクロナサウト）信号、メモリ・リクエスト信号、I/Oリクエスト信号、リード信号、ライト信号、リフレッシュ信号、ウェイト信号、バス・リクエスト信号、バス・アクノリッジ信号、少なくとも1本のアドレスバス信号、または、少なくとも1本のデータバス信号のうち、いずれかの信号に基づいてカウント値を更新することを特徴とする遊技機用乱数生成回路 9。これらの信号は、ソフト制御では追従することができないほど高速に、且つ、遊技機の制御状態に応じて、いずれも非等間隔に絶えず出力されるので、該信号の発生回路を別途設ける必要がなく、回路コストを低減することができる。なお、前記した信号のうち、いくつかの信号を組み合わせて使用しても良い。

【0047】

【発明の効果】 本発明の遊技機によれば、制御装置は、ソフトウェア制御による定期処理において、読み出し処理および判定処理を含む処理のうち所定の処理内で所定の作業を実行するものであり、その所定の作業を実行する場合には制御装置内において作業コードが読み込まれる。この所定の作業には、作業コードの読み込みが複数回行われる特定の作業が含まれている。ここで、信号出力手段が信号を出力する間隔、即ち乱数生成手段が生成する乱数の値の更新間隔は、特定の作業を実行する場合における特定の作業コードの読み込みと次の作業コードの読み込み間隔以下であるので、「ぶら下げ基板」等では、かかるスピードに追従して「ぶら下げ基板」等のカウント値を更新することができない。よって、乱数生成手段で生成される乱数の値を「ぶら下げ基板」等で把握することはできないので、「ぶら下げ基板」等による大当たりの発生タイミングの把握を不可能にして、「ぶら下げ基板」等を用いた不正行為を防止することができるという効果がある。

【図面の簡単な説明】

【図 1】 本発明の一実施例であるパチンコ遊技機の遊技盤の正面図である。

【図 2】 パチンコ遊技機の電氣的構成を示したブロック図である。

【図 3】 乱数 IC の電氣的構成を示したブロック図である。

【図 4】 M1 サイクル（オペコード・フェッチ・サイクル）のタイミングチャートである。

【図 5】 リセット割込処理を示したフローチャートである。

【符号の説明】

5	<u>特定入賞口（特定入賞手段）</u>
1 1	<u>制御部の CPU（制御装置、信号出力手段）</u>
1 1 a	<u>M1 信号（乱数の値の更新信号）</u>
1 1 b	CPU による FIFO レジスタの読み出し信号
1 4	乱数 IC
1 6	<u>他の入出力装置（外部装置）</u>
1 8	<u>第 1 種始動口スイッチ（検出手段、検出スイッチ）</u>
1 8 a	スイッチ入賞信号（所定の契機）
3 1	<u>乱数用カウンタ（乱数生成手段）</u>
3 2	<u>最大値レジスタ</u>
3 3	<u>コンパレータ</u>
3 3 a	クリア信号
3 4	コントローラ
3 4 a	<u>ラッチ信号</u>
3 5	<u>記憶数カウンタ</u>

3 6	F I F O (First In First Out)レジスタ (<u>保持手段</u>)
C	制御部
D	<u>表示装置 (外部装置)</u>
P	パチンコ遊技機 (遊技機)
S 5	<u>読み出し処理</u>
S 6	<u>判定処理</u>