

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4505225号
(P4505225)

(45) 発行日 平成22年7月21日(2010.7.21)

(24) 登録日 平成22年4月30日(2010.4.30)

(51) Int.Cl.	F I
GO 1 R 31/302 (2006.01)	GO 1 R 31/28 L
HO 1 L 21/66 (2006.01)	HO 1 L 21/66 J
	HO 1 L 21/66 S
	HO 1 L 21/66 Y

請求項の数 15 (全 13 頁)

(21) 出願番号	特願2003-537118 (P2003-537118)	(73) 特許権者	500049141
(86) (22) 出願日	平成14年10月16日(2002.10.16)		ケーエルエーテンカー コーポレイシ ン
(65) 公表番号	特表2005-519260 (P2005-519260A)		アメリカ合衆国、95035、カリフォル ニア州、ミルピタス、ワン テクノロジイ ドライブ
(43) 公表日	平成17年6月30日(2005.6.30)	(74) 代理人	110000028
(86) 国際出願番号	PCT/US2002/033154		特許業務法人明成国際特許事務所
(87) 国際公開番号	W02003/034492	(72) 発明者	ウェイナー・カート・エイチ、
(87) 国際公開日	平成15年4月24日(2003.4.24)		アメリカ合衆国 カリフォルニア州951 25 サン・ホセ、ネバダ・アベニュー、 822
審査請求日	平成17年10月14日(2005.10.14)		
(31) 優先権主張番号	60/329,804		
(32) 優先日	平成13年10月17日(2001.10.17)		
(33) 優先権主張国	米国 (US)		
(31) 優先権主張番号	10/265,051		
(32) 優先日	平成14年10月2日(2002.10.2)		
(33) 優先権主張国	米国 (US)		

最終頁に続く

(54) 【発明の名称】 半導体 IC 欠陥検出の装置および方法

(57) 【特許請求の範囲】

【請求項 1】

電圧コントラスト検査のために設計されたテスト構造を備えるテスト用半導体装置であって、

電圧コントラスト検査中に第 1 電位に帯電される複数のフローティング導電構造を有する第 1 サブ構造領域と、

前記電圧コントラスト検査中に第 2 電位に帯電される第 2 サブ構造領域と、

前記第 2 サブ構造領域に結合された所定のサイズの導電パッドとして形成された導電構造であって、前記第 2 サブ構造領域が、前記第 1 サブ構造領域よりもより遅く帯電することで、前記第 2 電位が前記電圧コントラスト検査中に前記第 1 の電位とは異なる電位となるよう、実験的またはシミュレーションによって前記所定のサイズが選択された導電構造と

を備えるテスト用半導体装置。

【請求項 2】

請求項 1 に記載のテスト用半導体装置であって、前記第 1 および第 2 サブ構造領域は単一のフォトリソグラフィステップで形成されるテスト用半導体装置。

【請求項 3】

請求項 1 または請求項 2 に記載のテスト用半導体装置であって、前記第 1 および第 2 サブ構造領域は共に同じ電位レベルにあるとき欠陥が存在すると判断するテスト用半導体装置。

【請求項 4】

請求項 1 ないし請求項 3 のいずれかに記載のテスト用半導体装置であって、前記第 2 サブ構造領域は、前記第 1 サブ構造領域の導電ライン群のうちの 1 つにそれぞれ隣接する複数の平行ストリップセグメントを含むテスト用半導体装置。

【請求項 5】

請求項 4 に記載のテスト用半導体装置であって、前記第 2 サブ構造領域はジグザグ形状を形成するテスト用半導体装置。

【請求項 6】

請求項 1 ないし請求項 5 のいずれかに記載のテスト用半導体装置であって、前記第 2 サブ構造領域は、電圧コントラスト検査中に前記第 1 サブ構造領域とは異なる輝度レベルを有するように設計されたテスト用半導体装置。

10

【請求項 7】

請求項 1 ないし請求項 6 のいずれかに記載のテスト用半導体装置であって、前記第 2 サブ構造領域の前記導電構造は、電圧コントラスト検査中に、前記第 2 サブ構造領域内に存在する部分開放が検査されえるように選ばれたサイズを有するテスト用半導体装置。

【請求項 8】

電圧コントラスト検査のために設計されるテスト用半導体装置を製造する方法であって、

電子ビームによる走査によって第 1 電位に帯電される複数のフローティング導電構造を有する第 1 サブ構造領域を形成すること、

20

前記電子ビームによる走査によって第 2 電位に帯電される第 2 サブ構造領域を形成すること、および

前記第 2 サブ構造領域に結合された導電パッドである導電構造を、前記第 2 サブ構造領域が、前記電子ビームによる走査を受けた際に前記第 1 サブ構造領域よりもより遅く帯電することで、前記第 2 電位が電圧コントラスト検査中に前記第 1 の電位とは異なる電位となるよう、実験的またはシミュレーションによって選択されたサイズとして形成することを含む製造方法。

【請求項 9】

請求項 8 に記載の製造方法であって、前記第 1 および第 2 サブ構造領域は単一のフォトリソグラフィステップで形成される製造方法。

30

【請求項 10】

請求項 8 または請求項 9 に記載の製造方法であって、前記電子ビームにより走査したとき、前記第 1 および第 2 サブ構造領域が共に同じ電位レベルにあるとき欠陥が存在すると判断する製造方法。

【請求項 11】

請求項 8 ないし請求項 10 のいずれかに記載の製造方法であって、前記第 2 サブ構造領域は、前記第 1 サブ構造領域の導電ライン群のうちの 1 つにそれぞれ隣接する複数の平行ストリップセグメントを含む製造方法。

【請求項 12】

請求項 11 に記載の製造方法であって、前記第 2 サブ構造領域はジグザグ形状を形成する製造方法。

40

【請求項 13】

請求項 8 ないし請求項 12 のいずれかに記載の製造方法であって、前記第 2 サブ構造領域は、電圧コントラスト検査中に前記第 1 サブ構造領域とは異なる輝度レベルを有するように設計されている製造方法。

【請求項 14】

請求項 8 ないし請求項 13 のいずれかに記載の製造方法であって、前記第 2 サブ構造領域の前記導電構造は、電圧コントラスト検査により、前記第 2 サブ構造領域内に存在する部分開放が検査されえるサイズとして形成した製造方法。

【請求項 15】

50

請求項 8 ないし請求項 1 4 のいずれかに記載の製造方法であって、第 1 および第 2 サブ構造領域の一部を電子ビームで走査し、走査された部分の電圧コントラスト画像を得ることによって前記第 1 および第 2 サブ構造領域を検査することをさらに含む製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧コントラスト検査のあいだ変化する電位を作るように特別に設計される複数のフィーチャを有する半導体デバイスまたはテスト構造中の電氣的欠陥を検出する方法および装置に関する。より具体的には本発明は、回路またはテスト構造のフィーチャの中の開放および短絡タイプの欠陥を検出する電圧コントラスト技術に関する。

10

【背景技術】

【0002】

テスト構造の電圧コントラスト検査は、走査電子顕微鏡で達成される。電圧コントラスト技術は、試料が電子ビームのターゲットであるときに試験中の試料のさまざまな位置の電位差が 2 次電子放出強度の差を生むことに基づいて機能する。走査された領域の電位状態は、電圧コントラスト画像として得られ、例えばワイヤリングパターンの低電位部分は明るく表示されえ（2 次電子放出の強度が高い）、高電位部分は暗く表示されえる（2 次電子放出の強度がより低い）。あるいはシステムは、低電位部分が暗く表示され、高電位部分が明るく表示されえるように構成されえる。

【0003】

20

2 次電子検出器は、走査電子ビームによってスイープされるパスから発生するこの 2 次電子放出の強度を測定するのに用いられる。欠陥のある部分は、検査中の部分の電位状態つまり外観から特定されえる。検査中の部分は典型的には、電圧コントラストテストのあいだ特定の電位および結果として生じる画像中の明るいレベルを作るように設計される。したがって走査された部分の電位および結果として生じる画像の外観が予期された結果と大きく異なるとき、走査された部分は欠陥と分類される。

【0004】

本出願人によって設計されたいくつかのテスト構造は、2000 年 8 月 25 日に出願された Akella V.S. Satya による「TEST STRUCTURES AND METHODS FOR INSPECTION OF SEMICONDUCTOR INTEGRATED CIRCUITS」と題された同時係属中の米国特許出願第 09 / 648 , 380 号（弁護士整理番号 K L A 1 P 0 1 6 B）に開示され、この出願はその全体が全ての目的のために、本明細書において参照される。ある実施形態において、テスト構造は、電圧コントラスト検査のあいだ交互の高および低電位導電ラインを持つように設計される。ある検査アプリケーションにおいて、低電位ラインはグラウンド電位であり、高電位はフローティング電位である。もしフローティングであるべきラインが隣接するグラウンドに結合されたラインと短絡するなら、両方のラインは電圧コントラスト検査中に新たに低電位を作ることになる。もしグラウンドに結合されているはずのライン内で開放欠陥が存在するなら、これの開放はそのラインの一部をフローティング電位のままにし、それによって電圧コントラスト検査中には高い電位を作り出す。開放および短絡欠陥の両方は、電圧検査中に 2 つの隣接するラインを同じ電位にする。

30

40

【0005】

残念ながら従来電圧コントラストテスト構造は、それに付随する欠点も持つ。例えば、これらのテスト構造を製造するために少なくとも 2 つのフォトリソグラフィマスキングステップが必要となる。1 つのマスキングステップは、グラウンドに接続される基板へのコンタクトを作るのに必要であり、もう一つのマスキングステップは、テストされているテスト構造の金属層を製造するのに必要である。従来電圧コントラストテスト構造を製造するのに必要な時間は、プロセスツールの状態を素早く認定および / またはモニタするために電圧コントラストに基づくテスト構造を用いるような応用例によっては重要になりえる。

【0006】

50

従来電圧コントラストテスト構造の他のより重要な短所は、これらがハードオープン（hard opens）およびショートだけを検出できることである。これは、例えばCuメタライゼーション処理において非常に重要な問題になるが、欠陥のかなりの割合はパーシャルオープン（partial opens）だからである。パイアにおけるまたはメタルラインにおけるこのパーシャルオープンは、信頼性の関心になり、また半導体チップのパラメトリックパフォーマンスを低下させる。

【発明の開示】

【発明が解決しようとする課題】

【0007】

したがって素早く製造できる改良されたテスト構造の必要がある。さらにパーシャルオープンおよびショート欠陥も検出されえる改良されたテスト構造の必要がある。

10

【課題を解決するための手段】

【0008】

本発明のある実施形態において、改良された電圧コントラストテスト構造を備えた半導体装置が提供される。おおまかに言えば、テスト構造領域（以下、単にテスト構造という）は単一のフォトリソグラフィステップ、または単一のレチクルまたはマスクで製造される。テスト構造は、電圧コントラスト検査中に特定の電位パターンを有するサブ構造を含む。例えば、電子ビームがテスト構造にわたって走査されるとき、予期された輝度パターンが作られ、テスト構造の予期された電位の結果、画像化される。しかし電圧コントラスト検査中に予期されないパターンの電位が存在するとき、これは欠陥がテスト構造内に存在することを示す。異なる電位を作るために、サブ構造の第1セットは、大きい導電パッドのような比較的大きい導電構造に結合され、サブ構造の第1セットは、比較的大きい導電構造に結合されないサブ構造の第2セットよりもより遅く帯電する。このようなテスト構造を製造するメカニズムも開示される。さらに、他のタイプの電圧コントラスト構造と共に、このようなテスト構造内を電圧コントラスト検査中に欠陥を素早く位置特定する探索メカニズムも提供される。

20

【0009】

ある実施形態において、電圧コントラスト検査のために設計されるテスト構造が開示される。テスト構造は、電圧コントラスト検査中に第1電位に帯電する設計される複数のフローティング導電構造を有する第1サブ構造、および第2サブ構造を前記電圧コントラスト検査中に前記第1電位とは異なる第2電位に帯電させるように選択されたサイズを有する導電構造に結合される第2サブ構造を含む。ある好ましい実施形態においては、前記第1および第2サブ構造は単一のフォトリソグラフィステップで形成される。

30

【0010】

ある具体的な実施形態においては、前記第2サブ構造は、前記第1サブ構造の導電ライン群のうちの1つにそれぞれ隣接する複数の平行ストリップセグメントを含む。さらに他の局面においては、前記第2サブ構造はジグザグ形状を形成する。

【0011】

他の実現例では、前記第2サブ構造は、電圧コントラスト検査中に前記第1サブ構造よりもより遅く帯電するよう設計される。他の局面においては、前記第2サブ構造は、電圧コントラスト検査中に前記第1サブ構造とは異なる輝度レベルを有するように設計される。好ましくは、前記第2サブ構造の前記導電構造は、電圧コントラスト検査中に部分開放が前記第2サブ構造内に検査されえるように選ばれたサイズを有する。ある代替の実施形態においては、上述のテスト構造の実施形態の1つ以上を製造する方法がまた開示される。テスト構造は、電圧コントラスト検査のために設計される。

40

【0012】

他の実施形態においては、本発明は、テスト構造を検査する方法に関する。最初に前記テスト構造の2つ以上の初期部分を帯電された粒子ビームで走査することによって、前記初期走査の結果として前記テスト構造内に予期しないパターンの電位が存在するかに基づいて、前記テスト構造内に欠陥が存在するかが決定される。欠陥が存在するとき、前記テ

50

スト構造の1つ以上の潜在的欠陥部分に順次にステップ移動し、前記テスト構造の前記1つ以上の潜在的欠陥部分を帯電された粒子ビームで走査し、それにより前記欠陥が位置特定される。

【0013】

ある実施形態においては、前記ステップ移動することは、前記欠陥を位置特定する2進探索パターンの形状である。他の実施形態においては、最初に前記テスト構造の2つ以上の初期部分を帯電された粒子ビームで走査することによって、欠陥が存在するかを決定することは、前記テスト構造の第1端を走査することによって前記第1端の第1電位を得ること、前記テスト構造の第2端を走査することによって前記第2端の第2電位を得ること、および前記第1端の電位が前記第2端の電位と異なるとき、前記テスト構造は開放欠陥を有すると決定することによって達成される。

10

【0014】

他の局面においては、前記テスト構造の1つ以上の潜在的欠陥部分に順次にステップ移動し、前記テスト構造の前記1つ以上の潜在的欠陥部分を帯電された粒子ビームで走査し、それにより前記欠陥を位置特定する操作は、a)前記テスト構造の第1現在位置にステップ移動し、前記テスト構造の前記第1現在位置を欠陥を探して走査すること、b)前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こるとき、前記前の走査および前記現在の走査の間にある前記テスト構造の次の部分へステップ移動すること、およびc)前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こらないとき、前記前の走査および前記現在の走査の間ではない前記テスト構造の次の部分へステップ移動することを含む。ある局面においては、前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こるとき、前記次の部分は、前記前の走査および前記現在の走査の間の中間にあり、前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こらないとき、前記次の部分は、前記現在の走査と、前記前の走査および前記現在の走査の間ではない前記テスト構造の一端との間の中間にある。さらに他の局面においては、前記現在の走査が、欠陥ではない前記現在の走査についての輝度の遷移点を含むかを決定することをさらに含み、前記次の部分へステップ移動する操作は、前記現在の走査が欠陥ではない前記輝度の遷移点を含むとき、新しい向きにおいて実行される。ある実現例においては、前記次の走査の前記新しい向きは前記前の走査の向きに垂直である。ある具体的な局面においては、前記欠陥が見つかるまで操作(b)および(c)が繰り返される。

20

30

【0015】

ある実施形態においては、前記欠陥は開放欠陥でありえ、前記欠陥は、輝度の遷移が前記テスト構造自身の中に起こるときに見つかる。さらに他の実施形態においては、前記開放欠陥は部分開放欠陥でありえる。他の実現例では、前記欠陥は短絡欠陥でありえ、前記欠陥は、物理的短絡が前記テスト構造内に見つかるときに見つかる。

【0016】

他の実施形態においては、本発明は、テスト構造内において欠陥を検出する検査システムに関する。システムは、電子ビームを発生するビーム発生器、電子を検出する検出器、および上述の方法の1つ以上を実行するよう構成されたコントローラを含む。

40

【0017】

本発明のこれらの、および他の特徴は、より詳細に本発明の以下の明細書および添付図面に提示され、これらは本発明の原理を例示的に示す。

【発明を実施するための最良の形態】

【0018】

本発明の具体的な実施形態が詳細に参照される。この実施形態の例は添付図面に示される。本発明はこの特定の実施形態について説明されるが、本発明を1つの実施形態に限定するように意図されないことが理解されよう。むしろ添付の特許請求の範囲によって規定される本発明の精神および範囲内に含まれる代替物、改変、および等価物を含むよう意図される。以下の説明においては本発明の完全な理解のために多くの具体的な詳細が述べ

50

られる。本発明はこれら具体的な詳細の一部または全てがなくても実施できる。あるいはよく知られたプロセス操作は、本発明を不必要にぼかさないために詳細には説明されない。

【0019】

大きくは本発明のある実施形態は、単一のフォトリソグラフィマスキングステップにおいて製造されえる、かつ/またはパーシャルオープンを検出するのに用いられえる電圧コントラストに基づくテスト構造を提供する。ある実現例において、テスト構造は少なくとも2つのサブ構造を含む。2つのサブ構造は、構造のうちの1つをグラウンド（例えば基板）に結合する必要なく異なる電圧コントラスト強度を作るように設計される。

【0020】

図1は、本発明のある実施形態によるテスト構造100の電圧コントラスト画像の概略上面図である。示されるようにテスト構造は、大きな導電パッド110に結合される第1サブ構造102（特許請求の範囲の「第2サブ構造領域」に相当）、および複数のフローティング導電ライン（例えば104aから104g）から形成される第2サブ構造104を含む（特許請求の範囲の「第1サブ構造領域」に相当）。第1サブ構造は、大きな導電パッドに結合されているとして説明されるが、電圧コントラスト走査中に、第1サブ構造中に作られている、第2サブ構造中のものと比較して異なる電位を生じる任意の適切な導電構造が使われてももちろんよい。第1および第2サブ構造は、同一の導電層内に形成されるので、全体のテスト構造は単一のフォトリソグラフィステップで製造されえる。フォトリソグラフィ技術は当業者にはよく知られている。

【0021】

第1サブ構造の大きな導電パッド110は、電子ビームで走査されるとき、第2サブ構造と比較して異なる電位および強度（すなわち2次および後方散乱電子）を結果として生じるよう選択されるサイズを持つ。すなわち大きな導電パッド110は、結合される第1サブ構造が、パッド110に結合されない第1サブ構造とは異なるように帯電するようなサイズにされる。異なる量の2次または後方散乱電子が、テスト構造の異なるように帯電された部分から、入射電子ビームにตอบสนองして放射される。示された実施形態において、第2サブ構造の導電ライン104aから104gは、素早く帯電し、電圧コントラスト走査中に暗い画像を作る。この場合、パッド110は、第1サブ構造102が、第2サブ構造104の導電ラインよりもより遅く帯電するようなサイズにされる。よって導電パッド110および第1サブ構造102は共に、第2テスト構造の導電ライン（例えば104a）のうちの単一のものの面積よりもかなり大きい面積を持つ。導電パッド110のサイズは、実験によって、またはシミュレーションによって決定されえる。例えば、テスト構造の2つのサブ構造が異なる電位を電圧コントラスト検出中に作るかを決定するために、テスト構造のさまざまな導電パッドについて大きくなるサイズ群が用いられえる。よって導電パッド110のサイズは、実験的に異なる電位を作り出した最も小さいサイズの導電パッド110と同じか、またはそれより大きいように選択されえる。

【0022】

電子ビームがこれらサブ構造102および104を通過する（例えば向き106で）とき、大きな金属パッド110に接続されるサブ構造102は、大きな金属パッドに接続されない構造に比べてゆっくりと帯電する電位を持つ。すなわち大きな金属パッドは、仮想グラウンドとして機能し、明るく見え、第2サブ構造104のフローティング導電ラインは暗く見える。ビームがサブ構造102をある期間だけ走査した後、サブ構造102は、大きな金属パッドに接続されない第2サブ構造104と同じ電位に近づく。したがって電圧コントラストの差異はもともと過渡的なものである。しかし、例えば向き206で幅208に沿って電子ビームが初めに走査されると、欠陥が存在しないときは、テスト構造は交互に繰り返される明暗のサブ構造として見える。

【0023】

図2Aは、本発明のある実施形態による開放欠陥204を持つテスト構造200の電圧コントラスト画像の概略上面図である。図2のテスト構造200は、図1のテスト構造1

10

20

30

40

50

00と同様であるが、図2のテスト構造200は開放欠陥212を持つ。より具体的には、図2のテスト構造200は、開放欠陥212を持つ第1サブ構造202、および欠陥を持たない第2サブ構造204を含む。第1サブ構造は、導電パッド210に結合されたままである第1部分202a、および導電パッド210に結合されない第2部分202bを含む。

【0024】

過渡的な性質ではあるが、第1サブ構造202内の開放欠陥を検出することができる。走査中に、導電パッド210に接続された第1サブ構造の部分202aは、大きな導電パッド110に接続されないサブ構造202の部分202bとは異なる電位を持つ。したがって構造は、物理的な断絶212の点において電圧コントラストを示す。言い換えれば、電子ビームが例えば向き206で幅208に沿って走査されると、テスト構造200は予期されるような交互の明暗のサブ構造を持たない。2つの異なる部分202aおよび202bの間の過渡的な電位差は、開放欠陥として特徴付けられる。

【0025】

第1サブ構造202で部分開放を検出するのに同じ原理が採用されえる。部分開放は、金属パスの抵抗を増加させる。その結果、電子ビーム走査の下では、部分開放を含むパッド210へのパスは、部分開放欠陥を持たないパッド210へのパスと比べて、過渡的な電位差を作る。この過渡電位差は、過渡電圧コントラスト信号として検出されえる。この過渡電位差は、部分開放欠陥であると決定されえる。

【0026】

もし初めの走査幅208が欠陥を含むなら、そのような欠陥の特定の位置は、それから、異なる電位の間で第1サブ構造がどこで遷移するかを決定することによって決定されえる。あるいはもし初めの走査幅が欠陥を含まなかったら、欠陥の特定の位置を決定するために例えば第1走査と直角な向きに沿った第2走査が必要となりえる。欠陥の存在およびそのような欠陥の特定の位置を決定する任意の適切な技術が利用されえる。さらにテスト構造の他のタイプも容易に変更されて本発明を実現できる。すなわち、任意の適切な電圧コントラストタイプのテスト構造が変更されることによって、第1サブ構造は、基板に結合される代わりに、比較的広い導電構造に結合される。

【0027】

図2Bは、本発明のある実施形態による短絡欠陥262を持つテスト構造250の電圧コントラスト画像の概略上面図である。示されるようにテスト構造は、大きな導電パッド260と結合されたジグザグサブ構造252を含む。テスト構造はまた、フローティングを維持するように設計された、つまり大きな導電パッド560に結合されない複数の導電ラインサブ構造254を含む。しかし短絡欠陥262がジグザグサブ構造252および導電ライン254cの間に起こっている。向き256の電圧コントラスト走査のあいだ、サブ構造は、交互の明暗ラインを生じる交互の電位を持つことが予期される。しかし2つの隣接するラインが同じ電位を持つとき、サブ構造のうちの1つに欠陥が存在すると決定される。示されるように、導電ライン254cは、ジグザグサブ構造252の隣接するストリップと同じ電位および明るさレベルを持つ。短絡262は、向き258に沿って走査することによって発見されえる。

【0028】

電圧コントラストテスト構造の特定のタイプにおいて、欠陥位置は、サーチタイムを最小にするサーチを実行することによって決定されえる。本発明のある実施形態において、欠陥は、例えばテスト構造の全体の長さにはわたって連続的に走査するのではなく、テスト構造のさまざまな位置へと段階的に移動する (stepping) ことによって位置特定されえる。それぞれのステップ位置において、テスト構造は電子ビームによって走査される (例えばラスタ走査される)。この「加速されたサーチ」手法は、上述の大きな導電構造を持つテスト構造に加えて、任意の適切なテスト構造上で実現されえる。そのような加速されたサーチのうちの一例は、2進探索である。もちろん、1つ以上のステップで素早く欠陥位置へ「ステップ移動する」ために任意の適切なサーチステップが利用されえる。例えば

10

20

30

40

50

電子ビームは、所定の増分距離だけテスト構造に対して移動されえる。

【 0 0 2 9 】

図 3 A は、本発明のある実施形態によるテスト構造 3 0 0 内の開放タイプの欠陥を位置特定する 2 進探索メカニズムを示す。図 3 B は、本発明のある実施形態による欠陥を位置特定するプロシージャを示すフローチャートである。図 3 A および 3 B は併せて説明される。テスト構造は例えばターゲットパッド 3 0 2 においてグラウンドに接続される。最初に、操作 3 5 2 および 3 5 4 において帯電粒子ビームで構造を走査することによって、開放欠陥がテスト構造 3 0 0 に存在するかが決定される。例えばターゲットパッド 3 0 2 の電位が、電圧コントラスト検査中にレファレンスパッド 3 0 8 の電位と比較される。パッドの電位が異なるとき、開放欠陥がテスト構造 3 0 0 内に存在すると決定される。パッドが同じ電位を持つとき、欠陥は存在しないと決定される。

10

【 0 0 3 0 】

テスト構造に欠陥が存在しないと決定されるとき、プロシージャ 3 5 0 は終了する。欠陥が存在すると発見されるとき、帯電粒子ビームは、操作 3 5 6 において開放欠陥を走査するために、構造の第 1 部分へと構造に対して段階的に移動する。例えばテスト構造それ自身に明から暗への輝度遷移点が存在すると決定され、この点は開放欠陥の位置を示す。図 3 A の図示された実施形態において、欠陥についての 2 進探索は、まず x 方向に沿って実行される。テスト構造は上部に沿って走査されるが、テスト構造の任意の部分がサーチ中に走査されえる。電子ビームは、試料に対して位置「 1 」に動かされ、この位置は x 方向に沿ってテスト構造 3 0 0 の中間にある。それから開放欠陥が見つかったかが操作 3 5 8 において決定される。示された実施形態において、テスト構造そのものの中に遷移点が見つかったを決定することによって、欠陥が見つかったかが決定される。もし欠陥が見つかっているなら、プロシージャは終了する。

20

【 0 0 3 1 】

もし欠陥が見つからなかったなら、操作 3 6 0 において、明暗の間の輝度遷移が、前の走査および現在の走査の間で走査方向において起こっていないかが決定される。この決定は、「走査方向」内の遷移点が見つかったかに基づいており、テスト構造そのものの中に遷移点が見つかったかどうかに基づかない。例えばテスト構造は、x 方向に沿って暗い部分のすぐ後に明るい部分を含みえるが、テスト構造それ自身の中の遷移点はまだ見つかっていない。

30

【 0 0 3 2 】

もし走査方向内の遷移点はまだ見つかっていないなら、それから操作 3 6 2 において、前の走査および現在の走査の間のテスト構造中の遷移が存在するかが決定される。例えば、ターゲットパッド 3 0 2 および現在の走査位置 1 の間の遷移が存在するかが決定される。もしターゲットパッド 3 0 2 および位置 1 の間に遷移が存在すると決定されるなら、それから欠陥がサーチ位置 1 よりも左、つまり「後方」にあるかが決定される。言い換えれば、欠陥は前の走査（例えばパッド 3 0 2）および現在の走査（例えば位置 1）の間に存在すると決定される。帯電粒子ビームはそれから、現在の走査の「後方」のテスト構造の第 2 部分へとステップ移動され、この部分が今度は操作 3 6 4 において開放欠陥がないか走査される。そうでなければ、帯電粒子ビームはそれから現在の走査の「前方」のテスト構造の第 2 部分へとステップ移動され、この部分が今度は操作 3 6 6 において開放欠陥がないか走査される。

40

【 0 0 3 3 】

「後方」および「前方」という語は、ここでは現在のステップング方向に対しての位置として言及される。例えば、もしビームがテストパッド 3 0 2 から位置 1 へ + x 方向にステップ移動されたなら、ビームは、- x 方向に移動するとき、位置 1 の「後方」の位置へ動くことになる。対照的にビームは、+ x 方向に移動するとき、位置 1 の「前方」の位置へ移動することになり、これはビームをパッド 3 0 2 から位置 1 へと移動させることによって規定される現在のステップング方向と同じ方向である。

【 0 0 3 4 】

50

遷移は位置 1 およびターゲットパッドの間では起こっていないので、電子ビームはそれからテスト構造に対して、位置 1 およびテスト構造の最右端の間の中間である位置 2 に移動する（操作 3 6 4）。プロシージャはそれから欠陥が見つかったかを決定するために、操作 3 5 8 を繰り返す。この例では、欠陥が見つからなかったと決定される。それから、走査方向の遷移点は操作 3 6 0 では見つかっていないと決定される。それから遷移が現在の走査および前の走査の間にあると操作 3 6 2 で決定される。示されるように輝度レベルの遷移は、位置 1 および 2 の間で起こった。電子ビームはそれから、試料に対して、位置 3 へ移動し、この位置 3 は、位置 1 および 2 の間の中間であり、位置 3 において開放欠陥が走査される（操作 3 6 4）。位置 3 においては欠陥が見つからないので、遷移は位置 3 および 1 の間にある（すなわち前の走査および現在の走査の間ではない）と決定され、電子ビームはそれから位置 4 へと移動し、この位置 4 は、位置 3 より左、つまり位置 3 の「前方」にあり、位置 3 および 1 の間の中間である（操作 3 6 2）。x 方向における遷移も位置 4 において見つけられる。

10

【 0 0 3 5 】

輝度遷移が第 1 方向において見つかった後、電子ビームはそれからテスト構造に対して 2 進探索で y 方向に沿って移動され、欠陥の位置を操作 3 6 8 で見つける。示されるように電子ビームはまずテスト構造に対して、テスト構造の長さの半分だけ下がった位置 5 へ移動される。輝度は位置 4 から 5 へうつるときに明および暗の間で遷移したので、次の位置 6 は、位置 5 および 4 の間の中間である。テスト構造そのものの中の実際の遷移点は、位置 6 において見つかる。それからこの遷移点が開放欠陥の位置であると決定されえる。

20

【 0 0 3 6 】

代替の実施形態において、テスト構造は、第 1 の向きに連続的に走査されることによって欠陥の存在を検出する。図 1 のテスト構造において、帯電粒子ビームは連続的に向き 1 0 8 で走査される。それからテスト構造の導電ストリップについて輝度レベルの交互の明暗があるかどうか決定される。輝度パターンの交互のパターンは、欠陥が存在しないことを示す。しかし 2 つの隣接するストリップが同じ輝度レベルを持つとき、同じ輝度レベルを持つ隣接するストリップ群の中に欠陥が存在すると決定される。欠陥の位置はそれから、図 3 A および 3 B を参照して説明されたような向き 1 0 6 に沿った 2 進探索のようなステッピングサーチアルゴリズムを用いて決定されえる。暗から明への、またはその逆の輝度値の遷移がストリップ中に存在するとき、開放欠陥の位置が見つかる。物理的短絡が 2 つのストリップ間で見つかるとき、短絡欠陥が見つかる。

30

【 0 0 3 7 】

図 4 は、本発明の手法が実現されえる走査電子顕微鏡（SEM）システムの概略図である。図 4 の詳細は、例示目的で提供される。当業者には図 4 に示されるシステムの変化形も本発明の範囲に入ることが理解できるだろう。例えば図 4 は、連続的に移動するステージを持つ粒子ビームの動作を示す。しかしここで説明される試験構成および製品構成および多くの検査手法は、ステップアンドリピートモードで動作される粒子ビームを含む他の試験装置のコンテキストでも有用である。ビームに対してステージを移動させる代わりに、電磁レンズで視野を屈折させることによってビームが移動されてもよい。あるいはビームカラムがステージに対して移動されてもよい。

40

【 0 0 3 8 】

試料 1 0 5 7 は、粒子ビーム 1 0 2 0 の下に自動的に固定される。粒子ビーム 1 0 2 0 は、電子ビームのような粒子ビームでありえる。試料ハンドラ 1 0 3 4 は、自動的に試料をステージ 1 0 2 4 上で方向付けるよう構成されえる。ステージ 1 0 2 4 は、x 軸、y 軸、および z 軸に沿った移動および回転を含む 6 自由度を持つよう構成されえる。ある具体的な実施形態において、ステージ 1 0 2 4 は、x 方向のステージの動きが検査される導電ラインの長手軸に垂直である軸に対応するように X 線放射インデューサ 1 2 0 に対してアラインされる。試料のアライメントの微調整は、自動で、またはシステム操作者の助けを得て達成されえる。試料 1 0 5 7 の分析中のステージ 1 0 2 4 の位置および動きは、ステージサーボ 1 0 2 6 および干渉計 1 0 2 8 によって制御されえる。ステージ 1 0 2 4 が x

50

方向に移動するとき、インデューサ1020は繰り返しy方向に行ったり来たり偏向されえる。さまざまな実施形態によれば、インデューサ1020はほぼ100kHzで前後に移動する。あるいは、ビームをラスタリングすることなくテスト構造の特定のバンドつまり領域にわたって走査するために、比較的広いビームが使用されえる。

【0039】

検出器1032はまた、さらなる欠陥検出能力を可能にするために粒子ビーム1020に並ぶようにアラインされえる。他の要素と共に検出器1032は、コントローラ1050を用いて制御されえる。コントローラ1050は、さまざまなプロセッサ、記憶要素、および入力および出力装置を含みえる。コントローラは、本発明の欠陥検査および位置特定を実現するよう構成されえる。コントローラはまた、試料上の座標で試料に対して電子ビームの座標を相関させるよう構成されえ、それによって例えば、決定された欠陥の位置を決定できる。ある実施形態において、コントローラは、プロセッサおよび1つ以上のメモリデバイスを持つコンピュータシステムである。

10

【0040】

コントローラの構成にかかわらず、汎用検査操作および/またはここで説明された本発明の手法のためのデータ、プログラム命令を記憶するよう構成された1つ以上のメモリ、またはメモリモジュールが採用されえる。プログラム命令は、例えばオペレーティングシステムおよび/または1つ以上のアプリケーションの操作を制御しえる。メモリまたはメモリ群はまた、検査システムの特定の操作パラメータのための値と共に、走査された試料の画像、レファレンス画像、欠陥分類および位置データを記憶するよう構成されえる。

20

【0041】

このような情報およびプログラム命令はここで説明されたシステム/方法を実現するために採用されえるので、本発明は、ここで説明されたさまざまな操作を実行するためのプログラム命令、状態情報などを含む機械読み出し可能な媒体にも関する。機械読み出し可能な媒体の例としては、これらに限定されないが、ハードディスク、フロッピーディスク（登録商標）、および磁気テープのような磁気媒体、CD-ROMディスクのような光学媒体、プロプティカルディスクのような光磁気媒体、および読み出し専用メモリ（ROM）およびランダムアクセスメモリ（RAM）のようなプログラム命令を記憶し実行するために特別に構成されるハードウェアデバイスがある。本発明はまた、電波、光ケーブル、電気ケーブルなどのような適切な媒体上で搬送される搬送波において実現されえる。プログラム命令の例としては、コンパイラによって生成される機械語、およびインタープリタを用いてコンピュータによって実行されえる高級言語を含むファイルの両方が含まれる。

30

【0042】

前述の本発明は理解の明瞭さのためにある程度詳細に説明されてきたが、ある種の変更および改変が添付の特許請求の範囲内で実施されえることは明らかであろう。したがって説明された実施形態は、例示的であって限定的ではなく、本発明はここに挙げられた詳細に限定されるべきではなく、添付の特許請求の範囲およびその等価物の全ての範囲によって規定されるべきである。

【図面の簡単な説明】

【0043】

【図1】本発明のある実施形態によるテスト構造の電圧コントラスト画像の概略上面図である。

40

【図2A】本発明のある実施形態による開放欠陥を持つテスト構造の電圧コントラスト画像の概略上面図である。

【図2B】本発明のある実施形態による短絡欠陥を持つテスト構造の電圧コントラスト画像の概略上面図である。

【図3A】本発明のある実施形態によるテスト構造内の開放タイプの欠陥を位置特定する2進探索メカニズムを示す図である。

【図3B】本発明のある実施形態による欠陥を位置特定する一連の処理を示すフローチャートである。

50

【図4】本発明の手法が実現されえるシステムの概略図である。

【図1】




Figure 1

【図2A】




Figure 2A

【図 2 B】




Figure 2B

【図 3 A】




Figure 3A

【図 3 B】




Figure 3B

【図 4】




Figure 4

フロントページの続き

(31)優先権主張番号 10/264,625

(32)優先日 平成14年10月2日(2002.10.2)

(33)優先権主張国 米国(US)

(72)発明者 ヴァルマ・ガウラブ

アメリカ合衆国 カリフォルニア州 9 4 3 0 4 パロ・アルト, チャールズ・マルクス・ウェイ,
2 8 6

審査官 堀 圭史

(56)参考文献 特開平 1 1 - 3 3 0 1 8 1 (J P , A)

特開平 0 5 - 1 4 4 9 0 1 (J P , A)

特開 2 0 0 1 - 7 7 1 6 3 (J P , A)

(58)調査した分野(Int.Cl., D B名)

G01R 31/26-3193

G01R 31/00-02

H06L 21/64-66