

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5580399号
(P5580399)

(45) 発行日 平成26年8月27日 (2014. 8. 27)

(24) 登録日 平成26年7月18日 (2014. 7. 18)

(51) Int. Cl.	F I
H05B 37/02 (2006.01)	H05B 37/02 J
H02M 3/155 (2006.01)	H02M 3/155 Q
B60Q 1/00 (2006.01)	B60Q 1/00 C
H01L 33/00 (2010.01)	H01L 33/00 J

請求項の数 9 (全 15 頁)

(21) 出願番号	特願2012-501437 (P2012-501437)	(73) 特許権者	590000248
(86) (22) 出願日	平成22年3月15日 (2010. 3. 15)		コーニンクレッカ フィリップス エヌ ヴェ
(65) 公表番号	特表2012-521628 (P2012-521628A)		オランダ国 5656 アーエー アイン ドーフエン ハイテック キャンパス 5
(43) 公表日	平成24年9月13日 (2012. 9. 13)	(74) 代理人	100070150
(86) 国際出願番号	PCT/IB2010/051109		弁理士 伊東 忠彦
(87) 国際公開番号	W02010/109371	(74) 代理人	100091214
(87) 国際公開日	平成22年9月30日 (2010. 9. 30)		弁理士 大貫 進介
審査請求日	平成25年3月12日 (2013. 3. 12)	(74) 代理人	100107766
(31) 優先権主張番号	09155842.9		弁理士 伊東 忠重
(32) 優先日	平成21年3月23日 (2009. 3. 23)	(72) 発明者	クリストフ, マルティン
(33) 優先権主張国	欧州特許庁 (EP)		オランダ国, 5656 アーエー アイン ドーフエン, ハイ・テク・キャンパス・ビ ルディング 44

最終頁に続く

(54) 【発明の名称】 供給回路

(57) 【特許請求の範囲】

【請求項 1】

DC入力電圧をより高い出力電圧へ昇圧する供給回路であって、

当該供給回路を、DC入力電圧を供給するDC電源へ結合する入力端子であって、前記電源の正極端子を結合するよう設けられている第1の入力端子と、前記電源の負極端子を結合するよう設けられている第2の入力端子と、前記電源の中間端子を結合するよう設けられている第3の入力端子とを有する前記入力端子、

出力電圧を供給するよう負荷回路を当該供給回路へ結合する2つの出力端子、

前記2つの出力端子の間に結合される少なくとも2つの直列接続されたスイッチを有するブリッジ回路、

一方の端部を前記第3の入力端子へ結合され、他方の端部を前記ブリッジ回路の前記少なくとも2つのスイッチの相互接続部へ結合される共振回路、及び

少なくとも2つのダイオード

を有し、

第1のダイオードは、前記電源の正極端子を結合するよう設けられている前記第1の入力端子と、第1の出力端子へ結合されている前記直列接続されたスイッチの第1端の端子との間に順方向において結合され、第2のダイオードは、前記電源の負極端子を結合するよう設けられている前記第2の入力端子と、第2の出力端子へ結合されている前記直列に接続されたスイッチの第2端の端子との間に逆方向において結合される、供給回路。

【請求項 2】

10

20

前記第1のダイオードは、負の共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有し、前記第2のダイオードは、正の共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有する、

請求項1に記載の供給回路。

【請求項3】

前記共振回路は、インダクタンス及びキャパシタンスを有する直列共振回路である、

請求項1に記載の供給回路。

【請求項4】

前記少なくとも2つのスイッチは、MOSFETである、

請求項1に記載の供給回路。

10

【請求項5】

前記共振回路の共振周波数の10%から50%の範囲にある前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有する、

請求項1に記載の供給回路。

【請求項6】

前記共振回路の共振周波数の2分の1の範囲にある前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有する、

請求項1に記載の供給回路。

【請求項7】

前記制御ユニットは、最大50%のデューティサイクルを有して前記ブリッジ回路の前記スイッチのスイッチングを提供するよう構成される、

請求項5に記載の供給回路。

20

【請求項8】

電源と、負荷回路と、該負荷回路に給電する請求項1に記載の供給回路とを有する装置

。

【請求項9】

前記供給回路と前記負荷回路との間に出力フィルタを更に有する、

請求項8に記載の装置。

【発明の詳細な説明】

【技術分野】

30

【0001】

本発明は、供給回路に係り、更に、供給回路を有する装置に係る。

【背景技術】

【0002】

供給回路、特に、スイッチドモード電源は、当該技術においてよく知られている。かかる供給回路は、例えば、消費者製品及び非消費者製品に組み込まれている。例となる用途は、発光ダイオード(LED)及び/又は有機発光ダイオード(OLED)、特に、自動車用のLED/OLED照明及び一般的にバッテリー駆動のLED/OLED照明システムに使用されるLED/OLED列の給電である。

【0003】

40

前述の用途に最も良く適しており、従って、該用途に望ましくは使用される供給回路は、特に、一定の平均電流出力を有する不連続直列共振コンバータ(discontinuous series resonant converter)(以下、DSRC-Iと称される。)である。このようなコンバータは、例えば、国際公開第2008/110978号パンフレット(特許文献1)に記載されている。このタイプのコンバータの機能性は、当業者によってよく理解されており、従って、より詳細には説明されない。DSRC-Iコンバータは、平均電流出力が一定であり、電流検知及び電流制御ループが必要とされないという利点を有する。結果として、電流検知によって引き起こされる損失は回避され、DSRC-Iは、他の一般的に知られている供給回路と比較して高効率で、小型で、且つ容易な設計を提供する。

【0004】

50

基本的なDSRC-Iの欠点は、変圧器又は追加の構成要素（例えば、追加の倍圧器回路）が設けられない場合に、出力電圧が入力電圧よりも低くなければならない点である。しかし、いずれの解決法も空間を必要とし、且つ、回路の費用を増大させる。一例として、自動車のLEDバックライトは、直列に接続された複数のLEDから成り、自動車バッテリーの12ボルトよりも大きい電圧を必要とする。例えば、直列に5個のLEDが接続されている場合には、 $5 \times 3.3 \text{ V} = 16.5 \text{ V}$ が必要とされる。従って、DSRC-Iは、複数のLEDが直列に接続される必要があり、且つ、低い供給電圧しか利用可能でない場合に（例えば、自動車用途において）、問題を引き起こす。

【0005】

また、バッテリー駆動されるシステムは、しばしば、より高い出力電圧を達成するよう直列にセルをスタックする。しかし、セルの十分なスタッキングは、空間の不足により、多くの高電圧用途においては可能でない。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】国際公開第2008/110978号パンフレット

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の目的は、入力電圧よりも高い出力電圧が得られる供給回路を提供することである。本発明に従う昇圧機能を有する供給回路は、入力電圧を増大させる、すなわち、出力電圧を増大させて、バッテリーセルの数を低減する。

【課題を解決するための手段】

【0008】

本発明の態様に従って、
供給回路をDC電源へ結合する入力端子、
負荷回路を前記供給回路へ結合する2つの出力端子、
前記2つの出力端子の間に結合される少なくとも2つの直列接続されたスイッチを有するブリッジ回路、

一方の端部を1又はそれ以上の入力端子へ結合され、他方の端部を前記ブリッジ回路の前記少なくとも2つのスイッチの相互接続部へ結合される共振回路、及び
少なくとも2つのダイオード

を有し、

第1のダイオードは、前記電源の正極端子を結合するよう設けられている第1の入力端子と、第1の出力端子へ結合されている前記直列接続されたスイッチの第1端の端子との間に結合され、第2のダイオードは、前記電源の負極端子を結合するよう設けられている第2の入力端子と、第2の出力端子へ結合されている前記直列に接続されたスイッチの第2端の端子との間に結合される、供給回路が提供される。

【0009】

このコンバータ・トポロジは、入力電圧よりも高い出力電圧で一定平均電流出力を供給する。更に、それは簡単な回路設計を有し、変圧器又は他の追加の構成要素を必要としない。要するに、コンバータは、電流検知及び電流制御が必要とされず、更に、極めてコンパクトな回路設計が昇圧を組み込むことで提供されるという利点を提供する。本発明に従う供給回路は、とりわけ、設計するのが容易であり、制御するのが簡単であり、且つ、高い効率を提供する。供給回路の詳細な機能は、図面に関連して説明される。

【0010】

供給回路が与えられる本発明の第1の態様において、前記第1のダイオードは、負の（極性を有する）共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有し、前記第2のダイオードは、正の（極性を有する）共振電流のフローが許容されるように、割り当てられているスイッチに対して極性を有する。これは、正の電流

10

20

30

40

50

のみが出力に流れるという利点を提供する。

【0011】

供給回路が与えられる本発明の更なる態様において、前記共振回路は、インダクタンス及びキャパシタンスを有する直列共振回路である。これは、D S R C - I の有利な機能性及び零電流スイッチング (Z C S) (当該技術においてよく知られており、従って、これ以上は説明されない。) を確かにする点で、有利である。

【0012】

供給回路が与えられる本発明の更なる他の態様において、前記共振回路は、前記入力端子、すなわち、前記ダイオードと前記電源との間の相互接続部へ結合される。具体的に、共振キャパシタンスは、少なくとも2つの部分キャパシタンスに分けられ、夫々の部分キャパシタンスは、前記共振キャパシタンスの2分の1であり、前記入力端子、すなわち、前記ダイオード及び前記電源の相互接続部へ結合される。このトポロジは、昇圧機能が実現される点で有利であり、更に、共通のD S R C - I の主たる利点が維持される。

10

【0013】

供給回路が与えられる本発明の更なる態様において、前記少なくとも2つのスイッチは、M O S F E T である。これは、M O S F E T が上記の用途に適しており、更に、制御するのが容易である点で、有利である。

【0014】

供給回路が与えられる本発明の更なる態様において、当該供給回路は、前記ブリッジ回路の最大スイッチング周波数を供給するよう構成される制御ユニットを更に有し、前記最大スイッチング周波数は、前記共振回路の共振周波数の10%から50%の範囲、特に、前記共振回路の共振周波数の2分の1の範囲にある。

20

【0015】

更に、前記制御ユニットは、最大50%のデューティサイクルを有して前記ブリッジ回路の前記スイッチのスイッチングを提供するよう構成される。實際上、厳密に50%のデューティサイクルは達成不可能であり、望ましくは、短い不感時間 (dead-time) がハイサイド・スイッチとローサイド・スイッチとの間で実施されるべきであり、その時間は、望ましくは、100ナノ秒 (n s) から1マイクロ秒 (μ s) の範囲にある。

【0016】

本発明の他の態様に従って、電源と、負荷回路と、該負荷回路に給電するための、本発明に従って提案される供給回路とを有する装置が提供される。当然に、当該装置は、前記供給回路自体と同じ利点を有している。当該装置は1又はそれ以上の負荷を有してよく、一方、負荷は1又はそれ以上のL E D、O L E D等を有し、当該装置は例えば照明ユニットであってよい。

30

【0017】

望ましくは、出力フィルタが、前記供給回路と前記負荷回路との間に配置される。前記出力回路は、出力電圧を安定させ、従って、負荷電流のより低いD Cリップルを保証する。前記出力フィルタは、単純に、前記負荷回路へ並列に結合されるキャパシタによって、実施されてよいが、より複雑なフィルタが可能である (例えば、当該技術において一般的に知られているような、1又はそれ以上のキャパシタ及び/又はインダクタンスを有する直列及び/又は並列回路を有するフィルタ)。

40

【0018】

当然に、請求される装置は、従属請求項で定義される請求される供給回路と類似した及び/又は同じ望ましい実施形態を有する。

【0019】

本発明のこれらの及び他の態様は、後述される実施形態から明らかであり、これらを参照して説明される。

【図面の簡単な説明】

【0020】

【図1】本発明の実施形態に従う供給回路のブロック図を示す。

50

【図2】本発明の実施形態に従う供給回路のシミュレーション回路図を示す。

【図3】第1の組のパラメータ値に係るシミュレーション結果を示す。

【図4】第2の組のパラメータ値に係るシミュレーション結果を示す。

【図5】第3の組のパラメータ値に係るシミュレーション結果を示す。

【図6】第4の組のパラメータ値に係るシミュレーション結果を示す。

【図7】本発明の実施形態に従う供給回路の略ブロック図を示す。

【図8】本発明の実施形態に従う供給回路の更なる略ブロック図を示す。

【図9】第1の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。

【図10】第2の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。

10

【図11】第3の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。

【図12】第4の時間インターバルについて、本発明の実施形態に従う供給回路の導通部分のブロック図を示す。

【図13】共振電流信号を示す。

【発明を実施するための形態】

【0021】

図1は、本発明の実施形態に従う供給回路1のブロック図を示す。供給回路1は、ブリッジ回路3と、一方の端部で、すなわち入力端子で、電源7へ結合可能である共振回路5とを有する。電源7は、望ましくは、直流電圧源 V_{in} である。供給回路1は出力端子により負荷9へ結合されている。負荷9は、少なくとも1つの、図1においては例えば全部で4つの負荷11と、これらの負荷11へ並列に接続されている平滑キャパシタ13とを有する。負荷11はLED、OLED等であってよい。出力電圧 V_{out} は、負荷11のアレイの両端で下がる。

20

【0022】

ブリッジ回路3は、制御ユニット14によって制御される少なくとも2つのスイッチ M_1 及び M_2 （例えば、MOSFET）を有する。電源7からの直流電流にตอบสนองして、ブリッジ回路3は、スイッチング周波数 f_{switch} で電圧信号を共振回路5へ伝え、次いで、共振回路5は、交流電流 I_r を負荷回路9へ伝える。

30

【0023】

ブリッジ回路3のスイッチ M_1 及び M_2 は、望ましくは、制御ユニット14によって切り換えられる。制御ユニット14は、50%のスイッチング・デューティサイクルを提供するよう構成される。更に、制御ユニット14は、ブリッジ回路3の最大スイッチング周波数 f_{switch} を供給するよう構成される。最大スイッチング周波数 f_{switch} は、望ましくは、共振回路5の共振周波数 f_{res} の2分の1である。

【0024】

スイッチ M_1 及び M_2 は直列に接続されており、一方、スイッチ M_1 のソース接点は、相互接続部15によってスイッチ M_2 のドレイン接点へ結合されている。

【0025】

共振回路5は、一方の端部で電源7へ結合可能であり、他方の端部でブリッジ回路3の少なくとも2つのスイッチ M_1 及び M_2 の相互接続部15へ結合される。共振回路5は、インダクタンス L_{res} 及びキャパシタンス C_{res} を有し、キャパシタンス C_{res} は、例えば、2つの部分共振キャパシタンス $C_{res}/2$ に分割されている。従って、部分キャパシタンス $C_{res}/2$ の夫々は、共振キャパシタンス C_{res} の2分の1のキャパシタンスを有する。

40

【0026】

更に、図1は、ダイオード D_1 がスイッチ M_1 に割り当てられ、ダイオード D_2 がスイッチ M_2 に割り当てられることを表す。具体的に、ダイオード D_1 及び D_2 は、夫々のスイッチ M_1 及び M_2 と電源7との間に相互接続され、具体的に、一方で夫々の割り当てら

50

れているスイッチ M_1 又は M_2 と直列に、他方で電源7へ接続されている。ダイオードの一方、特に、ダイオード D_1 は、ダイオード D_1 を通る負の(極性を有する)共振電流 I_r のフローが許容されるように、割り当てられているスイッチ M_1 に対して極性を持たされ、他のダイオード、特に、ダイオード D_2 は、ダイオード D_2 を通る正の(極性を有する)共振電流 I_r が許容されるように、割り当てられているスイッチ M_2 に対して極性を持たされている。

【0027】

以下でより詳細に説明されるように、共振回路5における電圧降下 V_1 はダイオードに依存し、特に、どちらのダイオードが現在導通しているのかに依存する。従って、共振回路5における電圧降下は、次のようにまとめられる： M_1 がオンし且つ D_1 が導通しているとき、電圧降下は $-V_{in}/2$ であり、 M_1 が D_2 に接続され且つ D_2 が導通しているとき、電圧降下は $V_{in}/2 - V_{out}$ であり、 M_2 が D_2 に接続され且つ D_2 が導通しているとき、電圧降下は $V_{in}/2$ であり、 M_2 がオンし且つ D_1 が導通しているとき、電圧降下は $-V_{in}/2 - V_{out}$ である。

【0028】

部分キャパシタンス $C_{res}/2$ は、インダクタンス L_{res} と直列に接続され、更に、ダイオード D_1 又は D_2 と電源7との間の相互接続部へ結合されている。このように、1つの部分キャパシタンス $C_{res}/2$ は、ダイオード D_1 と電源7との間の相互接続部17へ結合され、他の部分キャパシタンス $C_{res}/2$ は、ダイオード D_2 と電源との間の相互接続部19へ結合される。

【0029】

供給回路1の上記の新規なトポロジは、その主な利点の大部分を有するDSRC-Iを実現し、更に、昇圧機能を提供する。それにより、出力電圧 V_{out} は、変圧器等の如何なる追加の構成要素も必要とせず、入力電圧 V_{in} よりも高くなる。

【0030】

留意すべきは、本発明に従う装置21は、その供給回路1を有し、更に、1又はそれ以上の負荷回路9を有してよいことである。

【0031】

図2は、本発明の実施形態に従う供給回路1のシミュレーション回路図を示し、一方、図3乃至図6は、様々な組のパラメータ値についてのシミュレーション結果を示す。図2のシミュレーション回路は、図1に表されている供給回路トポロジに基づく。

【0032】

図3は、第1の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧 $V_{in} = 24$ ボルト(V)と、出力電圧 $V_{out} = 30$ Vと、ブリッジ回路のスイッチング周波数 $f_{switch} = f_{res}/2$ (すなわち、スイッチング周波数は共振周波数 f_{res} の2分の1である。)とに基づく。

【0033】

図3の一番上のシミュレーション図は、時間 t の関数として電流 $I(V_1)$ 及び $I(V_4)$ を表す。それによって、電圧 V_1 は、図1に表されている電圧 V_{in} に対応し、電圧 V_2 は、図1に表されている電圧 V_{out} に対応する。出力電流 $I(V_4)$ が入力電流 $I(V_1)$ よりも低いことは明らかである。

【0034】

図3の真ん中のシミュレーション図は、時間 t の関数としてダイオード電流 $I(D_1)$ 及び $I(D_4)$ を表す。上述されたように、ダイオード D_1 及び D_2 は、反対の極性を有して、自身に割り当てられているスイッチ M_1 及び M_2 に接続されている。従って、ダイオード D_1 及び D_2 は、後でより詳細に説明されるように、共振電流 I_r の極性に依存して、電流フローを交互に許容する。

【0035】

図3の一番下のシミュレーション図は、時間 t の関数として共振電流 $I(L_{res})$ を表す。共振電流 $I(L_{res})$ は、図1の共振電流 I_r に対応する。

10

20

30

40

50

【0036】

図4は、第2の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧 $V_{in} = 24V$ と、出力電圧 $V_{out} = 40V$ と、ブリッジ回路のスイッチング周波数 $f_{switch} = f_{res} / 2$ (すなわち、スイッチング周波数は共振周波数 f_{res} の2分の1である。) とに基づく。

【0037】

図5は、第3の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧 $V_{in} = 24V$ と、出力電圧 $V_{out} = 50V$ と、ブリッジ回路のスイッチング周波数 $f_{switch} = f_{res} / 2$ (すなわち、スイッチング周波数は共振周波数 f_{res} の2分の1である。) とに基づく。

10

【0038】

図6は、第4の組のパラメータ値に係るシミュレーション結果を示す。具体的に、シミュレーション結果は、入力電圧 $V_{in} = 24V$ と、出力電圧 $V_{out} = 40V$ と、ブリッジ回路のスイッチング周波数 $f_{switch} = f_{res} / 3$ (すなわち、スイッチング周波数は共振周波数 f_{res} の3分の1である。) とに基づく。

【0039】

供給回路1の機能性を記載するために、図1に示されるトポロジは、図7及び図8において表されるように単純化されてよい。図7においては、2つのキャパシタンス C_{in1} 及び C_{in2} と、更に、共振キャパシタンス C_{res} とが設けられている。図8においては、図1の部分共振キャパシタンス $C_{res} / 2$ は1つの単一キャパシタンス C_{res} にまとめられており、電源7は、視覚的に、2つの部分電源7'及び7"に分割されている。夫々の部分電源は直流電圧 $V_{in} / 2$ を供給する。留意すべきは、2つの部分キャパシタンス $C_{res} / 2$ 又は2つのキャパシタンス C_{in1} 及び C_{in2} と、共振キャパシタンス C_{res} とを用いることは、同じ結果をもたらす点である。図8から明らかなように、キャパシタンス C_{res} の両端で起こる電圧降下は V_C と表され、インダクタンス L_{res} の両端で起こる電圧降下は V_L と表される。

20

【0040】

共振回路5は、その共振周波数 f_{res} 及びその共振インピーダンス Z_{res} を用いて記載されてよい：

$$f_{res} = 1 / (2 \sqrt{L_{res} \cdot C_{res}}) \quad (1)$$

$$Z_{res} = \sqrt{L_{res} / C_{res}} \quad (2)$$

30

シミュレーション結果に基づいて、回路動作は、次のように説明され得る。すなわち、説明のために、時間インターバルにおいて、共振周期の半分である周期 $T_{res}/2$ が定義される：

$$T_{res}/2 = (1/2) \cdot T_{res} = (1/2) \cdot (1/f_{res}) \quad (3)$$

スイッチ M_1 及び M_2 のスイッチング周期は、図7から明らかなように T_{switch} であり、 $2 \times T_{res} = T_{switch}$ である。夫々の時間インターバルにおける導通部分は、図9乃至図12に表される。

40

【0041】

図9は、図13に表される第1の時間インターバル $t_1 : 0 < t < T_{res}/2$ について、本発明の実施形態に従う供給回路1の導通部分のブロック図を示す。この時間インターバルの間、スイッチ M_1 はオンされ、スイッチ M_2 はオフされる。共振回路5は、この時間インターバルにおいて、第1の負の正弦半波(図13において W_1 により表される。)を生成する。

【0042】

従って、スイッチ M_1 は、直流電圧源7'から伝送される電流フローを可能にする。直列共振回路3、すなわち、 C_{res} 及びインダクタンス L_{res} で生じる電圧降下は、図

50

9において、 V_1 により表されている。

【0043】

結果として現れる電流 I_r は負であるから、ダイオード D_1 はこの電流に対して導通する。ダイオード D_2 は、ダイオード D_1 とは反対の極性を有しているので、第1の時間インターバルにおいては、負の電流 I_r のフローを許容しない。

【0044】

シミュレーション結果に基づき、夫々の時間インターバルにおいて導通する構成要素が知られ、夫々の正弦半波の振幅が計算され得る。理想的な回路から、第1の時間インターバル t_1 の開始時に共振回路で起こる電圧降下(図8において $V_c(t)$ と表される。)が計算され得る。その結果は：

$$V_c(t=0) = V_{out} - V_{in} \quad (4)$$

である。更に、 C_{res} 及び L_{res} での電圧降下 V_1 が図9から求められる。すなわち、初期条件及び共振キャパシタの電圧 V_c を用いて、夫々のサイクルが終わった後の夫々の正弦半波の振幅及びキャパシタの電圧 V_c が計算され得る。サイクルごとに、共振回路全体に印加される電圧 V_1 は、導通部分から求められ得る。第1のサイクルに関しては、 V_1 は：

$$V_1(0 < t) = -V_{in} / 2 \quad (5)$$

である。理想的な回路動作に基づき、結果として得られる第1の負の正弦半波 W_1 の振幅が計算され得る：

【0045】

【数1】

$$\hat{I}_1 = \frac{-V_{out} + \frac{V_{in}}{2}}{Z_{res}} \quad (6)$$

更に、この半波の後に D_1 を通る電流フローは、電流 I_r が正になるから、ダイオード D_1 によって妨げられる。

【0046】

図10は、第2の時間インターバル t_2 ： $0 < t < T_{switch} / 2$ について、本発明の実施形態に従う供給回路1の導通部分のブロック図を示す。この時間インターバルの間、スイッチ M_1 は依然としてオンされ、スイッチ M_2 は依然としてオフされる。共振回路5は、この時間インターバルにおいて、第2の正の正弦半波(図13において W_2 により表される。)を生成する。

【0047】

従って、電流 I_r は、このようにして、この時間インターバル t_2 の間、正である。結果として、ダイオード D_1 は電流フローを許容せず、従って、正の電流 I_r をブロックする。しかし、ダイオード D_1 とは反対の極性を有するダイオード D_2 は、正の電流 I_r のフローを許容する。図10から明らかなように、電流 I_{out} が出力を流れる。

【0048】

第一のインターバル t_1 の式による計算から、共振キャパシタ電圧 $V_c(t)$ は：

$$V_c(t) = -V_{out} \quad (7)$$

である。そして、 V_1 は：

10

20

30

40

50

$$V_1 (t < T_{\text{switch}} / 2) = (V_{\text{in}} / 2) - V_{\text{out}} \quad (8)$$

である。これは、第2の正の正弦半波 W_2 の振幅をもたらす：

【0049】

【数2】

$$\hat{I}_2 = \frac{\frac{V_{\text{in}}}{2}}{Z_{\text{res}}} \quad (9)$$

10

更に、電流フローは、ダイオード D_2 によって妨げられる。

【0050】

図11は、第3の時間インターバル $t_3 : T_{\text{switch}} / 2 < t < T_{\text{switch}} / 2 +$ について、本発明の実施形態に従う供給回路1の導通部分のブロック図を示す。この時間インターバルの間、スイッチ M_1 はオフされ、スイッチ M_2 はオンされる。共振回路5は、この時間インターバルにおいて、第3の正の正弦半波(図13において W_3 により表される。)を生成する。

【0051】

従って、電流 I_r は、このようにして、この時間インターバル t_3 の間、正である。結果として、ダイオード D_1 は電流フローを許容せず、従って、正の電流 I_r をブロックする。しかし、ダイオード D_1 とは反対の極性を有するダイオード D_2 は、正の電流 I_r のフローを許容する。

20

【0052】

第3の時間インターバル t_3 及び第4の時間インターバル t_4 における動作は、第1の時間インターバル t_1 及び第2の時間インターバル t_2 の動作と同様である。基本的に、電流半波は、反対の符号を有して起こる。

【0053】

第3の時間インターバル t_3 の開始時のキャパシタ電圧 $V_c(t)$ は：

$$V_c (t = T_{\text{switch}} / 2) = V_{\text{in}} - V_{\text{out}} \quad (10)$$

30

である。そして、 V_1 は：

$$V_1 (T_{\text{switch}} / 2 < t < T_{\text{switch}} / 2 +) = V_{\text{in}} / 2 \quad (11)$$

である。結果として、第3の正の正弦半波 W_3 は、以下の振幅を有する：

【0054】

【数3】

$$\hat{I}_3 = \frac{V_{\text{out}} - \frac{V_{\text{in}}}{2}}{Z_{\text{res}}} \quad (12)$$

40

図12は、第4の時間インターバル $t_4 : T_{\text{switch}} / 2 + < t < T_{\text{switch}}$ について、本発明の実施形態に従う供給回路1の導通部分のブロック図を示す。この時間インターバルの間、スイッチ M_1 は依然としてオフされ、スイッチ M_2 は依然としてオンされる。共振回路5は、この時間インターバルにおいて、第4の負の正弦半波(図13において W_4 により表される。)を生成する。

50

【0055】

従って、電流 I_r は、このようにして、この時間インターバル t_4 の間、負である。結果として、ダイオード D_1 は負の電流 I_r の電流フローを許容する。しかし、ダイオード D_1 とは反対の極性を有するダイオード D_2 は、負の電流 I_r の電流フローを許容しない。図12から明らかなように、電流 I_{res} は再び出力と流れる。

【0056】

最終的に、第4の時間インターバル t_4 の開始時のキャパシタ電圧 $V_c(t)$ は：

$$V_c(t = T_{switch} / 2 +) = V_{out} \quad (13)$$

10

である。そして、 V_1 は：

$$V_1(T_{switch} / 2 + < t < T_{switch}) = -V_{in} / 2 + V_{out} \quad (14)$$

である。結果として、第4の負の正弦半波 W_4 は、以下の振幅を有する：

【0057】

【数4】

$$\hat{I}_4 = \frac{-V_{in}}{2Z_{res}} \quad (15)$$

20

回路動作は、2つの正弦半波、すなわち、 W_2 及び W_4 のみが、出力を流れることを示す。結果として、出力電流 I_{out} は、スイッチング周期 T_{switch} ごとに、2つの正弦半波 W_2 及び W_4 から成る。従って、平均出力電流は、次のように計算され得る：

【0058】

【数5】

$$\bar{I}_{out} = \frac{V_{in}}{2} \cdot \frac{2T_{res}}{\pi \cdot Z_{res} \cdot T_{switch}} = \frac{V_{in} \cdot T_{res}}{\pi \cdot Z_{res} \cdot T_{switch}} \quad (16)$$

30

ここで、本発明に従う供給回路1の機能及び結果として得られる昇圧機能について、より詳細に説明する。供給回路1のトポロジは、共振電流 I_{res} の4つの半波のうち2つ（具体的に、4つの半波のうち1つおき）が出力、すなわち、負荷を流れないようにする。図9乃至図13に関して、第1及び第3の半波 W_1 及び W_3 は、図9及び図11から明らかなように、出力を流れない。

【0059】

40

この夫々の半波は、図13の第1の半波 W_1 について言及する場合、例えば、 $I_1 = (-V_{out} + V_{in} / 2) Z_{res}$ である。キャパシタンス C_{res} での電圧降下に係る初期条件と、共振回路5での電圧降下 V_1 とを考慮すると、第1の半波 W_1 の後のキャパシタンス C_{res} での電圧降下の量は、出力電圧 V_{out} に等しい。従って、その後の半波 W_2 に関しては、利用可能な電圧は、キャパシタンス C_{res} の両端での V_{out} に対応する電圧降下及び入力電圧の半分の電圧 $V_{in} / 2$ の直列接続から得られる。

【0060】

しかし、出力電圧 V_{out} は、常に、第2の半波 W_2 に逆らった振る舞いをとるので、入力電圧の半分の電圧、すなわち、 $V_{in} / 2$ は常に残り、電流フローを負荷に流す。結果として、第2及び第4の半波 W_2 及び W_4 は負荷を流れ、電流の振幅は、負荷電圧が入

50

力電圧 V_{in} よりも大きい場合において、負荷電圧に依存しない。

【0061】

結果として、本発明は、供給回路1、特に、自動車用LED/OLEDのために、又は、一般的に、DSRC-Iのみを構成要素としない場合に、バッテリー駆動のLED/OLED照明に使用可能なコンバータ・トポロジを提供する。これは、望ましくは、上記の用途に使用されるが、発明のトポロジにより、供給回路1は、更に、追加の構成要素を必要とすることなく、入力電圧 V_{in} よりも高い出力電圧 V_{out} を供給する昇圧機能を提供する。とりわけ、LED/OLEDの調光は、スイッチング周波数 f_{switch} を低減することによって、実現され得る。スイッチング周波数が低減された場合における波形は、図6に示されている。

10

【0062】

更なる実施形態において、制御ループ、すなわち、フィードバックループが更に設けられてよい。フィードバックループは、例えば、LED電流又は電圧を測定し、この信号をコントローラへ送り、電子スイッチの制御信号を然るべく調整する。

【0063】

要約すると、本発明に従う共振回路の新規なトポロジは、基本的な、従来のDSRC-Iコンバータと同じ主たる利点を提供するが、更には、入力電圧 V_{in} よりも高い出力電圧 V_{out} を供給する。

【0064】

新規な共振回路は、入力電圧 V_{in} よりも低い出力電圧 V_{out} に関して、2つのダイオード D_1 及び D_2 に対する導通部分のために、不利であると考えられうるが、実際には、特定のLEDにおいて接続されている負荷の電圧が高い出力電圧 V_{out} を生じさせるので、そのような問題は起こらない。このことは、コンバータが制御されない場合には、電流フローをブロックする。

20

【0065】

要するに、コンバータは、電流検知及び電流制御が必要とされず、更に、極めてコンパクトな回路設計が昇圧を組み込むことで提供されるという利点を提供する。本発明に従う供給回路は、とりわけ、設計するのが容易であり、制御するのが簡単であり、且つ、高い効率を提供する。当然に、同じ利点は、供給回路を有する本発明に従う装置についても当てはまる。

30

【0066】

以上の記載及び図面において本発明について詳細に説明してきたが、そのような記載は単なる例示であって限定ではないと解されるべきである。すなわち、本発明は、開示されている実施形態に限定されない。開示されている実施形態にする他の変形は、図面、本明細書、及び添付の特許請求の範囲を鑑みて当業者によって理解され実施可能である。

【0067】

特許請求の範囲において、語「有する (comprising)」は他の要素又はステップを排除せず、不定冠詞「1つの (a又はan)」は複数個を排除しない。単一の要素又は他のユニットが、特許請求の範囲に記載されている複数の事項の機能を満たしてよい。特定の手段が相互に異なる従属請求項に挙げられているという単なる事実は、それらの手段の組合せが有利に使用され得ないことを示すものではない。

40

【0068】

特許請求の範囲における如何なる参照符号も、適用範囲を限定するものと解されるべきではない。

【 図 1 】




FIG. 1

【 図 2 】




FIG. 2

【 図 3 】




FIG. 3

【 図 4 】






FIG. 4

【 図 5 】



【 図 6 】



【 図 7 】




FIG. 7

【 図 8 】




FIG. 8

【 図 9 】




FIG. 9

【 図 10 】




FIG. 10

【 図 11 】




FIG. 11

【 図 1 2 】




FIG. 12

【 図 1 3 】




FIG. 13

フロントページの続き

(72)発明者 ヤコブス, ヨーゼフ ハー アー エム
オランダ国, 5 6 5 6 アーエー アインドーフエン, ハイ・テク・キャンパス・ビルディング
4 4

(72)発明者 ヘンテ, デイルク
オランダ国, 5 6 5 6 アーエー アインドーフエン, ハイ・テク・キャンパス・ビルディング
4 4

審査官 桑 原 恭雄

(56)参考文献 特開平02 - 202365 (JP, A)
特表2010 - 521946 (JP, A)
特開平10 - 199691 (JP, A)

(58)調査した分野(Int.Cl., DB名)
H05B 37/02
B60Q 1/00
H01L 33/00
H02M 3/155