

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5960517号
(P5960517)

(45) 発行日 平成28年8月2日(2016.8.2)

(24) 登録日 平成28年7月1日(2016.7.1)

(51) Int. Cl.		F I			
G06F 12/02	(2006.01)	G06F 12/02	510A		
G06F 12/00	(2006.01)	G06F 12/00	560A		
		G06F 12/00	597U		

請求項の数 17 外国語出願 (全 37 頁)

(21) 出願番号	特願2012-138094 (P2012-138094)	(73) 特許権者	506076606
(22) 出願日	平成24年6月19日 (2012.6.19)		アバゴ・テクノロジーズ・ジェネラル・アイピー (シンガポール) プライベート・リミテッド
(65) 公開番号	特開2013-25793 (P2013-25793A)		シンガポール国シンガポール768923, イーシュン・アベニュー・7・ナンバー1
(43) 公開日	平成25年2月4日 (2013.2.4)	(74) 代理人	100087642
審査請求日	平成27年5月14日 (2015.5.14)		弁理士 古谷 聡
(31) 優先権主張番号	61/507, 659	(74) 代理人	100121061
(32) 優先日	平成23年7月14日 (2011.7.14)		弁理士 西山 清春
(33) 優先権主張国	米国 (US)		
(31) 優先権主張番号	13/334, 599		
(32) 優先日	平成23年12月22日 (2011.12.22)		
(33) 優先権主張国	米国 (US)		

最終頁に続く

(54) 【発明の名称】 フラッシュメディアコントローラの内部のメタデータハンドリング

(57) 【特許請求の範囲】

【請求項 1】

フラッシュメディアコントローラ内のフラッシュメモリのページに格納されたメタデータを処理するための方法であって、

コンテキストごとに前記メタデータを定義するステップであって、該コンテキストはページごとに定義される、ステップと、

前記メタデータのサイズが定義済みの閾値と同じか該閾値よりも小さいときには、前記コンテキストの構造(以下、コンテキストの構造をコンテキスト構造という)内に完了したメタデータを格納するステップと、

前記メタデータのサイズが前記定義済みの閾値より大きいときには、前記コンテキスト内にメタデータポインタを定義するステップを含む方法。

【請求項 2】

誤り訂正コードを用いて前記メタデータを保護するステップを更に含む、請求項 1 に記載の方法。

【請求項 3】

前記メタデータは管理データを含む、請求項 1 に記載の方法。

【請求項 4】

前記定義済みの閾値は、ページ当たりのバイト数を指定する、請求項 1 に記載の方法。

【請求項 5】

10

20

フラッシュプログラムサイクルにおいて、前記コンテキスト構造からの前記メタデータは、フラッシュターゲットに格納され、読み取りサイクルにおいて、前記フラッシュターゲットから読み取られたメタデータは、前記コンテキスト構造に格納されることからなる、請求項 1 に記載の方法。

【請求項 6】

前記メタデータポインタは、フラッシュプログラムサイクル中に外部システムメモリからメタデータを取り出すために、及び、前記コンテキストによって指定されたメタデータポインタによって指示される前記外部システムメモリ内の位置にフラッシュ読み取りコマンドからのメタデータを格納するために、アドレスポインタを提供することからなる、請求項 1 に記載の方法。

10

【請求項 7】

フラッシュプログラムサイクルにおいて、フラッシュターゲットに格納されるメタデータの第 1 の部分は前記コンテキスト構造から得られ、フラッシュターゲットに格納される前記メタデータの第 2 の部分は、前記コンテキストによって指定されたメタデータポインタによって指示される外部システムメモリ内の位置から得られ、

読み取りサイクルにおいて、前記フラッシュターゲットから読み取られた前記メタデータの前記第 1 の部分は、前記コンテキスト構造に格納され、前記第 2 の部分は、前記コンテキストによって指定されたメタデータポインタによって指示される前記外部システムメモリ内の位置に格納されることからなる、請求項 1 に記載の方法。

【請求項 8】

20

ページサイズがホストサイズの倍数であるときには、前記メタデータは複数のホストユーザーデータセクタのそれぞれに分散される、請求項 1 に記載の方法。

【請求項 9】

複数のフラッシュメディアデバイスを備えるフラッシュメモリであって、複数のページとして編成されるフラッシュメモリと、

前記フラッシュメモリの 1 以上のページにメタデータを格納するように構成されたフラッシュメディアコントローラ

を備える装置であって、

前記フラッシュメディアコントローラは、

(i) ページごとにコンテキストを定義し、及び、コンテキストごとに前記メタデータを定義し、

30

(ii) 前記メタデータのサイズが定義済みの閾値と同じか該閾値よりも小さいときには、前記コンテキストの構造（以下、コンテキストの構造をコンテキスト構造という）内に完了したメタデータを格納し、

(iii) 前記メタデータのサイズが前記定義済みの閾値より大きいときには、前記コンテキスト内にメタデータポインタを定義する

ことからなる、装置。

【請求項 10】

前記フラッシュメディアコントローラは、誤り訂正コードを用いて前記メタデータを保護する、請求項 9 に記載の装置。

40

【請求項 11】

前記メタデータは管理データを含む、請求項 9 に記載の装置。

【請求項 12】

メタデータのサイズが前記定義済みの閾値と同じか該閾値よりも小さい場合には、

フラッシュプログラムサイクルにおいて、前記フラッシュメディアコントローラは、フラッシュターゲットに前記コンテキスト構造からのメタデータを格納し、

読み取りサイクルにおいて、前記フラッシュメディアコントローラは、前記フラッシュターゲットから読み取られたメタデータを前記コンテキスト構造に格納する

ことからなる、請求項 9 に記載の装置。

【請求項 13】

50

前記定義済みの閾値は、ページ当たりのバイト数を指定する、請求項 9 に記載の装置。

【請求項 14】

前記メタデータポインタは、フラッシュプログラムサイクル中に外部システムメモリからメタデータを取り出すために、及び、前記コンテキストによって指定されたメタデータポインタによって指示される前記外部システムメモリ内の位置にフラッシュ読み取りコマンドからのメタデータを格納するために、前記フラッシュメディアコントローラによって使用されるアドレスポインタを提供する、請求項 9 に記載の装置。

【請求項 15】

フラッシュプログラムサイクルにおいて、フラッシュターゲットに格納されるメタデータの第 1 の部分は、前記コンテキスト構造から得られ、フラッシュターゲットに格納される前記メタデータの第 2 の部分は、前記コンテキストによって指定されたメタデータポインタによって指示される外部システムメモリ内の位置から得られ、

読み取りサイクルにおいて、前記フラッシュターゲットから読み取られたメタデータの前記第 1 の部分は、前記コンテキスト構造に格納され、前記第 2 の部分は、前記コンテキストによって指定されたメタデータポインタによって指示される前記外部システムメモリ内の位置に格納される

ことからなる、請求項 9 に記載の装置。

【請求項 16】

前記フラッシュメディアコントローラは、前記フラッシュメモリのページサイズがホストサイズの倍数であるときには、複数のホストユーザデータセクタのそれぞれにメタデータを分散するように更に構成される、請求項 9 に記載の装置。

【請求項 17】

コンテキストごとにメタデータを定義するための手段であって、該コンテキストはページごとに定義されることからなる、手段と、

前記メタデータのサイズが定義済みの閾値と同じか該閾値より小さい場合には、前記コンテキストの構造内に完了したメタデータを格納するための手段と、

前記メタデータのサイズが前記定義済みの閾値より大きい場合には、前記コンテキスト内にメタデータポインタを定義するための手段

を備えるフラッシュメモリシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、2011年7月14日に出願された米国仮特許出願第 61 / 507 , 659 号明細書の利益を主張し、その全体が参照によって援用される。

【0002】

本願は、同時係属中の出願である、2011年12月21日に出願された米国特許出願第 13 / 332 , 849 号に関連し、その全体が参照によって援用される。

【0003】

本発明は、一般に、フラッシュメディアシステムに係り、特に、フラッシュメディアコントローラの内部のメタデータをハンドリングするための方法及び / 又は装置に関する。

【背景技術】

【0004】

フラッシュメモリシステムは、機械的な遅延をハードドライブと関連付けないので、フラッシュメモリは、マスマストレージ環境において魅力的である。従って、フラッシュメモリシステムは、より高い性能、対応してより低いコスト、電力、廃熱、及びスペース使用を許可する。しかしながら、フラッシュメモリは、一定の技術的な制限のためにそのような環境において伝統的に用いられていない。第 1 の技術的問題は、機械的なハードドライブのシーケンシャルアクセスの 10 分の 1 と遅い書き込み速度である。より遅い書き込み速度は、書き込みに先立って長い消去サイクルなしに NAND フラッシュデバイスでデータの上書きをすることができないという実情による。消去サイクルが直接に書き込みの性

10

20

30

40

50

能に影響を与えるので、大部分のフラッシュ設計は新規の位置に書き込みデータを移動させて、後まで消去を遅らせる。使用中のシステムでは、プロセッサが使用していないフラッシュページを消費し、新規のそれを作成するために停止しなければならないまで、遅れた消去サイクルは増すことができ、著しくシステム性能に影響を与える。第2の技術的問題は、シングルレベルセル(「SLC」)デバイスのための100,000の消去サイクル、及びマルチレベルセル(「MLC」)デバイスのための10,000のサイクルのフラッシュメモリページのそれぞれのための指定限界である。消去サイクルの限定された数は、予測不能のデータストリームが複数の消去に従うメモリの一定の高使用エリアにおいて生じるデータセンターのための特定の問題をもたらす。第3の問題は、データ損失である。データ損失は、妨害されたセルに隣接するメモリセルの読み取り又は書き込みによって、データの損失ビットを招くことにつながる読み取り妨害又はプログラム妨害を含むフラッシュメモリに影響を与える様々なファクタの結果として生じる場合がある。フラッシュメモリセルの状態は、時間の経過の結果として予測不能の方式においても変化する。

10

【0005】

フラッシュ技術では、フラッシュ管理機能はファームウェアにおいて実現される。フラッシュ管理機能は、フラッシュバッファ管理、欠陥管理、及びウェアレベリングを含む。全ての管理機能は、ファームウェアによって利用される暫定的なデータ又は他の情報の格納のためにフラッシュデバイスのいくつかのストレージを利用する。フラッシュページに格納されるファームウェアによって利用される暫定的なデータ及び情報は、一般に、ここにメタデータと指称される。

20

【発明の概要】**【発明が解決しようとする課題】****【0006】**

フラッシュメディアコントローラの内部のメタデータをハンドリングするための方法及び/又は装置を実現することは望ましいだろう。

【課題を解決するための手段】**【0007】**

本発明は、フラッシュメディアコントローラの内部のフラッシュメモリのページに格納されたメタデータをハンドリングする方法に関する。方法は、一般に、(i)ページベースごとにコンテキストが定義されるコンテキストベースごとにメタデータを定義し、(ii)メタデータのサイズが定義済みの閾値以下であるとき、コンテキストの構造の内部に完了したメタデータを格納し、及び(iii)メタデータのサイズが定義済みの閾値より大きいとき、コンテキストの内部にメタデータポインタを定義することを含む。

30

【0008】

本発明の目的、特徴、及び利点は、(i)ページベースごとにコンテキストが定義されるコンテキストベースごとにメタデータを定義し、(ii)メタデータサイズが定義済みの閾値以下であるとき、コンテキスト構造に完了したメタデータ情報を格納し、(iii)メタデータサイズが定義済みの閾値を超えると、コンテキストの内部のメタデータにポインタを定義し、(iv)ホストユーザデータを有するメタデータを分散し、及び/又は(v)誤り訂正符号化、完全性チェック、及び訂正を有するメタデータを保護するフラッシュメディアコントローラの内部のメタデータをハンドリングするための方法及び/又は装置を提供することを含む。

40

【0009】

本発明のこれら及び他の目的、特徴、及び利点は、以下の明細書、添付された特許請求の範囲、及び図面から明らかになる。

【図面の簡単な説明】**【0010】**

【図1】チップ(SOC)コンテキストのシステムにおいて実現されたフラッシュメディアコントローラを図示するブロック図である。

【図2】本発明の実施の形態によるフラッシュメディアコントローラ(FMC)アーキテ

50

クチャの一例を図示するブロック図である。

【図 3】本発明の実施の形態によるフラッシュレノンコントローラアーキテクチャの一例を図示するブロック図である。

【図 4】図 3 のコンテキストマネージャモジュールのサブモジュールの一例を図示する図である。

【図 5】図 3 のダイ管理モジュールのサブモジュールの一例を図示する図である。

【図 6】図 3 のフラッシュ動作マネージャモジュールのサブモジュールの一例を図示する図である。

【図 7】図 3 のデータフローマネージャモジュールのサブモジュールの一例を図示する図である。

【図 8】図 3 のコンテキストマネージャモジュールの実施の形態の一例を図示する図である。

【図 9】図 3 のフラッシュ動作マネージャの実施の形態の一例を図示する図である。

【図 10】本発明の実施の形態によるフラッシュメディアコンテキストレイアウトの一例を図示する図である。

【図 11】本発明の実施の形態によるフラッシュページのリージョンパーティションの一例を図示する図である。

【図 12 A】本発明の実施の形態による F M C フラッシュページ構造の一例を図示する図である。

【図 12 B】本発明の実施の形態による F M C フラッシュページ構造の一例を図示する図である。

【図 13】本発明の実施の形態による処理を図示する流れ図である。

【発明を実施するための形態】

【0011】

1つの実施の形態では、本発明によるシステムは、小型コンピュータシステムインタフェース（「SCSI」）に基づいた、SAS（「シリアルアタッチドSCSI」）、FC（「ファイバチャネル」）、及びFC-AL（「ファイバチャネルアービトラードループ」）を含む様々なマストレージプロトコル、並びにシリアルATA（「SATA」）プロトコルで動作するように設計される。当業者はマストレージプロトコルに精通しているため、これらプロトコルはここで更に説明されない。特定のプロトコルがどこで呼び出されるかを除いて、ここに開示されたシステムと方法は、用いられる特定のプロトコルに依存せず、プロトコルの全てで正確に動作するように設計される。更に、本発明の実施の形態によるシステム及び方法は、エンドユーザ等の他のアプリケーションのためのプロトコルと同様にエンタープライズレベルのアプリケーションのためのプロトコルを含む現在利用しているか又は開発されているいずれかの他の同様のプロトコルの利用のために適しているだろう。ここに説明されたシステムは、フラッシュページ（例えば、メタデータ）に格納されるファームウェアによって利用される暫定的なデータ及び情報等のファームウェアデータのハンドリングのための新規な方法及び/又はアーキテクチャを含む。

【0012】

図1を参照すると、本発明の実施の形態によるフラッシュメディアコントローラを有して実現されたシステム100のブロック図が示される。一例では、システム（又はアーキテクチャ）100は、ブロック（又は回路）102、複数のブロック（又は回路）104a~104n、複数のブロック（又は回路）106a~106n、ブロック（又は回路）108、ブロック（又は回路）110、ブロック（又は回路）112、ブロック（又は回路）114、及びブロック（又は回路）116を備える。回路102~116は、ハードウェア、ファームウェア、ソフトウェア、ハードウェアの組み合わせ、ファームウェア、及び/又はソフトウェア、又は他の実装として実現されたモジュール及び/又はブロックを表わす。

【0013】

一例では、ブロック102は、本発明の実施の形態によるフラッシュメディアコントロ

10

20

30

40

50

ーラ (F M C) を実現する。ブロック 1 0 4 a ~ 1 0 4 n は、フラッシュストレージデバイス又はコンポーネントの第 1 の数として実現される。ブロック 1 0 4 a ~ 1 0 4 n は、ブロック 1 0 2 の第 1 のフラッシュレーンに連結される。ブロック 1 0 2 の第 1 のフラッシュレーンは、ブロック 1 0 4 a ~ 1 0 4 n のそれぞれに独立したチップイネーブル (C E) 信号を提供するように構成される。ブロック 1 0 6 a ~ 1 0 6 n は、フラッシュストレージデバイス又はコンポーネントの第 2 の数として実現される。ブロック 1 0 6 a ~ 1 0 6 n は、ブロック 1 0 2 の第 2 のフラッシュレーンに連結される。ブロック 1 0 2 の第 2 のフラッシュレーンは、ブロック 1 0 6 a ~ 1 0 6 n のそれぞれに独立したチップイネーブル (C E) 信号を提供するように構成される。 F M C 1 0 2 は、 2 つのフラッシュレーンインスタンスで図示されるが、特定の実施の形態のその設計基準を満たすために、より多くのフラッシュレーンが実現されるであろうことは当業者に明らかである。フラッシュコンポーネント 1 0 4 a ~ 1 0 4 n 及び 1 0 6 a ~ 1 0 6 n は、 1 つ以上のダイを備える単一のフラッシュパッケージとして実現される。フラッシュコンポーネント 1 0 4 a ~ 1 0 4 n 及び 1 0 6 a ~ 1 0 6 n は、 N A N D 及び / 又は N O R フラッシュデバイスを用いて実現される。ブロック 1 0 2 は、 N A N D フラッシュ及び / 又は N O R フラッシュのための適切なフィジカルレイヤサポート (P H Y) を含む。

10

【 0 0 1 4 】

ブロック 1 0 8 は、ブロック 1 0 2 に連結される外部の F M C プロセッサ (F A R M) を実現する。ブロック 1 1 0 は、ブロック 1 0 2 に静的ランダムアクセスメモリ (S R A M) 及び / 又は動的ランダムアクセスメモリ (D R A M) を連結するように構成されるメモリコントローラを実現する。ブロック 1 1 2 は、 1 つ以上の S R A M デバイスとして実現される。ブロック 1 1 4 は、 1 つ以上の D R A M デバイスとして実現される。ブロック 1 1 6 は、ブロック 1 1 0 及びブロック 1 1 4 を連結するダブルデータレートフィジカルレイヤ (P H Y) インタフェースを実現する。一例では、ブロック 1 0 2 、 1 0 8 、 1 1 0 、 1 1 2 、 1 1 4 及び 1 1 6 は、チップ (S O C) アーキテクチャのシステムを実現する。

20

【 0 0 1 5 】

ブロック 1 0 2 は、様々なアプリケーションがフラッシュデバイス 1 0 4 a ~ 1 0 4 n 及び 1 0 6 a ~ 1 0 6 n を用いるのを支援するように構成されたソフト IP ブロックとして実現される。ここに用いられたように、用語のソフト IP ブロックは、一般に、ソフトウェア (例えば、 H D L コード、 R T L コード等) で提供される集積回路のビルディングブロックを表わす。ブロック 1 0 2 は、一般に、フラッシュデバイスを有する複数のフラッシュインタフェースをサポートする。ブロック 1 0 2 は、一般に、プロセッサ (例えば、 A R M) を含まない。しかしながら、ブロック 1 0 2 は、一例では、外部プロセッサ 1 0 8 にブロック 1 0 2 を連結するように構成されたインタフェース (例えば、 3 2 ビット A H B 等) を実現する。ブロック 1 0 2 は、一般に、ブロック 1 0 4 a ~ 1 0 4 n 及び 1 0 6 a ~ 1 0 6 n によって構成されたフラッシュメディアマスタストレージレイの管理をハンドリングするように構成される。一例では、ブロック 1 0 2 は、付属する複数の独立したフラッシュコンポーネントを有する単一のフラッシュデータレーンに関連する大部分の管理機能を実行する多数例示されたフラッシュレーンコントローラ (F L C) を利用する。ブロック 1 0 2 の機能は、ブロック 1 0 2 がフラッシュアクセスに関してほとんど理解しないという意味ではいくぶん一般的である。ブロック 1 0 2 は、一般に、フラッシュウェアレーンをまとめ上げて単一のハードウェアエンティティを作ることに関する。一例では、ブロック 1 0 2 を実現するソフト IP は、アプリケーションのために出来る限り最大のレーンをサポートするためにパラメータ化する。例えば、 1 つの実施の形態では、レーンの数は 2 である。別の実施の形態では、その数は 8 である。

30

40

【 0 0 1 6 】

一例では、ブロック 1 0 2 は、以下に含まれる特徴をサポートする： (i) 2 つのフラッシュレーン； (i i) フラッシュレーンのそれぞれでの 8 つまでのチップイネーブル信号 (C E) ； (i i i) 非同期ノーマルモード、非同期拡張モード、トグル 1 . 0 、 O N

50

F I 2 . 1、O N F I 2 . 3、及びトグル 2 . 0を含むフラッシュインタフェース；(i v) 専門の E C C 又は複数のレーン間で共有された E C C は、設定可能なハードウェアである（例えば、ブロック 1 0 2 を実現するソフト IP ブロックの特徴をパラメータ化する）；(v) フラッシュインタフェースでの 8 ビットデータ；(v i) トグル 2 . 0 でのフラッシュインタフェース又は O N F I 2 . 3 でのフラッシュインタフェースの仕様の 2 0 0 M H z までの D D R レート；(v i i) 部分的な読み取りコマンド、(v i i i) ランダム読み取りコマンド；(i x) フラッシュ書き込み / 読み取りの C R C ストリップ / インサートオプション；(x) 4 K バイトデータのための 6 4 ビットまでの訂正；(x i) 5 1 2、2 K、4 K バイトデータでの設定可能な n ビット訂正（最大 n = 6 4 ）；(x i i) レジスタプログラミングのための 3 2 ビット A H B インタフェース；(x i i i) 外部メモリ（例えば、D R A M 又は S R A M ）でのコンテキストコマンドの記憶；(x i v) フラッシュレーンコントローラのカットスルーバッファ；(x v) 優れたパフォーマンスを提供するための独立したフラッシュ読み書きデータパス；(x v i) フラッシュユニットナンバー（F U N ）ごとにインオーダ状態の伝達；(x v i i) フラッシュレーンごとにデータパスのための 1 つの読み取り及び 1 つの書き込みバッファコントローラ（B C ）インタフェースのサポート；(x v i i i) コンテキスト訂正のための読み取り B C インタフェースのサポート；(x i x) コンテキストアップデートのための書き込み B C インタフェースのサポート；(x x) コンテキストフリーリソースポインタ（C F R P ）のための読み取り / 書き込み B C インタフェースのサポート。

10

【 0 0 1 7 】

20

図 2 を参照すると、本発明の実施の形態によるフラッシュメディアコントローラ（F M C ）アーキテクチャの一例を図示する図 1 のブロック 1 0 2 のより多くの個別ブロック線図が示される。一例では、ブロック 1 0 2 は、バッファコントローラ（B C ）インタフェース、フラッシュデバイスインタフェース、及びプロセッサインタフェース（例えば、3 2 ビット A H B 等）の三大機能インタフェースを実現する。バッファコントローラ（B C ）インタフェースは、ブロック図の左側及び左上に図示される。一例では、7 つのバッファコントローラインタフェース（例えば、3 つの読み取りインタフェース B C _ R D _ I / F、3 つの書き込みインタフェース B C _ W R _ I / F、及び 1 つの読み取り / 書き込みインタフェース B C _ R D / W R _ I / F ）が実現される。フラッシュデバイスインタフェースは、ブロック図の右側に図示される。一例では、2 つのフラッシュレーンインタフェース（例えば、F L A S H _ I / F _ 0 及び F L A S H _ I / F _ 1 ）が実現される。3 2 ビット A H B インタフェースは、ブロック図の右上に図示される。3 2 ビット A H B インタフェースは、一例では、レジスタのプログラム、状態の読み取り、及びブロック 1 0 2 の内部のレジスタの診断に用いられる。

30

【 0 0 1 8 】

ブロック 1 0 2 は、一般に、ブロック（又は回路）1 5 0、ブロック（又は回路）1 5 2、複数のブロック（又は回路）1 5 4 a ~ 1 5 4 n、複数のブロック（又は回路）1 5 6 a ~ 1 5 6 n、複数のブロック（又は回路）1 5 8 a ~ 1 5 8 n、ブロック（又は回路）1 6 0、ブロック（又は回路）1 6 2、ブロック（又は回路）1 6 4、ブロック（又は回路）1 6 6、ブロック（又は回路）1 6 8、ブロック（又は回路）1 7 0、複数のブロック（又は回路）1 7 2 a ~ 1 7 2 n、及び複数のブロック（又は回路）1 7 4 a ~ 1 7 4 n を備える。回路 1 5 0 から 1 7 4 a ~ 1 7 4 n は、ハードウェア、ファームウェア、ソフトウェア、ハードウェアの組み合わせ、ファームウェア、及び / 又はソフトウェア、又は他の実装として実現されるモジュール及び / 又はブロックを表わす。ブロック 1 5 0 は、プロセッサインタフェースロジック（P I L ）を実現する。ブロック 1 5 2 は、データ D M A マネージャ（D D M ）を実現する。ブロック 1 5 4 a ~ 1 5 4 n は、フラッシュバスコントローラ（F B C ）を実現する。ブロック 1 5 6 a ~ 1 5 6 n は、フラッシュレーンコントローラ（F L C ）を実現する。ブロック 1 5 8 a ~ 1 5 8 n は、データ転送パス（D T P ）を実現する。ブロック 1 6 0 は、コンテキストフェッチアービタ（C A ）を実現する。ブロック 1 6 2 は、コンテキストフリーポインタリソース（C F P M ）を実現

40

50

する。ブロック164は、消費コンテキストマネージャ(CCM)を実現する。ブロック166は、コンテキスト訂正ポート(CRP)を実現する。ブロック168は、コンテキストアップデートポート(CUP)を実現する。ブロック170は、コンテキストポインタリストポート(CPLP)を実現する。ブロック170は、一般に、オプションである。ブロック172a~172nは、データDMA読み取りインタフェースポート(DDRIP)を実現する。ブロック174a~174nは、データDMA書き込みインタフェースポート(DDWIP)を実現する。そして、ブロック172a~172n及び174a~174nは、一般に、データDMAインタフェースポート(DDIP)を構成する。

【0019】

一例では、ブロック150は、ブロック108からブロック102の指定可能なリソースにインタフェースを提供する(例えば、AMBA AHBライトインタフェースを介して)。ブロック150は、構成のために全ての指定可能なリソース、ダイレクトインタフェース、及びブロック156a~156nの内部に存在しないブロック102のサブモジュールの状態レジスタにインタフェースを提供する。ブロック150は、同様にそれぞれのブロック156a~156nの内部に存在する指定可能なリソースにインタフェースを提供する。更に、ブロック150は、プロセッサファームウェアはブロック168を介してシステムバッファの中への記憶のためのブロック102に実メディアコンテキストを書き込むコンテキスト構造バッファ(CCB)を含む。一例では、ブロック150は以下の特徴を含む: ブロック108に対する32ビットAMBA AHBライトスレーブインタフェース、入力クロック(例えば、HCLK)のいくらか分割値(又は同じ)システムクロック(例えば、SYS_CLK)、ブロック102の全てのプロセッサ指定可能スペースと同様に全ての構成及び状態レジスタに対するアクセス、システムバッファに格納されるコンテキストを構築するためにプロセッサファームウェアによって用いられるコンテキスト構造バッファ(CCB)、指定可能リソースのアクセスがプロセッサアクセスポート(PAP)によってハンドリングされ、ブロック102で複数のサブモジュールによって用いられるレジスタを含んでいる場合、ブロック156a~156nのそれぞれに分配されるプロセッサインタフェース。ブロック150は、全てのレジスタの復号化を実行し、ブロック156a~156nにおいて論理的に格納されない全ての指定可能なリソースのために読み取りデータを多重化する。

【0020】

ブロック152は、一般に、2つのデータ転送、フラッシュプログラム(例えば、バッファからフラッシュデバイスへのデータトランザクション)のための1つ、及びフラッシュ読み取り(例えば、フラッシュデバイスからバッファへのデータトランザクション)のための別のものを管理する。DMAデータパスは、一般に、ブロック156a~156nからそれぞれのブロック158a~158n、データDMAインタフェースポート(DDIP)ブロック172a~172n及び174a~174nを通じて別々の32ビットの読み書きデータパスを備える。ブロック158a~158nは、ECC機能を含む。DMAデータ転送は、一般に、ブロック102の他のサブブロック(又はポートブロック)によって対応するコンテキストに対するマルチプルアクセスを含むイベントのシーケンスを備える。一例では、DMA転送は、FLC要求、検索コンテキスト動作、データ転送、及びFLC完了フェーズを含む。

【0021】

FLC要求ステップにおいて、データ転送は、それぞれの要求ラインをレイズするブロック156a~156nの1つから開始する。検索コンテキスト動作では、対応するコンテキストはコンテキスト訂正ポート(CRP)インタフェース166を介してバッファコントローラから検索される。データ転送は、コンテキストがDDIPに送信されると共に返答をし又はしない間に、DDIP、DTP、及びFLCブロックの間で発生する。FLC完了フェーズでは、選択されたブロック156a~156nに対する完了ラインは転送の終わりを示すためにレイズされる。DDM152は、コンテキストを検索し、データトランザクションを容易にするためにDTPブロックに入力を提供するために作用する。

10

20

30

40

50

【 0 0 2 2 】

ブロック 1 5 4 a ~ 1 5 4 n は、一般に、フラッシュレーンのそれぞれの 1 セットの N A N D フラッシュデバイスに対するローレベルのインタフェースシグナリングを実行する。一般に、フラッシュレーンコントローラ (F L C) 1 5 6 a ~ 1 5 6 n のそれぞれのために 1 つのフラッシュバスコントローラ (F B C) 1 5 4 a ~ 1 5 4 n がある。ブロック 1 5 4 a ~ 1 5 4 n は、一般に、与えられたタイプ (例えば、非同期、O N F I 2 . 0 同期、O N F I 2 . 3 同期、三星トグル 1 . 0、三星トグル 2 . 0 等) のための異なるタイミングモードと同様にいくつかのインタフェースタイプのために、フラッシュインタフェースプロトコルのサイクルのそれぞれのタイミングを管理する。サイクルのタイミングは、一例では、内部タイミングレジスタのグループに格納されたタイミングカウントを介して制御される。ブロック 1 5 4 a ~ 1 5 4 n のコアロジックは、一般に、ブロック 1 0 2 の残りとは異なるクロックドメインで動作する。一般に、タイミングレジスタセットのみが、ブロック 1 5 6 a ~ 1 5 6 n の残りと同じクロックドメインに属する。同期ロジックは、一般に、F B C が静止しているときに限り (例えば、未解決の動作がない)、レジスタが書き込まれるため、レジスタが静的なものとして扱われるので、これらのレジスタと F B C コアとの間に必要でない。

10

【 0 0 2 3 】

ブロック 1 5 6 a ~ 1 5 6 n は、一般に、ダイのそれぞれに対するコマンドのスケジューリングを実行する。ブロック 1 5 6 a ~ 1 5 6 n は、フラッシュレーンのそれぞれでのコマンドのシーケンシングを管理する。ブロック 1 5 6 a ~ 1 5 6 n は、ダイをプログラムすると共に状態を監視するファームウェアを通じて制御と状態レジスタを提供する。ブロック 1 5 6 a ~ 1 5 6 n のそれぞれは、コンテキスト管理及びダイ管理を含む。ブロック 1 5 6 a ~ 1 5 6 n は、一般に、コンテキストの処理のための役割を担う。

20

【 0 0 2 4 】

ブロック 1 5 8 a ~ 1 5 8 n のそれぞれは、データトラフィックを送り、ブロック 1 5 4 a ~ 1 5 4 n、オプションの内部 E C C エンコーダ/デコーダ、及びデータ D M A インタフェースポート (D D I P) のそれぞれの 1 つの間においてデータフローのためのインタフェースのそれぞれのフロー制御を有効にする。一例では、内部 E C C エンコーダ/デコーダは、ブロック 1 5 8 a ~ 1 5 8 n の内部で実現される。また、ブロック 1 5 8 a ~ 1 5 8 n のそれぞれは、単一の E C C エンコーダ/デコーダモジュールを共有するように構成される。ブロック 1 5 8 a ~ 1 5 8 n は、データ D M A マネージャ (D D M) モジュール 1 5 2 のそれぞれとデータ D M A インタフェースポート (D D I P) ブロック 1 7 2 a ~ 1 7 2 n 及び 1 7 4 a ~ 1 7 4 n のそれぞれとの両方によって転送のそれぞれのためにプログラムされる。ブロック 1 5 8 a ~ 1 5 8 n のそれぞれは、全二重動作モードで動作する独立したフラッシュ読み書きパスを含む。ブロック 1 5 8 a ~ 1 5 8 n は、リージョンのそれぞれの内部の現在の d w o r d カウントと同様にデータ転送の間に現在のリージョンカウントを保持する。ブロック 1 5 8 a ~ 1 5 8 n は、一般に、D D I P、E C C エンコーダ&デコーダ、及び F L C ブロックの間のフロー制御変換を実行する。ブロック 1 5 8 a ~ 1 5 8 n は、転送のそれぞれのために訂正可能な E C C エラー和の動作を保持し、転送の終わりでブロック 1 5 2 に対する終値を送信する。ブロック 1 5 8 a ~ 1 5 8 n は、E C C エンコーダ&デコーダのプログラムのために用いられる F M C レジスタを含む。レジスタは、ブロック 1 5 0 からのレジスタインタフェースを介してアクセスされる。E C C モジュールは、一般に、4 K バイト以上のデータの 6 4 ビット訂正ができる。しかしながら、他のレベルの訂正は、特定の実施の形態のその設計基準を満たすために実現される。一例では、デコーダゲートカウントは 4 1 5 K ゲートであり、エンコーダゲートカウントは 7 5 K ゲートである。

30

40

【 0 0 2 5 】

ブロック 1 6 0 は、一般に、ブロック 1 5 6 a ~ 1 5 6 n からコンテキストのための要求を受け取り、システムバッファ (例えば、バッファコントローラを介してアクセスされた D R A M) から要求されたコンテキストを検索し、その後、ブロック 1 5 6 a ~ 1 5 6

50

nにコンテキストを伝達するための役割を担う。訂正は、事実上、コンテキスト訂正アクセスポート(CRP)166に対する要求を介して実行される。コンテキストは、FMCの制御の基本ユニットである。コンテキストは、一般に、コマンドを実行するためのFLCによって、及びシステムバッファに又はそのシステムバッファから関連データ転送(DMA)を実行するためのFMCによって必要とされる全ての情報を含む。FLCは、完全に自主的に動く。従って、FLCは、ファームウェアによって構築されたコンテキストのリンクリストを含むシステムバッファへのバッファコントローラを介するアクセスのためのアービトレーションを必要とする。ブロック160は、一般に、ブロック166に対する要求の開始と同様にアービトレーションを提供する。その後、ブロック160は、FLCデスティネーションのそれぞれに検索されたコンテキストを率直に送る。ブロック162は、一般に、フリーポインタがファームウェアに使用可能な単一のポイントを提供するために、ブロック102のサブブロックとして実現される。

10

【0026】

ブロック164は、一般に、完了したコンテキストが完了の後にファームウェアによって検査される単一のポイントを提供するために、ブロック102のサブブロックとして実現される。ブロック164は、一般に、複数のFLCソースの間でアービトレーションを実行する。FLCは、コンテキストポインタに関連するパス/フェイルECC状態を提供する。ブロック164は、コンテキストがフェッチされたならば、コンテキスト状態フィールドをアップデートし、その後、ファームウェアに対するコンテキストを送信する。ファームウェアが完了したコンテキストを読み取るためのより長い時間を要し、ブロック164の内部の内部メモリが満たされる場合には、ブロック164は、現在の報告されたコンテキストの後に待ち行列に入れられる完了したコンテキストを格納するためにバッファを用いる。

20

【0027】

ブロック166~174nは、一般に、ポートインタフェースを実現する。ポートインタフェースは、バッファコントローラによって通信するために用いられる。一例では、QBFIFOブロックは、ポートインタフェースの内部で実現される。以下のポートインタフェースもポートインタフェースの一部として実現される：コンテキスト訂正ポート(CRP)166、コンテキストアップデートポート(CUP)168、コンテキストポインタリストインタフェースポート(CPLIP)170(オプション)、データDMA読み取りインタフェースポート(DDRIP)172a~172n、及びデータDMA書き込みインタフェースポート(DDWIP)174a~174n。一例では、ブロック102のインタフェース信号は、4大インタフェースにグループ化される：AHBインタフェース、バッファコントローラインタフェース、NAND及び/又はNORフラッシュフィジカルレイヤ(PHY)インタフェース、及びミソレニアス(MISC)インタフェース。バッファコントローラインタフェースは、(i)レーン0&レーン1のためのDDRIP BC書き込みインタフェース、(ii)レーン0&レーン1のためのDDRIP BC読み取りインタフェース、(iii)CRP BC読み取りインタフェース、(iv)CUP BC書き込みインタフェース、及び(v)CPLIP BC読み取り/書き込みインタフェース。

30

40

【0028】

一例では、ブロック102は、3つのクロックで実現される。ブロック102の大多数のロジックは、システムクロック(例えば、SYS__CLK)と呼ばれるクロックドメインで動作する。システムクロックは、AHBクロックである。システムクロックは、一般に、FMCプロセッサ(FARM)112の動作周波数の2分の1の周波数を有する。第2のクロックは、フラッシュクロック(例えば、FBC__CLK)と呼ばれる。フラッシュバスコントローラ(FBC)154a~154nは、完全にフラッシュクロックドメインで動作する。一例では、先入れ先出しバッファ(FIFO)は、クロックFBC__CLKとSYS__CLKとの間の周波数を管理するために、ブロック154a~154nのデータフローマネージャ(DM)モジュールで実現される。第3のクロックは、バッファコ

50

ントローラクロック（例えばBC__CLK）である。BCを有する全てのインタフェースポートは、バッファコントローラクロックドメインで動作する。バッファリングエレメント（例えば、QBFIFO）は、バッファコントローラクロックBC__CLKとシステムクロックSYS__CLKとの間で実現される。

【0029】

図3を参照すると、本発明の実施の形態によるフラッシュレーンコントローラアーキテクチャの一例を図示するブロック200の図が示される。ブロック200は、一例では、図2のブロック154a~154n及び156a~156nを実現するために用いられる。一例では、ブロック（又は回路）200は、ブロック（又は回路）202、ブロック（又は回路）204、ブロック（又は回路）206、ブロック（又は回路）208、ブロック（又は回路）210、ブロック（又は回路）212、及びブロック（又は回路）214を備える。回路202~210は、ハードウェア、ファームウェア、ソフトウェア、ハードウェアの組み合わせ、ファームウェア、及び/又はソフトウェア、又は他の実装として実現されるモジュール及び/又はブロックを表わす。ブロック202は、一例では、コンテキスト処理コーディネータ（CPC）を実現する。ブロック204は、一例では、コンテキストマネージャ（CM）を実現する。ブロック206は、一例では、ダイ管理モジュール（DMM）を実現する。ブロック208は、一例では、フラッシュ動作マネージャ（FOM）を実現する。ブロック210は、一例では、プロセッサアクセスポート（PAP）を実現する。ブロック212は、一例では、フラッシュバスコントローラ（FBC）を実現する。ブロック214は、一例では、データフローマネージャ（DFM）を実現する。

10

20

【0030】

ブロック202は、ブロック200に及びそのブロックからのコンテキスト情報のフローをアシストする。コンテキストフローは、ブロック204によって開始される。ブロック202は、コンテキストを取得するか解放するための要求に応えることに主として関する。コンテキストを取得するために、ブロック202は、ブロック204による新規のコンテキストのための要求に応える。最初に、ブロック202は、ブロック206に対する要求を開始する。ブロック200によって管理されたダイの間にアービトレートし、ブロック202に選択されたダイ又は論理装置番号（LUN）のためのコンテキストを転送する。その後、ブロック202は、システムバッファからコンテキストを検索することを試みるコンテキストフェッチアービタ（CFA）（例えば、図2のブロック160）に対するフェッチをもたらす。

30

【0031】

フェッチされたならば、コンテキストは、ブロック202に伝達される。ブロック202は、コンテキストでいくらかの解釈を実行し、ブロック204にコンテキストを転送する。ブロック206がコンテキストの実行を開始するために使用可能なダイ（LUN）を有さないならば、ブロック206は、使用可能なダイの不足をブロック202に通知し、ブロック202は、ブロック204に使用可能なダイの不足への返答を通信する。ブロック202は、完了したコンテキストの解放においてもブロック200をアシストする。再び、このフローを開始するのはブロック204であり、消費コンテキストマネージャ（CCM）（例えば、図2のブロック164）を実現するブロックに対する解放メッセージをもたらすのはブロック202である。解放メッセージがCCMによって受信され動作が開始されたとき、ブロック202は、ブロック204に通知し、その後、ブロック204は、コンテキスト処理の実行を保持する。

40

【0032】

ブロック202は、一般に、コンテキストのいくらかの解釈を実行する。具体的には、ブロック202は、コンテキストがプロセッサ制御モード（PCM）コンテキストか否かを判断する目的でコンテキストを解釈する。PCMコンテキストが受信されるとき、コンテキストフェッチ（追加）は停止するべきである。その後、ブロック202は、ブロック204がPCMコンテキストを実行し始めることを待ち、プロセッサ制御モードが完了す

50

るとき、「スタンダード」動作を再開する。プロセッサ制御モードインターバルの間に、ブロック202は、フェッチされたコンテキストが4つのdwordフラッシュコンテキストの代わりに完全な15のdwordコンテキストか否かを判断し、ブロック202は「スタンダード」動作のブロック204にそれらを送信する。

【0033】

ブロック204は、一例では、コンテキスト状態マシン(CSM)、コンテキストフェッチマネージャ(CFM)、コンテキスト解放エンジン(CDE)、及びコンテキストインタープリタ(CI)を備える。ブロック204は、一般に、ブロック200によって自動的に処理されるコンテキストを管理する役割を担う。ブロック204は、一般に、アクティブなコンテキストの「ブックキーピング」を実行する。コンテキストは、システムバッファに対するフラッシュトランザクション及びDMAを実行するためにフラッシュメディアコントローラ(FMC)によって必要とされる全ての情報を提供するデータ構造である。ブロック204は、フラッシュレーンコントローラのレベルでコンテキストを管理し、従って、フラッシュトランザクションに関連するように、コンテキスト管理に主として関する。ブロック204は、フラッシュレーンのフラッシュダイに対するコマンド及びデータ転送を実行するために、ブロック208によって用いられる情報を保持する。

【0034】

ブロック206は、一般に、ブロック200の動作のために必要とされるダイに基づいた情報を保持するための役割を担う。ブロック206は、ダイ管理テーブルのダイごとに情報を管理し、コンテキストテーブルへの待ち行列となるためのアクセスのためにダイの間にアービトレートする。ブロック206は、一例では、ダイ状態をアップデートするためにダイ状態マシンを含む。ブロック206は、マルチダイ動作を実行/モニタリングする。ブロック206は、一般に、READ、COPYBACK READ/COPYBACK WRITE、BLOCK ERASE、PAGE PROGRAMを含み、これらに限定されないフラッシュコマンド、及びREAD ID、READ PARAMETER PAGE、GET FEATURES、SET FEATURES、SYNCHRONOUS RESET、及びRESETを含み、これらに限定されないターゲットレベルコマンドのための役割を担う。

【0035】

ブロック208は、一般に、フラッシュレーンに適用されたフラッシュ動作のそれぞれのシーケンシングをハンドリングする。1つのブロック208は、一般に、フラッシュメディアコントローラのフラッシュレーンコントローラ(FLC)のそれぞれのために実現される。ブロック208は、ブロック204のコンテキストテーブルのコマンドの間にアービトレートし、ブロック212にコマンドを適用する。一例では、ブロック208は、本来、三星NANDフラッシュデバイスにおいて知られたいくつかの特定の(かつ類似した)コマンドと同様にONFI 2.0コマンドリストからの大部分の共通コマンドをサポートする。更に、他の既存の及び将来のコマンドは、ナノシーケンサ(図9~11に関してより詳細に説明される)を介してサポートされる。本来、サポートされたコマンドは、プロセッサインターベンションなしに実行されるが、一般に他のコマンドはいくらかのレベルのプロセッササポートを用いる。

【0036】

フラッシュコマンドは、ブロック208によって制御された実際のフラッシュダイに連続的に適用される原子の「サイクル」に分割される。典型的には、フラッシュコマンドが長いウェイト時間(例えば、データがチップから読み取られるために使用可能な前に、ページ読み取りは25µsを要する)を含んでいるので、「コマンドサイクル」は、しばしばフラッシュレーン上の異なるダイに「バックツーバック」実行され、従って、累積的なウェイト時間を効果的に削減できる。ブロック208は、一般に、フラッシュ「サイクル」のそれぞれが適用されるとき、ダイの状態をアップデートすることによってフラッシュダイを管理する。その後、ブロック208は、「サイクル」が次に実行されるべき(又はありうる)であるかを判断するべきための最新のコンテキストテーブルを読み取る。NA

10

20

30

40

50

NDフラッシュ動作は、一般に、1つ以上のフラッシュサイクルで構成される。4つのタイプのフラッシュサイクルが一般にある：コマンド、アドレス、データ出力（フラッシュデバイスについては、例えば、読み取り）、及びデータ入力（フラッシュデバイスについては、例えば、書き込み）。サイクルタイプは、大雑把に言ってブロック208とブロック212との間に定義された動作タイプに解釈する。

【0037】

ブロック210は、一般に、ブロック200の内部のアドレス可能なりソースにFMC100のAHBライトスレーブインタフェースからのプロセッサアクセスを提供するインタフェースブロックを実現する。ここでアドレスされた大部分のリソースは、全てのコンフィギュレーション信号がグローバルレベル（共有コンフィギュレーションレジスタブロックの一部としての）で送信されるとき、主として診断目的のためのアクセス可能である。例えば、フラッシュレーンデータバッファに対する完全なアクセスは、ブロック210によって使用可能である。アクセスは単に迅速な検証の足がかりとして提供される。しかしながら、フラッシュレーンデータバッファに対するアクセスは、内部テーブルに対する直接アクセスを必要とするファームウェアパッチもサポートする。そのようなアクセスは、ブロック210によって提供される。

10

【0038】

ブロック210の特徴は次のものを含む：AHBライトスレーブプロトコルに従い、FMCにおいてプロセッサインタフェースロジック（PIL）によってバッファされるシンプルアクセスインタフェース；リソース、コンテキストテーブル、コンテキストキャッシュ、及びダイ管理テーブルをレジストするために提供される読み取り書き込みアクセス；ブロック214に位置されるフラッシュレーンデータバッファメモリリソースに提供される読み取り書き込みアクセス。大部分のコンフィギュレーションレジスタは、一般に、ブロック200に入力として提供されるが、ブロック210は、一般に、レーンごとにコンフィギュレーションレジスタを追加するための能力をサポートする。同様に、大部分の状態及び割り込みレジスタは、一般に、ブロック200の外部に生成されるが、状態及び割り込みレジスタアクセスはサポートされる。ブロック210の主要なロジックグループは次のものを含む：インタフェースマネージャ（IF_MGR）、データフローマネージャインタフェース（DM_IF）、レジスタブロックデコーダ（REG_DEC）、レジスタブロックマルチプレクサ（REG_MUX）、割り込みハンドラ（INT_HND）、及びFLCグローバルレジスタ（GLOB_REGS）。

20

30

【0039】

図4を参照すると、図3のコンテキストマネージャモジュール204のサブモジュールを図示する図が示される。一例では、ブロック204は、コンテキストテーブル（CT）220、コンテキスト状態マシン（CSM）222、コンテキストキャッシュ（CC）224、及びコンテキスト待ち行列コントローラ（CQC）226を含む。ブロック204は、一般に、フラッシュレーンコントローラに対する動作のフェーズをステージし実行し、フラッシュレーンで全てのアクティブなコンテキストのプライオリティオーダリングを保持し、フラッシュレーンでコンテキストのそれぞれの状態を保持し、完全なトランザクションを実行するために必要とされるコンテキストのテンポラリオンチップストレージの最低量を提供し（例えば、コンテキストキャッシュを介して）、実行が進行中のコンテキストのそれぞれのバッファポインタを保持し、及びコンテキスト状態マシン（CSM）222を用いてコンテキストの次の状態を決定することによって、コンテキストのそれぞれのためにエージェンシーを提供する。最小のコンテキスト情報は、コンテキストテーブル（CT）220に保持される。コンテキストテーブル220は、一般に、現在実行されているコンテキストの優先待ち行列を提供する。コンテキスト待ち行列コントローラ（CQC）226は、コンテキストテーブル220から完了したコンテキストを除去し、かつギャップを削減するためにコンテキストテーブル220を圧縮するように構成される。

40

【0040】

図5を参照すると、図3のダイ管理モジュール206のサブモジュールを図示する図が

50

示される。一例では、ブロック206は、ダイ状態マシン230、ダイサービスアービタ232、及びダイ管理テーブル234を備える。

【0041】

図6を参照すると、図3のフラッシュ動作マネージャ(FOM)208のサブモジュールを図示する図が示される。一例では、ブロック208は、4つのサブモジュール、コマンドアービタ(CA)240、データ転送アービタ(DTA)242、フラッシュ動作フォーマッタ(FOF)244、及びナノシーケンサ246に分割される。コマンドアービタ240は、一般に、適用するためのコマンドのためにコンテキストテーブルをスキャンし、その後、フラッシュバッファコントローラ(FBC)に信号を送信するためにフラッシュ動作フォーマッタ(FOF)244によって通信する。全ての「コマンド」の部分を実行され、フラッシュが「データフェーズ」のための準備ができたならば、データ転送アービタ242は、FBCとデータフローマネージャ(DM)214との間の転送を開始する。最後に、ナノシーケンサ246は、本来、コマンドシーケンスがサポートされてなくても、フラッシュが必要とするあらゆるコマンドシーケンスを適用するために特別の「ソフトコンテキスト」を解釈する。

10

【0042】

図7を参照すると、図3のデータフローマネージャ214のサブモジュールを図示する図が示される。データフローマネージャ214は、一般に、フラッシュレーンデータバッファメモリリソースを提供する。一例では、フラッシュレーンデータバッファメモリリソースは、カットスルーバッファ250及び252を備える。一例では、カットスルーバッファ250及び252は、プログラマブルなサイズで実現される。例えば、バッファ250及び252のサイズは、帯域幅仕様とマッチするように調節される。一例では、バッファ250及び252は、静的ランダムアクセスメモリ(SRAM)を備える。しかしながら、他のタイプのメモリは、特定の実施の形態のその設計基準を満たすために実現される。一般に、2つのカットスルーバッファは、フラッシュレーンごとに実現される。

20

【0043】

図8を参照すると、図3のコンテキストマネージャ(CM)204の実施の形態の一例を図示する図が示される。コンテキストマネージャ(CM)204は、一般に、フラッシュレーンコントローラ(FLC)のそれぞれによってアクティブに処理されているコンテキストを管理する役割を担う。CM204は、一般に、アクティブなコンテキストの「ブックキーピング」を実行する。先に述べたように、コンテキストは、システムバッファに対するフラッシュトランザクション及びDMAを実行するためにフラッシュメディアコントローラ(FMC)102によって用いられる全ての情報を提供するデータ構造である。CM204は、FLCのレベルでコンテキストを管理し、従って、フラッシュトランザクションに関連するコンテキスト管理に主として関する。CM204は、フラッシュレーンのフラッシュダイに対するコマンド及びデータ転送を実行するためにフラッシュ動作マネージャ(FOM)によって用いられる情報を保持する。

30

【0044】

CM204は、一般に、(i)フラッシュレーンコントローラのそれぞれに対する動作のフェーズをステージし実行し、するように構成される。(ii)フラッシュレーンのそれぞれで全てのアクティブなコンテキストのプライオリティオーダリングを保持し、(iii)フラッシュレーンのそれぞれでコンテキストのそれぞれの状態を保持し、(iv)完全なトランザクションを実行するために用いられるコンテキストのテンポラリーオンチップストレージ(例えば、コンテキストキャッシュ224を介して)の最低量(又は最小限に抑えた量)を提供し、(v)実行が進行中のコンテキストのそれぞれのバッファポイントを保持し、(vi)コンテキスト状態マシン(CSM)222を用いてコンテキストの次の状態を決定することによって、コンテキストのそれぞれのためにエージェンシーを提供し、及び(vii)現在実行されているコンテキスト(例えば、コンテキストテーブル220)の優先待ち行列に最小のコンテキスト情報を保持する。コンテキスト待ち行列コントローラ226は、一般に、コンテキストテーブル220から完了したコンテキストを

40

50

除去し、かつギャップを削減するためにコンテキストテーブル 224 を圧縮するように構成される。

【0045】

コンテキスト待ち行列コントローラ (CQC) 226 は、コンテキストテーブル (CT) 220 で修正を実行するロジックブロックである。CT 220 は、一例では、待ち行列に入れられたコンテキストごとに1つのエントリに編成されるレジスタのブロックとして実現される。CQC 226 は、優先待ち行列として編成されるテーブルで動作を実行するブロックである。CQC 226 は、一般に、コンテキスト処理を開始し実行し、コンテキストテーブルの処理を実行する役割を担う。メイン処理は、一般に、追加、待機、修正、解放、及び圧縮の処理を含む。処理は、CQC 226 によってステージされ実行される。

10

【0046】

追加フェーズは、新規のコンテキストが FMC によってフェッチされ、それらのコンテキストのためのエントリがコンテキストテーブル 220 に追加されるフェーズである。CQC 226 は、CPC 202 によって送信されたフラッシュコンテキスト及びコンテキスト情報の内容を検査し、内容とコンテキスト情報に基づいたエントリを追加し、作成する。一例では、コンテキストテーブルエントリは、コンテキストテーブルエントリがアクティブか否かを示すビット (又はフラグ)、コンテキスト状態を表わす値、コンテキストキャッシュインデックスを表わす値、フラッシュ動作を送信する値、フラッシュダイを表わす値、コンテキストポインタ、データ転送を無効にするべきか否かを示すビット (又はフラグ)、及びプレーンアドレスを表わす値を備える。新規なエントリは、一般に、「アクティブな」ビットセット (例えば、ロジック「1」) によって開始し、「コンテキスト状態」は値「QUEUED」に設定する。フラッシュ動作がイリーガルの場合、初期状態は値「ILLEGAL」に設定され、コンテキストテーブルエントリは解放フェーズの間に除去される。他のフィールドは、一般に、CQC 226 によって提供されるコンテキストと情報によって決定される。新規なエントリは、一般に、圧縮されたコンテキストテーブル 220 の末尾に追加される。従って、CQC 226 は、一般に、コンテキストテーブル 220 の深度を知っている。

20

【0047】

CQC 226 は、一般に、CQC 226 がもはや未解決のデータ転送が完了するのを待っておらず、CQC 226 が与えられたフラッシュ動作サイクルの間に少なくとも1つ追加の動作を試みたとき、「追加」フェーズを完了する。CQC 226 は、コンテキストテーブル 220 又はコンテキストキャッシュ 224 に使用可能なスペースがもはやないときも、「追加」フェーズを完了する。

30

【0048】

コンテキストマネージャ 204 は、完全なフラッシュ動作サイクルの間に待つことを強制されるか、又は強制されない。コンテキストマネージャ 204 は、一般に、最小のフラッシュ動作期間 (例えば、フラッシュ動作期間レジスタを介して) を強制するための能力を有する。そのような最小の期間は、例えば、フラッシュレーンが PROGRAM 又は ERASE のコマンドの後にポーリングすることを除いて主として使用されていないケースのために望ましい。そのようなインスタンスでは、コンテキストフェーズは、追加又は解放がないとき、実行するべきための非常に短時間を要する。従って、レーンが連続的に使用中であるフラッシュダイをポーリングする状態においてレーンが存在するための傾向があり、その結果としてその消費電力が保証されないときフラッシュインタフェースで電力を消費する。CQC 226 は、一般に、所定時間が完了する (例えば、時間は「フラッシュ動作タイマー」レジスタにおいて指定される) まで存続する。所定時間が完了したとき、CQC 226 は「修正」フェーズに入る。

40

【0049】

CQC によって開始される次のフェーズは、一般に、「修正」フェーズである。修正フェーズでは、コンテキストテーブル 220 は、フラッシュ動作マネージャ (FOM) によって及びデータパス転送からの結果によって実行されたフラッシュ動作に基づいて修正さ

50

れる。アップデートは、一般に、コンテキストの状態に関連し、従って、一般に、コンテキスト状態マシン (CSM) 222 によって開始される。状態アップデートが発生するとき、CSM 222 は CQC 226 に最新の状態及びコンテキストテーブルインデックスを送信する。その後、CQC 226 は、コンテキストテーブル 220 のエントリをアップデートする。FOM がフラッシュインタフェース処理のサイクルを終えるとき修正フェーズは終わる。FOM は、信号 (例えば、FOM_CM_FLASH_PROC_COMPLETE) のアサートによって、フラッシュインタフェース処理が終わったことをコンテキストマネージャ 204 に通知する。修正フェーズが完了したならば、CQC 226 は、解放、圧縮、及びコンテキストテーブル 220 のコンテキストの追加を実行する。この時間の間に、コンテキストテーブル 220 は FOM に対してアクセス不能である。CQC 226 は、コンテキストテーブルがエントリを読み取ったこと、及びコンテキストキャッシュに読み取られたデータが特定のクロックサイクルの間に有効であることを FOM に示す信号 (例えば、CM_FOM_CT_VALID) をデアサートすることによって FOM に対してアクセス不能なコンテキストテーブル 220 を強制する。

10

【0050】

修正フェーズが完了したとき、CPC 202 は「解放」アクションを開始する。解放アクションは、CQC 226 が実行を終えたエントリ有産者を捜すコンテキストテーブル 220 を探索するモードに CQC 226 を至らせる。CQC 226 は、エントリがコンテキストの状態の実行を終えたか否かの判断に基づく。コンテキストが「完了」状態であるとき、コンテキストは CQC 226 によって解放される。一例では、コンテキストは、CQC 226 がコンテキストの完了状態に関してデータバスからの通知を待つ状態である。例えば、読み取り動作の場合には、コンテキストは DATA_TRANSFER_DONE 状態にあり、ECC チェックの結果を待つ。この場合には、CQC 226 は一時的に解放処理を停止し、状態がデータバスから復帰されるのを待つ。この時間の間に、CQC 226 は「追加」を許可する。しかしながら、待機状態が復帰されれば、コンテキストは CQC 226 によって解放され、消費されたコンテキストレコードは CPC 202 に (結局、消費コンテキストマネージャ (CCM) 164 に) 転送される。

20

【0051】

CQC 226 がコンテキストを解放したとき、CQC 226 はコンテキストテーブル 220 の通信エントリのための「アクティブ」ビットを除去する。CQC 226 がコンテキストテーブル 220 ごとにコンテキストを調査するまで、その処理は継続する。CQC 226 がコンテキストテーブル 220 のアクティブなコンテキストの終わりに到達するとき、解放フェーズは完了する。

30

【0052】

CQC 226 によって解放されたコンテキストは除去されたテーブルエントリのそれぞれにおいて「アクティブ」ビットを有する。ホールを満たすまでテーブルをシフトするための機構なしに、アクティブなエントリはコンテキストテーブル 220 に支出される (又は細分化される)。支出されたコンテキストは、コンテキストテーブルをスキャンすることを困難にし、「追加」フェーズをより複雑にする。コンテキストテーブル 220 が優先待ち行列としてそのキャラクタを保持することを保証するために、コンテキストテーブル 220 は圧縮される。圧縮処理において、CQC 226 がコンテキストを解放するとき、CQC 226 は 1 つの位置によって解放されたエントリの後に直ちに全てのエントリをシフトする。処理が完了するとき、全てのアクティブなエントリはプライオリティオーダーのリストのフロントにあり、全ての「ホール」は除去される。他のアクションの場合であるとき、圧縮処理が完了されるとき、CQC 226 は「完了」セマフォ (又はビット) をアサートする。最終の圧縮フェーズの終わりで、CQC 226 は追加フェーズを開始する。

40

【0053】

CQC 226 は、一般に、プロセッサ制御モードを知っている。プロセッサ制御モードでは、全ての CM 204 はスタンダード動作を停止し、フラッシュ動作マネージャ 208

50

の内部のナノシーケンサ 246 によって実行される「ソフトコンテキスト」によって F L C の動作が本質的に駆動されるモードで進行する。ソフトコンテキストは、スタンダードフラッシュコンテキストとは異なるサイズである。一例では、ソフトコンテキストは完全な 15 の 32 ビットダブルワードを備えるが、「フラッシュコンテキスト」、F L C によって実行された完全なメディアコンテキストの部分は、一般に、ちょうど 4 つの 32 ビットダブルワードを備える。

【 0 0 5 4 】

プロセッサ制御モード (P C M) は、一般に、「フラッシュ動作」フィールドが P R O C E S S O R _ C O N T R O L _ M O D E に設定されるコンテキストがコンテキスト待ち行列のトップに現われるとき開始する。一般に、C Q C 2 2 6 が P C M コンテキストを待ち行列に入れれば、C Q C 2 2 6 がスタンダードコンテキストの訂正を停止するとき、コンテキストテーブル 2 2 0 に P C M コンテキストの後ろにアクティブなエントリはない。P C M が開始するとき、C Q C 2 2 6 は信号 (例えば、C M _ C P C _ P R O C _ C N T L _ M O D E) を介して C P C 2 0 2 に通知する。通知に応じて、C P C 2 0 2 は、P C M コンテキストに与えられた位置で見つめられた「ソフトコンテキスト」をフェッチする。F O M に送信されるものの観点から、P C M コンテキストがコンテキストテーブル 2 2 0 の他のアクティブなエントリの後ろにある間に、F O M は、一般に、コンテキストテーブル 2 2 0 の P C M コンテキストの存在についての情報を有さない。C M 2 0 4 がソフトコンテキストを実行し始める F O M のための準備ができるまで、コンテキストテーブル 2 2 0 の P C M コンテキストエントリは、F O M に「アクティブ」ビットを 0 として送信する。

【 0 0 5 5 】

F O M がソフトコンテキストを読み取り始めるとき、ソフトコンテキストが格納されるコンテキストキャッシュ 2 2 4 によって動作が F O M 2 0 8 に送信されるとき、C Q C 2 2 6 は動作をスヌープする。動作が D M A コンテキスト (例えば、プリフェッチデータ、セット読み取りデータバッファ、又はコンテキストポインタの解放) を含んでいるとき、C Q C 2 2 6 は、コンテキストテーブル 2 2 0 の現在未使用のストレージを選出し、トラッキングのためのコンテキストテーブルにポインタを配置する。それらの D M A コンテキストが完了するとき、F O M 2 0 8 はコンテキストマネージャ 2 0 4 に通知し、その後、コンテキストマネージャ 2 0 4 は通常の方法でコンテキストを解放する。

【 0 0 5 6 】

スヌープしている間に、C Q C 2 2 6 は、「ネクストソフトコンテキストのフェッチ」動作を捜す。C Q C 2 2 6 がそれを見つけるとき、C Q C 2 2 6 は C P C 2 0 2 に信号 (例えば、C M _ C Q C _ P C M _ N E X T _ C O N T E X T) をアサートし、C P C 2 0 2 はネクストソフトコンテキストをフェッチする。F O M 2 0 8 がソフトコンテキスト実行が完了したことを C M 2 0 4 に通知するとき、F O M 2 0 8 は F O M / C M コマンドインタフェースで C M 2 0 4 に通知する。その後、C Q C 2 2 6 は、C P C に信号 (例えば、C M _ C P C _ P R O C _ C N T L _ M O D E) をデアサートし、スタンダード動作は継続する。一例では、C M 2 0 4 がプロセッサ制御モードに入っており、現在ソフトコンテキストを受信するための準備ができていること示すためのレベルとして信号 C M _ C P C _ P R O C _ C N T L _ M O D E がアサートされる。

【 0 0 5 7 】

C Q C 2 2 6 の別の重要な機能は、タイムアウト状況をモニタすることにある。一例では、C Q C 2 2 6 は、同一のコンテキストテーブルエントリがコンテキストテーブル 2 2 0 のトップ (例えばエントリ 0 で) に属するシステムクロック (S Y S _ C L K) サイクルの数を数えるように構成されたカウンタを含む。カウンタ値がプログラマブルな「タイムアウト」カウンタの値に到達する場合、コンテキストテーブル 2 2 0 のトップのエントリはタイムアウトを有すると見なされる。エントリがタイムアウトを有すると見なされる時、エントリは、コンテキストテーブル 2 2 0 から除去され、コンテキストポインタは、消費コンテキストインタフェースのコンテキスト処理コーディネータ (C P C) 2 0 2

10

20

30

40

50

にリターンされる。

【 0 0 5 8 】

コンテキストのためのリターン状態は2つの起こり得る「タイムアウト」状態の1つである。第1のケースでは、タイムアウトは、可能性としてフラッシュレーンの別のダイが使用中で、R / Bラインを押し下げている状況である。この場合には、状態は、タイムアウトが別のダイのタイムアウトであることを示す。第2のケースでは、コンテキストのためのダイはカルブリットであると認識される。ここで、異なる状態はダイがカルブリットであることを示してリターンされる。

【 0 0 5 9 】

コンテキストテーブル220は、本質的にエントリの記憶媒体である。コンテキストテーブルの深度は、パラメータ化することができる。例えば、レーンごとに16ダイをサポートすることができるチップの場合には、16のエントリが実現される。1つを超える動作が1つのダイごとに管理されるならば、深度を増加させることは有利である。コンテキストテーブル220は、最小の機能を有する。大部分のより複雑な処理は、コンテキストテーブル220でCQC226によって実行される。しかしながら、コンテキストテーブル220は、複数の読み取りインタフェース、及び読み取りインタフェースのそれぞれのための多重化ロジックで実現される。一例では、コンテキストテーブル220は、FOM208に対するインタフェース、及び読み取りアクセシビリティのためのコンテキスト状態マシン(CSM)222に対するインタフェースによって実現される。コンテキストテーブル220は、CQC226に対する読み取りインタフェースも有する。コンテキスト

10

20

【 0 0 6 0 】

コンテキストテーブル220は、同様にテーブルの圧縮フェーズのために用いられる「シフト」性能を有する。それに加えて、CQC226はシンプルな書き込みインタフェースを用いてコンテキストテーブル220をアップデートする。一例では、コンテキストテーブル220は、フリップフロップで実現される。コンテキストテーブル220がフリップフロップで実現されるとき、読み取りアクセスのために必要なアービトレーションはない。コンテキストテーブル220が約1000を超えるフリップフロップのサイズに増加する場合、コンテキストテーブル220はレジスタファイル又はSRAMで実現されるが、追加の管理及びアクセスのアービトレーションも実現される。

30

【 0 0 6 1 】

コンテキストキャッシュ224は、コンテキストテーブル220に類似する別のコンテキストデータストレージエレメントである。コンテキストキャッシュ224は、一般に、エントリのパラメータ化することができる数を含む。一例では、エントリ数は8である。しかしながら、エントリの他の数は、特定の実施の形態のその設計基準を満たすために実現される。例えば、完全なパイプライン動作のために事実上必要とされるよりエントリ数は1つ又は2つ以上に設定される。数は、一般に、プロセッサ制御モードの完全な「ソフトコンテキスト」のための十分なスペースを許可するために十分に大きくされる。先に述べたように、完全なコンテキストは15の32ビットダブルワードを備える。完全なメディアコンテキストのサブセットは「フラッシュコンテキスト」と指称される。フラッシュコンテキストは、一般に、完全なメディアコンテキストの第1の4つのダブルワード(又はd w o r d s)である。フラッシュコンテキストの4つのd w o r d sは、一般に、ファームウェアによって指定された完全な動作を実行するためにFLCによって用いられる全ての情報を含む。スタンダード動作(例えば、FLCがプロセッサ制御モードにないとき)の間に、フラッシュコンテキストの第1の2つのd w o r d sのみがコンテキストキャッシュ224に格納される。フラッシュコンテキストの残りは、一般に、コンテキストテーブル220に格納される。

40

【 0 0 6 2 】

コンテキストキャッシュ224は、一般に、エントリのそれぞれの状態を保持する。一例では、状態は、エントリがFREE又はUSEDか否かを示すビットを備える。一例で

50

は、そのような8ビットは、コンテキストキャッシュ224で実現される。フラッシュコンテキストがコンテキストキャッシュ224で位置に書き込まれるとき、位置の状態はUSEDになる。CQC226がその位置をクリアすることを許可する状態変更についての情報を取得するとき、位置の状態はFREEにリターンする。スタンダード動作の間に、コンテキストキャッシュ224は、コンテキストキャッシュ224が状態ビットに基づいてフリーエントリのためのスペースを有することをCQC226に通知する。フリーロケーションがあるならば、CQC226は自由にCPC202からコンテキストを要求することができる。CPC202が新規のフラッシュコンテキストをフェッチしたとき、CPC202はデータの32ビットダブルワードのバーストとしてコンテキストキャッシュ224にフラッシュコンテキストを送信する。データが有効なとき、信号(例えば、CPC_CM_ENQ_CTX_VALID)がアサートされる。コンテキストキャッシュ224は、フリーロケーションにデータを書き込む。コンテキストキャッシュ224は、CPC202が単に1つのフラッシュコンテキストを書き込むだろうと预期する。

10

【0063】

コンテキストテーブル220のトップのエントリがPROCESSOR_CONTROL_MODE動作として示されるときに入るプロセッサ制御モードでは、コンテキストキャッシュ224は完全に自由である。プロセッサ制御モードでは、コンテキストキャッシュ224は、CPC202からソフトコンテキストを受信することを预期する。コンテキストキャッシュ224は、ソフトコンテキストが15のwordsを含むことも预期する。本質的に、コンテキストキャッシュ224は、CPC202によって送信された全てのデータを受け取って、スレーブとして行動する。コンテキストキャッシュ224にデータの適正量を書き込むことはCPC202の責務である。コンテキストキャッシュ224は、FOM208によってアクセス可能であり、フラッシュユニットで実コマンドを実行するとき、完全なフラッシュコンテキスト情報を用いる。FOM208は、32ビットダブルワードにアドレスを提供し、コンテキストキャッシュ224は、以下のクロックサイクルで要求されたダブルワードによって応答する。プロセッサ制御モードの間に、コンテキストキャッシュ224からの読み取られた応答は、動作の内容に基づいたアクションを実行するコンテキスト待ち行列コントローラ(CQC)226によってスヌープされる。コンテキストキャッシュ224は、コンテキストテーブル220であるときも、プロセッサインタフェースによってアクセス可能である。

20

30

【0064】

コンテキスト状態マシン(CSM)222は、一般に、エントリの現在状態に基づいてコンテキストテーブル220のコンテキストのそれぞれの実行状態、及びFOM208によって実行されている動作又はデータパス動作の状態のいずれかを決定するように構成される。修正フェーズでは、CSM222は、FOM208がコマンドを適用するか、結果をリターンするごとにCQC226によって呼び出される。FOMコマンド通知インタフェース及びFOMコンテキストテーブル読み取りインタフェースの内容は、一般に、次の状態を決定するためにCSM222のために必要とされる全ての情報を提供する。

【0065】

解放フェーズでは、CQC226がコンテキストテーブル220をスキャンし、コンテキストテーブルエントリがアクション(例えば、TRANSFER_DATA状態又はPREFETCH_DATA状態)を待っている状態であるコンテキストテーブルエントリにエンカウントするとき、CSM222はCQC226によって呼び出される。TRANSFER_DATA状態又はPREFETCH_DATA状態にエンカウントするとき、CQC226はデータ転送の状態に関するデータパスからの情報(例えば、DM、DDM、又はDTPのいずれか)を待つ。どちらにしても、CSM222は、一般に、懸案のコンテキストテーブルエントリのための次の状態を決定するために呼び出される。CSM222は、コンテキストテーブルエントリが完了状態(例えば、COMPLETED又はCOMPLETED WITH ERROR)に移行するとき、ダイ管理モジュール206に通知するための役割も担う。

40

50

【 0 0 6 6 】

図9を参照すると、図6のフラッシュ動作マネージャ（FOM）208の実施の形態の一例を図示するブロック図が示される。一例では、ブロック208は、5つのサブモジュールにより実現される。例えば、ブロック208は、ブロック（又は回路）240、ブロック（又は回路）242、ブロック（又は回路）244、ブロック（又は回路）246、及びブロック（又は回路）248を備える。回路240から248は、ハードウェア、ファームウェア、ソフトウェア、ハードウェアの組み合わせ、ファームウェア及び/又はソフトウェア、又は他のインプリメンテーションとして実現されるモジュール及び/又はブロックを表わす。ブロック240は、一例では、コマンドアービタ（CA）を実現する。ブロック242は、一例では、データ転送アービタ（DTA）を実現する。ブロック244は、一例では、フラッシュ動作フォーマッタ（FOF）を実現する。ブロック246は、一例では、ナノシーケンサを実現する。ブロック248は、一例では、制御状態マシン（FOMCSM）を実現する。

10

【 0 0 6 7 】

データ転送アービタ242は、一般に、データフローマネージャ214にフラッシュ動作マネージャ208を接続する。フラッシュ動作フォーマッタ244は、一般に、フラッシュバスコントローラ212にフラッシュ動作マネージャ208を連結する。制御状態マシン248は、一般に、コンテキストマネージャ204にフラッシュ動作マネージャ208を連結する。コマンドアービタ240は、一般に、フラッシュ動作フォーマッタ（FOM）244と制御状態マシン248との間に接続される。データ転送アービタ242は、一般に、フラッシュ動作フォーマッタ244と制御状態マシン248との間に連結される。ナノシーケンサ246は、一般に、フラッシュ動作フォーマッタ244と制御状態マシン248との間に連結される。コマンドアービタ240は、一般に、適用するためのコマンドのためのコンテキストマネージャのコンテキストテーブルをスキャンし、その後、フラッシュバスコントローラ（FBC）212に信号を送信するためにフラッシュ動作フォーマッタ（FOF）244と通信する。

20

【 0 0 6 8 】

図10を参照すると、本発明の実施の形態によるフラッシュメディアコンテキストレイアウト300の一例を図示する図が示される。フラッシュトランザクションのそれぞれは、一般に、コンテキストによって表わされる。コンテキストは、フラッシュバンクを有するトランザクションを実行するためにシステムハードウェアによって用いられる全ての情報を含み、及び/又はシステムバッファの位置に又はその位置からデータを移動させるデータ構造である。コンテキストは、一般に、ファームウェアによって構成され、コンテキストの内容が事実上位置付けられる場所にバッファコントローラ（BC）へのポイントとしてフラッシュレーンコントローラ（FLC）に送信される。ファームウェアは、フラッシュ動作のより大きなハードウェア自動化を許可するためにこれらのコンテキスト（例えば、コンテキストリスト）のリンクリストを構成することを決定する。一般に、管理されたフラッシュユニット（例えば、ダイ、LUN等）ごとに1つのコンテキストリストがある。

30

【 0 0 6 9 】

一般に、通常動作の間に、完全なコンテキストの部分のみがフラッシュトランザクションを実行するためにFLCによって用いられる。従って、FLCによって用いられる部分のみが、FLCのコンテキストキャッシュに格納される。通常動作の間にFLCのコンテキストキャッシュに格納される完全なコンテキストの部分は、一般に「フラッシュコンテキスト」と指称される。フラッシュメディアコンテキストレイアウト300から観察することができるように、フラッシュコンテキストは、一例では、完全な15のダブルワードコンテキストの第1の4つのダブルワードのみを備える。

40

【 0 0 7 0 】

一例では、本発明の実施の形態によって実現されたコンテキストは、以下の内容及び/又はフィールドを備える：フラッシュ動作フィールド（フラッシュロードアドレスフィールド

50

ド)、チャンク記述ポインタ/コピーバックローアドレスフィールド、コンフィギュレーションビットフィールド、ネクストコンテキストポインタフィールド、DMAスキップマスクフィールド、データバッファポインタフィールド、オルタネートデータバッファポインタフィールド、ロジカルブロックアドレス(LBA)フィールド、状態フィールド、フラッシュユニット数(FUN)フィールド、メタデータ又はコンフィギュレーションデータポインタのいずれかを含むフィールド、メタデータ、及び/又はフラッシュコンフィギュレーションデータ、メタデータ又はフラッシュコンフィギュレーションデータのいずれかを含むフィールド、64ビットLBAモードが用いられる場合にメタデータ又はロジカルブロックアドレス(LBA)の上部のいずれかを含むフィールド、及びコンテキストのために誤り訂正符号化(ECC)を含むフィールド。フラッシュ動作フィールドは、動作コードを備える。一例では、動作コードは8ビットを備える。ハードウェアに実行するための動作を通信するために、動作コードはファームウェアによって生成される。一般に、動作は、フラッシュアレイに少なくとも1つのアクセスを含む。ファームウェアに使用可能な基本動作コードは、例えば、RESET、SYNCHRONOUS_RESET、READ_ID、READ_PARAMETER_PAGE、GET_FEATURES、SET_FEATURES、READ_PAGE、PROGRAM_PAGE、ERASE_BLOCK、COPYBACK_READ/PROGRAM、READ_STATUS、READ_STATUS_ENHANCED、PROCESSOR_CONTROL_MODE、MULTIPLANE_PROGRAM_PAGE、及びMULTIPLANE_PROGRAM_ENDを含む動作を表わす値を備える。

10

20

【0071】

フラッシュローアドレスフィールドは、フラッシュメモリにアクセスのページのローアドレスを含む。一例では、フラッシュローアドレスフィールドは、ページアドレスと連結されたブロックアドレスを含む。フラッシュローアドレスは、動作の3つの(3)ローアドレスサイクルの間にフラッシュアレイに送信される。消去動作のために、フラッシュメモリのアクセスのブロックアドレスのみが送信される。ちょうど1バイトのアドレスを用いるREAD_ID動作のために、バイトは、一例では、フラッシュローアドレスの左端のバイト(MSB)に配置される。フラッシュ動作がPROCESSOR_CONTROL_MODEであるとき、フラッシュローアドレスフィールドもソフトコンテキストポインタとして用いられる。プロセッサ制御モード動作に遭遇するとき、FLCはソフトコンテキストのシステムバッファアドレスとしてフラッシュローアドレスフィールドの値を用いる。

30

【0072】

DMAスキップマスクフィールドは、システムバッファに又はそのシステムバッファからデータを移動させるとき、ビットの状態(例えば、「1」又は「0」)に基づいて、ページのセクタ(リージョン)が転送又はスキップされることを許可するビットを含む。一例では、DMAスキップマスクフィールドは、アクティブロースキップマスク又はフォワードマスク(例えば、転送を示す「1」、及びページのそれぞれのスキップを示す「0」として実現される。DMAスキップマスクフィールドは、少数のセクタのトランザクションのために共通の読み取り/修正/書き込み(RMW)動作のために主として0を用いる。例えば、8Kページデバイスでは、ページは、通常、16の(16)セクタに分割される。DMAスキップマスクフィールドの特定のビットが1であるとき、対応するセクタは、一例では、システムバッファに書き込まれるか、又はシステムバッファから読み取られる。ビットが0であるとき、対応するセクタは、システムバッファへの書き込み又はシステムバッファからの読み取りが省略される。一例では、データが2つの個別のソースから書き込まれることを許可するモードもある:未変更のページデータを含むバッファチャンク、及び最新のページデータを含むバッファチャンク。それらの場合のために、1つの状態(例えば、「0」)はセクタが最新のページデータ含むチャンクから書き込まれることを示すために用いられ、別の状態(例えば、「1」)は、セクタが未変更のページデータ含むチャンクから書き込まれることを示すために用いられる。ビット位置も重要である

40

50

。例えば、左端のビット（MSB）は、一般に、最初、又はページにおける最小の番号のセクタに対応するビットである。右端のビット（LSB）は、一般に、ページにおける最大の番号のセクタに対応するビットである。ページで16未満のリージョンがある場合、構わず右端のビットが処理される。しかしながら、他の配置は特定の実施の形態のその設計基準を満たすために実現される。一例では、ボーズチャウドゥーリーホッケンガム（BCH）誤り訂正コード（ECC）が実現されるとき、マスクの細分性は1つの（1）情報ワードである。

【0073】

ネクストコンテキストポインタフィールドは、ファームウェアによって構築されたコンテキストリスト（例えば、コンテキストのリンクリスト）のネクストコンテキストへのポインタを備える。「ネクストコンテキストポインタ」がFLCにファームウェアによってプログラムされる「リストポインタの終わり」と等しい場合、ハードウェアは探索の終わりに達したと仮定する。ハードウェアは、「リストポインタの終わり」値がリンクリストを横断し続ける前に変化するのを待つ。ハードウェアによるリスト探索を同様に停止する「ヌルポインタ」値も定義される。

10

【0074】

一例では、チャンク記述子ポインタ/コピーバックロードアドレスフィールドは、一般に、コピーバックコマンドのために書き込まれるためにキャッシュされたデータのために、フラッシュメモリのページのロードアドレスを提供する。ロードアドレスは、ブロックアドレスとページアドレスの連結である。別の一例では、コピーバックフラッシュロードアドレスフィールドは、非コピーバックコンテキストのための未使用のフィールドと共有される。例えば、チャンク記述子ポインタ/コピーバックロードアドレスフィールドは、バッファ割付けマネージャ（BAM）アシストフィールドを提供するために用いられる。BAMアシストフィールドは、バッファ割付けマネージャ（BAM）によって管理されたデータバッファの内部のデータチャンクのための記述子に対するポインタを備える。

20

【0075】

チャンク記述子フィールドは、キャッシュ管理のために用いられる。チャンク記述子は、チャンクアドレス（例えば、システムバッファの）、有効ビット、ダーティビット、転送未解決カウント、状態、LBA、及びバッファ管理に用いられるポインタを含む。DMAが完了した後、チャンク記述子ポインタは、一般に、フラッシュメディアコントローラ（FMC）のDMAマネージャによってBAMに送信される。チャンク記述子ポインタは、フラグ（例えば、BAMルックアップ要求ビット）が設定された場合、DMAを開始するため、バッファデータポインタを取得するためにBAMに送信される。チャンク記述子ポインタ/BAMアシストフィールドは、一般的なBAMアシストフィールドとしてファームウェアによってセットアップされ、コンテンツは、BAMシーケンサのスペシフィックプログラミングに依存するファームウェアによって決定される。一般に、チャンク記述子ポインタ/BAMアシストフィールドは、ハードウェアに完全にトランスペアレントである。

30

【0076】

データバッファポインタフィールドは、一般に、フラッシュメディアからバッファコントローラに/バッファコントローラからフラッシュメディアに送信される実データにポインタを提供する。データバッファポインタフィールドは、コンテキストが最初にフェッチされるとき、コンテキストに送信するか、又はBAMルックアップ要求ビットが設定される場合にBAMルックアップによるBAMによってデータバッファポインタフィールドは満たされる。データバッファポインタフィールドは、一般に、チャンクの第1のバイトのアドレス、必ずではなくチャンクの第1の有効なLBAを提供する。

40

【0077】

オルタネートデータバッファポインタフィールドは、フラッシュメディアからバッファコントローラに/バッファコントローラからフラッシュメディアに送信されるデータに対するポインタである。オルタネートデータバッファポインタフィールドは、動作がバッフ

50

ァから又はそのバッファに複数のリソース又はデスティネーションを用いるとき用いられる。オルタネートデータバッファポインタは、読み取り / 修正 / 書き込み (R M W) 動作のために主に用いられる。ホストがフルページよりも小さい動作を実行するとき、ホストは、ページをアップデートするために R M W 動作を終える。オルタネートデータバッファポインタは、読み取り動作がテンポラリチャンクで古いページデータを格納するために用いられる。その後、書き込み動作が実行されるとき、スキップマスクは未変更のページデータを含むメディアチャンク又はアップデートするためのデータを含むホストチャンクのいずれかからセクタ (又はリージョン) の書き込みソースを選ぶために用いられる。

【 0 0 7 8 】

メタデータフィールドは、一般に、フラッシュページに関連するメタデータ (例えば、L B A 等の管理情報、順序番号付、不良ブロックインジケータ等) を備える。全てのメタデータがコンテキストの内部で適合するであろうことが一般に期待される。そうでなければ、メタデータバッファポインタは、メタデータがシステムバッファに格納されるか、システムバッファから検索されるように、メタデータ自体の場所のコンテキストに含まれる。書き込みのために、メタデータフィールドは、一般に、ファームウェアによって占められ、ページへのハードウェアによって挿入される。読み取りには、読み取りページからファームウェアがメタデータの内容を要求することが大抵の場合望ましい。これらの場合のために、コンテキストは、コンテキストにページからメタデータを読み込むように構成される。一例では、メタデータのバイトのサイズは、メタデータサイズレジスタによって決定される。

【 0 0 7 9 】

フラッシュコンフィギュレーションデータフィールドは、一般に、メタデータフィールドとバイト位置を共有し、一般に、限定されたバイト数が転送される (例えば、R E A D _ I D、G E T _ F E A T U R E S、S E T _ F E A T U R E S、R E A D _ S T A T U S 等) 動作のために用いられる。そのような転送に関連するバイト数は一般に小さいので (例えば、S E T _ F E A T U R E S と G E T _ F E A T U R E S は 4 バイトを用いる ; R E A D _ I D は一般に 5 バイトを用いる ; R E A D _ S T A T U S はわずか 1 バイトを用いる)、データは別々のバッファ位置にコンテキストに単に転送される。そのような転送に関連するデータがコンテキストに割り当てられたスペースより大きくなる場合、フラッシュコンフィギュレーションデータポインタフィールドが用いられる。G E T _ F E A T U R E S と S E T _ F E A T U R E S コマンドは、常に 4 バイトを用いることが想定される。R E A D _ I D コマンドのために必要とされるバイト数は、一例では、R E A D _ I D コマンドレジスタのための複数の読み取りバイトから取得される。フラッシュコンフィギュレーションデータフィールドがコンフィギュレーションデータのために用いられるとき、7つのダブルワードの全てはハードウェアによってアップデートされ、ファームウェアは単に適切なバイトを読み取る必要がある。

【 0 0 8 0 】

メタデータバッファポインタフィールドは、ページメタデータ (例えば、フラッシュページのユーザデータに含まれる管理データ) の位置のアドレスを備える。メタデータバッファポインタフィールドは、全てのメタデータがコンテキスト自体に格納されることが予想されるとき、多くのアプリケーションのために省略される。メタデータバッファポインタフィールドは、メタデータが外部システムバッファから検索されるとき用いられる。メタデータバッファポインタフィールドは、一般に、メタデータがコンテキストにではなく外部に格納される場合にのみ用いられる。一例では、コンフィギュレーションビットは、メタデータが外部に又はコンテキストの内部に格納されるか否かを指定するように実現される。一例では、外部システムバッファは、フラッシュメディアコントローラ (F M C) を含むチップの外側にあるメモリ (例えば、D D R R A M) として実現される。別の一例では、外部システムバッファは、F M C I P の外側にあるオンチップ R A M として実現される。なお別の一例では、外部システムバッファは、F M C I P であるメモリを備える。一般に、外部システムバッファは、コンテキストの外側にあるあらゆるストレージ

10

20

30

40

50

である。

【 0 0 8 1 】

フラッシュコンフィギュレーションデータポインタフィールドは、一般に、取得されるか又はフラッシュユニットに書き込まれる必要があるコンフィギュレーションデータの位置のアドレスを提供する。READ_ID、GET_FEATURES、及びSET_FEATURESコマンドに関連するフラッシュコンフィギュレーションデータは、メタデータがデータトランザクションのためにコンテキストフィールドに割り当てられるとき、コンテキスト自体に格納される。しかしながら、メタデータの場合のように、データサイズがコンテキストのフラッシュコンフィギュレーションデータのために割り当てられたスペースより大きくなる場合、システムバッファのデータにポインタはアクセスのために用いられる。

10

【 0 0 8 2 】

ロジカルブロックアドレス (LBA) フィールドは、一般に、ページにおける第1のデータレージョンのLBAを提供する。LBAは、一般に、システムバッファとフラッシュのセクタのそれぞれのためのデータ保護に符号化される。ページがLBAの隣接するグループであるので、グループの第1のLBAのみがコンテキストの一部として用いられる。LBAは、セクタページのためのバッファCRCをシードするために用いられる。LBAは、またメタデータのLBA部分に対して選択的にチェックされる。例えば、コンフィギュレーションビットは、メタデータのLBA部分に対してLBAをチェックするべきか否かを選択するために実現される。例えば、LBAは、コンフィギュレーションビットが設定されるとき、メタデータのLBA部分に対してチェックされる。一例では、下位32ビットのみがシーディングのために用いられる。

20

【 0 0 8 3 】

フラッシュユニットナンバー (FUN) フィールドは、コンテキストが適用されるフラッシュユニットを決定するために、識別子としてファームウェアによって用いられる。決定はハードウェアにトランスペアレントである。フラッシュユニットナンバーフィールドは、コンテキストがハードウェアによって消費された後、識別子がファームウェアに送信されれば、ファームウェアがコンテキストを一致させるように、専らファームウェアによって管理目的のために用いられる。

【 0 0 8 4 】

コンフィギュレーションビットフィールドは、一般に、コンテキストを構成し、ハードウェアフローの様々なポイントでコンテキスト (及びコンテキストが表わす転送) のディスクポジションを決定するために用いられる全てのビットを含む。一例では、コンテキストのコンフィギュレーションビットフィールドで使用可能なコンテキストビット及びフィールドは、限定されるものではないが、以下のものを含む: 消費コンテキストマネージャ割り込みイネーブル; フラッシュインタフェースで部分的なコマンドを用いて、DMAスキップマスクフィーチャの実行を有効/無効にする部分的なコマンドのイネーブルビット; システムバッファへのDMAディスエーブル; FLCローカルバッファに又はそのバッファからの全てのデータ転送ディスエーブル; ス克蘭ブラ機能を有効/無効にするスクランブラ機能イネーブル; ECCエラー検出割り込みイネーブル; 読み取りデータの復号化を有効/無効にするか、又は書き込みデータにパリティを追加するECCマクロバイパス; バッファCRCイネーブル; システムデータバッファ、読み取り上のシステムバッファ又はコンテキストにメタデータを転送せず、書き込み上の全てのソースからのメタデータの挿入を防ぐ (例えば、メタデータフィールドブランクを残す) イグノアメタデータ信号 (ビット); DMA (例えば、読み取り上のデータバッファにメタデータを転送し、書き込み上のデータバッファからメタデータを受け取る) のためにユーザデータを有するメタデータを保持するための信号 (ビット); メタデータの「起動LBA」フィールドがコンテキストの始まるLBAフィールドに対してチェックされるか否かを示す信号 (ビット); バッファにECCパリティフィールドを保持するか否か (例えば、読み取り上のシステムバッファへのECCパリティバイトの転送、及び書き込み上のシステムバッファからの

30

40

50

フラッシュへのECCの転送)を示す信号(ビット);管理されたデータバッファ(例えば、どれだけのデータがクワンタムバーストのシステムバッファに転送されるかを判断するために用いられる)の代わりに平面バッファ(例えば、メモリの管理されていないエリアに/からデータを転送する)を用いるか否かを示す信号(ビット);セクタデータ長(例えば、ビットがクリアな場合に、セクタデータ長は予約エリアセクタ長コンフィギュレーションから決定される)を決定するためにユーザデータセクタ長コンフィギュレーションを用いるか否かを示す信号(ビット);フラッシュコンフィギュレーションデータを転送する(例えば、コンテキストにフラッシュデータを読み取り、又はコンテキストからのフラッシュデータを書き込む)か否かを示す信号(ビット);システムバッファに又はそのシステムバッファから完全な生のフラッシュページを転送するか否かを示す信号(ビット);オルタネートバッファ(例えば、セクタの転送を省略する代わりにオルタネートデータバッファポインタによってポイントされたバッファチャンクに/から転送されるマークセクタ(リージョン)に用いられるスキップマスクをもたらず)を有するスキップマスクを用いるか否かを示す信号(ビット);スクランブラが有効になるときにリージョンのそれぞれのためのスクランブラシードを定義するフィールド。システムバッファに又はそのシステムバッファから完全な生のフラッシュページを転送するか否かを示す信号は、その性質によって大部分の他のオプションと相互排除である。システムバッファに又はそのシステムバッファから完全な生のフラッシュページを転送するか否かを示す信号は、一般に、他のビットセッティングを無視する。システムバッファに又はそのシステムバッファから完全な生のフラッシュページを転送する特徴は、一般に、ファームウェアがページの如何なるリージョンにも属さない未使用エリアを取得することを許可する。転送フラッシュコンフィギュレーションデータ信号は、READ ID、GET FEATURES、及びSET FEATUREのような動作のようなコマンドのために用いられる。データのサイズは、コンフィギュレーションデータ長レジスタによって決定される。データは、メタデータによって通常占められるコンテキストの位置に現われる。

【0085】

状態フィールドは、一般に、ファームウェアへの現状状態に用いるビットを備える。一例では、状態フィールドは、プログラム/消去動作のためにパス/フェイル状態を含む。別の一例では、状態フィールドは、読み取り動作のECCロジックによって検出されたエラー回数も含む。しかしながら、フィールドの他の用途は、特定の実施の形態のその設計基準を満たすために実現される。一例では、状態フィールドは、フラッシュページにおけるエラー回数及びコンテキストマネージャのための完了コード(例えば、クリーン、プログラム/消去エラー、訂正された読み取りエラー、訂正できない読み取りエラー、システムバッファからのプリフェッチのバッファCRCエラー、動作タイムアウト、LBA/メタデータ mismatches、違法動作等)を示すように構成される。

【0086】

先に述べたように、コンテキストは、コマンドの実行を決定するデータ構造である。コンテキストは、ファームウェアとハードウェアとの間の通信のユニットである。一般的なコンテキストフローは、図2及び3に関連して、以下の通り概説される。ファームウェアは、メモリポインタに加えてFMC102のプロセッサインタフェースロジック(PIL)150のコンテキスト構造バッファ(CCB)にコンテキストを書き込む。複数のコンテキストは、コンテキスト構造の内部のネクストポインタフィールドを用いることによってコンテキストリストのファームウェアによってリンクされる。ハードウェアは、コンテキストアップデートポート(CUP)168によってメモリポインタに関連する位置にコンテキストのメモリ書き込みを実行する。ファームウェアは、例えば、フラッシュレーンコントローラ(FLC)156a~156nのそれぞれのダイ管理モジュール(DMM)206におけるダイ管理レジスタによる特定のダイの実行を有効にする。ダイ管理レジスタの別々のセットは、ダイのために存在する。DMM206は、フラッシュレーンコントローラ(FLC)156a~156nのそれぞれのコンテキストマネージャ(CM)204にレジスタの情報を通信する。その後、CM204は、コンテキスト訂正ポート(CR

P) 166、及びフラッシュレーンバスのそれぞれでコマンドの実行のためのスケジュールを通じて処理するためにメモリから有効にされたコンテキストをフェッチする。CM204は、一般に、コマンドをスケジュールし、データ指向の動作のためにデータDMAマネージャ(DDM)ブロック152を指示する。DDMブロック152は、一般に、コンテキストからCRP166を通じてデータパラメータを抽出するためにメモリからコンテキストをフェッチする。DDM152及びCM204によるコンテキストの無事完了に際して、状態は消費コンテキストマネージャ(CCM)164にアップデートされる。完了に際して、割り込みはハードウェアによって生成され、ファームウェアは与えられたコンテキストのために完了状態を読み取る。

【0087】

ブロック172a~172n及び174a~174nを備えるデータDMAインタフェースポート(DDIP)は、一般に、DTP158a~158nとシステムバッファコントローラ、及び関連するコンテキストとの間でリアルタイムデータをルーティングする役割を担う。データ転送のそれぞれは、1つ以上の領域を備える。リージョンは、1つ以上のエリアを備える。実際のフォーマットは、関連するコンテキストと同様にFMC(例えば、レジスタを用いて)からのコンフィギュレーションセッティングによって決定される。セッティングは、転送ごと、リージョンごと、及びエリアごとに基づいて分類される。ルーティングは、追加コンフィギュレーションセッティングと同様にデータ転送フォーマットのエリアタイプに従って決定される。ルーティングは、一般に、機能性をパッドストリップすることを含む。データ転送のそれぞれは、全てのコンテキストdwordを含む。従って、DDM152は、DDIPによってコンテキストアクセスを開始し、DDIPは実データ移動に先立ってそれ自身のコンテキストキャッシュエリアに全てのコンテキストdwordを読み取る。関連するコンテキストが検索されれば、DDIPは適切なコンフィギュレーションセッティングを有するその内部制御回路をプログラムし、DTP158a~158nのそれぞれにいくらかのコンフィギュレーション情報を提供する。その後、DDIPは、リージョンのそれぞれの内部のエリアのそれぞれを追跡し、適切なルーティングのためのロジックをセットアップする。実データ転送の間に、データがコンテキストにリダイレクトされる場合、DDIPはライトモードにコンテキストアクセスを切り替える。転送が完了したとき、DDIPは転送とコンテキストの両方のアクセスが終わったことをDDM152に通知する。DDIPはエラー検査を実行する。例えば、DDIPは、システムバッファCRCチェック及び/又は受信されたLBAがコンテキストからの期待するLBAとマッチするかベリファイを実行するように構成される。システムバッファECCバイトエラー(許可されたとき)と同様にこれらのチェックの結果は、一般に、DDMブロック152に送信される。DDMブロック152は、次に選択されたFLC156a~156nに情報を送信する。DDIPもCRCを生成し挿入するように構成される。全ユーザデータはリージョンのそれぞれから全てのユーザデータバイトを集めることによって構成される。同様に、全メタデータは、リージョンのそれぞれからメタデータバイトを集めることによって構成される。一例では、定義済みの上限に到達するまで、メタデータは集められる。一例では、DDIPは、DDIPがシステムバッファに/からユーザデータエリアの使用された部分のみ、及びコンテキストに/からメタデータエリアの使用された部分のみをルートするデフォルトコンフィギュレーションを有する。ECCエリアはストリップ/パッドされる。デフォルトコンフィギュレーションは複数の変化を提供するために修正される。例えば、DDIPは(1)未使用のバイトを含む全ユーザデータエリアをそのまま保持し、(2)システムバッファに/からユーザデータエリアを有するメタデータエリアを保持し、(3)メタデータエリアをストリップ/パッドし、(4)ECCをそのまま保持し、及び/又は(5)全領域をそのままに保持する(例えば、ストリップ/パッドがない)ように構成される。

【0088】

コンテキストレイアウト構造300(図10に関して上に記述した)は、ターゲットの如何なるページをプログラムするために用いられる。トップモジュールの間でのプログラ

10

20

30

40

50

ムデータフローの一例は以下の通り概説される。ファームウェアは、プロセッサロジックインタフェース（PIL）150の内部のCCBの関連するメモリポインタを有するプログラムコマンドを有するコンテキストをプログラムする。CCBは、CUP168を通じてメモリへの書き込み動作を実行する。ファームウェアは、コンテキストの実行を許可するためにFLC156a~156nのそれぞれの内部のDMM206を有効にする。FLC156a~156nのそれぞれの内部のCM204は、メモリからCRP166を通じてコンテキストをフェッチし、フラッシュバスコントローラ（FBC）154a~154nのそれぞれのコマンドのスケジューリングのために用いられるコンテキストの部分を処理する。FLCはコンテキストについてDDM152と通信し、DDM152はCRP166を通じてコンテキストをフェッチし、DTPブロック158a~158nのそれぞれにデータチャンクのポインタを提供する。DTPブロック158a~158nのそれぞれは、コンテキストから復号化されたポインタによってメモリからデータを要求する。その要求は、ブロック172a~172n及び174a~174nによって構成されたデータDMAインタフェースポート（DDIP）を介して行われる。データDMAインタフェースポート（DDIP）は、クワンタムバーストのメモリからデータを読み取る。

10

【0089】

メモリから読み取られたデータは、一般に、ブロック172a~172n及び174a~174nによって構成されたDDIPによってDTPに送信される。DTPでは、有効であれば、データはCRCのためにチェックされ、有効であってFLC156a~156nのそれぞれに通過したのであれば、ECCはユーザデータに追加される。データの完全性が失敗する場合、状態はCCMブロック164にアップデートされる。FLC156a~156nのそれぞれのフラッシュ動作マネージャ（FOM）208は、フラッシュバスコントローラ（FBC）154a~154nのそれぞれのプログラムサイクルに関連するコマンド及びデータをスケジュールする。FBC154a~154nのそれぞれは、フラッシュインタフェース仕様ごとにフラッシュバスインタフェースでプログラム動作を実行する。FBC154a~154nのそれぞれは、動作の完了のためにフラッシュから状態を読み取る。FBC154a~154nのそれぞれは、FLC156a~156nのそれぞれと通信し、FLC156a~156nのそれぞれは、動作の完了したときにCCM164と通信する。CCM164は、CCM164に関連するコンテキストレジスタに属するコンテキストが完了し、ファームウェアが検査のために準備ができていることをファームウェアに通知するためにファームウェアに割り込みをアサートする。その後、ファームウェアは、CCM164からコンテキストを読み取る。ファームウェアがコンテキストを読み取り処理することを終了するとき、ファームウェアは別の消費されたコンテキストがロードされることを許可する信号（例えば、ビット）をアサートする。

20

30

【0090】

基本的なフラッシュ読み取りデータフローは以下の通り説明される。コンテキスト構造は、ターゲットのあらゆるページを読み取るために用いられる。ファームウェアは、プロセッサロジックインタフェース（PIL）150の内部のCCBの関連するメモリポインタによって読み取りコマンド有するコンテキストをプログラムする。CCBは、CUP168を通じてメモリに書き込みを実行する。ファームウェアは、コンテキストの実行を許可するために、FLC156a~156nのそれぞれの内部のDMM206を有効にする。FLC156a~156nのそれぞれの内部のCM204は、メモリからCRP166を通じてコンテキストをフェッチし、FBC154a~154nのそれぞれのコマンドのスケジューリングのために必要なコンテキストの部分を処理する。FLC156a~156nのそれぞれは、ターゲットへの読み取りコマンドの実行のためにFBC154a~154nのそれぞれと通信する。FLC156a~156nのそれぞれは、コンテキストについてDDM152と通信し、DDM152は、CRP166を通じてコンテキストをフェッチし、DTPブロック158a~158nのそれぞれにデータチャンクのポインタを提供する。

40

【0091】

50

フラッシュからFBC154a~154nのそれぞれを介してDTP158a~158nのそれぞれにデータを受信するに際して、DTP158a~158nのそれぞれは、コンテキストから復号化されたポイントによってメモリに書き込まれるデータを要求する。DTP158a~158nのそれぞれは、ブロック172a~172n及び174a~174nによって構成されたデータDMAインタフェースポート(DDIP)を介して行う。DDIPは、クワンタムバーストのメモリにデータを書き込む。DTPでは、有効であれば、データはECCのためにチェックされ、有効であれば、CRCはユーザデータに追加され、データはDDIPに送信される。データの完全性が失敗する場合、状態はCCMブロック164にアップデートされる。読み取り動作の状態は、動作の完了したときにCCMブロック164に提供される。CCMブロック164は、CCMブロック164のコンテキストレジスタに属するコンテキストが完了し、ファームウェアが検査のために準備ができていることをファームウェアに通知するためにファームウェアに割り込みをアサートする。ファームウェアは、CCMブロック164からコンテキストを読み取る。ファームウェアがコンテキストを読み取り処理することを終了するとき、ファームウェアは別の消費されたコンテキストがロードされることを許可する信号(例えば、ビット)をアサートする。

10

【0092】

図11を参照すると、本発明の実施の形態によるフラッシュページのリージョンパーティションの一例を図示する図が示される。NAND型フラッシュメモリーは、一般に、ユーザデータを含むページに編成される。一般に、大部分の共通ページサイズは8KBである。ユーザデータの8KBに加えて、NAND型フラッシュメモリーは、複数の目的のために用いられる付加的なバイトを含む予備のエリアを有する。最初に、予備のエリアは、一般に、ページメタデータと指称されるフラッシュ管理情報(例えば、LBA、順序番号付、不良ブロックインジケータ等)を含む。次に、予備のエリアは、誤り訂正コード(ECC)パリティ及び/又はエンドツーエンドデータの完全性チェック(EDC)情報を含む。ECCパリティは、ユーザデータとメタデータのデータ保護(例えば、エラーの検出及び訂正)のために用いられる。一例では、8KBユーザデータとは別に、メタデータ、ECC、及びEDCとの間で共有される512バイトの付加的な予備のエリアがある。

20

【0093】

物理的ページは、複数のリージョンを備える。本発明の実施の形態によるフラッシュメディアコントローラは、従来のページリージョンを用いるが、リージョンが設定可能であることを許可する(例えば、レジスタ等を介して)。一例では、リージョンは、リージョンレイアウト400を用いて配列される。別の一例では、リージョンは、リージョンレイアウト410を用いて配列される。

30

【0094】

リージョンレイアウト400が用いられるとき、リージョンのそれぞれは、ECC406のリージョンに続くメタデータ404のエリアに続くユーザデータフィールド402を含む。ECC406は、一般に、ユーザデータ402及びメタデータ404の両方を保護する。リージョン400のサイズは、一般に、ユーザデータ402及びメタデータ404のサイズとして設定可能である。その後、ECCエリア406のサイズは、ユーザデータ402及びメタデータ404のサイズから続く。本発明の実施の形態によって実現されたフラッシュメディアコントローラは、一般に、従来のページフォーマット構造におけるような隣接したページリージョンをサポートする。隣接したページリージョンは、複数のリージョンの隣接を表わす。しかしながら、リージョンは2のべき乗のサイズに拘束されない;リージョンはあらゆるサイズである。リージョンがあらゆるサイズであることを許可することによって、本発明の実施の形態によって実現されたフラッシュメディアコントローラは、より大きいセクタ、DIF、CRC、及び/又は付加的なメタデータをサポートする。一般に、サイズは全てプログラマブルである。

40

【0095】

リージョンレイアウト410が用いられるとき、リージョンのそれぞれは、第1のフィ

50

ールド412及び第2のフィールド414を含む。第1のフィールド412は、一般に、生、スクランブル（可能であれば）、暗号化（可能であれば）されたホストセクタデータを含む。一例では、ユーザデータのサイズは、512 / 1 K / 2 K / 4 K バイトプラス n d w o r d である、ここで、 n は、例えば、0 ~ 3 2 まで変動する。一例では、現在のLBAは、スクランブラと暗号化のエンジンのためにシードするために用いられる。第2のフィールド414は、一般に、ページメタデータと指称されるフラッシュ管理情報（例えば、LBA、順序番号付、不良ブロックインジケータ等）を含む。リージョンレイアウト410を用いて、メタデータが物理的ページに配置される2つの方法がある、(1)メタデータはリージョンにわたって分散される、(2)全メタデータは最後のリージョンにのみ配置される。メタデータがリージョンにわたって分散されるとき、メタデータは、一般に、リージョンの一部として扱われる。リージョンのサイズは、一般に、ユーザデータとメタデータのサイズとして設定可能である。一例では、ユーザデータとメタデータのサイズはプログラマブルである（例えば、レジスタを介して）。一般に、ファームウェアは、プログラムされたサイズが物理的ページサイズの範囲内であることを保証するための役割を担う。

10

【0096】

図12A及び12Bを参照すると、フラッシュページ構造の一例を図示する図が示される。本発明の実施の形態によって実現されたフラッシュメディアコントローラは、一般に、従来のページリージョンを用いるが、ページリージョンが設定可能であることを許可する（例えば、レジスタを介して）。一例では、フラッシュページ構造500は、リージョンレイアウト400を用いて実現される。別の一例では、複数のフラッシュページ構造510、515、520、525、530、535は、リージョンレイアウト410を用いて実現される。

20

【0097】

一例では、メタデータは、ページ構造500のリージョンのメタデータエリアにおいて左から右に送信される。例えば、8 K バイトのページサイズ及び512 バイトの予備のエリアを有するフラッシュデバイスでは、512 バイトのホストセクタサイズに最大544 バイトを有するリージョンのそれぞれによって、16のリージョンが格納される。一例では、リージョンのそれぞれは、ユーザデータの512 バイト、メタデータの4 バイト、及びECCのための28 バイトまでを備える。もし合計のメタデータカウントが28 バイトならば、メタデータの4 バイトは第1の7つのリージョンのそれぞれのメタデータエリアに入り、9つの存続するメタデータエリア（例えば、リージョン7 ~ 15に）に0が詰められるか、又は他の利用ために使用可能にされる。データDMAインタフェースポートがページを処理しているとき、データDMAインタフェースポートが、メタデータの挿入及び収集をどこで開始すべきか認識しており、リージョン境界でもあるコードワード境界がどこにあるか認識しているように、データDMAインタフェースポートは、ページの処理におけるプログラムのトラックを維持する。リージョンサイズがプログラマブルな一方で、リージョンサイズはECCコーデックが働くことができる最大のコードワードより大きくなるべきでない。例えば、BCH ECCは、1 K + 80 情報ワードのための48ビットの訂正までサポートする。訂正ビットのそれぞれのために、16ビットのパリティが追加される。

30

40

【0098】

リージョンレイアウト410を用いて、様々なフラッシュページ構造510、515、520、525、530、535が実現される。一例では、フラッシュページは8つのリージョンに分割され、リージョンのそれぞれはリージョンレイアウト410を用いて構成される。フラッシュページの未使用の予備のエリアは、2つの方法で利用される。第1の例では、メタデータは、リージョン（構造510、520、530によって図示された）の一部としてリージョンにわたって分散される。第2の例では、全メタデータは、ページ（構造515、525、535によって図示された）の最後のリージョンにのみ配置される。第1の例（構造510及び515によって図示された）では、LDPCの情報ワード

50

はホストセクタサイズに等しい。この一例では、リージョンは全て別々のEDCを有し、ECCパリティ領域が付随される。EDCにリージョンの内部のホストセクタのBAがシードされる。第2の例（構造520及び525によって図示された）では、LDPCの情報ワードはホストセクタサイズより大きい。この一例では、2つのリージョンごとに別々のEDCを有し、ECCパリティが付随される。EDCにリージョンの内部の最後のホストセクタのLBAがシードされる。第3の例（構造530及び535によって図示された）では、LDPCの情報ワードはホストセクタサイズ以下である。この一例では、1つのリージョンの内部では、2つのECCパリティが付随され、1つのEDCが付随される。EDCにリージョンの内部のホストセクタのLBAがシードされる。ページリージョンが設定可能であるので、他のページ構造は特定の実施の形態のその設計基準を満たすために実現される。

10

【0099】

図13を参照すると、本発明の実施の形態によるプロセス600を図示する流れ図が示される。処理（又は方法）600は、一般に、本発明の実施の形態によるメタデータをハンドリングするためのステップを提供する。一例では、処理600は、ステップ（又は状態）602、ステップ（又は状態）604、ステップ（又は状態）606、ステップ（又は状態）608、及びステップ（又は状態）610を備える。ステップ602では、処理600は、コンテキストに格納される定義済みのメタデータサイズに対応する閾値を定義する。ステップ604では、処理600は、要求がフラッシュデバイスからメタデータを読み取るか、又はフラッシュデバイスにメタデータを書き込むための要求のために待機する。読み取り又は書き込み動作が実行されるとき、処理600は、ステップ606に移行する。ステップ606では、処理600は、メタデータサイズが定義済みの閾値より大きいか否かを判断する。メタデータサイズが定義済みの閾値より大きいとき、処理600は、ステップ608に移行する。メタデータサイズが定義済みの閾値以下であるとき、処理600は、ステップ610に移行する。

20

【0100】

ステップ608では、処理600は、読み取りトランザクションに関連するコンテキスト構造のフラッシュデバイスから読み取られたメタデータを格納するか（例えば、コンテキストアップデートポート（CUP）168を介して）、又は書き込みトランザクションに関連するコンテキスト構造からフラッシュデバイスにプログラムされるためのメタデータを検索する（例えば、コンテキスト訂正ポート（CRP）166及びBC_RD_I/Fを介して）。ステップ610では、処理600は、読み取りトランザクションに関連するコンテキスト構造において定義されたメタデータポイントによって識別された位置（例えば、外部システムバッファの）のフラッシュデバイスから読み取られたメタデータを格納するか、又は書き込みトランザクションに関連するコンテキスト構造において定義されたメタデータポイントによって識別された位置（例えば、外部システムバッファの）からフラッシュデバイスにプログラムされるためのメタデータを検索する。例えば、プログラムコマンドの間に、メタデータはデータDMA読み取りインタフェースポート（DDRI）172a～172nのそれぞれ及びBC_RD_I/Fを介して検索され、読み取りコマンドの間に、メタデータはデータDMA書き込みインタフェースポート（DDWI）174a～174nのそれぞれ及びBC_WR_I/Fを介してアップデートされる。ステップ608又はステップ610のいずれかでは、トランザクションを完了するに際して、処理600は、ステップ604にリターンする。

30

40

【0101】

本発明の実施の形態によるフラッシュメディアコントローラ（FMC）は、一般に、システムバッファ及び/又はフラッシュメディアコントローラでメタデータストレージをハンドリングする様々な方法を提供する。本発明の実施の形態によるフラッシュメディアコントローラは、メタデータハンドリングのために以下の特徴を含む。メタデータ情報は、ページベースごとにコンテキストが定義されるコンテキストベースごとに定義される。メタデータサイズが定義済みの閾値以下であるとき、完了したメタデータはコンテキスト構

50

造の内部に格納される。フラッシュプログラムサイクルの間に、コンテキストからのメタデータ（例えば、C R P 1 6 6 及び B C _ R D _ I / F を介して）は、フラッシュターゲットに格納され、読み取りサイクルの間に、フラッシュターゲットから読み取られたメタデータは、コンテキスト構造の後に格納される（例えば、C U P 1 6 8 を介して）。メタデータサイズが定義済みの閾値より大きいとき、コンテキスト構造の内部のメタデータを格納する代わりに、メタデータポインタはコンテキストの内部に定義される。メタデータポインタは、フラッシュプログラムサイクルの間に外部システムメモリからメタデータを検索し（例えば、D D R I P のそれぞれ及び B C _ R D _ I / F を介して）、コンテキストによって指定されたメタデータポインタによって示された外部システムメモリの位置へのフラッシュ読み取りコマンドから読み取られたデータを格納するためにアドレスポインタを提供する（例えば、D D W I P のそれぞれ及び B C _ W R _ I / F を介して）。別の一例では、F M C は、メタデータの別の部分が外部システムメモリによってハンドリングされる間に、メタデータのある部分がコンテキストによってハンドリングされるように構成される。

【 0 1 0 2 】

メタデータのサイズは、一般に、フラッシュトランザクションレイヤ（F T L）によって定義される。一例では、F T L はおよそ 1 2 バイトのメタデータを用いる。図 1 0 に示されたコンテキスト 3 0 0 の最大の使用可能な予備のエリアは、2 8 バイトである。F T L メタデータサイズパラメータ及びコンテキスト 3 0 0 の予備のエリアパラメータの両方を考慮に入れて、2 8 バイトの定義済みの閾値が選択される。例えば、メタデータサイズが 2 8 バイト以下であるとき、完了したメタデータは、フラッシュメディアコントローラのフラッシュレーンコントローラの内部のコンテキスト構造の内部に格納される。フラッシュプログラムサイクルの間に、コンテキストからのメタデータはフラッシュターゲットに格納され、読み取りサイクルの間に、フラッシュターゲットから読み取られたメタデータは、コンテキスト構造の後に格納される。メタデータサイズが 2 8 バイトを超えているとき、コンテキスト構造の内部にメタデータを格納する代わりに、フラッシュレーンコントローラは、メタデータが格納される外部メモリの位置を指すコンテキストの内部のメタデータポインタを定義する。ページサイズがホストサイズの倍数である場合に（例えば、図 1 2 に示されるように）、メタデータは、一般に、ホストユーザデータのそれぞれに分散される。例えば、1 K バイトのページサイズ及び 1 0 2 4 バイトのホストサイズのために、フラッシュプログラムコマンドの間に、コンテキストからの 2 8 バイトは、2 つのホストユーザデータの間分散される（例えば、ユーザデータのそれぞれにメタデータの 1 4 バイト）：

ホストユーザデータ 1（5 1 2 バイト）+メタデータ 1（1 4 バイト）+ E C C + ホストユーザデータ 2（5 1 2 バイト）+メタデータ 2（1 4 バイト）+ E C C。

【 0 1 0 3 】

メタデータは、一般に、E C C の利用によって保護される。E C C の利用は、一般に、メタデータ部分を通じて、完全性チェック及び訂正を提供する。

【 0 1 0 4 】

本発明の様々な信号は、一般に、「オン」（例えば、デジタル H I G H、又は 1）又は「オフ」（例えば、デジタル L O W、又は 0）がある。しかしながら、信号のオン（例えば、アサートされた）及びオフ（例えば、デアサートされた）の状態の特定の極性は、特定の実施の形態のその設計基準を満たすために調節される（例えば、逆にされる）。

【 0 1 0 5 】

図 1 ~ 9、及び 1 3 によって実行される機能は、従来のメインプロセッサ、デジタルコンピュータ、マイクロプロセッサ、マイクロコントローラ、R I S C（縮小命令型コンピュータ）プロセッサ、C I S C（複雑命令セットコンピュータ）プロセッサ、S I M D（単一命令多重データ）プロセッサ、信号プロセッサ、中央演算処理装置（C P U）、算術論理演算装置（A L U）、ビデオデジタル信号プロセッサ（V D S P）、及び/又は関連する技術分野における当業者に明らかであろうように本明細書の教示に従ってプログラム

10

20

30

40

50

された同様の計算機の1つ以上を用いて実現される。適切なソフトウェア、ファームウェア、符号化、ルーチン、命令、オペコード、マイクロコード、及び/又はプログラムモジュールもまた関連する技術分野における当業者に明らかであろうように本明細書の教示に基づいて熟練したプログラマによって容易に準備される。ソフトウェアは、一般に、機械実装のプロセッサの1つ以上によって1つの媒体又は複数の媒体から実行される。

【0106】

本発明は、更にASIC（特定用途向け集積回路）、プラットフォームASIC、FPGA（フィールドプログラマブルゲートアレイ）、PLD（プログラマブルロジックデバイス）、CPLD（コンプレックスプログラマブルロジックデバイス）、シーゲート、RFIC（高周波集積回路）、ASSP（特定用途専用標準品）、1つ以上のモノリシック集積回路、1つ以上のチップ又はダイに配置されたフリップチップモジュール及び/又はマルチチップモジュールによって、又はここで説明されるように従来の構成回路の適切なネットワークを相互に接続することによって実現され、それらの修正は、技術分野における当業者に容易に明らかである。

10

【0107】

本発明は、また本発明による1つ以上の処理又は方法を行うように機械をプログラムするために用いられる命令を含むコンピュータ製品である記憶媒体又は媒体及び/又は送信媒体又は媒体を含む。コンピュータ製品に包含される命令の機械による実行は、回路素子を取り巻く動作に加えて、入力データを記憶媒体で1つ以上のファイル、及び/又はオーディオ及び/又はビジュアルな描写のようなフィジカルオブジェクト又は実体の典型である1つ以上の出力信号に変換する。記憶媒体は、限定されるものではないが、フロッピー（登録商標）ディスク、ハードドライブ、磁気ディスク、光ディスク、CD-ROM、DVD、及び光磁気ディスクを含む如何なるタイプのディスク、及びROM（リードオンリメモリ）、RAM（ランダムアクセスメモリ）、EPROM（電気的プログラム可能リードオンリメモリ）、EEPROM（電気的消去可能リードオンリメモリ）、UVPRM（紫外線消去可能リードオンリメモリ）、フラッシュメモリ、磁気カード、光カードのような回路、及び/又は電子命令の格納のために適切な如何なるタイプの媒体を含む。

20

【0108】

本発明の要素は、1つ以上のデバイス、ユニット、コンポーネント、システム、機械及び/又は装置の一部又は全てを構成する。デバイスは、限定されるものではないが、サーバ、ワークステーション、記憶アレイコントローラ、記憶システム、パーソナルコンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、パームコンピュータ、携帯情報端末、携帯電子デバイス、バッテリー駆動デバイス、セットトップボックス、エンコーダ、デコーダ、トランスコーダ、コンプレッサ、デコンプレッサ、プリプロセッサ、ポストプロセッサ、トランスミッタ、レシーバ、トランシーバ、サイファ回路、携帯電話、デジタルカメラ、ポジショニング及び/又はナビゲーションシステム、医療機器、ヘッドアップ表示装置、ワイヤレスデバイス、オーディオ録音、記憶及び/又は再生装置、ビデオ録画、記憶及び/又は再生装置、ゲームプラットフォーム、周辺装置及び/又はマルチチップモジュールを含む。関連する技術分野における当業者は、特定用途の基準を満たす他のタイプのデバイスで、本発明の要素が実現されることを理解するであろう。


30

40


【0109】

本発明は、特にその好適な実施の形態に関して表わされ説明されたが、本発明の範囲から逸脱することなく、形式と細部の様々な変更なし得るであろうことが当業者によって理解されるであろう。


【図6】




【図7】




【図8】



【図9】



【図13】



フロントページの続き

- (72)発明者 ヴィネイ・アショック・ソマナシュ
インド 411027 プルネ・マハラシトラ アウンド・アンエクス ピンプル・サウダガール
ドゥワルカディーシ・レジデンシー フラット・ナンバー ジェイ - 7
- (72)発明者 マイケル・エス・ヒッケン
アメリカ合衆国 ミネソタ州 ロチェスター オルムステド ベイリー・サミット・ドライブ・サ
ウスウェスト 2119
- (72)発明者 パメラ・エス・ヘンプステッド
アメリカ合衆国 ミネソタ州 オロノコ オルムステド ホワイト・パーチ・コート 774
- (72)発明者 ティモシー・ダブリュー・スワトシュ
アメリカ合衆国 ミネソタ州 ロチェスター オルムステド ノース・オークス・コート・ノース
イースト 6406
- (72)発明者 ジャクソン・エル・エリス
アメリカ合衆国 コロラド州 フォート・コリンズ ポール・ライン・レイン 2218
- (72)発明者 マーティン・エス・デル
アメリカ合衆国 ペンシルヴァニア州 ベツレヘム ハービー・ロード 4960

審査官 後藤 彰

- (56)参考文献 国際公開第2010/038736(WO, A1)
特表2012-503234(JP, A)
特表2009-512022(JP, A)
国際公開第2010/084754(WO, A1)
米国特許出願公開第2010/0023682(US, A1)

(58)調査した分野(Int.Cl., DB名)

G06F 12/00

G06F 12/02