



(12) 发明专利

(10) 授权公告号 CN 101420063 B

(45) 授权公告日 2012. 11. 07

(21) 申请号 200710167909. 6

AND PROPAGATION》. 2007, 第 55 卷 (第 6 期), 1732-1738.

(22) 申请日 2007. 10. 26

审查员 缪顾进

(73) 专利权人 瑞昱半导体股份有限公司
地址 中国台湾新竹科学园区

(72) 发明人 钟世忠 林明达 蔡志鸿

(74) 专利代理机构 北京市柳沈律师事务所
11105

代理人 魏晓刚

(51) Int. Cl.

H01Q 1/38 (2006. 01)

H01Q 1/52 (2006. 01)

H01Q 21/28 (2006. 01)

(56) 对比文件

US 2004/0198293 A1, 2004. 10. 07,

US 6297711 B1, 2001. 10. 02,

CN 1588694 A, 2005. 03. 02,

CN 1635663 A, 2005. 07. 06,

Chi-Yuk Chiu 等. Reduction of Mutual Coupling Between Closely-Packed Antenna Elements. 《IEEE TRANSACTIONS ON ANTENNAS


权利要求书 1 页 说明书 3 页 附图 5 页

(54) 发明名称

多天线系统

(57) 摘要

本发明提供一种多天线系统,用以减少布局限制及元件限制,其包括二天线及一隔离单元。该隔离单元位于该二天线之间,并包括耦接成环型的一电感及一电容。其中,该电感及该电容受激发而在与该二天线的操作频率实质上相同的一谐振频率上谐振,以增加该二天线的隔离度。



1. 一种多天线系统,包括:

一介电层,由介电材料制成,包括实质上相互平行的一第一表面及一第二表面;

一接地面,由导电材料制成,设置在该第一表面上;

二馈送线,由导电材料制成,设置在该第二表面上;

二辐射元件,设置在该第二表面上,并分别耦接该二馈送线;及

一隔离单元,设置在该二辐射元件之间,包括耦接成环型的一电感及一电容,且该电感或该电容最多一端耦接到该接地面;

其中,该电感及该电容受激发而在与该二辐射元件的操作频率实质上相同的一谐振频率上谐振。

2. 根据权利要求1所述的多天线系统,其中,该电容及该电感受该二辐射元件的辐射激发。

3. 根据权利要求2所述的多天线系统,其中,该隔离单元的位置根据该二辐射元件在各方向上的辐射强度来决定。

4. 根据权利要求1所述的多天线系统,其中,该二辐射元件由导电材料制成,且印刷在该第二表面上,而该电感及该电容设置在该第一表面上。

多天线系统

技术领域

[0001] 本发明关于一种多天线系统,特别是一种可以增加天线隔离度的多天线系统。

背景技术

[0002] 在现今的无线通信系统中,常同时使用多个实质上相同操作频率的天线来传送或接收信号,以在不增加功率或频宽的情况下提高传输效能。为了达到小型化的目的,这些天线会被紧密设置,从而导致互相干扰。因此,如何增加这些天线的隔离度成为一个重要的课题。

[0003] 然而,传统上增加天线隔离度的方法有许多布局限制。比如说,若利用狭缝(slit),则只能将狭缝设置在接地面上,且接地面因狭缝所产生的电容及电感并不能以其它的电容及电感来取代,将连带使得元件限制也较多。除此之外,所产生的电感也由于不容易模型化,亦将难以预估所产生带止(bandstop)效果的频率。更重要的是由于上述各种布局的限制,传统上增加天线隔离度的方法必将占用较大的面积。

发明内容

[0004] 因此,本发明的目的在于提供一种多天线系统,可以增加天线的隔离度,且减少布局限制及元件限制。

[0005] 于是,本发明多天线系统包括:

[0006] 一介电层,由介电材料制成,包括实质上相互平行的一第一表面及一第二表面;

[0007] 一接地面,由导电材料制成,设置在该第一表面上;

[0008] 二馈送线,由导电材料制成,设置在该第二表面上;

[0009] 二辐射元件,设置在该第二表面上,并分别耦接该二馈送线;及

[0010] 一隔离单元,设置在该二辐射元件之间,包括耦接成环型的一电感及一电容,且该电感或该电容最多一端耦接到该接地面;

[0011] 其中,该电感及该电容受激发而在与该二辐射元件的操作频率实质上相同的一谐振频率上谐振。

附图说明

[0012] 图1是一组合图,说明本发明多天线系统的一实施例;

[0013] 图2是一分解图,说明图1的实施例;

[0014] 图3是一模拟图,说明图1的实施例及没有一隔离单元时的插入损失;

[0015] 图4是一组合图,说明本发明的另一实施例;及

[0016] 图5是一模拟图,说明图1的实施例及图4的实施例的插入损失。

[0017] 主要元件符号说明

[0018] 21 介电层

[0019] 211 第一表面

- [0020] 212 第二表面
- [0021] 22 接地面
- [0022] 23、24 馈送线
- [0023] 25、26 辐射元件
- [0024] 27 隔离单元
- [0025] 271 螺旋电感
- [0026] 272 间隙电容
- [0027] 273 连接柱
- [0028] 274 连接柱
- [0029] 275 连接线
- [0030] 276 连接线
- [0031] 31、32 曲线
- [0032] 51、52 曲线

具体实施方式

[0033] 有关本发明的前述及其他技术内容、特点与功效,在以下配合参考附图的二个实施例的详细说明中,将可清楚地呈现。

[0034] 请参阅图 1 与图 2,其示出本发明多天线系统的一实施例,包括一介电层 21、一接地面 22、二馈送线 23、24、二辐射元件 25、26 及一隔离单元 27,以形成二印刷天线。介电层 21 由介电材料制成,且包括实质上相互平行的第一表面 211 及第二表面 212。接地面 22 由导电材料制成,并印刷在介电层 21 的第一表面 211 上。二馈送线 23、24 由导电材料制成,并印刷在介电层 21 的第二表面 212 上,且与接地面 22 重叠。二辐射元件 25、26 由导电材料制成,并印刷在介电层 21 的第二表面 212 上,且与接地面 22 不重叠,并分别耦接到二馈送线 23、24。在本实施例中,二辐射元件 25、26 的操作频率实质上相同。

[0035] 隔离单元 27 由导电材料制成,并设置在介电层 21 上,且是位于二辐射元件 25、26 之间。在本实施例中,隔离单元 27 包括一螺旋电感 271、一间隙电容 272、二连接柱 273、274 及二连接线 275、276。螺旋电感 271、间隙电容 272 及连接线 276 印刷在介电层 21 的第一表面 211 上,二连接柱 273、274 贯穿介电层 21,而连接线 275 印刷在介电层 21 的第二表面 212 上。螺旋电感 271 的一端耦接到间隙电容 272 的一端,且透过连接线 276 耦接到接地面 22,而螺旋电感 271 的另一端依序透过连接柱 273、连接线 275 及连接柱 274 耦接到间隙电容 272 的另一端,因此螺旋电感 271 及间隙电容 272 可被视为一环型结构。

[0036] 螺旋电感 271 及间隙电容 272 受二辐射元件 25、26 的辐射激发而在一与二辐射元件 25、26 的操作频率实质上相同的谐振频率上谐振,以增加二辐射元件 25、26 的隔离度。如图 3 所示,曲线 31、32 分别代表有隔离单元 27 时及没有隔离单元 27 时的插入损失(insertion loss)。

[0037] 在另一实施例中,隔离单元 27 也可以不包括连接线 276,使得螺旋电感 271 的二端都没有耦接到接地面 22。如图 4 所示,隔离单元 27 仍然可以增加二辐射元件 25、26 的隔离度,只是其频宽会变窄。如图 5 所示,曲线 51、52 分别代表有连接线 276 时及没有连接线 276 时的插入损失。

[0038] 在面积较小的情况下,借由使用螺旋电感 271 即可获得较大的电感值。除此之外,由于容易模型化,因此也较易预估隔离单元 27 的谐振频率。

[0039] 值得注意的是,在上述诸实施例中,螺旋电感 271 可以替换为其它形状的印刷电感,也可以用集总 (lumped) 电感来代替。而间隙电容 272 亦可由其它形状的印刷电容或集总电容来代替。二辐射元件 25、26 则可以替换为其它形状的印刷辐射元件,也可以替换为芯片天线 (chip antenna)。如此一来,使用元件的限制将因此而变少。再者,螺旋电感 271 及间隙电容 272 是印刷在介电层 21 的第一表面 211 上,但也可以是印刷在介电层 21 的第二表面 212 上,且所设置的位置可以根据二辐射元件 25、26 在各方向上的辐射强度来决定。当二辐射元件 25、26 的辐射强度愈强时,隔离元件 27 提供的天线隔离效果愈好。

[0040] 归纳上述,本发明借由在二天线之间设置一包括一电感及一电容的隔离元件,并有一端接地,以达到增加天线隔离度且减少布局限制及元件限制的目的。

[0041] 以上所述者,仅为本发明的较佳实施例而已,当不能以此限定本发明实施的范围,即大凡依本发明内容所作的简单的等效变化与修饰,均仍属本发明的范围内。




图 1




图 2




图 3




图 4




图 5