

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

H01L 21/00

H01L 21/84 G02F 1/136

G09F 9/30 G09G 3/36



[12] 发明专利申请公开说明书

[21] 申请号 200410056608.2

[43] 公开日 2005年1月19日

[11] 公开号 CN 1567528A

[22] 申请日 2000.7.24

[21] 申请号 200410056608.2

分案原申请号 00121738.0

[30] 优先权

[32] 1999.7.22 [33] JP [31] 206954/1999

[71] 申请人 株式会社半导体能源研究所

地址 日本神奈川県

[72] 发明人 须泽英臣 小野幸治

[74] 专利代理机构 中国专利代理(香港)有限公司


代理人 李亚非 梁永

权利要求书 15 页 说明书 18 页 附图 18 页

[54] 发明名称 布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法

[57] 摘要

提供一种干法腐蚀法，用于形成具有锥形且相对于底膜具有较大特定选择率的钨布线。如果适当调节偏置功率密度，并且如果利用具有氟作其主要成分的腐蚀气体去除钨薄膜的希望部分，则可以形成具有希望锥角的钨膜。



ISSN 1008-4274

1. 一种显示器件, 包括:
基片;
5 在该基片上形成的第一 N 沟道薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:
第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 轻掺杂区以及源区和漏区;
在该第一半导体岛上形成的第一栅绝缘体;
10 在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘体; 和
在第二沟道区上形成的第二栅电极, 其间插入第一栅绝缘体;
驱动器电路, 其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管, 所述第二 N 沟道类型的薄膜晶体管包括:
15 至少包括第三沟道区的第二半导体岛;
在该第二半导体岛上形成的第二栅绝缘体;
在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;
20 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅; 和
在该阻挡绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极,
其中第一、第二和第三栅电极的每一个都具有锥形边缘, 其锥形角
25 在 20-70 度的范围内。
2. 根据权利要求 1 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。
3. 根据权利要求 1 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。
30
4. 根据权利要求 1 的显示器件, 其中所述像素电极包括氧化锌。
5. 根据权利要求 1 的显示器件, 其中所述锥形角度在 25-35 度

的范围内。

6. 根据权利要求1的显示器件，还包括基薄膜，其包括在所述基片和所述第一和第二N沟道类型的薄膜晶体管之间的氮氧化硅膜。

7. 根据权利要求1的显示器件，其中所述栅绝缘体包括氮氧化硅。

5 8. 一种显示器件，包括：
基片；

在该基片上形成的第一N沟道薄膜晶体管，所述第一N沟道薄膜晶体管包括：

10 第一半导体岛，其至少包括第一沟道区，第二沟道区，轻掺杂区以及源区和漏区；

在该第一半导体岛上形成的第一栅绝缘体；

在第一沟道区上形成的第一栅电极，其间插入第一栅绝缘体；和

15 在第二沟道区上形成的第二栅电极，其间插入第一栅绝缘体；

驱动器电路，其包括在基片上形成的至少一个第二N沟道类型的薄膜晶体管，所述第二N沟道类型的薄膜晶体管包括：

至少包括第三沟道区的第二半导体岛；

在该第二半导体岛上形成的第二栅绝缘体；

20 在第三沟道区上形成的第三栅电极，其间插入第二栅绝缘体；

覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜，所述阻挡绝缘膜包括氮化硅；和

25 在该阻挡绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极，

其中第一、第二和第三栅电极的每一个都具有锥形边缘，其锥形角度在20-70度的范围内，

其中所述每一个轻掺杂区至少部分与第一和第二栅电极的锥形边缘重叠。

30 9. 根据权利要求8的显示器件，其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

10. 根据权利要求8的显示器件，其中所述第一、第二和第三栅

电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。

11. 根据权利要求 8 的显示器件, 其中所述像素电极包括氧化锌。

5 12. 根据权利要求 8 的显示器件, 其中所述锥形角度在 25 - 35 度的范围内。

13. 根据权利要求 8 的显示器件, 还包括基薄膜, 其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

14. 根据权利要求 8 的显示器件, 其中所述栅绝缘体包括氮氧化硅。

10 15. 一种显示器件, 包括:

基片;

在该基片上形成的第一 N 沟道薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:

15 第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 和电容器形成区;

在该第一半导体岛上形成的第一栅绝缘体;

在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘体;

和

在第二沟道区上形成的第二栅电极, 其间插入第一栅绝缘体;

20 驱动器电路, 其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管, 所述第二 N 沟道类型的薄膜晶体管包括:

至少包括第三沟道区的第二半导体岛;

在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;

25 在第一半导体岛的电容器形成区上形成的电容器电极, 其间插入绝缘体;

覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅;

在该阻挡绝缘膜上形成的并且电连接第一半导体岛的杂质区的像素电极,

30 其中第一、第二和第三栅电极以及所述电容器电极的每一个都具有锥形边缘, 其锥形角度在 20 - 70 度的范围内。

16. 根据权利要求 15 的显示器件, 其中所述第一、第二和第三栅

电极的每一个都包括钨或者其合金。

17. 根据权利要求 15 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。

5 18. 根据权利要求 15 的显示器件, 其中所述像素电极包括氧化锌。

19. 根据权利要求 15 的显示器件, 其中所述锥形角度在 25 - 35 度的范围内。

20. 根据权利要求 15 的显示器件, 还包括基薄膜, 其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

10 21. 根据权利要求 15 的显示器件, 其中所述栅绝缘体包括氮氧化硅。

22. 一种显示器件, 包括:

基片;

15 在该基片上形成的第一 N 沟道薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:

第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 轻掺杂区以及源区和漏区;

在该第一半导体岛上形成的第一栅绝缘体;

20 在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘体; 和

在第二沟道区上形成的第二栅电极, 其间插入第一栅绝缘体;

驱动器电路, 其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管, 所述第二 N 沟道类型的薄膜晶体管包括:

25 至少包括第三沟道区的第二半导体岛;

在该第二半导体岛上形成的第二栅绝缘体;

在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;

30 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅; 和

在该阻挡绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极,

其中第一、第二和第三栅电极的每一个都具有锥形边缘，其锥形角度在 20 - 70 度的范围内，

其中由所述第一和第二栅电极覆盖的第一栅绝缘体的第一区比没有被所述第一和第二栅电极覆盖的第一栅绝缘体的第二区厚。

5 23. 根据权利要求 22 的显示器件，其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

24. 根据权利要求 22 的显示器件，其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。

10 25. 根据权利要求 22 的显示器件，其中所述像素电极包括氧化锌。

26. 根据权利要求 22 的显示器件，其中所述锥形角度在 25 - 35 度的范围内。

27. 根据权利要求 22 的显示器件，还包括基薄膜，其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

15 28. 根据权利要求 22 的显示器件，其中所述栅绝缘体包括氮氧化硅。

29. 一种显示器件，包括：

基片；

20 在该基片上形成的第一 N 沟道薄膜晶体管，所述第一 N 沟道薄膜晶体管包括：

第一半导体岛，其至少包括第一沟道区，第二沟道区，轻掺杂区以及源区和漏区；

在该第一半导体岛上形成的第一栅绝缘体；

25 在第一沟道区上形成的第一栅电极，其间插入第一栅绝缘体；和

在第二沟道区上形成的第二栅电极，其间插入第一栅绝缘体；

驱动器电路，其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管，所述第二 N 沟道类型的薄膜晶体管包括：

30 至少包括第三沟道区的第二半导体岛；

在该第二半导体岛上形成的第二栅绝缘体；

在第三沟道区上形成的第三栅电极，其间插入第二栅绝缘

体;

覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅; 和

5 在该阻挡绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极,

其中第一、第二和第三栅电极的每一个都具有锥形边缘, 其锥形角度在 20 - 70 度的范围内,

其中所述每一个轻掺杂区至少部分与第一和第二栅电极的锥形边缘重叠,

10 其中由所述第一和第二栅电极覆盖的第一栅绝缘体的第一区比没有被所述第一和第二栅电极覆盖的第一栅绝缘体的第二区厚。

30. 根据权利要求 29 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

15 31. 根据权利要求 29 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr, Nb 和 Si 构成的组中选择的一种材料。

32. 根据权利要求 29 的显示器件, 其中所述像素电极包括氧化锌。

33. 根据权利要求 29 的显示器件, 其中所述锥形角度在 25 - 35 度的范围内。

20 34. 根据权利要求 29 的显示器件, 还包括基薄膜, 其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

35. 根据权利要求 29 的显示器件, 其中所述栅绝缘体包括氮氧化硅。

36. 一种显示器件, 包括:

25 基片;

在该基片上形成的第一 N 沟道薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:

第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 和电容器形成区;

30 在该第一半导体岛上形成的第一栅绝缘体;

在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘

体; 和

在第二沟道区上形成的第二栅电极，其间插入第一栅绝缘体；

驱动器电路，其包括在基片上形成的至少一个第二N沟道类型的薄膜晶体管，所述第二N沟道类型的薄膜晶体管包括：

5 至少包括第三沟道区的第二半导体岛；

在第三沟道区上形成的第三栅电极，其间插入第二栅绝缘体；

在第一半导体岛的电容器形成区上形成的电容器电极，其间插入绝缘体；

10 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜，所述阻挡绝缘膜包括氮化硅；

在该阻挡绝缘膜上形成的并且电连接第一半导体岛的杂质区的像素电极，

其中第一、第二和第三栅电极以及所述电容器电极的每一个都具有锥形边缘，其锥形角度在20-70度的范围内，

其中由所述第一和第二栅电极覆盖的第一栅绝缘体的第一区比没有被所述第一和第二栅电极覆盖的第一栅绝缘体的第二区厚。

37. 根据权利要求36的显示器件，其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

20 38. 根据权利要求36的显示器件，其中所述第一、第二和第三栅电极的每一个都包括从Ta, Ti, Mo, Cr、Nb和Si构成的组中选择的一种材料。

39. 根据权利要求36的显示器件，其中所述像素电极包括氧化锌。

25 40. 根据权利要求36的显示器件，其中所述锥形角度在25-35度的范围内。

41. 根据权利要求36的显示器件，还包括基薄膜，其包括在所述基片和所述第一和第二N沟道类型的薄膜晶体管之间的氮氧化硅膜。

42. 根据权利要求36的显示器件，其中所述栅绝缘体包括氮氧化硅。

30 43. 一种显示器件，包括：

基片；

在该基片上形成的第一N沟道薄膜晶体管，所述第一N沟道薄膜晶

晶体管包括:

第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 轻掺杂区以及源区和漏区;

在该第一半导体岛上形成的第一栅绝缘体;

5 在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘体; 和

在第二沟道区上形成的第二栅电极, 其间插入第一栅绝缘体;

10 驱动器电路, 其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管, 所述第二 N 沟道类型的薄膜晶体管包括:

至少包括第三沟道区的第二半导体岛;

在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;

15 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅; 和

层间绝缘膜, 其包括在所述阻挡绝缘膜上形成的有机树脂; 和

在该阻挡绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极,

20 其中第一、第二和第三栅电极的每一个都具有锥形边缘, 其锥形角度在 20 - 70 度的范围内。

44. 根据权利要求 43 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

25 45. 根据权利要求 43 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。

46. 根据权利要求 43 的显示器件, 其中所述像素电极包括氧化锌。

47. 根据权利要求 43 的显示器件, 其中所述锥形角度在 25 - 35 度的范围内。

30 48. 根据权利要求 43 的显示器件, 还包括基薄膜, 其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

49. 根据权利要求 43 的显示器件, 其中所述栅绝缘体包括氮氧化硅。

50. 根据权利要求 43 的显示器件, 其中所述有机树脂包括从由聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺和 BCB 构成的组中选择的一种材料。

51. 一种显示器件, 包括:

5 基片;

在该基片上形成的第一 N 沟道第一薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:

第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 轻掺杂区以及源区和漏区;

10 在该第一半导体岛上形成的第一栅绝缘体;

在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘体; 和

在第二沟道区上形成的第二栅电极, 其间插入第一栅绝缘体;

15 驱动器电路, 其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管, 所述第二 N 沟道类型的薄膜晶体管包括:

至少包括第三沟道区的第二半导体岛;

在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;

20 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅;

层间绝缘膜, 其包括在所述阻挡绝缘膜上形成的有机树脂; 和

在该层间绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极,

25 其中第一、第二和第三栅电极的每一个都具有锥形边缘, 其锥形角度在 20-70 度的范围内,

其中所述每一个轻掺杂区至少部分与第一和第二栅电极的锥形边缘重叠。

52. 根据权利要求 51 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

53. 根据权利要求 51 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr, Nb 和 Si 构成的组中选择的

一种材料。

54. 根据权利要求 51 的显示器件, 其中所述像素电极包括氧化锌。

55. 根据权利要求 51 的显示器件, 其中所述锥形角度在 25 - 35 度的范围内。

5 56. 根据权利要求 51 的显示器件, 还包括基薄膜, 其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

57. 根据权利要求 51 的显示器件, 其中所述栅绝缘体包括氮氧化硅。

58. 根据权利要求 51 的显示器件, 其中所述有机树脂包括从由聚
10 酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺和 BCB 构成的组中选择的一种材料。

59. 一种显示器件, 包括:

基片;

15 在该基片上形成的第一 N 沟道第一薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:

第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 和电容器形成区;

在该第一半导体岛上形成的第一栅绝缘体;

20 在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘体; 和

在第二沟道区上形成的第二栅电极, 其间插入第一栅绝缘体;

驱动器电路, 其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管, 所述第二 N 沟道类型的薄膜晶体管包括:

25 至少包括第三沟道区的第二半导体岛; 和

在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;

在第一半导体岛的电容器形成区上形成的电容器电极, 其间插入绝缘体;

30 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅;

层间绝缘膜, 其包括在所述阻挡绝缘膜上形成的有机树脂; 和

在该层绝缘膜上形成的并且电连接第一半导体岛的杂质区的像素电极，

其中第一、第二和第三栅电极以及所述电容器电极的每一个都具有锥形边缘，其锥形角度在20-70度的范围内。

5 60. 根据权利要求59的显示器件，其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

61. 根据权利要求59的显示器件，其中所述第一、第二和第三栅电极的每一个都包括从Ta, Ti, Mo, Cr, Nb和Si构成的组中选择的一种材料。

10 62. 根据权利要求59的显示器件，其中所述像素电极包括氧化锌。

63. 根据权利要求59的显示器件，其中所述锥形角度在25-35度的范围内。

64. 根据权利要求59的显示器件，还包括基薄膜，其包括在所述基片和所述第一和第二N沟道类型的薄膜晶体管之间的氮氧化硅膜。

15 65. 根据权利要求59的显示器件，其中所述栅绝缘体包括氮氧化硅。

66. 根据权利要求59的显示器件，其中所述有机树脂包括从由聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺和BCB构成的组中选择的一种材料。

20 67. 一种显示器件，包括：

基片；

在该基片上形成的第一N沟道第一薄膜晶体管，所述第一N沟道薄膜晶体管包括：

25 第一半导体岛，其至少包括第一沟道区，第二沟道区，轻掺杂区以及源区和漏区；

在该第一半导体岛上形成的第一栅绝缘体；

在第一沟道区上形成的第一栅电极，其间插入第一栅绝缘体；和

30 在第二沟道区上形成的第二栅电极，其间插入第一栅绝缘体；

驱动器电路，其包括在基片上形成的至少一个第二N沟道类型的薄膜晶体管，所述第二N沟道类型的薄膜晶体管包括：

至少包括第三沟道区的第二半导体岛;

在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;

5 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅;

层间绝缘膜, 其包括在所述阻挡绝缘膜上形成的有机树脂; 和
在该层间绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极,

10 其中第一、第二和第三栅电极的每一个都具有锥形边缘, 其锥形角度在 20-70 度的范围内,

其中由所述第一和第二栅电极覆盖的第一栅绝缘体的第一区比没有被所述第一和第二栅电极覆盖的第一栅绝缘体的第二区厚。

68. 根据权利要求 67 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

15 69. 根据权利要求 67 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。

70. 根据权利要求 67 的显示器件, 其中所述像素电极包括氧化锌。

20 71. 根据权利要求 67 的显示器件, 其中所述锥形角度在 25-35 度的范围内。

72. 根据权利要求 67 的显示器件, 还包括基薄膜, 其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

73. 根据权利要求 67 的显示器件, 其中所述栅绝缘体包括氮氧化硅。

25 74. 根据权利要求 67 的显示器件, 其中所述有机树脂包括从由聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺和 BCB 构成的组中选择的一种材料。

75. 一种显示器件, 包括:

基片;

30 在该基片上形成的第一 N 沟道第一薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:

第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 轻掺

- 杂区以及源区和漏区；
- 在该第一半导体岛上形成的第一栅绝缘体；
- 在第一沟道区上形成的第一栅电极，其间插入第一栅绝缘体；和
- 5 在第二沟道区上形成的第二栅电极，其间插入第一栅绝缘体；
- 驱动器电路，其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管，所述第二 N 沟道类型的薄膜晶体管包括：
- 至少包括第三沟道区的第二半导体岛；
- 10 在第三沟道区上形成的第三栅电极，其间插入第二栅绝缘体；
- 覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜，所述阻挡绝缘膜包括氮化硅；
- 层间绝缘膜，其包括在所述阻挡绝缘膜上形成的有机树脂；和
- 15 在该层间绝缘膜上形成的并且电连接第一半导体岛的源区和漏区之一的像素电极，
- 其中第一、第二和第三栅电极的每一个都具有锥形边缘，其锥形角度在 20-70 度的范围内，
- 其中所述每一个轻掺杂区至少部分与第一和第二栅电极的锥形边缘重叠，
- 20 其中由所述第一和第二栅电极覆盖的第一栅绝缘体的第一区比没有被所述第一和第二栅电极覆盖的第一栅绝缘体的第二区厚。
76. 根据权利要求 75 的显示器件，其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。
- 25 77. 根据权利要求 75 的显示器件，其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。
78. 根据权利要求 75 的显示器件，其中所述像素电极包括氧化锌。
79. 根据权利要求 75 的显示器件，其中所述锥形角度在 25-35
- 30 度的范围内。
80. 根据权利要求 75 的显示器件，还包括基薄膜，其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。

81. 根据权利要求 75 的显示器件, 其中所述栅绝缘体包括氮氧化硅。
82. 根据权利要求 75 的显示器件, 其中所述有机树脂包括从由聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺和 BCB 构成的组中选择的一种材料。
83. 一种显示器件, 包括:
基片;
在该基片上形成的第一 N 沟道第一薄膜晶体管, 所述第一 N 沟道薄膜晶体管包括:
10 第一半导体岛, 其至少包括第一沟道区, 第二沟道区, 和电容器形成区;
在该第一半导体岛上形成的第一栅绝缘体;
在第一沟道区上形成的第一栅电极, 其间插入第一栅绝缘体; 和
15 在第二沟道区上形成的第二栅电极, 其间插入第一栅绝缘体;
驱动器电路, 其包括在基片上形成的至少一个第二 N 沟道类型的薄膜晶体管, 所述第二 N 沟道类型的薄膜晶体管包括:
至少包括第三沟道区的第二半导体岛; 和
20 在第三沟道区上形成的第三栅电极, 其间插入第二栅绝缘体;
在第一半导体岛的电容器形成区上形成的电容器电极, 其间插入绝缘体;
覆盖第一、第二和第三栅电极以及所述第一和第二半导体岛的阻挡绝缘膜, 所述阻挡绝缘膜包括氮化硅;
25 层间绝缘膜, 其包括在所述阻挡绝缘膜上形成的有机树脂; 和
在该层间绝缘膜上形成的并且电连接第一半导体岛的杂质区的像素电极,
其中第一、第二和第三栅电极以及所述电容器电极的每一个都具有
30 锥形边缘, 其锥形角度在 20-70 度的范围内, 和
其中由所述第一和第二栅电极覆盖的第一栅绝缘体的第一区比没有被所述第一和第二栅电极覆盖的第一栅绝缘体的第二区厚。

84. 根据权利要求 83 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括钨或者其合金。

85. 根据权利要求 83 的显示器件, 其中所述第一、第二和第三栅电极的每一个都包括从 Ta, Ti, Mo, Cr、Nb 和 Si 构成的组中选择的一种材料。
5

86. 根据权利要求 83 的显示器件, 其中所述像素电极包括氧化锌。

87. 根据权利要求 83 的显示器件, 其中所述锥形角度在 25 - 35 度的范围内。

88. 根据权利要求 83 的显示器件, 还包括基薄膜, 其包括在所述基片和所述第一和第二 N 沟道类型的薄膜晶体管之间的氮氧化硅膜。
10

89. 根据权利要求 83 的显示器件, 其中所述栅绝缘体包括氮氧化硅。

90. 根据权利要求 83 的显示器件, 其中所述有机树脂包括从由聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺和 BCB 构成的组中选择的一种材料。
15

布线及其制造方法、包括所说布线的半导体器件及干法腐蚀方法

5 本发明涉及一种具有由薄膜晶体管（此后称为 TFT）构成的电路的半导体器件及其制造方法。例如，本发明涉及以液晶显示屏板为代表的电光器件，以及安装所说电光器件作为一个部件的电子设备。特别是，本发明涉及一种腐蚀金属薄膜的干法腐蚀方法及具有通过所说干法腐蚀方法得到的锥形布线的半导体器件。

10 注意，本说明书中，术语半导体器件表示利用半导体特征的一般器件，电光器件、半导体电路和电子设备都是半导体器件。

近些年来，利用形成于具有绝缘表面的基片上的半导体薄膜（厚为几个 nm - 数百 nm）构成薄膜晶体管（TFT）的技术已引起人们的注意。薄膜晶体管可广泛应用于例如 IC 和电光器件等电子器件，具体说，将 TFT 作为像素显示器件的开关元件的研究正迅速发展。

15 一般说，由于例如 Al 的易加工性、电阻率及其耐化学性，TFT 布线材料经常用 Al。然而，在 TFT 布线用 Al 时，由于热处理会形成如小丘或须晶等隆起，并且铝原子会扩散到沟道形成区中，造成了 TFT 无法正常工作，降低了 TFT 的特性。高耐热性的钨(W)具有 $5.5\mu\Omega\cdot\text{cm}$ 的较低体电阻率，因此可以作为除 Al 外的布线材料。

20 另外，近些年来，微加工技术的要求变得更严格。特别是，随着高清晰度和大屏幕液晶显示器的变化，布线加工步骤需要高选择性，线宽需要极严格地控制。

25 一般布线工艺可以通过利用溶液的湿法腐蚀或利用气体的干法腐蚀进行。然而，从布线的小型化、重复性的保持、废料的减少和成本的降低等方面考虑，就布线加工来说，湿法腐蚀不好，认为干法腐蚀有利。

30 在通过干法腐蚀加工钨(W)时，一般用 SF_6 和 Cl_2 的混合气体作腐蚀气体。尽管在用这种气体混合物时可以在短时间内以高腐蚀速率进行微加工，但很难得到希望的锥形。为了改善形成于布线上的层叠膜的台阶覆盖，根据器件结构，存在着将布线截面制作成想要的正锥形的情况。

本发明的目的是提供一种构图由钨(W)或钨化合物构成的腐蚀

层以使截面形成正锥形的干法腐蚀法。另外，本发明的另一目的是提供一种控制干法腐蚀方法以便不管位置如何使整个腐蚀层上具有均匀、任意锥角的方法。此外，本发明再一目的是提供一种利用具有由上述方法得到的任意锥角的布线的半导体器件，及制造该半导体器件的方法。

5 本说明书中公开的本发明的一个方案涉及一种布线：

所说布线具有钨膜、具有钨化合物作其主要成分的金属化合物膜，或具有钨合金作其主要成分的金属合金膜，其特征在于锥角 α 为 $5^{\circ} - 85^{\circ}$ 。

10 另外，本发明的另一个方案涉及一种布线：

所说布线具有由选自钨膜、具有钨化合物作其主要成分的金属化合物膜和具有钨合金作其主要成分的金属合金膜的组中的层叠薄膜构成的层叠结构，其特征在于锥角 α 为 $5^{\circ} - 85^{\circ}$ 。

在上述每个方案中，金属合金膜的特征在于，它是选自 Ta、Ti、Mo、Cr、Nb 及 Si 和钨中的一种元素或多种元素的合金膜。

15 另外，金属化合物膜的特征在于，在上述每个方案中它是钨的氮化膜。

另外，为了提高上述每个方案的粘附性，形成具有导电性的硅膜（例如，掺磷硅膜或掺硼硅膜）作布线的最下层。

20 本发明的一个方案涉及一种半导体器件：

具有由钨膜、具有钨化合物作其主要成分的金属化合物膜或具有钨合金作其主要成分的金属合金膜构成的布线的半导体器件，其中锥角 α 为 $5^{\circ} - 85^{\circ}$ 。

另外，本发明的另一个方案涉及一种半导体器件，包括：

25 具有由选自钨膜、具有钨化合物作其主要成分的金属化合物膜和具有钨合金作其主要成分的金属合金膜的层叠薄膜构成的层叠结构，其中锥角 α 为 $5^{\circ} - 85^{\circ}$ 。

在上述涉及与半导体的每个方案中，布线的特征在于它是 TFT 的栅布线。

30 另外，本发明的一个方案涉及一种制造布线的方法：

一种制造布线的方法，包括：

在底膜上形成金属薄膜的步骤；

在金属薄膜上形成抗蚀剂图形的步骤；

通过腐蚀具有抗蚀剂图形的金属薄膜，形成根据偏置功率密度控制锥角 α 的布线的步骤。

另外，本发明的另一个方案涉及一种制造布线的方法：

5 一种制造布线的方法，包括：

在底膜上形成金属薄膜的步骤；

在金属薄膜上形成抗蚀剂图形的步骤；

通过腐蚀具有抗蚀剂图形的金属薄膜，形成根据含氟气体的流速控制锥角 α 的布线的步骤。

10 在上述涉及制造布线方法的每个方案中，制造方法的特征在于：

利用由含氟的第一反应气和含氯的第二反应气的混合气构成的腐蚀气体，进行腐蚀；及

底膜和金属薄膜间的腐蚀气的特定(specific)选择率大于2.5。

15 另外，在涉及制造布线的方法的上述每个方案中，金属薄膜的特征在于，它是由选自钨膜、具有钨化合物作其主要成分的金属化合物膜和具有钨合金作其主要成分的金属合金膜的薄膜构成的一种薄膜或各薄膜的层叠膜。

本发明的一个方案涉及干法腐蚀方法：

20 干法腐蚀的方法包括利用腐蚀气体去除选自钨膜、具有钨化合物作其主要成分的金属化合物膜和具有钨合金作其主要成分的金属合金膜的薄膜的要求部分的步骤，其特征是，所述腐蚀气体是含氟的第一反应气和含氯的第二反应气体的混合气。

在涉及干法腐蚀方法的本发明上述方案中，第一反应气的特征在于，它是选自 CF_4 、 C_2F_6 和 C_4F_8 中的一种气体。

25 另外，在涉及干法腐蚀的本发明上述方案中，第二反应气的特征在于，它是选自 Cl_2 、 $SiCl_4$ 和 BCl_3 中的一种气体。

另外，所述腐蚀方法的特征在于，在涉及干法腐蚀法的本发明上述方案中，利用ICP腐蚀装置。

30 涉及干法腐蚀方法的本发明上述方案还有一特征在于，根据ICP腐蚀装置的偏置功率密度控制锥角 α 。

本发明的另一方案涉及干法腐蚀方法：

干法腐蚀方法的特征在于，根据偏置功率密度控制所形成的孔或

凹部的内侧壁的锥角。

此外，本发明的另一方案涉及一种干法腐蚀方法：

干法腐蚀方法的特征在于，根据特定气体流速，控制所形成的孔或凹部的内侧壁的锥角。

5 各附图中：

图 1 是展示锥角 α 与偏置功率的关系的示图；

图 2 是展示锥角 α 与特定 CF_4 流速的关系的示图；

图 3 是展示锥角 α 与特定 (W/抗蚀剂) 选择率的关系的示图；

图 4 是展示 ICP 腐蚀装置的等离子体产生机制的示图；

10 图 5 是展示多螺旋线圈法 ICP 腐蚀装置的示图；

图 6A 和 6B 是锥角 α 的例示图；

图 7A - 7C 是各布线的截面 SEM 照片；

图 8A 和 8B 是各布线的截面 SEM 照片；

15 图 9A 和 9B 是展示腐蚀速率和特定 (W/抗蚀剂) 选择率与偏置功率的关系的示图；

图 10A 和 10B 是展示腐蚀速率和特定 (W/抗蚀剂) 选择率与特定 CF_4 流速的关系的示图；

图 11A 和 11B 是展示腐蚀速率和特定 (W/抗蚀剂) 选择率与 ICP 功率的关系的示图；

20 图 12 是有源矩阵液晶显示器件的截面图；

图 13 是有源矩阵液晶显示器件的截面图；

图 14 是有源矩阵液晶显示器件的截面图；

图 15A-15F 是各布线截面图；

图 16 是展示有源矩阵型 EL 显示器件的示图；

25 图 17 是展示 AM-LCD 的透视图；

图 18A - 18F 是展示电子设备的例子的示图；

图 19A - 19D 是展示电子设备的例子的示图。

实施模式

下面用图 1 - 8B 介绍本发明的优选实施例。

30 本发明采用使用高密度等离子体的 ICP (感应耦合等离子体) 腐蚀装置。简单说，ICP 腐蚀装置是一种能够通过通过在低压下的等离子体中感应耦合 RF 功率得到等于或大于 $10^{11}/\text{cm}^3$ 的等离子体密度、并以高

选择性和高腐蚀速率进行腐蚀的装置。

首先,利用图4详细介绍ICP干法腐蚀装置的等离子体产生机制。

图4中示出了腐蚀室的简化结构图。天线线圈12设置在室上部中的石英基片11上,线圈12通过匹配盒13与RF功率源14连接。另外,RF功率源17通过匹配盒16与设置于相对侧上的基片下电极15连接。

如果RF电流加于基片上的天线线圈12上,则RF电流J在 θ 方向流动,在Z方向产生磁场B。

$$\mu_0 J = \text{rot } B$$

10 根据电磁感应的法拉第定律,在 θ 方向产生感应电场E。

$$-\partial B / \partial t = \text{rot } E$$

电子在感应电场E中在 θ 方向被加速,并与气体分子碰撞,产生等离子体。感应电场的方向是 θ 方向,因此,由于带电粒子与腐蚀室壁和基片碰撞造成的电荷消失的几率降低,因此甚至在1Pa的低压下,也可以产生高密度等离子体。另外,下游几乎没有磁场B,所以等离子体变为以片形散布的高密度等离子体。

通过调节加于天线线圈12(加ICP功率)和基片下电极15(加偏置功率)上的RF功率源,可以分别控制等离子体密度和自偏压。另外,可以根据要处理的工件材料改变所加RF功率的频率。

20 为了用ICP腐蚀装置得到高密度等离子体,需要RF电流J在天线线圈12中以低损耗流动,并且,为了制造大表面积,天线线圈12的电感必须减小。因此开发出了具有多个螺旋线圈22的ICP腐蚀装置,其中天线线圈是隔开的,如图5所示。图5中,参考数字21表示石英基片,参考数字23和26表示匹配盒,24和27表示RF功率源。另外,支撑基片28的下电极25通过室下部的绝缘体29形成。如果使用其中采用了多个螺旋线圈的利用ICP的腐蚀装置,则可以对上述抗传导材料进行很好地腐蚀。

本发明的申请人改变腐蚀条件,利用多螺旋ICP腐蚀装置(松下电器型号:E645),进行了许多试验。

30 首先,介绍用于各试验的腐蚀试验片。在绝缘基片(康宁#1737玻璃基片)上由氮氧化硅膜形成底膜(200nm厚),然后,通过溅射在其上形成金属层叠膜。使用纯度等于或高于6N的钨靶。另外,可

以使用例如氩 (Ar)、氪 (Kr) 或氙 (Xe) 中的一种气体或这些气体的混合气体。注意, 操作者可以适当地控制例如溅射功率、气体压力和基片温度等膜淀积条件。

5 金属层叠膜用由 WN_x (其中 $0 < x < 1$) 表示的氮化钨膜 (厚 30nm) 作下层, 用钨膜 (370nm) 作上层。

这样得到的金属层叠膜几乎不含杂质元素, 具体说, 可以使得所含氧的量等于或小于 30ppm。可以使电阻率等于或小于 $20\mu\Omega\cdot\text{cm}$, 一般为 $6\text{--}15\mu\Omega\cdot\text{cm}$ 。另外, 可以使膜应力从 -5×10^9 达因/ cm^2 到 5×10^9 达因/ cm^2 。

10 注意, 整个说明书中, 氮氧化硅膜是由 SiO_xN_y 表示的绝缘膜, 表示绝缘膜含有预定比例的硅、氧和氮。

利用多螺旋线圈 ICP 腐蚀装置, 对腐蚀试验片进行金属层叠膜的构图实验。注意, 在进行干法腐蚀时, 无需说, 要使用抗蚀剂, 并将之构图成预定形状, 形成抗蚀掩模图形 (膜厚: 1.5 微米)。

15 图 6A 示出了腐蚀加工前腐蚀试验片模型的剖面图。图 6A 中, 参考数字 601 表示基片, 参考数字 602 表示底膜, 603a 和 603b 表示金属层叠膜 (膜厚 $X = 400\text{nm}$), 604a 和 604b 表示抗蚀掩模图形 (膜厚 $Y = 1.5$ 微米)。另外, 图 6B 是展示腐蚀加工后状态的示图。

20 注意, 如图 6B 所示, 整个说明书中, 锥角表示布线 603 的截面形状的锥形部分 (倾斜部分) 与底膜 602 间的夹角 α 。另外, 该锥角可以表示为 $\tan\alpha = X/Z$, 其中 Z 为锥形部分的宽度, X 为膜厚。

本发明的申请人改变该干法腐蚀的数个条件, 观察了布线的截面形状。

(实验 1)

25 图 1 是展示锥角 α 与偏置功率间关系的示图。在 20W、30W、40W、60W 和 100W, 用 13.56MHz, 即, 用 0.128、0.192、0.256、0.384 和 0.64 (W/cm^2) 的偏置功率密度, 进行实验。注意, 下电极为 $12.5\text{cm} \times 12.5\text{cm}$ 。另外, 抗蚀剂膜厚为 1.5 微米, 气压为 1.0Pa, 气体组分为 $\text{CF}_4/\text{Cl}_2 = 30/30\text{sccm}$ (注意, sccm 表示标准条件下的体积流速 ($\text{cm}^3/\text{分钟}$))。此外, ICP 功率为 500W, 即, ICP 功率密度为 $1.02 \text{W}/\text{cm}^2$ 。
30 注意, 整个说明书中, ICP 功率除以 ICP 面积 (直径为 25cm) 的值取作 ICP 功率密度 (W/cm^2)。

从图 1 可以理解, 偏置功率密度越大, 锥角 α 越小。另外, 简单地调节偏置功率密度, 可以形成希望的锥角 $\alpha = 5$ 度 - 85 度 (较好是 20 - 70 度)。

注意, 图 7A 示出了偏置功率设为 20W (偏置功率密度: 0.128 W/cm²) 时的截面 SEM 照片; 图 7B 示出了偏置功率设为 30W (偏置功率密度: 0.192 W/cm²) 时的截面 SEM 照片; 图 7C 示出了偏置功率设为 40W (偏置功率密度: 0.256 W/cm²) 时的截面 SEM 照片; 图 8A 示出了偏置功率设为 60W (偏置功率密度: 0.384 W/cm²) 时的截面 SEM 照片; 图 8B 示出了偏置功率设为 100W (偏置功率密度: 0.64 W/cm²) 时的截面 SEM 照片。从图 7A - 8B 的每幅照片可以观察到, 锥角 α 形成在 20 - 70 度的范围内, 通过改变偏置功率密度, 可以控制锥角 α 。

可以认为这是由于钨和抗蚀剂间的选择性变小和抗蚀剂的再处理现象发生所造成的。

15 (实验 2)

图 2 示出了锥角 α 与 CF₄ 的特定流速间的关系。用 CF₄/Cl₂ = 20/40sccm、30/30sccm 和 40/20sccm 的气体组分进行实验。气体压力为 1.0Pa, 偏置功率密度为 0.128 W/cm², 抗蚀剂膜厚度为 1.5 微米, ICP 功率为 500W (ICP 功率密度为 1.02 W/cm²)。

20 从图 2 可以知道, CF₄ 的特定流速越大, 钨和抗蚀剂间的选择性越大, 布线的锥角 α 越大。另外, 底膜的粗糙度变小。关于底膜的粗糙度, 认为是由于 CF₄ 流速的增大 (Cl₂ 的流速减小) 造成腐蚀的弱各向异性的缘故。另外, 通过简单地调节 CF₄ 的特定流速, 可以形成为 5 - 85 度 (较好是 60 - 80 度) 的希望锥角 α 。

25 (实验 3)

通过设定频率为 13.56MHz、ICP 功率为 400W、500W 和 600W, 即设定 ICP 的功率密度为 0.82、1.02 和 1.22, 进行实验。偏置功率为 20W (偏置功率密度: 0.128 W/cm²), 抗蚀剂膜厚度 1.5 微米, 气压为 1.0Pa, 气体组分为 CF₄/Cl₂=30/30sccm。

30 在 ICP 功率密度变大时, 钨的腐蚀速率变得较大, 但腐蚀速率分布变为最差。另外, 没发现锥角的特殊变化。

(实验 4)

以 1.0Pa 和 2.0Pa 的气体压力进行实验。ICP 功率为 500W (ICP 功率密度: 1.02 W/cm^2)，气体组分 $\text{CF}_4/\text{Cl}_2 = 30/30\text{sccm}$ ，偏置功率为 20W (偏置功率密度: 0.128 W/cm^2)，抗蚀剂膜厚 1.5 微米。

随着真空度变高，钨腐蚀速率变快，各向异性变强。另外，在 2.0Pa 时，锥形变为倒锥形。

(实验 5)

将腐蚀气体的总流速设定为 60sccm 和 120sccm，进行实验。气体压力为 1.0Pa，ICP 功率为 500W (ICP 功率密度: 1.02 W/cm^2)，气体组分 $\text{CF}_4/\text{Cl}_2 = 30/30\text{sccm}$ ，偏置功率为 20W (偏置功率密度: 0.128 W/cm^2)，抗蚀剂膜厚 1.5 微米。

在腐蚀气体总流速较大的情况下，腐蚀速率变大一点。

从上述实验的结果可知，锥角与钨和抗蚀剂间的选择性有关系，因为锥角主要受偏置功率密度条件的影响。图 3 示出了锥角与钨和抗蚀剂间选择性的关系。

偏置功率密度的改变对钨和抗蚀剂间选择性的影响大于对钨腐蚀速率的影响，并且，如果偏置功率密度变大，则存在钨与抗蚀剂间选择性下降的趋势。图 9A 示出了钨和抗蚀剂的腐蚀速率与偏置功率密度间的关系，而图 9B 示出了钨和抗蚀剂间选择性与偏置功率密度间的关系。

即，如图 6A 和 6B 所示，在腐蚀钨时，同时腐蚀抗蚀剂，因此，如果钨和抗蚀剂间的选择性大，则锥角变大，如果钨和抗蚀剂间的选择性小，则锥角变小。

另外，如果以相同方式使 CF_4 的特定流速较小，则存在钨和抗蚀剂间选择性下降的趋势。图 10A 示出了钨和抗蚀剂的腐蚀速率与特定 CF_4 气体流速间的关系，图 10B 示出了钨和抗蚀剂间选择性与特定 CF_4 流速间的关系。

另外，图 11A 示出了钨和抗蚀剂与 ICP 功率密度间的关系，图 11B 示出了钨和抗蚀剂间选择性与 ICP 功率密度间的关系。

用由氮氧化硅膜构成的底膜 (200nm 厚) 形成于绝缘基片上、且金属层叠膜 (氮化钨膜和钨膜) 形成于底膜上的试验片作在上述每个实验中腐蚀的试验片，但利用本发明，也可以利用选自钨膜、具有钨化合物作其主要成分的金属化合物膜薄膜、具有钨合金作其主要成分

的金属合金膜中的一种薄膜或各薄膜层叠的层叠结构。然而，注意，不能应用与底膜的选择性等于或小于 2.5 的膜，和腐蚀速率极小的情况。例如，W-Mo 合金膜（按重量计，W:Mo = 52:48）与底膜（SiO_xN_y）的选择性等于或小于约 1.5，腐蚀速率较小，为约 50nm/分钟，因此，
5 从可加工的观点来看，是不合适的。

这里示出了钨膜作为一个实例，但对于一般公知的耐热导电材料（例如 Ta、Ti、Mo、Cr、Nb 和 Si）来说，在使用 ICP 腐蚀装置时，图形的边缘容易制造成锥形。例如，如果选择腐蚀速率为 140 - 160nm/分钟且选择率为 6 - 8 的 Ta 膜，则与腐蚀速率为 70 - 90nm/分钟且选择率为 2 - 4 的 W 膜相比，其具有优异的值。因此，从可加工性角度
10 出发，Ta 膜也是合适的，但 Ta 的电阻率为 20 - 30μΩcm，比 W 膜的电阻率 10 - 16μΩcm 稍高，这成为一个问题。

另外，用 CF₄ 和 Cl₂ 的气体混合物作上述干腐蚀的腐蚀气体，但不特别限于此，可以用选自 C₂F₆ 和 C₄F₈ 中的含氟反应气和选自 Cl₂、SiCl₄ 和 BCl₃ 的含氟气体的混合气。
15

此外，不特别限于本发明的腐蚀条件，对于例如使用 ICP 腐蚀装置（松下电器 型号：E645），且使用四氟化碳气体（CF₄）和氯气（Cl₂）的情况来说，操作都可以在以下范围内适当地确定腐蚀条件。

腐蚀气总流速：60 - 120sccm

20 特定腐蚀气体流速：CF₄/Cl₂=30/30sccm-50/10sccm

气压：1.0Pa-2.0Pa

（腐蚀气体气氛的压力）

ICP 功率密度：0.61 W/cm²-2.04 W/cm²（ICP 功率：300W -
1000W），频率为 13MHz - 60Mhz

25 偏置功率密度：0.064 W/cm² - 3.2 W/cm²（偏置功率：10W -
500W），频率为 100kHz - 60MHz，较好为 6MHz - 29MHz

基片温度：0℃ - 80℃，较好是 70℃±10℃

注意，整个说明书中，术语“电极”表示术语“布线”的一部分，并表示与其它布线电连接的位置，或互连半导体层的位置。因此，为
30 方便起见，尽管适当地区分“布线”和“电极”的应用，但使用“电极”一般意义上说包括“布线”。

下面利用以下展示的各实施例详细介绍具有上述结构的本发明。

(实施例1)

利用图12和13介绍本发明的实施例1。这里介绍一种有源矩阵基片，该基片上具有同时制造的像素TFT和像素部分的存储电容器及形成于像素部分的外围的驱动电路TFT。

5 实施例1的结构具有形成于有绝缘表面的基片101上的TFT，如图12所示。较好是使用玻璃基片或石英基片作基片101。如果耐热性可以接受的话，也可以使用塑料基片。此外，如果制造反射型显示器件，则还可以用具有形成于每个表面的绝缘膜的硅基片、金属基片或不锈钢基片作基片。

10 其上形成有TFT的基片101的表面上具有由含硅绝缘膜（整个说明书中一般是指氧化硅膜、氮化硅膜或氮氧化硅膜）构成的底膜102。例如，形成厚10-200nm（较好为50-100nm）的氮氧化硅膜102a和厚50-200nm（较好为100-150nm）的氢化氮氧化硅膜102b的层叠膜，所说氮氧化硅膜是利用等离子体CVD，由 SiH_4 、 NH_3 和 N_2O 制造的，所说氢化氮氧化硅膜是由 SiH_4 、 NH_3 和 H_2 类似制造的。这里示出了底膜102的两层结构，但也可以形成单层绝缘膜或具有两层以上的层叠膜。

另外，在底膜102上形成TFT的有源层。用通过结晶具有非晶结构的半导体膜得到的结晶半导体膜作有源层。可以用例如激光退火、热退火（固相生长方法）、快速热退火（RTA法）或根据日本专利申请公开平7-130652中公开的技术利用催化元素的结晶法作结晶方法。注意，非晶半导体膜和微晶半导体膜可作为具有非晶结构的半导体膜，也可以用例如非晶硅锗膜等具有非晶结构的化合物半导体膜。

25 利用等离子体CVD或溅射，由含硅的绝缘膜，形成厚40-150nm覆盖上述TFT有源层的栅绝缘膜130。在实施例1中形成厚120nm的氮氧化硅膜。另外，通过在 SiH_4 和 N_2O 中掺入 O_2 制造的氮氧化硅膜内具有减小的固定电荷密度，因此，可作为实际应用的材料。自然，栅绝缘膜不限于这类氮氧化硅膜，可以用单层或层叠结构的其它含硅绝缘膜。

30 形成于栅绝缘膜上的栅电极118-122和电容电极123采用具有层叠结构的耐热导电材料，所说层叠结构由导电金属氮化物膜形成的导电层（A）和由金属膜形成的导电层（B）构成。导电层（B）由选自

Ta、Ti 和 W 中的元素、或上述元素作其主要成分的合金、或上述元素组合的合金膜形成。在实施例 1 中，构图形成为导电层(A)、50nm 厚的 WN 膜和形成为导电层(B)、250nm 厚的 W 膜构成的导电层叠膜，完成栅电极 118-122 和电容器电极 123。其中导电层(B)是通
5 过利用纯度为 6N 的 W 靶、并引入 Ar 气和氮(N₂)气的溅射形成的。注意，进行腐蚀，在栅电极 118-123 的边缘形成锥形部分。该腐蚀工艺利用 ICP 腐蚀装置进行。该技术的细节如本发明的实施模式中所介绍的。实施例 1 中，利用 CF₄ 和 Cl₂ 的气体混合物作腐蚀气、用每种气体 30sccm 的流速、设定为 3.2 W/cm² (频率: 13.56MHz) 的 ICP 功率
10 密度、设定为 0.224 W/cm² (频率: 13.56MHz) 的偏置功率密度、和 1.0Pa 的气体压力进行腐蚀。利用这些腐蚀条件，在栅极 118-122 和电容电极 123 的边缘部分形成锥形部分，其中厚度从边缘部分向着内部逐渐增大。该角度可以制成为 25-35 度，较好是 30 度。

注意，为了在形成具有锥形的栅电极 118-122 和电容电极 123 时
15 进行腐蚀而不留下任何残留物，进行重叠腐蚀，其中腐蚀时间增加 10-20%，因此，栅绝缘膜 130 具有实际变薄的部分。

另外，在实施例 1 中，为形成 LDD 区，用在其边缘具有锥形部分的栅电极 118-122 作掩模，通过离子掺杂，以自对准方式，在有源层中掺入产生 n 型或 p 型导电的杂质元素。另外，为形成合适且希望的
20 LDD 区，用抗蚀剂图形作掩模，通过离子掺杂，在有源层内掺入产生 n 型或 p 型导电的杂质元素。

于是在驱动电路的第一 p 沟道 TFT(A) 200a 中，形成有源层内的沟道形成区 206、与栅极重叠的 LDD 区 207、由高浓度 p 型杂质区构成的源区 208、和漏区 209。第一 n 沟道 TFT(A) 201a 在有源层内
25 具有沟道形成区 210、由低浓度 n 杂质区构成且与栅极 119 重叠的 LDD 区 211、由高浓度 n 型杂质区构成的源区 212 和漏区 213。与栅极 119 重叠的 LDD 区表示为 Lov，对于沟道长度为 3-7 微米的沟道来说，在沟道的纵向，其长度为 0.1-1.5 微米，较好是 0.3-0.8 微米。Lov 的长度控制栅电极 119 的厚度和锥形部分的角度。

30 另外，类似地，驱动电路的第二 p 沟道 TFT(A) 202a 的有源层具有沟道形成区 214、与栅极 120 重叠的 LDD 区 215、由高浓度 p 型杂质区形成的源区 216 和漏区 217。在第二 n 沟道 TFT(A) 203a 中，

有源层具有沟道形成区 218、与栅电极 121 重叠的 LDD 区 219、由高浓度 n 型杂质区形成的源区 220 和漏区 221。LDD 区 219 具有与 LDD 区 211 相同的结构。像素 TFT204 在有源层内具有沟道形成区 222a 和 222b、由低浓度 n 型杂质区形成的 LDD 区 223a 和 223b、由高浓度 n 杂质区形成的源或漏区 225 - 227。LDD 区 223 a 和 223b 具有与 LDD 区 211 相同的结构。此外，存储电容 205 由电容布线 123、栅绝缘膜和与像素 TFT204 的漏区 227 连接的半导体层 228 和 229 形成。图 12 中，驱动电路的 n 沟道 TFT 和 p 沟道 TFT 具有单栅结构，其中一个栅极提供在源和漏对之间，像素 TFT 具有双栅结构，但所有 TFT 都可以给予单栅结构，在源和漏对之间提供多个栅极的多栅结构也不会造成问题。

另外，有覆盖栅电极的保护绝缘膜 142 和绝缘膜 130。保护绝缘膜可由氧化硅膜、氮氧化硅膜、氮化硅膜或这些膜组合的层叠膜构成。

此外，还有由有机绝缘材料构成的、覆盖保护绝缘膜 142 的层间绝缘膜 143。可用例如聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺和 BCB（苯并环丁烯）作有机树脂材料。

另外，层间绝缘膜 143 上具有源布线和漏布线，用于通过接触孔连接形成于各有源层上的源区和漏区。注意，源布线和漏布线具有层叠结构，该层叠结构由参考数字 144a - 154a 表示的 Ti 和铝的层叠膜和参考数字 144b - 154b 表示的透明导电膜构成。另外，漏布线 153a 和 153b 还用作像素电极，透明导电膜的合适材料有氧化铟和氧化锌合金 ($\text{In}_2\text{O}_3 - \text{ZnO}$) 和氧化锌 (ZnO)，为了另外增大透射率和导电性，可以使用例如加入了镓 (Ga) 的氧化锌 (ZnO: Ga) 等材料。

利用上述结构，构成每种电路的 TFT 的结构可以根据像素 TFT 和驱动电路要求的规格优化，可以加强半导体器件的工作性能和可靠性。此外，通过用具有耐热性的导电材料形成栅电极，LDD 区和源区和漏区的激活变得较容易。

此外，在形成通过栅绝缘膜与栅极重叠的 LDD 区期间，通过形成具有为控制导电类型掺入的杂质元素浓度梯度的 LDD 区，预计可以增强特别是漏区附近的电场驰豫效应。

在作为透射型液晶显示器件时，可应用图 12 所示的有源矩阵基片。

下面利用图 13 介绍应用图 12 所示有源矩阵基片的有源矩阵型液晶显示器件。

首先，构图有源矩阵基片上的树脂膜，形成棒状间隔件 405a - 405e 和 406。间隔件的位置可任意设定。注意，可以利用通过分散尺寸为
5 几微米的晶粒形成间隔件的方法。

然后，在有源矩阵基片的像素部分中，由例如聚酰亚胺树脂等材料形成校准膜 407，以使液晶取向。形成校准膜后，进行研磨处理，使液晶分子取向，以便具有某一固定的预定倾角。

在相对侧的相对基片 401 上形成光屏蔽膜 402、透明导电膜 403、
10 和校准膜 404。光屏蔽膜 402 由例如 Ti 膜、Cr 膜或 Al 膜形成，厚为 150 - 300nm。然后，利用密封部件 408 将其上形成有像素部分和驱动电路的有源矩阵基片和相对基片接合在一起。

然后，在两基片间注入液晶材料 409。液晶材料可使用已知的液晶材料。例如，除 TN 液晶外，也可以使用指示透射率随电场连续变化的电 - 光响应的无阈值反铁电混合液晶。某些无阈值反铁电混合液晶具有 V 形电 - 光响应特性。于是完成了图 13 所示的反射型有源矩阵
15 液晶显示器件。

(实施例 2)

利用图 14，实施例 2 示出了一个制造使用不同于上述实施例 1(顶
20 栅 TFT)的底栅 TFT 的显示器件的实例。

首先，在绝缘基片 1801 上溅射形成金属层叠膜。金属层叠膜用氮化钨膜作底层，用 W 膜作顶层。注意，与基片接触的底膜也可由例如表示为 SiO_xNy 的氮氧化硅膜形成。然后，通过光刻形成用于得到希望栅布线图形的抗蚀掩模。

需要例如栅绝缘膜和沟道形成区等结构形成于底栅 TFT 的栅布线上。
25 为了增强底栅结构 TFT 的特性、在栅布线上形成覆盖膜和栅绝缘膜的耐压，栅布线 1802 - 1805 的锥角较好是等于或小于 60 度，更好是等于或小于 40 度。

然后，如本发明的实施模式中介绍的，利用 ICP 腐蚀装置，并选择
30 合适的偏置功率和特定气体流速，使栅布线 1802 - 1805 的锥角等于或小于 60 度，更好是等于或小于 40 度。随后的处理可使用已知技术，这里不再具体介绍。

图 14 中, 参考数字 1814 表示 CMOS 电路, 参考数字 1815 表示 n 沟道 TFT, 1816 表示像素 TFT, 1817 表示层间绝缘膜, 1818a 表示像素电极, 1818b 表示 ITO 膜. 形成 ITO 膜 1818b 的目的是通过粘合剂 1822 与例如 FPC 1823 等外部端子连接. 另外, 参考数字 1819 表示液
5 晶材料, 1820 表示相对电极. 此外, 参考数字 1801 表示第一基片, 1808 表示密封区, 1807 和 1809-1812 表示棒形间隔件, 1821 表示第二基片.

注意, 可以自由组合实施例 2 和实施例 1.

(实施例 3)

10 图 15A-15F 展示了利用本发明在绝缘表面上形成各种布线结构的例子. 图 15A 示出了由钨作其主要成分的材料 1501 构成、且形成于具有绝缘表面的膜(或基片) 1500 上的单层结构布线的剖面图. 该布线通过构图由采用纯度为 6N(99.9999%)的靶、用一种气体如氩(Ar)气作溅射气体的溅射形成的膜形成. 注意, 通过将基片温度设为等于
15 或低于 300℃, 并将溅射气体压力设为等于或高于 1.0Pa, 来控制应力, 其它条件(例如溅射功率)可由操作者适当地确定.

在进行上述构图时, 根据例如偏置功率密度, 利用本发明实施模式中所介绍的方法控制锥角 α .

20 这样得到的布线 1501 的截面形状具有希望的锥角 α . 另外, 布线 1501 中几乎没有杂质元素, 特别是可使所含氧量等于或小于 30ppm, 使电阻率等于或小于 $20\mu\Omega\text{cm}$, 一般为 $6-15\mu\Omega\text{cm}$. 另外, 可以将膜应力控制在 $-5 \times 10^{10} - 5 \times 10^{10}$ 达因/cm².

25 图 15B 示出了与实施例 1 的栅极类似的两层结构. 注意, 氮化钨(WNx)用作下层, 钨用作上层. 另外, 注意, 氮化钨膜 1502 的厚度可以设为从 10-50nm(较好是 10-30nm), 钨膜 1503 的厚度可以设为 200-400nm(较好是 250-350nm). 实施例 3 中, 利用溅射, 在不暴露于大气的情况下, 连续层叠两层膜.

30 图 15C 是利用绝缘膜 1505 覆盖由具有钨作其主要成分的材料构成、且形成于具有绝缘表面的膜(或基片) 1500 上的布线 1504 的例子. 绝缘膜 1505 由氮化硅膜、氧化硅膜和氮氧化硅膜 SiO_xN_y(其中 $0 < x, y < 1$) 形成, 或由这些膜组合的层叠膜形成.

图 15D 是用氮化钨膜 1507 覆盖由具有钨作其主要成分的材料构

成、且形成于具有绝缘表面的膜（或基片）1500 上的布线 1506 的表面的例子。注意，如果对图 15A 所示状态的布线进行例如等离子体硝化等硝化处理，则可以得到图 15D 的结构。

图 15E 是用氮化钨膜 1510 和 1508 覆盖由具有钨作其主要成分的材料构成、且形成于具有绝缘表面的膜（或基片）1500 上的布线 1509 的例子。注意，如果对图 15B 所示状态的布线进行例如等离子体硝化等硝化处理，则可以得到图 15E 的结构。

图 15F 是形成图 15E 状态后利用绝缘膜 1511 覆盖的例子。绝缘膜 1511 可由氮化硅膜、氧化硅膜、氮氧化硅膜或这些膜的层叠膜形成。

所以，本发明可应用于各种布线结构。可以自由地组合实施例 3 的结构与实施例 1 和 2 所示结构。

（实施例 4）

实施例 4 中介绍了一种将本发明应用于在硅基片上制造的反射型液晶显示器件的情况。代替实施例 1 中包括结晶硅膜的有源层，直接在硅基片（硅晶片）中掺入产生 n 型或 p 型导电的杂质元素，可以实现这种 TFT 结构，另外，该结构是反射型的，因此，可以用具有高反射率（例如，铝、银、或它们的合金（Al-Ag 合金））的金属膜等作像素电极。

注意，可以自由地组合实施例 4 的结构与实施例 1-3 的结构。

（实施例 5）

当在常规 MOSFET 上形成层间绝缘膜，然后在其上形成 TFT 时，可以应用本发明。换言之，可以实现三维结构的半导体器件。另外，可以使用例如 SIMOX、Smart-cut（SOITEC 公司的一种商标）或 ELTRAN（佳能公司的一种商标）等 SOI 基片。

注意，可以自由组合实施例 5 的结构与实施例 1-4 的结构。

（实施例 6）

可以将本发明应用于有源矩阵 EL 显示器。图 16 示出了一个例子。

图 16 是有源矩阵 EL 显示器的电路图。参考数字 81 表示像素部分，X 方向驱动电路 82 和 Y 方向驱动电路 83 形成于其外围。另外，像素部分 81 中的每个像素包括开关 TFT 84、电容器 85、电流控制 TFT86 和有机 EL 元件 87，开关 TFT84 接 X 方向信号线 88a（或 88b），

和 Y 方向信号线 89a (或 89b, 89c)。另外, 电源线 90a 和 90b 接电流控制 TFT86。

在本实施例中的有源矩阵 EL 显示器中, 通过组合图 12 中的 p 沟道 TFT200a 或 202a 和图 12 中的 n 沟道 TFT201a 或 203a, 可以形成
5 用于 X 方向驱动电路 82、Y 方向驱动电路 83 和电流控制 TFT86 的 TFT。用于开关 TFT84 的 TFT 可由图 12 中的 n 沟道 TFT204 形成。

可以自由组合本发明的有源矩阵 EL 显示器与实施例 1-5 的结构。

(实施例 7)

10 下面结合图 17 介绍实施例 1 中图 13 所示有源矩阵液晶显示器件的结构。有源矩阵基片 (第一基片) 包括形成于玻璃基片 801 上的像素部分 802、栅侧驱动电路 803 和源侧驱动电路 804。像素部分的像素 TFT805 (对应于图 13 中的像素 TFT204) 是 n 沟道 TFT, 并与像素电极 806 和存储电极 807 (对应于图 13 中的存储电容 205) 连接。

15 外围中的驱动电路由 CMOS 电路作为基础。栅侧驱动电路 803 和源侧驱动电路 804 分别通过栅布线 808 和源布线 809 连接像素部分 802。另外, 输入-输出布线 (连接布线) 812 和 813 设于与用于将信号传输到驱动电路的 FPC810 连接的外部输入-输出端子 811 中。参考数字 814 是相对基片 (第二基片)。

20 注意, 尽管本说明书中图 17 所示的半导体器件是指有源矩阵液晶显示器件, 但图 17 所示的用 FPC 完成的液晶屏板一般称作液晶组件。因此, 可以称该实施例的有源矩阵液晶显示器件作液晶组件。

(实施例 8)

25 通过实施本发明制造的 TFT 可应用于各种电-光器件。即, 本发明可应用于引入这种电-光器件作显示部分的所有电子设备。

这些电子设备的例子包括: 视频摄像机、数字摄像机、头戴式显示器 (眼镜式显示器)、可穿式显示器、汽车导航系统、个人电脑和便携式信息终端 (例如移动电脑, 便携式电话, 电子记事本等)。图 18A-18F 示出这些电子设备的例子。

30 图 18A 示出了个人电脑, 包括: 主体 2001、图像输入部分 2002、显示部分 2003、键盘 2004。本发明可应用于图像输入部分 2002、显示部分 2003 或其它信号驱动电路。

图 18B 示出了视频摄像机，包括：主体 2101、显示部分 2102、音频输入部分 2103、操作开关 2104、电池 2105 和图像接收部分 2106。本发明可应用于显示部分 2102、音频输入部分 2103 或其它信号控制电路。

5 图 18C 示出了便携式电脑，包括：主体 2201、摄像部分 2202、图像接收部分 2203、操作开关 2204 和显示部分 2205。本发明可应用于显示部分 2205 或其它信号驱动电路。

图 18D 示出了眼镜式显示器，包括：主体 2301、显示部分 2302、臂部 2303。本发明可应用于显示部分 2302 或其它信号驱动电路。

10 图 18E 示出了采用存储有程序的记录媒质（此后称之为记录媒质）的播放器，包括：主体 2401、显示部分 2402、扬声器单元 2403、记录媒质 2404 和操作开关 2405。注意，使用 DVD（数字通用盘）或 CD 作该装置的记录媒质，能够再现音乐程序，显示图像，并进行游戏，或用于国际互联网。本发明可应用于显示器件 2402 和其它信号驱动电路。

15 图 18F 示出了数字摄像机，包括：主体 2501、显示部分 2502、目镜部分 2503、操作开关 2504、和图像接收单元（图中未示出）。本发明可应用于显示单元 2502 或其它信号驱动电路。

20 如上所述，本发明的应用范围很宽，可应用于各种领域的电子设备。另外，本实施例的电子设备可利用实施例 1-7 的任何一种组合实现。

（实施例 9）

通过实施本发明制造的 TFT 可应用于各种电-光器件。即，本发明可应用于引入这种电-光器件作显示部分的电子设备。

25 关于这种电子设备，可以给出投影仪（背置型或前置型）等。图 19A-19D 示出了几个例子。

图 19A 示出了前置型投影仪，它包括投影系统 2601 和屏 2602。本发明可应用于构成投影系统 2601 的一部分的液晶显示器件 2808 或其它信号控制电路。

30 图 19B 示出了背置型投影仪，它包括主体 2701、投影系统 2702、反射镜 2703、屏 2704。本发明可应用于构成投影系统 2702 一部分的液晶显示器件 2808 或其它信号控制电路。

图 19C 是展示图 19A 和 19B 中的显示器件 2601 和 2702 的结构实例的示图。投影系统 2601 和 2702 包括：光源光学系统 2801、反射镜 2802 和 2804-2806、分光镜 2803、棱镜 2807、液晶显示器件 2808、相差板 2809、和投影光学系统 2810 构成。投影光学系统 2810 由包括透镜的光学系统构成。尽管本实施例示出了三板系统的例子，但并不限于这种系统，也可以采用单板系统光学系统。操作者可以在图 19C 中箭头所示的光学路径中适当地设置例如光学透镜、偏振膜、调相膜、IR 膜等。

此外，图 19D 示出了图 19C 的光源光学系统 2801 的结构的实例。该例中，光源光学系统 2801 包括反射器 2811、光源 2812、透镜阵列 2813 和 2814、偏振转换元件 2815 及会聚透镜 2816。顺便提及，图 19D 所示的光源光学系统是一个实例，本发明不限于该图所示的结构。例如，操作者可以在该光源光学系统中适当地设置光学透镜、偏振膜、调相膜、IR 膜等。

如上所述，本发明的应用范围非常广泛，可应用于各种领域的电子设备。另外，本例的电子设备可利用实施例 1-3 和 7 的任何组合的结构实现。然而，如果本实施例的投影系统是透射型液晶显示器件，无需说它们不能应用于反射型液晶显示器件。

通过适当地设置通过能够控制布线的锥角 α 的偏置功率和特定气体流速等条件，可以提高相对于底膜的选择性，同时，根据本发明可以得到希望的锥角 α 。结果，形成于布线上的膜的覆盖较好，因此可以减少例如布线剥落、布线漏电和短路等缺陷。

另外，可以腐蚀得使该部分内具有良好的分布，并可以得到均匀的布线形状。

另外，本发明可应用于接触孔等的开口工艺。




图 1




图 2




图 3




图 4




图 5




图 6A





图 6B

图 7A



偏置功率:20W

图 7B



偏置功率:30W

图 7C



偏置功率:40W


×15.0K 0.000um

图 8A



偏置功率:60W

图 8B



偏置功率:100W

X15.0K 2.66um




图 9A




图 9B




图 10A




图 10B




图 11A




图 11B




图 12




图 13




图 14




图 15A




图 15D




图 15B




图 15E




图 15C




图 15F




图 16




图 17




图 18A




图 18B




图 18C




图 18D




图 18E




图 18F




图 19A

图 19B




图 19C




图 19D