

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号
特許第4445708号
(P4445708)

(45) 発行日 平成22年4月7日 (2010.4.7)

(24) 登録日 平成22年1月22日 (2010.1.22)

(51) Int.Cl.

G 0 6 F 1 2 / 0 6 (2 0 0 6 . 0 1)

F 1

G 0 6 F 1 2 / 0 6 5 1 5 M

請求項の数 3 (全 20 頁)

(21) 出願番号	特願2003-43570 (P2003-43570)	(73) 特許権者	398038580
(22) 出願日	平成15年2月21日 (2003.2.21)		ヒューレット・パカード・カンパニー
(65) 公開番号	特開2003-280984 (P2003-280984A)		HEWLETT-PACKARD COMPANY
(43) 公開日	平成15年10月3日 (2003.10.3)		アメリカ合衆国カリフォルニア州パロアルト
審査請求日	平成18年2月3日 (2006.2.3)		ハノーバー・ストリート 3000
(31) 優先権主張番号	10/080,739	(74) 代理人	100081721
(32) 優先日	平成14年2月22日 (2002.2.22)		弁理士 岡田 次生
(33) 優先権主張国	米国 (US)	(74) 代理人	100105393
			弁理士 伏見 直哉
		(74) 代理人	100111969
			弁理士 平野 ゆかり

最終頁に続く

(54) 【発明の名称】 マップテーブルを使用して入出力モジュールにアクセスする方法

(57) 【特許請求の範囲】

【請求項 1】

連続した論理アドレス空間を使用して、複数のモジュールにアクセスする方法であって、該複数のモジュールは複数のメモリおよび複数の入出力モジュールを含み、

前記複数のモジュールを複数のインタリーブエントリに分け、該複数のインタリーブエントリに対応する複数のエントリを含む少なくとも1つのマップテーブルを設けることであって、前記複数のエントリのそれぞれは、メモリタイプエントリか入出力タイプエントリかを示すエントリタイプ識別子を含むと共に、該インタリーブエントリに含まれるモジュールのうちの1つを特定するためのモジュール識別子を含むエントリ項目を複数含み、さらに、前記入出力タイプエントリのそれぞれは、インデックス選択識別子を含んでおり、該インデックス選択識別子は、予め決められた複数の値のうちの1つを取り、該複数の値は、異なるアドレスサイズに対応づけられている、ことと、

複数のアドレスビットからなる論理アドレスを受信することと、

前記複数のアドレスビットのうちの第1アドレス部分に基づいて、前記少なくとも1つのマップテーブルにおけるエントリを識別することと、

前記識別されたエントリの前記エントリタイプ識別子に基づいて、前記識別されたエントリのタイプを決定することと、

前記エントリタイプ識別子が入出力タイプエントリを示す場合、前記複数のアドレスビットのうちの第2アドレス部分に基づいて、前記識別されたエントリにおけるエントリ項目を識別することであって、該第2アドレス部分に使用するアドレスビットは、前記識別

されたエントリの前記インデックス選択識別子の値に基づいて、前記論理アドレスの前記複数のアドレスビットから特定される、ことと、

前記エントリタイプ識別子がメモリタイプエントリを示す場合、前記複数のアドレスビットのうちの第3アドレス部分に基づいて、前記識別されたエントリにおけるエントリ項目を識別することと、

前記識別されたエントリ項目の前記モジュール識別子によって識別されたモジュールにアクセスすることと、

を含む方法。

【請求項2】

連続した論理アドレス空間を複数のモジュールにマッピングする方法であって、前記複数のモジュールは複数のメモリおよび複数の入出力モジュールを含み、前記論理アドレス空間における各論理アドレスは第1、第2、および第3のアドレス部分を含み、

前記複数のモジュールを複数のインタリーブエントリに分け、該複数のインタリーブエントリに対応する複数のエントリを含むマップテーブルを設けることであって、前記複数のエントリのそれぞれは、メモリタイプエントリか入出力タイプエントリかを示すエントリタイプ識別子を含むと共に、該インタリーブエントリに含まれるモジュールのうちの1つを特定するためのモジュール識別子を含むエントリ項目を複数含み、前記入出力タイプエントリは、さらに、インデックス選択識別子を含んでおり、該インデックス選択識別子は、予め決められた複数の値のうちの1つを取り、該複数の値は、異なるアドレスサイズに対応づけられている、ことと、

一組の前記論理アドレスを、対応する前記エントリに関連付けることであって、或るエントリに関連づけられる該一組の論理アドレスは、前記第1のアドレス部分において共通する値を含み、前記第1のアドレス部分についての前記共通の値は、エントリ間で異なっている、ことと、

前記関連づけられたエントリの前記エントリタイプ識別子が前記入出力タイプエントリを示す場合、前記一組の論理アドレスの前記第2のアドレス部分に基づいて、該エントリの各エントリ項目を特定することであって、該第2のアドレス部分に使用されるアドレスビットは、該エントリの前記インデックス選択識別子の値に基づいて、該論理アドレスを構成するアドレスビットから特定され、

前記関連づけられたエントリの前記エントリタイプ識別子が前記メモリタイプエントリを示す場合、前記一組の論理アドレスの前記第3のアドレス部分に基づいて、該エントリの各エントリ項目を特定することと、

を含む方法。

【請求項3】

連続した論理アドレス空間を使用して複数のモジュールへのアクセスを提供するシステムであって、前記複数のモジュールは複数のメモリおよび複数の入出力モジュールを含み、

前記複数のモジュールを複数のインタリーブエントリに分け、該複数のインタリーブエントリに対応する複数のエントリを含む少なくとも1つのマップテーブルであって、前記複数のエントリのそれぞれは、メモリタイプエントリか入出力タイプエントリかを示すエントリタイプ識別子を含むと共に、該インタリーブエントリに含まれるモジュールのうちの1つを特定するためのエントリ項目を複数含み、前記入出力タイプエントリは、さらに、インデックス選択識別子を含んでおり、該インデックス選択識別子は、予め決められた複数の値のうちの1つを取り、該複数の値は、異なるアドレスサイズに対応づけられている、少なくとも1つのマップテーブルと、

論理アドレスを受信するコントローラであって、受信した論理アドレスの第1の部分に基づいて、前記少なくとも1つのマップテーブルにおけるエントリを識別し、該識別されたエントリの前記エントリタイプ識別子が前記入出力タイプエントリタイプを示す場合には、前記識別されたエントリの前記インデックス選択識別子の値に基づいて、前記論理アドレスの第2の部分に用いるアドレスビットを、該論理アドレスを構成するアドレスビットから

特定し、該第2の部分に基づいて、前記識別されたエントリにおけるエントリ項目を選択し、該識別されたエントリの前記エントリタイプ識別子がメモリエントリタイプを示す場合には、前記論理アドレスの第3の部分に基づいて、前記識別されたエントリにおけるエントリ項目を選択し、該選択されたエントリ項目によって識別されるモジュールに基づいてモジュール識別情報を出力するように構成されるコントローラと、

を備えるシステム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は概して、コンピュータシステムのセルマップに関する。本発明は特に、セルマップを使用して入出力モジュールを仮想化するとともにメモリをインタリーブするシステムおよび方法に関する。

【0002】

【従来の技術】

本願は、2000年4月29日付けで出願された「MEMORY ADDRESS INTERLEAVING AND OFFSET BITS FOR CELL INTERLEAVING OF MEMORY」と題する、下に示す特許文献1の米国特許出願に関連する。

【0003】

歴史的に見て、主メモリは物理的に中央バス上に配置されてきた。この種のシステム内では、完全な物理アドレスからなるメモリ要求がメモリサブシステムに転送され、データが戻される。分散メモリシステムでは、主メモリは多くの異なるセルにわたって物理的に分散される。セルはいくつかのプロセッサ、入出力(I/O)装置、セルコントローラ、およびメモリからなり得る。

【0004】

分散システムでは、メモリをインタリーブしてもしなくてもよい。従来技術によるメモリをインタリーブするシステムおよび方法は、たとえば、下に示す特許文献2のWilliams他に1996年6月25日付けで発行された「METHODS AND APPARATUS FOR INTERLEAVING MEMORY TRANSACTIONS INTO AN ARBITRARY NUMBER OF BANKS」、および特許文献3のBrockmann他に1994年3月8日付けで発行された「FLEXIBLE N-WAY MEMORY INTERLEAVING」に説明および記載されており、これらは本発明の所有者に譲渡されている。メモリが複数の物理的なセルに分割される、または複数の物理的なセルにわたって分割される非インタリーブアクセス方法では、まず第1のセルのすべてのメモリに順次アクセスし、次いで第2のセル中の利用可能なすべてのメモリに順次アクセスし、以下同様を行うことにより、連続したメモリ空間が1つにまとめられたブロックとしてアドレス指定される。各セルが可能な限りの最大メモリ量で構成されていた場合、システムからそのメモリは1つの連続したメモリブロックのように見え、1つの連続したメモリブロックとしてアドレス指定される。しかし、すべてのセルが最大メモリ容量に構成されているわけではない場合、この非インタリーブ方式では、セル内のメモリブロックの損失に対応してメモリ空間内に穴が生じうる。また、非インタリーブメモリでは、命令およびデータの双方が順次使用される傾向があるため、特定のセルへの複数の順次アクセスが必要である。ローカルに格納される場合には恩恵を受けるが、別のセルにおけるリモートメモリに連続してもしくは頻繁にアクセスするプロセッサは、ローカルセルおよびリモートセルの双方、ならびに接続ネットワークにおける処理リソースおよび通信リソースを含む相当なオーバーヘッドを消費する。かなり続くと、これらリソースが他の処理に利用できなくなり、システムパフォーマンスが劣化することになり得る。

【0005】

代替として、分散メモリシステム内のメモリにインタリーブプロトコルを介してアクセスすることができる。いくつかのセルにわたりメモリをインタリーブすると、より均等にメモリにアクセスすることができる。たとえば、システムがバスシステムを介して共に接続された2個のセルを含み、各セルがメモリおよび4個の別個のプロセッサを含む場合、セ

10

20

30

40

50

ル 1 におけるメモリをセル 2 におけるメモリでインタリーブすることにより、システム中の 8 個すべてのプロセッサがより均等に各メモリロケーションにアクセスする。2 個のセルにメモリをインタリーブすることはまた、メモリロケーションにアクセスする際の各プロセッサの待ち時間遅延が一貫するように保証する。2 つのメモリロケーションにメモリをインタリーブすると、プロセッサがメモリにアクセスしようと試みるか、またはメモリから情報を検索しようと試みる場合のボトルネックの可能性も減少する。

【 0 0 0 6 】

インタリーブの一例として、システムに包含されるメモリが 0、1、2、および 3 とラベルの付いた 4 個のセルに分散するものと仮定する。さらに、セル 0 およびセル 1 はそれぞれ 8 ギガバイト (GB) のメモリを含み、セル 2 およびセル 3 はそれぞれ 4 GB のメモリを含むものと仮定する。したがって、システム全体としては 24 GB のメモリを含む。分散メモリは以下のようにインタリーブすることができる。4 個のセルはそれぞれ少なくとも 4 GB のメモリを含むため、最初のインタリーブエントリであるエントリ 0 は、セル 0、1、2、および 3 それぞれからの 4 GB のメモリ、総計で 16 GB のメモリを含む。ここで、セル 2 およびセル 3 で利用可能なすべてのメモリがインタリーブエントリ 0 に使用されてしまった。セル 0 およびセル 1 それぞれは 4 GB の未使用メモリを含む。インタリーブエントリ 1 は、セル 0 からの 4 GB のメモリを含むとともにセル 1 からの 4 GB のメモリを含む。したがって、インタリーブエントリ 1 は、セル 0 から 4 GB かつセル 1 から 4 GB で、8 GB のメモリを含む。ここで、4 個のセルにおける 24 GB のメモリが 2 個のインタリーブエントリに分割された。ここで 4 個のセルからの 24 GB のメモリは、以下のような 1 つの連続ブロックとして見ることができる。GB 0 ~ 15 はセル 0、1、2、および 3 の下半分に配置され、GB 16 ~ 23 はセル 0 ~ 1 の上部分に配置される。このインタリーブはキャッシュラインレベルで行われる。プロセッサからは、24 GB の情報は 1 つの連続したブロックに見える。24 GB の情報は、1 つの連続したブロックとして見えるが、物理的には 4 個の異なるセルに分散されている。

【 0 0 0 7 】

大型コンピュータシステムは、セルマップを使用してプロセッサアクセスを分散させてホットスポットを回避している。セルマップは、セル / ノードベースのシステムについて宛先モジュールを見つけるために使用されている。セルマップを使用してメモリをセルにインタリーブし、より均等なアクセスパターンをメモリに提供している。セルマップエントリは、1、2、4、8、16、32、および 64 ウェイインタリーブを提供するために使用されてきた。セルマップエントリのサイズが、メモリがインタリーブされるウェイ数を決める。

【 0 0 0 8 】

上述したいくつかの従来のシステムは、セルマップを使用して仮想化およびメモリのインタリーブを実施していた。メモリのインタリーブは概して細粒であり、隣接するキャッシュラインへの 2 つのアドレスが異なるモジュールに行く。このような細粒度アクセスは通常、入出力 (I/O) 仮想化には必要ない。

【 0 0 0 9 】

従来のシステムでは、メモリのマッピングおよび I/O のマッピングに別個のリソースが使用されていた。システムのトポロジおよびアーキテクチャに応じて、またシステムの現在のニーズに応じて、システムが “フリップフロップ” して所望のメモリまたは I/O オペレーションを提供していた。また、インタリーブドメモリのプログラミングモデルと I/O モジュールをマッピングするプログラミングモデルは全く異なっている。

【 0 0 1 0 】

【特許文献 1】

米国特許出願第 09 / 563 , 018 号

【特許文献 2】

米国特許第 5 , 530 , 837 号

【特許文献 3】

10

20

30

40

50

米国特許第 5 , 2 9 3 , 6 0 7 号

【 0 0 1 1 】

【発明が解決しようとする課題】

単一のセルマップ構造を使用してメモリのインタリーブおよび I / O モジュールの仮想化を提供することが望ましい。

【 0 0 1 2 】

【課題を解決するための手段】

本発明の一形態は、連続した論理アドレス空間を使用してインタリーブされた複数のメモリおよび複数の入出力モジュールにアクセスする方法を提供する。少なくとも 1 つのマッピングテーブルが設けられる。少なくとも 1 つのマッピングテーブルは複数のエントリを含む。各エントリは、エントリタイプ識別子および複数のエントリ項目を含む。各エントリ項目はモジュール識別子を含む。各エントリは、メモリタイプエントリおよび入出力タイプエントリのうち的一方である。最初の論理アドレスを受信する。最初の論理アドレスは複数のアドレスビットを含む。アドレスビットの第 1 の組に基づいて少なくとも 1 つのマッピングテーブルにおけるエントリが識別される。識別されたエントリのエントリタイプ識別子に基づいて、識別されたエントリのタイプが決定される。エントリタイプ識別子が入出力タイプエントリを示す場合には、アドレスビットの第 2 の組に基づいて、識別されたエントリのエントリ項目が識別される。エントリタイプ識別子がメモリタイプエントリを示す場合には、アドレスビットの第 3 の組に基づいて、識別されたエントリのエントリ項目が識別される。識別されたエントリ項目のモジュール識別子によって識別されるモジュールがアクセスされる。

【 0 0 1 3 】

【発明の実施の形態】

以下の好ましい実施形態の詳細な説明では、本発明の一部をなし、本発明を実施し得る特定の実施形態を例として示す添付図面を参照する。本発明の範囲から逸脱することなく他の実施形態を利用することができるとともに、構造的または論理的な変更を行い得ることを理解されたい。したがって以下の詳細な説明は、限定を意味するものと解釈すべきではなく、本発明の範囲は併記の特許請求の範囲によって定義される。

【 0 0 1 4 】

図 1 は、クロスバー 1 2 5 を介して接続された 4 個のセル 1 0 5、1 1 0、1 1 5、および 1 2 0 を含む処理システムまたはノード 1 0 0 を示すブロック図である。各セルは対応するメモリブロックを有する。すなわち、セル 1 0 5 にはメモリ 1 3 0、セル 1 1 0 にはメモリ 1 3 5、セル 1 1 5 にはメモリ 1 4 0、またセル 1 2 0 にはメモリ 1 4 5 がある。各セルはまた、4 個のプロセッサ（セル 1 0 5 の場合、1 5 0、1 5 5、1 6 0、および 1 6 5 と符号が付与される）と、入出力（I / O）モジュール（セル 1 0 5 の場合では 1 7 0 と符号が付与される）と、セルコントローラ（セル 1 0 5 では 1 7 5 と符号が付与される）とを備える。

【 0 0 1 5 】

4 個のプロセッサ 1 5 0 ~ 1 6 5 それぞれおよび I / O モジュール 1 7 0 は、メモリ 1 3 0 へのアクセスを要求する。セルコントローラ 1 7 5 は、I / O モジュール 1 7 0 およびプロセッサ 1 5 0 ~ 1 6 5 の双方とメモリ 1 3 0 との間のインタフェースである。メモリアクセスデバイス（たとえば、プロセッサ 1 5 0 ~ 1 6 5 のいずれか、または I / O モジュール 1 7 0）がメモリの正確な部分にアクセスするために、セルコントローラ 1 7 5 が、メモリアクセスデバイスが知っている論理メモリアドレスを物理アドレスに変換する。物理アドレスは、セルコントローラ 1 7 5 にメモリ要求のルーティング方法がわかるようにする。セル 1 中の任意のメモリアクセスデバイスは、セル 1 1 5 のメモリ 1 4 0、セル 1 2 0 のメモリ 1 4 5、またはセル 1 1 0 のメモリ 1 3 5 にもアクセスすることができる。セルコントローラ 1 7 5 は、セルマップを使用して、メモリアクセスデバイスからの論理メモリアドレスを変換して、適切なメモリにアクセスするために使用することのできる適切な物理アドレスにする。一実施形態では、セルコントローラ 1 7 5 は、各メモリアク

セスデバイスごとに異なるセルマップを含む。図 1 に示す実施形態では、セルコントローラ 175 は、取り付けられたメモリアクセスデバイスごとに 1 つずつ、合わせて 5 つの異なるセルマップを含む。

【0016】

セルマップの一実施形態は、複数の行および複数の列を有するテーブルであり、各行がインタリーブエントリに対応し、行中の各列がシステムにおけるセルの 1 つを識別するエントリ項目に対応する。

【0017】

図 2 は、4 個のセル：セル 0、セル 1、セル 2、およびセル 3 にメモリが分散した分散メモリシステム 200 を示す。セル 0 は総計で 8 ギガバイト (GB) のメモリを含み、セル 1 は 6 GB のメモリを含み、セル 2 は 4 GB のメモリを含み、セル 3 は 2 GB のメモリを含む。一実施形態では、これら 4 個のセルへのインタリーブは、以下のようにして達成される。まず、インタリーブに利用可能なメモリ量が最小なのはどのセルかについて査定を行う。この場合、セル 3 は 2 GB のメモリしか含まない。したがって、インタリーブエントリ 0 は、セル 0、1、2、および 3 から 2 GB のメモリ、総計で 8 GB のメモリをインタリーブする。その結果得られるインタリーブエントリを図 3 の行 305 に示す。図 3 中、各行は最大 8 個のセルメモリを識別する。行 305 の上には、3 ビットの 8 つの組み合わせがあり、3 ビットの各組み合わせが行 305 (および行 310) における 8 つのエントリ項目の 1 つに関連付けられる。3 ビットのこれら組み合わせを使用して特定のエントリ項目を識別するが、これについてさらに詳細に後述する。

【0018】

次に、査定を行って、利用可能な任意のセルに残っている最小のメモリ量を決定する。この場合、セル 2 における 2 GB である。セル 0、セル 1、およびセル 2 にわたるインタリーブは、図 4 に示す 3 つのインタリーブエントリを使用することによって提供される。インタリーブエントリ 1、2、および 3 (図 4 中の 3 ビット組み合わせの下にある最初の 3 行それぞれ) は、セル 0 の二番目の 2 GB ブロック、セル 1 の二番目の 2 GB ブロック、およびセル 2 の一番上の 2 GB 部分に使用される。この時点において、インタリーブエントリ 0 は、総計 8 GB の情報をアドレス指定するが、インタリーブエントリ 1、2、および 3 はそれぞれ 2 GB の情報を含む。セル 3 のメモリリソースは、インタリーブエントリ 0 で完全に使用されてしまった。セル 2 のメモリリソースは、インタリーブエントリ 3 の完成を通して使い尽くされた。

【0019】

本プロセスにおける次のステップは、割り当てられずに残っている任意のセルのメモリを識別することである。この場合、セル 1 に 2 GB のメモリが残っている。インタリーブエントリ 4 は、通常であれば、セル 0 からの 2 GB のメモリおよびセル 1 からの 2 GB のメモリを含むことになる。この配列により、すでにマッピングされた 14 GB に 4 GB が追加され、総計で 18 GB になる。しかし、一実施形態では、各テーブルエントリがグループサイズの整数倍で、すなわち 16 GB で始まることが好ましい。したがって、セル 0 およびセル 1 における 4 GB が 1 つのインタリーブエントリを占めることができるようにするには、次に 2 GB を追加する必要がある。このため、インタリーブエントリ 4 (図示せず) は、セル 0 にある一番上の 2 GB を表し、マッピングする。ここで、今までに定義されたインタリーブエントリ (0、1、2、3、および 4) は 16 GB のメモリを含むことになる。インタリーブエントリ 5 (図示せず) は、セル 1 にある残りの 2 GB およびセル 0 における残りの 2 GB をマッピングする。これは、これまでにエントリ 0、1、2、3、および 4 に割り当てられた 16 GB が 4 GB の倍数であるため差し支えない。要約すると、セル 0 ~ セル 3 に含まれる 20 GB のメモリはここで、6 つのインタリーブエントリに含められる。最初のインタリーブエントリは、4 個のセルそれぞれから 2 GB ずつ、合わせて 8 GB の情報を含む。インタリーブエントリ 1、2、3、および 4 は 2 GB を含み、インタリーブエントリ 5 は 4 GB を有する。

【0020】

インタリーブグループは、所与のメモリ範囲でのインタリーブに制限される同量のメモリを有する複数のセルのユニットとして定義される。インタリーブグループは1つまたは複数のインタリーブエントリで構成される。インタリーブグループ0は、インタリーブエントリ0内にある8GB、換言すれば4個のセルそれぞれからの2GBで構成される。インタリーブグループ1は、インタリーブエントリ1、2、および3内にある6GB、換言すればセル0からの2GB、セル1からの2GB、およびセル2からの2GBで構成される。インタリーブグループ2は、セル0の一番上の2GB（すなわち、インタリーブエントリ4）で構成される。インタリーブグループ3は、セル0およびセル1それぞれからの2GBで構成される（すなわち、インタリーブエントリ5）。

【0021】

所望の物理メモリが配置されている特定のセルを識別するには、入力メモリアドレスからの第1のアドレスビットの組を使用してセルマップの行を識別し、入力メモリアドレスからの第2のアドレスビットの組を使用して識別された行にインデックスを付け、エントリ項目を識別する。一実施形態では、44ビットメモリアドレスが使用され、アドレスビット29～43が第1のアドレスビットの組に対応し、ビット6～8が第2のアドレスビットの組に対応する。3ビット（たとえば、ビット6～8）を使用して、8列すなわち8個のエントリ項目を有するエントリにインデックスを付ける。16エントリ項目を有するエントリの場合には、4ビット（たとえば、ビット6～9）をインデックス付けに使用する。同様に、エントリサイズが倍になるごとに、追加のインデックス付けビットを1個使用する。

【0022】

インタリーブは、アクセスされた連続メモリ量が少なく保たれる場合に最も効果的である。キャッシュラインインタリーブでは、セルマップはキャッシュラインが配置されるセルを示す。このため、インタリーブエントリ0（図3における行305）を再び参照すると、キャッシュラインがセル0、1、2、および3の間でインタリーブされた場合、行305はどのようにセルがテーブル内で表されるかを示す。一実施形態では、行305の上にある複数の3ビット組み合わせでの3ビットは、入力論理メモリアドレスのアドレスビット6～8に対応する。入力アドレスのこれら3ビットを使用して、行にインデックスを付け、エントリ項目の1つを識別する。行305における各エントリ項目は、4個のセルの1つを識別する。図3に示すように、メモリアドレスのビット6～8が000である場合、これは、メモリの物理アドレスがセル0にあることをセルコントローラに示す。メモリアドレスのビット6～8の値が001である場合、これはメモリの物理アドレスがセル1にあることをセルコントローラに示す。同様に、セルコントローラは、メモリアドレスのビット6～8について可能な他の6つの値それぞれを使用して、テーブルからのセルを識別する。

【0023】

再び図1を参照して、4個のセルを有する単一ノードを示す。各セルはそれぞれのメモリデバイスに有する。しかし、システム全体が2個の4セルノードを有する場合には、それぞれメモリを有する8個のセルが利用可能である。これらセルにセル0～セル7とラベルを付ける場合、メモリを8個すべてのセルにわたってインタリーブすることができるであろう。図3の行310は、どのようにメモリを8個すべてのセルにインタリーブすることができるかを示す。この場合、3ビット指示子（メモリアドレスのビット6～8）は、8個のセルのうちいずれがメモリの物理アドレスを含むかを示す。したがって、行310は8ウェイインタリーブを示し、行305は4ウェイインタリーブを示す。

【0024】

システムが3セル構成を有する場合、セルマップは、3ウェイインタリーブを示す図4に示すようになる。3個のセルは、セルマップにおいて3行にわたって効率的にマッピングされる。1行目の1列目は、セル0の値を含む。1行目の2列目は、セル1の値を含む。1行目の3列目は、セル2の値を含む。このシーケンスは、最後のセルが3行目の最後の列で終わるまで繰り返される。

【 0 0 2 5 】

セルマップの行は、マスク、コンパレータ、およびメモリアクセスデバイスからのメモリアドレスビットの組み合わせを介してセルコントローラによって識別される。マスクを使用して、適切な行の決定に関係のないアドレスのビットをマスクする。コンパレータは、マスクしたアドレス部分を整合値と比較して、セルマップの対応する行を識別する。

【 0 0 2 6 】

図5は、シングルキャッシュラインインタリーブの場合の64ウェイインタリーブドセルマップエントリを示すブロック図である。図5におけるセルマップエントリは64ウェイインタリーブであるため、メモリアドレスの6ビット（たとえば、ビット6～11）をエントリへのインデックス付けに使用する。エントリイネーブルブロック510は、入力メモリアドレスのビット29～ビット43を含むアドレス部分505を使用してセルマップの適切な行を識別する。アドレス範囲は、行選択に使用するアドレス部分505から決定される。図5に示すように、エントリイネーブルブロック510は、以下の式Iを実行する。

【 0 0 2 7 】

【 数 1 】

$Entry_enable = ((ADDR \text{ AND } MASK) == cmp)$ 式I

【 0 0 2 8 】

式Iに示すように、エントリイネーブルブロック510は、アドレス部分505をマスクしてアドレスの最下位ビットを破棄し、マスクされたアドレスをその行の比較値または整合値である「cmp」と比較する。比較における値が等しい場合、 $Entry_enable$ に、マッチする行を示す論理的に真の値が割り当てられる。値が等しくない場合、 $Entry_enable$ に、マッチしない行であることを示す偽の論理値が割り当てられる。

【 0 0 2 9 】

行が選択されると、メモリアドレスのビット6～11を使用して、セルマップのその行内の64個のエントリ項目の1つを識別し、「CELL」および「Cell__Addr」が決定され、出力される。「CELL」は、セルを一意に識別するセルIDを表し、「Cell__Addr」はセルアドレスを表し、これについてさらに詳細に後述する。図5に示すように、アドレス部分515は、アドレスビット6～11および29～42を含み、アドレスビット6～11および29～42を使用して適切なセルIDおよびセルアドレスを決定する。アドレス入力520に示すように、さらなる入力によってさらなるテーブルエントリ項目を選択することができる。図5に示すように、以下の式IIに示すような比較を行うことによって列が選択される。

【 0 0 3 0 】

【 数 2 】

$Column_Select = (ADDR[11:6] == 0x0)$ 式II

【 0 0 3 1 】

式IIからわかるように、メモリアドレスのビット6～11を、列に対応する16進数の値（たとえば、この場合では0x0であり、これは一列目に対応する）と比較する。比較している値が等しい場合、 $Column_Select$ は、マッチングを示す真の論理値を含む。比較している値が等しくない場合、 $Column_Select$ は、マッチングがないことを示す偽の論理値を含む。

【 0 0 3 2 】

エントリイネーブルブロック510でのコンパレータおよびマスクの使用について、図6を参照してさらに詳細に述べる。図6は、十進数の0～16を表す二進数を示す。0～16の範囲の10進数は4つの異なるグループ：0～3を含むグループ605、4～7を含むグループ610、8～11を含むグループ615、および12～15を含むグループ620に分けられている。マスクを効果的に使用するために、種々のグループを識別する方法が必要である。この場合、最初の2ビット、すなわち最上位2ビット（最左端の2ビッ

10

20

30

40

50

ト)を使用して各種グループを区別することができる。グループ605に表示される4つの数はそれぞれ00で始まり、グループ610の中の数はいずれも01で始まり、グループ615の中の数はいずれも10で始まり、グループ620の中の数はいずれも11で始まる。したがって、1100からなるマスクが確立される。重要な各ビットには「1」を配置し、重要ではない、すなわち「無関係な」各ビットには「0」を配置する。コンパレータは、メモリブロックの開始アドレスに等しくセットされる。マスクを使用して、4つのグループ605～620のいずれに所望のビットシーケンスが存在するかを判定する。2つの最上位ビットの比較により、セルマップ内の特定の行が決定される。

【0033】

コンパレータおよびマスクの使用をさらに説明するため、いくつかの例を考察する。図7を参照すると、ノードは4個のセルを含み、セル0は5GBのメモリを有し、セル1は3GB、セル2も3GB、またセル3も3GBのメモリを有する。16進数表記では、1GBは0X000__40000000である。図7のインタリーブエントリ0は、4個のセルそれぞれから2GB、総計8GBのメモリを含む。このメモリブロックの範囲は0GBから最大8GBである。コンパレータは、0X000__00000000に等しい。マスクの値は、メモリロケーションが8GBよりも大きいかどうかを判定するために調べる必要のあるビットを識別することによって決定される。値が8GBを超えるかどうかを判定するために調べなければならない各ビット位置に、「1」を配置する。このため、16進数表記では、マスクは0Xffe__00000000に等しい。16進数表記での最下位の8つの数で表されるビットは、メモリロケーションの値が8GBを超えているかどうかの判定に必要なため、調べる必要はない。したがってマスクは、メモリアクセスデバイスの1つからのメモリ値が8GBを超えるか否かを判定するために調べる必要のあるビット位置のみを含む。確立されたこのマスクおよびコンパレータを使用すると、0～8GBの範囲にあるいずれのアクセスもインタリーブエントリ0しか起動しない。対応するセルマップの適切な行内において、セル番号は0、1、2、3、0、1、2、3として識別され得る。これは、図3における行305と同様である。この構成は、セル0～3の間での4ウェイインタリーブを達成する。インタリーブエントリ1の場合、ここでも4個すべてのセルが使用されるが、今度は各セルから1GBのメモリのみが使用される。この場合、コンパレータ値は、8GBに等しい0X002__00000000に等しい。これは、このインタリーブエントリの開始値である。この場合のマスク値は、0Xfff__00000000である。インタリーブエントリ1が確立されると、セル0に2GBが残る。

【0034】

概して、インタリーブは、まず最大のブロックにわたって行われるため、続いて次のインタリーブブロックのサイズはより小さい。セル0に残っている2GBは、通常であれば、図7に示す1GBチャンクに分けられる。しかし、この場合、インタリーブエントリ0およびインタリーブエントリ1に含まれる12GBは、セル0に残っている2GBで割り切れる。したがって、インタリーブエントリ2は、セル0に残っている2GBのメモリを含むことになり、コンパレータ値は12GBである0X003__00000000になり、マスク値は0Xfff__80000000になる。

【0035】

最後の例として、図8に示すように、ノードが3個のセルを含み、各セルが2GBのメモリを含む場合、インタリーブは以下のように行われる。インタリーブエントリ0の場合、コンパレータは0X000__00000000、すなわち0GBである。マスクは0Xfff__80000000である。これにより、セル0の最初のGBおよびセル1の最初のGBの間でインタリーブすることができるようになる。この場合の行エントリは、0の後に1が続き、行の全長にわたりこれが交互になったものからなる。これは、ここでもセル0から1GBおよびセル1から1GBというメモリの最初の2GBにわたり2ウェイでインタリーブする。

【0036】

インタリーブエントリ1の場合、コンパレータ値は0X000__80000000であり

10

20

30

40

50

、これはすなわち2GBに等しい。この場合のマスク値は、0Xfff__80000000である。対応するセルマップ行は、行の全長にわたって1と2が交互になったものであり、これにより、セル1からの2番目のGBおよびセル2からの最初のGBにわたり2ウェイインタリーブすることができる。

【0037】

インタリーブエントリ2は、0X001__00000000のコンパレータ値を有し、これは4GBに等しい。マスク値は、0Xfff__80000000である。このインタリーブエントリのセルマップ内の対応する行は、行の全長にわたって2と0が交互になったものである。このインタリーブエントリは、セル2およびセル0にわたり2ウェイでインタリーブし、最後の2GBのメモリを含む。

10

【0038】

一実施形態では、セルコントローラは、セルIDだけの場合よりも、より多くの情報をセルマップエントリ項目から取得する。たとえば、セルコントローラをセル0に送る(direct)いくつかのセルマップエントリ項目がありうる。セル0に含まれるメモリは、様々なインタリーブエントリに分けられている場合がある。一実施形態では、セルマップエントリ項目は、セル0のメモリ内のどこに要求される情報が格納されているかの指示もセルコントローラに供給する。本発明の一形態では、CELL__ADDRすなわちセルアドレスを使用して、セルコントローラを特定のメモリアクセスのためにセルメモリ内の特定の512メガバイト(MB)領域に送る。セルアドレス式の一実施形態を以下の式IIIで提供する。

20

【0039】

【数3】

CELL__ADDR = ((ADDR[42:29]&CHUNK__MASK)>>インタリーブ+CHUNK__START式III

【0040】

アドレスビット29~42は、特定のセル内のどこからデータの読み出しを開始するかを決定する際に使用される。式IIIに含まれるCHUNK__MASKは、先に考察したマスクの逆(inverse:インバース)である。CHUNK__MASKの目的は、セルコントローラをメモリブロックの正確な部分に導くことである。マスクしたアドレス部分は右シフト(記号「>>」で表される)され、インタリーブに使用されていたビットを削除する(式IIIでは「インタリーブ」と表される)。セルマップテーブルが8列を含む場合、3つのインタリーブビットが列の識別に使用される。セルマップが16列を有する場合、列の識別に4ビットが使用される。

30

【0041】

CHUNK__STARTは、他のインタリーブエントリ専用の、または他のインタリーブエントリによって以前使用されていたメモリの量である。たとえば、再び図2のインタリーブエントリ1を参照すると、インタリーブエントリ1は、インタリーブエントリ0が4個のセルそれぞれから2GBを占めた後に来た。したがって、セル0の2番目の2GB部分がアドレス指定されている場合、CHUNK__STARTはインタリーブエントリ0に含まれた2GBである。あるいは、引き続き図2を参照すると、セル0における2GBおよびセル1における2GBを含むインタリーブエントリ5は、セル0およびセル1の双方における4GBのCHUNK__STARTを有する。要約すると、CELL__ADDR式は、メモリアクセスデバイスからのアドレスビットを使用し、所与のブロック内の特定のメモリロケーションに到達するようにするオフセットに等しいメモリ量を追加し、右シフトしてインタリーブにすでに使用しておりブロック内のロケーションを決定するためにはや必要のないビットを削除し、他のインタリーブエントリ内のインタリーブにあてられていたセルメモリを追加する。

40

【0042】

図9は、セルマップ900の一実施形態の図である。セルマップ900は、複数のエントリ904をそれぞれ含むモジュールIDテーブル912およびチャンク開始テーブル91

50

4を含む。各エントリ904は複数のエントリ項目910を含む。代替の実施形態では、モジュールID情報およびチャンク開始情報を単一テーブルに組み込むことができる。別の代替実施形態では、セルマップ900はチャンク開始テーブル914を含まない。各エントリ904におけるエントリ項目910中の数は、インタリーブのウェイ数に基づく。たとえば、16ウェイインタリーブの場合、モジュールIDテーブル912およびチャンク開始テーブル914はそれぞれ、エントリ904毎に少なくとも16個のエントリ項目910をそれぞれ含むことになる(図9に示すように)。また、64ウェイインタリーブの場合、モジュールIDテーブル912およびチャンク開始テーブル914はそれぞれ、エントリ904毎に少なくとも64個のエントリ項目910を含むことになる。一実施形態では、モジュールIDテーブル912における各エントリ項目910は、宛先モジュール識別のために8ビットモジュールID値を含み、チャンク開始テーブル914における各エントリ項目910は、メモリロケーションの識別に使用されるチャンク開始値を含む。受信した各入力アドレス902に基づき、後述するように、適切なモジュールID値916およびチャンク開始値918が識別され、セルマップ900から出力される。

【0043】

以下の表1は、セルマップベースシステムの一実施形態を実施する擬似コードを含む。

【0044】

【表1】

1. Incoming_Address[49:0]
2. Address Match[49:29]
3. Address Mask[49:29]
4. Module_id_table_in_entry[Max_ways of interleave in entry * Bits_per_module_id]
5. Chunk_start_table_in_entry[Max_ways of interleave in entry * Number of bits required to address all 0.5GB chunks]
6. Hit_for_that_entry = ((Incoming_Address[49:29] & Address Mask[49:29]) == Address Match[49:29])
7. Physical_destination_module = Module_id_table_in_entry [Incoming_Address[9:6]]
8. Chunk_start = Chunk_start_table_in_entry [Incoming_Address[9:6]]

【0045】

上記表1の場合、以下の仮定を行う。すなわち、アドレスサイズの実施は50ビット(すなわち、ビット0~49)である；各エントリ904は16ウェイインタリーブされる(したがって、エントリ904内でのインデックス付けのために4ビットが必要である)；システムはシングルキャッシュラインインタリーブを実行している；キャッシュラインサイズは64バイトである(よって、アドレスビット6~9がエントリ904内のインデックス付けに使用される)；おおよそ32~64のエントリ904が各プロセッサインタフェースに設けられる；かつ、最小アドレス指定可能メモリは1/2GBである(よって、アドレスマスク(Address Mask)はビット29~49を使用する)。

【0046】

上記仮定は一例のシステムに基づき、かつ特定の実施に基づいて変更を行いうることが理解されよう。たとえば、キャッシュラインサイズが64バイトではなく128バイトである場合には、入力アドレス902のビット7~10がエントリ904内のインデックス付けに使用される。キャッシュラインサイズが256バイトである場合は、入力アドレス902のビット8~11がエントリ904内のインデックス付けに使用される。キャッシュラインサイズが倍になるごとに、4つのインデックス付けビットがそれぞれ左に1ビット位置分シフトする。別の例では、最小アドレス指定可能メモリが1/2GBではなく64メガバイト(MB)である場合、アドレスマスク(Address Mask)は、ビッ

ト 29 ~ 49 ではなくビット 24 ~ 49 を使用する。種々のキャッシュラインサイズおよび異なる最小アドレス指定可能メモリサイズの他に、種々のアドレスサイズ、シングルキャッシュラインインタリーブではなくマルチキャッシュラインインタリーブ、およびインタリーブの種々のウェイ数を含むがこれらに限定されない他の変更を行うこともできる。

【 0047 】

表 1 に列挙される最初の項目は `Incoming_Address[49:0]` であり、これは入力アドレス 902 として図 9 に表される。一実施形態では、入力アドレス 902 はプロセッサアドレスであり、0 ~ 49 の番号が付けられた 50 ビットを含む。入力アドレス 902 は、第 1 のアドレス部分 902 A、第 2 のアドレス部分 902 B、および第 3 のアドレス部分 902 C を含む。

10

【 0048 】

表 1 に列挙される 2 番目の項目は、`Address_Match[49:29]` である。一実施形態では、セルマップ 900 における各エントリ 904 は、`Address_Match[49:29]` の特定の値に関連付けられる。

【 0049 】

表 1 に列挙する 3 番目の項目は、`Address_Mask[49:29]` である。`Address_Mask[49:29]` は、入力アドレス 902 から関連するビットを抽出するためにセルコントローラ（たとえば、セルコントローラ 175）により使用される。一実施形態では、入力アドレス 902 のビット 29 ~ 49 は第 1 のアドレス部分 902 A と呼ばれる。セルコントローラ 175 は、マスクされた第 1 のアドレス部分 902 A を、`Address_Match` 値と比較してマッチするエントリ 904 を識別する。

20

【 0050 】

モジュール ID テーブル 912 におけるエントリ 904 は、表 1 に列挙される 4 番目の項目で表され、この項目は `Module_id_table_in_entry[エントリにおけるインタリーブの Max_ways * Bits_per_module_id]` である。`Module_id_table_in_entry` の括弧内の値は、モジュール ID テーブル 912 におけるエントリ 904 のビットサイズを表す。各モジュール ID に 8 ビットを使用し（すなわち、`Bits_per_module_id = 8`）、かつエントリ 904 が 16 ウェイインタリーブされる（すなわち、エントリにおけるインタリーブの `Max_Ways = 16`）と仮定すると、モジュール ID テーブル 912 の各エントリ 904 に必要なビット数は 128（すなわち、 8×16 ）になる。64 ウェイインタリーブエントリ 904 の場合、モジュール ID テーブルエントリ 904 のサイズは 512 ビット（すなわち、 64×8 ）になる。モジュール ID につき 8 ビットを使用すると、256 個のモジュールを一意に識別することができる。特定の実施に応じて、モジュール ID につき他のビット数を使用してもよい。

30

【 0051 】

チャンク開始テーブル 914 のエントリ 904 は、表 1 に列挙される 5 番目の項目で表され、この項目は `Chunk_start_table_in_entry[エントリにおけるインタリーブの Max_Ways * 0.5 GB のチャンクすべてをアドレス指定するために必要なビット数]` である。`Chunk_start_table_in_entry` の括弧内の値は、チャンク開始テーブル 914 におけるエントリ 904 のビットサイズを表す。すべての 1/2 GB チャンクをアドレス指定するために 8 ビットが使用され、かつエントリ 904 が 16 ウェイインタリーブされる（すなわち、エントリにおけるインタリーブの `Max_ways = 16`）と仮定すると、チャンク開始テーブル 914 の各エントリ 904 に必要なビット数は 128（すなわち、 8×16 ）になる。64 ウェイインタリーブエントリ 904 の場合、チャンク開始テーブルエントリ 904 のサイズは 512 ビット（すなわち、 64×8 ）になる。

40

【 0052 】

表 1 に列挙される 6 番目の項目は、`Hit_for_that_entry = ((Incoming_Address[49:29]) & Address_Mask[49:29]`

50

〕) = Address Match[49:29])である。一実施形態では、セルマップ900における各エントリ904は、Address Match[49:29]の特定の値に関連付けられ、表1に列挙される6番目の項目のようなヒット式が、ヒットが識別されるまで、セルマップ900における各エントリ904について実行される。変数Hit_for_that_entryは、(Incoming_Address[49:29]&Address_Mask[49:29])とAddress_Match[49:29]の比較に応じて、真の論理値かあるいは偽の論理値のいずれかを含むことになる。(Incoming_Address[49:29]&Address_Mask[49:29])の値とAddress_Match[49:29]の値が等しくない場合、Hit_for_that_entryは、偽の論理値になり、マッチしないエントリであることを示す。(Incoming_Address[49:29]&Address_Mask[49:29])の値とAddress_Match[49:29]の値が等しい場合、Hit_for_that_entryは、真の論理値になり、マッチするエントリであることを示す。

【0053】

モジュールIDテーブル912の各エントリ904の場合、チャンク開始テーブル914に対応するエントリ904がある。ヒットがエントリ904に対して生成される場合、モジュールIDテーブルエントリからのモジュールID値916が出力され、対応するチャンク開始テーブルエントリからチャンク開始番号918が出力される。一実施形態では、チャンク開始番号918は、モジュールID値916によって識別されるメモリ内のメモリロケーションを識別するための1/2GBの倍数である。エントリ904内の適切なモジュールID値916およびチャンク開始番号918を識別するための式は、表1の7番目および8番目の項目に列挙される。

【0054】

表1に列挙される7番目の項目は、Physical_destination_module=Module_id_table_in_entry[Incoming_Address[9:6]]である。この項目が示すように、入力アドレス902のビット6~9を使用して、モジュールIDテーブル912でマッチするエントリ904における16個のエントリ項目910の1つを識別する。一実施形態では、入力アドレス902のビット6~9は第3のアドレス部分902Cと呼ばれる。識別されたエントリ項目910からのモジュールID値は、変数Physical_destination_moduleに格納される。64ウェイインタリーブエントリ904を有するモジュールIDテーブル912の場合、モジュールIDテーブルエントリ904にインデックスを付ける式は、Physical_destination_module=Module_id_table_in_entry[Incoming_Address[11:6]]である。この場合、第3のアドレス部分902Cはアドレスビット6~11を含み、これらのアドレスビットを使用してモジュールIDテーブルエントリ904にインデックスを付ける。

【0055】

表1に列挙される8番目の項目は、Chunk_start=Chunk_start_table_in_entry[Incoming_Address[9:6]]である。この項目が示すように、入力アドレス902の第3のアドレス部分902Cを使用して、チャンク開始テーブル914でマッチするエントリ904における16個のエントリ項目910の1つを識別する。識別されたエントリ項目910からのチャンク開始番号が変数chunk_startに格納される。64ウェイインタリーブエントリ904を有するチャンク開始テーブル914の場合には、チャンク開始テーブルエントリ904にインデックスを付けるための式は、Chunk_start=Chunk_start_table_in_entry[Incoming_Address[11:6]]である。この場合、第3のアドレス部分902Cはアドレスビット6~11を含み、これらのアドレスビットをチャンク開始テーブルエントリ904へのインデックス付けに使用する。上述したように、一実施形態では、特定のメモリロケーションを識別するために、チャンク

10

20

30

40

50

開始値をセルアドレス式（たとえば、式III）で使用する。

【0056】

セルマップ900等のセルマップを使用してI/O仮想化を達成するため、メモリに使用されるエントリ904とI/Oに使用されるエントリ904とを区別する機構が設けられる。また、I/Oタイプエントリ904の場合、モジュールIDテーブル912へのインデックス付けに使用する種々のアドレスビットの組の選択に複数のオプションを提供することができる。したがって、メモリタイプエントリとI/Oタイプエントリとを区別するために、かつI/Oに追加のインデックスオプションを提供するために、追加の状態がセルマップ900に設けられる。一実施形態では、セルマップ900がチャンク開始テーブル914を含む場合、メモリタイプエントリ904のみが関連するエントリをチャンク開始テーブル914に含み、チャンク番号はI/Oタイプエントリ904で使用されない。

10

【0057】

一実施形態では、セルマップ900におけるエントリ904は、1ビットのエントリタイプ識別子906を含む。本発明の一形態では、エントリタイプ識別子906の値が0である場合、エントリ904はメモリタイプエントリであり、エントリタイプ識別子906の値が1の場合、エントリ904はI/Oタイプエントリである。また、一実施形態では、エントリ904は2ビットのインデックス選択識別子908を含む。インデックス選択識別子908の2ビットは、可能な4つの異なる値を提供し、これらの値を使用して、I/Oテーブルエントリ904についてモジュールIDテーブル912にインデックスを付けるためのアドレスビットの組を選択する。

20

【0058】

セルマップ900におけるメモリタイプエントリ904の場合、ヒットロジック、モジュールID識別、およびチャンク開始番号識別は、上述したものと同一である。具体的には、表1の6番目の項目に示すように、 $Hit_for_that_entry = ((Incoming_Address[49:29]) \& Address_Mask[49:29]) == Address_Match[49:29])$ である。よって、入力アドレス902のビット29~49（すなわち、第1のアドレス部分902A）を使用して、セルマップ900におけるマッチするエントリ904を識別する。また、表1の7番目および8番目の項目に示すように、入力アドレス902のビット6~9（すなわち、第3のアドレス部分902C）を使用して、モジュールIDテーブル912におけるメモリタイプエントリ904およびチャンク開始テーブル914におけるチャンク開始エントリ904にインデックスを付ける。

30

【0059】

一実施形態では、I/Oタイプエントリ904の場合、ヒットロジックはメモリタイプエントリ904の場合に使用したものと同一であるが、より少ない数のアドレスビットが比較される。本発明の一形態では、これは、 $Address_Match$ レジスタおよび $Address_Mask$ レジスタにおいてより多くのビットをマスクすることによって達成される。また、I/Oタイプエントリ904の場合、モジュールIDテーブル912へのインデックスは、メモリタイプエントリ904の場合とは別様に選択される。第2のアドレス部分902Bと呼ぶ、I/Oタイプエントリ904にインデックスを付けるために使用される入力アドレスビットの組は、そのエントリ904のインデックス選択識別子908に基づいて選択される。以下の表2は、本発明の一実施形態によるインデックス選択識別子908の値およびインデックス付けに使用される対応する入力アドレスビットを示す。

40

【0060】

【表2】

Index Select bit values	Address bits for indexing
00	Incoming_address[31:28]// Allows 256MB per IO module
01	Incoming_address[35:32]// Allows 4GB per IO module
10	Incoming address[37:34]// Allows 16GB per IO module
11	Incoming Address[39:36]// Allows 64GB per IO module

10

【 0 0 6 1 】

ヒットが決定された（すなわち、セルマップ 9 0 0 におけるエン트리 9 0 4 が第 1 のアドレス部分 9 0 2 に基づいて識別された）後、識別されたエン트리 9 0 4 内の特定のエン트리項目 9 1 0 がインデックス値に基づいて選択される。以下の表 3 は、本発明の一実施形態によるモジュール ID テーブル 9 1 2 におけるエン트리 9 0 4 にインデックスを付けるための擬似コードを含む。

20

【 0 0 6 2 】

【 表 3 】

```

Switch(Index_select)
Case 00: index_module_table_io = Incoming_address[31:28];
        break
Case 01: index_module_table_io = Incoming_address[35:32];
        break
Case 10: index_module_table_io = Incoming_address[37:34];
        break
Case 11: index_module_table_io = Incoming_address[39:36];
        break
endofswitch
index_module_table_mem = Incoming Address[9:6]
switch(Entry_type)
Case MEM: index_module_table = index_module_table_mem
Case IO: index_module_table = index_module_table_io
endofswitch
Physical Destination Module(type) =
        Module_id_table_in_entry[index_module_table]

```

30

40

【 0 0 6 3 】

最初の「switch」コードセグメントは、マッチするエン트리 9 0 4 についてインデックス選択識別子 9 0 8 の値に基づいて index_module_table_io に値を割り当てる。次に、入力アドレスのビット 6 ~ 9（すなわち、第 3 のアドレス部分 9 0 2 C）に基づいて index_module_table_mem に値を割り当てる。2 番目の「switch」コードセグメントは、マッチするエン트리 9 0 4 のエン트리タイプ 9 0 6 に基づいて index_module_table に値を割り当てる。エン트리 9 0 4 がメモリ（MEM）タイプエン트리である場合、index_module_table には index_module_table_mem の値が割り当てられる。エントリが I/O タイプエン트리である場合、index_module_table には

50

`index__module__table__io`の値が割り当てられる。最後に、`index__module__table`に割り当てられた値を、マッチするエントリ904（すなわち、`Module__id__table__in__entry`）のインデックスとして使用して、エントリ904における16個のエントリ項目910の1つを識別する。識別されたエントリ項目904は、変数「Physical Destination Module」に割り当てられるモジュールを識別するための識別情報を含む。メモリアイプエントリ904の場合、対応するエントリ904からのチャンク開始値およびチャンク開始テーブル914におけるエントリ項目910もまた上述のように識別される。

【0064】

よって、セルマップエントリ904のタイプに応じて、適切なモジュール情報が抽出および使用される。代替の実施形態では、複数のエントリ904を連結して、より多数のモジュールを仮想化することができる。

【0065】

本発明の一実施形態は、セルマップ900を使用してI/Oモジュール170の仮想化およびメモリアイプを提供する。本発明の一形態では、I/Oモジュール170は、周辺コンポーネント相互接続（PCI）デバイス等の複数のI/Oカードまたはデバイスを制御するようにそれぞれ構成されたI/Oコントローラである。したがって、入力アドレス902が第1のI/Oモジュールに向けられ、かつセルマップ900を使用してアクセスを第2のI/Oモジュールにリダイレクトされる場合、第2のI/Oモジュール下のI/Oデバイスは、ソフトウェアからは第1のI/Oモジュール下のI/Oデバイスと同じように見えるはずである。代替の実施形態では、仮想化をI/Oカードまたはデバイスのレベルにまで拡張することができる。

【0066】

本発明の一形態は、同じセルマップインフラストラクチャをメモリアイプおよびI/O仮想化の双方に使用することにより、メモリアイプ化およびI/O仮想化に別個の構造を設計する必要性をなくす。本発明の一実施形態では、仮想化することのできるモジュールの数に制限がない。本発明の一形態は、ソフトウェア介入なしで、または最小限のサポートでI/Oモジュール170を変更可能なシステムを構築できるようにする。一実施形態では、本発明は、I/Oの仮想化において、従来提供されているシステムよりも高い柔軟性を提供する。また、本発明の一形態では、単一のセルマップエントリ904を使用して複数のI/Oモジュール170を仮想化することができ、またセルマップエントリ904をメモリ目的とI/O目的とで交換して使用することができる。この発明は、例として次のような実施形態を含む。

【0067】

（1） 連続した論理アドレス空間を使用して、複数のメモリ（130、135、140、145）にインタリーブ方式でアクセスし、複数の入出力モジュール（170）にアクセスする方法であって、
 複数のエントリ（904）を含む少なくとも1つのマップテーブル（900）を設けることであって、前記エントリ（904）はそれぞれエントリタイプ識別子（906）および複数のエントリ項目（910）を含み、前記エントリ項目（910）はそれぞれモジュール識別子を含み、前記エントリ（904）はそれぞれメモリアイプエントリおよび入出力タイプエントリ的一方であり、
 複数のアドレスビット（902A～902C）を含む第1の論理アドレス（902）を受信することと、
 前記アドレスビットの第1の組に基づいて、前記少なくとも1つのマップテーブルにおけるエントリを識別することと、
 前記識別されたエントリの前記エントリタイプ識別子に基づいて、前記識別されたエントリのタイプを決定することと、
 前記エントリタイプ識別子が入出力タイプエントリを示す場合、前記アドレスビットの第2の組に基づいて前記識別されたエントリにおけるエントリ項目を識別することと、

10

20

30

40

50

前記エントリタイプ識別子がメモリタイプエントリを示す場合、前記アドレスビットの第3の組に基づいて前記識別されたエントリにおけるエントリ項目を識別することと、前記識別されたエントリ項目の前記モジュール識別子によって識別されたモジュールにアクセスすることとを含む方法。

【0068】

(2) 前記少なくとも1つのマップテーブルにおける各入出力タイプエントリは、インデックス選択識別子(908)をさらに含み、前記識別されたエントリの前記インデックス選択識別子に基づいて、前記第2のアドレスビットの組に使用するアドレスビットを識別することをさらに含む(1)記載の方法。

10

【0069】

(3) 前記インデックス選択識別子はそれぞれ、複数のインデックス値の1つであり、前記インデックス値はそれぞれアドレスブロックサイズに対応する(2)記載の方法。

【0070】

(4) 前記第1のアドレスビットの組は、前記第2のアドレスビットの組よりも上位のビットを含み、前記第2のアドレスビットの組は、前記第3のアドレスビットの組よりも上位のビットを含む(1)記載の方法。

【0071】

(5) 前記少なくとも1つのマップテーブルに複数のメモリオフセット値(914)を格納することと、前記第1の論理アドレスに基づいて前記メモリオフセット値(914)の1つを識別することとをさらに含み、前記エントリタイプ識別子がメモリタイプエントリを示す場合、前記識別されたエントリ項目の前記モジュール識別子によって識別される前記モジュールは、前記識別されたメモリオフセット値に少なくとも部分的に基づいてメモリロケーションにおいてアクセスされる(1)記載の方法。

20

【0072】

(6) マルチビットマスク値を設けることと、複数のマルチビット整合値を設けることと、前記マルチビットマスク値を使用して前記第1の論理アドレスから前記第1のアドレスビットの組を抽出することと、該抽出された第1のアドレスビットの組を前記複数のマルチビット整合値と比較してマッチングを識別することとをさらに含む(1)記載の方法。

30

【0073】

(7) 前記メモリはそれぞれ少なくとも1つのメモリセグメントを含み、前記メモリセグメントはグループに編成され、各グループの前記メモリセグメントは均等なサイズを有し、また前記少なくとも1つのマップテーブルにおける各メモリタイプエントリは、前記メモリセグメントグループの1つに対応する(1)記載の方法。

【0074】

40

(8) 連続した論理アドレス空間を複数のモジュールにマッピングする方法であって、前記複数のモジュールはメモリ(130、135、140、145)および入出力モジュール(170)を含み、前記論理アドレス空間における各論理アドレス(902)は第1、第2、および第3のアドレス部分(902A~902C)を含み、複数のエントリ(904)を含むマップテーブル(900)を設けることであって、前記エントリ(904)はそれぞれエントリタイプ識別子(906)および複数のエントリ項目(910)を含み、前記エントリ(904)はそれぞれメモリタイプエントリおよび入出力タイプエントリ的一方であり、前記各エントリ項目(910)は前記複数のモジュールの1つを識別するモジュール識別子を含み、論理アドレスの組を前記エントリのそれぞれに関連付けることであって、個々のエントリ

50

それぞれに関連付けられる前記論理アドレスの組は、前記第1のアドレス部分について共通する値を含み、前記第1のアドレス部分についての前記共通の値は前記エントリそれぞれごとに異なり、

前記エントリに関連する前記論理アドレスの組の前記第2および前記第3のアドレス部分に基づいて各エントリ内のエントリ項目にインデックスを付けることであって、インデックス付けに使用される前記アドレス部分の選択は、前記エントリの前記エントリタイプ識別子に基づく、

を含む方法。

【0075】

(9) 連続した論理アドレス空間を使用して複数のモジュールへのアクセスを提供するシステム(100)であって、前記モジュールはメモリ(130、135、140、145)および入出力モジュール(170)を含み、

複数のエントリ(904)を含む少なくとも1つのマップテーブル(900)であって、前記エントリ(904)はそれぞれエントリタイプ識別子(906)および複数のエントリ項目(910)を含み、前記エントリ(904)はそれぞれメモリタイプエントリおよび入出力タイプエントリ的一方であり、前記エントリ項目(910)はそれぞれ複数のモジュールの1つを識別する、少なくとも1つのマップテーブル(900)と、

論理アドレスを受信するコントローラ(175)であって、受信した論理アドレス(902)の第1の部分に基づいて前記少なくとも1つのマップテーブルにおけるエントリを識別し、該識別されたエントリの前記エントリタイプ識別子および前記受信した論理アドレスの第2の部分に基づいて前記識別されたエントリにおけるエントリ項目を選択し、該選択されたエントリ項目によって識別されるモジュールに基づいてモジュール識別情報を出力するように構成されるコントローラ(175)とを備えるシステム。

【0076】

(10) 前記第2の部分のロケーションは、前記識別されたエントリのタイプに基づいて、前記受信した論理アドレス内で変化する(9)記載のシステム。

【0077】

好ましい実施形態の説明を目的として、本発明の特定の実施形態を本明細書に図示し説明したが、本発明の範囲から逸脱することなく図示し説明した特定の実施形態を多種多様な代替および/または同等の実施で置き換えてもよいことが当業者には理解されよう。化学、機械、電気機械、電気、およびコンピュータの分野における当業者は、本発明が非常に広範囲の実施形態において実施されうることをたやすく理解しよう。本願は、本明細書に述べた好ましい実施形態のあらゆる改変または変形を網羅するものである。したがって、本発明は特許請求の範囲およびその等価物によってのみ制限されるものと明らかに意図される。

【図面の簡単な説明】

【図1】4個のセルおよび1個のクロスバーを含むノードを示すブロック図である。

【図2】メモリが4個のセルに分散する分散メモリシステムを示すブロック図である。

【図3】4ウェイインタリーブおよび8ウェイインタリーブを示すテーブルである。

【図4】3ウェイインタリーブを示すテーブルである。

【図5】シングルキャッシュラインインタリーブの64ウェイインタリーブドセルマップエントリを示すブロック図である。


【図6】インタリーブグループの間での顕著な特徴を識別するチャートである。

【図7】2のべき乗ではないメモリ量を含むセルにわたるインタリーブのブロック図である。


【図8】3個のセルにわたるインタリーブのブロック図である。

【図9】本発明の一実施形態によるメモリインタリーブおよびI/O仮想化を提供するセルマップの図である。

【図 1】



【図 2】




【図 3】

000	001	010	011	100	101	110	111
0	1	2	3	0	1	2	3
0	1	2	3	4	5	6	7

【図 4】

000	001	010	011	100	101	110	111
0	1	2	0	1	2	0	1
2	0	1	2	0	1	2	0
1	2	0	1	2	0	1	2


【図 5】




【図 6】

0000	605
0001	
0010	
0011	
0100	610
0101	
0110	
0111	
1000	615
1001	
1010	
1011	
1100	620
1101	
1110	
1111	


【図 7】



【図 8】



【図 9】



フロントページの続き

(72)発明者 アシシュ・ガプタ

アメリカ合衆国 9 5 1 2 9 カリフォルニア州サン・ノゼ、オラ・ストリート 5 6 3 7

(72)発明者 デベンドラ・ダス・シャーマ

アメリカ合衆国 9 5 0 5 0 カリフォルニア州サンタ・クララ、アカシア・コート 2 0 4 3

審査官 高 橋 正 徳

(56)参考文献 特開平 0 8 - 1 0 1 7 9 2 (J P , A)

特開昭 6 2 - 1 3 1 3 5 1 (J P , A)

国際公開第 9 9 / 0 2 4 9 0 6 (W O , A 1)

特開平 0 8 - 1 0 1 8 0 2 (J P , A)

特開平 0 5 - 1 1 3 9 3 0 (J P , A)

特開平 1 0 - 3 0 1 8 4 2 (J P , A)

特開平 0 4 - 1 9 1 9 4 3 (J P , A)

特開 2 0 0 0 - 3 3 0 8 6 5 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G06F 12/00-12/06,

G06F 13/14,

G06F 15/167