

(12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION EN MATIÈRE DE BREVETS (PCT)

(19) Organisation Mondiale de la
Propriété Intellectuelle
Bureau international



(43) Date de la publication internationale
4 février 2016 (04.02.2016)

WIPO | PCT

(10) Numéro de publication internationale
WO 2016/016554 A1

(51) Classification internationale des brevets :
H01L 29/49 (2006.01) H01L 29/786 (2006.01)

(21) Numéro de la demande internationale :
PCT/FR2015/052042

(22) Date de dépôt international :
23 juillet 2015 (23.07.2015)

(25) Langue de dépôt : français

(26) Langue de publication : français

(30) Données relatives à la priorité :
14/57328 29 juillet 2014 (29.07.2014) FR

(71) Déposant : COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES [FR/FR]; Bâtiment Le Ponant D -, 25, Rue Leblanc, F-75015 Paris (FR).

(72) Inventeurs : BENWADIH, Mohammed; 5 Avenue du Général de Gaulle, F-94500 Champigny-sur-marne (FR).
COPPARD, Romain; 22 Rue du Lavoisier de Criel, F-38500 Voiron (FR).

(74) Mandataire : CABINET BEAUMONT; 1, Rue Champollion, F-38000 Grenoble (FR).

(81) États désignés (sauf indication contraire, pour tout titre de protection nationale disponible) : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) États désignés (sauf indication contraire, pour tout titre de protection régionale disponible) : ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), eurasien (AM, AZ, BY, KG, KZ, RU, TJ, TM), européen (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

Publiée :

— avec rapport de recherche internationale (Art. 21(3))

(54) Title : ELECTRONIC DEVICE AND PRODUCTION METHOD THEREOF

(54) Titre : DISPOSITIF ELECTRONIQUE ET SON PROCEDE DE FABRICATION




Fig 1

(57) Abstract : The invention relates to an electronic device (10) comprising at least a first portion (18) comprising a metal oxide that is in contact with a second portion (16) comprising said metal oxide, the first portion being semiconducting and the second portion being electrically insulating.

(57) Abrégé : L'invention concerne un dispositif électronique (10) comprenant au moins une première portion (18) à base d'un oxyde métallique au contact d'une deuxième portion (16) à base dudit oxyde métallique, la première portion étant semiconductrice et la deuxième portion étant isolante électriquement.



WO 2016/016554 A1

DISPOSITIF ELECTRONIQUE ET SON PROCEDE DE FABRICATION

La présente demande de brevet revendique la priorité de la demande de brevet français FR14/57328 qui sera considérée comme faisant partie intégrante de la présente description.

Domaine

5 La présente demande concerne un dispositif électronique et son procédé de fabrication.

Exposé de l'art antérieur

Certains composants électroniques d'un dispositif électronique comprennent une portion semiconductrice en contact avec
10 une portion isolante. Un exemple d'un tel composant électronique correspond à un transistor à effet de champ dans lequel la portion isolante correspond à l'isolant de grille et dans lequel le canal est formé dans la portion semiconductrice. Un autre exemple de composant électronique correspond à une capacité métal-isolant-
15 semiconducteur. Un autre exemple de composant électronique correspond à des pistes en matériau semiconducteur isolées latéralement les unes des autres par un matériau isolant.

Certaines propriétés du dispositif électronique peuvent dépendre de l'état de l'interface entre la portion semiconductrice
20 et la portion isolante. Il est généralement souhaitable que l'interface entre la portion semiconductrice et la portion isolante ait le moins de défauts possible.

Lorsque le procédé de fabrication du dispositif électronique est un procédé par voie sèche, la portion semiconductrice et la portion isolante peuvent être réalisées par dépôt physique en phase vapeur ou PVD (sigle anglais pour Physical Vapor
5 Deposition) ou par dépôt chimique en phase vapeur ou CVD (sigle anglais pour Chemical Vapor Deposition). Ces procédés nécessitent l'utilisation d'un réacteur dans lequel un vide partiel est réalisé. Une interface de bonne qualité peut généralement être obtenue entre la portion isolante et la portion semiconductrice.

10 La réalisation de dispositifs électroniques par des procédés par voie humide, notamment par des procédés sol-gel, ne nécessite pas l'utilisation d'un réacteur et permet de façon avantageuse de réaliser des structures de grandes dimensions. De plus, les procédés sol-gel peuvent être mis en oeuvre à la pression
15 atmosphérique et permettent de commander avec précision la composition des couches obtenues.

Un inconvénient des procédés de fabrication par voie humide est que les interfaces entre la portion isolante et la portion semiconductrice peuvent comprendre un nombre important de
20 défauts.

Résumé

Un objet d'un mode de réalisation vise à pallier tout ou partie des inconvénients des dispositifs électroniques comprenant une portion semiconductrice et une portion isolante et
25 de leurs procédés de fabrication décrits précédemment.

Un autre objet d'un mode de réalisation est que la portion semiconductrice et la portion isolante sont réalisées par des procédés de fabrication par voie humide.

Un autre objet d'un mode de réalisation est que
30 l'interface entre la portion semiconductrice et la portion isolante comprend peu de défauts.

Ainsi, un mode de réalisation prévoit un dispositif électronique comprenant au moins une première portion à base d'un oxyde métallique au contact d'une deuxième portion à base dudit

oxyde métallique, la première portion étant semiconductrice et la deuxième portion étant isolante électriquement.

Selon un mode de réalisation, l'oxyde métallique est choisi parmi le groupe comprenant l'oxyde de zinc (ZnO), l'oxyde d'indium (In_2O_3), l'oxyde d'indium et de zinc (In-Zn-O), les oxydes In-X-Zn-O où X est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), l'étain (Sn), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni) et les oxydes Sn-X-Zn-O où X est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni).

Selon un mode de réalisation, le dispositif comprend, sur un substrat, un empilement de la première portion et de la deuxième portion.

Selon un mode de réalisation, la première portion et la deuxième portion sont au contact d'un substrat.

Selon un mode de réalisation, le dispositif comprend un transistor à effet de champ comprenant un isolant de grille correspondant à la deuxième portion et une région de canal formée dans la première portion.

Selon un mode de réalisation, le dispositif comprend une capacité MIS comprenant des première et deuxième électrodes séparées par une portion diélectrique, la première portion correspondant à la première électrode ou à la deuxième électrode et la deuxième portion correspondant à la portion diélectrique.

Un mode de réalisation prévoit également un procédé de fabrication d'un dispositif électronique comprenant la formation d'au moins une première portion et d'une deuxième portion d'un oxyde métallique par un procédé sol-gel, le chauffage de la première portion à une température supérieure à une première température de façon que la première portion devienne semiconductrice et le chauffage de la deuxième portion à une tempé-

rature inférieure à une deuxième température, la deuxième température étant strictement inférieure à la première température, de façon que la deuxième portion devienne isolante électriquement.

Selon un mode de réalisation, le procédé comprend les
5 étapes suivantes :

(a) formation de la deuxième portion par un procédé sol-gel et chauffage de la deuxième portion à une température inférieure à la deuxième température ; et

(a) formation de la première portion par un procédé
10 sol-gel et chauffage de la première portion à une température supérieure à la première température.

Selon un mode de réalisation, le procédé comprend les étapes suivantes :

formation d'une couche dudit oxyde métallique par un
15 procédé sol-gel ;

chauffage local de ladite couche à une température supérieure à la première température pour former la première portion ; et

chauffage de la couche à une température inférieure à
20 la deuxième température pour former la deuxième portion.

Selon un mode de réalisation, l'étape de chauffage local est réalisée par laser ou rayonnement ultraviolet.

Selon un mode de réalisation, l'oxyde métallique est choisi parmi le groupe comprenant l'oxyde de zinc (ZnO), l'oxyde
25 d'indium (In_2O_3), l'oxyde d'indium et de zinc (In-Zn-O), les oxydes In-X-Zn-O où X est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), l'étain (Sn), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni) et les oxydes Sn-X-Zn-O où X
30 est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni).

Brève description des dessins

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

les figures 1 et 2 sont des vues en coupe de modes de réalisation de transistors à effet de champ ;

la figure 3 est une vue en coupe d'un mode de réalisation d'une capacité métal-isolant-semiconducteur ;

la figure 4 est une vue en coupe d'un mode de réalisation de pistes semiconductrices isolées latéralement ;

les figures 5A à 5C sont des vues en coupe de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du transistor à effet de champ représenté en figure 1 ;

la figure 6 représente des courbes d'évolution du courant de drain en fonction de la tension de grille de transistors à effet de champ formés selon le mode de réalisation de procédé de fabrication illustré aux figures 5A à 5C pour différentes températures de séchage de la couche semiconductrice ;

la figure 7 représente une courbe d'évolution de la mobilité des électrons en fonction de la température de la couche semiconductrice formée selon le mode de réalisation de procédé de fabrication illustré aux figures 5A à 5C pour différentes températures de séchage de la couche semiconductrice ; et

les figures 8A à 8C sont des vues en coupe de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif électronique représenté en figure 4.

Description détaillée

Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la suite de la description, les expressions "sensiblement", "environ" et "approximativement" signifient "à 10 % près". En outre, on entend

par "couche principalement constituée d'un matériau" ou "couche à base d'un matériau" qu'une couche comporte une proportion supérieure ou égale à 95 % dudit matériau, cette proportion étant préférentiellement supérieure à 99 %.

5 Dans la suite de la description, on appelle matériau isolant électriquement un matériau dont la résistivité est supérieure à $10^5 \Omega.m$ et on appelle matériau semiconducteur un matériau dont la résistivité électrique est comprise entre et $0,1 \Omega.m$ et $10^3 \Omega.m$.

10 Le procédé sol-gel est un procédé de fabrication d'un polymère inorganique comprenant une succession de réactions d'hydrolyse et de condensation, à température modérée (en général entre $20^\circ C$ et $150^\circ C$), pour obtenir des réseaux d'oxydes. La formation du réseau d'oxydes a lieu en solution. Les réactions
15 chimiques à la base du procédé sont déclenchées lorsque des précurseurs sont mis en présence d'eau : l'hydrolyse des précurseurs intervient tout d'abord, puis la condensation des produits hydrolysés conduit à la gélification du système. Avant la gélification, la solution colloïdale de particules (1 à
20 1 000 nanomètres de diamètre), dans laquelle se déroulent les réactions d'hydrolyse et de condensation, est appelée sol.

Selon un mode de réalisation d'un procédé de fabrication d'un dispositif électronique comprenant une portion isolante en contact avec une portion semiconductrice, la portion isolante et
25 la portion semiconductrice sont réalisées à base d'un même oxyde métallique obtenu selon un procédé sol-gel. Le caractère isolant ou semiconducteur est obtenu en modifiant les conditions de séchage des portions d'oxyde métallique et notamment la température de séchage. En effet, les inventeurs ont mis en
30 évidence que, pour obtenir une portion semiconductrice, l'étape de séchage est réalisée à une température supérieure à une première température de seuil et que, pour obtenir une portion isolante, l'étape de séchage est réalisée à une température inférieure à une deuxième température de seuil strictement inférieure

à la première température de seuil. Comme la portion semiconductrice et la portion isolante sont à base du même oxyde métallique, l'interface entre la portion semiconductrice et la portion isolante présente alors peu de défauts.

5 Les figures 1 à 4 illustrent des modes de réalisation de dispositifs électroniques pour lesquels le mode de réalisation du procédé de fabrication décrit précédemment peut être mis en oeuvre.

10 La figure 1 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 10 comprenant un transistor à effet de champ dit « à grille basse ». Le dispositif électronique 10 comprend du bas vers le haut :

un substrat 12 ;

une portion conductrice 14 sur le substrat 12 ;

15 une couche isolante 16 recouvrant la portion conductrice 14 et le substrat 12 ;

une couche semiconductrice 18 recouvrant la couche isolante 16 ; et

20 des portions conductrices 20, 22 sur la couche semiconductrice 18.

La portion conductrice 14 forme la grille du transistor. La couche isolante 16 correspond à la grille du transistor. Les portions conductrices 20 et 22 forment les contacts de drain et de source du transistor. Le canal du transistor est formé dans la
25 couche semiconductrice 18.

L'épaisseur du substrat 12 peut être comprise entre 5 μm et 1000 μm . Le substrat 12 peut être un substrat rigide ou un substrat flexible. Un exemple de substrat rigide comprend un substrat en silicium, en germanium ou en verre. De préférence, le
30 substrat 12 est un film flexible. Un exemple de substrat flexible comprend un film en PEN (polyéthylène naphthalate), PET (polyéthylène téréphtalate), PI (polyimide) ou PEEK (polyétheréthercétone). Le substrat 12 peut avoir une épaisseur de 10 μm à 300 μm et présenter un comportement flexible, c'est-à-dire que le substrat 12 peut,

sous l'action d'une force extérieure, se déformer, notamment se plier, sans se casser ou se déchirer.

Les portions conductrices 14, 20, 22 peuvent avoir une épaisseur comprise entre 20 nm et 100 nm. Elles peuvent être réalisées en oxyde d'étain et d'aluminium, en un matériau métallique, notamment en argent, en or, en nickel, en palladium, en platine, en aluminium ou un alliage ou un mélange d'au moins deux des matériaux, en un polymère conducteur, par exemple du PEDOT : PSS (le poly(3,4-éthylènedioxythiophène) : poly(styrène sulfonate)).

La couche isolante 16 a une épaisseur comprise entre 100 nm et 500 nm.

La couche semiconductrice 18 a une épaisseur comprise entre 5 nm et 40 nm.

La couche isolante 16 et la couche semiconductrice 18 sont à base d'un même oxyde métallique. La couche isolante 16 et la couche semiconductrice 18 sont à base d'un oxyde métallique susceptible d'avoir un comportement semiconducteur. Des exemples de tels oxydes métalliques sont :

l'oxyde de zinc (ZnO) ;

l'oxyde d'indium (In_2O_3) ;

l'oxyde d'indium et de zinc (In-Zn-O) ;

les oxydes In-X-Zn-O où X est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), l'étain (Sn), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni) ; et

les oxydes Sn-X-Zn-O où X est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni).

La figure 2 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 30 comprenant un transistor à effet de champ dit « à grille haute ». Le dispositif électronique 10 comprend du bas vers le haut :

un substrat 32 ;

des portions conductrices 34, 36 sur le substrat 32 ;

une couche semiconductrice 38 recouvrant les portions conductrices 34, 36 et le substrat 32 ;

une couche isolante 40 recouvrant la couche semiconductrice 38 ; et

5 une portion conductrice 42 sur la couche isolante 40.

Le substrat 32, les portions conductrices 34, 36, 42, la couche semiconductrice 38 et la couche isolante 40 peuvent avoir les mêmes caractéristiques, notamment les mêmes compositions, que celles décrites précédemment respectivement pour le
10 substrat 12, les portions conductrices 20, 22, 14, la couche semiconductrice 18 et la couche isolante 16.

La figure 3 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 50 comprenant une capacité MIS. Le dispositif électronique 50 comprend du bas vers le haut :

15 un substrat 52 ;

une couche semiconductrice 54 recouvrant le substrat 52 ;

une couche isolante 56 recouvrant la couche semiconductrice 54 ; et

20 une portion conductrice 58 recouvrant la couche isolante 56.

Le substrat 52, la portion conductrice 58, la couche semiconductrice 54 et la couche isolante 56 peuvent avoir les mêmes caractéristiques, notamment les mêmes compositions, que celles décrites précédemment respectivement pour le substrat 12,
25 la portion conductrice 14, la couche semiconductrice 18 et la couche isolante 16.

La figure 4 est une vue en coupe d'un mode de réalisation d'un dispositif électronique 60 comprenant du bas vers le haut :

un substrat 62 ;

30 des portions semiconductrices 64 reposant sur le substrat 62 ; et

des portions isolantes 66 reposant sur le substrat et s'étendant entre les portions semiconductrices 64.

Le substrat 62, chaque portion semiconductrice 64 et chaque portion isolante 66 peuvent avoir les mêmes caractéristiques, notamment les mêmes compositions, que celles décrites précédemment respectivement pour le substrat 12, la couche semiconductrice 18 et la couche isolante 16.

Les figures 5A à 5C illustrent des étapes successives d'un mode de réalisation d'un procédé de fabrication du transistor à effet de champ représenté en figure 1.

La figure 5A représente la structure obtenue après la formation de la portion conductrice 14 sur le substrat 12. La portion conductrice 14 peut être déposée par sérigraphie ou par jet d'encre.

La figure 5B représente la structure obtenue après la formation de la couche isolante 16 mettant en oeuvre un procédé sol-gel.

La formation de la couche isolante 16 peut comprendre une étape de préparation d'un sol contenant l'oxyde métallique composant la couche 16, une étape de dépôt du sol et une étape de séchage du gel.

L'étape de préparation du sol peut comprendre la préparation d'une solution comprenant des précurseurs de l'oxyde métallique. Les précurseurs peuvent être des alcoxydes métalliques et/ou des sels métalliques.

A titre d'exemple, dans le cas où l'oxyde métallique est le IGZO, le précurseur du zinc peut être le dihydrate d'acétate de zinc ($\text{Zn}(\text{CH}_3\text{COO})_2 \cdot 2\text{H}_2\text{O}$), le précurseur du gallium peut être le nitrate de gallium hydraté ($\text{Ga}(\text{NO}_3)_3 \cdot x\text{H}_2\text{O}$) et le précurseur de l'indium peut être l'acétate d'indium hydraté ($\text{In}(\text{CH}_3\text{COO})_3 \cdot \text{H}_2\text{O}$), ces précurseurs pouvant se présenter sous la forme de poudres. Les précurseurs sont ajoutés à un solvant de façon à former le sol. Le sol peut, en outre, comprendre un agent dispersant. Les réactions d'hydrolyse des précurseurs et de condensation des composés hydrolysés conduisent à la formation d'un réseau tridimensionnel de l'oxyde métallique. On observe une augmentation de la viscosité du sol jusqu'à l'obtention du gel. De préférence,

l'étape de formation de la couche 16 est réalisée avant l'obtention du gel, lorsque le sol a la viscosité souhaitée. Selon un mode de réalisation, le gel est translucide et ne comprend pas d'agglomérats visibles à l'oeil nu.

5 Selon un mode de réalisation, l'étape de préparation du sol peut être effectuée à une température comprise entre 20°C et 100°C.

Le procédé de formation de la couche 16 peut correspondre à un procédé dit additif, par exemple par impression directe du
10 sol aux emplacements souhaités, par exemple par impression par jet d'encre, héliographie, sérigraphie, flexographie, revêtement par pulvérisation (en anglais spray coating) ou dépôt de gouttes (en anglais drop-casting). Le procédé de formation de la couche 16 peut correspondre à un procédé dit soustractif, dans lequel le
15 sol est déposé sur la totalité de la structure et dans lequel les portions non utilisées sont ensuite retirées, par exemple par photolithographie ou ablation laser. Selon le matériau considéré, le dépôt sur la totalité de la structure peut être réalisé par dépôt à la tournette, revêtement par pulvérisation, héliographie,
20 revêtement par filière (en anglais slot-die coating), revêtement à la lame (en anglais blade-coating), flexographie ou sérigraphie.

L'étape de séchage est réalisée à une température inférieure à une deuxième température de seuil au-dessous de laquelle un matériau isolant électriquement est obtenu. A titre
25 d'exemple, pour du IGZO, la deuxième température de seuil est de l'ordre de 350°C et l'étape de séchage est réalisée à une température comprise entre 200°C et 350°C, de préférence entre 250°C et 350°C. La durée du séchage peut varier de 4 minutes à 1 heure. Le séchage peut être réalisé dans un four à l'atmosphère
30 ambiante.

Les inventeurs ont mis en évidence que pour une telle température de séchage, le matériau à base d'oxyde métallique finalement obtenu est un isolant électrique. Une explication serait que, en raison de la température peu élevée du séchage, le
35 gel se désorganise par la migration d'espèces chimiques. En outre,

certains éléments, issus des précurseurs, peuvent être conservés dans le gel et favorisent le caractère isolant.

La figure 5C représente la structure obtenue après la formation de la couche semiconductrice 18 mettant en oeuvre un
5 procédé sol-gel.

La formation de la couche semiconductrice 18 peut comprendre une étape de préparation d'un sol contenant l'oxyde métallique composant la couche 18, une étape de dépôt du sol et une étape de séchage du gel.

10 Le sol peut être préparé comme cela a été décrit précédemment en relation avec la formation de la couche isolante 16. De préférence, le sol utilisé pour la réalisation de la couche isolante 16 a la même composition que le sol utilisé pour la réalisation de la couche semiconductrice 18. Le sol utilisé pour
15 la formation de la couche semiconductrice 18 peut être déposé selon les procédés de dépôt décrits précédemment pour la formation de la couche isolante 16.

Selon un mode de réalisation, il peut être avantageux de réaliser la couche semiconductrice 18 par des dépôts successifs
20 de couches semiconductrices élémentaires formant un empilement, chaque dépôt étant suivi d'un séchage avant le dépôt de la couche suivante. A titre d'exemple, chaque couche semiconductrice élémentaire peut avoir, après séchage, une épaisseur comprise entre 5 nm et 10 nm.

25 L'étape de séchage est réalisée à une température supérieure à une première température de seuil, strictement supérieure à la deuxième température de seuil. A titre d'exemple, pour du IGZO, la première température de seuil est de l'ordre de 370°C et l'étape de séchage est réalisée à une température
30 comprise entre 370°C et 500°C, de préférence comprise entre 400°C et 450°C. La durée du séchage peut varier de 4 minutes à 1 heure.

Selon un mode de réalisation, la durée de la montée en température depuis la température de dépôt du sol à la température de séchage est inférieure à quelques secondes.

Les inventeurs ont mis en évidence que pour une telle température de séchage, le matériau à base d'oxyde métallique finalement obtenu est un semiconducteur. Une explication serait que, en raison de la température élevée de séchage, la structure ordonnée du gel se fige rapidement. En outre, les éléments issus des précurseurs, pouvant favoriser le caractère isolant électriquement, tendent à quitter le gel par évaporation sensiblement en totalité.

De plus, les inventeurs ont mis en évidence que, bien que la température de séchage utilisée pour réaliser la couche semiconductrice 18 soit plus élevée que la température de séchage ayant été utilisée pour réaliser la couche isolante 16 à l'étape précédente, la couche 16 conserve son caractère d'isolant électrique. La couche isolante 16 peut donc être réalisée avant la couche semiconductrice 18.

La figure 6 représente des courbes d'évolution C_1 à C_9 du courant de drain I_{ds} d'un transistor à effet de champ en fonction de la tension de grille V_d , le transistor ayant la structure représentée en figure 1 et ayant été réalisé selon le procédé de fabrication décrit précédemment en relation avec les figures 5A à 5C. Pour l'obtention des courbes C_1 à C_9 , le substrat 12 était le silicium et avait une épaisseur de 750 μm . Les portions conductrices 20, 22 étaient en or et la portion 14 étant en aluminium. Les portions 14, 20, 22 avaient chacune une épaisseur de 40 nm. La couche isolante 16 avait une épaisseur de 100 nm. La couche semiconductrice 18 avait une épaisseur de 15 nm. La couche isolante 16 et la couche semiconductrice 18 ont été réalisées à partir d'un sol préparé en mélangeant 30 mg de poudre de $Zn(CH_3COO)_2 \cdot 2H_2O$, 5 mg de poudre de $Ga(NO_3)_3 \cdot xH_2O$, 15 mg de poudre de $In(CH_3COO)_3 \cdot H_2O$, 10 ml de 2-méthoxyéthanol et 0,5 ml d'éthanolamine. La solution a été agitée pendant 12 heures à 70°C. La couche isolante 16 a été déposée par impression par jet d'encre en une seule fois. La couche semiconductrice 18 a été déposée par impression par jet d'encre par plusieurs dépôts successifs, chaque

dépôt étant suivie d'une étape de séchage avant le dépôt suivant. La longueur de canal du transistor était de 20 μm .

La température de séchage pour la formation de la couche isolante 16 était de 300°C et la durée de séchage pour la formation de la couche isolante 16 était de 1 heure pour toutes les courbes C₁ à C₉. La durée de séchage pour la formation de la couche semiconductrice 18 était de 450°C pour toutes les courbes C₁ à C₉. Le tableau (1) ci-dessous indique, pour chaque courbe C₁ à C₉, la température de séchage utilisée pour la formation de la couche semiconductrice 18 et la tension V_{ds} appliquée entre le drain et la source du transistor.

Courbes	C ₁	C ₂	C ₃	C ₄	C ₅	C ₆	C ₇	C ₈	C ₉
Température de séchage (°C)	200	300	300	350	350	380	380	450	450
V _{ds} (V)	20	1	20	1	20	1	20	1	20

Tableau (1)

Les courbes C₄ à C₉ sont caractéristiques d'un transistor à effet de champ, ce qui traduit bien le fait que la couche 16 est composée d'un matériau isolant tandis que la couche 18 est composée d'un matériau semiconducteur.

Les courbes C₁ à C₃ montrent une absence de conduction du transistor MOS ce qui signifie que le matériau composant la couche 18 n'a pas un comportement semiconducteur mais isolant.

La figure 7 représente une courbe d'évolution D de la mobilité μ des électrons dans la couche semiconductrice 18 en fonction de la température de séchage utilisée pour la formation de cette couche, la couche 18 ayant été préparée selon le procédé décrit précédemment en relation avec la figure 6. La mobilité μ des électrons était sensiblement égale à 0 lorsque la température de séchage de la couche 18 était inférieure à 350°C et la mobilité μ des électrons était supérieure à 4 $\text{cm}^2/(\text{V.s})$ lorsque la température de séchage de la couche 18 était supérieure à 370°C. Ceci signifie que le matériau composant la couche 18 se comporte

comme un isolant électrique lorsque la température de séchage pour la formation de la couche 18 est inférieure à environ 350°C et se comporte comme un semiconducteur lorsque la température de séchage pour la formation de la couche est supérieure à environ 370°C.

5 Les figures 8A à 8C sont des vues avec coupe de structures obtenues à des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif électronique 60 représenté en figure 4.

10 La figure 8A représente la structure obtenue après le dépôt d'une couche 70 d'un sol tel que décrit précédemment sur le substrat 62.

La figure 8B représente la structure obtenue après une étape de chauffage local de la couche 70 pour former les portions semiconductrices 64. L'étape de chauffage peut consister à
15 chauffer brièvement la couche 70 aux emplacements où des portions semiconductrices 64 sont souhaitées. Le chauffage local peut être réalisé par un laser, notamment un laser à excimère avec une puissance de l'ordre de 100 watts. Le chauffage local peut être réalisé par un rayonnement ultraviolet (UV) au travers d'un
20 masque, notamment au moins une brève impulsion d'ultraviolet à l'aide de l'équipement commercialisé sous l'appellation PulseForge par la société Novacentrix ou sous l'appellation Sinteron 2000 par la société Xenon Corporation. Plusieurs flashes ultraviolets peuvent être réalisés. Par rayonnement UV, on entend un rayonnement dont les longueurs d'onde sont, au moins en partie, comprises entre 200 nm et 400 nm. A titre d'exemple, le rayonnement ultraviolet est appliqué avec des impulsions brèves, par exemple entre 500 µs et 3 ms, avec une fluence comprise entre 1 J/cm² et 30 J/cm².

30 Par ces divers moyens, on amène très brièvement la température des portions semiconductrices 64 dans la couche 70 à une température supérieure à 370°C. Le chauffage est suffisamment intense et bref pour que la température du reste de la couche 70 ne s'élève pas au-delà de 370°C.

La figure 8C représente la structure obtenue après une étape de chauffage global de la couche 70 à une température inférieure à 350°C de façon à former les portions isolantes 66.

5 Selon une variante, les opérations décrites précédemment en relation avec les figures 8A à 8C peuvent être répétées plusieurs fois pour obtenir des portions semiconductrices 64 ayant l'épaisseur souhaitée.

REVENDEICATIONS

1. Procédé de fabrication d'un dispositif électronique (10 ; 30 ; 50 ; 60) comprenant la formation d'au moins une première portion (18 ; 38 ; 54 ; 64) et d'une deuxième portion (16 ; 40 ; 56 ; 66) à base d'un oxyde métallique par un procédé sol-gel, le
5 chauffage de la première portion à une température supérieure à une première température de façon que la première portion devienne semiconductrice et le chauffage de la deuxième portion à une température inférieure à une deuxième température, la deuxième température étant strictement inférieure à la première
10 température, de façon que la deuxième portion devienne isolante électriquement.

2. Procédé selon la revendication 1, dans lequel, avant chauffage, la première portion et la deuxième portion ont la même composition.

15 3. Procédé selon la revendication 1 ou 2, comprenant les étapes suivantes :

(a) formation de la deuxième portion (16 ; 40 ; 56) par un procédé sol-gel et chauffage de la deuxième portion à une température inférieure à la deuxième température ; et

20 (b) formation de la première portion (18 ; 38 ; 54) par un procédé sol-gel et chauffage de la première portion à une température supérieure à la première température.

4. Procédé selon la revendication 1 ou 2, comprenant les étapes suivantes :

25 formation d'une couche (70) à base dudit oxyde métallique par un procédé sol-gel ;

chauffage local de ladite couche à une température supérieure à la première température pour former la première portion (64) ; et

30 chauffage de la couche à une température inférieure à la deuxième température pour former la deuxième portion (66).

5. Procédé selon la revendication 4, dans lequel l'étape de chauffage local est réalisée par laser ou rayonnement ultraviolet.

6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel l'oxyde métallique est choisi parmi le groupe comprenant l'oxyde de zinc (ZnO), l'oxyde d'indium (In_2O_3), l'oxyde d'indium et de zinc (In-Zn-O), les oxydes In-X-Zn-O où X est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), l'étain (Sn), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni) et les oxydes Sn-X-Zn-O où X est choisi parmi le groupe comprenant le gallium (Ga), l'antimoine (Sb), le magnésium (Mg), le béryllium (Be), l'yttrium (Y), l'argent (Ag), l'aluminium (Al), le calcium (Ca) et le nickel (Ni).

7. Dispositif électronique (10 ; 30 ; 50 ; 60) réalisé selon le procédé de l'une quelconque des revendications 1 à 6, comprenant au moins une première portion (18 ; 38 ; 54 ; 64) à base d'un oxyde métallique au contact d'une deuxième portion (16 ; 40 ; 56 ; 66) à base dudit oxyde métallique, la première portion étant semiconductrice et la deuxième portion étant isolante électriquement.

8. Dispositif électronique selon la revendication 7, comprenant, sur un substrat (12 ; 32 ; 52), un empilement de la première portion (18 ; 38 ; 54) et de la deuxième portion (16 ; 40 ; 56).

9. Dispositif électronique selon la revendication 7 ou 8, dans lequel la première portion (64) et la deuxième portion (66) sont au contact d'un substrat (62).

10. Dispositif électronique selon la revendication 7 ou 8, comprenant un transistor à effet de champ comprenant un isolant de grille correspondant à la deuxième portion (16 ; 40) et une région de canal formée dans la première portion (18 ; 38).

11. Dispositif électronique selon la revendication 7 ou 8, comprenant une capacité MIS comprenant des première et deuxième électrodes (54, 58) séparées par une portion diélectrique (56), la première portion correspondant à la première électrode ou à la deuxième électrode et la deuxième portion (56) correspondant à la portion diélectrique.

1/3




Fig 1




Fig 2




Fig 3




Fig 4




Fig 5A

2/3




Fig 5B




Fig 5C




Fig 6




Fig 7




Fig 8A




Fig 8B




Fig 8C

INTERNATIONAL SEARCH REPORT

International application No

PCT/FR2015/052042

A. CLASSIFICATION OF SUBJECT MATTER

INV. H01L29/49 H01L29/786
ADD.

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPO-Internal, WPI Data

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2002 076356 A (JAPAN SCIENCE & TECH CORP) 15 March 2002 (2002-03-15) abstract; figure 1	7-11
X	US 2009/159880 A1 (HONDA MAKOTO [JP] ET AL) 25 June 2009 (2009-06-25)	1,3-6
A	paragraphs [0004], [0081], [0082], [0112], [0136], [0197], [0215]; claims 13,18	2
A	US 2006/003485 A1 (HOFFMAN RANDY L [US] ET AL) 5 January 2006 (2006-01-05) paragraphs [0015], [0020]; figures 2,4	6,8-11



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents :

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

23 October 2015

Date of mailing of the international search report

29/10/2015

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Authorized officer

Juhl, Andreas

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/FR2015/052042

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
JP 2002076356 A	15-03-2002	JP 4089858 B2 JP 2002076356 A	28-05-2008 15-03-2002
US 2009159880 A1	25-06-2009	JP 5423396 B2 US 2009159880 A1 WO 2009081796 A1	19-02-2014 25-06-2009 02-07-2009
US 2006003485 A1	05-01-2006	EP 1774581 A2 KR 20070045210 A US 2006003485 A1 WO 2006017016 A2	18-04-2007 02-05-2007 05-01-2006 16-02-2006

RAPPORT DE RECHERCHE INTERNATIONALE

Demande internationale n°

PCT/FR2015/052042

A. CLASSEMENT DE L'OBJET DE LA DEMANDE
INV. H01L29/49 H01L29/786
ADD.

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement)
H01L

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si cela est réalisable, termes de recherche utilisés)

EPO-Internal, WPI Data

C. DOCUMENTS CONSIDERES COMME PERTINENTS

Catégorie*	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
X	JP 2002 076356 A (JAPAN SCIENCE & TECH CORP) 15 mars 2002 (2002-03-15) abrégé; figure 1	7-11
X	US 2009/159880 A1 (HONDA MAKOTO [JP] ET AL) 25 juin 2009 (2009-06-25)	1,3-6
A	alinéas [0004], [0081], [0082], [0112], [0136], [0197], [0215]; revendications 13,18	2
A	US 2006/003485 A1 (HOFFMAN RANDY L [US] ET AL) 5 janvier 2006 (2006-01-05) alinéas [0015], [0020]; figures 2,4	6,8-11



Voir la suite du cadre C pour la fin de la liste des documents



Les documents de familles de brevets sont indiqués en annexe

* Catégories spéciales de documents cités:

"A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent

"E" document antérieur, mais publié à la date de dépôt international ou après cette date

"L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée)

"O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens

"P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée

"T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention

"X" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément

"Y" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier

"&" document qui fait partie de la même famille de brevets

Date à laquelle la recherche internationale a été effectivement achevée

23 octobre 2015

Date d'expédition du présent rapport de recherche internationale

29/10/2015

Nom et adresse postale de l'administration chargée de la recherche internationale

Office Européen des Brevets, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Fonctionnaire autorisé

Juhl, Andreas

RAPPORT DE RECHERCHE INTERNATIONALE

Renseignements relatifs aux membres de familles de brevets

Demande internationale n°

PCT/FR2015/052042

Document brevet cité au rapport de recherche	Date de publication	Membre(s) de la famille de brevet(s)	Date de publication
JP 2002076356 A	15-03-2002	JP 4089858 B2	28-05-2008
		JP 2002076356 A	15-03-2002

US 2009159880 A1	25-06-2009	JP 5423396 B2	19-02-2014
		US 2009159880 A1	25-06-2009
		WO 2009081796 A1	02-07-2009

US 2006003485 A1	05-01-2006	EP 1774581 A2	18-04-2007
		KR 20070045210 A	02-05-2007
		US 2006003485 A1	05-01-2006
		WO 2006017016 A2	16-02-2006
