

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2016 年 12 月 15 日 (15.12.2016)



(10) 国际公布号
WO 2016/197406 A1

- (51) 国际专利分类号:
H01L 27/12 (2006.01) H01L 21/336 (2006.01)
H01L 29/786 (2006.01)
- (21) 国际申请号: PCT/CN2015/082168
- (22) 国际申请日: 2015 年 6 月 24 日 (24.06.2015)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201510312477.8 2015 年 6 月 9 日 (09.06.2015) CN
- (71) 申请人: 武汉华星光电技术有限公司 (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。
- (72) 发明人: 郭文帅 (GUO, Wenshuai); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。明星 (MING, Xing); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。申智渊 (SHEN, Zhiyuan); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。
- (74) 代理人: 深圳市德力知识产权代理事务所 (COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广东省深圳市福田区上步中路深勘大厦 15E, Guangdong 518028 (CN)。
- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

[见续页]

(54) Title: METHOD FOR FABRICATING TFT SUBSTRATE STRUCTURE, AND TFT SUBSTRATE STRUCTURE

(54) 发明名称: TFT 基板结构的制作方法及 TFT 基板结构




图11

(57) Abstract: Provided are a method for fabricating a thin film transistor (TFT) substrate structure, and a TFT substrate structure. In the method for fabricating the TFT substrate structure, a plurality of metal segments (52) are formed at intervals on the two sides of a gate (51) while the gate (51) is being fabricated, and taking the plurality of metal segments (52) of the gate (51) as a photomask, ion implantation is performed on a polycrystalline silicon layer (3); while n-type heavily doped regions (31) are formed on the polycrystalline silicon layer (3), undoped regions (32) are formed between the n-type heavily doped regions, adding resistance and dispersing strong electric fields near the electrode; thus the impact that the hot-carrier effect would have on component properties as a result of the presence of a local strong electric field is prevented, operating current is increased, the process is simplified, production costs are decreased, and TFT substrate size is reduced. In the TFT substrate structure, undoped regions (32) are formed between the n-type heavily doped regions (31) of the polycrystalline silicon layer (3), preventing the occurrence of local strong electric fields and eliminating the impact of the hot-carrier effect on component properties; the operating current is higher, the structure is simple, and production costs are low.

(57) 摘要:

[见续页]



WO 2016/197406 A1



(84) **指定国** (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ,

CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

提供一种薄膜晶体管 (TFT) 基板结构的制作方法及 TFT 基板结构。该 TFT 基板结构的制作方法, 在制作栅极 (51) 的同时, 在栅极 (51) 两侧形成间隔分布的数个金属段 (52), 并以栅极 (51) 和数个金属段 (52) 作为光罩, 对多晶硅层 (3) 进行离子注入, 在多晶硅层 (3) 上形成 n 型重掺杂区 (31) 的同时, 在 n 型重掺杂区 (31) 之间形成未掺杂区 (32), 增加了阻值, 分散了电极附近的强电场, 避免了因局部强电场的存在而发生的热载流子效应对器件特性的影响, 提高了工作电流, 简化了制程, 降低了生产成本, 减小了 TFT 基板的尺寸。该 TFT 基板结构, 多晶硅层 (3) 的 n 型重掺杂区 (31) 之间形成有未掺杂区 (32), 避免了局部强电场的产生, 消除了热载流子效应对器件特性的影响, 具有较高工作电流, 结构简单, 生产成本低。

TFT 基板结构的制作方法及 TFT 基板结构

技术领域

5 本发明涉及显示技术领域，尤其涉及一种 TFT 基板结构的制作方法
TFT 基板结构。

背景技术

液晶显示装置 (Liquid Crystal Display, LCD) 具有机身薄、省电、无
辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理 (PDA)、
10 数字相机、计算机屏幕或笔记本电脑屏幕等。

通常液晶显示装置包括壳体、设于壳体内部的液晶面板及设于壳体内部的
背光模组 (Backlight module)。其中，液晶面板的结构主要是由一薄膜晶体
管阵列基板 (Thin Film Transistor Array Substrate, TFT Array Substrate)、一
彩色滤光片基板 (Color Filter, CF)、以及配置于两基板间的液晶层 (Liquid
15 Crystal Layer) 所构成，其工作原理是通过在两片玻璃基板上施加驱动电压
来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。

随着移动显示技术在生活中的应用起到的作用越来越大，移动显示技
术向更高画质、更高精细程度、更轻薄和更低功耗的方向发展，在器件上
就要求尺寸越来越小，器件内部局部区域的电场强度也因此而增强，特别
20 是在漏极附近存在强电场。载流子在强电场的作用下获得较高的能量成为
热载流子。热载流子对器件性能的影响主要表现在以下两个方面：

(1) 热载流子越过绝缘层注入到氧化层，不断积累，改变阈值电压，
影响器件寿命；

(2) 在漏极附近的耗尽区与晶格碰撞产生新的电子空穴对，以金属氧
25 化物半导体 (Metal Oxid Semiconductor, MOS) 场效应晶体管为例，碰撞
产生的电子形成附加的漏电流，空穴则被衬底收集，形成衬底电流，使总
电流成为饱和漏电流与衬底电流之和。热载流子效应是限制器件最高工作
电压的基本因素之一。

为了解决热载流子的出现对器件特性的影响，技术人员想出了各种办
30 法来避免局部强电场的产生。请参阅图 1，为一种现有的 TFT 基板结构的
示意图，所述 TFT 基板结构包括基板 100、设于基板 100 上的半导体层 200、
设于所述半导体层 200 上的源/漏极 300、设于所述源/漏极 300 及半导体层
200 上的绝缘层 400、及设于所述绝缘层 400 上的栅极 500，具体的，所述

- 半导体层 200 包括对应于所述栅极 500 下方的沟道区 210、位于所述沟道区 210 两侧且与所述源/漏极 300 相接触的两 N 型重掺杂区 220、及位于两 N 型重掺杂区 220 与沟道区 210 之间的两偏移区 230，由于偏移区 230 没有掺杂，阻值较高，可以分散电极附近的强电场，从而减少热载流子的产生，
5 但是，该种 TFT 基板结构的漏电流虽然变小了，其工作电流也相应减小，导致功耗增大。

发明内容

- 本发明的目的在于提供一种 TFT 基板结构的制作方法，可以在多晶硅层形成 n 型重掺杂区的同时，在 n 型重掺杂区之间形成未掺杂区，以增加阻值，分散电极附近的强电场，避免因局部强电场的存在而发生的热载流子效应对器件特性造成影响，提高工作电流。
10

- 本发明的目的还在于提供一种 TFT 基板结构，多晶硅层的 n 型重掺杂区之间形成有未掺杂区，可避免局部强电场的产生，消除热载流子效应对器件特性的影响，提高工作电流。
15

为实现上述目的，本发明提供一种 TFT 基板结构的制作方法，包括如下步骤：

- 步骤 1、提供基板，在所述基板上沉积缓冲层；
步骤 2、在所述缓冲层上沉积多晶硅层；
20 步骤 3、在所述多晶硅层上沉积栅极绝缘层，在所述栅极绝缘层上沉积金属层；
步骤 4、在所述金属层上涂布光阻层，通过一道光罩对所述光阻层进行曝光、显影，得到位于中间的第一光阻段、及间隔分布于所述第一光阻段两侧的数个第二光阻段；
25 步骤 5、以所述第一光阻段、及数个第二光阻段为阻挡层，对所述金属层进行蚀刻，对应所述第一光阻段下方得到栅极，分别对应所述数个第二光阻段下方得到数个金属段；
步骤 6、剥离所述第一光阻段、及数个第二光阻段，以所述栅极、及数个金属段为光罩，对所述多晶硅层进行离子注入，在所述多晶硅层上对应
30 所述栅极下方形成未掺杂的沟道区，对应所述沟道区的两侧形成数个 n 型重掺杂区，对应所述数个金属段下方形成位于所述数个 n 型重掺杂区之间的数个未掺杂区。

所述步骤 4 采用单缝光罩、半色调光罩、或灰阶光罩得到所述第一光阻段、及数个第二光阻段。

靠近所述第一光阻段两侧的两个第二光阻段与所述第一光阻段之间的距离均小于 $1\mu\text{m}$ ，所述第二光阻段的宽度为 $1\mu\text{m} \sim 2\mu\text{m}$ 。

所述步骤 5 采用干法蚀刻或湿法蚀刻得到所述栅极、及数个金属段。

靠近所述栅极两侧的两个金属段与所述栅极之间的距离均小于 $1\mu\text{m}$ ，

5 所述金属段的宽度为 $1\mu\text{m} \sim 2\mu\text{m}$ 。

所述缓冲层、及栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合。

所述金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

本发明还提供一种 TFT 基板结构的制作方法，包括如下步骤：

步骤 1、提供基板，在所述基板上沉积缓冲层；

10 步骤 2、在所述缓冲层上沉积多晶硅层；

步骤 3、在所述多晶硅层上沉积栅极绝缘层，在所述栅极绝缘层上沉积金属层；

步骤 4、在所述金属层上涂布光阻层，通过一道光罩对所述光阻层进行曝光、显影，得到位于中间的第一光阻段、及间隔分布于所述第一光阻段
15 两侧的数个第二光阻段；

步骤 5、以所述第一光阻段、及数个第二光阻段为阻挡层，对所述金属层进行蚀刻，对应所述第一光阻段下方得到栅极，分别对应所述数个第二光阻段下方得到数个金属段；

步骤 6、剥离所述第一光阻段、及数个第二光阻段，以所述栅极、及数个金属段为光罩，对所述多晶硅层进行离子注入，在所述多晶硅层上对应
20 所述栅极下方形成未掺杂的沟道区，对应所述沟道区的两侧形成数个 n 型重掺杂区，对应所述数个金属段下方形成位于所述数个 n 型重掺杂区之间的数个未掺杂区；

其中，所述步骤 4 采用单缝光罩、半色调光罩、或灰阶光罩得到所述
25 第一光阻段、及数个第二光阻段；

其中，靠近所述第一光阻段两侧的两个第二光阻段与所述第一光阻段之间的距离均小于 $1\mu\text{m}$ ，所述第二光阻段的宽度为 $1\mu\text{m} \sim 2\mu\text{m}$ ；

其中，所述步骤 5 采用干法蚀刻或湿法蚀刻得到所述栅极、及数个金属段。

30 本发明还提供一种 TFT 基板结构，包括基板、设于所述基板上的缓冲层、设于所述缓冲层上的多晶硅层、设于所述多晶硅层上的栅极绝缘层、设于所述栅极绝缘层上的栅极、及设于所述栅极绝缘层上间隔分布于所述栅极两侧的数个金属段；

所述多晶硅层包括对应于所述栅极下方的沟道区，位于所述沟道区两

侧的数个 n 型重掺杂区, 以及对应于所述数个金属段下方且位于所述数个 n 型重掺杂区之间的数个未掺杂区。

靠近所述栅极两侧的两个金属段与所述栅极之间的距离均小于 $1\mu\text{m}$, 所述金属段的宽度为 $1\mu\text{m}\sim 2\mu\text{m}$ 。

5 所述缓冲层、及栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合; 所述栅极、及数个金属段的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

本发明的有益效果: 本发明的 TFT 基板结构的制作方法, 在制作栅极的同时, 在栅极两侧形成间隔分布的数个金属段, 并以栅极和数个金属段
10 作为光罩, 对多晶硅层进行离子注入, 在多晶硅层上形成 n 型重掺杂区的同时, 在 n 型重掺杂区之间形成未掺杂区, 增加了阻值, 分散了电极附近的强电场, 避免了因局部强电场的存在而发生的热载流子效应对器件特性造成的影响, 提高了工作电流, 简化了制程, 降低了生产成本, 减小了 TFT 基板的尺寸。本发明的 TFT 基板结构, 多晶硅层的 n 型重掺杂区之间形成
15 有未掺杂区, 避免了局部强电场的产生, 消除了热载流子效应对器件特性的影响, 具有较高工作电流, 结构简单, 生产成本低。

附图说明

为了能更进一步了解本发明的特征以及技术内容, 请参阅以下有关本发明的详细说明与附图, 然而附图仅提供参考与说明用, 并非用来对本发明加以限制。

附图中,

图 1 为一种现有的 TFT 基板结构的示意图;

图 2 为本发明的 TFT 基板结构的制作方法的流程图;

25 图 3 为本发明的 TFT 基板结构的制作方法的步骤 1 的示意图;

图 4 为本发明的 TFT 基板结构的制作方法的步骤 2 的示意图;

图 5 为本发明的 TFT 基板结构的制作方法的步骤 3 的示意图;

图 6-7 为本发明的 TFT 基板结构的制作方法的步骤 4 的示意图;

图 8 为本发明的 TFT 基板结构的制作方法的步骤 5 的示意图;

30 图 9-10 为本发明的 TFT 基板结构的制作方法的步骤 6 的示意图;

图 11 为本发明的 TFT 基板结构的制作方法另一种实施方式的示意图;

图 12 为本发明的 TFT 基板结构的第一实施例的剖面示意图;

图 13 为本发明的 TFT 基板结构的第二实施例的剖面示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图 2，本发明首先提供一种 TFT 基板结构的制作方法，包括如下步骤：

步骤 1、如图 3 所示，提供基板 1，在所述基板 1 上沉积缓冲层 2。

具体地，所述基板 1 可以是玻璃基板或塑料基板。所述缓冲层 2 的材料可以是氧化硅（SiO_x）、氮化硅（SiN_x）、或二者的组合。

步骤 2、如图 4 所示，在所述缓冲层 2 上沉积多晶硅（poly-Si）层 3。

步骤 3、如图 5 所示，在所述多晶硅层 3 上沉积栅极绝缘层 4，在所述栅极绝缘层 4 上沉积金属层 5。

具体地，所述栅极绝缘层 4 的材料可以是氧化硅、氮化硅、或二者的组合。所述金属层 5 的材料可以是钼（Mo）、钛（Ti）、铝（Al）、铜（Cu）中的一种或多种的堆栈组合。

步骤 4、如图 6、图 7 所示，在所述金属层 5 上涂布光阻层 6，通过一道光罩对所述光阻层 6 进行曝光、显影，得到位于中间的第一光阻段 61、及间隔分布于所述第一光阻段 61 两侧的两个第二光阻段 62。

具体地，可以采用单缝光罩（Single Slit Mask, SSM）、半色调光罩（Half Tone Mask, HTM）、或灰阶光罩（Gray Tone Mask, GTM）得到所述第一光阻段 61、及两个第二光阻段 62。

优选的，所述第一光阻段 61 与两个第二光阻段 62 之间的距离均小于 1 μ m，所述第二光阻段 62 的宽度为 1 μ m~2 μ m。

步骤 5、如图 8 所示，以所述第一光阻段 61、及两个第二光阻段 62 为阻挡层，对所述金属层 5 进行蚀刻，对应所述第一光阻段 61 下方得到栅极 51，分别对应所述两个第二光阻段 62 下方得到两个金属段 52。

具体地，可以采用干法蚀刻（Dry Etch）或湿法蚀刻（Wet Etch）得到所述栅极 51、及两个金属段 52。

具体的，由于所述栅极 51 与两个金属段 52 分别对应于所述第一光阻段 61 与两个第二光阻段 62 形成，因此，所述两个金属段 52 与所述栅极 51 之间的距离均小于 1 μ m，所述金属段 52 的宽度为 1 μ m~2 μ m。

本发明通过采用 SSM/HTM/GTM 光罩，将所述金属段 52 与栅极 51 之间的距离缩小为 1 μ m 以下，使得 TFT 基板的尺寸也能相应减小，有利于小尺寸器件的制造。

步骤 6、剥离所述第一光阻段 61、及两个第二光阻段 62，以所述栅极

51、及两个金属段 52 为光罩，对所述多晶硅层 3 进行离子注入，在所述多晶硅层 3 上对应所述栅极 51 下方形成未掺杂的沟道区 33，对应所述沟道区 33 的两侧形成四个 n 型重掺杂区 (n+) 31，对应所述两个金属段 52 下方形成位于所述四个 n 型重掺杂区 31 之间的两个未掺杂区 32。后续步骤可以采用现有技术实现。

具体的，与所述沟道区 33 相邻的两个 n 型重掺杂区 31 的宽度均小于 $1\mu\text{m}$ ，所述未掺杂区 32 的宽度为 $1\mu\text{m}\sim 2\mu\text{m}$ 。

具体的，所述 n 型重掺杂区 31 中的 n 型离子浓度范围为 $10^{14}\sim 10^{15}\text{ions/cm}^3$ 。

请参阅图 11，为本发明的 TFT 基板结构的制作方法的另一种实施方式的示意图，其不同之处在于：对光阻层进行曝光、显影后，分别得到位于中间的第一光阻段、及间隔分布于所述第一光阻段两侧四个第二光阻段。对所述金属层进行蚀刻后，对应所述第一光阻段下方得到栅极 51，分别对应所述四个第二光阻段下方得到四个金属段 52，剥离所述第一光阻段、及四个第二光阻段后，以所述栅极 51、及四个金属段 52 为光罩，对所述多晶硅层 3 进行离子注入，在所述多晶硅层 3 上对应所述沟道区 33 的两侧形成六个 n 型重掺杂区 31，对应所述四个金属段 52 下方形成位于所述六个 n 型重掺杂区 31 之间的四个未掺杂区 32，其余步骤均与上一实施方式相同，此处不再赘述。

因此，可以理解的是，所述间隔分布于第一光阻段两侧的第二光阻段的个数不受本发明实施例的具体限制，可以为两个或两个以上；从而对应的，在多晶硅层 3 上对应沟道区 33 的两侧形成的多个 n 型重掺杂区的数量也可以根据实际需要进行调整，不受具体数量限制。

本发明的 TFT 基板结构的制作方法，在制作栅极的同时，在栅极两侧形成间隔分布的数个金属段，并以栅极和数个金属段作为光罩，对多晶硅层进行离子注入，在多晶硅层上形成 n 型重掺杂区的同时，在 n 型重掺杂区之间形成未掺杂区，增加了阻值，分散了电极附近的强电场，避免了因局部强电场的存在而发生的热载流子效应对器件特性造成的影响，提高了工作电流，简化了制程，降低了生产成本，减小了 TFT 基板的尺寸。

本发明还提供一种 TFT 基板结构，请参阅图 12，为本发明的 TFT 基板结构的第一实施例的剖面示意图，包括基板 1、设于所述基板 1 上的缓冲层 2、设于所述缓冲层 2 上的多晶硅层 3、设于所述多晶硅层 3 上的栅极绝缘层 4、设于所述栅极绝缘层 4 上的栅极 51、及设于所述栅极绝缘层 4 上间隔分布于所述栅极 51 两侧的两个金属段 52。

所述多晶硅层 3 包括对应于所述栅极 51 下方的未掺杂的沟道区 33, 位于所述沟道区 33 两侧四个 n 型重掺杂区 31, 对应于所述两个金属段 52 下方且位于所述四个 n 型重掺杂区 31 之间的两个未掺杂区 32。

5 优选的, 所述两个金属段 52 与所述栅极 51 之间的距离均小于 $1\mu\text{m}$, 所述金属段 52 的宽度为 $1\mu\text{m}\sim 2\mu\text{m}$ 。与此相对应的, 所述多晶硅层 3 上与所述沟道区 33 相邻的两个 n 型重掺杂区 31 的宽度均小于 $1\mu\text{m}$, 所述未掺杂区 32 的宽度为 $1\mu\text{m}\sim 2\mu\text{m}$ 。

具体的, 所述 n 型重掺杂区 31 中的 n 型离子浓度范围为 $10^{14}\sim 10^{15}\text{ions/cm}^3$ 。

10 具体地, 所述缓冲层 2、及栅极绝缘层 4 的材料为氧化硅、氮化硅、或二者的组合; 所述栅极 51、及两个金属段 52 的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

请参阅图 13, 为本发明的 TFT 基板结构的第二实施例的剖面示意图, 与第一实施例的区别在于, 所述栅极绝缘层 4 上于所述栅极 51 两侧形成有
15 四个金属段 52, 所述多晶硅层 3 上对应所述沟道区 33 的两侧形成有六个 n 型重掺杂区 31, 对应所述四个金属段 52 下方形成有位于所述六个 n 型重掺杂区 31 之间的四个未掺杂区 32, 其余结构均与第一实施例相同, 此处不再赘述。

因此, 可以理解的是, 所述栅极绝缘层 4 上于栅极 51 两侧形成的金属
20 段 52 的个数不受本发明实施例的具体限制, 可以为两个或两个以上; 从而对应的, 在多晶硅层 3 上对应沟道区 33 的两侧形成的 n 型重掺杂区的数量也可以根据实际需要进行调整, 不受具体数量限制。

上述 TFT 基板结构, 多晶硅层的 n 型重掺杂区之间形成有未掺杂区, 避免了局部强电场的产生, 消除了热载流子效应对器件特性的影响, 具有
25 较高的工作电流, 结构简单, 生产成本低。

综上所述, 本发明的 TFT 基板结构的制作方法, 在制作栅极的同时, 在栅极两侧形成间隔分布的数个金属段, 并以栅极和数个金属段作为光罩, 对多晶硅层进行离子注入, 在多晶硅层形成 n 型重掺杂区的同时, 在 n 型重掺杂区之间形成未掺杂区, 增加了阻值, 分散了电极附近的强电场,
30 避免了因局部强电场的存在而发生的热载流子效应对器件特性造成的影响, 提高了工作电流, 简化了制程, 降低了生产成本, 减小了 TFT 基板的尺寸。本发明的 TFT 基板结构, 多晶硅层的 n 型重掺杂区之间形成有未掺杂区, 避免了局部强电场的产生, 消除了热载流子效应对器件特性的影响, 具有较高的工作电流, 结构简单, 生产成本低。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

权 利 要 求

1、一种 TFT 基板结构的制作方法，包括如下步骤：

步骤 1、提供基板，在所述基板上沉积缓冲层；

5 步骤 2、在所述缓冲层上沉积多晶硅层；

步骤 3、在所述多晶硅层上沉积栅极绝缘层，在所述栅极绝缘层上沉积金属层；

10 步骤 4、在所述金属层上涂布光阻层，通过一道光罩对所述光阻层进行曝光、显影，得到位于中间的第一光阻段、及间隔分布于所述第一光阻段两侧的数个第二光阻段；

步骤 5、以所述第一光阻段、及数个第二光阻段为阻挡层，对所述金属层进行蚀刻，对应所述第一光阻段下方得到栅极，分别对应所述数个第二光阻段下方得到数个金属段；

15 步骤 6、剥离所述第一光阻段、及数个第二光阻段，以所述栅极、及数个金属段为光罩，对所述多晶硅层进行离子注入，在所述多晶硅层上对应所述栅极下方形成未掺杂的沟道区，对应所述沟道区的两侧形成数个 n 型重掺杂区，对应所述数个金属段下方形成位于所述数个 n 型重掺杂区之间的数个未掺杂区。

20 2、如权利要求 1 所述的 TFT 基板结构的制作方法，其中，所述步骤 4 采用单缝光罩、半色调光罩、或灰阶光罩得到所述第一光阻段、及数个第二光阻段。

3、如权利要求 1 所述的 TFT 基板结构的制作方法，其中，靠近所述第一光阻段两侧的两个第二光阻段与所述第一光阻段之间的距离均小于 $1\mu\text{m}$ ，所述第二光阻段的宽度为 $1\mu\text{m}\sim 2\mu\text{m}$ 。

25 4、如权利要求 1 所述的 TFT 基板结构的制作方法，其中，所述步骤 5 采用干法蚀刻或湿法蚀刻得到所述栅极、及数个金属段。

5、如权利要求 1 所述的 TFT 基板结构的制作方法，其中，靠近所述栅极两侧的两个金属段与所述栅极之间的距离均小于 $1\mu\text{m}$ ，所述金属段的宽度为 $1\mu\text{m}\sim 2\mu\text{m}$ 。

30 6、如权利要求 1 所述的 TFT 基板结构的制作方法，其中，所述缓冲层、及栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合。

7、如权利要求 1 所述的 TFT 基板结构的制作方法，其中，所述金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

8、一种 TFT 基板结构的制作方法，包括如下步骤：

步骤 1、提供基板，在所述基板上沉积缓冲层；

步骤 2、在所述缓冲层上沉积多晶硅层；

步骤 3、在所述多晶硅层上沉积栅极绝缘层，在所述栅极绝缘层上沉积金属层；

步骤 4、在所述金属层上涂布光阻层，通过一道光罩对所述光阻层进行曝光、显影，得到位于中间的第一光阻段、及间隔分布于所述第一光阻段两侧的数个第二光阻段；

步骤 5、以所述第一光阻段、及数个第二光阻段为阻挡层，对所述金属层进行蚀刻，对应所述第一光阻段下方得到栅极，分别对应所述数个第二光阻段下方得到数个金属段；

步骤 6、剥离所述第一光阻段、及数个第二光阻段，以所述栅极、及数个金属段为光罩，对所述多晶硅层进行离子注入，在所述多晶硅层上对应所述栅极下方形成未掺杂的沟道区，对应所述沟道区的两侧形成数个 n 型重掺杂区，对应所述数个金属段下方形成位于所述数个 n 型重掺杂区之间的数个未掺杂区；

其中，所述步骤 4 采用单缝光罩、半色调光罩、或灰阶光罩得到所述第一光阻段、及数个第二光阻段；

其中，靠近所述第一光阻段两侧的两个第二光阻段与所述第一光阻段之间的距离均小于 $1\mu\text{m}$ ，所述第二光阻段的宽度为 $1\mu\text{m} \sim 2\mu\text{m}$ ；

其中，所述步骤 5 采用干法蚀刻或湿法蚀刻得到所述栅极、及数个金属段。

9、如权利要求 8 所述的 TFT 基板结构的制作方法，其中，靠近所述栅极两侧的两个金属段与所述栅极之间的距离均小于 $1\mu\text{m}$ ，所述金属段的宽度为 $1\mu\text{m} \sim 2\mu\text{m}$ 。

10、如权利要求 8 所述的 TFT 基板结构的制作方法，其中，所述缓冲层、及栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合。

11、如权利要求 8 所述的 TFT 基板结构的制作方法，其中，所述金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

12、一种 TFT 基板结构，包括基板、设于所述基板上的缓冲层、设于所述缓冲层上的多晶硅层、设于所述多晶硅层上的栅极绝缘层、设于所述栅极绝缘层上的栅极、及设于所述栅极绝缘层上且间隔分布于所述栅极两侧的数个金属段；

所述多晶硅层包括对应于所述栅极下方的沟道区，位于所述沟道区两

侧的数个 n 型重掺杂区,以及对应于所述数个金属段下方且位于所述数个 n 型重掺杂区之间的数个未掺杂区。

13、如权利要求 12 所述的 TFT 基板结构,其中,靠近所述栅极两侧的两个金属段与所述栅极之间的距离均小于 $1\mu\text{m}$,所述金属段的宽度为 $1\mu\text{m}\sim 2\mu\text{m}$ 。

14、如权利要求 12 所述的 TFT 基板结构,其中,所述缓冲层、及栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合;所述栅极、及数个金属段的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

10




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2015/082168

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/12 (2006.01) i; H01L 29/786 (2006.01) i; H01L 21/336 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS; VEN: light resistance, photomask, TFT, thin film transistor, substrate, polysilicon, photoresist, mask, ion implantation, dope, gate

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 102194890 A (SAMSUNG MOBILE DISPLAY CO., LTD.), 21 September 2011 (21.09.2011), description, paragraphs [0026]-[0064], and figures 1-6D	1-14
X	US 2005142680 A1 (HA et al.), 30 June 2005 (30.06.2005), description, paragraphs [0055]-[0062], and figures 3A-3B	1-14
X	US 2001028058 A1 (PARK), 11 October 2001 (11.10.2001), description, paragraphs [0031]-[0044], and figures 5-6D	1-14
X	JP 11340475 A (SHARP KABUSHIKI KAISHA), 10 December 1999 (10.12.1999), description, paragraphs [0018]-[0030], and figure 1	1-14

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 02 March 2016 (02.03.2016)	Date of mailing of the international search report 09 March 2016 (09.03.2016)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer DAI, Yongchao Telephone No.: (86-10) 62411564

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2015/082168

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 102194890 A	21 September 2011	KR 20110103736 A	21 September 2011
		TW 201145521 A	16 December 2011
		US 2011220878 A1	15 September 2011
		KR 101117739 B1	24 February 2012
US 2005142680 A1	30 June 2005	US 2008131818 A1	05 June 2008
		KR 20050068144 A	05 July 2005
		US 7405776 B2	29 July 2008
		KR 101031674 B1	29 April 2011
		US 8013946 B2	06 September 2011
US 2001028058 A1	11 October 2001	US 2002182789 A1	05 December 2002
		US 6589826 B2	08 July 2003
		US 6563135 B2	13 May 2003
		KR 100425855 B1	19 July 2004
		KR 98006437 A	30 March 1998
JP 11340475 A	10 December 1999	None	

A. 主题的分类		
H01L 27/12(2006.01)i; H01L 29/786(2006.01)i; H01L 21/336(2006.01)i		
按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类		
B. 检索领域		
检索的最低限度文献(标明分类系统和分类号)		
H01L		
包含在检索领域中的除最低限度文献以外的检索文献		
在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))		
CNABS; VEN: 薄膜晶体管, 基板, 多晶硅, 光阻, 光罩, 光刻胶, 光致抗蚀剂, 掩膜, 掩模, 离子注入, 掺杂, 栅极, TFT, thin film transistor, substrate, polysilicon, photoresist, mask, ion implantation, dope, gate		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 102194890 A (三星移动显示器株式会社) 2011年 9月 21日 (2011 - 09 - 21) 说明书第[0026]-[0064]段, 图1-6D	1-14
X	US 2005142680 A1 (HA 等) 2005年 6月 30日 (2005 - 06 - 30) 说明书第[0055]-[0062]段, 图3A-3B	1-14
X	US 2001028058 A1 (PARK) 2001年 10月 11日 (2001 - 10 - 11) 说明书第[0031]-[0044]段, 图5-6D	1-14
X	JP 11340475 A (夏普株式会社) 1999年 12月 10日 (1999 - 12 - 10) 说明书第[0018]-[0030]段, 图1	1-14
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期		国际检索报告邮寄日期
2016年 3月 2日		2016年 3月 9日
ISA/CN的名称和邮寄地址		授权官员
中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088		戴永超
传真号 (86-10)62019451		电话号码 (86-10)62411564

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2015/082168

检索报告引用的专利文件				公布日 (年/月/日)		同族专利		公布日 (年/月/日)	
CN	102194890	A	2011年 9月 21日	KR	20110103736	A	2011年 9月 21日		
				TW	201145521	A	2011年 12月 16日		
				US	2011220878	A1	2011年 9月 15日		
				KR	101117739	B1	2012年 2月 24日		
US	2005142680	A1	2005年 6月 30日	US	2008131818	A1	2008年 6月 5日		
				KR	20050068144	A	2005年 7月 5日		
				US	7405776	B2	2008年 7月 29日		
				KR	101031674	B1	2011年 4月 29日		
				US	8013946	B2	2011年 9月 6日		
US	2001028058	A1	2001年 10月 11日	US	2002182789	A1	2002年 12月 5日		
				US	6589826	B2	2003年 7月 8日		
				US	6563135	B2	2003年 5月 13日		
				KR	100425855	B1	2004年 7月 19日		
				KR	98006437	A	1998年 3月 30日		
JP	11340475	A	1999年 12月 10日	无					