(19)日本国特許庁(JP)　(12)公開特許公報(A)　(11)特許出願公開番号
特開2007-258684
(P2007-258684A)
(43)公開日　平成19年10月4日(2007.10.4)

(51)Int.Cl.		F I			テーマコード（参考）
H01L 27/146	(2006.01)	H01L	27/14	A	4M118
H04N 5/335	(2006.01)	H04N	5/335	E	5C024
H01L 27/14	(2006.01)	H04N	5/335	R	
		H01L	27/14	D	

審査請求 未請求　請求項の数 20　ＯＬ　（全 35 頁）


(21)出願番号　特願2007-25807(P2007-25807)
(22)出願日　平成19年2月5日(2007.2.5)
(31)優先権主張番号　特願2006-48173(P2006-48173)
(32)優先日　平成18年2月24日(2006.2.24)
(33)優先権主張国　日本国(JP)

(71)出願人　000002185
ソニー株式会社
東京都港区港南１丁目７番１号
(74)代理人　100122884
弁理士　角田　芳末
(74)代理人　100133824
弁理士　伊藤　仁恭
(72)発明者　山口　哲司
東京都港区港南１丁目７番１号　ソニー株式会社内
(72)発明者　丸山　康
東京都港区港南１丁目７番１号　ソニー株式会社内

最終頁に続く

(54)【発明の名称】固体撮像装置及びその製造方法、並びにカメラ

(57)【要約】
【課題】少なくとも暗電流の抑制を図ることができる固体撮像装置およびその製造方法、並びに当該固体撮像装置を備えたカメラを提供する。
【解決手段】本実施形態に係る固体撮像装置は、基板３０の第１面側に配線層を有し、基板３０の第２面側から光を受光する。当該固体撮像装置は、基板３０に形成され、電荷蓄積領域４１を含む受光部３１と、基板３０の第１面上であって受光部３１に隣接して配置され、受光部３１に蓄積された信号電荷を転送する転送ゲート５１と、基板３０の第１面上であって受光部３１に重なって配置され、受光部３１の第１面近傍のポテンシャルを制御する制御ゲート５２とを有する。
【選択図】図４



【特許請求の範囲】
【請求項１】
基板の第１面側に配線層を有し、前記基板の第２面側から光を受光する固体撮像装置であって、
前記基板に形成され、第１導電型領域を含む受光部と、
前記基板の第１面上であって前記受光部に隣接して配置され、前記受光部に蓄積された信号電荷を転送する転送ゲートと、
前記基板の第１面上であって前記受光部に重なって配置され、前記受光部の第１面近傍のポテンシャルを制御する制御ゲートとを有する
ことを特徴とする固体撮像装置。
【請求項２】
前記受光部は、少なくとも前記第１面側または前記第２面側のいずれかには、第２導電型領域を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
１つの受光部に対して複数の前記制御ゲートが配置されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
基板の第１面側に配線層を有し、前記基板の第２面側から光を受光する固体撮像装置の製造方法であって、
基板に第１導電型領域を含む受光部を形成する工程と、
前記基板の第１面上であって前記受光部に隣接する部位に、転送ゲートを形成する工程と、
前記基板の第１面上であって前記受光部に重なる部位に、制御ゲートを形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【請求項５】
基板の第１面側に配線層を有し、前記基板の第２面側から光を受光する固体撮像装置と、
前記固体撮像装置の前記第２面側に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を有し、
前記固体撮像装置は、
前記基板に形成され、第１導電型領域を含む受光部と、
前記基板の第１面上であって前記受光部に隣接して配置され、前記受光部に蓄積された信号電荷を転送する転送ゲートと、
前記基板の第１面上であって前記受光部に重なって配置され、前記受光部の第１面近傍のポテンシャルを制御する制御ゲートとを有する
ことを特徴とするカメラ。
【請求項６】
受光部の受光面上に透明導電膜を有し、
前記受光面と前記透明導電膜との間に存在する絶縁膜の膜厚が５０ｎｍ以下に設定されている
ことを特徴とする固体撮像装置。
【請求項７】
前記絶縁膜が、酸化シリコン膜または酸窒化シリコン膜である
ことを特徴とする請求項６記載の固体撮像装置。
【請求項８】
受光部の受光面上に透明導電膜を有し、
前記受光面と前記透明導電膜との間に存在する２種類以上の膜からなる積層膜のうち前記受光面に接する膜は酸化シリコン膜であり、前記酸化シリコン膜の膜厚が５０ｎｍ以下

に設定されている
ことを特徴とする固体撮像装置。
【請求項９】
基板の第１面側に配線層が形成され、前記基板の第２面側を前記受光部の受光面として、裏面照射型に構成されている
ことを特徴とする請求項７記載の固体撮像装置。
【請求項１０】
基板の第１面側に配線層が形成され、前記基板の第２面側を前記受光部の受光面として、裏面照射型に構成されている
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１１】
基板に形成された第１導電型領域を含む受光部の受光面上に膜厚５０ｎｍ以下の絶縁膜を形成する工程と、
前記絶縁膜上に透明導電膜を形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１２】
基板に形成された第１導電型領域を含む受光部の受光面上に、該受光面に接する膜厚５０ｎｍ以下の酸化シリコン膜を含んで２種類以上の積層絶縁膜を形成する工程と、
前記積層絶縁膜上に透明導電膜を形成する工程とを有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１３】
固体撮像装置の受光部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、
受光部の受光面上に透明導電膜を有し、
前記受光面と前記透明導電膜との間に存在する絶縁膜の膜厚が５０ｎｍ以下に設定されている
ことを特徴とするカメラ。
【請求項１４】
固体撮像装置の受光部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、
受光部の受光面上に透明導電膜を有し、
前記受光面と前記透明導電膜との間に存在する２種類以上の膜からなる積層膜のうち前記受光面に接する１種類の酸化シリコン膜の膜厚が５０ｎｍ以下に設定されている
ことを特徴とするカメラ。
【請求項１５】
受光部の受光面上に負の固定電荷を有する膜が形成されている
ことを特徴とする固体撮像装置。
【請求項１６】
前記負の固定電荷を有する膜は、一部が結晶化した絶縁膜である
ことを特徴とする請求項１５記載の固体撮像装置。
【請求項１７】
前記少なくとも一部が結晶化した絶縁膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイドから選ばれた元素の酸化物絶縁膜であり、膜中に少なくとも一部が結晶化した領域を有する
ことを特徴とする請求項１６記載の固体撮像装置。
【請求項１８】
前記少なくとも一部が結晶化した絶縁膜の膜厚が３ｎｍ以上で１００ｎｍ以下である
ことを特徴とする請求項１７記載の固体撮像装置。

【請求項１９】
基板の第１面側に配線層が形成され、前記基板の第２面側を受光部の受光面として、裏面照射型に構成されている
ことを特徴とする請求項１６記載の固体撮像装置。
【請求項２０】
固体撮像装置の受光部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、受光部の受光面上に負の固定電荷を有する膜が形成されている
ことを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法、並びに当該固体撮像装置を備えるカメラに関する。
【背景技術】
【０００２】
固体撮像装置、例えばＣＣＤイメージセンサやＣＭＯＳイメージセンサでは、受光部であるフォトダイオード中の結晶欠陥や、受光部とその上の絶縁膜との界面における界面準位が暗電流の発生源となることが知られている。そのうち、界面準位に起因した暗電流の発生を抑制する手法としては、埋め込み型フォトダイオード構造が有効である。この埋め込み型フォトダイオードは、ｎ型半導体領域を形成し、このｎ型半導体領域の表面すなわち絶縁膜との界面近傍に、暗電流抑制のための浅く不純物濃度の濃いｐ型半導体領域（正孔蓄積領域）を形成して構成される。その埋め込み型フォトダイオードの作製方法としては、ｐ型不純物となるＢやＢＦ2 をイオン注入し、アニールして、フォトダイオードを構成するｎ型半導体領域と絶縁膜との界面近傍にｐ型半導体領域を作製することが一般的である。
【０００３】
ところが、従来のイオン注入法を用いて、埋め込み型フォトダイオードを形成する際には、不純物の活性化のために７００℃以上という高温の熱処理が必要不可欠である。このため、４００℃以下の低温プロセスではイオン注入によるｐ型半導体領域の形成は困難である。また、不純物の拡散を抑制するために、高温での長時間の活性化を避けたい場合も、イオン注入及びアニールを施すｐ型半導体領域の形成方法は好ましくない。
【０００４】
一方、ＣＭＯＳイメージセンサでは、各画素が、フォトダイオードと読み出し、リセット、増幅などの各種のトランジスタを含んで形成される。フォトダイオードにより光電変換された信号は、当該トランジスタにより処理される。各画素の上部には多層の金属配線を含む配線層が形成される。配線層上には、フォトダイオードに入射する光の波長を規定するカラーフィルタや、フォトダイオードに光を集光するオンチップレンズが形成される。
【０００５】
上記のＣＭＯＳイメージセンサでは、画素の上部の配線により光が遮られて、各画素の感度が低下する問題があった。また、これらの配線で反射された光が隣接画素に入射すると、混色等の原因となる。このため、フォトダイオードや各種のトランジスタを形成したシリコン基板の裏側を研磨することにより薄膜化し、基板裏面側から光を入射させて光電変換する裏面照射型の固体撮像装置が提案されている（特許文献１参照）。上述したように、暗電流を抑制するため、フォトダイオードの部位には浅く濃いｐ型半導体領域（正孔蓄積領域）が形成されているが、裏面照射型の固体撮像装置の場合、この正孔蓄積領域は、基板の表面側及び裏面側に形成される（特許文献１参照）。
【０００６】
しかしながら、イオン注入による浅く濃いｐ型半導体領域の形成には限界がある。この

ため、暗電流の抑制のためにｐ型半導体領域の不純物濃度をさらに上げようとすると、ｐ型半導体領域が深くなる。ｐ型半導体領域が深くなると、フォトダイオードのｐｎ接合が転送ゲートから離れるために、転送ゲートによる読出し能力が低下する虞れがある。

【０００７】

【特許文献１】特開２００３－３１７８５号公報

【発明の開示】

【発明が解決しようとする課題】

【０００８】

本発明は、上述の点に鑑み、その目的は、少なくとも界面準位に起因した暗電流の抑制を可能にした固体撮像装置およびその製造方法、並びにその固体撮像装置を備えたカメラを提供することにある。

【課題を解決するための手段】

【０００９】

本発明に係る固体撮像装置は、基板の第１面側に配線層を有し、前記基板の第２面側から光を受光する固体撮像装置であって、前記基板に形成され、第１導電型領域を含む受光部と、前記基板の第１面上であって前記受光部に隣接して配置され、前記受光部に蓄積された信号電荷を転送する転送ゲートと、前記基板の第１面上であって前記受光部に重なって配置され、前記受光部の第１面近傍のポテンシャルを制御する制御ゲートとを有することを特徴とする。

【００１０】

本発明に係る固体撮像装置の製造方法は、基板の第１面側に配線層を有し、前記基板の第２面側から光を受光する固体撮像装置の製造方法であって、基板に第１導電型領域を含む受光部を形成する工程と、前記基板の第１面上であって前記受光部に隣接する部位に、転送ゲートを形成する工程と、前記基板の第１面上であって前記受光部に重なる部位に、制御ゲートを形成する工程とを有することを特徴とする。

【００１１】

本発明に係るカメラは、基板の第１面側に配線層を有し、前記基板の第２面側から光を受光する固体撮像装置と、前記固体撮像装置の前記第２面側に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有し、前記固体撮像装置は、前記基板に形成され、第１導電型領域を含む受光部と、前記基板の第１面上であって前記受光部に隣接して配置され、前記受光部に蓄積された信号電荷を転送する転送ゲートと、前記基板の第１面上であって前記受光部に重なって配置され、前記受光部の第１面近傍のポテンシャルを制御する制御ゲートとを有することを特徴とする。

【００１２】

上記の本発明では、制御ゲートにより受光部の第１面近傍のポテンシャルを制御できることから、暗電流の発生が抑制される。また、受光部の第１導電型領域中であって、第１面近傍に信号電荷が蓄積されるため、転送ゲートによる信号電荷の読み出し能力が向上する。

【００１３】

本発明に係る固体撮像装置は、受光部の受光面上に透明導電膜を有し、前記受光面と前記透明導電膜との間に存在する絶縁膜の膜厚が５０ｎｍ以下に設定されていることを特徴とする。

【００１４】

本発明に係る固体撮像装置は、受光部の受光面上に透明導電膜を有し、前記受光面と前記透明導電膜との間に存在する２種類以上の膜からなる積層膜のうち前記受光面に接する膜は酸化シリコン膜であり、前記酸化シリコン膜の膜厚が５０ｎｍ以下に設定されていることを特徴とする。

【００１５】

本発明に係る固体撮像装置の製造方法は、基板に形成された第１導電型領域を含む受光部の受光面上に膜厚５０ｎｍ以下の絶縁膜を形成する工程と、前記絶縁膜上に透明導電膜

を形成する工程とを有することを特徴とする。
【００１６】
本発明に係る固体撮像装置の製造方法は、基板に形成された第１導電型領域を含む受光部の受光面上に、該受光面に接する膜厚５０ｎｍ以下の酸化シリコン膜を含んで２種類以上の積層絶縁膜を形成する工程と、前記積層絶縁膜上に透明導電膜を形成する工程とを有することを特徴とする。
【００１７】
本発明に係るカメラは、固体撮像装置の受光部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを備え、前記固体撮像装置は、受光部の受光面上に透明導電膜を有し、前記受光面と前記透明導電膜との間に存在する絶縁膜の膜厚が５０ｎｍ以下に設定されていることを特徴とする。
【００１８】
本発明に係るカメラは、固体撮像装置の受光部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを備え、前記固体撮像装置は、受光部の受光面上に透明導電膜を有し、前記受光面と前記透明導電膜との間に存在する２種類以上の膜からなる積層膜のうち前記受光面に接する膜は酸化シリコン膜であり、前記酸化シリコン膜の膜厚が５０ｎｍ以下に設定されていることを特徴とする。
【００１９】
上記の本発明では、透明導電膜により受光部の受光面のポテンシャルを制御できることから、暗電流に発生が抑制される。また、受光面と透明導電膜との間に存在する絶縁膜の膜厚、あるいは積層絶縁膜であれば、その受光面に接する酸化シリコン膜の膜厚、を５０ｎｍ以下に設定することにより、絶縁膜と透明導電膜とで反射防止膜が形成され、受光部への光吸収率が向上し、感度を向上することができる。
【００２０】
本発明に係る固体撮像装置は、受光部の受光面上に負の固定電荷を有する膜が形成されていることを特徴とする。負の固定電荷を有する膜としては、好ましくは一部が結晶化した絶縁膜である。
【００２１】
本発明に係るカメラは、固体撮像装置の受光部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを備え、前記固体撮像装置は、受光部の受光面上に負の固定電荷を有する膜が形成されていることを特徴とする。
【００２２】
上記の本発明では、受光部の受光面上に負の固定電荷を有する膜が形成されているので、受光部の表面が正孔蓄積状態となり、界面準位に起因した暗電流の発生が抑制される。
【発明の効果】
【００２３】
本発明によれば、少なくとも暗電流の抑制を図った固体撮像装置およびカメラを実現することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明の実施の形態について、図面を参照して説明する。
【００２５】
（第１実施の形態）
図１は、本実施形態に係る固体撮像装置の概略構成図である。
【００２６】
固体撮像装置は、画素部１１と、周辺回路部とを有し、これらが同一の半導体基板上に搭載された構成となっている。本例では、周辺回路部として、垂直選択回路１２と、Ｓ／Ｈ（サンプル／ホールド）・ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路１３と、水平選択回路１４と、タイミングジェネレータ（ＴＧ）１５と、ＡＧＣ（Automatic Gain Control）回路１６と、Ａ／Ｄ変換回路１７と、デジタルアンプ１８と

を有する。

【００２７】

画素部１１には、後述する単位画素が行列状に多数配置され、行単位でアドレス線等が、列単位で信号線等がそれぞれ設けている。

【００２８】

垂直選択回路１２は、画素を行単位で順に選択し、各画素の信号を垂直信号線を通して画素列毎にＳ／Ｈ・ＣＤＳ回路１３に読み出す。Ｓ／Ｈ・ＣＤＳ回路１３は、各画素列から読み出された画素信号に対し、ＣＤＳ等の信号処理を行う。

【００２９】

水平選択回路１４は、Ｓ／Ｈ・ＣＤＳ回路１３に保持されている画素信号を順に取り出し、ＡＧＣ回路１６に出力する。ＡＧＣ回路１６は、水平選択回路１４から入力した信号を適当なゲインで増幅し、Ａ／Ｄ変換回路１７に出力する。

【００３０】

Ａ／Ｄ変換回路１７は、ＡＧＣ回路１６から入力したアナログ信号をデジタル信号に変換し、デジタルアンプ１８に出力する。デジタルアンプ１８は、Ａ／Ｄ変換回路１７から入力したデジタル信号を適当に増幅して、パッド（端子）より出力する。

【００３１】

垂直選択回路１２、Ｓ／Ｈ・ＣＤＳ回路１３、水平選択回路１４、ＡＧＣ回路１６、Ａ／Ｄ変換回路１７およびデジタルアンプ１８の各動作は、タイミングジェネレータ１５から出力される各種のタイミング信号に基づいて行われる。

【００３２】

図２は、画素部１１の単位画素の回路構成の一例を示す図である。

【００３３】

単位画素は、光電変換素子として例えばフォトダイオード２１を有し、この１個のフォトダイオード２１に対して、転送トランジスタ２２、増幅トランジスタ２３、アドレストランジスタ２４、リセットトランジスタ２５の４つのトランジスタを能動素子として有する。

【００３４】

フォトダイオード２１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。転送トランジスタ２２は、フォトダイオード２１とフローティングディフュージョンＦＤとの間に接続され、駆動配線２６を通じてそのゲート（転送ゲート）に駆動信号が与えられることで、フォトダイオード２１で光電変換された電子をフローティングディフュージョンＦＤに転送する。

【００３５】

フローティングディフュージョンＦＤには、増幅トランジスタ２３のゲートが接続されている。増幅トランジスタ２３は、アドレストランジスタ２４を介して垂直信号線２７に接続され、画素部外の定電流源Ｉとソースフォロアを構成している。そして、駆動配線２８を通してアドレス信号がアドレストランジスタ２４のゲートに与えられ、当該アドレストランジスタ２４がオンすると、増幅トランジスタ２３はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線２７に出力する。垂直信号線２７を通じて、各画素から出力された電圧はＳ／Ｈ・ＣＤＳ回路１３に出力される。

【００３６】

リセットトランジスタ２５は、電源ＶｄｄとフローティングディフュージョンＦＤとの間に接続され、駆動配線２９を通してそのゲートにリセット信号が与えられることで、フローティングディフュージョンＦＤの電位を電源Ｖｄｄの電位にリセットする。これらの動作は、転送トランジスタ２２、アドレストランジスタ２４およびリセットトランジスタ２５の各ゲートが行単位で接続されていることから、１行分の各画素について同時に行われる。

【００３７】

図３は、固体撮像装置の画素部および周辺回路部における概略断面図である。本実施形

態に係る固体撮像装置は、配線層３８が形成された第１面側とは反対側の第２面側から光を受光する。

【００３８】

基板３０は、例えばｎ型のシリコン基板からなり、本発明の基板に相当する。基板３０には、単位画素を構成する複数の受光部３１が形成されている。受光部３１は、図２に示すフォトダイオード２１に相当する。受光部３１は、基板３０中のｐｎ接合により構成される。基板３０は、裏面から光を入射し得るように、シリコンウェハを薄膜化することにより形成される。基板３０の厚さは、固体撮像装置の種類にもよるが、可視光用の場合には２～６μｍであり、近赤外線用では６～１０μｍとなる。

【００３９】

基板３０の第２面側（裏面側、光入射側）には、酸化シリコンからなる絶縁膜３２を介して、遮光膜３３が形成されている。遮光膜３３には、受光部３１の部位に開口部３３ａが形成されている。遮光膜３３上には、窒化シリコンからなる保護膜３４が形成されている。

【００４０】

保護膜３４上には、所望の波長領域の光のみを通過させるカラーフィルタ３５が形成されている。また、カラーフィルタ３５上には、入射光を受光部３１へ集光させるマイクロレンズ３６が形成されている。

【００４１】

基板３０の第１面側には、各種のトランジスタが形成される。図示はしないが、基板３０の画素部には、図２に示すトランジスタ２２～２５が形成される。また、図示はしないが、基板３０の周辺回路部にはｐウェルおよびｎウェルが形成されており、これらウェルにＣＭＯＳ回路が形成されている。

【００４２】

基板３０の第１面（表面）上には、多層の金属配線を含む配線層３８が形成されている。配線層３８上には、図示しない接着層を介して支持基板３９が設けられている。支持基板３９は、基板３０の強度を補強するために設けられる。支持基板３９は、例えばシリコン基板からなる。

【００４３】

図４は、基板３０の画素部の要部断面図である。

【００４４】

受光部３１の部位には、基板３０にｎ型の電荷蓄積領域（第１導電型領域）４１が形成されている。電荷が蓄積する部位を第１面側に近づけるため、第１面側にいくに従って不純物濃度が高くなるように、電荷蓄積領域４１が形成されていることが好ましい。また、入射光を効率良く取り込むため、第２面側にいくに従って面積が大きくなるように、電荷蓄積領域４１を形成してもよい。

【００４５】

基板３０中であって、電荷蓄積領域４１の周囲には、ｐ型ウェル４２が形成されている。基板３０の第２面側には、浅いｐ型の正孔蓄積領域（第２導電型領域）４３が画素部の全面に形成されている。基板３０の第１面側であって、受光部３１の部位には、浅いｐ型の正孔蓄積領域（第２導電型領域）４４が形成されている。電荷蓄積領域４１に対して第１面側および第２面側に正孔蓄積領域４３，４４が形成されていることにより、埋め込みフォトダイオードからなる受光部３１が構成される。

【００４６】

基板３０の第１面側には、酸化シリコンからなる素子分離絶縁膜４０が形成されている。基板３０の第１面側には、ｎ型のフローティングディフュージョン（ＦＤ）４５が形成されている。フローティングディフュージョン４５と電荷蓄積領域４１との間には、ｐ型領域４６が形成されており、両者は電気的に分離されている。

【００４７】

基板３０の第１面上には、図示しないゲート絶縁膜を介して、転送トランジスタ２２の

転送ゲート５１が形成されている。転送ゲート５１は、受光部３１に隣接して配置されており、ｐ型領域４６上に形成されている。転送ゲート５１は、例えばポリシリコンからなる。

【００４８】

基板３０の第１面上には、図示しないゲート絶縁膜を介して、制御ゲート５２が形成されている。制御ゲート５２は、受光部３１の全面に重なって配置されている。制御ゲート５２は、例えばポリシリコンからなる。加工性および抵抗の観点から、制御ゲート５２の膜厚は、転送ゲート５１と同程度とすることが好ましい。光は第２面側から入射するため、受光部３１の第１面側に制御ゲート５２が存在しても、光を遮ることはない。

【００４９】

図示はしないが、画素内の転送トランジスタ２２以外のトランジスタ（図２の増幅トランジスタ２３、アドレストランジスタ２４、リセットトランジスタ２５）は、基板３０の第１面側におけるｐ型ウェル４２上に形成されている。

【００５０】

次に、本実施形態に係る固体撮像装置の動作について、図４および図５を参照して説明する。図５は、固体撮像装置の動作におけるバイアス例を示す図である。

【００５１】

電荷蓄積期間では、図中矢印に示す向きから入射した光は、基板３０の受光部（フォトダイオード）３１により光電変換されて、入射光量に応じた信号電荷が発生する。信号電荷は、電荷蓄積領域４１中をドリフトし、電荷蓄積領域４１中であって正孔蓄積領域４４付近に蓄積される。電荷蓄積期間においては、転送ゲート５１には負電圧が印加されており、転送トランジスタ２２はオフ状態となっている。また、制御ゲート５２には、負電圧が印加されている。このため、正孔が基板３０の界面（第１面）付近に蓄積され、暗電流が低減される。

【００５２】

制御ゲート５２に印加する負電圧は、制御ゲート５２下の不純物濃度、ゲート酸化膜厚等によって異なる。例えば０．２５μｍ世代のプロセスで、１×１０１６／ｃｍ３のｐ型不純物濃度をもつ正孔蓄積領域４４を形成した場合には、－１Ｖ程度を印加すれば、暗電流の発生は十分抑制できる。

【００５３】

読み出し時には、転送ゲート５１に正電圧が印加され、転送トランジスタ２２がオン状態となる。この結果、受光部３１に蓄積された信号電荷は、フローティングディフュージョン４５に転送される。正電圧は、例えば、電源電圧（３．３Ｖあるいは２．７Ｖ）と等しい。

【００５４】

読み出し時において、基本的に制御ゲート５２には、蓄積時と同じ負電圧（例えば－１Ｖ）が印加される。ただし、読み出し時において、制御ゲート５２に、一時的に＋１Ｖ程度の正電圧を印加してもよい。この場合には、蓄積された信号電荷が第１面側に近づくため、転送ゲート５１による読み出し能力を向上させることができる。なお、読み出しに要する期間は、蓄積期間に比べて非常に短いため、制御ゲート５２に正電圧を印加することにより発生する暗電流は少ない。

【００５５】

転送された信号電荷の量に従って、フローティングディフュージョン４５の電位が変化する。フローティングディフュージョン４５の電位は、増幅トランジスタ２３により増幅され、その電位に応じた電圧が垂直信号線２７に出力される（図２参照）。

【００５６】

リセット時には、リセットトランジスタ２５のゲートに正電圧が印加されて、フローティングディフュージョン４５は電源Ｖｄｄの電圧にリセットされる。このとき、転送ゲート５１に負電圧が印加されており、転送トランジスタ２２はオフ状態となっている。また、制御ゲート５２には、負電圧が印加されている。

【００５７】
上記した信号電荷の蓄積動作、読み出し動作、リセット動作が繰り返し行われる。
【００５８】
次に、上記の固体撮像装置の製造方法について説明する。本実施形態では、転送ゲート５１と制御ゲート５２を同時に形成する例について説明する。
【００５９】
図６（ａ）に示すように、基板３０に、ＳＴＩ（Shallow Trench Isolation）技術により素子分離絶縁膜４０を形成した後、イオン注入法により、ｎ型の電荷蓄積領域４１、ｐ型ウェル４２、ｐ型の正孔蓄積領域４４、ｐ型領域４６を形成する。なお、各領域の形成順序に限定はない。
【００６０】
次に、図６（ｂ）に示すように、熱酸化法により、基板３０上に、酸化シリコンからなるゲート絶縁膜６０を形成する。続いて、ゲート絶縁膜６０上に、ＣＶＤ法によりポリシリコンからなる電極層５０を形成する。ポリシリコンの膜厚は１００ｎｍ～３００ｎｍであり、ポリシリコンへの不純物の導入は成膜時に行う。
【００６１】
次に、図７（ａ）に示すように、レジストマスクを用いて電極層５０をエッチングして、転送ゲート５１および制御ゲート５２を形成する。このとき、画素部の他のトランジスタ（図２参照）のゲートも同時に形成される。
【００６２】
次に、図７（ｂ）に示すように、全面に酸化シリコンあるいは窒化シリコンを堆積させて、転送ゲート５１および制御ゲート５２間のギャップに絶縁膜６１を埋め込む。
【００６３】
以上により、転送ゲート５１および制御ゲート５２が形成される。ゲート形成後のプロセスについて、図３を参照して説明する。基板３０の第１面側に、絶縁膜の形成および配線の形成を繰り返すことにより、配線層３８を形成する。その後、配線層３８上に支持基板３９を貼り付ける。
【００６４】
続いて、基板３０の裏面（第２面側）をＣＭＰにより研磨して、基板３０を薄膜化する。続いて、イオン注入および活性化アニールを施し、基板３０の第２面にｐ型の正孔蓄積領域４３（図４参照）を形成する。なお前記活性化アニールは、配線層の形成後に行うため、配線の耐熱性を超えない必要がある。それを実現するためには、配線層まで熱の影響が届かないレーザーアニールを用いることが好適である。
【００６５】
その後、基板３０上に、ＣＶＤ法により酸化シリコンからなる絶縁膜３２を形成し、絶縁膜３２上に遮光膜３３をパターン加工する。遮光膜３３上に、ＣＶＤ法により窒化シリコンからなる保護膜３４を形成し、カラーフィルタ３５およびマイクロレンズ３６を形成する。
【００６６】
以上により、本実施形態に係る裏面照射型の固体撮像装置が製造される。
【００６７】
転送ゲート５１と制御ゲート５２を単層で形成する他の例について、図８および図９を参照して説明する。図８，９では、基板構造を省略している。
【００６８】
まず、先と同様にして、基板３０に、ＳＴＩ（Shallow Trench Isolation）技術により素子分離絶縁膜４０を形成した後、イオン注入法により、ｎ型の電荷蓄積領域４１、ｐ型ウェル４２、ｐ型の正孔蓄積領域４４、ｐ型領域４６を形成する（図６（ａ）参照）。なお、各領域の形成順序に限定はない。
【００６９】
次に、図８（ａ）に示すように、基板３０上に熱酸化法により酸化シリコンからなるゲ

ート絶縁膜６０を形成し、ゲート絶縁膜６０上にＣＶＤ法により、ポリシリコンからなる電極層５０を形成する。ポリシリコンの膜厚は１００ｎｍ～３００ｎｍであり、ポリシリコンへの不純物の導入は成膜時に行う。続いて、電極層５０上に、ＣＶＤ法により酸化シリコン膜６２ａおよび窒化シリコン膜６２ｂを堆積して、酸化シリコン膜６２ａおよび窒化シリコン膜６２ｂからなるハードマスク６２を形成する。

【００７０】

次に、図８（ｂ）に示すように、リソグラフィ技術により形成したレジストマスクを用いて、ハードマスク６２をパターニングする。これにより、ハードマスク６２には幅Ｗ１の開口が形成される。幅Ｗ１の最小値は、リソグラフィの解像限界で決まる。

【００７１】

次に、図８（ｃ）に示すように、ハードマスク６２の開口の側壁にサイドウォール絶縁膜６３を形成する。サイドウォール絶縁膜６３は、ハードマスク６２の開口内を含む全面に、ＣＶＤ法により酸化シリコン膜を堆積し、当該酸化シリコン膜をエッチバックすることにより形成される。サイドウォール絶縁膜６３により、リソグラフィの解像限界で決まる幅Ｗ１よりも狭い幅Ｗ２の開口部が得られる。

【００７２】

次に、図９（ａ）に示すように、ハードマスク６２およびサイドウォール絶縁膜６３を用いて電極層５０をドライエッチングして、転送ゲート５１および制御ゲート５２を形成する。制御ゲート５２および制御ゲート５２のギャップは、幅Ｗ２にほぼ等しい。必要に応じて、転送ゲート５１と制御ゲート５２の間における基板３０にイオン注入を行う。

【００７３】

次に、図９（ｂ）に示すように、転送ゲート５１および制御ゲート５２のギャップ部を含む全面に、ＣＶＤ法により酸化シリコン膜６４ａおよび窒化シリコン膜６４ｂを順に堆積して、埋め込み絶縁膜６４を形成する。

【００７４】

次に、図９（ｃ）に示すように、ハードマスク６２上の埋め込み絶縁膜６４をエッチバックして、転送ゲート５１および制御ゲート５２のギャップ部のみに埋め込み絶縁膜６４を残す。

【００７５】

以降の工程としては、先に記載した通りである。なお、本実施形態では、転送ゲート５１および制御ゲート５２を単層で形成する方法を例に説明したが、その形成方法に限定はない。例えば、制御ゲート５２を形成後、酸化により制御ゲート５２の表面に酸化シリコン膜を形成し、その後転送ゲート５１を形成してもよい。あるいは、転送ゲート５１を先に形成し、酸化により転送ゲート５１の側壁に酸化シリコン膜を形成した後に、制御ゲート５２を形成してもよい。転送ゲート５１を先に形成する場合には、転送ゲート５１をイオン注入マスクとして、正孔蓄積領域４４を形成してもよい。

【００７６】

図１０は、上記の固体撮像装置が用いられるカメラの概略構成図である。

【００７７】

カメラ１００は、上記した固体撮像装置１０１と、光学系１０２と、信号処理回路１０３とを有する。本発明のカメラは、固体撮像装置１０１、光学系１０２および信号処理回路１０３がモジュール化したカメラモジュールの形態を含む。

【００７８】

光学系１０２は、被写体からの像光（入射光）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１の受光部３１において、入射光は入射光量に応じた信号電荷に変換され、受光部３１において、一定期間当該信号電荷が蓄積される。

【００７９】

信号処理回路１０３は、固体撮像装置１０１の出力信号に対して種々の信号処理を施して映像信号として出力する。

【００８０】

次に、上記の本実施形態に係る固体撮像装置およびその製造方法、並びにカメラの効果について説明する。

【００８１】

本実施形態に係る固体撮像装置では、基板３０の第１面上に、受光部３１に重なって制御ゲート５２が配置されている。この制御ゲート５２に負電圧を印加することにより、基板３０の第１面付近に正孔が蓄積され、暗電流が低減される。

【００８２】

この結果、正孔蓄積領域４４のｐ型不純物濃度を下げても暗電流を抑制できることから、受光部３１のｐｎ接合を第１面側に近づけることができるため、転送ゲート５１の読み出し能力を向上させることができる。読み出し可能な信号電荷量を増加させることができることから、ダイナミックレンジを向上させることができる。

【００８３】

従来、暗電流を抑制するためには、正孔蓄積領域４４のｐ型不純物濃度を１×１０１８／ｃｍ３程度まで上げる必要があったが、本実施形態では、正孔蓄積領域４４のｐ型不純物濃度を１×１０１６／ｃｍ３程度まで下げることができる。なお、正孔蓄積領域４４の不純物濃度をさらに下げたい場合には、制御ゲート５２に印加すべき負電圧をより大きくすればよい。

【００８４】

上記の本実施形態に係る固体撮像装置の製造方法によれば、転送ゲート５１および制御ゲート５２を備えた固体撮像装置を製造することができる。特に転送ゲート５１と制御ゲート５２を同時に形成する場合には、製造工程の増加を抑制しつつ、上記した固体撮像装置を製造することができる。

【００８５】

上記の固体撮像装置を備えることにより、暗電流の抑制およびダイナミックレンジの拡大を図ったカメラを実現することができる。

【００８６】

（第２実施の形態）

図１１は、第２実施形態に係る固体撮像装置における、基板３０の画素部の要部断面図である。なお、第１実施形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。

【００８７】

基板３０の第１面上には、図示しないゲート絶縁膜を介して、２つの制御ゲート５２－１，５２－２が形成されている。転送ゲート５１側から第１制御ゲート５２－１、第２制御ゲート５２－２の順に配置されている。制御ゲート５２－１，５２－２は、受光部３１に重なって配置されている。制御ゲート５２－１，５２－２は、例えばポリシリコンからなる。加工性および抵抗の観点から、制御ゲート５２－１，５２－２の膜厚は、転送ゲート５１と同程度とすることが好ましい。光は第２面側から入射するため、受光部３１の第１面側に制御ゲート５２－１，５２－２が存在しても、光を遮ることはない。なお、受光部３１上に３つ以上の制御ゲートが配置されていてもよい。

【００８８】

上記の固体撮像装置は、第１実施形態と同様にして作製される。例えば、第１実施形態と同様に、転送ゲート５１、制御ゲート５２－１，５２－２を同時に形成してもよい。あるいは、第１制御ゲート５２－１を形成後、酸化により第１制御ゲート５２－１の表面に酸化シリコン膜を形成し、その後、第１制御ゲート５２－１の両側に転送ゲート５１および第２制御ゲート５２－２を形成してもよい。

【００８９】

次に、本実施形態に係る固体撮像装置の動作について、図１１および図１２を参照して説明する。図１２は、固体撮像装置の動作におけるバイアス例を示す図である。

【００９０】

電荷蓄積期間では、図中矢印に示す向きから入射した光は、基板３０の受光部（フォト

ダイオード）３１により光電変換されて、入射光量に応じた信号電荷が発生する。信号電荷は、電荷蓄積領域４１中をドリフトし、電荷蓄積領域４１中であって正孔蓄積領域４４付近に蓄積される。電荷蓄積期間においては、転送ゲート５１には負電圧が印加されており、転送トランジスタ２２はオフ状態となっている。また、第１制御ゲート５２－１および第２制御ゲート５２－２には、負電圧が印加されている。このため、正孔が基板３０の界面（第１面）付近に蓄積され、暗電流が低減される。

【００９１】

第１制御ゲート５２－１および第２制御ゲート５２－２に印加する負電圧は、制御ゲート５２下の不純物濃度、ゲート酸化膜厚等によって異なる。例えば０．２５μｍ世代のプロセスで、１×１０１６／ｃｍ３のｐ型不純物濃度をもつ正孔蓄積領域４４を形成した場合には、－１Ｖ程度のバイアスがあれば、暗電流の発生は十分抑制できる。信号電荷は、電荷蓄積領域４１中であって正孔蓄積領域４４付近に蓄積される。

【００９２】

読み出し時（読み出し１）には、まず、第１制御ゲート５２－１に正電圧（例えば、＋１Ｖ程度）が印加される。これにより、ＣＣＤと同様の原理で、電荷蓄積領域４１中の信号電荷は、第１制御ゲート５２－１下に集まる。

【００９３】

次に、転送ゲート５１に正電圧が印加され、第１制御ゲート５２－１に負電圧が印加される（読み出し２参照）。これにより、転送トランジスタ２２がオン状態となり、第１制御ゲート５２－１下に集められた信号電荷は、フローティングディフュージョン４５に転送される。転送ゲート５１に印加する正電圧は、例えば、電源電圧（３．３Ｖあるいは２．７Ｖ）に等しい。このとき、第１制御ゲート５２－１に負電圧を印加することにより、基板３０に水平方向に電界がかかるため、信号電荷はフローティングディフュージョン４５に効率的に転送される。

【００９４】

転送された信号電荷の量に従って、フローティングディフュージョン４５の電位が変化する。フローティングディフュージョン４５の電位は、増幅トランジスタ２３により増幅され、その電位に応じた電圧が垂直信号線２７に出力される（図２参照）。

【００９５】

リセット時には、リセットトランジスタ２５のゲートに正電圧が印加されて、フローティングディフュージョン４５は電源Ｖｄｄの電圧にリセットされる。このとき、転送ゲート５１に負電圧が印加されており、転送トランジスタ２２はオフ状態となっている。また、制御ゲート５２－１,５２－２には、負電圧が印加されている。

【００９６】

上記の信号電荷の蓄積動作、読み出し動作、リセット動作が繰り返し行われる。

【００９７】

本実施形態では、受光部３１上に複数の制御ゲート５２－１，５２－２を設け、第１制御ゲート５２－１と転送ゲート５１を順次オン／オフしていくことにより、基板３０に水平方向に電界を生じさせて、電荷を効率的に転送することができる。

【００９８】

従来、電荷を効率的に読み出す観点から、基板３０に水平方向に電界を生じさせる場合には、電荷蓄積領域４１の不純物濃度を水平方向に変化させる必要があった。この場合には、電荷蓄積領域４１の不純物濃度が薄い領域において、電位井戸が浅くなるため、蓄積電荷量が減少する。この結果、ダイナミックレンジの減少に繋がる。本実施形態の場合には、水平方向に濃度勾配を設ける必要がなくなるため、ダイナミックレンジの減少はない。本実施形態は、特に画素サイズが大きい固体撮像装置に有効である。

【００９９】

上記の固体撮像装置の製造方法によれば、転送ゲート５１および制御ゲート５２－１，５２－２を備えた固体撮像装置を製造することができる。特に転送ゲート５１と制御ゲート５２－１，５２－２を同時に形成する場合には、製造工程の増加を抑制しつつ、上記し

た固体撮像装置を製造することができる。

【０１００】

上記の固体撮像装置を備えることにより、暗電流の抑制およびダイナミックレンジの拡大を図ったカメラを実現することができる。

【０１０１】

（第３実施形態）

図１３は、第３実施形態に係る固体撮像装置における、基板３０の画素部の要部断面図である。なお、第１実施形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。

【０１０２】

基板３０の第１面上には、図示しないゲート絶縁膜を介して、制御ゲート５２が形成されている。本実施形態では、制御ゲート５２は、受光部３１の一部のみを覆っている。制御ゲート５２下には正孔蓄積領域４４は設けられていない。この結果、転送ゲート５１側から制御ゲート５２のみが配置された領域と、正孔蓄積領域４４のみが配置された領域が形成されている。ただし、正孔蓄積領域４４は受光部３１の全面に形成されていてもよい。また、制御ゲート５２と正孔蓄積領域４４の配置を逆にしてもよい。

【０１０３】

上記の固体撮像装置は、第１実施形態と同様にして作製される。例えば、第１実施形態と同様に、転送ゲート５１および制御ゲート５２を同時に形成してもよい。あるいは、制御ゲート５２を形成後、酸化により制御ゲート５２の表面に酸化シリコン膜を形成し、その後転送ゲート５１を形成してもよい。あるいは、転送ゲート５１を先に形成し、酸化により転送ゲート５１の側壁に酸化シリコン膜を形成した後に、制御ゲート５２を形成してもよい。正孔蓄積領域４４は、転送ゲート５１および制御ゲート５２の前に形成してもよく、あるいは転送ゲート５１および制御ゲート５２をマスクとしたイオン注入により形成してもよい。

【０１０４】

次に、本実施形態に係る固体撮像装置の動作について、図１３を参照して説明する。固体撮像装置の動作におけるバイアス例は第１実施形態と同様である（図５参照）。

【０１０５】

電荷蓄積期間では、図中矢印に示す向きから入射した光は、基板３０の受光部（フォトダイオード）３１により光電変換されて、入射光量に応じた信号電荷が発生する。信号電荷は、電荷蓄積領域４１中をドリフトし、電荷蓄積領域４１の第１面側に蓄積される。電荷蓄積期間においては、転送ゲート５１には負電圧が印加されており、転送トランジスタ２２はオフ状態となっている。また、制御ゲート５２には、負電圧が印加されている。正孔蓄積領域４４および制御ゲート５２により、受光部３１の第１面付近に正孔が蓄積されるため、暗電流が低減される。

【０１０６】

読み出し時には、転送ゲート５１に正電圧が印加され、転送トランジスタ２２がオン状態となる。この結果、受光部３１に蓄積された信号電荷は、フローティングディフュージョン４５に転送される。転送ゲート５１に印加される正電圧は、例えば、電源電圧（３．３Ｖあるいは２．７Ｖ）に等しい。

【０１０７】

読み出し時において、制御ゲート５２には、基本的に蓄積時と同じ負電圧（例えば－１Ｖ）が印加される。ただし、読み出し時において、制御ゲート５２に、一時的に＋１Ｖ程度の正電圧を印加してもよい。この場合には、信号電荷が第１面側に近づくため、転送ゲート５１による読み出し能力を向上させることができる。なお、読み出しに要する期間は、蓄積期間に比べて非常に短いため、制御ゲート５２に正電圧を印加することにより発生する暗電流は少ない。

【０１０８】

転送された信号電荷の量に従って、フローティングディフュージョン４５の電位が変化

する。フローティングディフュージョン４５の電位は、増幅トランジスタ２３により増幅され、その電位に応じた電圧が垂直信号線２７に出力される（図２参照）。

【０１０９】

リセット時には、リセットトランジスタ２５のゲートに正電圧が印加されて、フローティングディフュージョン４５は電源Ｖｄｄの電位にリセットされる。このとき、転送ゲート５１に負電圧が印加されており、転送トランジスタ２２はオフ状態となっている。また、制御ゲート５２には、負電圧が印加されている。

【０１１０】

上記した信号電荷の蓄積動作、読み出し動作、リセット動作が繰り返し行われる。

【０１１１】

上記の本実施形態に係る固体撮像装置によれば、受光部３１の一部にのみ重なるように制御ゲート５２を設けた場合であっても、第１実施形態と同様の効果、すなわち、暗電流の低減と読み出し能力の向上を図ることができる。また、制御ゲート５２を設けることにより、受光部３１の一部にのみ正孔蓄積領域４４を形成することができる。

【０１１２】

受光部３１の一部にのみ正孔蓄積領域４４を形成する場合には、転送ゲート５１，５２をマスクとしたイオン注入により、制御ゲート５２に対してセルフアラインで正孔蓄積領域４４を形成することができる。なお、受光部３１の全面に正孔蓄積領域４４を形成してもよい。

【０１１３】

上記の固体撮像装置を備えることにより、暗電流の抑制およびダイナミックレンジの拡大を図ったカメラを実現することができる。

【０１１４】

上述したように、第１乃至第３実施の形態によれば、暗電流の抑制と、信号電荷の読み出し能力向上を図った固体撮像装置およびカメラを実現することができる。

【０１１５】

（第４実施の形態）

図１４は、第４実施の形態に係る固体撮像装置における、画素部の要部断面図である。本実施の形態も裏面照射型の固体撮像装置であり、第１実施の形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。

【０１１６】

本実施の形態に係る固体撮像装置は、光電変換部となるフォトダイオードで構成された受光部３１の受光面上、すなわちフォトダイオードを構成する第１導電型領域（ｎ型の電荷蓄積領域）４１の受光面上に単層の絶縁膜７１を介して透明導電膜７４を形成し、この透明導電膜７４に負電圧を印加するように構成される。この透明導電膜７４は、受光部表面のポテンシャルを制御する制御ゲートとなる。透明導電膜７４上には絶縁膜の例えば酸化シリコン膜７５を介して平坦化膜７６が形成され、平坦化膜７６上にカラーフィルタ３５、その上にオンチップマイクロレンズ３６が形成される。透明導電膜７４には、酸化シリコン膜７５を貫通して配線（遮光膜を兼ねる）７７が接続され、この配線７７が撮像領域８１（画素部１１に相当）から周辺回路領域８２上に延長して形成される。

【０１１７】

そして、本実施の形態においては、透明導電膜７４を有する構造がフォトダイオードでの光の吸収率で優位性を得るために、透明導電膜７４下の絶縁膜７１、本例では酸化シリコン膜の膜厚ｄ１を５０ｎｍ以下に設定する。好ましくは、絶縁膜７１である酸化シリコン膜の膜厚ｄ１を５０ｎｍ以下にし、その酸化シリコン膜の膜厚ｄ１に応じて透明導電膜７４の膜厚ｄ２を最適化する。絶縁膜７１としては、酸化シリコン膜の他、酸窒化シリコン膜とすることもできる。

【０１１８】

透明導電膜７４としてインジウムと錫を含む酸化膜、すなわちＩＴＯ（酸化インジウム錫）膜を用いた場合には、透明導電膜（ＩＴＯ膜）７４の屈折率が２．０程度、絶縁膜（

酸化シリコン膜）７１の屈折率が１．４５程度であり、透明導電膜（ＩＴＯ膜）７４と絶縁膜（酸化シリコン膜）７１で反射防止膜が構成される。透明導電膜７４としては、ＩＴＯ膜の他、亜鉛を含む酸化膜すなわち酸化亜鉛膜とすることもできる。

【０１１９】

絶縁膜７１の膜厚ｄ１としては、５０ｎｍ以下、１．０ｎｍ～５０ｎｍの範囲、好ましくは３０ｎｍ以下、より好ましくは１５ｎｍ～３０ｎｍとすることができる。絶縁膜７１の膜厚ｄ１は、薄ければ薄い程、酸化シリコン膜（膜厚ｄ１）とＩＴＯ膜（膜厚ｄ２）を最適化した際の透過率を向上させることが出来るため、固体撮像装置の感度が良くなる。５０ｎｍを超えると、反射成分が大きくなり、１．０ｎｍより薄いと絶縁性が得に難くなる。

【０１２０】

第４実施の形態によれば、フォトダイオードで構成された受光部３１の受光面上に単層の絶縁膜７１を介して透明導電膜７４を形成し、この透明導電膜７４に負電圧を印加することにより、フォトダイオード表面がホールアキュミレーション状態（正孔蓄積状態）になり、界面準位に起因した暗電流成分を抑制することができる。しかも、透明導電膜７４下の該透明導電膜７４より屈折率の低い絶縁膜７１の膜厚ｄ１を５０ｎｍ以下にすることにより、透明導電膜７４と絶縁膜７１により反射防止膜が形成され、透明導電膜７４を用いても感度低下を伴うことない。従って、本実施の形態の固体撮像装置では、低暗電流かつ高感度を実現できる。

【０１２１】

因みに、フォトダイオード表面に絶縁膜を介して透明導電膜を形成し、その透明導電膜に負電圧を印加することで、フォトダイオード表面をホールアキュミレーション状態にして、埋め込み型フォトダイオードと同様に界面の暗電流を抑制出来るが、不利な点も生じる。すなわち、透明導電膜を形成することにより、フォトダイオード上部に積層される層構造が増加し、上層膜の界面での反射光成分が増加、または透明導電膜例えばＩＴＯ膜における短波長成分の光吸収の増加が発生する。これらの光学的な損失のために暗電流の低下は可能であるが、それと同時に感度の点で不利になる可能性がある。

【０１２２】

これに対して、本実施の形態のように、透明導電膜７４下の酸化シリコン膜あるいは酸窒化シリコン膜などの単層絶縁膜７１の膜厚ｄ１を５０ｎｍ以下にし、その膜厚ｄ１に応じた透明導電膜７４の膜厚ｄ２を最適化することで、界面の暗電流の抑制と感度の向上を両立させることができる。

【０１２３】

次に、図１５～図１９を用いて具体的に透明導電膜７４下の絶縁膜７１、本例では酸化シリコン膜の膜厚が５０ｎｍ以下としたときに、フォトダイオードへの光吸収率で優位になることを実証する。

【０１２４】

絶縁膜（酸化シリコン膜）７１上に透明導電膜（ＩＴＯ膜）７４を形成した図１４のデバイス構造を考える。図１５に、透明導電膜（ＩＴＯ膜）７４の膜厚ｄ２、及び透明導電膜（ＩＴＯ膜）７４下の絶縁膜（酸化シリコン膜）７１の膜厚ｄ１をパラメータとして、フォトダイオードに吸収される光の吸収率をシミュレーションより求めたデータを示す。

【０１２５】

図１５では、フォトダイオードの深さを４μｍと仮定し、横軸を波長４５０ｎｍの光のフォトダイオードへの吸収率（＝青の吸収率を想定）をとり、縦軸に波長５５０ｎｍの光のフォトダイオードへの吸収率（＝緑の吸収率を想定）をとり、両者の吸収率をプロットしている。同図中の凡例のＯｘとは、透明導電膜（ＩＴＯ膜）７４下の絶縁膜である酸化シリコン膜厚を示し、各酸化シリコン膜厚に対して、図中で結ばれた曲線（細線）はＩＴＯ膜厚を１０ｎｍ刻みで０ｎｍ～１００ｎｍまで振っている。凡例の“ＩＴＯなし”の曲線は、ＩＴＯ膜下の酸化シリコン膜のみを膜厚０ｎｍ～２００ｎｍまで振り、ＩＴＯ膜を形成していない場合のデータを表している。

【０１２６】
なお、透明導電膜（ＩＴＯ膜）上部の膜は固定しており、透明導電膜（ＩＴＯ膜）７４上部の絶縁膜（酸化シリコン膜）７５は１００ｎｍ厚、平坦化膜７６はシリコン（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）を成分とした平坦化膜を１μｍ厚として屈折率は１．５の材料を想定している。また、カラーフィルタ３５は屈折率１．６～１．７程度の材料を想定している。
【０１２７】
図１５に示すように、青光と緑光の吸収率を両立するためには、透明導電膜（ＩＴＯ膜）７４下の絶縁膜厚（酸化シリコン膜厚）ｄ１に対して、最適なＩＴＯ膜厚ｄ２が存在することが分かる。また、ＩＴＯ膜の最適膜厚を設定しても、青光及び緑光の吸収率の最大値は、ＩＴＯ膜下の酸化シリコン膜厚ｄ１により律速されていることが確認できる。フォトダイオードでの光の吸収率としては、実線枠内（青光及び緑光のフォトダイオードでの吸収率が共に約７３％以上得られる範囲）に入ることが望まれる。より好ましくは青光、緑光共に吸収率が８０％以上の範囲に入ることが望ましい。ＩＴＯ膜の無い酸化シリコン膜のみをベースとした構造に対して、ＩＴＯ膜を用いた構造は、フォトダイオードでの光の吸収率で優位性を持つためには、少なくともＩＴＯ膜下の酸化シリコン膜厚ｄ１が５０ｎｍ以下であることが必要である。なお、好ましくは、ＩＴＯ膜を用いた構造が、ＩＴＯ膜を用いない構造に対してフォトダイオードへの光の吸収率で優位性を持つためには３０ｎｍ以下である。
【０１２８】
図１６及び図１７に、ＩＴＯ膜下の酸化シリコン膜厚ｄ１とＩＴＯ膜厚ｄ２を変化させた際の、青光及び緑光のフォトダイオードでの吸収率を強度グラフで表したデータを示す。図１６は波長４５０ｎｍの青光におけるフォトダイオードへの光の吸収率、図１７は波長５５０ｎｍの緑光におけるフォトダイオードへの光の吸収率を示す。図１６、図１７から青光、緑光いずれも吸収率が向上するためには、ＩＴＯ膜下の酸化シリコン膜厚ｄ１を薄くした方が良好であることが分かる。図１６、図１７において、白い領域８４、８５が最適領域である。
【０１２９】
さらに、図１８にＩＴＯ膜下の酸化シリコン膜厚ｄ１＝２０ｎｍ、図１９にＩＴＯ膜下の酸化シリコン膜厚ｄ１＝１６０ｎｍの、それぞれ青光、緑光のフォトダイオードへの吸収率をそれぞれ示す。図１９の酸化シリコン膜厚ｄ１が１６０ｎｍの場合には、青光と緑光でピークとなるＩＴＯ膜厚ｄ２が異なってしまう、青光と緑光の吸収率が共存しない。一方、図１８に示すように酸化シリコン膜厚ｄ１が薄い場合には、ＩＴＯ膜厚ｄ２を最適化することで青光と緑光の吸収率を両立することができる。
【０１３０】
本発明では、上記第４実施の形態の固体撮像装置を備えることにより、暗電流の抑制と感度の向上を両立させたカメラを実現することができる。
【０１３１】
第４実施の形態では透明導電膜７４下に絶縁膜７１として単層の酸化シリコン膜あるいは酸窒化シリコン膜を形成した構成であるが、絶縁膜として２種類以上の積層絶縁膜を形成した構成とすることもできる。この場合の実施の形態を次に示す。
【０１３２】
（第５実施の形態）
図２０は、第５実施の形態に係る固体撮像装置における、画素部の要部断面図である。本実施の形態も裏面照射型の固体撮像装置であり、第１実施の形態と同一の構成要素には、同じ符号を付してあり、その説明は省略する。
【０１３３】
本実施の形態に係る固体撮像装置は、光電変換部となるフォトダイオードで構成された受光部の受光面、すなわちフォトダイオードを構成する第１導電型領域（ｎ型の電荷蓄積領域）４１の受光面上に２種類以上の絶縁膜による積層絶縁膜８３、本例では下層の絶縁

膜７２、本例では酸化シリコン（ＳｉＯ2）膜と、上層の絶縁膜７３、本例では窒化シリコン（ＳｉＮ）膜の２層絶縁膜を介して透明導電膜７４を形成し、この透明導電膜７４に負電圧を印加するように構成される。透明導電膜７４は、受光部表面のポテンシャルを制御する制御ゲートとなる。下層の絶縁膜（酸化シリコン膜）７２は受光部の受光面に接するように下層に形成される。透明導電膜７４上には絶縁膜７５例えば酸化シリコン膜を介して平坦化膜７６が形成され、平坦化膜７６上にカラーフィルタ３５、その上にオンチップマイクロレンズ３６が形成される。透明導電膜７４には、絶縁膜（酸化シリコン膜）７５を貫通して配線（遮光膜を兼ねる）７７が接続され、この配線７７が撮像領域８１（画素部１１に相当）から周辺回路領域８２上に延長して形成される。

【０１３４】

ここで、２層の絶縁膜７２、７３のうち、上層の絶縁膜（窒化シリコン膜）７３は屈折率が２．０程度であり、透明導電膜７４の例えばＩＴＯ膜の屈折率が２．０程度であるので、両者は光学的にほぼ同等の光学特性を有する。このため、透明導電膜（ＩＴＯ膜）７４の膜厚ｄ２は実効的に屈折率が同程度の透明導電膜（ＩＴＯ膜）７４と上層の絶縁膜（窒化シリコン膜）７３の合計の膜厚となる。上層の絶縁膜７３として、窒化シリコン膜に代えて屈折率が２．０程度の酸化ハフニウム（ＨｆＯ2）膜を用いることもできる。

【０１３５】

そして、本実施の形態においては、第４実施の形態と同様に、透明導電膜７４下の絶縁膜（本例では酸化シリコン膜）７２の膜厚ｄ１を５０ｎｍ以下に設定する。好ましくは絶縁膜（酸化シリコン膜）７２の膜厚ｄ１を５０ｎｍ以下にし、その絶縁膜厚（酸化シリコン膜厚）ｄ１に応じて上記実効的な透明導電膜厚ｄ２を最適化する。絶縁膜７２としては、酸化シリコン膜に代えて酸窒化シリコン膜を用いることもできる。透明導電膜７４としては、ＩＴＯ膜の他、前述した酸化亜鉛膜を用いることもできる。

【０１３６】

絶縁膜（酸化シリコン膜）７２の膜厚ｄ１としては、上層絶縁膜７３が酸化ハフニウム（ＨｆＯ2）膜の場合には、０．５ｎｍ程度まで薄くすることが可能である。従って、膜厚ｄ１としては５０ｎｍ以下、０．５ｎｍ～５０ｎｍの範囲、好ましくは３０ｎｍ以下、１５ｎｍ～３０ｎｍとすることができる。

【０１３７】

本実施の形態の積層絶縁膜８３を有する構成を図１５に当てはめた場合、ＩＴＯ膜厚ｄ２は、実効的にＩＴＯ膜７４と窒化シリコン膜あるいは酸化ハフニウム膜の上層の絶縁膜７３との合計膜厚となる。すなわち、第５実施の形態においても、図１５に示すと同傾向のデータが得られる。

【０１３８】

第５実施の形態によれば、第４実施の形態と同様に、フォトダイオードで構成された受光部３１の受光面上に下層を絶縁膜７２である酸化シリコン膜とした積層絶縁膜８３を介して透明導電膜７４を形成し、この透明導電膜７４に負電圧を印加することにより、フォトダイオード表面がホールアキュミレーション状態（正孔蓄積状態）になり、界面準位に起因した暗電流成分を抑制することができる。しかも、透明導電膜７４下の酸化シリコン膜厚ｄ１を５０ｎｍ以下にすることにより、透明導電膜７４を用いても感度低下を伴うことなく、低暗電流かつ高感度を実現できる。

【０１３９】

本発明では、上記第５実施の形態の固体撮像装置を備えることにより、暗電流の抑制と感度の向上を両立させたカメラを実現することができる。

【０１４０】

図２１～図２２に、上述の第４実施の形態の固体撮像装置の製造方法の実施の形態を示す。同図は模式的断面図であり、撮像領域８１と周辺回路領域８２の部分を示している。

先ず、図２１Ａに示すように、撮像領域８１にフォトダイオードを含む画素と配線層が形成され、周辺回路領域８２に所要の周辺回路が形成された半導体基板３０の裏面上に、フォトダイオード及び周辺回路側の全面に所要の膜厚の単層の絶縁膜７１及び所要の膜厚

の透明導電膜７４を積層する。絶縁膜（酸化シリコン膜）７１は、好ましくは薄い方がよい。

【０１４１】

本例では絶縁耐圧と吸収率を考慮して膜厚１５ｎｍの単層の絶縁膜（酸化シリコン膜）７１を形成する。この絶縁膜（酸化シリコン膜）７１上に膜厚５０ｎｍの透明導電膜７４であるＩＴＯ膜を積層する。絶縁膜７１の酸化シリコン膜は、ＳｉＨ4 、Ｏ2 を原料としたプラズマＣＶＤ法や、ＴＥＯＳを用いたプラズマＣＶＤ法などを用いて形成することができる。また、透明導電膜７４のＩＴＯ膜は、ＩＴＯターゲットを用いたスパッタ法を用いて成膜できる。この際、透明導電膜（ＩＴＯ膜）７４の膜厚ｄ２は下部の絶縁膜（酸化シリコン膜）７１の膜厚ｄ１に応じて最適化する必要がある。ここでは上記のように絶縁膜厚（酸化シリコン膜厚）ｄ１が１５ｎｍであるので、それに対応して透明導電膜（ＩＴＯ膜）７４は最適化した５０ｎｍとする。勿論酸化シリコン膜厚ｄ１が異なれば、それに応じてＩＴＯ膜厚ｄ２も変更される。

【０１４２】

次に、図２１Ｂに示すように、ＩＴＯ膜７４を選択的にエッチング除去して所望の領域、すなわち画素が形成される撮像領域８１のみに残す。

【０１４３】

次に、図２１Ｃに示すように、透明導電膜（ＩＴＯ膜）７４及び周辺回路８２側の全面に所要の膜厚の絶縁膜（酸化シリコン膜）７５を形成する。本例ではプラズマＣＶＤ法を用いて１５０ｎｍ程度の絶縁膜（酸化シリコン膜）７５を形成する。

【０１４４】

次に、図２１Ｄに示すように、透明導電膜（ＩＴＯ膜）７４へバイアス電圧を印加するための配線用のコンタクトホール８６を絶縁膜（酸化シリコン膜）７５に形成する。

【０１４５】

次に、図２２Ｅに示すように、このコンタクトホール８６を含む全面に遮光膜と配線を兼ねる金属膜７７ａを形成する。金属膜７７ａは積層構造とすることができ、積層構造として最上層をＡｌとしたＡｌ／ＴｉＮ／Ｔｉを用いることができる。

【０１４６】

次に、図２２Ｆに示すように、金属膜７７ａをパターニングして周辺回路８２側へ伸びる遮光膜を兼ねる配線７７を形成する。

【０１４７】

次に、図２２Ｇに示すように、全面に所要の膜厚の平坦化膜７６を形成する。本例ではシリコン（Ｓｉ）と酸素（Ｏ）と炭素（Ｃ）を主成分とする絶縁膜を１μｍ程度塗布し、アニールして平坦化膜７６を形成する。この平坦化膜７６上にカラーフィルタ３５を形成し、さらにその上に集光のためのオンチップマイクロレンズ３６を形成して、目的の第４実施の形態の固体撮像装置を得る。

【０１４８】

図２３～図２４に、上述の第５実施の形態の固体撮像装置の製造方法の実施の形態を示す。同図は模式的断面図であり、撮像領域８１と周辺回路領域８２の部分を示している。

先ず、図２３Ａに示すように、撮像領域８１にフォトダイオードを含む画素と配線層が形成され、周辺回路領域８２に所要の周辺回路が形成された半導体基板３０の裏面上に、フォトダイオード及び周辺回路側の全面にわたり、所要の膜厚の積層絶縁膜８３及び所要の膜厚の透明導電膜７４を積層する。

【０１４９】

本例では絶縁耐圧と吸収率を考慮して膜厚１５ｎｍ程度の下層の絶縁膜７２である酸化シリコン膜を形成し、その上に上層の絶縁膜７３である窒化シリコン膜を形成して積層絶縁膜８３とし、さらにその上に透明導電膜７４としてＩＴＯ膜を形成する。絶縁膜７２の酸化シリコン膜は、ＳｉＨ4 、Ｏ2 を原料としたプラズマＣＶＤ法や、ＴＥＯＳを用いたプラズマＣＶＤ法等を用いて形成することができる。上層の絶縁膜７３の窒化シリコン膜は、ＳｉＨ4 、ＮＨ3 またはＳｉＨ4 、Ｎ2 を原料としたプラズマＣＶＤ法で形成するこ

とができる。透明導電膜７４のＩＴＯ膜は、ＩＴＯターゲットを用いたスパッタ法を用いて成膜できる。なお、絶縁膜（窒化シリコン膜）７３と透明導電膜（ＩＴＯ膜）７４の合計の膜厚ｄ２は、下層の絶縁膜（酸化シリコン膜）７２に対して最適化する必要がある。絶縁膜（酸化シリコン膜）７２は、好ましくは薄い方が良い。ここでは絶縁膜（酸化シリコン膜）７２の膜厚が１５ｎｍ程度であるので、それに対して最適化して上層の絶縁膜厚（窒化シリコン膜厚）７３の膜厚を３０ｎｍ程度、透明導電膜（ＩＴＯ膜）の膜厚を２０ｎｍ程度とする。勿論、絶縁膜（酸化シリコン膜）７２の膜厚ｄ１が異なれば、それに応じて絶縁膜（窒化シリコン膜）７３の膜厚、透明導電膜（ＩＴＯ膜）の膜厚も変更される。

【０１５０】

次に、図２３Ｂに示すように、透明導電膜(ＩＴＯ膜）７４を選択的にエッチング除去して所望の領域、すなわち画素が形成される撮像領域８１のみに残す。

【０１５１】

次に、図２３Ｃに示すように、透明導電膜(ＩＴＯ膜）７４及び周辺回路８２側の全面に所要の膜厚の絶縁膜(酸化シリコン膜）７５を形成する。本例ではプラズマＣＶＤ法を用いて１５０ｎｍ程度の絶縁膜(酸化シリコン膜）７５を形成する。

【０１５２】

次に、図２３Ｄに示すように、透明導電膜(ＩＴＯ膜）７４へバイアス電圧を印加するための配線用のコンタクトホール８６を絶縁膜(酸化シリコン膜）７５に形成する。

【０１５３】

次に、図２４Ｅに示すように、このコンタクトホール８６を含む全面に遮光膜と配線を兼ねる金属膜７７ａを形成する。金属膜７７ａは積層構造とすることができ、積層構造として最上層をＡｌとしたＡｌ／ＴｉＮ／Ｔｉを用いることができる。

【０１５４】

次に、図２４Ｆに示すように、金属膜７７ａをパターニングして周辺回路８２側へ伸びる遮光膜を兼ねる配線７７を形成する。

【０１５５】

次に、図２４Ｇに示すように、全面に所要の膜厚の平坦化膜７６を形成する。本例ではシリコン（Ｓｉ）と酸素（Ｏ）と炭素（Ｃ）を主成分とする絶縁膜を１μｍ程度塗布し、アニールして平坦化膜７６を形成する。この平坦化膜７６上にカラーフィルタ３５を形成し、さらにその上に集光のためのオンチップマイクロレンズ３６を形成して、目的の第５実施の形態の固体撮像装置を得る。

【０１５６】

本実施の形態の固体撮像装置の製造方法によれば、このようにして界面準位に起因した暗電流の抑制と高感度化を両立させた裏面照射型のＣＭＯＳ固体撮像装置を製造することができる。

【０１５７】

なお、第６実施の形態として、図示しないが、図１４及び図２０の固体撮像装置において、フォトダイオードを構成するｎ型半導体領域の受光面側の表面に暗電流抑制のためのｐ型半導体領域（正孔蓄積領域）を形成した構成とすることができる。このような埋め込み型フォトダイオードと組み合わせることにより、透明導電膜に印加する負電圧を低くすることができ、かつ界面のｐ型半導体領域の不純物濃度を低くして従来と同じ暗電流抑制効果を得ることができる。

【０１５８】

さらに、第４実施の形態、第５実施の形態または第６実施の形態と、第１実施の形態、第２実施の形態または第３実施の形態とを組み合わせた構成とすることもできる。

【０１５９】

上述の第４実施の形態、第５実施の形態及び第６実施の形態は、裏面照射型のＣＭＯＳイメージセンサで適用したが、表面照射型のＣＭＯＳイメージセンサに適用することも可能である。また、ＣＣＤイメージセンサに適用することも可能である。

【０１６０】
上述したように、第４実施の形態以降の実施の形態によれば、暗電流の抑制と、感度向上の両立を図った固体撮像装置およびカメラを実現することができる。
【０１６１】
（第６実施の形態）
次に、本発明に係る固体撮像装置の第６実施の形態を説明する。
【０１６２】
図２５は、第６実施の形態に係る固体撮像装置における、画素部の要部の断面図である。本実施の形態も裏面照射型の固体撮像装置であり、第１実施の形態と同一の構成要素には、同じ符号を付して、その説明は省略する。
【０１６３】
本実施の形態に係る固体撮像装置は、光電変換部となるフォトダイオードで構成された受光部３１の受光面上（すなわち、基板の第２面側）上、すなわちフォトダイオードを構成する第１導電型領域（ｎ型の電荷蓄積領域）４１の受光面上に所要の膜厚ｄ３を有する、負の固定電荷を有する膜、例えば少なくとも一部が結晶化した絶縁膜９２が形成される。この少なくとも一部が結晶化した絶縁膜９２としては、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド等の元素の酸化物絶縁膜であり、膜中に少なくとも一部が結晶化した領域を有するものである。
【０１６４】
この少なくとも一部が結晶化した絶縁膜９２の膜厚としては、３ｎｍ以上、１００ｎｍ以下とすることができる。膜厚が３ｎｍより薄いと、結晶化し難くい。膜厚の上限は実用上１００ｎｍ程度でよく、それより厚くする必要はない。透過率など光学的には、数１０ｎｍ程度の膜厚が最適である。
【０１６５】
上記結晶化した絶縁膜９２と受光部３１の受光面との界面には所要の薄い膜厚ｄ３の絶縁膜９３、本例では酸化シリコン膜が形成される。結晶化した絶縁膜９２の酸化ハフニウム膜は、所要の温度による結晶化アニールで、膜中に負の電荷が形成される。この結晶化した絶縁膜９２は、受光部３１の受光面のポテンシャルを制御するポテンシャル制御機能を有する。
【０１６６】
上記結晶化した絶縁膜９２上には所要の膜厚の絶縁膜９４、例えば酸化シリコン膜を介して平坦化膜９５が形成される。平坦化膜９５上にはカラーフィルタ３５、その上にオンチップマイクロレンズ３６が形成される。撮像領域８１（画素部１１に相当）に隣接する周辺回路領域８２の絶縁膜（酸化シリコン膜）９４上には遮光膜９７が形成される。
【０１６７】
結晶化した絶縁膜９２、例えば酸化ハフニウム膜の場合は前述したように屈折率が２．０程度であり、その上の絶縁膜(酸化シリコン膜）９４は屈折率が１．４５程度である。したがって、結晶化した絶縁膜（酸化ハフニウム膜）９２と絶縁膜(酸化シリコン膜）９４により反射防止膜が形成される。
【０１６８】
第６実施の形態に係る固体撮像装置によれば、受光部３１の受光面上に負の固定電荷を有する膜、例えば少なくとも一部が結晶化した絶縁膜９２を形成することにより、フォトダイオードの表面を正孔蓄積状態とさせることができる。これにより、界面準位に起因した暗電流成分を抑制することができる。また、従来のように正孔蓄積層を形成するためのイオン注入及びアニールを施すこともなく、もしくは低濃度のドーズ量であってもフォトダイオード表面を正孔蓄積状態にすることができ、界面準位に起因の暗電流を抑制することができる。さらに、負の固定電荷を有する膜、例えば結晶化した絶縁膜（例えば酸化ハフニウム膜）９２とその上の絶縁膜(酸化シリコン膜）９４により反射防止膜が形成され、低暗電流かつ高感度を実現できる。
【０１６９】

本発明では、上記第６実施の形態の固体撮像装置を備えることにより、暗電流の抑制と感度の向上を両立させたまめ等を実現することができる。

【０１７０】

更に、詳細説明する。前述したフォトダイオード、すなわち第１導電型領域（ｎ型の電荷蓄積領域）の表面側に第２導電型領域（ｐ型の正孔蓄積領域）を有する、いわゆる埋込み型のフォトダイオード構造は、界面準位起因のキャリア生成に起因した暗電流を、界面近傍を正孔（ホール）蓄積状態にすることによって抑制している。ここで、イオン注入によって正孔蓄積状態に出来ない場合は、フォトダイオード中の不純物プロファイル（ドーパント・プロファイル）でなく、フォトダイオードの上層の膜の固定電荷によって表面近傍を正孔蓄積状態にすればよい。また、この受光部に接する膜は、より界面準位を低減できた方が暗電流の低減には好適である。そのために必要なことは、界面準位が少ない上に、膜中に負の固定電荷を有する膜を形成することである。

【０１７１】

上記したような界面準位が少ない上に、膜中に負の固定電荷を形成する材料としては、Atomic Layer Deposition法による酸化ハフニウムが好適である。

【０１７２】

近年、低消費電力向けＬＳＩでは、低リーク電流を達成するために数ｎｍレベルの酸化ハフニウムが検討されており、さらに、酸化ハフニウムは結晶化するとリーク電流が増加することが知られている。一般的には、ゲート絶縁膜用途の数ｎｍ程度の膜厚の酸化ハフニウム膜は、５００℃程度の温度で結晶化するといわれている。そのため、耐熱性を向上するために酸化ハフニウムにＳｉを添加し、結晶化温度を上昇させるなどの対策が用いられている。しかしながら、ゲート絶縁膜用途でなく、イメージセンサのフォトダイオード表面に酸化ハフニウム膜を形成する場合は、リーク電流という特性は問題にならない。

【０１７３】

また、低反射膜構造を実現するためには、図２６に示すように、酸化ハフニウム（HfO_2）膜として、５０ｎｍ程度の膜厚が好適である。図２６は、フォトダイオード上に下から酸化シリコン（SiO_2）膜、酸化ハフニウム（HfO_2）膜、酸化シリコン（SiO_2）膜及びカラーフィルタを順次積層形成した、フォトダイオード構造において、酸化ハフニウム膜の膜厚を１０ｎｍから１０ｎｍ刻みで１００ｎｍまで変化させたときに、膜厚の依存性を示している。縦軸に緑フォトダイオードへの光の吸収率（％）、横軸に青フォトダイオードへの光の吸収率（％）を採ったときの、膜厚が５０ｎｍ程度で、青フォトダイオードへの光の吸収率が９０％以上、緑フォトダイオードへの光の吸収率が８０％以上となっている。

【０１７４】

上記のように従来のＭＯＳ－ＬＳＩで用いられなかった厚い膜厚の酸ハフニウム膜を形成した最には、結晶化温度が低下し３００℃程度で結晶化が開始することが分かった。図２７は、３２０℃、１６時間の熱処理の有無による酸ハフニウム膜のＴＥＭ写真である。図２７Ａは熱酸化処理の無い場合のＴＥＭ写真であり、図２７Ｂは熱酸化処理後のＴＥＭ写真である。図２７では、シリコン基板２０１上に酸化シリコン膜２０２、酸ハフニウム膜２０３、保護膜となる酸化シリコン膜２０４がこの順に積層された構成である。図２７Ｂに示すように、熱処理後に酸ハフニウム膜２０３が全体にわたり結晶化していることが確認できる。図２７Ａの熱処理しない酸ハフニウム膜２０３は結晶化している領域は膜中の局所的な領域に限られる。

【０１７５】

また、図２８は、酸ハフニウム膜において、上記のような熱処理を伴う結晶化で膜中の固定電荷がどのような振る舞いをするかを示している。図２９は、酸化ハフニウム（HfO_2）膜１０ｎｍと酸化シリコン（SiO_2）膜の積層膜構造をゲート絶縁膜としたＭＯＳキャパシタのＣ－Ｖ特性である。同図では、ＭＯＳキャパシタを作製した後、熱処理温度を３２０℃に固定して、熱処理時間を変化したときの、フラットバンド電圧Ｖｆｂを測定した結果である。図２８から分かるように、熱処理時間の延長と共に、フラットバン

ド電圧Ｖｆｂがプラスにシフトして行く。つまり、酸ハフニウム膜中の負の電荷が増加していることが分かる。

【０１７６】

同様に、図２９に、熱処理時間を１時間に固定して、熱処理温度を変化したときの電圧Ｖｆｂの挙動を示す。この場合も、熱処理温度が高い方がフラットバンド電圧Ｖｆｂはプラスにシフト、つまり酸ハフニウム膜中の負の電荷が増加していることが示されている。

【０１７７】

このように、例えば５０ｎｍという厚い酸ハフニウム膜を用いるときは、低反射構造を実現することができる。同時に、結晶化温度を下げ、絶縁膜中の負電荷を増やすことができ、固体撮像装置において好適である。以上、酸化ハフニウム膜を１０ｎｍ以上の膜厚にして熱処理を施すことにより、４００℃以下の温度で酸化ハフニウムの結晶膜が形成され、また熱処理の増加、つまり結晶化が進行するに伴い酸化ハフニウム膜に負の電荷が形成されることを新たに見出された。これは、従来のＭＯＳ－ＬＳＩ用とゲート絶縁膜用途としては固定電荷が多い事、かつ結晶化することによるリーク電流の増加という避けるべき特性である。しかし、本実施の形態では、上記酸化ハフニウム膜は、固体撮像装置のフォトダイオード表面への正孔蓄積効果に対して非常に適している。これにより、４００℃以下の低温プロセスでフォトダイオード表面を正孔蓄積状態にすることを可能とし、暗電流抑制が実現できる。

【０１７８】

上例では、酸化ハフニウム膜について説明したが、その他、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド等の酸化物絶縁膜についても、膜中に負の固定電荷を形成することができる。受光面上にこれらの酸化物絶縁膜を形成することにより、フォトダイオードフォトダイオード表面を正孔蓄積状態にすることが可能になり、暗電流抑制が実現できる。

【０１７９】

図３０～図３２に、上述の第６実施の形態の固体撮像装置の製造方法の実施の形態を示す。同図は模式的断面図であり、撮像領域８１と周辺回路８２の部分を示している。

【０１８０】

先ず、図３０Ａに示す半導体基板３０の撮像領域８１に２次元アレイ状にフォトダイオードを含む複数の画素を形成し、周辺回路８１にＣＭＯＳトランジスタからなるロジック回路等を形成する。

【０１８１】

次に、図３０Ｂに示すように、撮像領域８１及び周辺回路８２の全面上にＡＬＤ法によって酸化ハフニウム膜９２を形成する。この酸化ハフニウム膜９２は屈折率が２．０程度であり、好適な膜厚を調整することで反射防止効果を得ることが可能になる。好ましくは膜厚が５０ｎｍ～６０ｎｍの酸化ハフニウム膜９２を形成する。また、前記ＡＬＤ法によって酸化ハフニウム膜９２を形成する際には、基板３０の表面つまりフォトダイオード表面と、酸化ハフニウム膜９２との界面に１ｎｍ程度の酸化シリコン膜９３が形成される。

【０１８２】

次に、図３０Ｃに示すように、酸化ハフニウム膜９２の結晶化アニールを行い、酸化ハフニウム膜中に負の固定電荷を形成する。

【０１８３】

次に、図３１Ｄに示すように、酸化ハフニウム膜９２上に酸化シリコン膜９４及び遮光膜９７を形成する。この酸化シリコン膜９４を形成することで、酸化ハフニウム膜９２と遮光膜９７とが直接接触せず、両者の接触に起因した酸化ハフニウム膜９２と遮光膜９７との反応を抑制することができる。同時に、遮光膜９７のエッチングの際に酸化ハフニウム膜９２の表面を直接エッチングに晒すことを防ぐことができる。また、遮光膜９７としては、遮光能力に優れたタングステン（Ｗ）を用いるのが好ましい。

【０１８４】

次に、図３１Ｅに示すように、遮光膜９７を撮像領域８１の一部及び周辺回路８２の全

面を覆うように選択除去する。この加工された遮光膜９７によって、フォトダイオードに光が入らない領域を作り、フォトダイオードの出力によって画像での黒レベルを決定する。また、周辺回路８２には光が入ることによる特性変動を抑制する。

【０１８５】

次に、図３２Ｆに示すように、遮光膜９７による段差を低減する平坦化膜９５を形成する。この平坦化膜９５は塗布による絶縁膜で形成される。

【０１８６】

次に、図３２Ｇに示すように、平坦化膜９５上の撮像領域８１側において、カラーフィルタ３５を形成し、さらにその上に集光のためのオンチップマイクロレンズ３６を形成して、目的の第６実施の形態の固体撮像装置を得る。

【０１８７】

本発明は、上記の実施形態の説明に限定されない。

例えば、本実施形態で挙げた数値や材料は一例であり、これに限定されるものではない。

その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

【図面の簡単な説明】

【０１８８】

【図１】第１～第６実施形態に係る固体撮像装置の概略構成図である。

【図２】画素部の単位画素の回路図である。

【図３】固体撮像装置の概略断面図である。

【図４】第１実施形態に係る固体撮像装置における、基板の要部断面図である。

【図５】第１実施形態に係る固体撮像装置の動作におけるバイアス例を示す図である。

【図６】第１実施形態に係る固体撮像装置の製造の一例を示す工程断面図である。

【図７】第１実施形態に係る固体撮像装置の製造の一例を示す工程断面図である。

【図８】第１実施形態に係る固体撮像装置の製造の他の例を示す工程断面図である。

【図９】第１実施形態に係る固体撮像装置の製造の他の例を示す工程断面図である。

【図１０】カメラの概略構成を示す図である。

【図１１】第２実施形態に係る固体撮像装置における、基板の要部断面図である。

【図１２】第２実施形態に係る固体撮像装置の動作におけるバイアス例を示す図である。

【図１３】第３実施形態に係る固体撮像装置における、基板の要部断面図である。

【図１４】第４実施の形態に係る固体撮像装置における、基板の要部断面図である。

【図１５】第４実施の形態に係る固体撮像装置の説明に供する、フォトダイオードに吸収される青光と緑光の吸収率のシミュレーション図である。

【図１６】第４実施の形態に係る固体撮像装置の説明に供する、波長４５０ｎｍにおけるフォトダイオードへの光の吸収率の強度グラフの図である。

【図１７】第４実施の形態に係る固体撮像装置の説明に供する、波長５５０ｎｍにおけるフォトダイオードへの光の吸収率の強度グラフの図である。

【図１８】第４実施の形態に係る固体撮像装置の説明に供する、酸化シリコン膜厚２０ｎｍを固定して透明導電膜（ＩＴＯ膜）の膜厚を変化したときの青光と緑光の吸収率を示すグラフである。

【図１９】第４実施の形態に係る固体撮像装置の説明に供する、酸化シリコン膜厚１６０ｎｍを固定してＩＴＯ膜厚を変化したときの青光と緑光の吸収率を示すグラフである。

【図２０】第５実施の形態に係る固体撮像装置における、基板の要部断面図である。

【図２１】Ａ～Ｄ　第４実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その１）である。


【図２２】Ｅ～Ｇ　第４実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その２）である。

【図２３】Ａ～Ｄ　第５実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その１）である。


【図２４】Ｅ～Ｇ　第５実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製

造工程図（その２）である。
【図２５】第６実施の形態に係る固体撮像装置における、基板の要部断面図である。
【図２６】第６実施の形態に係る固体撮像装置の説明に供する、酸化ハフニウム膜を用いたときの青、緑のフォトダイオードへの光の吸収率を示す特性図である。
【図２７】Ａ，Ｂ　熱処理の有無による酸化ハフニウムのＴＥＭ写真である。
【図２８】酸化ハフニウム膜を用いたＭＯＳキャパシタのＶｆｂの熱処理時間依存性を示すグラフである。
【図２９】酸化ハフニウム膜を用いたＭＯＳキャパシタのＶｆｂの熱処理温度依存性を示すグラフである。
【図３０】Ａ～Ｃ　第６実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その１）である。
【図３１】Ｄ～Ｅ　第６実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その２）である。
【図３２】Ｆ～Ｇ　第６実施の形態に係る固体撮像装置の製造方法の実施の形態を示す製造工程図（その３）である。
【符号の説明】
【０１８９】
１１…画素部、１２…垂直選択回路、１３…Ｓ／Ｈ・ＣＤＳ回路、１４…水平選択回路、１５…タイミングジェネレータ、１６…ＡＧＣ回路、１７…Ａ／Ｄ変換回路、１８…デジタルアンプ、２１…フォトダイオード、２２…転送トランジスタ、２３…増幅トランジスタ、２４…アドレストランジスタ、２５…リセットトランジスタ、２６，２８，２９…駆動配線、２７…垂直信号線、３０…基板、３１…受光部、３２…絶縁膜、３３…遮光膜、３３ａ…開口部、３４…保護膜、３５…カラーフィルタ、３６…オンチップマイクロレンズ、３８…配線層、３９…支持基板、４０…素子分離絶縁膜、４１…電荷蓄積領域、４２…ｐ型ウェル、４３…正孔蓄積領域、４４…正孔蓄積領域、４５…フローティングディフュージョン、４６…ｐ型領域、５０…電極層、５１…転送ゲート、５２…制御ゲート、５２－１…第１制御ゲート、５２－２…第２制御ゲート、６０…ゲート絶縁膜、６１…絶縁膜、６２…ハードマスク、６２ａ…酸化シリコン膜、６２ｂ…窒化シリコン膜、６３…サイドウォール絶縁膜、６４…埋め込み絶縁膜、６４ａ…酸化シリコン膜、６４ｂ…窒化シリコン膜、７１・・絶縁膜（酸化シリコン膜または酸窒化シリコン膜）、７２・・絶縁膜（酸化シリコン膜または酸窒化シリコン膜）、７３・・絶縁膜（窒化シリコン膜または酸化ハフニウム膜）、７４・・透明導電膜、７５・・絶縁膜（酸化シリコン膜）、７６・・平坦化膜、７７・・配線、８１・・撮像領域、８２・・周辺回路領域、８３・・積層絶縁膜、９２・・負の固定電荷を有する膜である結晶化した絶縁膜、９３・・絶縁膜（酸化シリコン膜）、９４・・絶縁膜（酸化シリコン膜）、９５・・平坦化膜、９７・・遮光膜、１００…カメラ、１０１…固体撮像装置、１０２…光学系、１０３…信号処理回路


【図１】


12
11
垂直選択回路
画素部
デジタルアンプ
18
A/D変換
17
TG
S/H、CDS回路
水平選択回路
AGC
16
15
13
14


【図２】


I
25 リセットトランジスタ
Vdd
29
28
24 アドレストランジスタ
FD
23 増幅トランジスタ
26
Vdd
22 転送トランジスタ
27 垂直信号線
21 フォトダイオード
S/H、CDSへ

【図３】


光
34
36
35
33a
第2面側
33
32
43
Nsub
Pwell
D/S
Pwell
Pwell
30
31
第1面側
38
39
周辺回路部
画素部


【図４】


<第2面側>
43
P
41
42
42
P
N
P
30
46
40
40
<第1面側>
45
44
22
51
52
31


【図５】

	蓄積	読み出し	リセット
制御ゲート	−	−～＋	−
転送ゲート	−	＋	−
リセットゲート	O	O	＋


【図６】




【図７】




【図８】




【図９】



【図１０】




【図１１】




【図１２】

	蓄積	読み出し1	読み出し2	リセット
第2制御ゲート	−	−	−	−
第1制御ゲート	−	＋	−	−
転送ゲート	−	−	＋	−
リセットゲート	0	0	0	＋


【図１３】




【図１４】




【図１５】




【図１８】




【図１９】




【図２０】




【図２１】




【図２２】




【図２３】




【図２４】




【図２５】




【図２６】




【図２８】




【図２９】




【図３０】




【図３１】



【図３２】




【図１６】




450nmにおけるフォトダイオードへの光の吸収率

【図１７】



550nmにおけるフォトダイオードへの光の吸収率

【図２７】



フロントページの続き

(72)発明者　安藤　崇志
東京都港区港南１丁目７番１号　ソニー株式会社内
(72)発明者　檜山　晋
東京都港区港南１丁目７番１号　ソニー株式会社内
(72)発明者　大岸　裕子
東京都港区港南１丁目７番１号　ソニー株式会社内

Ｆターム(参考) 4M118 AA05 AB01 BA14 CA03 CA04 CA32 CB13 CB14 DB09 DD04
EA14 FA06 FA28 FA33 GA02 GB11 GB15 GB17 GC07 GD04
5C024 CX32 CY47 GX03 GX15 GY31