

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-27984

(P2010-27984A)

(43) 公開日 平成22年2月4日(2010.2.4)

(51) Int.Cl.	F I	テーマコード (参考)
H O 1 L 27/10 (2006.01)	H O 1 L 27/10 4 5 1	5 F 0 8 3
H O 1 L 27/105 (2006.01)	H O 1 L 27/10 4 4 8	

審査請求 未請求 請求項の数 34 O L (全 31 頁)

(21) 出願番号 特願2008-190174 (P2008-190174) (22) 出願日 平成20年7月23日 (2008.7.23) (特許庁注：以下のものは登録商標) 1. FRAM	(71) 出願人 503121103 株式会社ルネサステクノロジ 東京都千代田区大手町二丁目6番2号 (74) 代理人 100080001 弁理士 筒井 大和 (72) 発明者 山部 和治 東京都千代田区大手町二丁目6番2号 株 式会社ルネサステクノロジ内 (72) 発明者 吉田 省史 東京都千代田区大手町二丁目6番2号 株 式会社ルネサステクノロジ内 (72) 発明者 蒲原 史朗 東京都千代田区大手町二丁目6番2号 株 式会社ルネサステクノロジ内
---	---

最終頁に続く


(54) 【発明の名称】 不揮発性記憶装置およびその製造方法

(57) 【要約】

【課題】多結晶シリコンをフローティング電極とした E P R O M や M O N O S 型不揮発性メモリに代わる、高集積で、かつ高速に動作する不揮発性記憶装置を実現することのできる技術を提供する。

【解決手段】アクセストランジスタ A T r と、アクセストランジスタ A T r の一対のソース・ドレイン領域間に電氣的に接続された記憶素子 M E とからなるメモリセル M C が、隣接するメモリセル M C 間でソース・ドレイン領域を共有して複数個直列に接続されて構成されるメモリセルブロック M B を備えている。メモリセルブロック M B の一方の端部とソース線 S L との間に選択トランジスタ S T r が接続され、メモリセルブロック M B の他方の端部にビット線 B L が接続されている。また、記憶素子 M E は、その一部に 1 0 0 n m 以下の幅のスリットを有して形成されたローカル配線上に、スリットを跨いで配置されている。

【選択図】 図 4



【特許請求の範囲】

【請求項 1】

半導体基板上に、ゲート電極が第 1 方向に沿って形成されたワード線の一部からなるアクセストランジスタと、前記アクセストランジスタの一对のソース・ドレイン領域間に電氣的に接続され、抵抗値の差によって記憶情報を判断する記憶素子とからなるメモリセルが、隣接する前記メモリセル間で前記ソース・ドレイン領域を共有して複数個直列に接続されて構成されるメモリセルブロックを備える不揮発性記憶装置であって、

前記メモリセルブロックの一方の端部に位置する前記アクセストランジスタとソース線との間に選択トランジスタが接続され、前記選択トランジスタのソース領域は前記ソース線と電氣的に接続され、前記選択トランジスタのドレイン領域は前記メモリセルブロックの一方の端部に位置する前記アクセストランジスタの一方のソース・ドレイン領域と共有し、

前記メモリセルブロックの他方の端部に位置する前記アクセストランジスタの一方のソース・ドレイン領域が、前記第 1 方向と直交する第 2 方向に沿って形成されたビット線と電氣的に接続されていることを特徴とする不揮発性記憶装置。

【請求項 2】

請求項 1 記載の不揮発性記憶装置において、前記アクセストランジスタを覆う層間絶縁膜と、前記アクセストランジスタの一对のソース・ドレイン領域にそれぞれ達して前記層間絶縁膜に形成された 2 つの接続孔と、2 つの前記接続孔の内部にそれぞれ埋め込まれた 2 つのプラグ電極と、2 つの前記プラグ電極間に電氣的に接続され、前記第 2 方向に沿って形成された電極とをさらに含み、

前記電極に前記第 1 方向に沿ってスリットが形成され、前記スリットを跨いで前記記憶素子が配置されていることを特徴とする不揮発性記憶装置。

【請求項 3】

請求項 2 記載の不揮発性記憶装置において、前記スリットの幅は 100 nm 以下であることを特徴とする不揮発性記憶装置。

【請求項 4】

請求項 2 記載の不揮発性記憶装置において、前記記憶素子と前記電極との間にバリア層が形成されていることを特徴とする不揮発性記憶装置。

【請求項 5】

請求項 2 記載の不揮発性記憶装置において、前記記憶素子は、NiO、CuO、TiO₂、HfO₂、ZrO₂、Al₂O₃、GeSbTe、SbSe、GeTe、N が添加された GeSbTe、In がドーピングされた GeSbTe、SrZrO₃、SrTiO₃ または MgO により構成されることを特徴とする不揮発性記憶装置。

【請求項 6】

請求項 2 記載の不揮発性記憶装置において、前記電極は、Ni、W、Cu、TiN、NiPt、Co、Py または FeCo により構成されることを特徴とする不揮発性記憶装置。

【請求項 7】

請求項 4 記載の不揮発性記憶装置において、前記バリア層は、Cu、CuO、TaO、CrO、MgO または Al₂O₃ により構成されることを特徴とする不揮発性記憶装置。

【請求項 8】

請求項 2 記載の不揮発性記憶装置において、前記電極はローカル配線であることを特徴とする不揮発性記憶装置。

【請求項 9】

請求項 8 記載の不揮発性記憶装置において、前記ローカル配線に第 1 層目の配線が電氣的に接続され、前記第 1 層目の配線にプラグ電極を介して第 2 層目の配線が接続され、前記ソース線は前記第 1 層目の配線により構成され、前記ビット線は前記第 2 層目の配線により構成されることを特徴とする不揮発性記憶装置。

【請求項 10】

請求項 8 記載の不揮発性記憶装置において、前記ローカル配線に第 1 層目の配線が電氣的に接続され、前記第 1 層目の配線にプラグ電極を介して第 2 層目の配線が接続され、前記ソース線は前記半導体基板に形成された半導体領域により構成され、前記ビット線は前記第 2 層目の配線により構成されることを特徴とする不揮発性記憶装置。

【請求項 1 1】

請求項 2 記載の不揮発性記憶装置において、前記電極は第 1 層目の配線により構成されることを特徴とする不揮発性記憶装置。

【請求項 1 2】

請求項 1 1 記載の不揮発性記憶装置において、前記第 1 層目の配線にプラグ電極を介して第 2 層目の配線が接続され、前記ソース線は前記第 1 層目の配線により構成され、前記ビット線は前記第 2 層目の配線により構成されることを特徴とする不揮発性記憶装置。

10

【請求項 1 3】

請求項 1 1 記載の不揮発性記憶装置において、前記第 1 層目の配線にプラグ電極を介して第 2 層目の配線が接続され、前記ソース線は前記半導体基板に形成された半導体領域により構成され、前記ビット線は前記第 2 層目の配線により構成されることを特徴とする不揮発性記憶装置。

【請求項 1 4】

請求項 1 記載の不揮発性記憶装置において、さらに、前記メモリセルブロックの他方の端部に位置する前記アクセストランジスタと前記ビット線との間に第 2 の選択トランジスタが接続され、

20

前記第 2 の選択トランジスタのドレイン領域は前記ビット線と電氣的に接続され、前記第 2 の選択トランジスタのソース領域は前記メモリセルブロックの他方の端部に位置する前記アクセストランジスタの一方のソース・ドレイン領域と共有することを特徴とする不揮発性記憶装置。

【請求項 1 5】

請求項 1 記載の不揮発性記憶装置において、前記アクセストランジスタを覆う絶縁膜と、前記アクセストランジスタの一对のソース・ドレイン領域にそれぞれ達して前記絶縁膜に形成された 2 つの接続孔と、2 つの前記接続孔を通じて前記一对のソース・ドレイン領域間に電氣的に接続され、前記第 2 方向に沿って形成された電極とをさらに含み、

前記電極に前記第 1 方向に沿ってスリットが形成され、前記スリットを跨いで前記記憶素子が配置されていることを特徴とする不揮発性記憶装置。

30

【請求項 1 6】

請求項 1 5 記載の不揮発性記憶装置において、前記スリットの幅は 100 nm 以下であることを特徴とする不揮発性記憶装置。

【請求項 1 7】

請求項 1 5 記載の不揮発性記憶装置において、前記記憶素子と前記電極との間にバリア層が形成されていることを特徴とする不揮発性記憶装置。

【請求項 1 8】

半導体基板上に、第 1 方向に沿って延在する第 1 ワード線および第 2 ワード線と、前記第 1 方向に沿って延在するソース線と、前記第 1 方向と直交する第 2 方向に沿って延在するビット線と、第 1 アクセストランジスタおよび抵抗値の差によって記憶情報を判断する第 1 記憶素子から構成される第 1 メモリセルと、第 2 アクセストランジスタおよび抵抗値の差によって記憶情報を判断する第 2 記憶素子とから構成される第 2 メモリセルとを含み、

40

前記第 1 アクセストランジスタのソース領域と前記第 2 アクセストランジスタのソース領域とは共有され、

前記第 1 アクセストランジスタのゲート電極は前記第 1 ワード線の一部により構成され、前記第 2 アクセストランジスタのゲート電極は前記第 2 ワード線の一部により構成され、前記第 1 アクセストランジスタと前記第 2 アクセストランジスタとが共有するソース領域は前記ソース線の一部によって構成され、前記第 1 メモリセルのドレイン領域と前記ビ

50

ット線との間に前記第1記憶素子が接続され、前記第2メモリセルのドレイン領域と前記ビット線との間に前記第2記憶素子が接続されていることを特徴とする不揮発性記憶装置。

【請求項19】

請求項18記載の不揮発性記憶装置において、前記第1および第2アクセストランジスタを覆う層間絶縁膜と、前記第1アクセストランジスタのドレイン領域に達して前記層間絶縁膜に形成された第1接続孔と、前記第1接続孔の内部に埋め込まれた第1プラグ電極と、前記第2アクセストランジスタのドレイン領域に達して前記層間絶縁膜に形成された第2接続孔と、前記第2接続孔の内部に埋め込まれた第2プラグ電極と、前記第1プラグ電極と前記第2プラグ電極とに電氣的に接続し、前記第2方向に沿って形成された第1電極と、前記第1電極に電氣的に接続する第2電極と、前記第1プラグ電極と前記第2電極との間に位置する前記第1電極に前記第1方向に沿って形成された第1スリットと、前記第2プラグ電極と前記第2電極との間に位置する前記第1電極に前記第1方向に沿って形成された第2スリットと、前記第1スリットを跨いで形成された前記第1記憶素子と、前記第2スリットを跨いで形成された前記第2記憶素子とを有することを特徴とする不揮発性記憶装置。

10

【請求項20】

請求項19記載の不揮発性記憶装置において、前記第1および第2スリットの幅は100nm以下であることを特徴とする不揮発性記憶装置。

【請求項21】

請求項19記載の不揮発性記憶装置において、前記第1記憶素子と前記第1電極との間および前記第2記憶素子と前記第1電極との間にバリア層が形成されていることを特徴とする不揮発性記憶装置。

20

【請求項22】

請求項19記載の不揮発性記憶装置において、前記第1および第2記憶素子は、NiO、CuO₂、TiO₂、HfO₂、ZrO₂、Al₂O₃、GeSbTe、SbSe、GeTe、Nが添加されたGeSbTe、InがドーブされたGeSbTe、SrZrO₃、SrTiO₃またはMgOにより構成されることを特徴とする不揮発性記憶装置。

【請求項23】

請求項19記載の不揮発性記憶装置において、前記第1電極は、Ni、W、Cu、TiN、NiPt、Co、PyまたはFeCoにより構成されることを特徴とする不揮発性記憶装置。

30

【請求項24】

請求項21記載の不揮発性記憶装置において、前記バリア層は、Cu、CuO、TaO、CrO、MgOまたはAl₂O₃により構成されることを特徴とする不揮発性記憶装置。

【請求項25】

請求項19記載の不揮発性記憶装置において、前記第1電極はローカル配線により構成され、前記第2電極は第1層目の配線により構成され、前記第1層目の配線にプラグ電極を介して第2層目の配線が接続され、前記第2層目の配線により前記ビット線は構成されることを特徴とする不揮発性記憶装置。

40

【請求項26】

請求項19記載の不揮発性記憶装置において、前記第1電極は第1層目の配線により構成され、前記第1層目の配線にプラグ電極を介して第2層目の配線が接続され、前記第2層目の配線により前記ビット線は構成されることを特徴とする不揮発性記憶装置。

【請求項27】

以下の製造工程を含むことを特徴とする不揮発性記憶装置の製造方法：

(a) 半導体基板の主面上にゲート絶縁膜、ゲート電極および一对のソース・ドレイン領域からなるアクセストランジスタを形成する工程、

(b) 前記アクセストランジスタを覆う層間絶縁膜を形成し、前記一对のソース・ドレイン

50

ン領域にそれぞれ達する2つの接続孔を前記層間絶縁膜に形成する工程、

(c) 2つの前記接続孔の内部にそれぞれ導体膜を埋め込み、2つのプラグ電極を形成する工程、

(d) 前記半導体基板の主面上に導体膜を堆積し、前記導体膜を加工して、2つの前記プラグ電極に接続し、第1方向に沿ってスリットが形成された電極を形成する工程、

(e) 前記半導体基板の主面上にバリア層および記憶素子用材料を順次堆積し、前記記憶素子用材料および前記バリア層を順次加工して、前記スリットを跨ぐ記憶素子を形成する工程。

【請求項28】

以下の製造工程を含むことを特徴とする不揮発性記憶装置の製造方法：

10

(a) 半導体基板の主面上にゲート絶縁膜、ゲート電極および一对のソース・ドレイン領域からなるアクセストランジスタを形成する工程、

(b) 前記アクセストランジスタを覆う層間絶縁膜を形成し、前記一对のソース・ドレイン領域にそれぞれ達する2つの接続孔を前記層間絶縁膜に形成する工程、

(c) 2つの前記接続孔の内部にそれぞれ導体膜を埋め込み、2つのプラグ電極を形成する工程、

(d) 前記半導体基板の主面上に導体膜を堆積し、前記導体膜を加工して、2つの前記プラグ電極に接続し、第1方向に沿ってスリットが形成された第1層目の配線を形成する工程、

(e) 前記第1層目の配線の表面を酸化処理した後、前記半導体基板の主面上に記憶素子用材料を順次堆積し、前記記憶素子用材料を加工して、前記スリットを跨ぐ記憶素子を形成する工程。

20

【請求項29】

請求項27または28記載の不揮発性記憶装置の製造方法において、前記スリットの幅は100nm以下であることを特徴とする不揮発性記憶装置の製造方法。

【請求項30】

請求項27または28記載の不揮発性記憶装置の製造方法において、前記記憶素子は、NiO、CuO₂、TiO₂、HfO₂、ZrO₂、Al₂O₃、GeSbTe、SbSe、GeTe、Nが添加されたGeSbTe、InがドーピングされたGeSbTe、SrZrO₃、SrTiO₃またはMgOにより構成されることを特徴とする不揮発性記憶装置の製造方法。

30

【請求項31】

請求項27記載の不揮発性記憶装置の製造方法において、前記バリア層は、Cu、CuO、TaO、CrO、MgOまたはAl₂O₃により構成されることを特徴とする不揮発性記憶装置の製造方法。

【請求項32】

請求項27記載の不揮発性記憶装置の製造方法において、前記電極はローカル配線または第1層目の配線により構成されることを特徴とする不揮発性記憶装置の製造方法。

【請求項33】

請求項32記載の不揮発性記憶装置の製造方法において、前記ローカル配線は、Ni、W、Cu、TiN、NiPt、Co、PyまたはFeCoにより構成されることを特徴とする不揮発性記憶装置の製造方法。

40

【請求項34】

請求項28または32記載の不揮発性記憶装置の製造方法において、前記第1層目の配線は、Cuにより構成されることを特徴とする不揮発性記憶装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、不揮発性記憶装置およびその製造技術に関し、特に、金属酸化膜の絶縁体状態と金属状態とにより決まる抵抗値を不揮発に記憶し、この抵抗値の差を記憶情報とする

50

R R A M (Resistive Random Access Memory)、または相変化膜の結晶状態と非晶質状態とにより決まる抵抗値を不揮発に記憶し、この抵抗値の差を記憶情報とする P R A M (Phase Change Random Access Memory) を備えた不揮発性記憶装置およびその製造に適用して有効な技術に関するものである。

【背景技術】

【0002】

例えば特開 2004-272975 号公報 (特許文献 1) には、半導体基板上に形成されたトランジスタのソース・ドレイン端子間に電圧印加によって抵抗値が変化する可変抵抗素子とを接続してなるメモリセルを、複数直列接続してメモリセル直列部を形成し、メモリセル直列部の少なくとも一端に選択トランジスタを設けてなるメモリセルブロックを複数配置して構成されたメモリセルアレイを有する N A N D 型メモリセルユニットが開示されている。

10

【0003】

また、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステイト・サーキット (IEEE Journal of Solid-State Circuits), Vol. 33, No. 5, May, 1998 年, pp. 787-792 (非特許文献 1) には、1つのトランジスタと1つの強誘電体材料からなる記憶素子 (Ferroelectric Capacitor) とを並列接続してなるメモリセルを、複数個直列接続して構成される F R A M (Chain Ferroelectric Random Access Memory) を備えた不揮発性記憶装置が記載されている。

20

【特許文献 1】特開 2004-272975 号公報

【非特許文献 1】D. Takashima and I. Kunishima, "High-Density Chain Ferroelectric Random Access Memory (Chain FRAM)," IEEE J. Solid-State Circuits, vol. 33, pp. 787-792, May 1998.

【発明の開示】

【発明が解決しようとする課題】

【0004】

電氣的に書き換え可能な不揮発性メモリとしては、多結晶シリコンをフローティング電極とした E E P R O M (Electrically Erasable Programmable Read Only Memory) が主に使用されている。しかし、この構造の E E P R O M では、フローティングゲート電極を取り囲む酸化膜のどこか一部にでも欠陥があると、電荷蓄積層が導体であるため、異常リークにより蓄積ノードに貯えられた電荷がすべて抜けてしまう場合がある。特に今後、微細化が進み集積度が向上すると、この問題がより顕著になってくると考えられる。

30

【0005】

そこで、近年は、窒化膜を電荷蓄積層とする M O N O S (Metal Oxide Nitride Oxide Silicon) 型不揮発性メモリセルが注目されている。この場合、データ記憶に寄与する電荷は絶縁体である窒化膜の離散トラップに蓄積されるため、蓄積ノードを取り囲む酸化膜のどこか一部に欠陥が生じても電荷蓄積層の電荷が全て抜けてしまうことがないため、集積度の向上によりデータ保持が劣化するなどの問題を回避することができる。しかしながら、M O N O S 型不揮発性メモリセルは、書込みおよび消去にミリ秒単位の時間を要するという課題が存在する。そのため、信頼性を低下させることなく高集積化および高速化を実現することのできる構造またはアレイ構成を備える不揮発性メモリセルが望まれている。

40

【0006】

本発明の目的は、多結晶シリコンをフローティング電極とした E E P R O M や M O N O S 型不揮発性メモリセルに代わる、高集積で、かつ高速に動作する不揮発性記憶装置を実現することのできる技術を提供することにある。

【0007】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

50

【0008】

本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。

【0009】

この実施の形態は、ゲート電極が第1方向に沿って形成されたワード線の一部からなるアクセストランジスタと、アクセストランジスタの一对のソース・ドレイン領域間に電氣的に接続され、抵抗値の差によって記憶情報を判断する記憶素子とからなるメモリセルが、隣接するメモリセル間で前記ソース・ドレイン領域を共有して複数個直列に接続されて構成されるメモリセルブロックを備えるNAND型の不揮発性記憶装置である。メモリセルブロックの一方の端部に位置するアクセストランジスタとソース線との間に選択トランジスタが接続され、選択トランジスタのソース領域はソース線と電氣的に接続され、選択トランジスタのドレイン領域はメモリセルブロックの一方の端部に位置するアクセストランジスタの一方のソース・ドレイン領域と共有し、メモリセルブロックの他方の端部に位置するアクセストランジスタの一方のソース・ドレイン領域が、第1方向と直交する第2方向に沿って形成されたビット線と電氣的に接続されている。また、記憶素子は、その一部に100nm以下の幅のスリットを有して第2方向に沿って形成され、アクセストランジスタの一对のソース・ドレイン領域に電氣的に接続する電極上に、スリットを跨いで配置されている。

【0010】

また、この実施の形態は、第1方向に沿って延在する第1ワード線および第2ワード線と、第1方向に沿って延在するソース線と、第1方向と直交する第2方向に沿って延在するビット線と、第1アクセストランジスタおよび抵抗値の差によって記憶情報を判断する第1記憶素子から構成される第1メモリセルと、第2アクセストランジスタおよび抵抗値の差によって記憶情報を判断する第2記憶素子とから構成される第2メモリセルとを含み、第1アクセストランジスタのソース領域と第2アクセストランジスタのソース領域とを共有するNOR型の不揮発性記憶装置である。第1アクセストランジスタのゲート電極は第1ワード線の一部により構成され、第2アクセストランジスタのゲート電極は第2ワード線の一部により構成され、第1アクセストランジスタと第2アクセストランジスタとが共有するソース領域はソース線の一部によって構成され、第1メモリセルのドレイン領域とビット線との間に第1記憶素子が接続され、第2メモリセルのドレイン領域とビット線との間に第2記憶素子が接続されている。また、第1記憶素子は、ビット線と第1アクセストランジスタのドレイン領域との間に形成されて、その一部に100nm以下の幅のスリットを有して第2方向に沿って形成された電極上に、スリットを跨いで配置され、第2記憶素子は、ビット線と第2アクセストランジスタのドレイン領域との間に形成されて、その一部に100nm以下の幅のスリットを有して第2方向に沿って形成された電極上に、スリットを跨いで配置されている。

【0011】

また、この実施の形態は、抵抗値の差によって記憶情報を判断する記憶素子を備える不揮発性記憶装置の製造方法である。まず、半導体基板の主面上にゲート絶縁膜、ゲート電極および一对のソース・ドレイン領域からなるアクセストランジスタを形成した後、アクセストランジスタを覆う層間絶縁膜を形成し、この層間絶縁膜に一对のソース・ドレイン領域にそれぞれ達する2つの接続孔を形成する。次に、この2つの接続孔の内部にそれぞれプラグ電極を形成した後、半導体基板の主面上に導体膜を堆積し、この導体膜を加工して、一对のソース・ドレイン領域にそれぞれ電氣的に接続する2つのプラグ電極に電氣的に接続し、その一部に100nm以下の幅のスリットが形成された電極を形成する。次に、半導体基板の主面上にバリア層および記憶素子用材料を順次堆積し、この記憶素子用材料およびバリア層を順次加工して、スリットを跨ぐ記憶素子を形成する。

【発明の効果】

【0012】

本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効

果を簡単に説明すれば以下のとおりである。

【0013】

高集積で、かつ高速に動作することのできる不揮発性記憶装置を実現することができる。

【発明を実施するための最良の形態】

【0014】

以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

【0015】

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0016】

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態においては、電界効果トランジスタを代表するMISFET（Metal Insulator Semiconductor Field Effect Transistor）をMISと略し、nチャネル型のMISFETをnMISと略す。また、以下の実施の形態において、ウエハと言うときは、Si（Silicon）単結晶ウエハを主とするが、そのみではなく、SOI（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。

【0017】

また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

【0018】

（実施の形態1）

本実施の形態1による不揮発性メモリセルの互いに異なる構造を有する3つの記憶素子を図1～図3を用いて説明する。

【0019】

本実施の形態1による不揮発性メモリセルの第1の記憶素子が形成された領域の要部平面図を図1（a）に示し、図1（a）のA-A'線における要部断面図を図1（b）に示す。

【0020】

図1（a）および（b）に示すように、半導体基板1上に絶縁膜ISOを介して同一層からなる2つのローカル配線LMが、例えば100nm以下の間隔（スリット）を設けて形成されており、このスリットを跨いで半導体基板1の主面に沿うように記憶素子ME1が形成されている。ローカル配線LMは、例えばNi、W、Cu、TiN、NiPt、Co、Py、FeCoなどから構成されている。また、記憶素子ME1は、RRAM（記憶素子に金属酸化膜を利用した抵抗変化型不揮発性メモリ）の場合は、例えばNiO、CuO₂、TiO₂、HfO₂、ZrO₂、Al₂O₃などにより構成され、PRAM（記憶素子に相変化膜を利用した相変化型不揮発性メモリ）の場合は、例えばGST（GeSbTe）、SbSe、GeTe、Nが添加されたGST、InがドーピングされたGSTなどに

10

20

30

40

50

より構成される。あるいは、 SrZrO_3 、 SrTiO_3 などのペロブスカイト材料、MRAM (Magnetic RAM) またはFeRAM (Ferroelectric RAM) で用いられる材料、例えばMgOなどを記憶素子ME1に用いることもできる。記憶素子ME1の厚さは、例えば10nmであり、記憶素子ME1の幅がローカル配線LMの幅よりも細く形成されている。記憶素子ME1の幅を細くして、記憶素子ME1とローカル配線LMとの接触面積を小さくすることにより、電流密度を増加させることができる。また、記憶素子ME1とローカル配線LMとの間にはバリア層5が形成されている。バリア層5は、例えばCu、TaO、CrO、MgO、 Al_2O_3 などにより構成される。

【0021】

本実施の形態1による不揮発性メモリセルの第2の記憶素子が形成された領域の要部平面図を図2に示す。 10

【0022】

図2に示すように、前述した記憶素子ME1と同様に、半導体基板1上に絶縁膜を介して同一層からなる2つのローカル配線LMが、例えば100nm以下の間隔（スリット）を設けて形成されており、このスリットを跨いで半導体基板1の主面に沿うように記憶素子ME2が形成されている。記憶素子ME2が前述した記憶素子ME1と相違する点は、記憶素子ME2とローカル配線LMとが接続する部分において、ローカル配線LMの幅が記憶素子ME2の幅よりも細く形成されていることである。これによっても前述した記憶素子ME1と同様に、記憶素子ME2とローカル配線LMとの接触面積を小さくできるので、電流密度を増加させることができる。 20

【0023】

本実施の形態1による不揮発性メモリセルの第3の記憶素子が形成された領域の要部平面図を図3に示す。

【0024】

図3に示すように、前述した記憶素子ME1と同様に、半導体基板1上に絶縁膜を介して同一層からなる2つのローカル配線LMが、例えば100nm以下の間隔（スリット）を設けて形成されており、このスリットを跨いで半導体基板1の主面に沿うように記憶素子ME3が形成されている。記憶素子ME3が前述した記憶素子ME1と相違する点は、記憶素子ME3がローカル配線LMに接続するプラグ電極4上に達し、さらにローカル配線LMの端部にまで延びて形成されていることである。記憶素子ME3の幅はローカル配線LMの幅よりも細く形成されているが、記憶素子ME3を長くして記憶素子ME3の面積を大きくすることにより、前述した記憶素子ME1よりも記憶素子ME3の加工を容易にすることができる。 30

【0025】

次に、本実施の形態1による不揮発性メモリセルを構成するNAND型セルアレイの基本構造を図4および図5を用いて説明する。図4はメモリセルアレイの一部の基本等価回路図、図5はメモリセルアレイの一部の断面模式図である。

【0026】

図4および図5に示すように、メモリセルMCは、記憶素子MEとnMISからなるアクセストランジスタ（データの1ビットを選択するnMIS）ATrとを並列に接続して形成されており、さらに、このメモリセルMCを複数個直列接続してメモリセルブロックMBを形成し、メモリセルブロックMBの一方の端部に選択トランジスタSTrを接続している。本実施の形態1によるメモリセルアレイでは、メモリセルブロックMBの一方の端部を選択トランジスタSTrを介してソース線SLに接続し、メモリセルブロックMBの他方の端部をデータの読み出し／書込みを行うビット線BLに接続している。 40

【0027】

各アクセストランジスタATrのゲートGはそれぞれ異なるワード線WL0, WL1, WL2, ..., WL(n-1)によって駆動され、ワード線WL0, WL1, WL2, ..., WL(n-1)のレベルによって各アクセストランジスタATrのON・OFF状態が切り替わる。例えばワード線WL1, WL2, ..., ~WL(n-1)をhigh 50

hレベルにするとワード線WL1, WL2, ..., WL(n-1)が接続された各アクセストランジスタATrに電流が流れ、ワード線WL0をlowレベルにするとワード線WL0が接続されたアクセストランジスタATrに並列に接続された記憶素子MEが選択されて、この記憶素子MEに電流が流れる。また、選択トランジスタSTrのゲートGはブロック選択線BSによって駆動され、ブロック選択線BSのレベルによって選択トランジスタSTrのON・OFF状態が切り替わり、選択トランジスタSTrがON状態のメモリセルブロックMBが選択状態となる。

【0028】

前述したように、本実施の形態1によるメモリセルアレイでは、図4および図5に示したように、メモリセルブロックMB内のアクセストランジスタATrは、そのメモリセルブロックMB外の隣接する選択トランジスタSTrとソース線SLを共有している。また、図6に示すように、選択トランジスタSTrのドレイン側（選択トランジスタSTrのドレインDとビット線BLとの間）に記憶素子MEが付く構造となっている。このような構造とすることにより、選択トランジスタSTrのソース側（選択トランジスタSTrのソースSとソース線SLとの間）に記憶素子MEが付く構造よりも読み出し電流が増加するので、高速動作を可能にすることができる。

【0029】

以下に、選択トランジスタのドレイン側に記憶素子を付ける理論根拠について図7および図8に示す回路図を用いて説明する。図7はnMISのドレイン側に記憶素子を接続した回路図、図8はnMISのソース側に記憶素子を接続した回路図である。

【0030】

nMISの飽和の式は、式(1)で表され、

$$I_d = \beta (V_{gs} - V_{th})^2 \quad \text{式(1)}$$

VthのVbb依存は、式(2)で表される。

【0031】

$$V_{th} = V_{th0} + K \sqrt{(|V_{bs}| - 2\phi_F)} \quad \text{式(2)}$$

従って、図7に示すnMISのドレイン側に記憶素子を接続した回路では、ドレイン電流は式(3)で表されるので、

$$I_d = \beta (V_{gs} - V_{th})^2 \quad \text{式(3)}$$

nMISのドレイン側に記憶素子を接続した場合のドレイン電流Idの理論式が変わるわけではない。

【0032】

一方、図8に示すnMISのソース側に記憶素子を接続した回路では、式(1)において、VdがR×Id電圧分上昇して、Vgsが小さくなる。また、式(2)において、VbsはR×Id電圧分印加されることと同等となり、Vthが上昇する。上記2つの効果により、nMISのソース側に記憶素子を接続した場合のドレイン電流は、ドレイン側に記憶素子を接続した前者の場合に比べて減少し、高速動作に不利である。

【0033】

次に、本実施の形態1による不揮発性メモリセルのデータ書込み動作、データ消去動作、データ読み出し動作およびスタンバイ動作の一例を図9～図12に示す等価回路図を用いて説明する。図9～図12には、選択ブロック(Selected Block)のメモリセルと選択トランジスタ、およびこれに隣接する非選択ブロック(Unselected Block)の選択トランジスタを示している。ここでは、PRAMを採用した不揮発性メモリセルを例示する。

【0034】

図9は、データ書込み時の電圧設定を示す等価回路図である。選択ブロック内のデータが書き込まれるメモリセル(Selected Cell)のアクセストランジスタのゲート(ワード線)に0～-0.5Vを印加し、データが書き込まれないメモリセルのアクセストランジスタのゲート(ワード線)および選択トランジスタのゲート(ブロック選択線)に1.5Vを印加する。さらにビット線BLに1.8Vを印加することにより、メモリセル(Selected Cell)のアクセストランジスタに並列に接続された記憶素子に電流が流れて、例え

10

20

30

40

50

ば約 5 ns の速度でデータが書き込まれる。また、このとき、非選択ブロック内の選択トランジスタのゲート（ブロック選択線）には 0 ～ -1.5 V が印加される。これにより、非選択ブロック内のメモリセル部の記憶素子が書き込まれることを防ぐ。

【0035】

図 10 は、データ消去時の電圧設定を示す等価回路図である。選択ブロック内のデータが消去されるメモリセル（Selected Cell）のアクセストランジスタのゲート（ワード線）に 0 ～ -0.5 V を印加し、データが消去されないメモリセルのアクセストランジスタのゲート（ワード線）および選択トランジスタのゲート（ブロック選択線）に 1.5 V を印加する。さらにビット線 BL に 0.8 V を印加することにより、メモリセル（Selected Cell）のアクセストランジスタに並列に接続された記憶素子に電流が流れて、例えば約 2 μs の速度でデータが消去される。また、このとき、非選択ブロック内の選択トランジスタのゲート（ブロック選択線）には 0 ～ -1.5 V が印加される。これにより、非選択ブロック内のメモリセル部の記憶素子が書き込まれることを防ぐ。

【0036】

図 11 は、データ読み出し時の電圧設定を示す等価回路図である。選択ブロック内のデータが読み出されるメモリセル（Selected Cell）のアクセストランジスタのゲート（ワード線）に 0 ～ -0.5 V を印加し、データが読み出されないメモリセルのアクセストランジスタのゲート（ワード線）および選択トランジスタのゲート（ブロック選択線）に 1.5 V を印加する。さらにビット線 BL に 0.2 V を印加することにより、メモリセル（Selected Cell）のアクセストランジスタに並列に接続された記憶素子に微小電流を流して、この記憶素子の抵抗値（高抵抗または低抵抗）により“1”/“0”を、例えば約 2 ～ 3 ns で判断する。記憶素子には微小電流を流しているため、記憶素子の破壊を防ぐことができる。また、このとき、非選択ブロック内の選択トランジスタのゲート（ブロック選択線）には 0 ～ -1.5 V が印加される。これにより、非選択ブロック内のメモリセル部の記憶素子が書き込まれることを防ぐ。

【0037】

図 12 は、メモリセルのスタンバイ時の電圧設定を示す等価回路図である。スタンバイモード時のブロック内メモリセルのアクセストランジスタのゲート（ワード線）全てに 1.5 V を印加し、選択ブロック内の記憶素子に電流が流れ込み、書込みや消去が行なわれることを防いでいる。また、このゲート（ワード線）全てに 1.5 V を印加している理由として、メモリセルのデータ書込み、データ消去またはデータ読み出しに備えるということがある。さらに、このスタンバイモード時のブロック内選択トランジスタのゲート（ブロック選択線）には 0 ～ -0.5 V が印加されて、選択ブロック内の記憶素子に電流がながれることを防いでいる。

【0038】

次に、本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの詳細な構造を図 13 ～ 図 16 を用いて説明する。図 13 ～ 図 15 はメモリセルアレイの一部の要部平面図（図 13 は基板からプラグ電極までの各層を重ねた要部平面図、図 14 は図 13 と同じ平面領域であって、図 13 よりも上層のプラグ電極から第 1 層配線までの各層を重ねた要部平面図、図 15 は図 14 と同じ平面領域であって、図 14 よりも上層の第 1 層配線から第 2 層配線までの各層を重ねた要部平面図）、図 16 はメモリセルアレイの一部の要部断面図である。ここでは、メモリセルブロックを構成する複数のメモリセルのうち、ワード線 WL0, WL1 に接続されたゲートを有するアクセストランジスタから構成される 2 つのメモリセルとブロック選択線 BS に接続されたゲートを有する 1 つの選択トランジスタを例に挙げて説明する。

【0039】

半導体基板 1 は、例えば p 型のシリコン単結晶からなり、この半導体基板 1 には p ウェル PWm が形成されている。この p ウェル PWm は p 型不純物、例えば B が導入されてなり、図示はしないが、ここには、上記メモリセルアレイの他、周辺回路用の素子等も形成されている。この p ウェル PWm は、その下層に形成された埋め込み n ウェル NWm と、

p ウェル P W m の側部側に形成された n ウェル（図示は省略）とに取り囲まれており、半導体基板 1 から電氣的に分離されている。その埋め込み n ウェル N W m および n ウェルは n 型不純物、例えば P または A s が半導体基板 1 に導入されて形成されてなり、半導体基板 1 上の他の素子からのノイズが半導体基板 1 を通じて p ウェル P W m に侵入するのを抑制または防止したり、p ウェル P W m の電位を半導体基板 1 とは独立して所定の値に設定したりする機能を備えている。

【0040】

半導体基板 1 の主面には、例えば溝型の分離部（トレンチアイソレーション）S G I が形成されている。この分離部 S G I は、メモリセルアレイではメモリセルブロック間を電氣的に分離するように、半導体基板 1 に掘られた平面帯状の溝内に絶縁膜が埋め込まれて形成されている。分離部 S G I の絶縁膜は、例えば酸化シリコン等からなり、その上面は半導体基板 1 の主面とほぼ一致するように平坦にされている。なお、図 13 では、分離部 S G I に囲まれた領域を活性領域 A R として示している。

【0041】

アクセストランジスタ A T r の一対のソース・ドレイン領域 6 は、例えば相対的に低濃度の n^- 型の半導体領域 7 と、その n^- 型の半導体領域 7 よりも不純物濃度の高い相対的に高濃度の n^+ 型の半導体領域 8 とを有している（L D D（Lightly Doped Drain）構造）。 n^- 型の半導体領域 7 は、アクセストランジスタ A T r のチャネル領域側に配置され、 n^+ 型の半導体領域 8 は、アクセストランジスタ A T r のチャネル領域側から n^- 型の半導体領域 7 分だけ離れた位置に配置されている。

【0042】

一対のソース・ドレイン領域 6 の間の半導体基板 1 の主面上には、ゲート絶縁膜 9 を介してゲート電極 10 が形成されており、このゲート電極 10 は、第 1 方向に延在するワード線 W L 0, W L 1 の一部で形成されている。ゲート絶縁膜 9 は、例えば酸化シリコン等からなり、ゲート電極 10 は、例えば n 型の低抵抗多結晶シリコン等からなる。さらに、ゲート電極 10 の上面には、例えばコバルトシリサイド等のようなシリサイド層 11 が形成されている。シリサイド層 11 を形成することによりゲート電極 10 の低抵抗化を図ることができる。このシリサイド層 11 は、ソース・ドレイン領域 6 を構成する n^+ 型の半導体領域 8 の上面にも形成されている。さらに、ゲート電極 10 の側面には、例えば酸化シリコン等からなるサイドウォール 12 が形成されている。

【0043】

アクセストランジスタ A T r は、層間絶縁膜 13 により覆われており、この層間絶縁膜 13 を介して、アクセストランジスタ A T r の上方に記憶素子 M E が配置され、アクセストランジスタ A T r と記憶素子 M E とが並列に接続されている。すなわち、層間絶縁膜 13 にはアクセストランジスタ A T r のソース・ドレイン領域 6 上にシリサイド層 11 に達する接続孔 3 が形成されている。この接続孔 3 の内部に埋め込まれたプラグ電極 4 を介して、第 1 方向と直交する第 2 方向に延在するローカル配線 L M がソース・ドレイン領域 6 と電氣的に接続されている。このローカル配線 L M には、ゲート電極 10 の上方において 100 nm 以下の幅のスリット 14 が第 1 方向に沿って設けられており、このスリット 14 を跨いで記憶素子 M E が形成されている。記憶素子 M E とローカル配線 L M との間にはバリア層 5 が形成されている。記憶素子 M E には、金属酸化膜（R R A M）または相変改膜（P R A M）を採用することができるが、例えば金属酸化膜（R R A M）を採用した場合は、記憶素子 M E は、例えば N i O、ローカル配線 L M は、例えば厚さが 100 nm 以下の N i、記憶素子 M E とローカル配線 L M との間に形成されるバリア層 5 は、例えば厚さが 2 ~ 3 nm の T a O を例示することができる。

【0044】

メモリセルアレイのメモリセルブロックでは、複数の前述したメモリセルが隣接して直列に接続されており、隣接する 2 つのメモリセルにおいて、1 つのソース・ドレイン領域 6 を共有して使用している。これにより、1 ビット当たりのメモリセルサイズを小さくすることができる。図 13 ~ 図 15 において 1 点破線で囲まれた領域が 1 ビット（1 C e l

10

20

30

40

50

1)を示している。設計ルールで決められた最小加工寸法をFとすると、ワード線の延在方向(第1方向)に沿ったピッチは2F、ビット線の延在方向(第2方向)であってソース・ドレイン領域6間のチャンネル長方向に沿ったピッチは2Fとなり、単位メモリセル面積を $4F^2$ とすることができる。

【0045】

メモリセルブロックの一方の端部に位置するアクセストランジスタA T rには、選択トランジスタS T rが接続されている。選択トランジスタS T rは、前述したアクセストランジスタA T rと同様の構造を有しており、選択トランジスタS T rのドレイン領域15Dと、メモリセルブロックの一方の端部に位置するアクセストランジスタA T rのソース・ドレイン領域6とを共有している。選択トランジスタS T rは、層間絶縁膜13により覆われており、層間絶縁膜13には選択トランジスタS T rのソース領域15S上のシリサイド層11に達する接続孔3が形成されている。この接続孔3の内部に埋め込まれたプラグ電極4を介して、選択トランジスタS T rのソース領域15Sは第1層目の配線M1からなるソース線S Lと電氣的に接続されている。

【0046】

また、メモリセルブロックの他方の端部に位置するアクセストランジスタA T rには、ビット線B Lが接続されている。すなわち、このアクセストランジスタA T rの一方のソース・ドレイン領域6にはプラグ電極4を介してローカル配線L Mが電氣的に接続され、このローカル配線L Mに接続する第1層目の配線M1およびプラグ電極16を介して第2方向に延在する第2層目の配線M2からなるビット線B Lが接続されている。第1層目の配線M1、プラグ電極16および第2層目の配線M2は、例えばシングルダマシン法により形成される銅からなる。なお、銅膜(例えば第1層目の配線M1の主導電部を構成するCuめっき膜21b)が形成されている溝内の側壁および底面には、銅が層間膜(例えばストッパ絶縁膜19aと配線形成用絶縁膜19bとからなる層間絶縁膜および層間絶縁膜13)へ拡散することを防止するバリアメタル膜(例えば第1層目の配線M1に用いられるバリアメタル膜21a)が形成されている。

【0047】

次に、本実施の形態1による不揮発性メモリセルを構成するNAND型セルアレイの製造方法を図17~図24を用いて説明する。図17~図24には、前述した図16と同じ箇所の要部断面図を示しており、ワード線W L 0, W L 1に接続されたゲートを有するアクセストランジスタから構成される2つのメモリセルとブロック選択線B Sに接続されたゲートを有する1つの選択トランジスタを用いてメモリセルアレイの製造方法を説明する。

【0048】

まず、図17に示すように、半導体基板(この段階では半導体ウエハと称する平面略円形状の半導体の薄板)1の主面に、例えば溝型の素子分離部S G Iおよびこれに取り囲まれるように配置された活性領域等を形成する。すなわち半導体基板1の所定箇所に分離溝を形成した後、半導体基板1の主面上に、例えば酸化シリコンからなる絶縁膜を堆積し、さらにその絶縁膜が分離溝内のみに残されるように絶縁膜をC M P (Chemical Mechanical Polishing) 法等によって研磨することで、素子分離部S G Iを形成する。

【0049】

次に、半導体基板1の所定部分に所定の不純物を所定のエネルギーで選択的にイオン注入法等によって導入することにより、埋め込みnウェルN W m、pウェルP W mおよびnウェルを形成する。続いて半導体基板1の主面にp型不純物、例えばBをイオン注入法により導入することにより、半導体基板1の主面にアクセストランジスタA T rおよび選択トランジスタS T rのチャンネル形成用のp型の半導体領域を形成する。

【0050】

次に、半導体基板1に対して熱酸化処理を施すことにより、半導体基板1の主面上に、例えば酸化シリコンからなる厚さ1~5nm程度のゲート絶縁膜9を形成する。続いて、半導体基板1の主面上に、例えば低抵抗多結晶シリコンからなる導体膜をC V D (Chemical Vapor Deposition) 法等によって形成する。

al Vapor Deposition) 法により堆積する。導体膜の厚さは、例えば140nm程度である。その後、導体膜をリソグラフィ技術およびドライエッチング技術によりパターンニングすることにより、導体膜からなるアクセストランジスタA T rおよび選択トランジスタS T rのゲート電極10を形成する。ゲート電極10のゲート長は、例えば45~180nm程度である。

【0051】

次に、半導体基板1の主面にn型不純物、例えばAsをイオン注入することにより、半導体基板1の主面にn⁻型の半導体領域7をゲート電極10に対して自己整合的に形成する。続いて、半導体基板1の主面上に、例えば酸化シリコンからなる絶縁膜をCVD法により堆積した後、この絶縁膜を異方性のドライエッチング法でエッチバックすることにより、ゲート電極10の側面にサイドウォール12を形成する。その後、半導体基板1の主面にn型不純物、例えばPまたはAsをイオン注入することにより、半導体基板1の主面にn⁺型の半導体領域8をゲート電極10およびサイドウォール12に対して自己整合的に形成する。これにより、n⁻型の半導体領域7およびn⁺型の半導体領域8からなるアクセストランジスタA T rのソース・ドレイン領域6と、選択トランジスタS T rのソース領域15 Sおよびドレイン領域15 Dとが形成される。

【0052】

次に、ゲート電極10の上面およびn⁺型の半導体領域8の表面にシリサイド層11、例えばコバルトシリサイド(CoSi₂)層を自己整合法、例えばサリサイド(Salicide: Self Align silicide) プロセスにより形成する。

【0053】

次に、図18に示すように、半導体基板1の主面上に、例えばTEOS (Tetra Ethyl Ortho Silicate) からなる層間絶縁膜13をプラズマCVD法により形成した後、リソグラフィ技術によりレジストパターンR P 1を形成し、このレジストパターンR P 1をマスクとしたドライエッチング技術により層間絶縁膜13を加工して、n⁺型の半導体領域8上のシリサイド層11に達する接続孔3を形成する。

【0054】

次に、図19に示すように、レジストパターンR P 1を除去した後、半導体基板1の主面上に導体膜を堆積し、さらにその導体膜が接続孔3の内部のみに残されるように導体膜をCMP法等によって研磨することで、プラグ電極4を形成する。プラグ電極4は、例えばチタンおよび窒化チタンの積層膜からなる相対的に薄いバリア層と、そのバリア層に包まれるように形成されたタングステンまたはアルミニウム等からなる相対的に厚い導体膜とを有している。

【0055】

次に、図20に示すように、半導体基板1の主面上に、例えばNiからなる導体膜をスパッタリング法により堆積した後、リソグラフィ技術によりレジストパターンR P 2を形成し、このレジストパターンR P 2をマスクとしたドライエッチング技術により導体膜を加工して、アクセストランジスタA T rのソース・ドレイン領域6 (n⁺型の半導体領域8) と電気的に接続するプラグ電極4に接続して、ローカル配線L Mを形成する。

【0056】

次に、図21に示すように、レジストパターンR P 2を除去した後、半導体基板1の主面上に、例えばTaOからなるバリア層用材料およびNiOからなる記憶素子用材料を、例えばスパッタリング法、CVD法またはALD (Atomic Layer Deposition) 法により順次堆積した後、リソグラフィ技術によりレジストパターンR P 3を形成し、このレジストパターンR P 3をマスクとしたドライエッチング技術により記憶素子用材料およびバリア層用材料を順次加工して、記憶素子M Eおよびバリア層5を形成する。記憶素子M Eおよびバリア層5は、アクセストランジスタA T rのゲート電極10の上方に形成される。

【0057】

次に、図22に示すように、レジストパターンR P 3を除去した後、半導体基板1の主面上にストッパ絶縁膜19 aおよび配線形成用絶縁膜19 bを順次形成する。ストッパ絶

10

20

30

40

50

縁膜 19 a は配線形成用絶縁膜 19 b への溝加工の際にエッチングストップとなる膜であり、配線形成用絶縁膜 19 b に対してエッチング選択比を有する材料を用いる。ストップ絶縁膜 19 a は、例えばプラズマ CVD 法により形成される窒化シリコン膜とし、配線形成用絶縁膜 19 b は、例えばプラズマ CVD 法により形成される酸化シリコン膜とすることができる。

【0058】

次に、シングルダマシン法により第 1 層目の配線 M1 を形成する。まず、リソグラフィ技術およびドライエッチング技術によりストップ絶縁膜 19 a および配線形成用絶縁膜 19 b の所定の領域に配線溝 20 を形成する。配線溝 20 は、例えば選択トランジスタ STr のソース領域 15 S (n^+ 型の半導体領域 8) と電氣的に接続するプラグ電極 4 上、およびメモリセルブロックの端部に位置し、ビット線 BL が接続されるアクセストランジスタ ATr に備わるローカル配線 LM 上に形成される。続いて、半導体基板 1 の主面上にバリアメタル膜 21 a を形成する。バリアメタル膜 21 a は、例えば TiN 膜、Ta 膜または TaN 膜等である。続いて、CVD 法またはスパッタリングによりバリアメタル膜 21 a 上に Cu のシード層 (図示は省略) を形成し、さらに電解めっき法によりシード層上に Cu めっき膜 21 b を形成する。Cu めっき膜 21 b により配線溝 20 の内部を埋め込む。続いて、配線溝 20 以外の領域の Cu めっき膜 21 b、シード層およびバリアメタル膜 21 a を CMP 法により除去して、Cu を主導電材料とする第 1 層目の配線 M1 を形成する。

【0059】

次に、図 23 に示すように、半導体基板 1 の主面上にストップ絶縁膜 22 a およびビア形成用絶縁膜 22 b を順次形成し、これらの所定の領域にビア 23 を形成した後、前述した第 1 層目の配線 M1 の製造工程と同様にして、シングルダマシン法によりビア 23 の内部に Cu を主導電材料とするプラグ電極 24 を形成する。

【0060】

さらに、図 24 に示すように、半導体基板 1 の主面上にストップ絶縁膜および配線溝形成用絶縁膜を順次形成し、これらの所定の領域に配線溝を形成した後、前述した第 1 層目の配線 M1 の製造工程と同様にして、シングルダマシン法によりこの配線溝の内部にバリアメタル膜 25 a および Cu めっき膜 25 b を埋め込み、Cu を主導電材料とする第 2 層目の配線 M2 を形成する。第 2 層目の配線 M2 により、例えばビット線 BL を形成することができる。これ以降は、通常の半導体装置の製造工程を経て、不揮発性メモリを有する半導体装置を製造する。

【0061】

なお、本実施の形態 1 では、例えば前述した図 1 (b) に示すように、所定の間隔 (スリット) を設けて 2 つのローカル配線 LM が配置され、このスリットを跨ぎ、バリア層 5 を介して記憶素子 ME (ME1) が形成されている。しかし、記憶素子 ME とローカル配線 LM との合わせずれが生じた場合は、記憶素子 ME とローカル配線 LM との接触面積が変わるため、記憶素子 ME の抵抗値にばらつきが生じることが考えられる。そこで、図 25 に示すように、ローカル配線 LM を構成する導体膜上に絶縁膜 27 を形成し、この絶縁膜 27 をハードマスクとして上記導体膜をパターニングしてローカル配線 LM を形成する。これにより、記憶素子 ME とローカル配線 LM との接触面積は、ローカル配線 LM の膜厚のみに依存することになり、記憶素子 ME とローカル配線 LM との合わせずれが生じても、記憶素子 ME の抵抗値のばらつきを抑えることができる。

【0062】

このように、本実施の形態 1 によれば、アクセストランジスタ ATr と記憶素子 ME とを並列に接続して構成したメモリセル MC を複数個直列接続してメモリセルブロック MB を形成し、メモリセルブロック MB の一方の端部とソース線 SL との間に選択トランジスタ STr を接続し、メモリセルブロック MB の他方の端部とビット線 BL とを接続することにより、メモリセルブロック MB の一方の端部とビット線 BL との間に選択トランジスタ STr を接続した場合よりも読み出し電流が増加して、高速動作が可能となる。

【0063】

また、記憶素子MEに金属酸化膜または相変化膜を用いることにより、メモリセルMCのデータ書込み動作、データ読み出し動作、データ消去動作等において、メモリセルMCに印加する電圧を1.5V以下とすることができる。また、金属酸化膜または相変化膜からなる記憶素子MEを細く加工したことにより電流集中が可能となり、上記1.5V以下の印加電圧においてもナノ秒単位の動作速度を得ることができる。

【0064】

また、メモリセルMCを構成する記憶素子MEを半導体基板1の主面に沿うように形成することによって、メモリセルアレイ領域の凹凸が緩和されるので平坦化プロセスが容易となり、さらに記憶素子MEに金属酸化膜または相変化膜を用いても、その微細加工が容易となるので、メモリセルアレイの高密度化を図ることができ、また製造歩留まりを向上させることができる。

【0065】

(実施の形態2)

本実施の形態2によるメモリセルのアクセストランジスタの構造は、前述した実施の形態1と同様であるが、記憶素子の構造が前述した実施の形態1と相違する。すなわち、前述した実施の形態1では、記憶素子MEの両端に接続される電極にローカル配線LMを用いたのに対して、本実施の形態2では、第1層目の配線M1を用いる。

【0066】

本実施の形態2による不揮発性メモリセルを構成するNAND型セルアレイの他のメモリセルを図26および図27を用いて説明する。図26および図27はメモリセルアレイの一部の要部断面図である。

【0067】

図26に示す本実施の形態2によるメモリセルは、記憶素子MEの両端に接続される電極に第1層目の配線M1を用いており、さらに、記憶素子MEと第1層目の配線M1との間には、スパッタリング法、CVD法またはALD法によりバリア層5が形成されている。例えばRRAMを採用する場合、記憶素子MEは、例えばNiO、第1層目の配線M1と記憶素子MEとの間に形成されるバリア層5は、例えば厚さが2~3nmのTaOを例示することができる。

【0068】

また、図27に示す本実施の形態2による他のメモリセルは、記憶素子MEの両端に接続される電極に第1層目の配線M1を用いており、さらに、記憶素子MEと第1層目の配線M1との間には、第1層目の配線M1の構成素材を酸化させることにより得られるバリア層28が形成されている。例えばRRAMを採用する場合、記憶素子MEは、例えばNiO、第1層目の配線M1と記憶素子MEとの間に形成されるバリア層28は、例えば厚さが2~3nmのCuOを例示することができる。

【0069】

このように、本実施の形態2によれば、記憶素子MEの両端に接続される電極に第1層目の配線M1を用いることによりローカル配線LMが不要となり、ローカル配線LMの形成に係る製造工程を減らすことができるので、不揮発性メモリセルの製造TATを短縮することができる。

【0070】

(実施の形態3)

本実施の形態3による不揮発性メモリセルを構成するNAND型セルアレイの構造を図28に示すメモリセルアレイの一部の基本回路図を用いて説明する。

【0071】

前述した実施の形態1によるメモリセルアレイでは、メモリセルブロックMBの一方の端部とソース線SLとの間に選択トランジスタSTrを配置し、その選択トランジスタSTrのソース領域をソース線SLに接続し、メモリセルブロックMBの他方の端部をデータの読み出し／書込みを行うビット線BLに接続している。

【0072】

本実施の形態3によるメモリセルアレイでは、図28に示すように、前述した実施の形態1によるメモリセルと同様に、メモリセルMCは、記憶素子MEとnMISからなるアクセストランジスタ（データの1ビットを選択するnMIS）ATrとを並列に接続して形成されており、さらに、このメモリセルMCを複数個直列接続してメモリセルブロックMBを形成しているが、メモリセルブロックMBの両方の端部に選択トランジスタSTr0、STr1を接続している。すなわち、本実施の形態3によるメモリセルアレイでは、メモリセルブロックMBの一方の端部とソース線SLとの間に選択トランジスタSTr0を接続し、メモリセルブロックMBの他方の端部とデータの読み出し／書込みを行うビット線BLとの間に選択トランジスタSTr1を接続している。

10

【0073】

このように、本実施の形態3によれば、メモリセルブロックMBが選択されていない場合、その選択されていないメモリセルブロックMBの両端の選択トランジスタSTr0、STr1のブロック選択線BSをOFF状態とすることにより、非選択ブロック内の記憶素子に電流が流れ込み、書込み、消去されることをさらに防ぐことができる。

【0074】

（実施の形態4）

本実施の形態4による不揮発性メモリセルを構成するNAND型セルアレイの構造を図29に示すメモリセルアレイの一部の要部平面図（基板からプラグ電極までの各層を重ねた要部平面図）を用いて説明する。

20

【0075】

前述した実施の形態1によるメモリセルアレイでは、メモリセルブロックMBの一方の端部に選択トランジスタSTrを接続し、さらにその選択トランジスタSTrのドレイン領域15DをメモリセルブロックMBの一方の端部のアクセストランジスタATrのソース・ドレイン領域6と共有し、その選択トランジスタSTrのソース領域15Sを第1層目の配線M1からなるソース線SLに接続している。この例ではメモリセルブロックMBで8bit（WL0～WL7）を実現している。

【0076】

本実施の形態4によるメモリアレイでは、図29に示すように、前述した実施の形態1と同様に、メモリセルブロックMBの一方の端部に選択トランジスタSTrを接続し、さらにその選択トランジスタSTrのドレイン領域15DをメモリセルブロックMBの一方の端部のアクセストランジスタATrのソース・ドレイン領域6と共有し、その選択トランジスタSTrのソース領域15Sをソース線SLに接続しているが、ソース線SLを半導体基板1に形成された半導体領域29により構成している。

30

【0077】

このように、本実施の形態4によれば、不揮発性メモリセルの高集積化に伴い、第1層目の配線M1によるソース線SLの配置が難しくなった場合でも、半導体領域29により構成するソース線SLを採用することができる。

【0078】

（実施の形態5）

本実施の形態5による不揮発性メモリセルを構成するNAND型セルアレイの構造を図30に示すメモリセルの要部断面図を用いて説明する。

40

【0079】

前述した実施の形態1によるメモリセルMCでは、記憶素子MEの両端は、アクセストランジスタATrのソース・ドレイン領域6の表面のシリサイド層11に接続するプラグ電極4を介してローカル配線LMに接続している。これによって記憶素子MEの両端がアクセストランジスタATrのソース・ドレイン領域6と電気的に接続している。

【0080】

本実施の形態5によるメモリセルMCでは、図30に示すように、プラグ電極4を介さずに、アクセストランジスタATrのソース・ドレイン領域6の表面のシリサイド層11

50

に接続するローカル配線LMを形成し、このローカル配線LMからなる電極に記憶素子MEの両端を接続している。すなわち、アクセストランジスタATrのゲート電極10を覆う絶縁膜31に、ソース・ドレイン領域6の表面のシリサイド層11に達する接続孔32が形成され、この接続孔32を通じて100nm以下の間隔（スリット）を有するローカル配線LMを形成することによって、記憶素子MEの両端とアクセストランジスタATrのソース・ドレイン領域6とを電氣的に接続している。さらに、アクセストランジスタATrのソース・ドレイン領域6の表面のシリサイド層11に接続するローカル配線LMを介してプラグ電極4が形成されており、このプラグ電極4に接続する第1層目の配線M1によりビット線BLが形成されている。

【0081】

このように、本実施の形態5によれば、第1層目の配線M1によりビット線BLを形成することができるので、前述した実施の形態1よりも配線層を1層減らすことができ、不揮発性メモリの製造TATを短縮することができる。

【0082】

（実施の形態6）

本実施の形態6による不揮発性メモリセルを構成するNOR型セルアレイの等価回路図を図31（a）および（b）に示す。図31（a）はメモリセルアレイの全体の等価回路図、図31（b）はメモリセルアレイの部分的な等価回路図である。ここでは、ソースを共有する2つのメモリセルM00、M10を例に挙げてメモリアレイ構成の詳細を説明するが、これら以外のソースを共有する2つのメモリセルについても同様である。

【0083】

本実施の形態6によるメモリアレイ構成では、ソース線SL0を共有し、対称の位置にある2つのメモリセルM00およびメモリセルM10に対して別個のワード線WL0およびワード線WL1をそれぞれ接続する。すなわち、メモリセルM00のゲートはワード線WL0に接続され、メモリセルM10のゲートはワード線WL1に接続されて、1つのメモリセルM00（またはメモリセルM10）が占有する領域（図31（b）中、点線で囲んだ1つの領域）のチャンネル長方向の幅に対して1本のメタル配線（ワード線WL0またはワード線WL1）が配置される。

【0084】

これに対して、2つのメモリセルM00およびメモリセルM10においてビット線BL0を共有することにより、1つのメモリセルM00（またはメモリセルM10）が占有する領域のチャンネル幅方向の幅に対して1本のメタル配線（ビット線BL0）が配置されるので、チャンネル幅方向の幅はメタル配線の最小ピッチとすることができる。

【0085】

次に、本実施の形態6による不揮発性メモリセルを構成するNOR型セルアレイの詳細な構造を図32～図34を用いて説明する。図32および図33はメモリセルアレイの一部の要部平面図（図32は基板からプラグ電極までの各層を重ねた要部平面図、図33は図32と同じ平面領域であって、図32よりも上層のプラグ電極から第2層目の配線までの各層を重ねた要部平面図）、図34はメモリセルアレイの一部の要部断面図である。

【0086】

図32～図34に示すように、前述した実施の形態1において説明したメモリセルMCと同様に、各メモリセルM00、M10は、記憶素子MEとnMISからなるアクセストランジスタNTrとにより構成されている。なお、記憶素子MEおよびアクセストランジスタNTrは、それぞれ前述した実施の形態1において説明したメモリセルMCを構成する記憶素子MEおよびアクセストランジスタATrと同様であるため、ここでの説明は省略する。

【0087】

隣接する2つのアクセストランジスタNTrは、それぞれのソース領域30Sおよびドレイン領域30Dを有しているが、ソース領域30S（ソース線SL0）を共有している。アクセストランジスタNTrは、層間絶縁膜13により覆われており、この層間絶縁膜

10

20

30

40

50

13を介して、アクセストランジスタNT rの上方に記憶素子MEが配置され、アクセストランジスタNT rと記憶素子MEとが直列に接続されている。すなわち、層間絶縁膜13にはアクセストランジスタNT rのド레인領域30D上のシリサイド層11に達する接続孔3が形成されており、この接続孔3の内部に埋め込まれたプラグ電極4を介して、第2方向に延在するローカル配線LMがド레인領域30Dに電氣的に接続されている。このローカル配線LMには、ゲート電極10の上方において100nm以下の幅のスリット14が設けられており、このスリット14を跨いで半導体基板1の主面に沿うように記憶素子MEが形成されている。ローカル配線LMと記憶素子MEとの間にはバリア層5が形成されている。記憶素子MEには、金属酸化膜(RRAM)または相変化膜(PRAM)を採用することができるが、例えば金属酸化膜(RRAM)を採用した場合は、記憶素子MEは、例えばNiO、ローカル配線LMは、例えば厚さが100nm以下のNi、記憶素子MEとローカル配線LMとの間に形成されるバリア層5は、例えば厚さが2~3nmのTaOを例示することができる。

10

【0088】

隣接する2つのアクセストランジスタNT rのそれぞれの記憶素子MEに共通するローカル配線LMには、第1層目の配線M1が接続されており、さらに、この第1層目の配線M1に接続するプラグ電極16を介して第2方向に延在する第2層目の配線M2からなるビット線BLが接続されている。第1層目の配線M1、プラグ電極16および第2層目の配線M2は、例えばシングルダマシン法により形成される銅からなる。

20

【0089】

図32および図33において1点破線で囲まれた領域が1ビット(1Cell)を示している。設計ルールで決められた最小加工寸法をFとすると、前述したように、隣接するアクセストランジスタNT rのソース領域30Sを共有とし、またチャンネル幅方向の幅はメタル配線の最小ピッチとすることができることから、ワード線WLの延在方向(第1方向)であってチャンネル幅方向に沿ったピッチは2F、ビット線BLの延在方向(第2方向)であってソース領域30Sとド레인領域30Dとの間のチャンネル長方向に沿ったピッチは3Fとなり、単位メモリセル面積は $6F^2$ となる。

【0090】

次に、本実施の形態6による不揮発性メモリセルのデータ消去動作、データ書込み動作およびデータ読み出し動作の一例を図35(a)、(b)および(c)に示すメモリセルの等価回路図を用いて説明する。ここでは、PRAMを採用した不揮発性メモリセルを例示する。

30

【0091】

図35(a)は、データ消去時の電圧設定を示すメモリセルの等価回路図である。アクセストランジスタNT rのゲート(ワード線WL)に1.5Vを印加し、ビット線BLに約0.8Vを印加することにより、アクセストランジスタNT rに接続された記憶素子MEに約100 μ Aの電流が流れて、記憶素子MEが約2~3 μ sの速度で結晶化してデータが消去される。

【0092】

図35(b)は、データ書込み時の電圧設定を示すメモリセルの等価回路図である。アクセストランジスタNT rのゲート(ワード線WL)に1.5Vを印加し、ビット線BLに約1.2Vを印加することにより、アクセストランジスタNT rに接続された記憶素子MEに約200 μ Aの電流が流れて、記憶素子MEが数10nsの速度で非晶質化してデータが書き込まれる。

40

【0093】

図35(c)は、データ読み出し時の電圧設定を示すメモリセルの等価回路図である。アクセストランジスタNT rのゲート(ワード線WL)に1.5Vを印加し、ビット線BLに0.2~0.5Vを印加し、微小電流をこの記憶素子MEに流すことで抵抗値(高抵抗または低抵抗)により“1”/“0”を、例えば約2~3nsで判断する。

【0094】

50

次に、アクセストランジスタの構造は前述した図 3 4 に示したアクセストランジスタの構造と同様であるが、記憶素子の構造が前述した図 3 4 に示した記憶素子の構造と異なる 2 つのメモリセル構造について図 3 6 および図 3 7 を用いて説明する。図 3 6 および図 3 7 はメモリセルアレイの一部の要部断面図である。

【0095】

図 3 6 に示す本実施の形態 6 による他のメモリセルは、記憶素子 ME の両端に接続される電極に第 1 層目の配線 M 1 を用いており、さらに、記憶素子 ME と第 1 層目の配線 M 1 との間には、スパッタリング法、CVD 法または ALD 法によりバリア層 5 が形成されている。例えば RRAM を採用する場合、記憶素子 ME は、例えば NiO、第 1 層目の配線 M 1 と記憶素子 ME との間に形成されるバリア層 5 は、例えば厚さが 2 ~ 3 nm の TaO を例示することができる。

10

【0096】

また、図 3 7 に示す本実施の形態 6 による他のメモリセルは、記憶素子 ME の両端に接続される電極に第 1 層目の配線 M 1 を用いており、さらに、記憶素子 ME と第 1 層目の配線 M 1 との間には、第 1 層目の配線 M 1 の構成素材を酸化させることにより得られるバリア層 2 8 が形成されている。例えば RRAM を採用する場合、記憶素子 ME は、例えば NiO、第 1 層目の配線 M 1 と記憶素子 ME との間に形成されるバリア層 2 8 は、例えば厚さが 2 ~ 3 nm の CuO を例示することができる。

【0097】

このように、本実施の形態 6 によれば、NOR 型不揮発性メモリにおいて、単位メモリセル面積を $6F^2$ とすることができるので、メモリセルアレイ領域の面積を縮小することができる。

20

【0098】

また、記憶素子 ME に金属酸化膜または相変化膜を用いることにより、メモリセルのデータ書込み動作、データ読み出し動作、データ消去動作等において、メモリセルに印加する電圧を 1.5 V 以下とすることができる。また、金属酸化膜または相変化膜からなる記憶素子 ME を細く加工したことにより電流集中が可能となり、上記 1.5 V 以下の印加電圧においてもナノ秒単位の動作速度を得ることができる。

【0099】

また、メモリセルを構成する記憶素子 ME を半導体基板 1 の主面に沿うように形成することによって、メモリセルアレイ領域の凹凸が緩和されるので平坦化プロセスが容易となり、さらに記憶素子 ME に金属酸化膜または相変化膜を用いても、その微細加工が容易となるので、メモリセルアレイの高密度化を図ることができ、また製造歩留まりを向上させることができる。

30

【0100】

また、記憶素子 ME の両端に接続される電極に第 1 層目の配線 M 1 を用いた場合はローカル配線 LM が不要となり、ローカル配線 LM の形成に係る製造工程を減らすことができるので、不揮発性メモリセルの製造 TAT を短縮することができる。

【0101】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

40

【産業上の利用可能性】

【0102】

本発明は、コンピュータ、携帯端末またはデジタル家電などに用いられる不揮発性メモリに適用することができる。

【図面の簡単な説明】

【0103】

【図 1】本実施の形態 1 による不揮発性メモリセルの第 1 の記憶素子を説明する図であり、(a) は要部平面図、(b) は (a) の A-A' 線における要部断面図である。

50

【図 2】本実施の形態 1 による不揮発性メモリセルの第 2 の記憶素子を示す要部平面図である。

【図 3】本実施の形態 1 による不揮発性メモリセルの第 3 の記憶素子を示す要部平面図である。

【図 4】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す基本等価回路図である。

【図 5】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す断面模式図である。

【図 6】本実施の形態 1 による不揮発性メモリセルの等価回路図である。

【図 7】電界効果トランジスタのドレイン側に記憶素子を接続した基本回路図である。

10

【図 8】電界効果トランジスタのソース側に記憶素子を接続した基本回路図である。

【図 9】本実施の形態 1 による不揮発性メモリセルのデータ書込み動作を説明するメモリセルアレイの等価回路図である。

【図 10】本実施の形態 1 による不揮発性メモリセルのデータ消去動作を説明するメモリセルアレイの等価回路図である。

【図 11】本実施の形態 1 による不揮発性メモリセルのデータ読み出し動作を説明するメモリセルアレイの等価回路図である。

【図 12】本実施の形態 1 による不揮発性メモリセルのスタンバイ動作を説明するメモリセルアレイの等価回路図である。

【図 13】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す要部平面図（基板からプラグ電極までの各層を重ねた要部平面図）である。

20

【図 14】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す要部平面図（プラグ電極から第 1 層配線までの各層を重ねた要部平面図）である。

【図 15】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す要部平面図（第 1 層配線から第 2 層配線までの各層を重ねた要部平面図）である。

【図 16】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す要部断面図である。

【図 17】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの製造方法を説明するアクセストランジスタおよび選択トランジスタの要部断面図である。

30

【図 18】図 17 に続く、メモリセルアレイの製造工程中の図 17 と同じ箇所の要部断面図である。

【図 19】図 18 に続く、メモリセルアレイの製造工程中の図 17 と同じ箇所の要部断面図である。

【図 20】図 19 に続く、メモリセルアレイの製造工程中の図 17 と同じ箇所の要部断面図である。

【図 21】図 20 に続く、メモリセルアレイの製造工程中の図 17 と同じ箇所の要部断面図である。

【図 22】図 21 に続く、メモリセルアレイの製造工程中の図 17 と同じ箇所の要部断面図である。

40

【図 23】図 22 に続く、メモリセルアレイの製造工程中の図 17 と同じ箇所の要部断面図である。

【図 24】図 23 に続く、メモリセルアレイの製造工程中の図 17 と同じ箇所の要部断面図である。

【図 25】本実施の形態 1 による不揮発性メモリセルを構成する NAND 型セルアレイの他の記憶素子を示す断面模式図である。

【図 26】本実施の形態 2 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す要部断面図である。

【図 27】本実施の形態 2 による不揮発性メモリセルを構成する他の NAND 型セルアレ

50

イの一部を示す要部断面図である。

【図 28】本実施の形態 3 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す基本回路図である。

【図 29】本実施の形態 4 による不揮発性メモリセルを構成する NAND 型セルアレイの一部を示す要部平面図（基板からプラグ電極までの各層を重ねた要部平面図）である。

【図 30】本実施の形態 5 による不揮発性メモリセルを構成する NAND 型セルアレイのメモリセルを示す要部断面図である。

【図 31】本実施の形態 6 による不揮発性メモリセルを構成する NOR 型セルアレイを説明する図であり、（a）はメモリセルアレイの全体の等価回路図、（b）はメモリセルアレイの部分的な等価回路図である。

10

【図 32】本実施の形態 6 による不揮発性メモリセルを構成する NOR 型セルアレイの一部を示す要部平面図（基板からプラグ電極までの各層を重ねた要部平面図）である。

【図 33】本実施の形態 6 による不揮発性メモリセルを構成する NOR 型セルアレイの一部を示す要部平面図（プラグ電極から第 2 層目の配線までの各層を重ねた要部平面図）である。

【図 34】本実施の形態 6 による不揮発性メモリセルを構成する NOR 型セルアレイの一部を示す要部断面図である。

【図 35】本実施の形態 6 による不揮発性メモリセルを構成する NOR 型セルアレイの各動作を説明する図であり、（a）はデータ消去動作を説明するメモリセルの等価回路図、（b）はデータ書込み動作を説明するメモリセルの等価回路図および（c）はデータ読み出し動作を説明するメモリセルの等価回路図である。

20

【図 36】本実施の形態 6 による不揮発性メモリセルを構成する他の NOR 型セルアレイの一部を示す要部断面図である。

【図 37】本実施の形態 6 による不揮発性メモリセルを構成する他の NOR 型セルアレイの一部を示す要部断面図である。

【符号の説明】

【0104】

- 1 半導体基板
- 3 接続孔
- 4 プラグ電極
- 5 バリア層
- 6 ソース・ドレイン領域
- 7, 8 半導体領域
- 9 ゲート絶縁膜
- 10 ゲート電極
- 11 シリサイド層
- 12 サイドウォール
- 13 層間絶縁膜
- 14 スリット
- 15D ドレイン領域
- 15S ソース領域
- 16 プラグ電極
- 19a ストップ絶縁膜
- 19b 配線形成用絶縁膜
- 20 配線溝
- 21a バリアメタル膜
- 21b Cuめっき膜
- 22a ストップ絶縁膜
- 22b ビア形成用絶縁膜
- 23 ビア


30

40


50

2 4	プラグ電極	
2 5 a	バリアメタル膜	
2 5 b	Cuめっき膜	
2 7	絶縁膜	
2 8	バリア層	
2 9	半導体領域	
3 0 D	ドレイン領域	
3 0 S	ソース領域	
3 1	絶縁膜	
3 2	接続孔	10
A T r	アクセストランジスタ	
A R	活性領域	
B L, B L 0, B L 1, B L (j - 1)	ビット線	
B S	ブロック選択線	
D	ドレイン	
G	ゲート	
I S O	絶縁膜	
L M	ローカル配線	
M 1, M 2	配線	
M 0 0, M 1 0	メモリセル	20
M B	メモリセルブロック	
M C	メモリセル	
M E, M E 1, M E 2, M E 3	記憶素子	
N T r	アクセストランジスタ	
N W m	nウェル	
P W m	pウェル	
R P 1, R P 2, R P 3	レジストパターン	
S	ソース	
S G I	素子分離部	
S L, S L 0, S L (k - 1)	ソース線	30
S T r, S T r 0, S T r 1	選択トランジスタ	
W L 0, W L 1, W L 2, W L 3, W L 4, W L 5, W L 6, W L 7	ワード線	
W L (i - 1), W L (n - 1)	ワード線	


【図 1】




【図 2】




【図 5】




【図 6】




【図 3】




【図 4】




【図 7】




【図 8】




【図 16】




【図 17】




【図 18】




【図 20】




【図 19】




【図 21】




【図 26】




【図 27】




【図 28】





【図 29】




【図 30】




【図 3 1】




【図 3 2】




【図 3 3】




【図 3 4】




【図 3 6】



【図 3 5】



【図 37】



フロントページの続き

- (72)発明者 竹内 隆
東京都千代田区大手町二丁目6番2号 株式会社ルネサステクノロジ内
- (72)発明者 武田 康裕
東京都千代田区大手町二丁目6番2号 株式会社ルネサステクノロジ内
- (72)発明者 前川 径一
東京都千代田区大手町二丁目6番2号 株式会社ルネサステクノロジ内
- (72)発明者 長谷川 拓実
東京都千代田区大手町二丁目6番2号 株式会社ルネサステクノロジ内
- (72)発明者 柳田 博史
東京都千代田区大手町二丁目6番2号 株式会社ルネサステクノロジ内
- (72)発明者 岡西 忍
東京都千代田区大手町二丁目6番2号 株式会社ルネサステクノロジ内
- Fターム(参考) 5F083 FZ10 GA09 HA02 JA35 JA36 JA37 JA39 JA40 JA53 JA60
MA06 MA19 MA20 NA01 PR21 PR39 PR40