



(43) 國際公開日
2003 年 5 月 30 日 (30.05.2003)


PCT

(10) 国際公開番号
WO 03/044953 A1

- | | | |
|---|--------------------------------|--|
| (51) 国際特許分類7: | H03K 3/037 | 右京区西院溝崎町 2 1 番地 ローム株式会社内 Kyoto (JP). |
| (21) 国際出願番号: | PCT/JP02/11979 | |
| (22) 国際出願日: | 2002 年11 月15 日 (15.11.2002) | (74) 代理人: 田川 幸一 (TAGAWA,Koichi); 〒543-0051 大阪府 大阪市 天王寺区四天王寺 1-1 4-2 2 日進ビル 5 階 Osaka (JP). |
| (25) 国際出願の言語: | 日本語 | |
| (26) 国際公開の言語: | 日本語 | (81) 指定国 (国内): JP, US. |
| (30) 優先権データ:
特願 2001-353848 | 2001 年11 月19 日 (19.11.2001) JP | (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR). |
| (71) 出願人 (米国を除く全ての指定国について): ローム株式会社 (ROHM CO., LTD.) [JP/JP]; 〒615-8585 京都府 京都市 右京区西院溝崎町 2 1 番地 Kyoto (JP). | | 添付公開書類:
— 国際調査報告書 |
| (72) 発明者; および | | 2 文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。 |
| (75) 発明者/出願人 (米国についてのみ): 藤森 敬和 (FUJIMORI,Yoshikazu) [JP/JP]; 〒615-8585 京都府 京都市 | | |

(54) Title: DATA HOLDING APPARATUS AND DATA READ OUT METHOD

(54) 発明の名称: データ保持装置およびデータ読み出し方法



node (7a). Consequently, the reliability of the latch operation is not lowered even when operated at normal operation speed.

(57) Abstract: A data holding apparatus capable of holding data even when power supply is cut off and having a high reliability of data holding. A data holding apparatus (1) includes a data latch circuit (3) and a ferroelectric storage unit (5). In ferroelectric capacitors (17, 19), it is possible to store data in non-volatile manner. The ferroelectric capacitor (17) has one end connected via a transfer gate (11) to an input node (7a) of an inverter circuit (7). When data is passing, the transfer gate (11) is disconnected. Accordingly, even when the input data D changes during data passing, the change is rapidly transferred to the input

[続葉有]



(57) 要約:

電源が遮断されてもデータを保持することができ、かつ、データ保持の信頼性が高いデータ保持装置を提供する。データ保持装置 1 は、データラッチ回路 3 および強誘電体記憶部 5 を備えている。強誘電体コンデンサ 17、19 にデータを不揮発的に記憶させることができる。強誘電体コンデンサ 17 の一端はトランスファゲート 11 を介して、インバータ回路 7 の入力ノード 7a に接続されている。データ通過時にはトランスファゲート 11 が断状態になっている。このため、データ通過時に入力データ D が変化しても、その変化は入力ノード 7a に速やかに伝達される。したがって、通常の動作速度で動作させても、ラッチ動作の信頼性が低下することはない。

明細書

データ保持装置およびデータ読み出し方法

5 関連出願の参照

日本国特許出願 2001 年第 353848 号（2001 年 11 月 19 日出願）の明細書、請求の範囲、図面および要約を含む全開示内容は、これら全開示内容を参照することによって本出願に合体される。

10 技術分野

この発明はデータ保持装置およびデータ読み出し方法に関する。

背景技術

ラッチ回路などの順序回路に用いられるデータ保持回路として、たとえば、2
15 つのインバータを直列にループ状に接続した回路が知られている。しかし、このようなデータ保持回路は、通常、データを揮発的にしか保持できないため、電源が遮断されるとデータが失われてしまう。つまり、電源を再投入しても、電源遮断前のデータを復元することができない。

したがって、たとえば、このような順序回路を利用したシーケンス処理を何ら
20 かの理由により中断する場合、データを保持しておくためには電源を ON にしたままにしなければならないので、その分、電力を消費する。また、停電事故等によりシーケンス処理が中断された場合、最初から処理をやり直さなければならず、時間的ロスが大きい。

このような問題を解決するために、強誘電体コンデンサを用いた図 11 に示す
25 ような回路 901 が提案されている。回路 901 においては、入力データ D は、クロックパルス CK の立ち下がりデータラッチ回路 902 にラッチされる。

ラッチ状態でプレートライン PL に書き込み用信号が与えられと、一対の強誘電体コンデンサ 911, 913 は、それぞれ、ラッチされているデータに対応した分極状態となる。その後、電源が遮断されても、強誘電体コンデンサ 911,

9 1 3には前記データに対応した残留分極が保持される。

その後、電源を再投入する前に、まず、プレートラインP Lに読み出し用信号を与えると、強誘電体コンデンサ9 1 1, 9 1 3の一端9 1 1 a、9 1 3 aには、それぞれ、保持されていた残留分極に応じた電圧が生ずる。その後、電源を投入
5 すると、この電圧に基づいて、データラッチ回路9 0 2に、元のデータが復元される。このようにして、電源遮断前のデータを復元することができる。

しかしながら、上述の回路9 0 1には、つぎのような問題がある。クロックパルスC Kが“H”のとき、入力データDはデータラッチ回路9 0 2に入力されるが、強誘電体コンデンサ9 1 1の一端9 1 1 aがインバータ回路9 0 7の入力ノ
10 ード9 0 7 aに接続されているため、入力データDが変化しても、インバータ回路9 0 7の入力ノード9 0 7 aの電位はすぐには変化しない。

このため、クロックパルスC Kの周波数が大きいと、入力データDを正確にラッチすることが困難となる。これでは、高速動作を必要とする装置に用いることは難しい。

15 また、上述の回路9 0 1には、つぎのような問題もある。データラッチ回路9 0 2に含まれるインバータ回路、たとえばインバータ回路9 0 9、を構成するp MOS F E T (pチャネルMOS F E T) 9 1 5においては、図1 2 Aおよび図1 2 Bに示すように、そのウェル領域9 1 9は、ソース領域9 2 1と共に電源線V D Dに接続されるようになっている。

20 つまり、電源再投入前には、ウェル領域9 1 9は、ソース領域9 2 1と同様に、高インピーダンス状態となっている。したがって、電源を再投入する前にプレートラインP Lに読み出し用信号を与えることによって強誘電体コンデンサ9 1 1の一端9 1 1 aから大量の電荷が放出されたとしても、その多くは、P N接合部9 2 0を介して、ドレイン領域9 2 3からウェル領域9 1 9へと移動してしまう。

25 このため、図1 3に示すように、プレートラインP Lに読み出し用信号を与えることによって強誘電体コンデンサ9 1 1が分極反転を起こした場合（例えば、データ“H”に対応）に強誘電体コンデンサ9 1 1の一端9 1 1 aに生ずる電圧V1と、分極反転を起こさない場合（例えば、データ“L”に対応）に強誘電体コンデンサ9 1 1の一端9 1 1 aに生ずる電圧V2との差は、それほど大きくならな

い。

すなわち、電源を再投入してデータを復元する際の検出マージンが小さく、データ復元の信頼性が低い。

5 発明の開示

この発明は、このような従来のデータ保持回路の問題点を解消し、電源が遮断されてもデータを保持することができ、かつ、高速動作時におけるデータ保持の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。この発明は、また、電源が遮断されてもデータを保持することができ、かつ、電源再投入時におけるデータ復元の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。すなわち、この発明は、電源が遮断されてもデータを保持することができ、かつ、データ保持の信頼性が高いデータ保持装置およびデータ読み出し方法を提供することを目的とする。

この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第1の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第1の強誘電体コンデンサと、を備え、第1の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第1の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。

この発明によるデータ保持装置は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放

出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したことを、を特徴とする。

この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第1の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第1の強誘電体コンデンサと、を備え、第1の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、データ保持回路に存するデータに対応した分極状態を第1の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したことを、を特徴とする。

この発明によるデータ読み出し方法は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置、を用いたデータ読み出し方法であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソ

ース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成したこと、を特徴とする。

- 5 本発明の特徴は、上記のように広く示すことができるが、その構成や内容は、目的および特徴とともに、図面を考慮に入れた上で、以下の開示によりさらに明らかになるであろう。

図面の簡単な説明

- 図 1 は、この発明の一実施形態によるデータ保持装置 1 を示す回路図である。
- 10 図 2 は、図 1 に示すデータ保持装置 1 の動作を説明するためのタイミングチャートである。
- 図 3 A は、データを強誘電体記憶部 5 に記憶させる場合の動作を説明するための図面である。図 3 B ～ 図 3 C は、強誘電体記憶部 5 からデータを復元する場合の動作を説明するための図面である。
- 15 図 4 は、この発明の他の実施形態によるデータ保持装置 2 1 を示す回路図である。
- 図 5 は、この発明のさらに他の実施形態によるデータ保持装置 3 1 を示す回路図である。
- 図 6 は、インバータ回路 4 3 の実体的な構成を示す模式図である。
- 20 図 7 は、図 5 に示すデータ保持装置 3 1 の動作を説明するためのタイミングチャートである。
- 図 8 は、データ保持装置 3 1 におけるデータ読み出しの際、強誘電体コンデンサ 1 7 の一端 1 7 a に生ずる電圧 V_1 、電圧 V_2 を表した図面である。
- 図 9 は、この発明のさらに他の実施形態によるデータ保持装置のデータ記憶時
- 25 における動作を説明するためのタイミングチャートである。
- 図 1 0 は、この発明のさらに他の実施形態によるデータ保持装置のデータ記憶時における動作を説明するためのタイミングチャートである。
- 図 1 1 は、強誘電体コンデンサを用いた従来回路 9 0 1 を示す図面である。
- 図 1 2 A は、従来回路 9 0 1 を構成するインバータ回路 9 0 9 を示す回路図

である。図 1 2 B は、インバータ回路 9 0 9 を構成する p M O S F E T 9 1 5 の実体的構成を示す模式図である。

図 1 3 は、従来の回路 9 0 9 におけるデータ読み出しの際、強誘電体コンデンサ 9 1 1 の一端 9 1 1 a に生ずる電圧 V1、電圧 V2 を表した図面である。

5

発明を実施するための最良の形態

図 1 は、この発明の一実施形態によるデータ保持装置 1 を示す回路図である。データ保持装置 1 は、データ保持回路であるデータラッチ回路 3 および強誘電体記憶部 5 を備えている。

10 データラッチ回路 3 は、直列にループ状に接続可能な一対のインバータ回路 7, 9 を備えている。帰還路に配置されたインバータ回路 9 の出力ノード 9 b は、第 1 の継断用ゲートであるトランスファゲート 1 1 を介して、主信号路に配置されたインバータ回路 7 の入力ノード 7 a に接続されている。

トランスファゲート 1 1 は、クロック信号線 C K に付与されるクロックパルス
15 C K によって制御される。すなわち、トランスファゲート 1 1 は、データ保持時には継状態となりデータ通過時には断状態となるよう、クロックパルス C K によって継断制御される。インバータ回路 7 の出力ノード 7 b は、直接、インバータ回路 9 の入力ノード 9 a に接続されている。

なお、この実施形態では、トランスファゲートは、n M O S F E T (n M O S
20 型電界効果トランジスタ) と p M O S F E T (p M O S 型電界効果トランジスタ) とにより構成されており、クロックパルス C K は 2 つのトランジスタのいずれか一方のゲートに印加される。また、図示を省略するが、クロックパルス C K の反転パルスが、他方のトランジスタのゲートに印加される。以下、特に断らない限り、他のトランスファゲートも同様の構成とする。

25 データ入力線 D に与えられたデータ (入力データ D) は、インバータ回路 1 3 およびトランスファゲート 1 5 を介して、インバータ回路 7 の入力ノード 7 a に与えられる。トランスファゲート 1 5 は、クロックパルス C K によって制御される。出力ノード 7 b には、出力データ Q を出力するデータ出力線 Q が接続されている。

強誘電体記憶部 5 は、第 1 の強誘電体コンデンサである強誘電体コンデンサ 17, および、第 2 の強誘電体コンデンサである強誘電体コンデンサ 19 により構成されている。強誘電体コンデンサ 17, 19 の一端は、それぞれ、インバータ回路 9 の出力ノード 9 b および入力ノード 9 a に接続され、強誘電体コンデンサ 5 17, 19 の他端は、ともに、読み書き用信号線であるプレートライン P L に接続されている。

プレートライン P L を介して、強誘電体コンデンサ 17, 19 の他端に書き込み用信号を付与することにより、データラッチ回路 3 に保持されているデータに対応した分極状態を強誘電体コンデンサ 17, 19 に記憶させる。また、データ保持装置 1 への電力供給再開時に、プレートライン P L を介して、当該他端に読み出し用信号を付与することにより、強誘電体コンデンサ 17, 19 に記憶させてあった分極状態に対応したデータをデータラッチ回路 3 に復元させるよう構成している。

図 2 は、図 1 に示すデータ保持装置 1 の動作を説明するためのタイミングチャートである。図 3 A は、データを強誘電体記憶部 5 に記憶させる場合の動作を説明するための図面であり、図 3 B ~ 図 3 C は、強誘電体記憶部 5 からデータを復元する場合の動作を説明するための図面である。図 1 ~ 図 2 および図 3 A ~ 図 3 C を参照しつつ、データ保持装置 1 の動作を説明する。

図 1 に示すように、データ入力線 D から入力された入力データ D はインバータ回路 13 により反転されるとともに、インバータ回路 7 により再び反転され、クロック信号線 C K が “H” の間、そのまま、出力データ Q となる。クロックパルス C K が “H” の間、トランスファゲート 11 は断状態となるため、主信号路への強誘電体コンデンサ 17 の影響を排除することができる。

したがって、入力データ D が変化すると、主信号路に配置されたインバータ回路 7 の入力ノード 7 a の電位は、強誘電体コンデンサ 17 の容量の影響を受けることなく、速やかに変化する。つまり、動作速度の低下を抑えることができる。

また、トランスファゲート 11 は、インバータ回路 7 の入力ノード 7 a における、入力データ D とインバータ回路 9 からの帰還信号との競合を防止する機能もあるから、少ない素子数で機能の高いデータ保持装置 1 を得ることができる。

さらに、トランスファゲート 11 を継断制御するための信号として、データ保持状態とデータ通過状態とを切り替えるためのクロックパルス CK を用いることができるから、専用の信号を生成する必要がなく、データ保持装置 1 全体の回路構成を単純化することができる。

- 5 また、データ通過時に入力データ D が変化しても強誘電体コンデンサ 17 の分極状態は変化しないから、分極状態の変動による強誘電体コンデンサ 17 の劣化を抑えることができる。

図 2 に戻って、データ入力線 D から入力された入力データ D は、クロック信号線 CK に付与されたクロックパルス CK の立ち下がりでラッチされ、このクロックパルス CK が “L” レベルの間、データラッチ回路 3 に保持される。図 2 に示すように、通常動作においては、プレートライン PL は、接地電位 GND に保たれている。

なお、入力データ D および出力データ Q は、ともに、“H” レベルデータが電源電圧 VDD に等しく、“L” レベルデータが接地電位 GND に等しい。

- 15 電源線 VDD に付与されている電源電圧 VDD を遮断する前に、クロックパルス CK を “L” に固定し、その後、プレートライン PL に書き込み用信号 81 を付与する。書き込み用信号 81 は、下端電位が接地電位 GND で、上端電位が電源電圧 VDD であるようなパルス信号である。

データラッチ回路 3 に保持されているデータ（出力データ Q に等しい）が、たとえば “H” であるとする、プレートライン PL に書き込み用信号 81 を付与することにより、図 3 A に示すように、強誘電体コンデンサ 17 には、図中、上向きの方極状態が生じ、強誘電体コンデンサ 19 には、図中、下向きの方極状態が生ずるものとする。

- 25 プレートライン PL に書き込み用信号 81 を付与したあと、図 2 に示すように、電源電圧 VDD を遮断する。電源電圧 VDD が遮断されても、強誘電体コンデンサ 17、19 は、それぞれの分極方向に応じた残留分極を保持している。

電源電圧 VDD を再投入する前に、クロックパルス CK を “L” に固定しておき、その後、プレートライン PL に読み出し用信号 83 を付与する。読み出し用信号 83 は、下端電位が接地電位 GND で、上端電位が電源電圧 VDD であるよ

うなパルス信号である。このパルス信号は、書き込み用信号 8 1 よりかなり長い。

プレートライン P L に読み出し用信号 8 3 を付与することにより、図 3 B に示すように、強誘電体コンデンサ 1 7 においては、分極反転は生じないが、強誘電体コンデンサ 1 9 においては、分極反転が生ずる。このため、データラッチ回路 5 3 のインバータ回路 9 の入力ノード 9 a に放出される電荷量は、出力ノード 9 b に放出される電荷量に比し、多い。

つぎに、プレートライン P L の書き込み用信号 8 3 を保持させたまま、電源電圧 V D D を再投入する（図 2 の 8 5 参照）。電源電圧 V D D を再投入することにより、入力ノード 9 a および出力ノード 9 b に放出されていた電荷量に応じて、10 データラッチ回路 3 の論理値が決定される。

すなわち、図 3 C に示すように、データラッチ回路 3 のインバータ回路 9 の入力ノード 9 a 側が “H”、出力ノード 9 b 側が “L” になるよう、データラッチ回路 3 の論理値が決定される。このようにして、データを復元することができる。

このように、プレートライン P L に書き込み用信号 8 3 を付与した後、電源電15 圧 V D D を再投入することで、強誘電体コンデンサ 1 7 から放出された電荷とインバータ回路 9 の出力とが競合することを防止することができる。また、強誘電体コンデンサ 1 9 から放出された電荷とインバータ回路 7 の出力とが競合することを防止することができる。このため、データ復元の信頼性を高めることができる。

20 なお、この実施形態においては、強誘電体記憶部 5 として一対の強誘電体コンデンサ 1 7、1 9 を用いるようにしたが、この発明はこれに限定されるものではない。たとえば、強誘電体記憶部 5 として 1 つの強誘電体コンデンサ 1 7 のみを用いるようにしてもよい。

つぎに、図 4 は、この発明の他の実施形態によるデータ保持装置 2 1 を示す回路図である。データ保持装置 2 1 は、強誘電体コンデンサ 1 9 の一端とインバータ回路 9 の入力ノード 9 a との間に第 2 の継断用ゲートであるトランスファゲート 2 3 が接続されている点以外は、図 1 に示すデータ保持装置 1 と同じ構成である。

このトランスファゲート 2 3 は、トランスファゲート 1 1 と同様、データ保持

時には継状態となりデータ通過時には断状態となるよう、クロックパルスCKにより継断制御される。

トランスファゲート23を設けることにより、データ通過時に、帰還路に配置されたインバータ回路9の入力ノード9aと強誘電体コンデンサ19とが切り離
5 された状態となる。このため、主信号路に配置されたインバータ回路7の出力が、速やかに、帰還路に配置されたインバータ回路9の入力ノード9aに到達する。このため、データ通過状態からデータ保持状態に移行する際のデータの確定を速やかに行うことが可能となる。

なお、上述の各実施形態においては、第1および第2の継断用ゲートとしてト
10 ランスファゲートを例に説明したが、第1および第2の継断用ゲートはこれに限定されるものではない。第1または第2の継断用ゲートとして、たとえば、FET等のトランジスタを単独で用いることもできる。

また、上述の各実施形態においては、データ保持回路として、順序回路の一種であるデータラッチ回路を例に説明したが、この発明はこれに限定されるもので
15 はない。他の順序回路、たとえば、フリップフロップ回路等にも、この発明を適用することができる。

つぎに、図5は、この発明のさらに他の実施形態によるデータ保持装置31を示す回路図である。データ保持装置31は、図1に示すデータ保持装置1と類似しているが、データラッチ回路33に含まれる一対のインバータ回路37、43、
20 およびトランスファゲート49の各構成が、図1に示すデータ保持装置1のそれと異なる。

すなわち、データ保持装置1においては、インバータ回路7、9、トランスファゲート11をそれぞれ構成するpMOSFET（pチャネルMOSFET）のウェル領域（基部半導体領域）は、電源線VDDに接続されているが、データ保
25 持装置31においては、インバータ回路37、43、トランスファゲート49をそれぞれ構成するpMOSFET（pチャネルMOSFET）39、45、51のウェル領域（基部半導体領域）は、ウェル電圧制御線Vsに接続されている。

なお、データ保持装置31のインバータ回路37、43、トランスファゲート49をそれぞれ構成するnMOSFET（nチャネルMOSFET）41、47、

5 3の基板領域（基部半導体領域）は、図1に示すデータ保持装置1の場合と同様に、接地線GNDに接続されている。データ保持装置31の他の構成は、データ保持装置1と同様である。

5 なお、データ保持装置31において、強誘電体コンデンサ17, 19は、それぞれ、データ記憶回路に対応する。強誘電体コンデンサ17がデータ記憶回路に対応すると考えると、インバータ回路37が第1のインバータ回路（データ復元回路）に対応し、インバータ回路43が第2のインバータ回路に対応し、インバータ回路43のpMOSFET45が電界効果トランジスタに対応する。図6は、インバータ回路43の実体的な構成を示す模式図である。

10 一方、強誘電体コンデンサ19がデータ記憶回路に対応すると考えると、インバータ回路43が第1のインバータ回路（データ復元回路）に対応し、インバータ回路37が第2のインバータ回路に対応し、インバータ回路37のpMOSFET39が電界効果トランジスタに対応する。

15 図7は、図5に示すデータ保持装置31の動作を説明するためのタイミングチャートである。データ保持装置31の動作は、図2のタイミングチャートで表されるデータ保持装置1の動作と類似しているが、次の点が、データ保持装置1と異なる。

20 すなわち、データ保持装置31においては、電源線VDDの制御とは別に、ウェル電圧制御線Vsの制御を行っている。ウェル電圧制御線Vsには、“H”レベル電圧として電源電圧VDD、“L”レベル電圧として接地電位GNDが付与可能となっている。

 通常動作時には、ウェル電圧制御線Vsに電源電圧VDDが付与されている。また、電源線VDDへの電力の供給が遮断されると、ウェル電圧制御線Vsへの電力の供給も遮断されるよう構成されている。

25 データ保持装置31においては、遮断された電力が再び供給される際、強誘電体コンデンサ17, 19に対する読み出し用信号の付与（図7の83参照）を行う前に、pMOSFET39, 45, 51のウェル領域（図6の63参照）への電源電圧VDDの付与（図7の87参照）を開始している。

 そして、強誘電体コンデンサ17, 19に対する読み出し用信号の付与（図7

の 8 3 参照)を行った後、pMOSFET 3 9, 4 5 のソース領域(図 6 の 6 5 参照)に電源電圧 VDD (ソース電圧)を付与するようにしている。その他の動作は、データ保持装置 1 の場合と同様である。

このように、データ保持装置 3 1 においては、強誘電体コンデンサ 1 7, 1 9
5 に対する読み出し用信号の付与を行う前に、pMOSFET 3 9, 4 5、5 1 のウェル領域への電源電圧 VDD の付与を開始しているから、強誘電体コンデンサ 1 7, 1 9 に対する読み出し用信号の付与に伴って電荷が放出されたときには、pMOSFET 3 9, 4 5、5 1 のウェル領域に電源電圧 VDD が付与されている。

したがって、図 6 に示すように、たとえば pMOSFET 4 5 のウェル領域 6
3 には電源電圧 VDD が付与されているから、強誘電体コンデンサ 1 7 の一端 1
7 a に放出された電荷は、pMOSFET 4 5 のドレイン領域 6 7 を介してウェ
ル領域 6 3 に流出することはない。このため、強誘電体コンデンサ 1 7 の一端 1
7 a には、放出された電荷がそのまま蓄積され、この蓄積された電荷に対応する
15 電圧が生ずる。

図 8 は、データ保持装置 3 1 のプレートライン PL に読み出し用信号 8 3 を与
えることによって強誘電体コンデンサ 1 7 が分極反転を起こした場合(例えば、
データ “H” に対応)に強誘電体コンデンサ 1 7 の一端 1 7 a に生ずる電圧 V1、
および、分極反転を起こさない場合(例えば、データ “L” に対応)に強誘電体
20 コンデンサ 1 7 の一端 1 7 a に生ずる電圧 V2 をそれぞれ縦軸に、経過時間を横軸
にとって、表したグラフである。

図 8 から、電圧 V1 と電圧 V2 との差は、従来技術におけるそれ(図 1 3 参照)
と比べ、格段に大きいことがわかる。また、電圧 V1 と電圧 V2 との差は、プレー
トライン PL の電圧が電源電圧 VDD (この例では 3 ボルト)に到達する以前に、
25 既に、かなり大きい値になっていることも分かる。

したがって、データ復元の際の信号検出マージンが極めて大きく、動作の安定
性が極めて高い。また、データ復元の際の信号検出マージンが大きいので、小容
量の強誘電体コンデンサを用いることができる。このため、データラッチ回路 3
3 の動作速度の低下を抑えることができる。さらに、データ復元の際の信号検出

マージンが大きいので、図 7 に示す読み出し用信号 8 3 の立ち上がりが完了する前に、電源線 VDD に電源電圧 VDD を付与する（図 7 の 8 5 よりも早いタイミング）ことも可能となる。このため、データ復元のための時間を短縮することができる。

- 5 なお、図 5 に示す実施形態においては、ウェル電圧制御線 Vs を立ち上げた後、プレートライン PL を立ち上げるようにしたが、これらを同時に立ち上げるようにしてもよい。要は、電荷放出ノードに電荷が放出された時点でウェル領域に電源電圧 VDD が印加されていればよい。

また、図 5 に示す実施形態においては、電荷放出ノードに接続される全ての p
10 MOSFET 39, 45、51 のウェル領域をウェル電圧制御線 Vs に接続するよう構成したが、この発明はこれに限定されるものではない。ただし、電荷放出ノードに接続される全ての pMOSFET のウェル領域をウェル電圧制御線 Vs に接続することで、電荷放出ノードに放出された電荷の流出をほぼ完全に防止できるので、データ検出のマージンが極めて大きくなる。

- 15 また、図 5 に示す実施形態においては、強誘電体コンデンサ 17 の一端 17 a を、インバータ回路 43 とトランスファゲート 49 との間に接続するよう構成したが、この発明はこれに限定されるものではない。

たとえば、強誘電体コンデンサ 17 の一端 17 a を、トランスファゲート 49 の出力ノードとインバータ回路 37 の入力ノードとの間に接続するよう構成することもできる。さらに、トランスファゲート 49 を設けないよう構成することもできる。すなわち、インバータ回路 43 の出力ノードとインバータ回路 37 の入力ノードとを、トランスファゲート 49 を介して接続するのではなく、直接的に接続するようにしてもよい。このような場合、トランスファゲート 15 を構成する pMOSFET のウェル領域をウェル電圧制御線 Vs に接続するのが好ましい。

- 25 また、図示しないが、データ出力線 Q にインバータ回路の出力ノードやトランスファゲートが接続される場合には、それらを構成する pMOSFET のウェル領域をウェル電圧制御線 Vs に接続するのが好ましい。

また、図 5 に示す実施形態においては、強誘電体記憶部 5 として一对の強誘電体コンデンサを用いた場合を例に説明したが、この発明はこれに限定されるもの

ではない。たとえば、強誘電体記憶部として1つの強誘電体コンデンサを用いる場合にもこの発明を適用することができる。

また、図5に示す実施形態においては、データ保持回路として、順序回路の一種であるデータラッチ回路を例に説明したが、この発明はこれに限定されるものではない。他の順序回路、たとえば、フリップフロップ回路等にも、この発明を適用することができる。さらに、この発明を適用できるデータ保持回路としては、順序回路の他に、たとえば、メモリ回路等を挙げることができる。

また、データ保持回路として、直列にループ状に接続可能な一対のインバータ回路を含む場合を例に説明したが、データ保持回路はこれに限定されるものではない。データを揮発的に保持することができる回路全てに、この発明を適用することができる。

また、図5に示す実施形態においては、データ記憶回路として強誘電体コンデンサを備えた回路を例に説明したが、データ記憶回路はこれに限定されるものではない。この発明におけるデータ記憶回路としては、要は、何らかの読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出する回路であればよい。

さらに、図5に示す実施形態においては、電界効果トランジスタとして、pMOSFETを例に説明したが、この発明はこれに限定されるものではない。たとえば、電荷放出ノードに放出される電荷が負電荷である場合には、nMOSFETが、この発明における電界効果トランジスタに該当する。

なお、上述の各実施形態においては、電源を遮断する直前のデータに対応した分極状態を強誘電体記憶部に記憶させるよう構成したが、任意の時点のデータに対応した分極状態を強誘電体記憶部に記憶させるよう構成することもできる。

図9は、任意の時点におけるデータ保持回路のデータに対応した分極状態を強誘電体記憶部に記憶させる場合のタイミングチャートの一例である。図9に基づいて、データ記憶時（データ書き込み時）におけるデータ保持装置の動作を説明する。

前述のように、図2および図7の例では、通常動作において、プレートラインPLを接地電位GNDに保っておき、電源を遮断する直前に、書き込み用信号8

1 (下端電位が接地電位GNDで、上端電位が電源電圧VDDであるようなパルス信号)をプレートラインPLに与えるようにしている。

しかし、図9の例では、通常動作において、プレートラインPLを、接地電位GNDと電源電圧VDDとの間の所定の電圧(非書き込み時プレート電圧Vplnw)
5 に保っておき、任意の時点で、書き込み用信号91をプレートラインPLに与えるようにしている。

書き込み用信号91は、少なくとも一対の書き込み用プレート低電圧Vplwlと書き込み用プレート高電圧Vplwhとにより構成されている。書き込み用プレート低電圧Vplwlは非書き込み時プレート電圧Vplnwより低く、書き込み用プレート
10 高電圧Vplwhは非書き込み時プレート電圧Vplnwより高い。

図9の例において、強誘電体コンデンサ17および19が通常動作時に分極反転を起こさないためには、非書き込み時プレート電圧Vplnwと電位強誘電体コンデンサ17および19の抗電圧Vcとの関係を、次のように設定すればよい。

電源電圧VDD-Vplnw<Vc、かつ、Vplnw-接地電位GND<Vc
15 たとえば、 $V_{plnw} = (VDD - GND) / 2 < Vc$ となるよう、非書き込み時プレート電圧Vplnwと、電位強誘電体コンデンサ17および19の抗電圧Vcとを定めれば、上記関係を満足することができる。

一方、図9の例において、データ書き込み時に強誘電体コンデンサ17および19が分極反転を起こすためには、書き込み用プレート低電圧Vplwlと強誘電体
20 コンデンサ17および19の抗電圧Vcとの関係、および、書き込み用プレート高電圧Vplwhと上記抗電圧Vcとの関係を、それぞれ次のように設定すればよい。

電源電圧VDD-Vplwl>Vc、かつ、Vplwh-接地電位GND>Vc
たとえば、 $V_{plwl} = GND$ 、 $V_{plwh} = VDD$ 、 $VDD > Vc$ となるよう、書き込み用プレート低電圧Vplwl、書き込み用プレート高電圧Vplwh、電位強誘電体
25 コンデンサ17および19の抗電圧Vcを定めれば、上記関係を満足することができる。

図9の場合、たとえば、エラーが発生した瞬間(またはその直前)におけるデータ保持回路のデータを、強誘電体部5に記憶するよう構成することができる。このように構成すれば、エラー発生後の信頼性の低いデータではなく、エラーが

発生した瞬間（またはその直前）の信頼性の高いデータを選択的に記憶しておくことができる。このため、電源を投入した場合、信頼性の高い箇所から処理を再スタートすることができる。

5 なお、図 9 の場合におけるデータ復元動作は、図 2 または図 7 の例と同様である。また、図 9 の例に用いられるデータ保持装置として、強誘電体コンデンサ 17、19 の抗電圧 V_c とプレートライン PL に印加される各電圧値との関係、並びに、上述のデータ記憶時の動作を除き、図 2 および図 7 の例に用いられるデータ保持装置と同じ構成のものを使用することができる。

10 また、上述の各実施形態においては、データ保持回路に保持されているデータを、強誘電体記憶部に記憶するよう構成したが、データ保持回路を通過中のデータを強誘電体記憶部に記憶するよう構成することもできる。要はデータ保持回路に存するデータを強誘電体回路に記憶すればよい。

15 また、上述の各実施形態においては、データ保持回路に存するデータに対応した分極状態を強誘電体部に記憶させるために、第 1 の強誘電体コンデンサ、または、第 1 および第 2 の強誘電体コンデンサの他端に書き込み用信号を付与するよう構成したが、この発明はこれに限定されるものではない。

20 要は、第 1 の強誘電体コンデンサ、または、第 1 および第 2 の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、データ保持回路に存するデータに対応した分極状態を、第 1 の強誘電体コンデンサ、または、第 1 および第 2 の強誘電体コンデンサに記憶させるよう構成すればよい。

25 図 10 は、第 1 の強誘電体コンデンサ、または、第 1 および第 2 の強誘電体コンデンサの一端に一定のプレートライン電圧 V_{pl} を与えるだけで、常にデータ保持回路に存するデータに対応した分極状態を強誘電体記憶部に記憶させる場合のタイミングチャートの一例である。図 10 に基づいて、データ記憶動作（データ書き込み時の動作）におけるデータ保持装置の動作を説明する。

 前述のように、図 2、図 7 および図 9 の例では、データ保持回路のデータを強誘電体記憶部に書き込む際に、通常動作時における信号とは異なる書き込み用信号 81 または 91 を、プレートライン PL に与えるようにしている。

 しかし、図 10 の例では、データ保持回路のデータを強誘電体記憶部に書き込

む際にも、通常動作時と同じ一定の電圧すなわちプレートライン電圧 V_{pl} 、をプレートライン P_L に与え続けているだけである。

図 10 の例において、データ保持回路のデータすなわち出力データ Q が変化すると共に強誘電体コンデンサ 17 および 19 が分極反転を起こすためには、プレート電圧 V_{pl} と強誘電体コンデンサ 17 および 19 の抗電圧 V_c との関係を次のように設定すればよい。

電源電圧 $V_{DD} - V_{pl} > V_c$ 、かつ、 $V_{pl} - \text{接地電位 } GND > V_c$

たとえば、 $V_c < V_{pl} = (\text{電源電圧 } V_{DD} - \text{接地電位 } GND) / 2$ となるよう、プレート電圧 V_{pl} 、強誘電体コンデンサ 17 および 19 の抗電圧 V_c を定めれば、
10 上記関係を満足することができる。

このように構成すれば、図 10 に示すように、データ保持回路の出力データ Q が接地電位 GND から電源電圧 V_{DD} に変化すると（図 10 の 93 参照）自動的に強誘電体コンデンサ 17 および 19 の分極方向がそれぞれ反転し、データ保持回路の出力データ Q が電源電位 V_{DD} から接地電位 GND に変化すると（図 10
15 の 95 参照）自動的に強誘電体コンデンサ 17 および 19 の分極方向がそれぞれ再反転する。

すなわち、プレートライン P_L に一定のプレートライン電圧 V_{pl} を与えておくだけで、常にデータ保持回路に存するデータに対応した分極状態を強誘電体記憶部に記憶させることができる。したがって、電源遮断前に特に書き込み用信号を
20 与えなくても、電源遮断直前のデータ保持回路に存するデータに対応した分極状態を、強誘電体記憶部に記憶させることができる。

なお、図 10 の場合におけるデータ復元動作は、図 2 または図 7 の例と同様である。また、図 10 の例に用いられるデータ保持装置として、強誘電体コンデンサ 17、19 の抗電圧 V_c とプレートライン P_L に印加される電圧値との関係、並
25 びに、上述のデータ記憶時の動作を除き、図 2 および図 7 の例に用いられるデータ保持装置と同じ構成のものを使用することができる。

この発明によるデータ保持装置は、主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、帰還

- 路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第1の継断用ゲートと、帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第1の強誘電体コンデンサと、を備え、第1の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第1の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。
- したがって、データ通過時に、第1の継断用ゲートは断状態となるから、主信号路に配置されたインバータ回路の入力ノードと第1の強誘電体コンデンサとが切り離された状態となる。このため、入力データが変化すると、主信号路に配置されたインバータ回路の入力ノードの電位は、第1の強誘電体コンデンサの容量の影響を受けることなく、速やかに変化する。
- すなわち、電源が遮断されてもデータを保持することができ、かつ、高速動作時におけるデータ保持の信頼性が高いデータ保持装置を実現することができる。
- また、第1の継断用ゲートは、主信号路に配置されたインバータ回路の入力ノードにおける、入力データと帰還信号との競合を防止する機能もあるから、少ない素子数で機能の高いデータ保持装置を得ることができる。
- さらに、第1の継断用ゲートを継断制御するための信号として、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスを用いることができるから、専用の信号を生成する必要がなく、装置全体の回路構成を単純化することができる。
- また、データ通過時に入力データが変化しても第1の強誘電体コンデンサの分極状態は変化しないから、分極状態の変動による第1の強誘電体コンデンサの劣化を抑えることができる。
- この発明によるデータ保持装置においては、帰還路に配置されたインバータ回路の入力ノードにその一端が接続された第2の強誘電体コンデンサを備え、第1および第2の強誘電体コンデンサの他端に書き込み用信号を付与することにより、

データ保持回路に保持されているデータに対応した分極状態を第1および第2の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1および第2の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特徴とする。

- 5 したがって、データ保持回路に保持されているデータに対応した分極状態を2つの強誘電体コンデンサに、それぞれ記憶させておき、これらの分極状態に基づいてデータ復元させるから、データ復元の信頼性が高い。

- この発明によるデータ保持装置においては、第2の継断用ゲートであって、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される
- 10 第2の継断用ゲートと、第2の継断用ゲートを介して、帰還路に配置されたインバータ回路の入力ノードに、その一端が接続された第2の強誘電体コンデンサとを備え、第1および第2の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第1および第2の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1および第2の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、を特
- 15 徴とする。

- したがって、データ保持回路に保持されているデータに対応した分極状態を2つの強誘電体コンデンサに、それぞれ記憶させておき、これらの分極状態に基づいてデータ復元させるから、データ復元の信頼性が高い。
- 20

 また、データ通過時に、第2の継断用ゲートは断状態となるから、帰還路に配置されたインバータ回路の入力ノードと第2の強誘電体コンデンサとが切り離された状態となる。このため、主信号路に配置されたインバータ回路の出力が、速やかに、帰還路に配置されたインバータ回路の入力ノードに到達する。

- 25 このため、データ通過状態からデータ保持状態に移行する際のデータの確定を速やかに行うことが可能となる。

 また、第2の継断用ゲートを継断制御するための信号は、第1の継断用ゲートを継断制御するための信号と同じく、データ保持状態とデータ通過状態とを切り替えるためのクロックパルスを用いることができるから、専用の信号を生成する

必要がなく、装置全体の回路構成を単純化することができる。

さらに、データ通過時に入力データが変化しても第2の強誘電体コンデンサの分極状態は変化しないから、分極状態の変動による第2の強誘電体コンデンサの劣化を抑えることができる。

- 5 この発明によるデータ保持装置は、読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、
- 10 ドレイン領域から基部半導体領域への接合方向が、放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、を備えたデータ保持装置であって、データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、ソース領域にソース電圧を付与するよう構成した
- 15 こと、を特徴とする。

- したがって、データ記憶回路への読み出し用信号の付与に伴って電荷が放出されたときには電界効果トランジスタの基部半導体領域にソース電圧と実質的に同一の電圧が付与されているから、放出された電荷が基部半導体領域に流出すること
- 20 はない。このため、データ記憶回路の電荷放出ノードには、放出された電荷に対応する電圧が生ずる。

- すなわち、データ記憶回路に対する読み出し用信号の付与を行った後に電界効果トランジスタの電源をONにしなければならないような場合であっても、電荷が電荷放出ノードに留まるから、データ復元回路を用いて、データ記憶回路に記憶
- 25 されていたデータの内容を確実に復元することができる。

この発明によるデータ保持装置においては、データ記憶回路は、強誘電体コンデンサを備えており、電荷放出ノードは強誘電体コンデンサの一端であり、読み出し用信号は強誘電体コンデンサの他端に付与され、データ復元回路は、電荷放出ノードに接続される入力ノード、を有する第1のインバータ回路であり、電界

効果トランジスタを有する第2のインバータ回路であって、その入力ノードは第1のインバータ回路の出力ノードに接続され、その出力ノードは電荷放出ノードに接続される、第2のインバータ回路を備えたこと、を特徴とする。

第1および第2のインバータ回路を直列にループ状に接続したデータ保持回路
5 に、強誘電体コンデンサに記憶していたデータを復元する場合、第2のインバータ回路の電源を遮断した状態で読み出し用信号の付与を行うことで、強誘電体コンデンサから電荷放出ノードに放出された電荷と第2のインバータ回路の出力とが競合することを防止することができるが、このような場合においても、電荷放出ノードに放出された電荷が第2のインバータ回路を構成する電界効果トランジスタの基部半導体領域に流出することを防止することができる。したがって、データ復元の際の信号検出マージンが大きく、動作の安定性が極めて高い。
10

また、データ復元の際の信号検出マージンが大きいので、小容量の強誘電体コンデンサを用いることができる。このため、データ保持回路の動作速度の低下を抑えることができる。

15 また、データ復元の際の信号検出マージンが大きいので、読み出し用信号の付与時間を短縮したり、第2のインバータ回路の電源投入タイミングを前倒しすることが可能となる。このため、データ復元のための時間を短縮することができる。

なお、請求項および明細書において「基部半導体領域」とは、ソース領域およびドレイン領域の導電型と異なる導電型の半導体領域であって、ソース領域およびドレイン領域が直接その中に形成されている半導体領域を言う。実施形態においては、p M O S F E Tのウェル領域が、これに該当する。
20

上記においては、本発明を好ましい実施形態として説明したが、各用語は、限定のために用いたのではなく、説明のために用いたものであって、本発明の範囲および精神を逸脱することなく、添付のクレームの範囲において、変更することができるものである。
25

請求の範囲

1. 主信号路に配置されたインバータ回路と帰還路に配置されたインバータ回路とを直列にループ状に接続することによってデータを保持可能としたデータ保持回路、を備えたデータ保持装置であって、
5 帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたインバータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデータ通過時には断状態となるよう継断制御される第1の継断用ゲートと、
帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第1
10 の強誘電体コンデンサと、を備え、
第1の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第1の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、
15 を特徴とするデータ保持装置。
2. 請求項1のデータ保持装置において、
帰還路に配置されたインバータ回路の入力ノードにその一端が接続された第2
20 の強誘電体コンデンサを備え、
第1および第2の強誘電体コンデンサの他端に書き込み用信号を付与することにより、データ保持回路に保持されているデータに対応した分極状態を第1および第2の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1および第2の強誘電体コンデンサに記憶させてあった分極状態
25 に対応したデータをデータ保持回路に復元させるよう構成したこと、
を特徴とするもの。
3. 請求項1のデータ保持装置において、
第2の継断用ゲートであって、データ保持時には継状態となりデータ通過時に

は断状態となるよう継断制御される第2の継断用ゲートと、

第2の継断用ゲートを介して、帰還路に配置されたインバータ回路の入力ノードに、その一端が接続された第2の強誘電体コンデンサとを備え、

第1および第2の強誘電体コンデンサの他端に書き込み用信号を付与すること
5 により、データ保持回路に保持されているデータに対応した分極状態を第1および第2の強誘電体コンデンサに記憶させ、当該他端に読み出し用信号を付与することにより、第1および第2の強誘電体コンデンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元させるよう構成したこと、
を特徴とするもの。

10

4. 請求項1のデータ保持装置において、

前記帰還路に配置されたインバータ回路は、前記第1の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によっ
15 て前記第1の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、

前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
20 を特徴とするもの。

5. 請求項1のデータ保持装置において、

前記第1の継断用ゲートは、前記第1の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第1の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、

前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トラ

ンジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。

5

6. 請求項1のデータ保持装置において、

前記帰還路に配置されたインバータ回路および前記第1の継断用ゲートは、前記第1の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第1の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、をそれぞれ備え、

前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。

7. 請求項6のデータ保持装置において、

前記電界効果トランジスタは、p MOS型電界効果トランジスタであること、
を特徴とするもの。

8. 請求項2のデータ保持装置において、

前記帰還路に配置されたインバータ回路は、前記第1の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第1の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、

前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トラ

ンジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。

5

9. 請求項2のデータ保持装置において、

前記第1の継断用ゲートは、前記第1の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第1の強
10 誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を備え、

前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソー
15 ス領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。

10. 請求項2のデータ保持装置において、

前記帰還路に配置されたインバータ回路および前記第1の継断用ゲートは、前
20 記第1の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によって前記第1の強誘電体コンデンサの一端に放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタ、をそれぞれ備え、

25 前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。

1 1. 請求項 2 のデータ保持装置において、

前記主信号路に配置されたインバータ回路は、前記第 2 の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ド
5 レイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によ
って前記第 2 の強誘電体コンデンサの一端に放出された電荷にとって順方向とな
るような接合部を有する電界効果トランジスタ、を備え、

前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トラ
ンジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部
10 半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソー
ス領域にソース電圧を付与するよう構成したこと、
を特徴とするもの。

1 2. 請求項 2 のデータ保持装置において、

15 前記帰還路に配置されたインバータ回路および前記第 1 の継断用ゲートは、前
記第 1 の強誘電体コンデンサの一端に接続されるドレイン領域、を有する電界効
果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前
記読み出し用信号の付与によって前記第 1 の強誘電体コンデンサの一端に放出さ
れた電荷にとって順方向となるような接合部を有する電界効果トランジスタ、を
20 それぞれ備え、

前記主信号路に配置されたインバータ回路は、前記第 2 の強誘電体コンデンサ
の一端に接続されるドレイン領域、を有する電界効果トランジスタであって、ド
レイン領域から基部半導体領域への接合方向が、前記読み出し用信号の付与によ
って前記第 2 の強誘電体コンデンサの一端に放出された電荷にとって順方向とな
25 るような接合部を有する電界効果トランジスタ、を備え、

前記読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トラ
ンジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部
半導体領域への付与を開始し、前記読み出し用信号の付与を行った後、前記ソー
ス領域にソース電圧を付与するよう構成したこと、

を特徴とするもの。

1 3. 請求項 1 2 のデータ保持装置において、

前記電界効果トランジスタは、p MOS 型電界効果トランジスタであること、

5 を特徴とするもの。

1 4. 読み出し用信号が付与されると、記憶しているデータに対応した量の電荷を電荷放出ノードに放出するデータ記憶回路と、

前記放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ
10 記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、

実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果トランジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記放出された電荷にとって順方向となるような接合部を有する電界効果トランジスタと、
を備えたデータ保持装置であって、

15 データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一の電圧の前記基部半導体領域への付与を開始し、データ記憶回路に対する読み出し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成したこと、

20 を特徴とするデータ保持装置。

1 5. 請求項 1 4 のデータ保持装置において、

前記データ記憶回路は、強誘電体コンデンサを備えており、

前記電荷放出ノードは強誘電体コンデンサの一端であり、

25 前記読み出し用信号は強誘電体コンデンサの他端に付与され、

前記データ復元回路は、前記電荷放出ノードに接続される入力ノード、を有する第 1 のインバータ回路であり、

前記電界効果トランジスタを有する第 2 のインバータ回路であって、その入力ノードは第 1 のインバータ回路の出力ノードに接続され、その出力ノードは前記

電荷放出ノードに接続される、第2のインバータ回路を備えたこと、
を特徴とするもの。

16. 請求項15のデータ保持装置において、

- 5 前記電界効果トランジスタは、pMOS型電界効果トランジスタであること、
を特徴とするもの。

17. 主信号路に配置されたインバータ回路と帰還路に配置されたインバータ
回路とを直列にループ状に接続することによってデータを保持可能としたデータ
10 保持回路、を備えたデータ保持装置であって、

帰還路に配置されたインバータ回路の出力ノードと主信号路に配置されたイン
バータ回路の入力ノードとの間に配置され、データ保持時には継状態となりデー
タ通過時には断状態となるよう継断制御される第1の継断用ゲートと、

- 15 帰還路に配置されたインバータ回路の出力ノードにその一端が接続された第1
の強誘電体コンデンサと、を備え、

- 第1の強誘電体コンデンサの一端の電位に対する他端の電位に基づいて、デー
タ保持回路に存するデータに対応した分極状態を第1の強誘電体コンデンサに記
憶させ、当該他端に読み出し用信号を付与することにより、第1の強誘電体コン
デンサに記憶させてあった分極状態に対応したデータをデータ保持回路に復元さ
20 せるよう構成したこと、

を特徴とするデータ保持装置。

18. 読み出し用信号が付与されると、記憶しているデータに対応した量の電
荷を電荷放出ノードに放出するデータ記憶回路と、

- 25 前記放出された電荷によって電荷放出ノードに生ずる電圧に基づいて、データ
記憶回路に記憶されていたデータの内容を復元するデータ復元回路と、

実質的に電荷放出ノードに接続されるドレイン領域、を有する電界効果ラン
ジスタであって、ドレイン領域から基部半導体領域への接合方向が、前記放出さ
れた電荷にとって順方向となるような接合部を有する電界効果トランジスタと、

を備えたデータ保持装置、を用いたデータ読み出し方法であって、

- データ記憶回路に対する読み出し用信号の付与を行うと同時にまたはその前に、
前記電界効果トランジスタのソース領域に付与すべきソース電圧と実質的に同一
の電圧の前記基部半導体領域への付与を開始し、データ記憶回路に対する読み出
し用信号の付与を行った後、前記ソース領域にソース電圧を付与するよう構成し
たこと、
を特徴とするデータ読み出し方法。


19. 請求項18のデータ読み出し方法において、

- 前記データ記憶回路は、強誘電体コンデンサを備えており、
前記電荷放出ノードは強誘電体コンデンサの一端であり、
前記読み出し用信号は強誘電体コンデンサの他端に付与され、
前記データ復元回路は、前記電荷放出ノードに接続される入力ノード、を有す
る第1のインバータ回路であり、
前記データ保持装置は、前記電界効果トランジスタを有する第2のインバータ
回路であって、その入力ノードは第1のインバータ回路の出力ノードに接続され、
その出力ノードは前記電荷放出ノードに接続される、第2のインバータ回路を備
えたこと、
を特徴とするもの。

20. 請求項19のデータ読み出し方法において、

前記電界効果トランジスタは、pMOS型電界効果トランジスタであること、
を特徴とするもの。

Fig. 1






Fig. 3A




Fig. 3B




Fig. 3C







Fig. 4



Fi-5



Fi 6






Fig. 8




Fig.9






Fig.10





(従来技術)

Fig. 12A






Fig. 12B

(従来技術)



(従来技術)

Fig. 13



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/11979

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ H03K3/037

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ H03K3/037, G11C14/00, G11C11/22

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1926-2002
Kokai Jitsuyo Shinan Koho 1971-2002

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	US 5592411 A (Motorola, Inc.), 07 January, 1997 (07.01.97), Full text; Figs. 1 to 3 & JP 9-147578 A Full text; Figs. 1 to 3 & EP 772199 A	1-20
Y	JP 2000-77982 A (Kobe Steel, Ltd.), 14 March, 2000 (14.03.00), Full text; Figs. 1 to 8 (Family: none)	1-20
Y	JP 2000-124776 A (Rohm Co., Ltd.), 28 April, 2000 (28.04.00), Full text; Figs. 1 to 8 (Family: none)	1-20

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 18 February, 2003 (18.02.03)	Date of mailing of the international search report 04 March, 2003 (04.03.03)
---	---

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))		
Int. Cl ⁷ H03K 3/037		
B. 調査を行った分野		
調査を行った最小限資料 (国際特許分類 (IPC))		
Int. Cl ⁷ H03K 3/037, G11C 14/00, G11C 11/22,		
最小限資料以外の資料で調査を行った分野に含まれるもの		
日本国実用新案公報 1926 — 2002 日本国公開実用新案公報 1971 — 2002		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	US 5592411 A (Motorola, Inc.) 1997. 01. 07, 全文, 第1~3図 & JP 9-147578 A, 全文, 第1~3図 & EP 772199 A	1-20
Y	JP2000-77982 A (株式会社 神戸製鋼所) 2000. 03. 14, 全文, 第1~8図 (ファミリーなし)	1-20
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日	国際調査報告の発送日	
18. 02. 03	04.03.03	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 有 泉 良 三	5X 7402 
	電話番号 03-3581-1101 内線 3556	

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP2000-124776 A (ローム 株式会社) 2000.04.28, 全文, 第1～8図 (ファミリーなし)	1-20