

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges
Eigentum

Internationales Büro

(43) Internationales
Veröffentlichungsdatum
15. Dezember 2016 (15.12.2016)



(10) Internationale Veröffentlichungsnummer
WO 2016/198620 A1

(51) Internationale Patentklassifikation:

H01L 33/00 (2010.01) H01L 25/075 (2006.01)
H01L 33/50 (2010.01)

(21) Internationales Aktenzeichen: PCT/EP2016/063328

(22) Internationales Anmeldedatum:
10. Juni 2016 (10.06.2016)

(25) Einreichungssprache: Deutsch

(26) Veröffentlichungssprache: Deutsch

(30) Angaben zur Priorität:
102015109413.4 12. Juni 2015 (12.06.2015) DE

(71) Anmelder: **OSRAM OPTO SEMICONDUCTORS
GMBH** [DE/DE]; Leibnizstr. 4, 93055 Regensburg (DE).

(72) Erfinder: **LEIRER, Christian**; Albrechtstr. 7, 86316
Friedberg (DE). **PERZLMAIER, Korbinian**; Bischof-
Konrad-Str. 2, 93051 Regensburg (DE).

(74) Anwalt: **EPPING HERMANN FISCHER
PATENTANWALTSGESELLSCHAFT
MBH**;
Schloßschmidstr. 5, 80639 München (DE).

(81) Bestimmungsstaaten (soweit nicht anders angegeben, für
jede verfügbare nationale Schutzrechtsart): AE, AG, AL,

AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW,
BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK,
DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM,
GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP,
KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME,
MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ,
OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA,
SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM,
TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM,
ZW.

(84) Bestimmungsstaaten (soweit nicht anders angegeben, für
jede verfügbare regionale Schutzrechtsart): ARIPO (BW,
GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST,
SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG,
KZ, RU, TJ, TM), europäisches (AL, AT, BE, BG, CH,
CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE,
IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO,
RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM,
GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

Veröffentlicht:


— mit internationalem Recherchenbericht (Artikel 21 Absatz
3)

(54) Title: METHOD FOR PRODUCING OPTOELECTRONIC CONVERSION SEMICONDUCTOR CHIPS AND COMPOSITE
OF CONVERSION SEMICONDUCTOR CHIPS


(54) Bezeichnung : VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN KONVERSIONS-
HALBLEITERCHIPS UND VERBUND VON KONVERSIONS-HALBLEITERCHIPS

FIG 3

(A)



(B)



(57) Abstract: The invention relates to a method for producing optoelectronic conversion semiconductor chips (61, 62), comprising the following steps: A) providing a growth substrate (1), B) growing a semiconductor layer sequence (2) on the growth substrate (1), C) applying an electrical contact (3) to the back side (12) of the semiconductor layer sequence (2) facing the growth substrate (1), D) thinning out the growth substrate (1), E) applying the conversion layer (4) to the thinned-out growth substrate (1), and F) singulating at least the thinned-out growth substrate (1) and the semiconductor layer sequence (2) in order to produce at least two optoelectronic conversion semiconductor chips (61, 62).

(57) Zusammenfassung: Die Erfindung betrifft ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips (61, 62), mit den Schritten: A) Bereitstellen eines Aufwuchssubstrats (1), B) Aufwachsen einer Halbleiterschichtenfolge (2) auf das Aufwuchssubstrat (1),

[Fortsetzung auf der nächsten Seite]



C) Aufbringen eines elektrischen Kontakts (3) auf die dem Aufwachssubstrat (1) angewandte Rückseite (12) der Halbleiterschichtenfolge (2), D) Ausdünnen des Aufwachssubstrats (1), E) Aufbringen der Konversionsschicht (4) auf das ausgedünnte Aufwachssubstrat (1), und F) Vereinzeln zumindest des ausgedünnten Aufwachssubstrates (1) und der Halbleiterschichtenfolge (2) zur Erzeugung von mindestens zwei optoelektronischen Konversions-Halbleiterchips (61, 62).

Beschreibung

Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips

5

Die Erfindung betrifft ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips. Ferner betrifft die Erfindung einen Verbund von Konversions-Halbleiterchips.

10

Für die Herstellung von Konversions-Halbleiterchips ist es erforderlich, auf die fertig prozessierten Halbleiterchips eine Konversionsschicht aufzubringen. Dazu müssen die fertig prozessierten Halbleiterchips auf einen temporären Träger

15

aufgebracht werden. Hierzu ist es nötig, jeden einzelnen Halbleiterchip zu greifen und wieder abzusetzen und dann mit der Konversionsschicht zu beschichten. Dies ist aufwendig und kostenintensiv.

20

Eine Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips bereitzustellen, das ein leichtes Herstellen dieser Konversions-Halbleiterchips ermöglicht. Ferner ist eine Aufgabe der Erfindung, ein kostengünstigeres Verfahren

25

zur Herstellung von optoelektronischen Konversions-Halbleiterchips bereitzustellen.

30

Diese Aufgaben werden durch ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche. Ferner werden diese Aufgaben durch einen Verbund von Konversions-Halbleiterchips gemäß dem

unabhängigen Anspruch 12 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen des Verbundes sind Gegenstand der abhängigen Ansprüche 13 und 14.

- 5 In zumindest einer Ausführungsform umfasst das Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips die Schritte:
- A) Bereitstellen eines Aufwachssubstrates,
 - 10 B) Aufwachsen einer Halbleiterschichtenfolge auf das Aufwachssubstrat,
 - C) Aufbringen eines elektrischen Kontaktes auf die dem Aufwachssubstrat abgewandte Rückseite der Halbleiterschichtenfolge,
 - 15 D) Ausdünnen des Aufwachssubstrates,
 - E) Aufbringen der Konversionsschicht auf das ausgedünnte Aufwachssubstrat, und
 - F) Vereinzeln zumindest des ausgedünnten Aufwachssubstrats und der Halbleiterschichtenfolge zur Erzeugung von
 - 20 mindestens zwei optoelektronischen Konversions-Halbleiterchips.

Bei dem hier beschriebenen Verfahren werden optoelektronische Konversions-Halbleiterchips hergestellt. Damit ist gemeint,

25 dass zumindest zwei Konversions-Halbleiterchips hergestellt werden. Insbesondere werden mehr als zwei Konversions-Halbleiterchips, insbesondere eine Vielzahl von Konversions-Halbleiterchips, die sich insbesondere auf einem Waferverbund befinden, hergestellt.

30

Gemäß zumindest einer Ausführungsform umfasst das Verfahren die Herstellung zumindest von zwei Konversions-Halbleiterchips. Bei dem Konversions-Halbleiterchip handelt

es sich insbesondere um eine Leuchtdiode, kurz LED. Der Halbleiterchip ist dann bevorzugt dazu eingerichtet, blaues Licht oder weißes Licht zu emittieren. Insbesondere ist die Konversionsschicht dazu eingerichtet, die von dem
5 Halbleiterchip emittierte Strahlung, insbesondere aus dem blauen Bereich, in weißes Licht zu konvertieren.

Gemäß zumindest einer Ausführungsform handelt es sich bei den Konversions-Halbleiterchips jeweils um einen Flip-Chip. Damit
10 ist hier und im Folgenden gemeint, dass die Konversions-Halbleiterchips ihre elektrischen Kontakte alle auf einer Hauptfläche angeordnet haben, über die die Konversions-Halbleiterchips jeweils auf Trägern, insbesondere einem finalen Träger, montiert werden. Der finale Träger kann ein
15 Gehäuse, eine Keramik oder eine Metallkernplatine sein. Solche Konversions-Halbleiterchips zeigen den Vorteil, dass für den elektrischen Anschluss beispielsweise keine zusätzlichen elektrischen Kontakte etwa in Form von Bonddrähten mehr notwendig sind.

20
Gemäß zumindest einer Ausführungsform wird bei dem Verfahren ein Aufwachssubstrat bereitgestellt. Das Aufwachssubstrat kann ein Isolatormaterial oder ein Halbleitermaterial, beispielsweise ein III-V-Verbindungshalbleitermaterial,
25 umfassen. Insbesondere kann das Aufwachssubstrat Saphir, GaAs, GaP, GaN, InP, SiC, Si und/oder Ge umfassen oder aus einem solchen Material sein.

Nach dem Bereitstellen eines Aufwachssubstrates im
30 Verfahrensschritt A) kann in einem anschließenden Verfahrensschritt D) das Aufwachssubstrat ausgedünnt werden. Damit ist hier und im Folgenden gemeint, dass die Schichtdicke des Aufwachssubstrats verkleinert wird.

Insbesondere wird die Schichtdicke des Aufwachssubstrats um den Faktor 2 bis 10, beispielsweise 10 verkleinert.

Beispielsweise wird die Schichtdicke des Aufwachssubstrates von 1 mm auf 100 µm oder von 700 µm auf 250 µm oder 300 µm verkleinert. Das Ausdünnen kann durch Schleifen und/oder Plasmaprozesse erfolgen.

Gemäß zumindest einer Ausführungsform weist das Verfahren einen Verfahrensschritt B) auf, Aufwachsen einer

Halbleiterschichtenfolge auf das Aufwachssubstrat.

Insbesondere erfolgt das Aufwachsen ganzflächig, also auf das gesamte Aufwachssubstrat. Dass eine Schicht oder ein Element "auf" oder "über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht oder aufgewachsen ist,

kann dabei hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar in direktem mechanischem und/oder elektrischem Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist. Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen Schicht oder dem anderen Element angeordnet ist. Dabei können dann weitere Schichten und/oder Elemente zwischen der einen und der anderen Schicht beziehungsweise zwischen dem einen und dem anderen Element angeordnet sein.

Gemäß zumindest einer Ausführungsform umfassen die resultierenden Konversions-Halbleiterchips jeweils eine Halbleiterschichtenfolge. Die Halbleiterschichtenfolge der Konversions-Halbleiterchips basieren bevorzugt jeweils auf einem III-V-Verbindungshalbleitermaterial. Das Halbleitermaterial kann bevorzugt auf ein Nitridverbindungshalbleitermaterial basieren. "Auf ein Nitridverbindungshalbleitermaterial basierend" bedeutet im

vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$ umfasst, wobei $0 \leq x \leq 1$, $0 \leq y \leq 1$ und $x + y \leq 1$. Dabei muss
5 dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$ -Materials im
10 Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Die Halbleiterschichtenfolge kann Aluminiumnitrid und/oder
15 Siliziumnitrid umfassen.

Die Halbleiterschichtenfolge beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen. Im Betrieb der Konversions-
20 Halbleiterchips wird in der aktiven Schicht eine elektromagnetische Strahlung erzeugt. Eine Wellenlänge oder das Wellenlängenmaximum der Strahlung liegt bevorzugt im ultraviolett und/oder sichtbaren Spektralbereich, insbesondere bei Wellenlängen zwischen einschließlich 400 nm
25 und 680 nm, zum Beispiel zwischen einschließlich 440 nm und 480 nm.

Gemäß zumindest einer Ausführungsform weist das Verfahren einen Verfahrensschritt C), Aufbringen eines elektrischen
30 Kontakts auf die dem Aufwachssubstrat abgewandte Rückseite der Halbleiterschichtenfolge, auf. Die dem Aufwachssubstrat abgewandte Rückseite der Halbleiterschichtenfolge bedeutet hier und im Folgenden, dass die Rückseite senkrecht zu einer

Wachstumsrichtung der Halbleiterschichtenfolge der Konversions-Halbleiterchips orientiert ist. Insbesondere ist die Rückseite auf der gegenüberliegenden Seite des Aufwachssubstrats der Halbleiterschichtenfolge, also dem
5 Aufwachssubstrat abgewandt, angeordnet.

Die resultierenden Konversions-Halbleiterchips können jeweils zumindest den elektrischen Kontakt und einen weiteren elektrischen Kontakt umfassen. Die elektrischen Kontakte
10 dienen zur elektrischen Kontaktierung der Konversions-Halbleiterchips. Insbesondere ist der elektrische Kontakt ein p-Anschlusskontakt, also ein Kontakt, der zumindest eine p-Halbleiterschicht der Halbleiterschichtenfolge elektrisch kontaktiert. Insbesondere ist der weitere elektrische Kontakt
15 ein n-Anschlusskontakt, also ein Kontakt, der zumindest eine n-Halbleiterschicht der Halbleiterschichtenfolge elektrisch kontaktiert. Die elektrischen Kontakte können zum Beispiel mindestens eines der Metalle Gold, Silber, Titan, Platin, Palladium, Kupfer, Nickel, Indium, Rhodium, Chrom, Aluminium
20 oder Wolfram aufweisen. Diese Metalle sind zum Beispiel durch Bedampfung, Sputtern oder elektrochemische Abscheideverfahren, beispielsweise galvanisch, abscheidbar.

Insbesondere werden die elektrischen Kontakte durch zumindest
25 eine Isolationsschicht voneinander getrennt, um einen Kurzschluss zu verhindern. Der elektrische Kontakt und/oder der weitere elektrische Kontakt können als Schicht ausgeformt sein.

30 Der Aufwuchsprozess kann insbesondere im Waferverbund stattfinden. Mit anderen Worten wird ein Aufwachssubstrat in Form eines Wafers bereitgestellt, beispielsweise eines Saphirwafers, auf dem großflächig die

Halbleiterschichtenfolge aufgewachsen wird. Die aufgewachsene Halbleiterschichtenfolge kann in einem weiteren Verfahrensschritt in einzelne Halbleiterchips, insbesondere Konversions-Halbleiterchips vereinzelt werden, wobei durch
5 die Vereinzelnung die Seitenflächen der Halbleiterchips gebildet werden können.

Gemäß zumindest einer Ausführungsform weist das Verfahren einen Verfahrensschritt E), Aufbringen der Konversionsschicht
10 auf das ausgedünnte Aufwachssubstrat auf. Insbesondere wird die Konversionsschicht ganzflächig auf das ausgedünnte Aufwachssubstrat aufgebracht. Insbesondere erfolgt das Aufbringen in direktem mechanischem Kontakt auf das ausgedünnte Aufwachssubstrat.

15 Insbesondere ist die Konversionsschicht dazu eingerichtet, die von der Halbleiterschichtenfolge emittierte Primärstrahlung zumindest teilweise in eine von der Primärstrahlung verschiedene Sekundärstrahlung umzuwandeln.

20 Beispielsweise kann die Primärstrahlung einen Wellenlängenbereich aus einem ultravioletten bis grünen Wellenlängenbereich aufweisen, während die Sekundärstrahlung einen Wellenlängenbereich aus einem blauen bis infraroten
25 Wellenlängenbereich aufweisen kann. Besonders bevorzugt können die Primärstrahlung und die Sekundärstrahlung überlagert einen weißfarbigen Leuchteindruck erwecken. Dazu kann die Primärstrahlung einen blaufarbenen Leuchteindruck erwecken und die Sekundärstrahlung einen gelbfarbenen
30 Leuchteindruck, der durch spektrale Komponenten der Sekundärstrahlung im gelben Wellenlängenbereich und/oder spektrale Komponenten im grünen und roten Wellenlängenbereich entstehen kann.

Gemäß zumindest einer Ausführungsform ist die Primärstrahlung aus dem blauen Spektralbereich, insbesondere von 440 nm bis 480 nm ausgewählt. Gemäß zumindest einer Ausführungsform ist
5 die Sekundärstrahlung aus dem Wellenlängenbereich zwischen 515 nm bis 560 nm und/oder 600 nm bis 750 nm ausgewählt. Die Konversionsschicht weist ein Konversionsmaterial auf, das insbesondere dazu eingerichtet ist, im Betrieb der Konversions-Halbleiterchips die Primärstrahlung, welche von
10 der Halbleiterschichtenfolge, also dem aktiven Bereich der Halbleiterschichtenfolge emittiert wird, zumindest teilweise zu absorbieren und als Sekundärstrahlung mit einem zumindest teilweise von der Primärstrahlung verschiedenen Wellenlängenbereich zu emittieren. Die Konversionsschicht
15 kann als Schichtfolie oder als Schichtsystem ausgestaltet sein. Mit Schichtsystem ist hier gemeint, dass die Konversionsschicht aus Teilschichten mit unterschiedlichen Konversionsmaterialien zusammengesetzt ist, wobei in den einzelnen Teilschichten unterschiedlich zusammengesetzte
20 Konversionsmaterialien vorhanden sind.

Das Konversionsmaterial kann ein Leuchtstoff sein. Der Leuchtstoff kann in einem Matrixmaterial verteilt sein. Insbesondere dienen als Matrixmaterial Polymer- oder
25 Keramikmaterialien. Das Matrixmaterial kann aus einer Gruppe ausgewählt sein, die Siloxane, Oxide, Acrylate, Silikone, Methylacrylate, Imide, Carbonate, Olefine, Styrole, Urethane, deren Derivate und Mischungen, Copolymere und Verbindungen davon umfasst. Diese Verbindungen können in Form von
30 Monomeren, Oligomeren oder Polymeren vorliegen. Beispielsweise kann das Matrixmaterial ein Epoxidharz, Polymethylmetacrylat (PMMA), Polystyrol, Polycarbonat,

Polyacrylat, Polyurethan oder ein Silikonharz, wie etwa Polysiloxan oder Mischungen daraus umfassen oder sein.

Das Konversionsmaterial kann aus einer Gruppe ausgewählt
5 sein, die Granate, Calsine, Quantendots und Seltenerddotierte Orthosilikate umfasst.

Ein Granat kann beispielsweise ein Yttrium-Aluminium-Granat, kurz YAG sein. Dieser ist insbesondere mit Cer dotiert.

10

Ein Calsin kann beispielsweise ein $\text{Ca}_{1-x}\text{Eu}_x\text{AlSiN}_3$ mit $x = 0-0.2$ sein. Insbesondere kann Ca zumindest teilweise durch Strontium und/oder Barium ersetzt sein.

15 Ein Seltenerddotierter Orthosilikat kann beispielsweise $\text{Sr}_2\text{SiO}_4:\text{Eu}$ sein.

Gemäß zumindest einer Ausführungsform kann die Konversionsschicht zusätzlich einen Füllstoff, wie
20 beispielsweise ein Metalloxid, so etwa Titandioxid, Zirkoniumdioxid, Zinkoxid, Aluminiumoxid, ein Salzbariumsulfat und/oder Glaspartikel umfassen. Die Füllstoffe können dazu eingerichtet sein, die von dem Halbleiterchip emittierte Primärstrahlung zumindest teilweise
25 zu streuen und/oder die von der in die Halbleiterschichtenfolge absorbierte Strahlung zu streuen.

Die Konversionsschicht kann im Verfahrensschritt E) in flüssiger Form aufgebracht werden. Dies meint insbesondere,
30 dass das feste Konversionsmaterial in einer flüssigen Phase des Matrixmaterials dispergiert ist und beide gemeinsam aufgebracht werden. Gegebenenfalls können das flüssige Matrixmaterial und das Konversionsmaterial beispielsweise auf

der Halbleiterschichtenfolge mit dem aktiven Bereich aufgebracht werden. Insbesondere werden das Matrixmaterial und das Konversionsmaterial auf das Aufwachssubstrat direkt aufgebracht.

5

Gemäß zumindest einer Ausführungsform erfolgt Schritt D) mittels Molding, Spraycoting oder Potting. Insbesondere wird die Konversionsschicht als Paste, Granulat, Flüssigkeit und/oder Lösung aufgebracht. Alternativ kann die

10 Konversionsschicht auch auflaminiert werden.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Verfahrensschritt F), Vereinzeln zumindest des ausgedünnten Aufwachssubstrates und der

15 Halbleiterschichtenfolge zur Erzeugung von mindestens zwei optoelektronischen Konversions-Halbleiterchips. Insbesondere entstehen jedoch mehr als zwei Konversions-Halbleiterchips, beispielsweise mehr als 100 oder 200 Konversions-Halbleiterchips.

20

Gemäß zumindest einer Ausführungsform erfolgt der Verfahrensschritt F) mittels Sägen, Stealtdicing, Laserdicing, Lasertrennen oder Ritzen und Brechen.

25 Ritzen und Brechen meint insbesondere, dass zumindest das Aufwachssubstrat mechanisch, beispielsweise mittels eines Diamantritzers, oder mittels eines Laser zumindest angeritzt und anschließend gebrochen wird.

30 Gemäß zumindest einer Ausführungsform erfolgt nach Schritt D) ein zusätzlicher Schritt D1), Durchtrennen des Aufwachssubstrats zumindest oder genau bis zur Halbleiterschichtenfolge zur Bildung eines ersten

Zwischenraums. Dabei wird die Konversionsschicht im Schritt E) zusätzlich in dem ersten Zwischenraum angeordnet. Mit anderen Worten wird hier das Aufwachssubstrat in Seitenansicht auf die Konversions-Halbleiterchips vertikal
5 zumindest oder genau bis zur Halbleiterschichtenfolge durchtrennt. Dies bedeutet insbesondere, dass die Halbleiterschichtenfolge insbesondere nicht beschädigt wird. Es bilden sich dann ein erster Zwischenraum, also ein Raum zwischen den benachbarten resultierenden Konversions-
10 Halbleiterchips, wenn diese noch nicht vereinzelt wurden. In diesen ersten Zwischenraum ordnet sich die Konversionsschicht im Schritt E) zusätzlich an. Insbesondere bedeckt die Konversionsschicht den ersten Zwischenraum formschlüssig und/oder direkt, also in direktem mechanischem Kontakt. Der
15 erste Zwischenraum erstreckt sich nur durch das Aufwachssubstrat, also nicht durch die Halbleiterschichtenfolge. Nach Schritt F) werden insbesondere optoelektronische Konversions-Halbleiterchips erzeugt, die Seitenflanken aufweisen, die frei von der Konversionsschicht
20 sind.

Alternativ oder zusätzlich kann nach Schritt D) ein zusätzlicher Schritt D2) erfolgen, Durchtrennen des Aufwachssubstrats und der Halbleiterschichtenfolge bis zum
25 elektrischen Kontakt zur Bildung eines zweiten Zwischenraums. Alternativ kann statt des Durchtrennens bis zum elektrischen Kontakt ein Durchtrennen bis zu einem Dielektrikum oder einer Metallschicht erfolgen, insbesondere wenn benachbarte Halbleiterchips vor dem vereinzeln keinen gemeinsamen
30 elektrischen Kontakt aufweisen, da dieser beispielsweise vorher schon durchtrennt wurde. Insbesondere ist der elektrische Kontakt oder das Dielektrikum als Schicht ausgeformt. Die Konversionsschicht ordnet sich im Schritt E)

dann zusätzlich in diesem zweiten Zwischenraum an, wobei nach Schritt F) optoelektronische Konversions-Halbleiterchips erzeugt werden, die Seitenflanken aufweisen, die mit der Konversionsschicht zumindest teilweise bedeckt sind. Mit
5 anderen Worten wird hier das Aufwachssubstrat die Halbleiterschichtenfolge in Seitenansicht vertikal vollständig durchtrennt. Dabei bildet sich ein zweiter Zwischenraum. Der zumindest einen elektrischen Kontakt, das Dielektrikum oder die Metallschicht wird nicht durchtrennt.
10 In diesem zweiten Zwischenraum ordnet sich die Konversionsschicht insbesondere in direktem mechanischem Kontakt und/oder formschlüssig an. Mit Seitenflanken ist hier und im Folgenden gemeint, die Seitenflächen der jeweiligen Konversions-Halbleiterchips, das heißt die Seitenflächen des
15 Aufwachssubstrats und der Halbleiterschichtenfolge. Diese Seitenflächen sind mit der Konversionsschicht zumindest teilweise bedeckt. Insbesondere sind die Seitenflächen des Aufwachssubstrats und der Halbleiterschichtenfolge vollständig mit der Konversionsschicht bedeckt. Insbesondere
20 ist die Seitenfläche des ersten Kontakts, welcher insbesondere als Schicht ausgeformt ist, frei von der Konversionsschicht.

Alternativ oder zusätzlich erfolgt nach Schritt D) ein
25 zusätzlicher Schritt D4), Durchtrennen des Aufwachssubstrats und der Halbleiterschichtenfolge und des elektrischen Kontaktes zur Bildung eines dritten Zwischenraums, wobei die Konversionsschicht im Schritt E) zusätzlich in dem dritten Zwischenraum angeordnet wird, wobei nach Schritt F)
30 optoelektronische Halbleiterchips erzeugt werden, die Seitenflanken aufweisen, die mit der Konversionsschicht vollständig bedeckt sind. Alternativ kann statt des elektrischen Kontakts ein Dielektrikum oder eine

Metallschicht durchtrennt werden, insbesondere wenn benachbarte Halbleiterchips vor dem vereinzeln keinen gemeinsamen elektrischen Kontakt aufweisen, da dieser beispielsweise vorher schon durchtrennt wurde. Mit anderen

5 Worten wird hier in Seitenansicht sowohl das Aufwachssubstrat als auch die Halbleiterschichtenfolge und der elektrische Kontakt oder das Dielektrikum oder die Metallschicht, welcher auf der Rückseite der Halbleiterschichtenfolge angeordnet ist, vollständig durchtrennt. Dadurch entsteht zwischen

10 benachbarten Konversions-Halbleiterchips ein Zwischenraum, hier als dritter Zwischenraum bezeichnet. Dieser dritte Zwischenraum wird mit der Konversionsschicht im Schritt E) vollständig ausgefüllt, insbesondere formschlüssig. Dadurch können Konversions-Halbleiterchips in der direkten

15 Prozessierung erzeugt werden, welche sowohl die Seitenflanken, also die Seitenflächen des Aufwachssubstrats und der Halbleiterschichtenfolge und des elektrischen Kontaktes, mit der Konversionsschicht bedecken, als auch die Oberfläche des Aufwachssubstrats. Insbesondere ist die

20 Konversionsschicht vollständig an den Seitenflanken der Konversions-Halbleiterchips angeordnet.

Gemäß zumindest einer Ausführungsform wird zuerst der erste Zwischenraum, dann der zweite Zwischenraum und schließlich

25 der dritte Zwischenraum in einem Prozess gebildet. Mit anderen Worten werden die Zwischenräume nacheinander in einem Prozess gebildet.

Gemäß zumindest einer Ausführungsform erfolgt nach Schritt D) und/oder vor Schritt D4) ein zusätzlicher Schritt D3),

30 Aufbringen zumindest des Aufwachssubstrats und der Halbleiterschichtenfolge und des elektrischen Kontakts auf einen temporären Träger, wobei im Schritt D4) zuerst das Aufwachssubstrat, dann die Halbleiterschichtenfolge und dann

der elektrische Kontakt durchtrennt werden, wobei der temporäre Träger nicht durchtrennt wird, also unzertrennt vorliegt. Alternativ kann statt des elektrischen Kontakt ein Dielektrikum oder eine Metallschicht vorhanden sein, die im Schritt D3) aufgebracht und im Schritt D4) durchtrennt werden. Insbesondere wird der temporäre Träger nach Schritt E) oder F) wieder entfernt. Bei dem temporären Träger kann es sich beispielsweise um eine Folie (englisch: Foil) eine Leiterplatte oder allgemein um eine Platte handeln, die mit einem Kunststoffmaterial, einem Metall, einem keramischen Material oder einem Halbmateriale gebildet ist. Der temporäre Träger wird insbesondere an die dem Aufwachssubstrat abgewandte Seite der Halbleiterschichtenfolge oder des elektrischen Kontakts angeordnet.

Gemäß zumindest einer Ausführungsform erfolgt vor Schritt D), also vor dem Ausdünnen des Aufwachssubstrates, ein Durchtrennen des elektrischen Kontakts und der Halbleiterschichtenfolge und zumindest teilweise des Aufwachssubstrates. Das Durchtrennen erfolgt von der dem Aufwachssubstrat abgewandten Seite her. Mit anderen Worten wird zuerst der elektrische Kontakt, dann die Halbleiterschichtenfolge und anschließend zumindest teilweise das Substrat durchtrennt. Alternativ kann statt des elektrischen Kontakts auch ein Dielektrikum oder eine Metallschicht vorhanden sein, die dann durchtrennt wird. Im anschließenden Verfahrensschritt D) erfolgt das Abschleifen des Aufwachssubstrates bis zu diesem durchtrennten Bereich. Damit können Halbleiterchips erzeugt werden, die voneinander separiert sind. Insbesondere weisen diese Halbleiterchips keine Konversionsschicht auf.

Gemäß zumindest einer Ausführungsform weist die Konversionsschicht an den Seitenflanken der Konversions-Halbleiterchips eine Schichtdicke von 1 μm bis 1 mm, insbesondere von 20 μm bis 400 μm , auf.

- 5 Alternativ oder zusätzlich kann die Konversionsschicht auf dem Aufwachssubstrat eine Schichtdicke von 20 μm bis 400 μm aufweisen. Insbesondere ist die Schichtdicke der Konversionsschicht auf dem Aufwachssubstrat und an den Seitenflanken gleich.

10

Gemäß zumindest einer Ausführungsform erfolgen nach Schritt F) zusätzlich die Schritte G) und/oder H). Der Schritt G) umfasst das Testen der optoelektronischen Konversions-Halbleiterchips. Damit ist insbesondere gemeint, dass die

15 Konversions-Halbleiterchips auf ihre Funktionsfähigkeit oder Betriebsfähigkeit getestet werden. Der Verfahrensschritt H) umfasst das Verpacken der optoelektronischen Konversions-Halbleiterchips, insbesondere das Verpacken für den Verkauf.

- 20 Es wird weiterhin ein Verbund von Konversions-Halbleiterchips angegeben. Das Verfahren zur Herstellung von Konversions-Halbleiterchips stellt vorzugsweise ein Verbund von Konversions-Halbleiterchips her. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für den Verbund von
- 25 Konversions-Halbleiterchips offenbart und umgekehrt.

- Mit Verbund ist hier insbesondere ein Waferverbund bezeichnet. Insbesondere ordnen sich hier eine Vielzahl von erzeugten oder hergestellten Konversions-Halbleiterchips auf
- 30 einem gemeinsamen Trägersubstrat oder Aufwachssubstrat an. Insbesondere ordnen sich mehr als 100 Konversions-Halbleiterchips auf diesem gemeinsamen Substrat an.

Gemäß zumindest einer Ausführungsform umfasst der Verbund von Konversions-Halbleiterchips jeweils eine Halbleiterschichtenfolge mit zumindest einer n-Halbleiterschicht und zumindest einer p-Halbleiterschicht.

- 5 Zwischen der zumindest einen n-Halbleiterschicht und der zumindest einen p-Halbleiterschicht ist eine aktive Schicht angeordnet. Die aktive Schicht ist zur Emission von Primärstrahlung eingerichtet. Alternativ umfasst der Verbund von Konversions-Halbleiterchips eine gemeinsame
- 10 Halbleiterschichtenfolge. Der gemeinsamen oder jeder Halbleiterschichtenfolge ist jeweils ein Aufwachssubstrat nachgeordnet, insbesondere direkt nachgeordnet. Der Verbund von Konversions-Halbleiterchips umfasst jeweils einen elektrischen Kontakt oder einen gemeinsamen Kontakt, der
- 15 zumindest eine p-Halbleiterschicht elektrisch kontaktiert und jeweils einen weiteren elektrischen Kontakt oder einen gemeinsamen elektrischen Kontakt, der zumindest die n-Halbleiterschicht elektrisch kontaktiert. Beide elektrischen Kontakte sind insbesondere auf der dem Aufwachssubstrat
- 20 abgewandten Rückseite der gemeinsamen oder der jeweiligen Halbleiterschichtenfolge angeordnet. Es handelt sich insbesondere bei den Konversions-Halbleiterchips um Konversions-Flip-Chips. Die Konversions-Halbleiterchips weisen in dem Verbund von Konversions-Halbleiterchips eine
- 25 gemeinsame Konversionsschicht auf. Die gemeinsame Konversionsschicht ist den jeweiligen Aufwachssubstraten direkt nachgeordnet. Mit anderen Worten umhüllt die gemeinsame Konversionsschicht die einzelnen Konversions-Halbleiterchips. Die Konversionsschicht kann eine
- 30 Schichtdicke von 1 μm bis 1 mm, insbesondere von 20 μm bis 400 μm , aufweisen.

Mit anderen Worten wird hier ein Verbund von Konversions-Halbleiterchips angegeben, wobei die Konversions-Halbleiterchips noch nicht separiert oder vereinzelt sind und damit zumindest über einer gemeinsamen Konversionsschicht
5 miteinander verbunden sind.

Insbesondere können die Konversions-Halbleiterchips neben der gemeinsamen Konversionsschicht eine gemeinsame Halbleiterschichtenfolge und/oder elektrischen Kontakt
10 aufweisen, so dass beispielsweise nur das gemeinsame Aufwachssubstrat durchtrennt ist, zur Bildung der Aufwachssubstrate der jeweiligen Konversions-Halbleiterchips. Alternativ weist jeder Konversions-Halbleiterchip ein eigenes Aufwachssubstrat, eine eigene Halbleiterschichtenfolge
15 und/oder einen eigenen elektrischen Kontakt auf, so dass diese nur noch über eine gemeinsame Konversionsschicht miteinander verbunden sind.

Gemäß zumindest einer Ausführungsform bedeckt die gemeinsame
20 Konversionsschicht zumindest die Oberfläche des Aufwachssubstrats als auch die Seitenflächen der jeweiligen Aufwachssubstrate. Insbesondere bedeckt die Konversionsschicht die Seitenflächen und die Oberflächen der jeweiligen Aufwachssubstrate formschlüssig.

25
Gemäß zumindest einer Ausführungsform ist die gemeinsame Konversionsschicht zusätzlich auf den jeweiligen Seitenflächen der Halbleiterschichtenfolge und/oder der Seitenflächen des elektrischen Kontakts der einzelnen
30 Konversions-Halbleiterchips angeordnet. Insbesondere bedeckt die gemeinsame Konversionsschicht die Seitenflächen der Halbleiterschichtenfolge formschlüssig.

Die Erfinder haben erkannt, dass durch das Aufbringen der Konversionsschicht innerhalb der fertig prozessierten Konversions-Halbleiterchips ein unnötiges einzelnes Setzen der Chips zur Aufbringung der Konversionsschicht nicht
5 erforderlich ist. Dies spart Kosten und Zeit.

Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen
10 Ausführungsbeispielen.

Es zeigen:

Figuren 1A bis 6E, 8A bis 8D, 9A bis 9D und 10A bis 10D
15 jeweils schematisch eine Seitenansicht eines Verfahrens zur Herstellung von Konversions-Halbleiterchips gemäß einer Ausführungsform und

die Figuren 7A bis 7C schematisch eine Seitenansicht eines
20 Verbunds von Konversions-Halbleiterchips gemäß einer Ausführungsform.

In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit
25 denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Baelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum
30 besseren Verständnis übertrieben groß dargestellt werden.

Die Figuren 1A und 1B zeigen eine schematische Seitenansicht eines Verfahrens zur Herstellung von optoelektronischen

Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 1A zeigt den Verfahrensschritt A). Es wird ein Aufwachssubstrat 1 bereitgestellt. Das Aufwachssubstrat 1 ist insbesondere ein Saphirsubstrat. Die Figur 1B zeigt den Verfahrensschritt B). Im Verfahrensschritt B) wird die Halbleiterschichtenfolge 2 auf das Aufwachssubstrat 1 aufgebracht, insbesondere aufgewachsen. Insbesondere erfolgt das Aufbringen der Halbleiterschichtenfolge 2 direkt, also in direktem mechanischem Kontakt auf das Aufwachssubstrat 1. Die Halbleiterschichtenfolge 2 wird insbesondere auf der Rückseite 12 des Aufwachssubstrats 1 angeordnet. Die Halbleiterschichtenfolge 2 kann eine Aluminiumnitridschicht umfassen.

Die nachfolgend in den Figuren 2A bis 6E und 8A bis 9D beschriebenen Verfahren zur Herstellung von Konversions-Halbleiterchips zeigen exemplarisch die Herstellung von zwei Konversions-Halbleiterchips. Jedoch ist dieses hier beschriebene Verfahren nicht nur auf die Herstellung von zwei Konversions-Halbleiterchips beschränkt, sondern es können auch mehr als zwei Konversions-Halbleiterchips mit diesem Verfahren, insbesondere gleichzeitig, hergestellt werden.

Die in den Figuren 2A bis 7C beschriebenen Konversions-Halbleiterchips können Isolationsschichten aufweisen (hier nicht gezeigt). Insbesondere sind die Isolationsschichten zwischen einem ersten Kontakt 3 und einem weiteren Kontakt 8 zur Vermeidung eines Kurzschlusses angeordnet.

Die Figuren 2A bis 2D zeigen schematisch ein Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform.

Die Figur 2A zeigt ein Aufwachssubstrat 1, an dem die Halbleiterschichtenfolge 2 aufgewachsen wurde. Ferner zeigt die Figur 2A den elektrischen Kontakt 3, der hier als Schicht ausgeformt ist, sowie den weiteren elektrischen Kontakt 8, der in die n-Halbleiterschichtenfolge 23 hineinreicht. Die Figur 2A zeigt das Herstellungsverfahren bis Verfahrensschritt C). Anschließend erfolgt der Verfahrensschritt D), wie in Figur 2B gezeigt, indem das Aufwachssubstrat ausgedünnt wird. Mit anderen Worten wird hier die Schichtdicke des Aufwachssubstrats verkleinert. Anschließend erfolgt das Aufbringen der Konversionsschicht 4, wie in Figur 2C gezeigt. Die Konversionsschicht 4 wird insbesondere ganzflächig auf das Aufwachssubstrat 1 direkt aufgebracht. Anschließend erfolgt der Verfahrensschritt F), in dem eine Vereinzelung stattfindet zur Erzeugung von optoelektronischen Konversions-Halbleiterchips, hier exemplarisch die Herstellung von zwei optoelektronischen Konversions-Halbleiterchips 61, 62. Die resultierenden Konversions-Halbleiterchips 61, 62 sind insbesondere baugleich. Die Konversions-Halbleiterchips 61, 62 weisen eine Konversionsschicht 4, ein Aufwachssubstrat 1, eine Halbleiterschichtenfolge 2 und einen elektrischen Kontakt 3 auf. Alternativ oder zusätzlich können auch noch Rückseitenkontakte 5 oder weitere Kontakte 8 angeordnet sein. Das Vereinzeln 7 kann mittels Sägen, Stealthdicing oder Laserdicing erfolgen. Anschließend nach Verfahrensschritt F) können die vereinzelteten Konversions-Halbleiterchips 61, 62 getestet und verpackt werden (hier nicht gezeigt).

Insbesondere werden mit dem Verfahren der Figuren 2A bis 2D Konversions-Halbleiterchips bereitgestellt, die jeweils eine Konversionsschicht 4 aufweisen, die insbesondere die

Oberfläche des Aufwachssubstrats 1 formschlüssig bedeckt. Die Seitenflanken 13 der jeweiligen Konversions-Halbleiterchips 61, 62 sind mit der Konversionsschicht 4 nicht bedeckt, also frei von der Konversionsschicht 4.

5

Die Figuren 3A bis 3D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 3A entspricht der Figur 2A. Anschließend erfolgt der Verfahrensschritt D), dass also das Aufwachssubstrat 1 ausgedünnt wird (Figur 3B). Anschließend wird zumindest das Aufwachssubstrat 1 durchtrennt. Insbesondere erfolgt das Durchtrennen in Seitenansicht vertikal bis zur Halbleiterschichtenfolge 2. Dadurch wird ein erster Zwischenraum 9, wie in Figur 3B oder 3C gezeigt, gebildet. In diesem ersten Zwischenraum 9 kann im anschließenden Verfahrensschritt E) die Konversionsschicht 4 angeordnet werden. Im anschließenden Verfahrensschritt F), in Figur 3D gezeigt, findet eine Vereinzelung statt und es werden Konversions-Halbleiterchips 61, 62 erzeugt, die jeweils eine Konversionsschicht 4 aufweisen, die die Seitenflanken 13 zumindest teilweise bedecken.

10

15

20

25

Insbesondere werden die Seitenflächen 14 des Aufwachssubstrats 1 bedeckt. Die Seitenflächen der Halbleiterschichtenfolge 2 und des elektrischen Kontakts 3 sind insbesondere frei von der Konversionsschicht 4. Insbesondere handelt es sich hier um baugleiche Konversions-Halbleiterchips 61, 62.

30

Figuren 4A bis 4D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 4A entspricht den Figuren 2A und 3A. Anschließend ist in Figur 4B gezeigt, dass zumindest

das ausgedünnte Aufwachssubstrat 1 als auch die Halbleiterschichtenfolge 2 durchtrennt werden. Die Durchtrennung erfolgt bis zum elektrischen Kontakt 3. Mit anderen Worten wird der elektrische Kontakt 3 nicht durchtrennt. Es wird damit zwischen benachbarten Halbleiterchips 61, 62 ein zweiter Zwischenraum 10 ausgebildet. In Figur 4C ist gezeigt, dass die Konversionsschicht 4 auf der Oberfläche des Aufwachssubstrats 1 aufgebracht wird und diese sich zusätzlich in dem zweiten Zwischenraum 10 anordnet. Die Konversionsschicht 4 bedeckt damit sowohl die Seitenflächen 14 des Aufwachssubstrats als auch die Seitenflächen 15 der Halbleiterschichtenfolge 2. Wie in Figur 4D gezeigt, können dann nach dem Vereinzeln Konversions-Halbleiterchips 61, 62 erzeugt werden, die sowohl die Seitenflächen 14 des Aufwachssubstrats 1 als auch die Seitenflächen 15 der Halbleiterschichtenfolge 2 mit der Konversionsschicht 4 formschlüssig bedecken. Die Seitenflächen 16 des elektrischen Kontaktes 3 sind insbesondere frei von der Konversionsschicht 4.

Die Figuren 5A bis 5D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 5A entspricht den Figuren 2A bis 4A. In Figur 5B ist der Verfahrensschritt D4) gezeigt. In dem Verfahrensschritt D4) wird das Aufwachssubstrat 1, die Halbleiterschichtenfolge 2 und der elektrische Kontakt 3 durchtrennt. Es wird damit zwischen benachbarten Halbleiterchips 61, 62 ein dritter Zwischenraum 11 ausgebildet. Im anschließenden Verfahrensschritt E) wird die Konversionsschicht 4 aufgebracht und lagert sich auch in diesen dritten Zwischenraum 11 an. Nach dem Vereinzeln im Verfahrensschritt F) können damit Konversions-Halbleiterchips 61, 62 erzeugt werden, die sowohl eine Konversionsschicht 4

auf den Seitenflächen 14 des Aufwachssubstrats 1, auf den Seitenflächen 15 der Halbleiterschichtenfolge 2 und auf den Seitenflächen 16 des elektrischen Kontakts 3 aufweisen. Mit anderen Worten können hier Konversions-Halbleiterchips 61, 62 bereitgestellt werden, die eine Konversionsschicht 4 aufweisen, die sowohl das Aufwachssubstrat 1 als auch die Halbleiterschichtenfolge 2 als auch den elektrischen Kontakt 3 formschlüssig umhüllt. Damit kann von Vorteil keine Primärstrahlung aus den Seitenflächen 14, 15 der Halbleiterschichtenfolge 2 oder des Aufwachssubstrats 1 austreten und somit tritt jegliche Primärstrahlung durch das Konversionsschicht 4 hindurch und kann damit zumindest teilweise in Sekundärstrahlung konvertiert werden.

Die Figuren 6A bis 6E zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figur 6A entspricht den Figuren 2A bis 5A. In Figur 6B ist gezeigt, dass zuerst der elektrische Kontakt 3, dann die Halbleiterschichtenfolge 2 und dann zumindest teilweise das Aufwachssubstrat 1 durchtrennt werden. Statt des elektrischen Kontakts 3 kann ein Dielektrikum 17a oder eine Metallschicht 17b vorhanden sein, die durchtrennt wird (hier nicht gezeigt). Anschließend erfolgt der Verfahrensschritt D), also das Ausdünnen des Aufwachssubstrats 1. Insbesondere wird das Aufwachssubstrat 1 soweit abgeschliffen, bis der durchtrennte Teil des Aufwachssubstrats 1 erreicht ist. Damit können separierte Halbleiterchips erzeugt werden, welche aber noch frei von einer Konversionsschicht 4 sind (Figur 6C). Diese separierten Halbleiterchips können auf einen temporären Träger angeordnet werden (hier nicht gezeigt). Anschließend kann, wie in Figur 6D gezeigt, die Konversionsschicht 4 aufgebracht werden. Die Konversionsschicht 4 lagert sich sowohl auf der Oberfläche

des Aufwachssubstrats 1 als auch in den dritten Zwischenraum 11 an. Damit können Konversions-Halbleiterchips 61, 62 nach der Vereinzelung bereitgestellt werden, die eine Konversionsschicht 4 aufweisen, die sowohl die Oberfläche des Aufwachssubstrats 1 als auch die Seitenflanken des Halbleiterchips, also die Seitenflächen 14 des Aufwachssubstrats 1, die Seitenflächen 15 der Halbleiterschichtenfolge 2 und/oder die Seitenflächen 16 des elektrischen Kontakts 3 bedeckt. Insbesondere bedeckt die Konversionsschicht 4 diese Seitenflächen und die Oberfläche formschlüssig. Zwischen dem elektrischen Kontakt 3 und der Konversionsschicht 4 kann ein Dielektrikum 17a oder eine Metallschicht 17b vorhanden sein (hier nicht gezeigt).

Die Figuren 7A bis 7C zeigen jeweils eine schematische Seitenansicht eines Verbundes von Konversions-Halbleiterchips. Der Verbund von Konversions-Halbleiterchips 61, 62 ist hier an einem Beispiel von zwei Konversions-Halbleiterchips 61, 62 dargestellt. Alternativ können auch mehr als zwei Konversions-Halbleiterchips einen Verbund von Konversions-Halbleiterchips bilden. Die Figur 7A entspricht der Figur 3C. Die Figur 7B entspricht der Figur 4C. Die Figur 7C entspricht der Figur 5C. Die Figuren 7A, B und C zeigen eine Halbleiterschichtenfolge 2, nachgeordnet ein strukturiertes Aufwachssubstrat 1 und eine gemeinsame Konversionsschicht 4. Die gemeinsame Konversionsschicht 4 bedeckt die jeweiligen Aufwachssubstrate 1 direkt. Der Verbund von Konversions-Halbleiterchips der Figuren 7A bis 7C unterscheiden sich dadurch voneinander, dass der Verbund der Figur 7A einen ersten Zwischenraum 9, der Verbund der Figur 7B einen zweiten Zwischenraum 10 und der Verbund der Figur 7C einen dritten Zwischenraum 11 zwischen benachbarten Halbleiterchips aufweisen. Der erste Zwischenraum 9 ist durch

ein strukturiertes Aufwachssubstrat 1 gebildet. Der zweite Zwischenraum 10 ist durch ein strukturiertes Aufwachssubstrat 1 und eine strukturierte Halbleiterschichtenfolge 2 gebildet. Der dritte Zwischenraum 11 ist durch ein strukturiertes Aufwachssubstrat 1, einer strukturierten Halbleiterschichtenfolge 2 und eines strukturierten elektrischen Kontakts 3 gebildet. Zwischen dem elektrischen Kontakt 3 und der Konversionsschicht 4 kann insbesondere ein Dielektrikum 17a oder eine Metallschicht 17b vorhanden sein (hier nicht gezeigt). Durch die gemeinsame Konversionsschicht 4 sind die Konversions-Halbleiterchips 61, 62 in einem Verbund miteinander verbunden.

Mit anderen Worten weist der Verbund von Konversions-Halbleiterchips 61, 62 der Figur 7A eine gemeinsame Halbleiterschichtenfolge 2, zumindest einen gemeinsamen elektrischen Kontakt 3 und eine gemeinsame Konversionsschicht 4 auf. Die Konversions-Halbleiterchips 61, 62 der Figur 7A weisen jeweils ein Aufwachssubstrat 1 auf.

Mit anderen Worten weist der Verbund von Konversions-Halbleiterchips 61, 62 der Figur 7B zumindest einen gemeinsamen elektrischen Kontakt 3 und/oder eine gemeinsame Konversionsschicht 4 auf. Beispielsweise weist der Verbund keinen gemeinsamen elektrischen Kontakt 3 auf, wenn dieser vorher bereits durchtrennt wurde. Die Konversions-Halbleiterchips 61, 62 der Figur 7B weisen jeweils ein Aufwachssubstrat 1 und jeweils eine Halbleiterschichtenfolge 2 auf.

Mit anderen Worten weist der Verbund von Konversions-Halbleiterchips 61, 62 der Figur 7C eine gemeinsame Konversionsschicht 4 auf. Die Konversions-Halbleiterchips 61,

62 der Figur 7C weisen jeweils ein Aufwachssubstrat 1, jeweils eine Halbleiterschichtenfolge 2 und jeweils zumindest einen elektrischen Kontakt 3 auf.

5 Die Figuren 8A bis 8D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figuren 8A bis 8D entsprechen im Wesentlichen den Figuren 4A bis 4D mit Ausnahme, dass die benachbarten Halbleiterchips 61, 62 weitere Schichten, wie
10 zum Beispiel ein Dielektrikum 17a oder eine Metallschicht 17b (hier nicht gezeigt) aufweisen. Diese können zum Schutz der Konversions-Halbleiterchips 61, 62 dienen. Insbesondere werden der elektrische Kontakt 3 und der weitere Kontakt 8 benachbarter Halbleiterchips 61, 62 durch ein Dielektrikum
15 17a voneinander getrennt. Die Durchtrennung der Schichten erfolgt dann nicht bis zum elektrischen Kontakt 3 oder durch den elektrischen Kontakt 3, wie in den Figuren 4A bis 4D gezeigt, sondern bis zum Dielektrikum 17a (Figur 8B) oder durch das Dielektrikum 17a (Figur 8D).

20

Die Figuren 9A bis 9D zeigen schematisch ein Verfahren zur Herstellung von Konversions-Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die Figuren 9A bis 9D entsprechen im Wesentlichen den Figuren 5A bis 5D mit Ausnahme, dass die
25 benachbarten Halbleiterchips 61, 62 weitere Schichten, wie zum Beispiel ein Dielektrikum 17a oder eine Metallschicht 17b (hier nicht gezeigt) aufweisen. Diese können zum Schutz der Konversions-Halbleiterchips 61, 62 dienen. Insbesondere werden der elektrische Kontakt 3 und der weitere elektrische
30 Kontakt 8 benachbarter Halbleiterchips 61, 62 durch ein Dielektrikum 17a voneinander getrennt. Die Durchtrennung der Schichten erfolgt dann nicht durch den elektrischen Kontakt 3

wie in den Figuren 5A bis 5D gezeigt, sondern durch das Dielektrikum 17a (Figur 9B).

Die Figuren 10A bis 10D zeigen schematisch ein Verfahren zur
5 Herstellung von optoelektronischen Konversions-
Halbleiterchips 61, 62 gemäß einer Ausführungsform. Die
Figuren 10A bis 10C entsprechen im Wesentlichen den Figuren
2A bis 2C. Im Unterschied zu dem Verfahren der Figuren 2A bis
2D werden hier die optoelektronischen Halbleiterbauelemente
10 von der dem Aufwachssubstrat abgewandten Seite, also von der
p-Halbleiterschicht, über die aktive Schicht zur n-
Halbleiterschicht, vereinzelt. Die entstehenden Zwischenräume
oder Graben können auch von Dielektrika oder Metallen
überformt sein (hier nicht gezeigt). Zusätzlich oder
15 alternativ kann das Trennen oder Vereinzeln nur zumindest bis
zum Aufwachssubstrat erfolgen.

Die in Verbindung mit den Figuren beschriebenen
Ausführungsbeispiele und deren Merkmale können gemäß weiterer
20 Ausführungsbeispiele auch miteinander kombiniert werden, auch
wenn solche Kombinationen nicht explizit in den Figuren
gezeigt sind. Weiterhin können die in Verbindung mit den
Figuren beschriebenen Ausführungsbeispiele zusätzliche oder
alternative Merkmale gemäß der Beschreibung im allgemeinen
25 Teil aufweisen.

Die Erfindung ist nicht durch die Beschreibung anhand der
Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst
die Erfindung jedes neue Merkmal sowie jede Kombination von
30 Merkmalen, was insbesondere jede Kombination von Merkmalen in
den Patentansprüchen beinhaltet, auch wenn dieses Merkmal
oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 109 413.4, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Bezugszeichenliste

	1	Aufwachssubstrat
	2	Halbleiterschichtenfolge
5	3	elektrischer Kontakt
	4	Konversionsschicht
	5	Rückseitenkontakte
	7	vereinzeln
	8	weitere Kontakt
10	9	erster Zwischenraum
	10	zweiter Zwischenraum
	11	dritter Zwischenraum
	12	abgewandte Rückseite der Halbleiterschichtenfolge
	13	Seitenflanken
15	14	Seitenflächen der jeweiligen Aufwachssubstrate
	15	Seitenflächen der Halbleiterschichtenfolge
	16	Seitenflächen des elektrischen Kontakts
	17a	Dielektrikum
	17b	Metallschicht
20	21	p-Halbleiterschicht
	22	aktive Schicht
	23	n-Halbleiterschicht
	61, 62	optoelektronische Konversionshalbleiterchips

Patentansprüche

1. Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips (61, 62), mit den Schritten:

- 5 A) Bereitstellen eines Aufwachssubstrats (1),
B) Aufwachsen einer Halbleiterschichtenfolge (2) auf das Aufwachssubstrat (1),
C) Aufbringen eines elektrischen Kontakts (3) auf die dem Aufwachssubstrat (1) abgewandte Rückseite (12) der
10 Halbleiterschichtenfolge (2),
D) Ausdünnen des Aufwachssubstrats (1),
E) Aufbringen der Konversionsschicht (4) auf das ausgedünnte Aufwachssubstrat (1), und
F) Vereinzeln zumindest des ausgedünnten Aufwachssubstrats
15 (1) und der Halbleiterschichtenfolge (2) zur Erzeugung von mindestens zwei optoelektronischen Konversions-Halbleiterchips (61, 62),
wobei nach Schritt D) ein zusätzlicher Schritt D1) erfolgt:
D1) Durchtrennen des Aufwachssubstrats (1) zumindest bis zur
20 Halbleiterschichtenfolge (2) zur Bildung eines ersten Zwischenraums (9),
wobei die Konversionsschicht (4) im Schritt E) zusätzlich in diesem ersten Zwischenraum (9) angeordnet wird.

- 25 2. Verfahren nach Anspruch 1,
wobei die Konversionsschicht (4) im Schritt E) zumindest direkt auf das ausgedünnte Aufwachssubstrat (1) aufgebracht wird, wobei die Konversionsschicht (4) dazu eingerichtet ist, die von der Halbleiterschichtenfolge (2) emittierte
30 Primärstrahlung zumindest teilweise in eine von der Primärstrahlung verschiedene Sekundärstrahlung umzuwandeln.

3. Verfahren nach Anspruch 1 oder 2,

wobei das Aufwachssubstrat (1) im Schritt D1) genau bis zur Halbleiterschichtenfolge (2) zur Bildung des ersten Zwischenraums (9) durchtrennt wird.

5 4. Verfahren nach einem der vorhergehenden Ansprüche,
wobei nach Schritt D) ein zusätzlicher Schritt D2) erfolgt:
D2) Durchtrennen des Aufwachssubstrats (1) und der
Halbleiterschichtenfolge (2) bis zum elektrischen Kontakt
(3), einem Dielektrikum (17a) oder einer Metallschicht (17b)
10 zur Bildung eines zweiten Zwischenraums (10),
wobei die Konversionsschicht (4) im Schritt E) zusätzlich in
dem zweiten Zwischenraum (10) angeordnet wird,
wobei nach Schritt F) optoelektronische Konversions-
Halbleiterchips (61, 62) erzeugt werden, die Seitenflanken
15 (13) aufweisen, die mit der Konversionsschicht (4) zumindest
teilweise bedeckt sind.

5. Verfahren nach einem der vorhergehenden Ansprüche,
wobei nach Schritt D) ein zusätzlicher Schritt D4) erfolgt:
20 D4) Durchtrennen des Aufwachssubstrats (1), der
Halbleiterschichtenfolge (2) und des elektrischen Kontakts
(3), einem Dielektrikum (17a) oder einer Metallschicht (17b)
zur Bildung eines dritten Zwischenraums (11),
wobei die Konversionsschicht (4) im Schritt E) zusätzlich in
25 dem dritten Zwischenraum (11) angeordnet wird,
wobei nach Schritt F) optoelektronische Konversions-
Halbleiterchips (61, 62) erzeugt werden, die Seitenflanken
(13) aufweisen, die mit der Konversionsschicht vollständig
bedeckt sind.

30

6. Verfahren nach dem vorhergehenden Anspruch,
wobei nach Schritt D) und vor Schritt D4) ein zusätzlicher
Schritt D3) erfolgt:

- D3) Aufbringen zumindest des Aufwachssubstrats (1), der Halbleiterschichtenfolge (2) und des elektrischen Kontakts (3), des Dielektrikums (17a) oder der Metallschicht (17b) auf einen temporären Träger, wobei im Schritt D4) zuerst das Aufwachssubstrat (1), dann die Halbleiterschichtenfolge (2) und dann der elektrische Kontakt (3) durchtrennt werden, wobei der temporäre Träger unzertrennt vorliegt und nach Schritt E) entfernt wird.
- 5
- 10 7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Konversionsschicht (4), die an den Seitenflanken (13) erzeugt wird, eine Schichtdicke von 20 µm bis 400 µm aufweist.
- 15 8. Verfahren nach einem der vorhergehenden Ansprüche, wobei Schritt D) mittels Molding, Spraycoating oder Potting erfolgt.
- 20 9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Konversionsschicht (4) als Paste, Granulat oder Lösung aufgebracht wird.
- 25 10. Verfahren nach einem der vorhergehenden Ansprüche, wobei Schritt F) mittels Sägen, Stealtdicing, Laserdicing, Lasertrennen oder Ritzen und Brechen erfolgt.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach Schritt F) zusätzliche Schritte G) und/oder H) erfolgen:
- 30 G) Testen der optoelektronischen Konversions-Halbleiterchips (61, 62),
- H) Verpacken der optoelektronischen Konversions-Halbleiterchips (61, 62).

12. Verbund von Konversions-Halbleiterchips (61, 62),
umfassend

- eine Halbleiterschichtenfolge (2) mit zumindest einer n-Halbleiterschicht (23) und zumindest einer p-Halbleiterschicht (21), wobei zwischen der zumindest einen n-Halbleiterschicht (23) und der zumindest einen p-Halbleiterschicht (21) eine aktive Schicht (22) angeordnet ist, die zur Emission von Primärstrahlung eingerichtet ist,
 - ein Aufwachssubstrat (1), das der Halbleiterschichtenfolge (2) nachgeordnet ist,
 - ein elektrischer Kontakt (3), der zumindest die eine p-Halbleiterschicht (21) elektrisch kontaktiert,
 - ein weiterer elektrischer Kontakt (8), der zumindest die eine n-Halbleiterschicht (23) elektrisch kontaktiert, wobei beide elektrischen Kontakte auf der dem Aufwachssubstrat (1) abgewandten Rückseite der Halbleiterschichtenfolge (2) angeordnet sind,
- wobei die Konversions-Halbleiterchips (61, 62) eine gemeinsame Konversionsschicht (4) aufweisen, die den jeweiligen Aufwachssubstraten (1) direkt nachgeordnet ist.


13. Verbund von Konversions-Halbleiterchips (61, 62) nach Anspruch 12,
wobei die gemeinsame Konversionsschicht (4) zumindest die Oberfläche als auch die Seitenflächen (14) der jeweiligen Aufwachssubstrate (1) formschlüssig bedeckt.

14. Verbund von Konversions-Halbleiterchips (61, 62) nach Anspruch 13,

wobei die gemeinsame Konversionsschicht (4) zusätzlich die jeweiligen Seitenflächen (15) der Halbleiterschichtenfolge (2) formschlüssig bedeckt.

FIG 1

(A)



(B)





FIG 2

(A)



(B)





FIG 2

(C)



(D)





FIG 3

(A)



(B)





FIG 3

(C)



(D)





FIG 4

(A)



(B)





FIG 4

(C)



(D)





FIG 5

(A)



(B)





FIG 5

(C)



(D)




FIG 6





FIG 6

(D)



(E)




FIG 7





FIG 8

(A)



(B)




FIG 8

(S)






FIG 9

(A)



(B)





FIG 9

(C)



(D)






FIG 10


A)




B)



C)



D)



INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2016/063328

A. CLASSIFICATION OF SUBJECT MATTER

INV. H01L33/00

ADD. H01L33/50 H01L25/075

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPO-Internal

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	EP 2 325 906 A1 (TOSHIBA KK [JP]) 25 May 2011 (2011-05-25)	1,2,4,5, 7-14
Y	paragraphs [0028] - [0043], [0046], [0047], [0053]; figures 1-7 paragraphs [0008] - [0010], [0044]; figure 7	3,6
Y	----- WO 2013/109774 A1 (CREE INC [US]) 25 July 2013 (2013-07-25) paragraphs [0109], [0112]; figure 1	3
Y	----- WO 2013/150427 A1 (KONINKL PHILIPS NV [NL]) 10 October 2013 (2013-10-10) figure 2A	6
A	----- US 2011/297994 A1 (SUGIZAKI YOSHIAKI [JP] ET AL) 8 December 2011 (2011-12-08) figure 11	13



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents :

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

29 August 2016

Date of mailing of the international search report

02/09/2016

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Authorized officer

Müller-Kirsch, Lutz

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/EP2016/063328

Patent document cited in search report		Publication date		Patent family member(s)		Publication date
EP 2325906	A1	25-05-2011	EP	2325906	A1	25-05-2011
			JP	5349260	B2	20-11-2013
			JP	2011108911	A	02-06-2011
			TW	201119080	A	01-06-2011
			US	2011114978	A1	19-05-2011
			US	2013034921	A1	07-02-2013

WO 2013109774	A1	25-07-2013	CN	104221125	A	17-12-2014
			WO	2013109774	A1	25-07-2013
			WO	2013109779	A1	25-07-2013

WO 2013150427	A1	10-10-2013	US	2015064808	A1	05-03-2015
			WO	2013150427	A1	10-10-2013

US 2011297994	A1	08-12-2011	JP	5337105	B2	06-11-2013
			JP	2011253999	A	15-12-2011
			US	2011297994	A1	08-12-2011

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES

INV. H01L33/00

ADD. H01L33/50 H01L25/075

Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)

H01L

Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	EP 2 325 906 A1 (TOSHIBA KK [JP]) 25. Mai 2011 (2011-05-25)	1,2,4,5, 7-14
Y	Absätze [0028] - [0043], [0046], [0047], [0053]; Abbildungen 1-7 Absätze [0008] - [0010], [0044]; Abbildung 7	3,6
Y	----- WO 2013/109774 A1 (CREE INC [US]) 25. Juli 2013 (2013-07-25) Absätze [0109], [0112]; Abbildung 1	3
Y	----- WO 2013/150427 A1 (KONINKL PHILIPS NV [NL]) 10. Oktober 2013 (2013-10-10) Abbildung 2A	6
A	----- US 2011/297994 A1 (SUGIZAKI YOSHIAKI [JP] ET AL) 8. Dezember 2011 (2011-12-08) Abbildung 11	13



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert,
aber nicht als besonders bedeutsam anzusehen ist"E" frühere Anmeldung oder Patent, die bzw. das jedoch erst am oder nach
dem internationalen Anmeldedatum veröffentlicht worden ist"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er-
scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer
anderen im Recherchenbericht genannten Veröffentlichung belegt werden
soll oder die aus einem anderen besonderen Grund angegeben ist (wie
ausgeführt)"O" Veröffentlichung, die sich auf eine mündliche Offenbarung,
eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach
dem beanspruchten Prioritätsdatum veröffentlicht worden ist"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum
oder dem Prioritätsdatum veröffentlicht worden ist und mit der
Anmeldung nicht kollidiert, sondern nur zum Verständnis des der
Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden
Theorie angegeben ist"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung
kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf
erfinderischer Tätigkeit beruhend betrachtet werden"Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung
kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet
werden, wenn die Veröffentlichung mit einer oder mehreren
Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und
diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

29. August 2016

Absendedatum des internationalen Recherchenberichts

02/09/2016

Name und Postanschrift der Internationalen Recherchenbehörde

Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Müller-Kirsch, Lutz

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/EP2016/063328

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
EP 2325906	A1	25-05-2011	EP	2325906 A1	25-05-2011
			JP	5349260 B2	20-11-2013
			JP	2011108911 A	02-06-2011
			TW	201119080 A	01-06-2011
			US	2011114978 A1	19-05-2011
			US	2013034921 A1	07-02-2013

WO 2013109774	A1	25-07-2013	CN	104221125 A	17-12-2014
			WO	2013109774 A1	25-07-2013
			WO	2013109779 A1	25-07-2013
WO 2013150427	A1	10-10-2013	US	2015064808 A1	05-03-2015
			WO	2013150427 A1	10-10-2013
US 2011297994	A1	08-12-2011	JP	5337105 B2	06-11-2013
			JP	2011253999 A	15-12-2011
			US	2011297994 A1	08-12-2011
