

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-6632

(P2016-6632A)

(43) 公開日 平成28年1月14日(2016.1.14)

(51) Int.Cl.	F I	テーマコード (参考)
G06F 9/32 (2006.01)	G06F 9/32	320F
G06F 9/318 (2006.01)	G06F 9/30	320B

審査請求 未請求 請求項の数 15 O L 外国語出願 (全 19 頁)

(21) 出願番号	特願2015-84940 (P2015-84940)	(71) 出願人	512033279 ブル・エス・アー・エス フランス国、エフー78340・レ・クレ イ・スー・ボア、リュ・ジャン・ジヨレ
(22) 出願日	平成27年4月17日 (2015. 4. 17)	(74) 代理人	100126572 弁理士 村越 智史
(31) 優先権主張番号	1454511	(74) 代理人	100125195 弁理士 尾畑 雄一
(32) 優先日	平成26年5月20日 (2014. 5. 20)	(72) 発明者	シェハイバー, ガッサーン フランス国 ギュイヤンクール 7828 O サン・ポール・ルー通り 11
(33) 優先権主張国	フランス (FR)		


(54) 【発明の名称】 条件付き命令を有するプロセッサ

(57) 【要約】 (修正有)

【課題】プロセッサによって機械命令を処理する方法を提供する。

【解決手段】機械命令は、実行する少なくとも1つの第1演算の識別子と、少なくとも1つの第1演算を実行するために検証する条件を表す条件プレフィックス、とを含む。方法は、機械命令を受信する工程と、プレフィックスを評価する工程と、条件が実証されたか否かによって、機械命令の中で識別された少なくとも1つの第1演算を実行する又は実行しない工程と、を備える。

【選択図】 図3A



## 【特許請求の範囲】

## 【請求項 1】

プロセッサによって機械命令を処理する方法であって、

実行する機械命令(300)を受信する工程(104、105)であって、前記機械命令は実行する少なくとも1つの第1演算(302)の識別子と、前記少なくとも1つの第1演算を実行するために検証する条件を表す条件プレフィックス(301)とを含む、工程と、

前記プレフィックスを評価する工程(108)と、

前記条件が実証されたか否かに従って、前記機械命令の中で識別された前記少なくとも1つの第1演算を実行する(又は実行しない)工程(109)と、  
を備える方法。

10

## 【請求項 2】

前記プレフィックスを評価する工程は述語レジスタの値を検証する工程を含む、請求項1に記載の方法。

## 【請求項 3】

前記条件プレフィックスが、

前記述語レジスタの前記値の識別子と、

前記検証のために前記値に対して実行する第2演算の識別子と、

を有する、請求項2に記載の方法。

## 【請求項 4】

前記第2演算は論理演算である、請求項3に記載の方法。

20

## 【請求項 5】

前記第2演算は前記値を実現するための期待値である、請求項3に記載の方法。

## 【請求項 6】

前記第2演算は内容のない演算であり、よって前記条件は常に実証される、請求項3に記載の方法。

## 【請求項 7】

前記少なくとも1つの第1演算は、前記プロセッサによって実行するコードの他の機械命令への分岐処理である、請求項1ないし6のうちのいずれか1項に記載の方法。

## 【請求項 8】

前記分岐処理が述語ベクトルの前記評価によって条件付けられ、当該述語ベクトルは一又は複数の述語レジスタの複数の値を含む、請求項7に記載の方法。

30

## 【請求項 9】

前記述語ベクトルは部分的に評価される、請求項8に記載の方法。

## 【請求項 10】

前記少なくとも1つの第1演算は述語計算を表し、当該計算は、

計算レジスタの1ビットを決定する工程と、

前記決定されたビットを所定の値と比較する工程と、

前記比較の結果を述語レジスタ内に書き込む工程と、

を有する、請求項1ないし9のうちのいずれか1項に記載の方法。

40

## 【請求項 11】

前記機械命令は並行して実行する2つの第1演算の識別子を含む、請求項1ないし10のうちのいずれか1項に記載の方法。

## 【請求項 12】

前記プロセッサによる機械命令の実行は処理連鎖モジュールによって管理され、前記機械命令は前記処理連鎖の前記実行ステージにおいて実行される、請求項1ないし11のうちのいずれか1項に記載の方法。

## 【請求項 13】

各機械命令は1つのプロセッササイクルにおいて実行される、請求項12に記載の方法

50

**【請求項 14】**

前記機械命令は書式が事前定義されたコード語によって表される、請求項 1 ないし 13 のうちのいずれか 1 項に記載の方法。

**【請求項 15】**

実行する少なくとも 1 つの機械命令を記憶するように構成されたメモリ (100) であって、前記機械命令は実行する少なくとも 1 つの第 1 演算の識別子と、前記少なくとも 1 つの第 1 演算を実行するために検証する条件を表す条件プレフィックスとを含む、メモリ (100) と、

前記プレフィックスを評価し、前記条件が実証されたか否かに従って、前記機械命令内で識別される前記少なくとも 1 つの第 1 演算を実行させる又は実行させないように構成された管理モジュール (101) と、

前記識別された少なくとも 1 つの第 1 演算を実行するように構成された処理装置 (102) と、

を備えるプロセッサ。

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明は計算装置のプロセッサの分野に関する。特に、リスト中の項目検索を実装するための専用プロセッサに関する。

**【背景技術】****【0002】**

MPI (メッセージ・パッシング・インターフェース) に対応するネットワーク・インターフェース・カードなどの、ある種の計算装置はリスト中の項目検索の大規模な実装を必要とする。

**【0003】**

この検索の処理には、例えば、通信ネットワークノードが予想するメッセージのリストを、各々の記憶スペースの表示とともに作成する処理や、当該ノードが受信するすべてのメッセージを上記リスト内のメッセージと比較する処理が含まれる。よって、メッセージが届くと、当該メッセージの記憶スペースに送信して処理することができる。

**【0004】**

伝統的に、受信したメッセージは各々がラベルを有しており、これをリスト中のメッセージのラベルと比較しなければならない。リスト中のメッセージのラベルにマスキングを行い、より少ない数のビットでラベルの比較を実行してもよい。

**【0005】**

メッセージが届くと、そのラベルはリスト中の最初の項目のラベルと比較され、続いて第 2、第 3 の項目というように、一致するラベルが見つかるまで比較が繰り返される。

**【0006】**

このとき、受信したメッセージは記憶スペースに送信され、リスト中の一致した項目は削除される。その後リストは更新される。

**【0007】**

従って、予想されるメッセージのリストは、(対応するメッセージを受信したときに) 除去される項目又は(新しいメッセージを求めるときに) 追加される項目によって動的に変更されるリストである。

**【0008】**

この種の検索の実装には、複雑なパス及びリスト管理アルゴリズムの実行が必要である。さらに、これらのアルゴリズムは通常管理対象となる多数のオプションとともに実装される。

**【0009】**

その結果、MPI 型のインターフェースをはじめとする計算装置において、この種の演算の専用プロセッサが必要となる。専用のプロセッサを用いれば、リスト中の項目の検索

10

20

30

40

50

(又はマッチングとも称する)はハードウェアではなくソフトウェアを用いて管理できる。これによって、プロセッサに指示を出す計算機コード(マイクロコード又はファームウェアともいう)を改善してインターフェースの仕様の変更を反映することができる。

【0010】

プロセッサの最高の性能を得るためには、その実行時間、よって演算サイクルを短縮する必要がある。プロセッサ内の処理実行時間は、インターフェースによって管理されるメッセージのフローに影響する。

【0011】

また、開発者によるファームウェアの記述も容易になる。ファームウェアはアセンブリ言語で記述されており、よって他の種類の言語によって提供される高レベルの制御構造を経ていない。エラーを記述したアセンブリコードはプロセッサに対する深刻で直接的な結果をもたらす、このエラーを制御することはできない。

【0012】

また、プロセッサによって実行される機械命令を合理的なサイズに保つことが望ましい。

【0013】

Hemmertrらによる文献 "An architecture to perform NIC Based MPI Matching" には、実行される機械命令のフローを制御するための述語に基づいたプロセッサが開示されている。機械命令は、(ビット単位の)比較結果の(AND-OR型の)論理的な組合せを記憶する述語レジスタに記憶された値に従って実行される。述語レジスタは実行される命令が満たすべき条件を表している。

【0014】

この文献において、述語レジスタの1ビットの値に従う分岐命令によってフローが制御される。分岐とは、コード中の次の命令を実行するのではなく、コード中の前又は後の命令に直接遷移することによって、一連の命令の一部を実行しないことである、と理解されている。よって分岐は、計算機コード内で前方又は後方に実行することができる。

【0015】

命令から実行オプションを抽出するためには、三項比較装置(NALU)によって比較が行われる。三項比較装置は2つの値を比較マスクと比較する。

【0016】

しかしながら、この種のプロセッサには多くの欠点がある。

【0017】

例えば、コードを実行するために必要なサイクル数が多い。これは主に制御の手段として分岐を広くに用いているからである。この文献では、分岐を行うのに多数の2サイクルを必要とする。しかしながら、この場合は、(例えばECC型の)エラー修正コードを用いずに単一のサイクルでメモリにアクセスできる試作プロセッサである。このようなプロセッサは現実的には産業用途に用いることはできない。産業用途においては、分岐を実行するためには通常多数の5サイクルが必要である。

【0018】

さらに、図示されたプロセッサは典型的な演算装置(ALU)及び三項演算装置(TALU)を用いる。従って、同時計算を行うことはできない。なお、同時計算では命令サイズを最適化しないが、命令サイズは通常同時計算を実行可能な164ビットである。

【0019】

よって、リスト中の項目をマッチングするための検索専用のプロセッサをはじめとする、従来技術のプロセッサを改善する必要がある。

【発明の概要】

【0020】

この発明もそうしたプロセッサの1つである。

【0021】

10

20

30

40

50

本発明の第1の態様は、プロセッサによって実行される機械命令の方法に関し、この方法は、実行する機械命令を受信する工程であって、前記機械命令は実行する少なくとも1つの第1演算の識別子と、前記少なくとも1つの第1演算を実行するために検証する条件を表す条件プレフィックスとを含む、工程と、前記プレフィックスを評価する工程と、前記条件が実証されたか否かに従って、前記機械命令の中で識別された前記少なくとも1つの第1演算を実行する（又は実行しない）工程と、を備える。

【0022】

第1の態様に従う方法は命令実行の制御を最適化する。分岐処理のためのリソースを低減することは特に有益である。

【0023】

第1の態様に従うプロセスは、命令を実行するために必要なサイクルの数を低減ことによって処理を高速化する。

【0024】

例えば、第1の態様に従うプロセスは、項目をマッチングするための検索を、コンピュータシステム内のより少ない数のサイクルで実行することを可能にする。

【0025】

現実化（realization）の方法によれば、前記プレフィックスを評価する工程は述語レジスタの値を検証する工程を含む。

【0026】

前記条件プレフィックスは、前記述語レジスタの値の識別子と、前記検証のために前記値に対して実行する第2演算の識別子と、を含む。

【0027】

例えば、前記第2演算は論理演算である。

【0028】

例えば、前記演算は前記値を実現するための期待値である。

【0029】

前記第2演算は内容のない演算であってもよく、よって前記条件は常に実証される。

【0030】

現実化の方法によれば、前記少なくとも1つの第1演算は、前記プロセッサによって実行するコードの他の機械命令への分岐処理である。

【0031】

例えば、前記分岐処理が述語ベクトルの前記評価によって条件付けられ、当該述語ベクトルは一又は複数の述語レジスタの複数の値を含む。

【0032】

前記述語ベクトルは部分的に評価することもできる。

【0033】

現実化の方法によれば、前記少なくとも1つの第1演算は述語計算を表し、当該計算は、計算レジスタの1ビットを決定する工程と、前記決定されたビットを所定の値と比較する工程と、前記比較の結果を述語レジスタ内に書き込む工程と、を含む。

【0034】

例えば、前記機会命令は並行して実行する2つの第1演算の識別子を含む。

【0035】

例えば、前記プロセッサによる機械命令の実行は処理連鎖モジュールによって管理され、前記機械命令は前記処理連鎖の前記実行ステージにおいて実行される。

【0036】

各機械命令は1つのプロセッササイクルで実行できる。

【0037】

前記機械命令は書式が事前定義されたコード語によって表される。

【0038】

本発明の第2の態様は、本発明の第1の態様に従う方法を実装するように構成されたプ

10

20

30

40

50

ロセッサに関する。

【0039】

例えば、このようなプロセッサは、実行する少なくとも1つの機械命令を記憶するように構成されたメモリであって、前記機械命令は実行する少なくとも1つの第1演算の識別子と、前記少なくとも1つの第1演算を実行するために検証する条件を表す条件プレフィックスとを含む、メモリと、前記プレフィックスを評価し、前記条件が実証されたか否かに従って、前記機械命令内で識別される前記少なくとも1つの第1演算を実行する（又は実行しない）ように構成された管理モジュールと、前記識別された少なくとも1つの第1演算を実行するように構成された処理装置と、を含む。

【0040】

本発明の第3の態様は、リスト中の項目をマッチングするための検索装置であり、この検索装置は第2の態様に従うプロセッサを含む。例えば、この装置は連想リスト処理装置、すなわちALPUである。

【0041】

本発明の他の特性及び利点は、非限定的な実施例及び添付の図面として提供される以下の詳細な説明を通して明らかになるであろう。

【図面の簡単な説明】

【0042】

【図1A】現実化の方法に従うプロセッサを模式的に示す。

【0043】

【図1B】現実化の方法に従う命令フローを処理する工程を示す。

【0044】

【図2】分岐処理を示す。

【0045】

【図3A】現実化の方法に従う命令を示す。

【図3B】現実化の方法に従う命令を示す。

【図4A】現実化の方法に従う命令を示す。

【図4B】現実化の方法に従う命令を示す。

【図4C】現実化の方法に従う命令を示す。

【図4D】現実化の方法に従う命令を示す。

【図4E】現実化の方法に従う命令を示す。

【図4F】現実化の方法に従う命令を示す。

【図4G】現実化の方法に従う命令を示す。

【発明を実施するための形態】

【0046】

以下、現実化の方法に従うプロセッサアーキテクチャを説明する。図1Aは大幅に簡略化した図である。この図は説明の後に述べる構成要素を提示することを目的としている。当業者であれば、他の構成要素がこのプロセッサの完全な動作に有用であることを理解できるであろう。これらの構成要素は簡潔さを得るために提示されるわけではない。

【0047】

メモリ100はプロセッサが実行する機械命令を記憶している。

【0048】

これらの命令の実行の管理は処理連鎖モジュール101（又はパイプライン）によって行われる。

【0049】

命令の実行に必要な演算の実行はALU（算術論理演算装置）型の処理装置102によって行われる。

【0050】

命令の実行に有用なデータは、処理装置による読み込み及び/又は書き込みの際に利用可能な一又は複数のレジスタ103に記憶される。

10

20

30

40

50

## 【 0 0 5 1 】

処理連鎖モジュールは命令フローを実行の7つの「ステージ」（又はステップ）で管理し、これらは図1Bに示される。

1) 104では実行する命令のアドレスを命令メモリに送信する。

2) 105はメモリ内の命令の読みレイテンシを考慮した無処理のクロックサイクルである。

3) 106では受信した命令の検証を行う。これは例えば、エラー修正コード（ECC）の専用ビットを検証することによって行う。

4) 107では命令の復号化を行う。

5) 108では命令オペランドの読みを行う。

6) 109では演算を実行する。

7) 110では命令の結果を一又は複数のレジスタに書き込む。

10

## 【 0 0 5 2 】

図1Aに戻ると、処理連鎖モジュールによって命令の実行を制御するために、プロセッサは一又は複数の述語レジスタ111を備える。このレジスタ内のビット値によって、所定の命令が実行可能又は実行不能になる。

## 【 0 0 5 3 】

さらに、プロセッサによって実行されるコードの命令における分岐が、専用の分岐装置112によって発生する。

## 【 0 0 5 4 】

従来技術においては、分岐処理は命令の実行フローを制御するために一般的に用いられる技術である。しかしながら、分岐処理はプロセッサのサイクルの大きな部分を占有してしまう。ここでは分岐処理の使用を減らすことを提案する。

20

## 【 0 0 5 5 】

以下ではまず図2を参照しつつ分岐処理について述べる。

## 【 0 0 5 6 】

コード中のAからZで示す命令のセットが順番に実行されるとする。つまり、このコードは命令A、命令B、命令C・・・という順で構成される。また、このコードの実行中、ある条件で特定の命令が実行される。

## 【 0 0 5 7 】

例えば、COND条件が満たされた場合、命令Dの直後の命令Eは実行されず、代わりに命令Oが実行される。よってDからNまでの命令の実行は「ジャンプ」される。つまり、コードは命令Oに「分岐」する。

30

## 【 0 0 5 8 】

よって分岐処理により、実行のステージ6（図1Bのステップ109）において命令Eに進まないことになる。しかしながら、命令Oのエントリのために、処理連鎖中の命令Eの後のすべての命令を無駄にってしまう。

## 【 0 0 5 9 】

図2において、処理連鎖中の各ステージの内容は、T1からT16の異なるサイクルとなるように示される。

40

## 【 0 0 6 0 】

第1のサイクルT1において、処理連鎖モジュールによって命令Aが要求される。サイクルT2において、命令メモリモジュールからの応答があるものとする。よって、命令Aはステージ1からステージ2に進み、ステージ1は空きとなる。サイクルT2において、命令メモリモジュールに対して命令Bが要求される。

## 【 0 0 6 1 】

サイクルT3において、命令Aが受信され、ステージ3に進んで検証が行われる。命令Bはステージ2で待機状態となり、ステージ1が空きとなって命令Cが要求される。

## 【 0 0 6 2 】

各サイクルで命令は処理連鎖モジュールにエントリし、各ステージを連続的に通過する

50

。

【 0 0 6 3 】

サイクル T 7 において、処理連鎖の全体が満たされる。サイクル T 8 において、命令 A は処理連鎖から離脱する。

【 0 0 6 4 】

サイクル T 9 において、例えば、述語レジスタ 1 1 1 内の分岐モジュール 1 1 2 による条件の検証の後、分岐処理が要求される。このように、例えば、命令 E は実行されず、コードは命令 O から続行される。

【 0 0 6 5 】

よって命令 E はステージ 6 に送られず、サイクル 1 0 において一般的に「NOP」と示される内容のない命令と置き換えられる。さらに、ステージ 2、3、4、及び 5 に進むはずの命令 I、H、G、及び F が内容のない命令と置き換えられる。サイクル T 1 0 においてステージ 1 にエントリするはずの命令 J は、命令 O に置き換えられる（処理連鎖モジュールは命令 J を要求する代わりに命令 O を要求する）。

10

【 0 0 6 6 】

このサイクルから始まり、処理連鎖モジュールの各ステージの一連の命令が通常通り継続される。

【 0 0 6 7 】

命令 O が実行のステージ 6 に到達するのがサイクル T 1 5 のみであることが見て取れる。よってこのコードの分岐処理は 5 つのサイクルを要する。

20

【 0 0 6 8 】

分岐処理がいかに多くのプロセッササイクルと実行時間を占有するかが容易に理解できる。現実化の方法に従い、これらを回避する必要があるのはこのためである。

【 0 0 6 9 】

よって、分岐処理への依存度を低減した、命令実行フローを制御する新構造を提案する。

【 0 0 7 0 】

しかしながら、現実化の方法は分岐処理の使用を排除しない。

【 0 0 7 1 】

命令実行条件を試験するための分岐処理を、プロセッサ命令内の条件プレフィックスで置き換えることを提案する。

30

【 0 0 7 2 】

このように、図 3 A に示すような新しい命令フォーマットを提案する。現実化の方法に従い、命令 3 0 0 は 2 つの部分からなる。第 1 の部分 3 0 1 は「プレフィックス」と呼ばれ、部分 3 0 2 に含まれる演算を実行する（又はしない）ことを検証するための条件を含む。例えば、命令は 6 4 ビットでコード化され、そのうち 1 バイト（8 ビット）を用いてプレフィックスをコード化する。

【 0 0 7 3 】

数種類のプレフィックスを想定することができる。図 3 B に示すように、プレフィックスには 2 つの下位部分が含まれる。下位部分 3 0 2 はプレフィックスを識別し（例えば、2 ビット値の 0 から 3 でコード化される）、下位部分 3 0 3 は検証する条件を含む。

40

【 0 0 7 4 】

プレフィックスはオペランド読み込みステージで評価される。得られた結果により、部分 3 0 2 に含まれる一又は複数の演算が実行される。

【 0 0 7 5 】

数種類のプレフィックスを想定することができる。

【 0 0 7 6 】

例えば、コード「0」は内容のない条件を識別することができる。この場合、部分 3 0 2 に含まれる一又は複数の演算は無条件で実行される。アセンブリ言語では、命令は直接記述されてもよい。命令に優先する条件がないということは、内容のない条件と等価であ

50

る。

【0077】

例えば、コード「1」は待機条件を識別することができる。この場合、部分302に含まれる一又は複数の演算は、部分303に含まれる条件が満たされるまで実行されない。よってこのプレフィックスは現在の命令アドレスにおける分岐処理と等価である。このプレフィックスはアセンブリ言語における「wait\_for」によって識別される。

【0078】

例えば、コード「2」は部分302に含まれる一又は複数の演算を実行する又は演算を実行しないための条件が満たされていることの検証を行うことを識別する。よって、条件303が成立していれば、一又は複数の演算が実行され、当該条件が成立していなければ、演算は実行されない（一般的に「NOP」で示される内容のない命令で命令が置き換えられる）。このプレフィックスはアセンブリ言語における「do\_if（）」によって示される。

10

【0079】

コード「3」は部分302に含まれる一又は複数の演算を実行する又は演算を実行しないための条件が満たされていないことの検証を行うことを識別する。よって、条件303が成立しない場合、一又は複数の命令が実行され、当該条件が成立していれば、演算は実行されない（一般的に「NOP」で示される内容のない命令で命令が置き換えられる）。このプレフィックスはアセンブリ言語における「do\_if\_not（）」によって示される。

20

【0080】

部分303内の条件は、一又は複数の述語レジスタビットのアドレス、又は述語レジスタビットと固定値との比較の結果を記憶するレジスタのアドレスによって表されてもよい。

【0081】

図4Aから4Gは、図3Aに示す構造の部分302に含まれる命令の例を示す。

【0082】

各命令は、フィールド400内の命令コードによって識別される。

【0083】

図4Aは内容のない「NOP」演算を示す。これは内容のない命令であるため、フィールド400によって識別された場合、残りの部分401は特に情報を含まない。よってこの部分は使用されない。

30

【0084】

図4Bは「STOP」命令を示す。この命令はプログラムの終了を示す。フィールド400によって識別された場合、残りの部分402は特に情報を含まない。よってこの部分は使用されない。

【0085】

図4Cは即値オペランドを有する命令を示す。これは、オペランドの1つがその値を記憶しているメモリアドレスによって表されるのではなく、値そのものにより直接表される命令であり、例えば、フィールド403において4バイトでコード化される。この命令はまた、第2のオペランドのメモリアドレスを表すフィールド404、命令の結果を記憶するメモリアドレスを表すフィールド405、及び2つのオペランドに対してALU処理装置によって実行される演算のコードを含むフィールド406を含む。

40

【0086】

オペランドの直接コード化は多くのスペースを必要とする。図4Cの命令は多数の演算を並行して実行することは考慮していない。

【0087】

図4Dは単一演算命令を示す。これはALU処理装置による単一の演算のみを指図する命令である。ここでこの2つのオペランドはそれらを記憶するメモリアドレスによって表される。よってこの命令は、第2のオペランドのメモリアドレスを表すフィールド407

50

、第1のオペランドのメモリアドレスを表すフィールド408、命令の結果を記憶するメモリアドレスを表すフィールド409、及び2つのオペランドに対してALU処理装置によって実行される演算のコードを含むフィールド410を含む。フィールド411は使用されない。

【0088】

図4Eは二演算命令を示す。これはALU処理装置による2つの演算の実行を指図する命令である。各演算はフィールド412及び413によって表される。フィールド412（及び413）内において、フィールド414（及び418）は第2のオペランドのメモリアドレスを表し、フィールド415（及び419）は第1のオペランドのメモリアドレスを表し、フィールド416（及び420）は命令の結果を記憶するメモリアドレスを表し、フィールド417（及び421）は2つのオペランドに対してALU処理装置によって実行される演算のコードを含む。2つの演算は並行して実行することができるが、それは命令300のサイズがそれを考慮しているからである。

10

【0089】

図4Fは分岐処理及び演算を有する命令を示す。これは処理連鎖モジュールによる分岐処理の実行及びALU処理装置による1つの演算の実行を指図する命令である。分岐処理はフィールド422によって表され、演算はフィールド423によって表される。

【0090】

フィールド423内において、フィールド424は第2のオペランドのメモリアドレスを表し、フィールド425は第1のオペランドのメモリアドレスを表し、フィールド426は命令の結果を記憶するメモリアドレスを表し、フィールド427は2つのオペランドに対してALU処理装置によって実行される演算のコードを含む。

20

【0091】

フィールド422内において、フィールド428は分岐処理が指し示す命令のメモリアドレス（「ジャンプ」先のアドレス）を表し、フィールド429は検証を行う述語レジスタの述語ベクトルを表し（現実化の方法に従って、いくつかの述語が単一の演算で検証できることが望ましく、よって述語ベクトルは以下に述べるように言われている）、フィールド430は述語ベクトルのターゲット値（分岐の条件が満たされていると考えられる値を含む）を含み、フィールド431は分岐処理を表すコードを含む。

【0092】

分岐と演算とは並行して実行することができるが、それは命令300のサイズがそれを考慮しているからである。

30

【0093】

図4Gは単一分岐命令を示す。これは処理連鎖モジュールによる分岐処理のみを指図する命令である。

【0094】

フィールド432は分岐処理が指し示す命令のメモリアドレス（「ジャンプ」先のアドレス）を表し、フィールド433は検証を行う述語レジスタの述語ベクトルを表し（現実化の方法に従って、いくつかの述語が単一の演算で検証できることが望ましく、よって述語ベクトルは以下に述べるように言われている）、フィールド434は述語ベクトルのターゲット値（分岐の条件が満たされていると考えられる値を含む）を含み、フィールド435は分岐処理を表すコードを含む。フィールド436は使用されない。

40

【0095】

他の種類の命令を想定することができる。例えば、ALU処理装置の単元的な演算の組合せの実現を可能にする複合演算を含む命令を想定することが可能である。また、従来の演算又は分岐処理を有する複合演算を組み合わせること、又は2つの複合演算を同一の命令内で並行して起動することが想定できる。

【0096】

上述の条件プレフィックスの使用により、プロセッサのサイクルを向上させることができる。以下の非常に簡素化した例によってこれを説明する。実行された分岐処理（満たさ

50

れた条件)が5サイクルを消費することはすでに述べたが、実行されない分岐処理(満たされない条件)は1サイクルを消費するのみである。

【0097】

分岐処理を実装した以下のコードを見てみよう。

CODE\_\_A / /

1 : op 0

// 演算 op 0 の実行

2 : branch\_\_if\_\_not ( p 0 ) L 0

// 述語 p 0 が成立しない場合、コードを L 0 に分岐させる。

3 : op 1

// 演算 op 1 の実行この行は p 0 が成立する場合に実行される。

4 : branch L 1

// 次の行が L 0 であり、p 0 が成立する場合は実効されないため、L 1 への無条件分岐となる。

5 : L 0 : op 2

// 演算 op 2 の実行

6 : L 1 : op 3

// 演算 op 3 の実行

10

【0098】

上記のコードでは、op 0 を実行し、その後 p 0 が成立するか否かによって、op 2 に続いて op 3 を実行する ( p 0 が成立しない場合)、又は op 1 に続いて op 3 を実行する ( p 0 が成立する場合)。

20

サイクルについては、p 0 が成立しない場合、8サイクルが消費される。すなわち、

- op 0 に1サイクル、
- 行2で発生する分岐処理に5サイクル、
- op 2 に1サイクル、
- op 3 に1サイクル、である。

サイクルについては、p 0 が成立する場合、9サイクルが消費される。すなわち、

- op 0 に1サイクル、
- 行2で発生しない分岐処理に1サイクル、
- op 1 に1サイクル、
- 行4で発生する分岐処理に5サイクル、
- op 3 に1サイクル、である。

30

【0099】

次のコードを見てみよう。このコードは同じプログラムを実行するが、上述のプレフィックスを有する条件付き命令を用いる。

CODE\_\_B / /

1 : op 0

// 演算 op 0 の実行

2 : do\_\_if\_\_ ( p 0 ) , op 1

// p 0 が成立するという条件で演算 op 1 を実行する。図3Aに示す例において、フィールド301は述語 p 0 のアドレス及びALU処理装置のIF演算のコードを含む。フィールド302は演算 op 1 の表現を含む。プロセッサが複数の演算を並行して処理する大きな命令を実装できるのであれば、図4D又は4Cのモデルを使用することも可能である。

40

3 : do\_\_if\_\_not ( p 0 ) , op 2

// p 0 が成立しないという条件で演算 op 1 を実行する。

4 : op 3

// 演算 op 3 の実行

【0100】

50

コードの記述が簡素化されていることがすでに明確である。このコードは4行以下であり、先ほどのコードは6行であった。また、このコードは分岐処理を用いていない。

サイクルについては、p0が成立しない場合、4サイクルが消費される。すなわち、

- op0に1サイクル、
- 行2の条件付き命令に1サイクル、
- 行3の条件付き命令に1サイクル、
- op3に1サイクル、である。

【0101】

サイクルについては、p0が成立する場合も、4サイクルが消費される。

【0102】

よって本発明に従うプロセッサを用いれば、同じプログラムがはるかに高速に実行できる。

【0103】

現実化の方法によれば、さらにプログラムの実行を高速化することができる。

【0104】

そのためには、ビット単位の比較演算を導入し、レジスタの1ビットを試験してその結果を述語レジスタに書き出すことを可能にする。

【0105】

実際、試験(上記の例におけるp0)を行うための条件の値を得るためにこの種の比較が頻繁に実装されているという事実を踏まえると、プロセッサが自由に用いることができる専用の演算を用意することが有利である。

【0106】

このような演算を以下の通り記述できる：`cmp_bit_1_to_reg2[28]`， p0。この演算はレジスタreg2の28番目の位置にあるビットを値「1」と比較し、結果(一致するときは「1」、一致しないときは「0」)を述語p0に書き込む。よって、この演算は試験を行うビットの位置の値(28)、レジスタreg2のアドレス、及び述語p0のアドレスをオペランドとして用いる。

【0107】

従来のプロセッサでは、2つのサイクルが同じ結果を達成することが求められる。

1: `and reg2, 0x10000000, reg0`

// ここではレジスタreg2の内容と値28との間でAND論理が(16進法で)実行され、結果をレジスタreg0に記憶する。

2: `cmp_neq_to reg0, 0, p0`

// この命令はレジスタreg0の内容と0とを比較し、結果を述語p0に記憶する。このように、reg0が0でない場合、p0は成立し、reg0が0である場合、p0は成立しない。

【0108】

上記のコード例CODE\_Aにおいて、p0及びp1という2つの述語が用いられている。よって、このコードにおいてそれらの値を得るためには4つのサイクルが必要になる。

【0109】

(`cmp_bit_1_to_reg2[28]`， p0の種類の)専用の演算を用いれば、この数は2に減らすことができる。

【0110】

さらに、並行して実行される演算を有する命令にプロセッサが対応していれば、この数は1サイクルにまで減らすことができる。

【0111】

よって、述語p0及びp1を得る処理を以下のように記述する必要はない。

1: `and reg2, 0x10000000, reg0`

// レジスタreg2の28番目の位置のビットの値を取得してreg0に記憶する

10

20

30

40

50

。

```
2 : and reg2, 0x10000000000000000, reg1
// レジスタ reg2 の 56 番目の位置のビットの値を取得して reg0 に記憶する
```

。

```
3 : cmp_neq_to reg0, 0, p0
// この命令はレジスタ reg0 の内容と 0 とを比較し、結果を述語 p0 に記憶する。このように、reg0 が 0 でない場合、p0 は成立し、reg0 が 0 である場合、p0 は成立しない。
```

```
4 : cmp_eq_to reg1, 0, p1
// この命令はレジスタ reg1 の内容と 0 とを比較し、結果を述語 p1 に記憶する。このように、reg1 が 0 である場合、p1 は成立し、reg1 が 0 でない場合、p1 は成立しない。
```

【0112】

これは 1 行で記述することができる。

```
1 : cmp_bit_1_to_reg2[28], p0 || cmp_bit_0_to_reg2[56], p1
// 縦の二重線はこれらの演算が並行して実行されることを意味する。
```

【0113】

レジスタ内の試験する位置の直値が操作されないため、演算の並行実行が可能となる（従来技術にはこのような構成がない）。直値を使用すると、（図 4C を参照すれば理解できるように）多数のビットを必要とするため、並行演算ができなくなるものと理解される。

【0114】

すでに述べたように、プレフィックスを有する条件付き命令の使用は分岐処理の使用を排除するものではない。ただし、現実化の方法は既知の分岐処理に改善を行う。

【0115】

やはりプロセッサのサイクルを向上させると同じ目標のために、述語ベクトルに分岐処理を作成していくつかの条件を同時に試験することが提案される。

【0116】

このような分岐命令は、branch\_if\_veq(abcd), L0 と記述することができる。ここでは、述語ベクトル {p3, p2, p1, p0} が {a, b, c, d} と等しい場合に行 L0 で示される命令に分岐処理が行われる。パラータ a、b、c、及び d は 0 又は 1 の値を取り得るが、述語の 1 つに対して試験を行う必要がなければ x としてもよい。例えば、条件が述語 p0 及び p1 にのみ適用される場合、以下の種類の命令を記述できる：branch\_if\_veq(xxcd), L0。

【0117】

以下、上述の異なる特性を同一のコードに組み合わせてプロセッサのサイクルを向上させる。最初に、コードが従来技術に従って記述及び実行されるのと同じように提示される。その後最適化されたコードが提示される。このコードは同じ演算を実行しつつも必要なサイクル数を低減している。

【0118】

以下のコードを見てみよう。このコードは従来技術に従う命令を用いて記述されている。

CODE\_C //

```
1 : op1 || op2
// 演算 op1 及び op2 は並行して実行される。
2 : and reg2, 0x10000000, reg0
// レジスタ reg2 の 28 番目の位置のビットの値（16 進数）を取得して reg0 に記憶する。
```

```
3 : and reg2, 0x10000000000000000, reg1
```

10

20

30

40

50

// レジスタ `reg 2` の 56 番目の位置のビットの値を取得して `reg 0` に記憶する。

4 : `cmp_neq_to reg 0 , 0 , p 0`

// この命令はレジスタ `reg 0` の内容と 0 とを比較し、結果を述語 `p 0` に記憶する。このように、`reg 0` が 0 でない場合、`p 0` は成立し、`reg 0` が 0 である場合、`p 0` は成立しない。

5 : `cmp_eq_to reg 1 , 0 , p 1`

// この命令はレジスタ `reg 1` の内容と 0 とを比較し、結果を述語 `p 1` に記憶する。このように、`reg 1` が 0 である場合、`p 1` は成立し、`reg 1` が 0 でない場合、`p 1` は成立しない。

6 : `op 3 | | op 4`

// 演算 `op 3` 及び `op 4` は並行して実行される。

7 : `branch_if_not ( p 0 ) L 0`

// 述語 `p 0` が成立しない場合、このコードは行 `L 0` に分岐する。

8 : `op 5`

// 演算 `op 5` が実行される。この行は `p 0` が成立する場合に実行される。

9 : `branch L 1`

// 次の行が `L 0` であり、`p 0` が成立する場合は実効されないため、`L 1` への無条件分岐となる。

10 : `L 0 : op 6`

// 演算 `op 6` が実行される。

11 : `L 1 : op 7`

// 演算 `op 7` が実行される。

12 : `branch_if_not ( p 1 ) L 2`

// 述語 `p 1` が成立しない場合、このコードは行 `L 2` に分岐する。

13 : `op 8`

// 演算 `op 8` が実行される。この行は `p 1` が成立する場合に実行される。

14 : `branch L 3`

// 次の行が `L 2` であり、`p 1` が成立する場合は実効されないため、`L 3` への無条件分岐となる。

15 : `L 2 : op 9`

// 演算 `op 9` が実行される。

16 : `L 3 : op 10`

// 演算 `op 10` が実行される。

17 : `or , p 0 , p 1 , p 2`

`p 0` と `p 1` の OR 論理によって述語 `p 2` が計算される。

18 : `branch_if_not ( p 2 ) L 4`

// 述語 `p 2` が成立しない場合、このコードは行 `L 4` に分岐する。

19 : `op 11`

// 演算 `op 8` が実行される。この行は `p 2` が成立する場合に実行される。

20 : `stop`

// プログラムの終了 (`L 4` に分岐した場合を除く)。

21 : `L 4 : op 12`

// 演算 `op 12` が実行される。

#### 【0119】

よって、コード `CODE_C` は 3 つの述語 `p 0`、`p 1`、及び `p 2` 及び 3 つの条件分岐を含む。また、コード `CODE_C` は単純な演算実行及び (`| |` の記号で表される) 並行実行を含む。

#### 【0120】

実行された条件分岐が 5 つのサイクルを消費し、(条件が満たされないために) 実行さ

10

20

30

40

50

れない分岐が1サイクルのみを消費するため、p0が成立しp1が成立しない場合（及びその逆）は、このコードは25サイクルで実行されると判断できる（stop命令も1サイクルのみ消費すると見なされる）。p0とp1が共に成立する、又は成立しない場合、このコードは24サイクルで実行される。

#### 【0121】

上述のプレフィックスを有する条件付き命令及び比較及び分岐命令を用いたコードの記述を以下に示す。

```

CODE__D //
1:  op1  ||  op2
// 演算op1及びop2は並行して実行される。 10
2:  cmp__bit__1__to__reg2[28], p0  ||  cmp__bit
__0__to__reg2[56], p1
// CODE__Cの2, 3, 4, 及び5行はここで（2つの並行して処理される演算
を有する）単一の行及び命令に短縮される。
3:  op3  ||  op4
// 演算op3及びop4は並行して実行される。
4:  do__if__(p0), op5
// 演算op5はp0が成立する場合に実行される。
5:  do__if__not(p0), op6
// 演算op6はp0が成立しない場合に実行される。 20
6:  op7
// 演算op7が実行される。
7:  do__if__(p1), op8
// 演算op8はp1が成立する場合に実行される。
8:  do__if__not(p1), op9
// 演算op9はp1が成立する場合に実行される。
6:  op10
// 演算op10が実行される。
7:  branch__if__veq(xx00) LAB0
// 述語p1及びp0が成立しない場合、このコードは行LAB0に分岐する。なお 30
、この方法ではコードCODE__Cの17行のORを実行することを回避している。
9:  op11
// 演算op11が実行される。この行はp1又はp2が成立する場合に実行される
。
10: stop
// プログラムの終了（LAB0に分岐した場合を除く）。
11: LAB0: op12
// 演算op12が実行される。

```

#### 【0122】

なお、ここではコードがよりコンパクトになり、わずか11行の命令からなる。コードCの21行と比較すると大きく低減されている。 40

#### 【0123】

最悪の場合（p1及びp0が共に成立しない）には、分岐処理が実行されるが、CODE\_\_Dは15サイクルで実行される。これはCODE\_\_Cの最善の場合の24サイクルよりもはるかに少ない。

#### 【0124】

この詳細な説明及び添付の図面によって本発明を説明した。しかしながら、本発明は説明した実施形態には限定されない。本発明の説明及び添付の図面に触れた当業者が、他の変形例及び現実化の方法を演繹及び実装することは可能である。

#### 【0125】

請求項においては、「含む ( c o m p r i s e ) 」の語は他の構成要素又は他の工程を排除しない。不定冠詞「 a 」は複数であることを排除しない。提示された、及び / 又は権利を主張された様々な構成は、有益に組み合わせることができる。これらの構成が説明中又は異なる独立請求項中にあったとしても、組合せの可能性は排除されない。参照符号は発明の範囲を限定するものと解釈すべきではない。

【 図 1 A 】




Fig. 1A

【 図 1 B 】




Fig. 1B

【 図 3 A 】






Fig. 3A

【図3B】




【図4C】




【図4A】




【図4D】




【図4B】




【図4E】



【図4F】



【図4G】



【 図 2 】

	T1	T2	T3	T4	T5	T6	T7	T8	T9	T10	T11	T12	T13	T14	T15	T16
1: 命令取得	A	B	C	D	E	F	G	H	I	X-O	P	Q	R	S	T	U
2: 無処理		A	B	C	D	E	F	G	H	I	O	P	Q	R	S	T
3: ECC検証			A	B	C	D	E	F	G	H		O	P	Q	R	S
4: 復号化				A	B	C	D	E	F	G			O	P	Q	R
5: 読み込み					A	B	C	D	E	F				O	P	Q
6: 実行						A	B	C	D	X					O	P
7: 書き込み							A	B	C	D						O

Fig. 2

分岐処理



【外国語明細書】

2016006632000001.pdf