公告本

86年6月6日 修正 補充

申請日期	83 年 5 月 3 日
案號	83104499 (83>06119(1)清)
類別	602F 1/3

A4
C4

313632

（以上各欄由本局填註）

發明 新型 專利說明書(修正頁)

一、發明 新型 名稱	中文	薄膜電晶體及使用此之顯示裝置
	英文	
二、發明 創作 人	姓名	(1) 三浦靖憲 (2) 菅原淳 (3) 渋沢誠
	國籍	(1) 日本 (2) 日本 (3) 日本
	住、居所	(1) 日本國神奈川縣横浜市瀬谷区相沢二－五五－一二 (2) 日本國神奈川縣横浜市金沢区並木三－二－七クレアール東芝並木五０六號 (3) 日本國神奈川縣鎌倉市上町屋六九一－一ドミール沼上二０一
三、申請人	姓名（名稱）	(1) 東芝股份有限公司 株式会社東芝
	國籍	(1) 日本
	住、居所（事務所）	(1) 日本國神奈川縣川崎市幸區堀川町七二番地
	代表人姓名	(1) 佐藤文夫

裝 訂 線

經濟部中央標準局員工消費合作社印製

313632

申請日期	83 年 5 月 3 日
案號	83104499 (83206119改請)
類別	

A4
C4

（以上各欄由本局填註）

發明 新型 專利說明書

一、發明 新型 名稱	中文	
	英文	
二、發明 創作 人	姓名	⑷ 清木正寬
	國籍	⑷ 日本
	住、居所	⑷ 日本國兵庫縣姬路市余部區上余部五０クレアーレ東芝姬路一八七號
三、申請人	姓名（名稱）	
	國籍	
	住、居所（事務所）	
	代表人姓名	

裝 訂 線

經濟部中央標準局員工消費合作社印製

313632

承辦人代碼：	A6 B6
大　　類：	
ＩＰＣ分類：	

（由本局填寫）

本案已向：

國（地區）　申請專利，申請日期：　　案號：　　，□有　□無主張優先權

日本	1993 年 4 月 23 日	P05-096328	☑無主張優先權
日本	1994 年 4 月 20 日	P06-081815	☑無主張優先權

有關微生物已寄存於：　　，寄存日期：　　，寄存號碼：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝　訂　線

經濟部中央標準局員工消費合作社印製

五、發明說明（1）

〔產業上之利用領域〕

本發明，係有關薄膜電晶體（以下，簡稱爲ＴＦＴ。）及使用此之有源矩陣型液晶顯示裝置等之顯示裝置。

〔習知技藝〕

ＴＦＴ，在各種裝置的驅動電路做爲開關元件廣被使用。例如，在有源矩陣型液晶顯示裝置，各顯示像素將由該ＴＦＴ選擇。

通常，ＴＦＴ具有互相分開形成的源電極及吸電極，和在此等電極電性接觸所形成之半導體膜，和形成在該半導體膜上之閘絕緣膜，和形成在該閘絕緣膜上之閘電極。該ＴＦＴ可以分類成在源電極及吸電極上依次疊層半導體膜，閘絕緣膜，以及閘電極的交錯型，或在閘電極上依次層疊閘絕緣膜，半導體膜，以及源電極及吸電極之反交錯型。

〔發明所要解決之課題〕

可是，近年來，爲了使ＴＦＴ以更高頻率範圍動作而要求提高ＯＮ／ＯＦＦ電流比。爲此，嚐試根據縮短源及吸電極間的相當於半導體膜部份之通道長度而提高ＯＮ／ＯＦＦ電流比。ＴＦＴ的半導體膜以無定形矽（ａ－Ｓｉ：Ｈ）所代表之矽化物半導體構成時，在半導體膜內將會由於光射入而發生光載波（ｐｈｔｏ-ｃａｒｒｉｅｒ）。縮短通道長度雖能增大ＯＮ／ＯＦＦ電流Ｉｏｎ，但是，另一方面由於

（請先閱讀背面之注意事項再填寫本頁）

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明（２）

會使光載波容易移動，所以也會使ＯＦＦ電流，即漏光電流Ｉoff 大。因此，ＯＮ／ＯＦＦ電流比將不能依希望提高。

特別係，在有源矩陣型液晶顯示裝置，發生漏光電流Ｉoff 將會直接招致像素電極電位之變動，而使顯示畫像的視覺品質劣化。

爲此，在先前係實施在形成多數的像素電極之陣列基板對向配置的對向基板側設置由例如鉻（Ｃｒ）等金屬材料所成之遮光層的辦法。然而，此種方法，不能防止因爲隨著從遮光層表面射入之反射光在ＴＦＴ的半導體層內產生之光載波而流的漏光電流Ｉoff 。

做爲其他手法，雖然也可以考慮在陣列基板側設置鄰接ＴＦＴ的上部或下部之遮光層，但是，在本質上還是不能充份減低漏光電流Ｉoff 。

本發明，係鑑於上述情況而開發者，其目的，係在提供能夠對光射入減低漏光電流Ｉoff 之ＴＦＴ。

本發明之其他目的，係在提供不會招致ＴＦＴ的漏光電流Ｉoff 所引起之顯示不良的顯示裝置。

本發明之另外目的，係在提供將會減低漏光電流Ｉoff ，同時減低在ＴＦＴ的閘，源電極間發生之寄生電容Ｃｇｓ或在源，吸電極間產生的閘，吸電極間產生之寄生電容Ｃｇｄ的ＴＦＴ。

本發明之更其他目的，係在提供減低不會有ＴＦＴ之寄生電容Ｃｇｓ所引起的在ＴＦＴ從ＯＮ狀態轉換成

（請先閱讀背面之注意事項再填寫本頁）
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（3）

ＯＦＦ狀態之瞬間的像素電極電位之電位降低△Ｖｐ，同時也減低漏光電流Ｉoff，而招致閃爍等顯示不良之顯示裝置。

〔爲了解決課題之方法〕

本發明之薄膜電晶體，主要係，在具有配置在絕緣性基板上的閘電極，在閘電極上至少隔著閘絕緣膜及半導體膜層疊之源電極及吸電極的薄膜電晶體，其特徵爲，從閘電極之輪廓線和吸電極的輪廓線之任意交點至閘電極的輪廓線和源電極之輪廓線的最短間隔之中至少１個間隔，比閘電極的輪廓線之中和吸電極重疊部份與和源電極重疊部份的最短間隔大者。

同時，本發明之薄膜電晶體，主要係，在具有配置在絕緣性基板上的閘電極，在閘電極上至少間隔閘絕緣膜及半導體膜層疊之源電極及吸電極而形成所定的通道長度所成之薄膜電晶體，其特徵爲，閘電極係具有從向與通道長略平行方向有比通道長更長的通道長之閘領域，和至少從閘領域向與閘長略平行方向延長，而一部份重疊在吸電極的吸電極側延長領域，和從閘領域向與閘長略平行方向延長，而一部份重疊在源電極之源電極側延長領域所選擇的一方者。

本發明之顯示裝置，主要係，在具有配置在第１絕緣性基板上的掃描線及信號線，和經由掃描線及信號線與薄膜電晶體連接之像素電極的第１電極基板，和在第２絕緣

（請先閱讀背面之注意事項再填寫本頁）

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明（ 4 ）

性基板上具有對向電極之第 2 電極基板，和保持在第 1 電極基板與第 2 電極基板之間的光調變層之顯示裝置，其特徵爲，薄膜電晶體係具有在掃描電性連接的閘電極上隔著閘絕緣膜配置之半導體膜，把該半導體膜和信號線電性連接的吸電極，將半導體膜和像素電極電性連接之源電極，從閘電極的輪廓線和吸電極之輪廓線的任意交點至閘電極之輪廓線和源電極的輪廓線之交點的最短間隔之中至少 1 個間隔，係比閘電極的輪廓線之中與吸電極重疊的部份和與源電極重疊之部份的最短間隔爲大者。

再者，本發明之薄膜電晶體，主要係，在具有配置在絕緣性基板上的閘電極，在閘電極上隔著閘絕緣膜配置之半導體膜，配置在半導體膜上決定通道長的通道保護膜，在半導體膜電性連接之源電極及吸電極的薄膜電晶體，其特徵爲，通道保護膜在與半導體膜層疊之領域係和閘電極的輪廓線略相等或小，並且，從通道保護膜之輪廓線和吸電極的輪廓線之任意交點至通道保護膜的輪廓線和源電極之輪廓線的交點之最短間隔中至少有 1 個間隔，比通道保護膜的輪廓線中和吸電極重疊部份和與源電極重疊部份之最短間隔爲大者。

同時，本發明之薄膜電晶體，主要係在，具有絕緣性基板上配置的閘電極，在閘電極上隔著閘絕緣膜配置之半導體膜，配置在半導體膜上的通道保護膜，在半導體膜電性連接之源電極及吸電極的薄膜電晶體，其特徵爲，通道保護膜係具有決定通道長之通道長決定領域，和至少從通

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（ 5 ）

道長決定領域向和通道長略平行方向延長，在與吸電極重複的領域有比吸電極小之第 1 缺口部的吸極側延長領域，和從通道長決定領域向與通道長略平行方向延長而在與源電極重複的領域有比源電極小之第 2 缺口部的源極側延長領域所選擇之一方，閘電極係具有沿第 1 缺口部或第 2 缺口部的缺口部者。

更且，本發明之顯示裝置，主要係，在具有配置在第 1 絕緣性基板上的掃描線及信號線，和經由掃描線及信號線與薄膜電晶體連接之像素電極的第 1 電極基板，和在第 2 絕緣性基板上具有對向電極之第 2 電極基板，和保持在第 1 電極基板和第 2 電極基板之間的光調變層之顯示裝置，其特徵爲，薄膜電晶體係具有在連接到掃描線的閘電極上隔著閘絕緣膜配置之半導體膜，配置在半導體膜上的決定通道長之通道保護膜，把半導體膜與信號線電性連接的吸電極及半導體膜與像素電極電性連接之源電極，通道保護膜係在與半導體膜層疊的領域係和閘電極之輪廓線略相等或較小，並且，從通道保護膜的輪廓線和吸電極之輪廓線的任意之交點至通道保護膜的輪廓線和源電極之輪廓線的交點之最短間隔中至少 1 個間隔，比通道保護膜的輪廓線中和吸電極重疊部份與源電極重疊部份之最短時間隔大者。

〔作用〕

根據本發明時，從閘電極的輪廓線和吸電極的輪廓線

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（ 6 ）

之任意的交點至閘電極之輪廓線和源電極的輪廓線之交點的最短間隔之中至少１個間隔，將形成爲比閘電極的輪廓線之中和吸電極重疊部份與和源電極重疊部份的最短間隔大，或者，閘電極係具有向與通道長略平行方向有比通道長更長的閘長之閘領域，和至少從閘領域向與閘長略平行方向延長而與吸電極的一部份重複之吸極側延長領域，和從閘領域向與閘長略平行方向延長而與源電極的一部份重複之源極側延長領域所選擇的任何一方。

據此，閘電極本身將發揮比先前大之光遮蔽效果，使ＴＦＴ的漏光電流Ｉoff 減低，能夠得到優異之ＯＮ／ＯＦＦ電流比。同時，根據該構成時，也不會招致ＴＦＴ的閘極，源極間寄生電容Ｃｇｓ或閘極，吸極間寄生電容Ｃｇｄ之實效性增大。

因此，根據使用如此的有源矩陣型液晶顯示裝置時，由於能夠得到ＴＦＴ之優異的ＯＮ／ＯＦＦ電流比，隨著其高精密化，即使各像素電極之選擇期間短的有源矩陣型液晶顯示裝置，也將能夠把像信號充份地寫入像素電極。

並且，由於不會招致ＴＦＴ的閘極，源極間寄生電容Ｃｇｓ或閘極，吸極間寄生電容Ｃｇｄ之增大，所以也不會招致像素電極電位的變動或配線之時常數的增大。

同時，本發明之ＴＦＴ，在和半導體膜疊層的領域具有和閘電極之輪廓線略相等或較小的通道保護膜，並且，從通道保護膜之輪廓線和吸電極的輪廓線之任意交點至通道保護膜的輪廓線和源電極之輪廓線的交點之最短間隔中

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（7）

至少1個間隔，構成比通道保護膜的輪廓線之中與吸電極重複部份和與源電極重複部份的最短間隔爲大。同時，本發明之ＴＦＴ，係通道保護膜具有決定通道長的通道長決定領域，和從通道長決定領域向與通道長略平行之方向延長而在與吸電極重複的領域有比吸電極小之缺口部的吸極側延長領域，或從通道長決定領域向與通道長略平行方向延長而在與源電極重複之領域有比源電極小的缺口部之源極側延長領域，而閘電極具有沿缺口部的缺口部。

據此，能夠將影響漏光電流Ｉoff之旁通道領域的路徑Ｐｓｃ最大，使之減低漏光電流Ｉoff，得到ＯＮ／ＯＦＦ電流比大的ＴＦＴ。

再者，根據使用該ＴＦＴ之有源矩陣型液晶顯示裝置時，由於能夠得到ＴＦＴ的優異之ＯＮ／ＯＦＦ電流比，故隨其高精密化而即使爲各像素電極的選擇期間短之有源矩陣型液晶顯示裝置，也能充份地把像素信號寫入像素電極。

〔實施例〕

以下，參照圖面說明有關本發明的第1實施例之光透過型有源矩陣型液晶顯示裝置。

圖1係顯示有關該有源矩陣型液晶顯示裝置301的一部份之概略平面構造，圖2係顯示圖1的沿Ａ－Ａ´線之概略性截面構造，圖3係顯示圖1的沿Ｂ－Ｂ´線之概略性截面構造。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（８）

圖１～圖３所示的液晶顯示裝置３０１，具有多數之像素電極１８１的矩陣陣列及連接在此等像素電極之多數ＴＦＴ１７１設在玻璃基板１００上的陣列基板１０１，和在玻璃基板２００上設置由ＩＴＯ（Indium Tin Oxide）所成之對向電極２１１的對向基板２０１，和由向列（nematic）液晶組成物所成之液晶層３３１。陣列基板１０１及對向基板２０１係使在此等的表面上分別形成之配向膜３２１，３３１做爲以５微米的間隔相對，而液晶層３３１將保持在此等陣列基板１０１及對向基板２０１之間。

陣列基板１０１，係如圖１所示地沿著像素電極１８１的行及列在玻璃基板１００上分別形成之ｎ條掃描線１１１（Ｙｊ：ｊ＝１，２，……，ｎ）及ｍ條的信號線１２１（Ｘｉ：ｉ＝１，２，……ｍ）。ＴＦＴ１７１將配置在掃描線１１１及信號線１２１之各交點附近。閘電極１３１係和掃描線１１１一體地形成，吸電極１４１將和信號線１２１一體形成，而源電極１５１將接觸在像素電極１８１形成。

同時，陣列基板１０１，係由和掃描線１１１相同材料所成，具有和該掃描線１１１配置成略平行的補助電容線１９１。補助電容線１９１將隔著把氧化矽（SiO_2）膜及氮化矽（SiN_x）膜疊層所得之圖２所示的疊層閘絕緣膜１３３形成在像素電極１８１上。據此，將在補助電容線１９１及像素電極１８１之間構成補助電容Ｃｓ

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（9）

。

對向基板201，係如圖2及圖3所示地具有形成在玻璃基板200上的格子狀之遮光層211。對向電極231將隔著絕緣膜221形成在遮光層221上。該遮光層221係由鉻（Cr）所成，將把設在陣列基板201側的多數之像素電極181的周圍，亦即從TFT171，信號線121及掃描線111之形成領域的漏光予以遮光。再者，遮光層211之表面也可以爲了減低光反射而氧化處理。同時，遮光層211也可以由能夠得到充份的遮光效果之黑色樹脂等構成。並且，也可以爲了使彩色濾波層實現彩色顯示而設在遮光層211和對向電極231之間。

有源矩陣型液晶顯示裝置301更在和液晶層331相反側具有著被在基板100及200表面上的偏光板351及341。此等偏光板351和341之方向將設定成偏光軸會互相正交。

在此參照圖2及圖3。在習知的有源矩陣型液晶顯示裝置，射入對向基板201而向TFT171之斜光雖然幾乎全部由遮光層211所遮斷，但是，射入陣列基板101以遮光層211反射後向TFT171的斜光則不能遮斷。

然而，在本實施例，係構成使有源矩陣型液晶顯示裝置301將使之遮光層211反射後向TFT171之斜光充份地減少。因此，能夠抑制TFT的漏光電流Ioff

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（10）

，達成高的ＯＮ／ＯＦＦ電流比。

亦即，該ＴＦＴ１７１，具有形成如圖４（ｂ）所示形狀之閘電極１３１。閘電極１３１係由Ｍｏ－Ｔａ合金所成，包含１４微米的閘寬度Ｌｇ１之閘領域Ｇｓ。再者，除了Ｍｏ－Ｔａ合金之外做爲閘電極１３１的材料可以使用Ｍｏ－Ｗ合金，Ｍｏ－Ｔａ合金，或Ｍｏ－Ｗ合金和鋁（Ａℓ）之疊層膜等。如圖２所示，ＴＦＴ１７１更具有疊層閘絕緣膜１３３，半導體膜１３５，吸電極１４１及源電極１５１。疊層閘絕緣膜１３３，將由在閘電極１３１上以３５００埃的厚度所形成之氧化矽膜（SiO_2），及在該氧化矽膜（SiO_2）上以５００埃的厚度所形成之氮化矽膜（SiN_x）所構成。半導體膜１３５將以在閘絕緣膜１３３的一部份上以３０００埃厚度所形成之無定形的（ａ－Ｓｉ：Ｈ）膜所構成。吸電極１４１及源電極１５１具有鉬（Ｍｏ）和鋁（Ａℓ）的疊層構造，互相分開而設置。吸電極１４１及源電極１５１係分別隔著低電阻半導體膜１３７形成在半導體膜１３５上，電性連接在該半導體膜１３５。各低電阻半導體膜１３７係以５００埃厚度所形成的n^+型之無定形矽（n^+ａ－Ｓｉ：Ｈ）膜所構成，爲了在吸電極１４１及源電極１５１和半導體膜１３５之間得到良好的歐姆接觸而使用。

再者，該ＴＦＴ１７１之通道長Ｌｃ，係如圖４（ａ）所示地根據吸電極１４１和源電極１５１的間隔所決定

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（11）

者，在本實施例將設定爲4微米。同時，ＴＦＴ１７１之通道寬度Ｗｃ將設定爲２３微米。

並且，在本實施例，係從閘電極１３１的輪廓線和吸電極１４１之輪廓線的任意之交點至閘電極１３１的輪廓線和源電極１５１之輪廓線的交點之最短間隔，亦即，在圖４（ａ）及圖４（ｂ）的點ｂ－點ｂ´之間隔及點ｃ－點ｃ´的間隔，將設定爲比閘電極１３１的輪廓線之中與吸電極１４１重複部份和與源電極１５１重複部份的最短間隔，即比點ａ－ａ´之間隔大。

該設定，將由閘電極１３１如圖４（ａ）及圖４（ｂ）所示地，具有比通道長Ｌｃ大的閘寬度Ｌｇ１之閘領域Ｇｓ，和從閘領域Ｇｓ向閘寬度Ｌｇ１方向延長6微米的長度α１而與吸電極１４１重複之吸電極１４１重複的吸極側延長領域ＧＤｓ，和從閘領域Ｇｓ向閘寬度Ｌｇ１方向延長6微米之長α２與源電極１５１重複的源極側延長領域ＧＳｓ，在源極側延長領域ＧＳｓ及吸極延長領域ＧＤｓ分別與源電極１５１及吸電極１４１之重複部份，具有比其重複部份小的閘電極缺口部ＧＤ１及ＧＳ１而能得到。

據此，將能夠不變化通道長Ｌｃ，而只有閘電極１３１的實效性閘寬度Ｌｇ２延長吸極側延長領域ＧＤｓ及源極側延長領域ＧＳｓ之延長長度α１及α２。

在本實施例，係如圖３所示地吸極側延長領域ＧＤｓ及源極側延長領域ＧＳｓ將把在遮光層２１１表面所反射

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（12）

而向半導體膜135的不希望之斜光阻止。據此，本實施例的TFT171能夠比不具有吸極側延長領域GDs及源極側延長領域GSs的習知之TFT把不希望的斜光多遮斷80%。

同時，在本實施例，由於吸極側延長領域GDs及源極側延長領域GSs爲閘電極131的一部份，所以能夠在閘電極131之形成工程形成。如果，爲了得到和領域GDs及GSs相同的遮光機能而在TFT171之下方或上方隔著絕緣膜要形成遮光膜時，該遮光膜將以和閘電極131獨立的形成工程所形成，所以遮光膜之位置將會對TFT171以一定的誤差範圍偏位。遮光膜之尺寸設定成吸收該偏位的邊緣份變大時，將會招致降低顯示裝置之開口率的結果。但是，由於在本實施例將不需要考慮遮光膜的偏位，故能確保顯示裝置之高開口率。並且，在本實施例，係如上述的遮光膜在TFT171之下方或上方隔著絕緣膜形成時不同，由於能夠忽視對不希望的電容或電位之影響，故在顯示動作將不會產生任何障害。

可是，從圖2及圖3可以瞭解，如果增大包含各延長領域GDs及GSs的實效性閘寬度Lg2時，能夠遮斷更多之不希望的斜光。然而，將成爲降低顯示裝置301之開口率的原因，所以增大包含各延長領域GDs及GSs之實效性閘寬度Lg2將受到限制。

根據本發明者等的實驗，判明實效性閘寬度Lg2爲20微米以上，特別理想爲26微米以上時，將能得到不

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（13）

希望的斜光之遮斷效果。因此，在本實施例，係考慮開口率而將實效性閘寬度Ｌｇ２設定爲２６微米。再者，假設從形成閘電極１３１的玻璃基板１００表面至遮光層２１１表面之間隔爲ｄ微米時，做爲包含延長領域ＧＳｓ及ＧＤｓ的實效性閘寬度Ｌｇ２，也可以形成爲３ｄ以上，以４ｄ以上爲理想。同時，在將遮光層２１１設在陣列基板２０１側時等，只要以在對向基板２０１側光反射最大之層做爲基準即可。

更特徵性者，係閘電極１３１的源極側延長領域ＧＳｓ及吸極側延長領域ＧＤｓ分別在與源電極１５１及吸電極１４１之重複部份，具有比其重複部份小的閘電極缺口部ＧＤ１及ＧＳ１者。據此，即使包含各延長領域ＧＤｓ及ＧＳｓ之實效性閘寬度Ｌｇ２增大時，將能防止在ＴＦＴ１７１必然會形成的閘，源極間寄生電容Ｃｇｓ之增大，而能夠將像素電極１８１的電位變動抑制爲小。

圖５，顯示驅動該有源矩陣型液晶顯示裝置３０１之信號的波形。在各掃描線１１１（Ｙｊ），將依次供給閘脈波（ＶＹｊ：ｊ＝１，２，……，ｎ），連接在輸入閘脈波（ＶＹｊ）之掃描線１１１（Ｙｊ）的ＴＦＴ１７１將會在所定期間閉合。同時，在信號線１２１（Ｘｉ），將會供給像信號（ＶＸｉ：１＝１，２，……，ｍ）。

據此，連接在掃描線１１１（Ｙｊ）和信號線１２１（Ｘｉ）的ＴＦＴ１７１將變成ＯＮ，像信號（ＶＸｉ）將會寫入到對應該ＴＦＴ１７１之ＯＮ期間的像素電極

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（14）

１８１（Ｘｉ，Ｙｊ）。像素電極１８１（Ｘｉ，Ｙｊ）之電位Ｖ（Ｘｉ，Ｙｊ）將會保持例如１場期間（１Ｆ）。

由該圖可知，ＴＦＴ１７１爲Ｎ通道時，隨著閘脈波（ＶＹｊ）的升起，像素電極電位Ｖ（Ｘｉ，Ｙｊ）係分別向負側降低△Ｖｐ電位。然後，該電位降低△Ｖｐ係如以下式所示，大部份係根據掃描線１１１（Ｙｊ）及閘電極１３１和像素電極１８１及源電極１４１之間的閘極，源極間寄生電容Ｃｇｓ。

△Ｖｐ＝△ＶＸｉ×Ｃｇｓ／（Ｃｌｃ＋Ｃｓ＋Ｃｇｓ）

然而，根據本實施例時，由於閘電極１３１和源電極１５１之間的閘極，源極間寄生電容Ｃｇｓ比習知者在實質上不會變化，所以不會有附隨電位降低△Ｖｐ之閃爍發生。

如以上所述，根據本實施例的有源矩陣型液晶顯示裝置３０１時，由於不改變ＴＦＴ１７１之通道長Ｌｃ而增大做爲斜光的射入阻止層機能之閘電極１３１的實效性閘寬度Ｌｇ２，將能一面維持和習知者同樣高之ＯＮ電流Ｉｏｎ，而大量減低漏光電流Ｉｏｆｆ，達成高的ＯＮ／ＯＦＦ電流比。根據本實施例時，和不具有閘電極１３１之源側延長領域ＧＳｓ及吸極側延長領域ＧＤｓ而具有相同的通道長Ｌｃ和通道長Ｗｃ之習知的ＴＦＴ比較時，能夠把ＴＦＴ１７１之ＯＮ／ＯＦＦ電流比略增大２倍。

同時，根據本實施例時，雖將閘電極１３１的實效性

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（15）

閘寬度Ｌｇ２增大，但是，由於把ＴＦＴ１３１之閘極、源極寄生電容Ｃｇｓ抑制爲小，所以像素電極１８１的電位降低△Ｖｐ也不會增大。

更且，由於增大實效性閘寬度Ｌｇ２，而能使掃描線１１１（Ｙｊ）及閘電極１３１之時常數成爲比習知者小。在具有長的配線長度之大型有源矩陣型液晶顯示裝置，此點將會消除由閘脈波（ＶＹｊ）的延遲之實效性閘脈波寬度的減少，使像信號（ＶＸｉ）之寫入能夠進行更長時間。

可是，在本實施例的有源矩陣型液晶顯示裝置３０１，爲了把ＴＦＴ１７１之通道和掃描線１１１（Ｙｉ）設定成平行，所以閘電極１３１.全部由從掃描線１１１（Ｙｊ）的幹部延出之部份所構成。但是，該ＴＦＴ１７１的構成，在把ＴＦＴ１７１之通道和掃描線１１１（Ｙｊ）設定成直角時將能如圖６所示地變更。此時，該閘電極１３１的閘極領域Ｇｓ將以掃描線１１１（Ｙｊ）之幹部所構成，源極側延長領域ＧＳｓ及吸極側延長領域ＧＤｓ將以從掃描線１１１（Ｙｊ）的幹部伸出之部份所構成。在圖６，係把和上述實施例相同的部份以相同記號表示。

圖６所示之構造，例如以２５０×９０μｍ²的像素節距對比時，能夠比上述實施例之構造把液晶顯示裝置３０１的開口率提高５點。在本說明書，〝點〞將做爲開口率（％）之差使用。

同時，在上述實施例，係把各像素電極１８１連接在

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（16）

單獨的ＴＦＴ１７１，但是，也可以如圖７所示，連接在形成電性地並聯之２個ＴＦＴ１７１ａ及１７１ｂ。圖７所示的構造，係例如源電極１５１ａ及１５１ｂ和吸電極１４１之圖型向沿掃描線１１１的方向偏移而形成時，將能夠抵銷在ＴＦＴ１７１ａ及１７１ｂ間產生的通道長Ｌｃ之差。因此，能夠補償製造條件的參差。

以下，參照圖面說明有關本發明之第２實施例的有源矩陣型液晶顯示裝置６０１。

圖８（ａ）係顯示有關該有源矩陣型液晶顯示裝置６０１的一部份之概略性平面構造，圖８（ｂ）係顯示圖８（ａ）的沿Ａ－Ａ´線之概略性截面構造。圖９（ａ）係顯示在圖８（ａ）及圖８（ｂ）所示的ＴＦＴ４７１之平面構造，圖９（ｂ）係顯示圖９（ａ）的沿Ａ－Ａ´線之ＴＦＴ４７１的截面構造，圖９（ｃ）係顯示圖９（ａ）之沿Ｂ－Ｂ´線的ＴＦＴ４７１之截面構造，圖９（ｄ）係顯示在圖９（ａ）～圖９（ｃ）所示的閘電極４３１之詳細的平面構造，圖９（ｅ）係顯示在圖９（ａ）～圖９（ｃ）所示之通道保護膜４３９的詳細之平面構造。

圖８（ａ）及圖８（ｂ）所示的液晶顯示裝置６０１，具有多數之像素電極４８１之矩陣陣列及分別連接在此等像素電極４８１的多數之ＴＦＴ４７１設在玻璃基板４００上的陣列基板４０１，和由ＩＴＯ（Indium Tin Oxide）所成之對向電極５３１設在玻璃基板５００上的對向基板５０１，和由向列液晶組成物所成之液晶層

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（17）

611。陣列基板401及對向基板501，和由向列液晶組成物所成之液晶層611。陣列基板401及對向基板501將使分別形成在此等的表面上之配向膜621，631做爲內側以5微米的間隔相對，而液晶層611將保持在此等陣列基板401及對向基板501之間。

陣列基板401，具有沿著像素電極481的行及列形成在玻璃基板400上之n條的掃描線411（Yj：j＝j＝1，2，……，n）及m條之信號線421（Xi：i＝1，2，……m）。TFT471將配置在掃描線411及信號線421的各交點附近，具有12微米之通道長Lc及23微米的通道寬Wc。閘電極431係和掃描線411一體形成，吸電極441係和信號線421一體形成，而源電極451係接觸在像素電極481形成。

關於該掃描線471詳述時，閘電極431係由Mo－Ta合金所成，如圖9（d）所示，具有比通道長Lc大的14微米之閘寬度Lg1的閘極領域Gs，和從閘領域Gs向與閘極寬度Lg1略平行方向延長6微米長度α1而與吸電極441重複之吸極側延長領域GDs，和從閘極領域Gs向與閘極寬度Lg1略平行方向延長6微米長度α2而與源電極451重複的源極側延長領域GSs。

TFT471，更具有疊層閘極絕緣膜433，半導體膜435，通道保護膜439，吸電極441及源電極

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（18）

451。疊層閘極絕緣膜433係由圖9（b）及圖9（c）所示的閘電極431上以3500埃之厚度形成的氧化矽膜（SiO_2），和在該氧化矽膜（SiO_2）上以500埃厚度形成之氮化矽膜（SiN_x）構成。半導體膜435係由在閘極絕緣膜433上以300埃的厚度形成之無定形矽（a－Si：H）膜構成。通道保護膜439係在該半導體膜435上以2000埃厚度形成的氮化矽膜（SiN_x）構成，而決定TFT471的通道長Lc。吸電極441及源電極451具有鉬（Mo）和鋁（Aℓ）之疊層構造，互相分開而設置。吸電極441及源電極451，將分別隔著低電阻半導體薄膜437形成在通道保護膜439及半導體膜435上，電性連接在半導體膜435。各低電阻半導體薄膜437係以500埃的厚度所形成之n^+型的無定形矽（n^+a－Si：H）膜構成，爲了在吸電極441及源電極451和半導體膜435之間得到良好的歐姆接觸而使用。

同時，該陣列基板401，雖未圖示但是具有和掃描線411相同材料所成的補助電容線。該補助電容線係隔著將氧化矽膜（SiO_2）及氮化矽膜（SiN_x）疊層所得之疊層閘極絕緣膜433形成在像素電極481上，補助電容Cs將構成在補助電容線及像素電極481之間。

對向基板501，具有在圖8（b）所示的玻璃基板500上所形成之格子狀的遮光層511。對向基板

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（19）

531將隔著絕緣膜521形成在遮光層511上。遮光層511係由鉻（Cr）所成，將把設在陣列基板401側的多數像素電極481周圍，亦即，從TFT471，信號線121及掃描線411之形成領域的漏光予以遮光。

有源矩陣型液晶顯示裝置601並且具有著被在和液晶層611相反側的基板400及500之表面上的偏光板651及641。此等偏光板651及641之方向將設定成偏光軸會互相正交。

在TFT471的閘電極431，係如圖9（a）及圖9（d）所示，閘領域Gs具有比通道長Lc大之閘寬度Lg1，吸極側延長領域GDs從閘領域Gs向和閘寬度Lg1略平行方向設成延長6微米的延長寬度α1而和吸電極441重複，源極側延長領域GSs從閘領域Gs向和閘寬度Lg1略平行方向設成延長6微米的延長長度α2而和源電極451重複。

通道保護膜439，係如圖9（a）及圖9（e）所示，在半導體膜435所疊層的領域形成比閘電極431之輪廓線小。並且，從通道保護膜439的輪廓線和吸電極441之輪廓線的任意交點至通道保護膜439之輪廓線和源電極451的輪廓線之交點的最短間隔，亦即點b～點b´之間隔及點c～點c´的間隔，將設定爲比通道保護膜439之輪廓線中與吸電極451重複部份和與源電極441重複部份的最短間隔，亦即比點a～點a´之

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（20）

間隔大。

該設定，將由具有通道保護膜439決定TFT471的通道長Lc之通道長決定領域Is，和至少從通道長決定領域Is向與通道長略平行方向延長長度β1而與吸電極441重複的吸極側延長領域IDs，和從通道決定領域Is向與通道長略平行方向延長長度β2而與源電極451之一部份重複的源極側延長領域，並且，延長領域IDs及ISs分別具有比吸電極441及源電極451小的通道保護膜缺口部ID1及IS1而能夠得到。

據此，將能不變化通道長Lc，只有閘電極431之實效性閘寬度Lg2使延長領域GDs及GSs的延長寬度α1及α2延長，和第1實施例一樣地設定成26微米。

在第2實施例的TFT471，由於源電極451，吸電極441，閘電極431之吸極側延長領域GDs及源極側延長領域GSs將會阻止在逆光或外光等的照明下射入而向半導體膜435之斜光，故將和第1實施例一樣地比不具有吸極側延長領域GDs及源極側延長領域GSs的習知TFT能夠把不希望之斜光多遮斷80%。

同時，通道保護膜439，在和半導體膜435疊層的領域由於形成比閘電極431之輪廓線小，所以漏光電流Ioff將不會隨著對半導體膜435的光照射之光載波的激起而增大。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（21）

本發明者等，從專心研究之結果所得的下述理由而開發了將漏光電流Ioff比習知者抑制成非常低之能夠達成優異的ＯＮ／ＯＦＦ電流比之ＴＦＴ４７１。

在此，說明漏光電流Ioff在ＴＦＴ發生的原因。圖１０（ａ）係顯示一般的ＴＦＴ４７１´之概略性平面構造，圖１０（ｂ）係顯示圖１０（ａ）的沿Ａ－Ａ´線之ＴＦＴ４７１´的概略性截面構造。在圖１０（ａ），通道領域以／線表示，而旁通道領域以＼線表示。在ＴＦＴ４７１´，漏光電流Ioff與其是在通道領域的等於通道長Ｌｃ長度之路徑Ｐｃ流不如是在旁通道領域的等於旁通道長度Ｌｓｃ長度之路徑Ｐｓｃ流。

亦即，射入到旁通領域的光之光量，比射入到由閘電極４３１´，源電極４５１´或吸電極４４１´所遮光的通道領域之光的光量多，將成爲使比通道領域大之漏光電流Ioff流到側通道領域的原因。

同時，在該旁通道領域，雖然也依靠源電極４５１´及吸電極４４１´之形狀，但是通常會產生比通道領域的電場强度。此將助長漏光電流Ioff之增大。

並且，ＴＦＴ４７１´，具有源電極４５１´及吸電極４４１´將形成在半導體膜４３５´及通道保護膜４３９´上的構造。如圖１０（ｂ）所示，由於源電極４５１´及吸電極４４１´係沿著通道長Ｌｃ方向分別有所定的重複長度Ｏｄ及Ｏｓ重複在通道領域，所以，即使在通道領域發生載波，在由源電極４５１´及吸電極

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（22）

441′所遮光之領域幾乎所有載波將會消滅，而不會做爲漏光電流Ioff流動。對此，由於旁通道領域將不會重複在源電極451′及吸電極441′，故在此發生的載波將會做爲漏光電流Ioff而流動。

在上述之TFT471′，漏光電流Ioff將比通道領域容易受旁通道領域的影響。

對此在本實施例之TFT471，漏光電流Ioff的路徑Psc之長度（亦即在圖9（b）所示的旁通道領域之旁通道長度Lsc）係比漏光電流Ioff的路徑Pc之長度（亦即在圖9（c）所示的通道領域之通道長度Lc）構成通道保護膜439的延長長度$\beta 1$和延長長度$\beta 2$之和較長，據此將使漏光電流Ioff做爲整體減低。

並且，TFT471，具有源電極451及吸電極441將形成在半導體膜435及通道保護膜439上的構造。如圖9（c）所示，源電極451及吸電極441將沿著通道長Lc方向有3微米之重複長度Od及Os分別重複在通道領域。因此，即使在通道領域發生載波，將會防止做爲漏光電流Ioff流動。再者，爲了完全阻止通道領域內的路徑Pc之漏光電流Ioff，必須考慮載波的移動度等而把重複長度Od及Os中之任何一方設定3微米以上。但是，即使該值未滿3微米如果爲1微米以上，就能得到減低漏光電流Ioff的效果。

根據第2實施例之TFT471時，將會有效地阻止不希望的斜光射入到半導體膜435，同時將根據使之難

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（23）

以由射入光激起載波的特有構造而能夠根本地減低漏光電流Ｉoff。把上述之ＴＦＴ４７１在有源矩陣型液晶顯示裝置６０１使用時，和使用關於通道長Ｌｃ及通道寬度Ｗｃ與該ＴＦＴ相同的習知之ＴＦＴ時比較，能夠使ＯＮ／ＯＦＦ電流比增大３３０％。據此，在本實施例的有源矩陣型液晶顯示裝置６０１，在顯示畫面整體得到均勻之顯示畫像。

可是，本實施例的ＴＦＴ４７１，也可以如圖１１所示地構成閘電極４３１之吸側延長領域ＧＤｓ及源極側延長領域ＧＳｓ分別具有缺口部ＧＤ１及ＧＳ１。此構成，將會減低ＴＦＴ４７１的閘極，源極間寄生電容Ｃｇｓ。因此，將能夠防止ＴＦＴ４７１從ＯＮ狀態剛轉換成ＯＦＦ狀態後發生的像素電極４８１之電位降低。同時，也能夠使閘電極４３１及掃描線４２１的時常數降低。此點，特別在具有長的配線長度之大型液晶顯示裝置有效。

同時，根據以閘電極４３１做爲光罩的背面曝光把通道保護膜４３９圖型化時，能夠如圖１１所示地把閘電極４３１之輪廓線和通道保護膜的輪廓線設定在略相等之位置。此點，將能夠更幫助減低ＴＦＴ４７１的閘極・源極間寄生電容Ｃｇｓ，和閘極，吸極間寄生電容Ｃｇｄ，同時，在從大型的玻璃基板形成多數之陣列基板時，也能消除在每次各陣列基板進行的曝光處理所發生之光罩偏移（投射參差）。

並且，在本實施例，通道保護膜４３９將配置在低電

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（24）

阻半導體薄膜437和半導體膜435之間，以和低電阻半導體薄膜437不同的材料所構成。因此，蝕刻處理在爲了將低電阻半導體薄膜437圖型化而進行時，能夠利用通道保護膜439和低電阻半導體薄膜437之蝕刻率的差異，在使半導體膜435部份地去除之前結束該蝕刻處理。因此，將不需要考慮由蝕刻的去除量而把半導體膜435形成爲厚，半導體膜435之厚度將能設定成300埃的非常薄之值。由於半導體膜435如此地薄膜化，更能夠減低漏光電流Ioff。再者，愈減少半導體膜435的厚度將能夠愈減低漏光電流Ioff。但是，考慮到確保ON電流Ion同時抑制膜厚和膜特性之參差時，半導體膜435的厚度將需要在100埃～500埃之範圍，以在100埃～300埃的範圍爲更理想。

以下，參照圖12及圖13說明有關本發明的第3實施例之有源矩陣型液晶顯示裝置1101。

由於該液晶顯示裝置1101在基本性構造和上述各實施例相同，所以將省略很多重複的說明。液晶顯示裝置1101具有多數之像素電極981的矩陣及分別連接在此等像素電極981之多數的TFT971設在玻璃基板900上之陣列基板901。陣列基板901具有在玻璃基板900上沿多數的像素電極981之行及列形成的掃描線911和信號線921。TFT971將配置在掃描線911及信號線921之各交點附近。在該TFT971，閘電極係以掃描線911的幹部構成，而吸電極

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（25）

941係和信號線921一體形成，源電極951係接觸在像素電極形成。

雖未圖示，但是液晶顯示裝置1101更具有ITO（Indium Tin Oxide）所成的對向電極設在玻璃基板上之對向基板，和由向列液晶組成物所成的液晶層。陣列基板901及對向基板將使在此等之表面上分別形成的配向膜做內側而相對面，液晶層將保持在此等陣列基板401及對向基板之間。對向基板，具有形成在玻璃基板上的格子狀之遮光層1011。對向電極將隔著絕緣膜形成在遮光層1011上。遮光層1011係由鉻（Cr）所成，將把設在陣列基板9011側的多數之像素電極981周圍，亦即從TFT971，信號線921及掃描線911的形成領域之漏光予以遮光。

有源矩陣型液晶顯示裝置1101更在和液晶層相反側具有著被在各玻璃基板的偏光板。

各掃描線911，係由鉬（Mo）和鋁（Aℓ）的疊層構造所成，如圖12及圖13（a）所示，做爲閘電極作用之閘領域Gs係以14微米的閘寬度Lg1所形成。各掃描線911，具有從閘領域Gs沿通道長Lc方向向吸電極941側延長6微米之延長長度α1和吸電極941重複的吸極側延長領域GDs。該吸極側延長領域GDs在與吸電極941之重複領域，具有比吸電極941小的閘電極缺口部GD1。

在此，使TFT971之做爲閘電極機能的領域附近

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（ 26）

之掃描線寬度Ｌｇ２會成爲２０微米地把吸極側延長領域ＧＤｓ的延長長度α１做爲６微米，係和上述實施例一樣，因爲做爲閘電極機能的領域附近之掃描線寬度Ｌｇ２爲２０微米以上時，能夠遮斷不希望的斜光，同時能把開口率設定成高之故。

當然，在本實施例，也可以和上述實施例一樣地把做爲閘電極機能的領域附近之掃描線寬度Ｌｇ２設定爲２６微米，再者，如果要更考慮遮斷斜光時，由於在本實施例的有源矩陣型液晶顯示裝置９０１之對向基板側表面光反射主要係由遮光層１０１１表面，假設從遮光層１０１１表面至形成掃描線９１１的玻璃基板９００表面之間隔爲ｄ微米時，可以做爲３ｄ微米以上，更理想者也可以做爲４ｄ微米以上。再者，遮光層１０１１設在陣列基板９０１側時，以在對向基板側光反射最大之層做爲基準即可。

閘極絕緣膜９３３（參照圖１４），係在如此的閘領域Ｇｓ及源極側延長領域ＧＤｓ上以３５００埃厚度所形成之氧化矽膜（SiO_2）及在該氧化矽膜（SiO_2）上以５００埃厚度所形成的氮化矽膜（SiN_x）所構成。半導體膜９３５係由在閘極絕緣膜９３３上以３００埃厚度形成之無定形矽（ａ－Ｓｉ：Ｈ）膜所構成。通道保護膜９３９係由在該半導體膜９３５上以２０００埃的厚度形成的氮化矽（SiN_x）膜所構成。

通道保護膜９３９係決定ＴＦＴ９７１之通道長度

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（27）

Ｌｃ者，如圖１２及圖１３（ｂ）所示，配置在半導體膜９３５上使通道長度Ｌｃ會成爲１２微米，在疊層在半導體膜９３５的領域將成爲沿閘領域Ｇｓ的輪廓線之形狀。

亦即，該通道保護膜９３９，具有決定ＴＦＴ９７１的通道長度Ｌｃ之通道長度決定領域Ｉｓ，和從通道長度決定領域Ｉｓ向與通道長度Ｌｃ略平行方向延長$\beta 1$（$\beta 1$在實質上等於$\alpha 1$。）長度與吸電極９４１的一部份重複之吸極側延長領域ＩＤｓ，並且，吸極側延長領域ＩＤｓ在與吸電極９４１的重複領域具有比吸電極９４１小之缺口部ＩＤ１。

和電性連接在半導體膜９３５的信號線一體之吸電極９４１及電性連接在像素電極９８１的源電極９５１係互相分開而配置。在半導體膜９３５和吸電極９４１及源電極９５１之間，爲了分別得到良好的歐姆接觸將設置低電阻半導體薄膜９３７（參照圖１４）。此等低電阻半導體薄膜９３７將以５００埃之厚度所形成的n^+型無定形矽（n^+ａ－Ｓｉ：Ｈ）膜所構成。

如以上所述，在本實施例之ＴＦＴ９７１，由於實效性的閘寬度Ｌｇ２等於閘領域Ｇｓ之閘寬度Ｌｇ１與延長長度$\alpha 1$的和，故與不具有吸極側延長領域ＩＤｓ之ＴＦＴ比較，能夠多減少射入到ＴＦＴ的不希望之斜光達６０％。

同時，將根據通道保護膜９３９的特有構成，ＴＦＴ９７１之旁通道長度Ｌｓｃ將比ＴＦＴ９７１的通道長度、

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（28）

Ｌｃ通道保護膜９３９之吸極側延長領域ＩＤｓ將形成延長長度β１。因此，能夠把對漏光電流Ｉoff影響大的旁通道領域之路徑Ｐｓｃ設定爲長。並且，由於源電極９５１及吸電極９４１在通道保護膜９３９上分別以３μｍ的重複長度配置，即使在通道領域發生載波時也將不會變成漏光電流Ｉoff。

從以上之理由，在本實施例的有源矩陣型液晶顯示裝置９０１，比使用掃描線９１１不具有吸極側延長領域ＧＤｓ及缺口部ＧＤ１，並且，通道保護膜９３９不具有吸極側延長領域ＩＤｓ及缺口部ＩＤ１的ＴＦＴ之有源矩陣型液晶顯示裝置，能夠充份減低ＴＦＴ９７１的漏光電流Ｉoff。更且，在該有源矩陣型液晶顯示裝置９０１，和其特有之構成相輔相成，而能夠使ＴＦＴ９７１的ＯＮ／ＯＦＦ電流比提高１５０％。

同時，由於在掃描線９１１之吸極側延長領域ＧＤｓ形成有缺口部ＧＤ１，故將減低掃描線９１１的時常數。此點能夠防止閘脈波之波形的畸變，充份延長ＴＦＴ９７１之ＯＮ期間。因此，能夠得到更良好的顯示畫像。

並且，在本實施例，係如圖１２所示，源電極９５１之電極寬度Ｓｗ係形成和掃描線９１１的缺口部ＧＤｓ及通道保護膜９３９之缺口部ＩＤｓ之通道長Ｌｃ方向略正交方向的寬度Ｇｌｗ及Ｉｌｗ略相等，吸電極９４１之電極寬度Ｄｗ將形成比源電極９５１的電極寬度Ｓｗ大。此點，將使之在掃描線９１１及通道保護膜９３９分別設置

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（29）

缺口部ＧＤｓ及ＩＤｓ時也不會降低ＯＮ電流Ｉon。

以下，參照圖１４說明第３實施例的有源矩陣型液晶顯示裝置１１０１之一製造方法。

首先，如圖１４（ａ）所示，在玻璃基板９００上使Ｍｏ－Ｔａ合金堆積３０００埃厚度，根據形成圖案，而形成多數條的掃描線９１１。再者，雖未圖示，但在形成掃描線９１１之同時將形成和掃描線９１１略平行地配置的補助電容線。

該掃描線９１１將以配線寬度１４微米形成，閘領域Ｇｓ將如圖１３（ａ）所示地形成具有缺口部ＧＤ１之具有６微米的吸極側延長領域ＧＤｓ之形狀圖型。

而且，做爲閘極絕緣膜９３３把氧化矽（SiO_2）膜及氮化矽（SiN_x）膜使之分別成爲３０００埃，５００埃地予以堆積，並且將３００埃厚度的無定形矽（ａ－Ｓｉ：Ｈ）膜９３４，和２０００埃厚度之氮化矽（SiN_x）膜９３８膜９３８上塗敷抗蝕劑，以掃描線９１１做爲光罩予以背面曝光形成圖案，如圖１４（ｂ）及圖１３（ａ）所示，將在掃描線９１１自我整合，而得到具有吸極側延長領域ＩＤｓ及缺口部ＩＤ１之通道保護膜９３９。

然後，如圖１４（ｃ）所示，根據ＣＶＤ法使之在該通道保護膜９３９上堆積５００埃厚度的

n^+ ａ－Ｓｉ：Ｈ膜。

此後，如圖１４（ｄ）所示，把信號線９２１及通道

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（30）

保護膜９３９下的領域以外之領域的無定形矽膜９３４及ｎ＋ａ－Ｓｉ：Ｈ膜９３６去除，形成半導體膜９３５及島狀之ｎ＋ａ－Ｓｉ：Ｈ膜，並且使ＩＴＯ膜堆積形成所定形狀的圖型而形成像素電極９８１。

其後，如圖１４（ｅ）所示，由於使鉬（Ｍｏ）和鋁（Ａℓ）分別以５００埃之厚度及３０００埃的厚度堆積，而形成將成爲信號線９２１（參照圖１２），源電極９５１及吸電極９４１之疊層膜９６１。

然後，如圖１４（ｆ）所示地，將島狀的ｎ＋ａ－Ｓｉ：Ｈ膜９３６及疊層膜９６１形成圖型，而形成低電阻半導體膜９３７，源電極９５１，吸電極９４１及和吸電極９４１一體的信號線９２１（參照圖１２）。

其後，以通常之方法依次形成未圖示的保護膜，配向膜做爲陣列基板。然後，把對向基板和陣列基板，使玻璃基板間隔會成爲５．１微米地使之隔著間隔物對向，除了液晶注入孔把外圍以密封劑予以密封後，從液晶注入孔將液晶組成物注入到內部，把液晶注入孔密封。

然後，將偏光板適當地配置，而完成本實施例之有源矩陣型液晶顯示裝置９０１。

如上述地形成有源矩陣型液晶顯示裝置９０１時，由於通道保護膜９３９已和掃描自我整合地形成，所以ＴＦＴ９７１的閘極・源極間寄生電容Ｃｇｓ和源極・吸極間寄生電容Ｃｇｄ將不會增大。同時，由於通道保護膜

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（31）

939在n⁻a－Si：H膜936之形成圖型時保護半導體膜935，故能把半導體膜935形成充份的薄膜，據此能充份減低漏光電流Ioff。

雖然在上述實施例，係爲了在半導體膜和電極之間得到歐姆接觸，而使之在半導體膜和電極之間介在低電阻半導體膜，但是，也可以將通道保護膜做爲光罩而實施離子注入等處理，在半導體膜中形成低電阻半導體領域。

可是，在上述任何實施例，做爲半導體膜係以使用無定形矽（a－Si：H）膜的情況爲例而說明，但是，做爲半導體膜當然也可以爲多結晶矽（p－Si），Cd－Se等之化合物半導體膜等。

同時，在上述的實施例，係做爲液晶層以向列液晶組成物所成之情形爲例而說明，但是，此外當然也可以做爲液晶層使用高分子樹脂和液晶材料的混合物所成之液晶層的高分子分散型液晶（PD－LC）。特別係，在使用高分子分散型液（PD－LC）之有源矩陣型液晶顯示裝置，因有在液晶層被散亂而射入到TFT的光存在，故會增大漏光電流Ioff。但是，根據本發明時，即使在使用高分子分散型液晶（PD－LC）之有源矩陣型液晶顯示裝置，也能使漏光電流Ioff充份地減低，據此能夠得到優異的顯示畫像。

〔發明之效果〕

根據本發明時，能夠把薄膜電晶體漏光電流Ioff抑

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（32）

制為小，據此能夠達成更高之ＯＮ／ＯＦＦ電流比。

然後，特到在使用如此的ＴＦＴ所成之有源矩陣型液晶顯示裝置，將能夠確保優異的顯示畫像。

圖面之簡單說明

〔圖１〕

係將有關本發明的有源矩陣型液晶顯示裝置之一部份構造概略地顯示的平面圖。

〔圖２〕

係將沿圖１所示Ａ－Ａ´線之截面構造概略地顯示的截面圖。

〔圖３〕

係將沿圖１所示Ｂ－Ｂ´線之截面構造概略地顯示的截面圖。

〔圖４〕

係為了說明設在圖１所示之有源矩陣型液晶顯示裝置的ＴＦＴ者，

同圖（ａ）係將ＴＦＴ之構造概略地顯示的平面圖，

同圖（ｂ）係將ＴＦＴ之閘電極的構造概略地顯示之平面圖，

〔圖５〕

係顯示驅動圖１所示的有源矩陣型液晶顯示裝置之信號的波形之圖。

〔圖６〕

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（33）

係將圖1所示的有源矩陣型液晶顯示裝置之一變形例的構造概略地顯示之平面圖。

〔圖7〕

係將圖1所示的有源矩陣型液晶顯示裝置之其他變形例的主要部份概略地顯示之平面圖。

〔圖8〕

係爲了說明有關本發明的第2實施例之有源矩陣型液晶顯示裝置用者，

同圖（a）係將有源矩陣型液晶顯示裝置的一部份構造概略地顯示之平面圖，

同圖（b）係將沿同圖（a）所示A－A´線的截面構造概略地顯示之截面圖，

〔圖9〕

係爲了說明在圖8所示的有源矩陣型液晶顯示裝置之ＴＦＴ者，

同圖（a）爲將ＴＦＴ的構造概略地顯示之平面圖，

同圖（b）爲將沿同圖（a）所示A－A´線的截面構造概略地顯示之截面圖，

同圖（c）爲將沿同圖（a）所示B－B´線的截面構造概略地顯示之截面圖，

同圖（d）爲將ＴＦＴ的閘電極之構造概略地顯示的平面圖，

同圖（e）爲將通道保護膜之構造概略地顯示的、

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（34）

平面圖。

〔圖10〕

係爲了說明漏光電流Ioff者，

同圖（a）爲將一般性TFT之構造概略地顯示的平面圖，

同圖（b）爲將沿同圖（a）所示A－A´線之截面構造概略地顯示的截面圖。

〔圖11〕

係顯示圖8所示TFT之一變形例的平面圖。

〔圖12〕

係將有關本發明之第3實施例的有源矩陣型液晶顯示裝置之一部份構造概略地顯示的平面圖。

〔圖13〕

係爲了說明圖12所示之TFT者，

同圖（a）爲將掃描線的構造概略地顯示之平面圖，

同圖（b）爲將通道保護膜的構造概略地顯示之平面圖。

〔圖14〕

係顯示圖12所示的有源矩陣型液晶顯示裝置之製造工程的圖。

〔記號之說明〕

101，401，901……陣列基板，

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（35）

171，471，971……TFT，

181，481，981……像素電極，

201，501……對向基板，

211，511，1011……遮光膜，

301，601，1011……有源矩陣型液晶顯示裝置。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

A5
B5

四、中文發明摘要（發明之名稱：　　）

薄膜電晶體及使用此之顯示裝置

本發明，係有關薄膜電晶體（以下，簡稱爲ＴＦＴ。）及使用此之有源矩陣型液晶顯示裝置等之顯示裝置。

其目的，係將漏光電流Ｉoff充份地抑制，據此達成高的ＯＮ／ＯＦＦ電流比。

係在薄膜電晶體１７１，構成從閘電極１３１之輪廓線和吸電極１４１的輪廓線之任意交點至閘電極１３１的輪廓線和源電極１５１之輪廓線的交點之最短間隔中至少１個間隔，比閘電極１３１的輪廓線之中和吸電極１４１重疊部份與源電極１５１重疊部份的最短間隔爲大。

英文發明摘要（發明之名稱：　　）

（請先閱讀背面之注意事項再填寫本頁各欄）

裝　訂　線

經濟部中央標準局員工消費合作社印製

六、申請專利範圍

1．一種薄膜電晶體，主要係，在具有配置在絕緣性基板上的閘電極，在前述閘電極上至少有隔著閘極絕緣膜及半導體膜疊層的源電極及吸電極之薄膜電晶體，其特徵爲，

從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述源電極的輪廓線之交點的最短間隔中至少1個間隔，比前述閘電極之輪廓線中與前述吸電極重複部份和與前述源電極重複部份之最短間隔大者。

2．如申請專利範圍第1項所述之薄膜電晶體，其中，前述半導體膜爲矽化物半導體膜者。

3．如申請專利範圍第2項所述之薄膜電晶體，其中，前述矽化物半導體膜的膜厚度爲100埃以上，500埃以下者。

4．如申請專利範圍第1項所述之薄膜電晶體，其中，在前述半導體膜上配置有決定前述薄膜電晶體的通道長度之通道保護膜者。

5．如申請專利範圍第4項所述之薄膜電晶體，其中，前述通道保護膜，係在前述閘電極和前述源電極及前述吸電極的重複領域與前述閘電極之輪廓線略相等或較小者。

6．如申請專利範圍第5項所述之薄膜電晶體，其中，前述通道保護膜，將和前述閘電極自我整合地形成者。

7．如申請專利範圍第1項所述之薄膜電晶體，其中

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部中央標準局員工消費合作社印製

六、申請專利範圍

，從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述吸電極的輪廓線之交點的最短間隔爲２０微米以上者。

８．如申請專利範圍第７項所述之薄膜電晶體，其中，從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述吸電極的輪廓線之交點的最短間隔爲２６微米以上者。

９．一種薄膜電晶體，主要係，在具有配置在絕緣性基板上的閘電極，在前述閘電極上至少隔著閘絕緣膜及半導體膜疊層之源電極及吸電極而形成所定的通道長所成之薄膜電晶體，其特徵爲，

前述閘電極，係具有在和前述通道長略平行方向比前述通道長度更長的閘長度之閘領域。

和至少從前述閘領域向與前述閘長略平行方向延長，一部份重複在前述吸電極的吸極側延長領域，和從前述閘領域向與前述閘長略平行方向延長，一部份重複在前述源電極的源極側延長領域所選擇之任何一方者。

１０．一種顯示裝置，主要係，在具有配置在第１絕緣性基板上的掃描線及信號線，和經由薄膜電晶體連接在前述掃描線及前述信號線的像素電極之第１電極基板，

和在第２絕緣性基板上具有對向電極之第２電極基板，

和保持在前述第１電極基板與前述第２電極基板之間的光調變層之顯示裝置，其特徵爲，

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

六、申請專利範圍

前述薄膜電晶體，係具有在電性連接在前述掃描線的閘電極上隔著閘絕緣膜配置之半導體膜，將該半導體膜和前述信號線電性連接的吸電極，把前述半導體膜和前述像素電極電性連接之源電極，

從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述源電極的輪廓線之交點的最短間隔中至少1個間隔，係比前述閘電極的輪廓線之中與前述吸電極重複部份和與前述源電極重複部份的最短間隔大者。

11．如申請專利範圍第10項所述之顯示裝置，其中，前述光調變層係以液晶材料做爲主體者。

12．一種薄膜電晶體，主要係，在具有配置在絕緣性基板上的閘電極，在前述閘電極上隔著閘絕緣膜配置之半導體膜，配置在前述半導體膜上決定通道長的通道保護膜，電性連接在前述半導體膜之源電極及吸電極的薄膜電晶體，其特徵爲，

前述通道保護膜在和前述半導體膜疊層之領域係和前述閘電極的輪廓線略相等或較小，

而且，從前述通道保護膜之輪廓線和前述吸電極的輪廓線之任意交點至前述通道保護膜的輪廓線和前述源電極之輪廓線的交點之最短間隔中至少1個間隔，比前述通道保護膜的輪廓線中與前述吸電極重複部份和與前述源電極重複部份之最短間隔大者。

13．如申請專利範圍第12項所述之薄膜電晶體，

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

六、申請專利範圍

其中，前述通道保護膜和前述源電極重複部份或前述通道保護膜和前述吸電極重複部份的任何一方之通道長方向之長度爲1微米以上者。

14．如申請專利範圍第13項所述之薄膜電晶體，其中，前述通道保護膜和前述源電極重複部份或前述通道保護膜和前述吸電極重複部份的任何一方之通道長方向的長度爲3微米以上者。

15．如申請專利範圍第12項所述之薄膜電晶體，其中，前述通道保護膜，係和前述閘電極自我整合地形成者。

16．如申請專利範圍第12項所述之薄膜電晶體，其中，前述半導體膜爲矽化物半導體膜者。

17．如申請專利範圍第16項所述之薄膜電晶體，其中，前述矽化物半導體膜的膜厚爲100埃以上，500埃以下者。

18．如申請專利範圍第12項所述之薄膜電晶體，其中，從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述源電極的輪廓線之交點的最短間隔爲20微米以上者。

19．如申請專利範圍第18項所述之薄膜電晶體，其中，從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述源電極的輪廓線交點之最短間隔爲26微米以上者。

20．一種薄膜電晶體，主要係，在具有配置在絕緣

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

六、申請專利範圍

性基板上的閘電極，在前述閘電極上隔著閘絕緣膜配置之半導體膜，配置在前述半導體膜上的通道保護膜，電性地連接在前述半導體膜之源電極及吸電極者，其特徵爲，

前述通道保護膜具有決定通道長的通道長決定領域，和至少從前述通道長決定領域向和前述通道長略平行方向延長，在和前述吸電極重複的領域有比前述吸電極小之第1缺口部的吸極側延長領域，和從前述通道長決定領域向和前述通道長略平行方向延長而在和前述源電極重複的領域有比前述源電極小之第2缺口部的源極側延長領域所選擇之一方，

前述閘電極具有沿第1缺口部或第2缺口部的缺口部者。

21．如申請專利範圍第20項所述之薄膜電晶體，其中，前述通道保護膜，係和前述閘電極自我整合地形成者。

22．如申請專利範圍第20項所述之薄膜電晶體，其中，前述半導體膜爲矽化物半導體膜者。

23．如申請專利範圍第22項所述之薄膜電晶體，其中，前述矽化物半導體膜的膜厚爲100埃以上，500埃以下者。

24．如申請專利範圍第20項所述之薄膜電晶體，其中，從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述源電極的輪廓線之交點的最短間隔爲20微米以上者。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

六、申請專利範圍

25．如申請專利範圍第24項所述之薄膜電晶體，其中，從前述閘電極的輪廓線和前述吸電極之輪廓線的任意交點至前述閘電極之輪廓線和前述源電極的輪廓線之交點的最短間隔爲26微米以上者。

26．一種顯示裝置，主要係，在具有配置在第1絕緣性基板上的掃描線及信號線，和與前述掃描線及前述信號線經由薄膜電晶體連接之像素電極的第1電極基板，

和在第2絕緣性基板上具有對向基板之第2電極基板，

和保持在前述第1電極基板與前述第2電極基板之間的光調變層之顯示裝置，其特徵爲，

前述薄膜電晶體係具有在前述掃描線所連接的閘電極上隔著閘絕緣膜配置之半導體膜，配置在前述半導體膜上決定通道長的通道保護膜，將前述半導體膜和前述信號線電性連接之吸電極及將前述半導體膜和前述像素電極電性連接的源電極，

前述通道保護膜在和前述半導體膜疊層之領域係與前述閘電極的輪廓線略相等或較小，

而且，從前述通道保護膜之輪廓線和前述吸電極的輪廓線之任意交點至前述通道保護膜的輪廓線和前述源電極之輪廓線的交點之最短間隔中至少1個間隔，比前述通道保護膜的輪廓線之中和前述吸電極重複部份與和前述源電極重複部份的最短間隔大者。

27．如申請專利範圍第26項所述之顯示裝置，其

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

六、申請專利範圍

中，前述光調變層係以液晶材料爲主體者。

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線


經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

83-06119


720754

第1圖




公 告 本


第 2 圖


301
341
200
201
211
221
231
321
d
311
331
151
141
181
137
135
137
133
131
Lg1
101
100
351

第 3 圖



301
341
200
201
211
221
231
321
311
d
135
331
121
181
131
133
101
α1
Lg1
α2
100
351
Lg2

第 4 圖


(a)
171
Lc
131
135
b
b'
a
d'
141
151
Wc
c
c'
Lg1
a1
a2
Lg2
(b)
131
GDs
GSs
b
b'
GDℓ
Gs
GSℓ
C
C'
GDs
GSs
Lg1
a1
a2
Lg2


公告本

第 5 圖




公告本

第 6 圖




公告本

第7圖




公告本

第 8 圖


(a)
421
601
511
411
471
A
A'
481
(b)
641
500
501
511
521
531
601
621
d
611
439
441
631
451
421
481
437
433
435
431
437
401
400
651


台 本

第 9 圖



(a)
431
b
b'
471
441
451
A
A'
a
a'
Wc
B
B'
c
c'
435
439
Lc
(b)
Lsc
β1
β2
437
437
441
451
439
435
431
431
433
(c)
Lc
Od
Os
437
437
441
451
435
439
431
433
(d)
431
a1
a2
Lg1
Lg2
GDs
Gs
GSs
(e)
IDs
Is
439
b
b'
ISs
β1
β2
ID1
Lc
IS1
a
a'
IDs
ISs
c
c'
Ls

公告本


第10圖


(a)
471'
441'
Psc
451'
A
Pc
A'
435'
439'
431'
Lc
(b)
Lc
Lsc
437'
Od
Os
441'
437'
435'
439'
451'
431'
433'


第11圖


GDs
Gs
GSs
441
435'
Wc
GDI
GSI
435
GDs
439
431
GSs
Lc


第12圖


1101
901
941
911
Dw
939
935
Lc
971
1011
Sw
951
981
900
921

第13圖




(a)



(b)

第15圖


(a)
938
934
933
911
900
(b)
939
934
933
911
900
(c)
939
936
934
933
911
(d)
981
939
936
935
933
911
900
(e)
981
939
961
936
935
933
911
900
(f)
981
951
937
939
937
941
935
933
911
900