



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K AUTORSKÉMU OSVĚDČENÍ

195932
(11) (B1)

(51) Int. Cl.³
H 03 K 3/027
H 02 M 1/00

(22) Přihlášeno 15 02 77
(21) (PV 997-77)

(40) Zveřejněno 29 06 79

(45) Vydáno 15 06 82

(75)
Autor vynálezu

MIKULÁŠEK VLADIMÍR ing., BRNO

(54) Zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí

1

Vynález se týká zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí.

Střídače napětí mění stejnosměrné napětí na střídavé případně mění střídavé napětí jednoho kmitočtu na střídavé napětí kmitočtu jiného. Střídače se uplatňují v elektrických pohonech, jako zdroje nepřetržité energie, při indukčním ohřevu, v moderních zdrojích stejnosměrného napětí a tak dále.

Existuje velké množství typů střídačů, lišících se způsobem komutace a zapojením. Vynález se týká střídače jednofázového, dvojčinného s vlastní komutací. Tento střídač vyžaduje střídavé buzení větví a vylučuje současné sepnutí spínačů prvků v obou větvích střídače. Vlivem vlastností polovodičového spínačového prvku, respektive ostatních součástí obvodu, dochází ke zpoždění při rozpínání (bývá větší než zpoždění zapínací). Je nutno, aby budicí signály obou větví zajišťovaly dostatečný časový přesah, po který je buzení obou větví odepnuto.

Střídače, pracující jako součásti měničů stejnosměrného napětí pro moderní stejnosměrné zdroje, přepínají obvykle kmitočtem 20 kHz, což bývá optimum z hlediska ztrát a malého rozměru jádra transformátoru a je to kmitočet, který už akusticky neruší.

2

Při použití křemíkových výkonových tranzistorů a respektování určité bezpečnosti se volí časový přesah, po který je buzení v obou větvích odepnuto, asi 5 μ s. Při budicím kmitočtu 20 kHz ($T = 50 \mu$ s) je to desetina doby periody.

V současné době se používají generátory budicích signálů, které nejsou sestaveny z integrovaných číslicových obvodů, bývají složité a nemají vysokou spolehlivost.

Vynález řeší zapojení generátoru budicích signálů s použitím číslicových obvodů. Podstatou vynálezu je generátor budicích signálů pro dvojčinný střídač stejnosměrného napětí, jehož výstup obdélníkových kmitů je zapojen na vstup děliče pěti a že výstup děliče pěti je spojen paralelně se vstupem prvního invertoru a vstupem děliče dvěma s překlápěním na týlovou hranu vstupního pulsu, přičemž výstup děliče dvěma je paralelně spojen se vstupem druhého invertoru a prvním vstupem prvního součinnového hradla. Výstup prvního invertoru je paralelně spojen s druhým vstupem druhého součinnového hradla a druhým vstupem prvního součinnového hradla a výstup druhého invertoru je spojen s prvním vstupem druhého součinnového hradla, přičemž výstup prvního součinnového hradla je zdrojem budicího signálu první větve a výstup druhého součinnového

ho hradla je zdrojem budicího signálu druhé větve dvojčinného střídače stejnosměrného napětí.

Výhodou tohoto zapojení je jeho jednoduchost, přesnost, použitelnost logických integrovaných obvodů a malý rozměr.

Vynález je blíže znázorněn na přípojných výkresech, obr. 1, 2 a 3, kde

obr. 1 představuje zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí,

obr. 2 je časový diagram průběhu v jednotlivých bodech podle označení v obr. 1 a

obr. 3 je jedno z možných a výhodných skutečných zapojení generátoru budicích signálů podle vynálezu.

Na obr. 1 je zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí se spínací pericidou T a časovým přesahem $t = T/10$, po který je buzení obou větví střídače odepnuto, vyznačující se tím, že vstup 1 generátoru obdélníkových kmitů M s kmitočtem t a střídou 1:1 je zapojen na vstup 2 děliče pěti D5, sestaveného z klopných obvodů tří řádů s postupnými stavy $\overline{A} \overline{B} \overline{C}$, $A \overline{B} \overline{C}$, $\overline{A} B \overline{C}$, $A B \overline{C}$ a $\overline{A} \overline{B} C$ a že výstup 3 sledující průběh třetího řádu C děliče pěti D5 je spojen paralelně se vstupem 5 prvního invertoru I1 se vstupem 4 děliče dvěma D2 s překlápěním podle týkové hrany vstupního pulsu, že výstup 6 děliče dvěma D2 je paralelně spojen se vstupem 8 druhého invertoru I2 a prvním vstupem 10 prvního součinnového hradla H1, že výstup 7 prvního invertoru I1 je paralelně spojen s druhým vstupem 13 druhého součinnového hradla H2 a druhým vstupem 11 prvního součinnového hradla H1. Výstup 9 druhého invertoru I2 je spojen s prvním vstupem 12 druhého součinnového hradla H2 a výstup 14 prvního součinnového hradla H1 je zdrojem budicího signálu první větve a výstup 15 druhého součinnového hradla H2 je zdrojem budicího signálu druhé větve dvojčinného střídače stejnosměrného napětí.

Blokové schéma podle obr. 1 pracuje takto:

Generátor obdélníkových kmitů M je symetrický multivibrátor vyrábějící obdélníkový signál základního kmitočtu, průběh je znázorněn na obr. 2, řádek označený 1'. Tento signál přichází na dělič pěti D5, na kterém se sníží kmitočet 5krát. Tvar signálu na výstupu děliče D5 je na obr. 2, řádek označený 3'. Signál jde dále na dělič dvěma D2, kde se provede další snížení kmitočtu 2krát. Tvar signálu na výstupu děliče D2 je na obr. 2, řádek označený 6'.

Na jeden vstup součinnového hradla H1 přivádíme signál z výstupu děliče D2 a na druhý vstup hradla H1 přivádíme signál z výstupu děliče D5, obrácený invertorem I1.

Hradlo H1 provádí logický součin signálů, které jsou na obr. 2 v řádcích označených 6' a 7'. Výstupní signál ze součinnového hradla H1 je na obr. 2 v řádku označeném 14'.

Na jeden vstup součinnového hradla H2 přivádíme signál z výstupu děliče dvěma D2 obrácený invertorem I2 a na druhý vstup hradla H2 přivádíme signál z výstupu děliče pěti D5, obrácený invertorem I1. Hradlo H2 provádí logický součin signálů, které jsou na obr. 2 v řádcích označených 9' a 7'. Výstupní signál ze součinnového hradla H2 je znázorněn na obr. 2 v řádku označeném 15'.

Konečné signály jsou podle obr. 2 průběhy označené 14' a 15', které po zesílení a transformaci budí spínací tranzistory v jedné a druhé větvi střídače.

Na obr. 3 je jedno z možných a výhodných skutečných zapojení generátoru budicích signálů podle vynálezu, je sestaveno ze tří typů integrovaných obvodů, dále jsou zde naznačeny koncové tranzistory Q1, Q2 a vlastní střídač S.

Generátor obdélníkových kmitů M pracuje jako symetrický multivibrátor, je složen ze tří invertorů, dvou kondenzátorů C1, C2 a čtyř odporů R1, R2, R3 a R4. Generátor produkuje obdélníkové kmitů frekvence asi 200 kHz a střídou 1:1, průběh je znázorněn na obr. 2, průběh označený 1'. Integrovaný obvod pracuje jako dělič pěti a dvěma. Bod BD je vstup a bod D je výstup děliče pěti, Bod A1 je vstup a bod A výstup děliče dvěma. Integrovaný obvod vydělí signál z generátoru dvěma a pěti. Průběhy na výstupech děliče jsou znázorněny na obr. 2, v bodě A je průběh označený 6' a v bodě D je průběh označený 3'. První součinnové hradlo H1 stejně jako druhé hradlo H2 se skládá z jednoho dvojvstupového pozitivního hradla NAND a jednoho invertoru. Invertor a hradla upraví signály na konečný tvar, jak jsou nakresleny na obr. 2, průběh označený 14' a 15'. Produkuje-li generátor signál $2,5 \mu s / 2,5 \mu s$ (220 kHz), pak konečné budicí signály označené 14' a 15' mají poměr impuls / mezera $20 \mu s / 30 \mu s$ (20 kHz). Fázové posunutí signálů je také patrné z obr. 2. Signály z prvního a druhého výstupu hradel H1 a H2 jsou zesíleny koncovými tranzistory Q1 a Q2 a přes budicí transformátory T1 a T2 jsou buzeny spínací tranzistory Q3 a Q4 v obou větvích dvojčinného střídače stejnosměrného napětí S, kde je výkonový transformátor T3 střídače. Integrované obvody jsou napájeny z pomocného zdroje, který slouží i pro buzení výkonových spínačů.


Zapojení podle vynálezu by bylo možno aplikovat i u jiných zařízení, která vyžadují signály těchto vlastností.

PŘEDMĚT VYNÁLEZU


Zapojení generátoru budicích signálů pro dvojčinný střídač stejnosměrného napětí, vyznačující se tím, že výstup (1) generátoru obdélíkových kmitů (M) je zapojen na vstup (2) děliče pěti (D5) a že výstup (3) děliče pěti (D5) je spojen paralelně se vstupem (5) prvního invertoru (I1) a vstupem (4) děliče dvěma (D2) s překlápěním podle týlové hrany vstupního pulsu, že výstup (6) děliče dvěma (D2) je paralelně spojen se vstupem (8) druhého invertoru (I2) a prvním vstupem (10) prvního součinnového hradla (H1), přičemž výstup (7) prvního inver-

toru (I1) je paralelně spojen s druhým vstupem (13) druhého součinnového hradla (H2) a druhým vstupem (11) prvního součinnového hradla (H1) a výstup (9) druhého invertoru (I2) je spojen s prvním vstupem (12) druhého součinnového hradla (H2) a že výstup (14) prvního součinnového hradla (H1) je zdrojem budicího signálu první větve a výstup (15) druhého součinnového hradla (H2) je zdrojem budicího signálu druhé větve dvojčinného střídače stejnosměrného napětí.


2 listy výkresů



Obr. 1



Obr. 2



Obr. 3