

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号  
特許第5019689号  
(P5019689)

(45) 発行日 平成24年9月5日(2012.9.5)

(24) 登録日 平成24年6月22日(2012.6.22)

(51) Int.Cl. F I

HO 1 L 27/06 (2006.01) HO 1 L 27/06 3 1 1 A

HO 1 L 27/088 (2006.01) HO 1 L 27/08 1 0 2 F

HO 1 L 21/8234 (2006.01) HO 1 L 27/04 H

HO 1 L 27/04 (2006.01)

HO 1 L 21/822 (2006.01)

請求項の数 10 (全 15 頁)

(21) 出願番号	特願2001-550813 (P2001-550813)	(73) 特許権者	509302434
(86) (22) 出願日	平成13年1月4日 (2001.1.4)		ソフィックス ビーヴィービーエー
(65) 公表番号	特表2003-519926 (P2003-519926A)		ベルギー, ベー 8 4 7 0 ギステル,
(43) 公表日	平成15年6月24日 (2003.6.24)		ブルーゼ バーン 1 8 8 アー
(86) 国際出願番号	PCT/US2001/000182	(74) 代理人	100094318
(87) 国際公開番号	W02001/050533		弁理士 山田 行一
(87) 国際公開日	平成13年7月12日 (2001.7.12)	(74) 代理人	100123995
審査請求日	平成19年12月14日 (2007.12.14)		弁理士 野田 雅一
(31) 優先権主張番号	60/174, 326	(74) 代理人	100107456
(32) 優先日	平成12年1月4日 (2000.1.4)		弁理士 池田 成人
(33) 優先権主張国	米国 (US)	(72) 発明者	ラス, クリスチャン, コーネリア
(31) 優先権主張番号	09/583, 141		ス
(32) 優先日	平成12年5月30日 (2000.5.30)		アメリカ合衆国, ニュージャージー州
(33) 優先権主張国	米国 (US)		, プリンストン, キャッスルトン
			ロード 7 3
			最終頁に続く

(54) 【発明の名称】 電流バラストニング E S D 高感度装置のための装置

(57) 【特許請求の範囲】

【請求項 1】

第一の領域及び第二の領域を有している静電放電高感度（E S D）装置の電流を安定させ、該 E S D 装置のオン時に、基準電位のソースに接続されているターミナルへの前記第一の領域及び前記第二の領域を通る伝導パスを提供することによって過電圧状態から電子回路のノードを保護する装置であって、前記装置は、

前記 E S D 高感度装置の前記第一の領域に設けられた複数の離隔配置された接続ターミナルであって、前記第一の領域にそれぞれの電気コンタクトを提供し、前記第一の領域及び前記離隔配置された接続ターミナルは、前記第一の領域内の離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すように構成されており、前記横方向抵抗は、前記 E S D 装置がオン時の前記伝導パスの抵抗より大きい、複数の離隔配置された接続ターミナルと、

複数の絶縁した非交差伝導性のストリップであって、各々が第一の端及び第二の端を有し、前記絶縁した非交差伝導性のストリップの各々の前記第一の端部が電氣的に前記ノードに接続しており、前記絶縁した非交差伝導性のストリップの各々の前記第二の端部が前記複数の離隔配置された接続ターミナルのそれぞれ異なる一つに接続している、複数の絶縁した非交差伝導性のストリップと、

を備える装置。

【請求項 2】

前記 E S D 高感度装置の前記第二の領域に設けられた複数の更なる離隔配置された接続

ターミナルであって、前記第二の領域にそれぞれの電気コンタクトを提供し、前記第二の領域及び前記離隔配置された接続ターミナルは、前記更なる離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すために構成されている、複数の更なる離隔配置された接続ターミナルと、

複数の更なる非交差伝導性のストリップであって、各々が第一の端部及び第二の端部を有し、前記更なる非交差伝導性のストリップの各々の前記第一の端部が、前記更なる離隔配置された接続ターミナルのそれぞれ異なる一つに電氣的に接続されており、前記更なる非交差伝導性のストリップの各々の前記第二の端部が、基準電位の前記ソースに接続された前記ターミナルに接続されている、複数の更なる非交差伝導性のストリップと、  
を更に備える請求項 1 に記載の装置。

10

#### 【請求項 3】

第一の領域及び第二の領域を有している静電放電高感度 (ESD) 装置の電流を安定させ、過電圧状態から電子回路のノードを保護するための装置であって、前記装置は、

前記 ESD 高感度装置の前記第一の領域に設けられた複数の離隔配置された接続ターミナルであって、前記第一の領域にそれぞれの電気コンタクトを提供し、前記第一の領域及び前記離隔配置された接続ターミナルは、前記離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すように構成されている、複数の離隔配置された接続ターミナルと、

複数の絶縁した非交差伝導性のストリップであって、各々が第一の端及び第二の端を有し、前記絶縁した非交差伝導性のストリップの各々の前記第一の端部が電氣的に前記ノードに接続しており、前記絶縁した非交差伝導性のストリップの各々の前記第二の端部が前記複数の離隔配置された接続ターミナルのそれぞれ異なる一つに接続している、複数の絶縁した非交差伝導性のストリップと、

20

前記 ESD 高感度装置の前記第二の領域に設けられた複数の更なる離隔配置された接続ターミナルであって、前記第二の領域にそれぞれの電気コンタクトを提供し、前記第二の領域及び前記離隔配置された接続ターミナルは、前記更なる離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すために構成されている、複数の更なる離隔配置された接続ターミナルと、

複数の更なる非交差伝導性のストリップであって、各々が第一の端部及び第二の端部を有し、前記更なる非交差伝導性のストリップの各々の前記第一の端部が、前記更なる離隔配置された接続ターミナルのそれぞれ異なる一つに電氣的に接続されており、前記更なる非交差伝導性のストリップの各々の前記第二の端部が、基準電位のソースに接続されている、複数の更なる非交差伝導性のストリップと、  
を備えており、

30

前記 ESD 高感度装置が寄生的バイポーラトランジスタを形成する NMOS ESD 装置を備え、前記第一の領域がドレイン領域であり、前記第二の領域がソース領域であり、第三の領域がゲート領域であり、前記装置が複数の伝導性の素子を含み、各々の伝導性の素子が、前記 ESD 装置の前記第三領域に電氣的に接続しており、前記複数の離隔配置された接続ターミナルの隣接したものそれぞれの対の間の前記第一の領域に延び、前記さらなる離隔配置した接続ターミナルの複数の隣接したもののそれぞれの対の間の前記 ESD 装置の前記第二領域に延びた、装置。

40

#### 【請求項 4】

前記絶縁した非交差伝導性のストリップの各々は、抵抗を示し、前記第一の領域及び前記複数の離隔配置された接続ターミナルは、前記 ESD 装置の前記第一の領域内の離隔配置された接続ターミナルの連続したものの間の前記横方向抵抗が、少なくとも一つの前記非交差伝導性のストリップによって示される抵抗と比べ比較的大きいように構成される請求項 3 に記載の装置。

#### 【請求項 5】

メインゲート及び二次ゲートを有する分割ゲートと、  
複数の伝導性の素子と、

50

を更に備え、

前記二次ゲートは前記前記 E S D 装置の前記第一の領域の完全に上方にあり、各々の伝導性の素子が第一の端部及び第二の端部を有し、前記伝導性の素子の前記第一の端部は前記 E S D 装置の前記第一の領域の上の前記二次ゲートに電氣的に接続され、前記第二の端部は、前記離隔配置された接続ターミナルのそれぞれの対の間で、前記 E S D 装置の前記第一の領域を横切って延びた、請求項 1 に記載の装置。

【請求項 6】

静電破壊 ( E S D ) 保護装置であって、該 E S D 装置のオン時に、基準電位のソースに接続されているターミナルへの該 E S D 装置を通る伝導パスを提供することによって過電圧状態から電子回路のノードを保護するものであり、当該 E S D 装置は、

第一の半導体型のドレイン領域であって、前記ドレイン領域は、該ドレイン領域にそれぞれの電気コンタクトを提供する複数の離隔配置された接続ターミナルを備え、前記ドレイン領域及び前記離隔配置された接続ターミナルが、前記離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すために構成され、前記横方向抵抗は、前記 E S D 装置がオン時の当該 E S D 装置を通る前記伝導パスの抵抗より大きい、ドレイン領域と、

第二の半導体型のチャネル領域であって、所定の長さ及び幅を有し、該チャネル領域の前記幅に沿って、前記ドレイン領域と物理的に接触する、チャネル領域と、

第一の半導体型のソース領域であって、前記チャネル領域の前記幅に沿って前記チャネル領域と物理的に接触し、前記チャネル領域の前記長さによって前記ドレイン領域から分離されており、基準電位のソースに接続されている前記ターミナルに接続されている、ソース領域と、

前記チャネル領域から絶縁され、その上に配置されるゲート電極と、

複数の絶縁した非交差伝導性のストリップであって、各々が第一の端部及び第二の端部を有し、前記絶縁された非交差伝導性のストリップの各々の前記第一の端部は、前記第一の領域の上方の前記ノードに接続しており、前記非交差伝導性のストリップの各々の前記第二の端部は、前記複数の離隔配置された接続ターミナルのそれぞれ異なる一つに接続している、複数の絶縁した非交差伝導性のストリップと、  
を備える装置。

【請求項 7】

前記 E S D 保護装置の前記ソース領域に設けられた複数の更なる離隔配置された接続ターミナルであって、前記ソース領域にそれぞれの電気コンタクトを提供し、前記ソース領域及び前記離隔配置された接続ターミナルが、前記更なる離隔配置された接続ターミナルの連続したものの間での横方向抵抗を示すために構成されている、複数の更なる離隔配置された接続ターミナルと、

複数の更なる非交差伝導性のストリップであって、各々が第一の端部及び第二の端部を有し、前記更なる非交差伝導性のストリップの各々の前記第一の端部は、前記更なる離隔配置された接続ターミナルのそれぞれ異なる一つに電氣的に接続しており、前記更なる非交差伝導性のストリップの各々の前記第二の端部は基準電位のソースに接続している、複数の更なる非交差伝導性のストリップと、

を更に備える請求項 6 に記載の E S D 装置。

【請求項 8】

静電破壊 ( E S D ) 保護装置であって、

第一の半導体型のドレイン領域であって、前記ドレイン領域は、該ドレイン領域にそれぞれの電気コンタクトを提供する複数の離隔配置された接続ターミナルを備え、前記ドレイン領域及び前記離隔配置された接続ターミナルが、前記離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すために構成される、ドレイン領域と、

第二の半導体型のチャネル領域であって、所定の長さ及び幅を有し、該チャネル領域の幅に沿って前記ドレイン領域と物理的に接触する、チャネル領域と、

第一の半導体型のソース領域であって、前記チャネル領域の幅に沿って前記チャネル領域と物理的に接触し、前記チャネル領域の長さによって前記ドレイン領域から分離されて

10

20

30

40

50

いる、ソース領域と、

前記チャンネル領域から絶縁され、その上に配置されるゲート電極と、

複数の絶縁した非交差伝導性のストリップであって、各々が第一の端部及び第二の端部を有し、前記絶縁された非交差伝導性のストリップの各々の前記第一の端部は、前記第一の領域の上方の前記ノードに接続しており、前記非交差伝導性のストリップの各々の前記第二の端部は、前記複数の離隔配置された接続ターミナルのそれぞれ異なる一つに接続している、複数の絶縁した非交差伝導性のストリップと、  
を備えており、

前記ドレイン領域は、複数のドレイン領域にセグメント化され、各々のセグメント化されたドレイン領域は、前記離隔配置された接続ターミナルのそれぞれ異なる一つを備え、前記セグメント化されたドレイン領域は、前記第二の型の半導体のそれぞれのチャンネルによって分離されており、

前記ソース領域は複数のソース領域にセグメント化され、各々のセグメント化されたソース領域は、前記更なる離隔配置された接続ターミナルのそれぞれ異なる一つを備え、前記セグメント化されたソース領域は、前記第二の型の半導体のそれぞれのチャンネルによって分離されている、E S D 装置。

【請求項 9】

複数の伝導性の素子であって、前記離隔配置された接続ターミナルの隣接するものの間にある前記ドレイン領域のそれぞれの領域から絶縁され、その上に配置されている、複数の伝導性の素子と、

前記複数の伝導性の素子を相互接続させる接続素子であって、前記ゲート電極に隣接しているが前記ゲート電極から分離した前記ドレイン領域のエリア内の前記ドレイン領域より上に位置し、そこから絶縁された接続素子と、  
を含む請求項 6 に記載の E S D 装置。

【請求項 10】

マルチプルコンポーネント静電破壊 (E S D) 保護装置であって、該マルチプルコンポーネント E S D 装置のオン時に、基準電位のソースに接続されている端子への該マルチプルコンポーネント E S D 装置を通る伝導パスを提供することによって過電圧状態から電子回路のノードを保護するものであり、当該マルチプルコンポーネント E S D 装置は、

複数のコンポーネント E S D 装置であって、

各々のコンポーネント E S D 装置は、

第一の半導体型のドレイン領域であって、前記ドレイン領域は、該ドレイン領域にそれぞれの電気コンタクトを提供する複数の離隔配置された接続ターミナルを含み、前記ドレインの領域及び前記離隔配置された接続ターミナルが、前記離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すために構成されており、前記横方向抵抗は、当該マルチプルコンポーネント E S D 装置がオン時の前記伝導パスによって示される抵抗より大きい、ドレイン領域と、

第二の半導体型のチャンネル領域であって、所定の長さ及び幅を有し、該チャンネル領域の前記幅に沿って、前記ドレイン領域と物理的に接触する、チャンネル領域と、  
第一の半導体型のソース領域であって、前記チャンネル領域の前記幅に沿って前記チャンネル領域と物理的に接触し、前記チャンネル領域の長さによって前記ドレイン領域から分離されており、前記ソース領域は、前記ソース領域にそれぞれの電気コンタクトを提供する複数の更なる離隔配置された接続ターミナルを含み、前記ソース領域及び前記更なる離隔配置された接続ターミナルが、前記更なる離隔配置された接続ターミナルの連続したものの間の横方向抵抗を示すために構成されているソース領域と、

前記チャンネル領域から絶縁され、その上に配置されるゲート電極と、

第一の電氣的に伝導性のターミナル及び第二の電氣的に伝導性のターミナルと、

複数の第一の非交差伝導性のストリップであって、各々、第一の端部及び第二の端部を有し、前記第一の非交差伝導性のストリップの各々の前記第一の端部が、電氣的に前記第一の電氣的に伝導性のターミナルに接続し、前記第一の非交差伝導性のストリップの各

10

20

30

40

50

々の第二の端部が、前記ドレイン領域との電気コンタクトを作るために、前記複数の離隔配置された接続ターミナルのそれぞれ異なる一つに接続されている、複数の第一の非交差伝導性のストリップと、

複数の第二の非交差伝導性のストリップであって、各々、第一の端部及び第二の端部を有し、前記第二の非交差伝導性のストリップの各々の前記第一の端部が、電氣的に前記第二の電氣的に伝導性のターミナルに接続し、前記第二の非交差伝導性のストリップの各々の前記第二の端部は、前記ソース領域とのコンタクトに領域を作るために前記複数の更なる離隔配置された接続ターミナルのそれぞれ異なる一つに接続されている、複数の第二の非交差伝導性のストリップと、

を備える複数のコンポーネントESD装置と、

10

前記コンポーネントESD装置の全ての前記第一の電氣的に伝導性のターミナルを接続している第一の導体と、

前記コンポーネントESD装置の全ての前記第二の電氣的に伝導性のターミナルを接続している第二の導体と、

を備える装置。

#### 【発明の詳細な説明】

#### 【0001】

#### 【発明の属する技術分野】

この特許出願は、2000年1月4日出願したアメリカ仮出願第60/174,326号の利益を主張する。なお、その内容は当該明細書に援用されている。

20

#### 【0002】

#### 【発明の分野】

この発明は、一般に電子デバイスの電流保護に関連があり、特に完全にシリサイド化された静電気放電高感度装置での電流バラストニングに関する。

#### 【0003】

#### 【発明の背景】

金属酸化物半導体(MOS)トランジスタを含む集積回路は、電圧の形で入力信号及び移送出力信号を受ける。これらの装置は、非常に少ない装置面積で一般的に作られ、回路の合計を最大にするために、集積回路の上で実行されることができ、回路が高周波数であるが最小の電源デマンドで動くことができるようになっている。しかし、これらの装置の問題は、集積回路の内部回路ノード、出力端子、又は入力端子に印加される電気過負荷からの損傷に対する感度である。これらの装置のためのゲート酸化膜は一般的に非常に薄く、印加電圧が比較的低いレベルを超えたときでさえ壊れる可能性がある。このような破壊は、トランジスタ又は他の装置の即時又は促進された破壊を引き起こすであろう。過剰電圧は、静電破壊(ESD)の形でしばしば応力に起因する。広く知られるように、ESD現象は、簡潔に述べるが、アンペアのオーダーの比較的大きい電流を示すことができる。ESD現象と関連した闘争問題のために、MOS装置の製造業者は、速くノードを放電することのできるパスを提供する保護装置を設計する。保護装置は、装置の入力バッファ又は出力バッファ・パッドと、基準電位(例えば接地)のソースとの間に配置され、害される可能性のある装置からESD電圧を速く伝導するようになっている。なお、ESD装置、ESD保護装置、及びESD高感度装置の用語は、この文書中で取り換えられて使われることに注意してほしい。

30

40

#### 【0004】

図1は、そのようなESD保護装置の平面図である。例示的な装置は、ソース及びドレイン領域、ソース及びドレイン領域を分離するチャネル領域の上のゲート電極を有するNチャネルMOSトランジスタとして実行される。装置はMOSトランジスタとして実行されるが、それは、ドレイン領域に対応するコレクタ領域、ソース領域に対応したエミッタ領域、及びチャネル領域に対応したベース領域を有する寄生バイポーラトランジスタとしてESD保護方式で動く。代表的な構成で、ゲート電極は、直接接続によって抵抗する接続を通して基準電位(例えば接地)のソースに結ばれる。広く知られたように、バイポ

50

ートランジスタのコレクタとエミッタ ( $V_{ce}$ ) との間の電位が予め定められた電圧より大きくなるとき、スナップバック・トリガー電圧として知られているように、電圧  $V_{ce}$  は、低い値へ急に戻る。装置は、スナップバックホールディング電圧として既知のようにこの低い値で電圧を固定し、この伝導方式で、トランジスタは、非常に低いインピーダンスを提示し、従ってどんな電流でも接地へ導く。

【0005】

図1で示すESD保護装置は、装置に対する電流ストレス及び電圧を低減するために、比較的高いESD電流が伝えられることができる多重チャネルを含む。各々のチャネルは、トランジスタ3のドレイン領域2内の金属接続ターミナル4、及び対応する、トランジスタのソース領域6の金属接続ターミナル8によって画成される。接続ターミナル4は、  
10 固体の金属接続1に接続される。金属開口又はスロット7は、時々種々のプロセス理由のために必要である。理想的には、ESD状態の間、実質的に等しい「電流パス」は、ESD電流を放電するために複合の非交差及び非識別パスを作る接続ターミナルの各々の対の間で確立される。

【0006】

半導体処理におけるもう一つの傾向は、それらの性能を改良するためにシリサイドをMOSトランジスタのソース及びドレイン領域に印加することである。シリサイド化された領域は、一般的にソース及びドレイン領域を形成するドーパされたシリコンより低い表面抵抗を示す。

【0007】

しかし、ESD保護装置のゲート及びソース領域へのシリサイドを適用するのは、装置の性能に影響を及ぼすことができる。シリサイドがゲートの次に比較的あらいエッジを有することができるので、これは、高い局所的な電場、及び高電流密度（及び温度での対応する増加）によるエッジの劣化につながる。シリサイドが比較的低いシート抵抗を有するので、全体の装置電流は一つの少ない装置領域に流れることができ、即時の損傷を引き起こすことができる。

【0008】

ESD保護装置でのゲート - ソース - コンタクトスペーシングを増加させる試みがなされ、シリサイド故障の可能性を最小にする試みで熱 - 発生コレクタ - ベース接合領域から遠く離れてシリサイドを置く。そのような装置は以下に示すように図2で示される。しかし、  
30 これらの方法は、シリサイドを選択的に装置のソース及びドレイン電極の部分に加えることを防止するために、ESD保護装置のための特殊加工ステップを要求し、装置の幾何学形状を増加させる。

【0009】

分散平行放電パスを有するMOSトランジスタ配列構造を実行することによって、ESD保護を提供するための試みもなされた。それは、アメリカ特許番号5,763,919において説明されている。これらの分散平行放電パスは、 $n-well$ 領域で及び構造体のN+ドレイン領域で形成される。分散N+ドレイン領域は、局所酸化又は浅いトレンチアイソレーション (STI) によって画成される。局所的な酸化又はSTI界面の近くの基板接合へのN+の部分は、機械的ストレス発生を示し、他のもの中で、電界焦点、電流  
40 リーク及びブレークダウンへの弱さを起こす。この構造体も、 $N-well$ による非線形放電パス抵抗を有し、構造体の性能は、拡散/ウェル抵抗に依存している。この構造体のもう一つの特徴は、分散平行放電パスが基板から絶縁されないということであり、従って、基板に電位破壊を引き起こし（分散N+ドレイン領域）、望ましくない追加の寄生容量（分散N+領域及び $N-well$ 領域）を加える。

【0010】

【発明の概要】

本発明は、ESD保護装置の電流をバラストイングするための装置で具体化される。バラストイング抵抗は、一般の導体パッドと、ESD保護装置の離隔配置された複数の接続ターミナルのそれぞれとの間で非相交わっている伝導性ストリップを連結することによ

10

20

30

40

50

て達成される。接続ストリップは、E S D 装置の接続ターミナルと、コンタクトパッドとの間のそれぞれのバラスト抵抗器を形成する。

【 0 0 1 1 】

本発明の一つの見地によれば、伝導性のストリップは、金属から形成される。

【 0 0 1 2 】

本発明の別の見地から述べると、伝導性のストリップは、ポリシリコンから形成される。

【 0 0 1 3 】

本発明のまだもう一つの見地に従うと、伝導性のストリップは、バイア及び接続している層の垂直に曲折接続から形成される。

【 0 0 1 4 】

本発明のまだもう一つの見地に従うと、接続ターミナルの間の横方向抵抗は、ターミナルの各々の対の間に局所的に E S D 装置のドレイン領域をセグメント化することによって高められる。

【 0 0 1 5 】

本発明の別の見地から述べると、接続ターミナルの間の横方向抵抗は、E S D 装置のゲート電極に平行な部分及び伝導性のストリップの間に延びた更なる部分を有する、更なるゲート電極を画成することによって高められる。

【 0 0 1 6 】

本発明の別の見地から述べると、マルチプルコンポーネント並列接続 E S D 装置として E S D 装置は実行され、各々のコンポーネント E S D 装置はドレイン領域、ゲート領域及びソース領域を有し、個々の複数のバラスト抵抗器を形成する複数の非交差伝導性のストリップを、一般の電氣的に伝導性のターミナルと各 E S D 装置の個々のドレイン領域での離隔配置された複数の接続ターミナルの各々との間で含む。

【 0 0 1 7 】

上述のものの概要及び後述の詳細な説明は本発明の例示であって、限定的でないことを理解されたい。

【 0 0 1 8 】

【本発明の詳細な説明】

添付の図面と関連して読んだ場合、本発明は以下の詳細な説明から最もよく理解される。通常の習慣に従うと、図面の種々の特徴は、一定の尺度を持っていないことを強調する。これに対して、種々の特徴の寸法は、明確にするために任意に拡大又は縮小されている。

【 0 0 1 9 】

本発明は、寄生 N P N トランジスタとして機能する N M O S E S D 保護装置に関して説明されるが、本発明が、寄生 P N P トランジスタ、ダイオード（例えばツェナーダイオード、アバランシダイオード）及びシリコン制御整流器として機能する P M O S 保護装置等の他の E S D 装置（例えば M O S 又はバイポーラ）のために使われることができることは、熟考される。これらの代替実施形態で、一つの E S D 保護装置は、マルチプル並列接続を有する。

【 0 0 2 0 】

上で述べるように、装置でローカライズされた電流の大きさを縮小する方法は、バラスト抵抗器を加えることである。図 2（先行技術）はシリサイド化した N M O S 装置の平面図である。そして、それは電流バラスト抵抗器を導入するためにシリサイドの局所ブロッキングを使う。図 2 で示される E S D 保護装置は、離散的接続ターミナル 4 及び 8 を含み、接点領域 2 及び 6 だけに、シリサイドが加えられている。ドレイン領域 1 2 の残余及びソース領域 1 4 は、シリサイド化していない。電流バラスト抵抗器は、シリサイドが加えられない領域の長さに対する構造体の幅のアスペクト比のために発生する（例えば領域 1 2 及び 1 4）。図 2 で表される形状の一つの不利は、シリサイドが選択された M O S 装置のドレイン及び / 又はソース電極の一部だけに適用された装置を形成するた

10

20

30

40

50

めに要求される追加の処理ステップが高価であり、場合によっては、集積回路操作の歩留まり及び／又は性能を縮小すると知られている。

【 0 0 2 1 】

本発明は、E S D 装置のコンタクト電極と外部コンタクトとの間の別個の電氣的に絶縁したバラスト電流パス、あるいは、保護されている電流伝達装置を作ることによって先行技術の不足を克服する。これらの絶縁したバラスト電流パスは、先行技術装置より均一に電流を分散するか、電流の集中を低減し、次に、E S D 装置の局所加熱を低減する。本発明の例示的な実施形態は、主に E S D 電流をチャネルの間で横方向抵抗を示す非交差抵抗チャネルに閉じ込める。チャネル間横方向抵抗及び抵抗チャネルの組み合わせは電流フローがチャネルの中で均一に広げられることを確実にし、そして、E S D 電流フローを閉じ込めて電流集中を大きく低減する。

10

【 0 0 2 2 】

電流発明のバラスト電流パスが電氣的に半導体基板から分離されるので、いくつかの利点が先行技術に提供される。これらの利点は、拡散／ウェル抵抗から独立した保護性能と、局部的な酸化及びシリコンの間の材料界面に起因する付加された機械的ストレスのないことを含む。付加された機械的ストレスの不利は、( 1 ) 電界の局所化、( 2 ) リーク電流及び( 3 ) ブレークダウンの増加する見込みを含む。また、本発明の絶縁バラスト電流パスは、先行技術に対して、バラスト抵抗線形性、バラスト抵抗のより低い値、接合容量の付加のないこと、よりコンパクトなレイアウト及び余分のプロセスステップ( シリサイド - ブロック化デバイスが有するような ) のない、他の利点を提供する。

20

【 0 0 2 3 】

図 3 は、横方向抵抗及びバラスト抵抗を説明した本発明の例示的な実施形態の平面図の部分的な回路図である。本実施形態で、例えば、集積回路の外部コンタクトを示す金属コンタクト 1 7 は、複数の非交差抵抗素子 1 8 を通して、E S D 保護装置 3 のドレイン領域 2 に接続される。下記のように、素子 1 8 の各々は、それぞれのバラスト抵抗を提供する。E S D 装置 3 のドレイン領域 2 の上の抵抗素子 1 8 の間に複数の抵抗素子 2 0 がある。これらの素子の各々は、抵抗素子 1 8 のバラスト作用を高める横方向抵抗を提供する。横方向抵抗器は、E S D 装置 3 のドレイン 2 の形状のプロダクトであり、電気絶縁が中で提供されている。ドレイン領域が比較的狭いので、かなりの抵抗が、隣接の接続ターミナルの間に存在する。この抵抗は、装置に沿った追加であって、右端のコンタクト電極と左端の接点との間の抵抗が、介在抵抗の合計であるこのようになっている。E S D 装置 3 のソース領域 6 も、バラスト抵抗器 1 8 及び横方向抵抗器 2 0 を含む。

30

【 0 0 2 4 】

本発明の例示的な実施形態では外部コネクタ 1 7 に E S D 装置を連結するが、E S D 装置が過電圧状態から回路の他のノードを保護するために連結されることができるとは、企図される。例えば、E S D 装置は、回路の正と負の操作可能電力接続の間で連結されることができ。図 3 は、E S D 装置の両方のソース及びドレイン領域に連結されているバラスト抵抗器を示すが、それらがソース領域だけ又はドレイン領域だけのどちらにも接続されることができるとは、企図される。

40

【 0 0 2 5 】

非交差抵抗チャネルの中の電流の均一な分配が発生する。それは、一つのチャネルが他のチャネルより多くの電流を引き出すならば、抵抗チャネル 1 8 を横切る電圧降下は、外部コンタクト 1 7 でのより高い電圧という結果を増加させるからである。このより高い電圧は、次に、他の非交差チャネルを通してより大きな電流フローを誘導し、高い電流が他のチャネルの中で再分配されるべき高い電圧を一つのチャネルに引き起こすことになる。この分析は、チャネルが装置を通して異なったままであると仮定する。横方向抵抗 2 0 は、電流フローが E S D 保護装置の上で接続ターミナルの間で低減されることを確実にする。E S D 現象の間、E S D 保護装置を通した伝導パスは、一つの接続ターミナルから次への伝導パスより低い抵抗を有する。理想的には、横方向抵抗 2 0 の値は、できるだけ大き

50



くなければならない。横方向抵抗の値は、コンタクト４の各々及びコンタクト８の各々の間隔を増加させることによって増加することができる、しかし実現すると、間隔が若干の値より増加するとき、装置の幅効率は減少する。発明者は、ＥＳＤ保護装置の「オン」抵抗よりも大体大きな抵抗のどのような値が許容できるか決定した。従って、バラストイング抵抗器１８及び横方向抵抗器２０の組合せは、ＥＳＤ装置３を通して複合の非交差パスの中でＥＳＤ電流を均一に分散するために作動する。

【００２６】

図４Ａは、寄生的なバイポーラトランジスタを図で示している発明の例示的な実施形態の回路図であり、ＥＳＤ装置のドレイン及びソース上の接続ターミナル４及び８のそれぞれの対の間で流れている「電流パス」によって形成される。図４Ａで示すように、例示的なＥＳＤ装置の構造体は、ＥＳＤ装置のドレイン接続ターミナル４に接続されるコレクタ電極を有している複数のオープンベースＮＰＮトランジスタを形成し、エミッタ電極は、ＥＳＤ装置のソース接続ターミナル８に接続した。トランジスタを横切る電圧がスナップバック閾値電位を超える時、複数の寄生的なＮＰＮトランジスタの各々は、ＥＳＤ電流及び電圧状態の上に他から生じている電流を伝えるためにスナップバックモードに入る。オープンベース装置として、寄生的なＮＰＮトランジスタが示されるが、ベース電極が半導体基板で実行されるので、装置が必ずしもオープンベースであるというわけではない。しかしベース電極に印加される基板電位は、比較的小さく、寄生的なＮＰＮトランジスタのＥＳＤ保護装置としての性能に実質的に影響を及ぼさない。

【００２７】

図４Ｂは、ＮＰＮトランジスタによって示される可変抵抗を図示した図４Ａで示される本発明の実施形態の等価回路図である。図４Ｂで、図４Ａで示されるＮＰＮトランジスタは各々がスナップバック保持電圧によって決定されたオフセット電圧ソース１２５を有する可変抵抗２１としてモデル化される。各々の可変抵抗２１のための抵抗の値は、それぞれの導電パス中を流れるＥＳＤ電流の関数である。理想的には、前に述べたように、横方向抵抗２０は伝導パスの中でＥＳＤ電流の均一な分配を確実にするようにできるだけ大きくなければならない。この状態は、横方向抵抗２０及びバラスト抵抗１８を可変抵抗２１と比較して大きくすることによって満足される。

【００２８】

図５は、本発明の第一の例示的な実施形態の平面図であり、バラスト抵抗器を形成するために金属非交差ストリップ２４及び３４を使用する。図５で、装置のドレイン側の金属ストリップ２４は、ＥＳＤ装置３のシリサイド化したドレイン領域２内の、共通端子１７及び離散的な接続ターミナル４の間で連結される。装置のソース側の金属ストリップ３４は、シリサイド化したソース領域６内のそれぞれの離散的な接続ターミナル８に連結されてソース領域６を共通端子１９に接続し、それは、例えば、基準電位（例えば接地）のソースに接続されることができる。金属ストリップ２４は、非交差であるために構成されて及び間隔３６で分離される。金属ストリップ３４は、また、非交差であるために構成されて及び間隔３８によって分離される。金属の各々のストリップは、ＥＳＤ電流フローのためのパスを提供して及びバラストイング抵抗を提供する。横方向抵抗は、離散的な接続点に各々の金属ストリップを連結することによって隣接の金属ストリップの間で示される。本発明の例示的な実施形態で、各々の金属細長片、ストリップの間の間隔及びドレイン領域２の高さの長さ及び幅は、バラストイング抵抗の所望の量を提供するように選ばれる。発明のもう一つの実施形態で、電流バラストイングは、装置の一方（すなわち、ドレイン側かソース側）だけで、提供される。酸化物コーティングは金属ストリップ２４及び３４及び半導体基板の間で絶縁を提供することを支援する。ストリップ２４及び３４の形成は、標準的な金属溶射手続の部分として少しの特殊加工ステップも必要としない。

【００２９】

図６は、バラストイング抵抗器を形成するためにポリシリコンの非交差ストリップの使用を図で示す本発明の第二の例示的な実施形態の平面図である。本実施形態において、ポリシリコン・ストリップ４２は、コネクタ４１によって共通端子１７に接続されて及びコ

10

20

30

40

50

ネクタ 43 によって短い金属ストリップ 50 に接続される。順番に、短い金属ストリップ 50 は、接続ターミナル 4 によって ESD 装置 3 のドレイン領域 2 に接続される。発明の例示的な実施形態で、金属領域 50 が、ESD 装置にポリシリコン・ストリップを接続するために使われる。それは、今の現状技術処理ルールがシリサイド化拡散 2 に直接にポリシリコンを接続しないからである。ストリップ 42 は、非交差であるように構成され、間隔 46 によって分離される。発明のこの例示的な実施形態で、ESD 装置 3 のソース側で、金属ストリップ 34 は離散的な接続ターミナル 8 で、シリサイド化したソース領域 6 に連結される。例示的な実施形態で、これらのストリップは、共通端子 19 によって接地にソース領域 6 を接続する。

#### 【0030】

図 5 で示される実施形態のように、ストリップ 34 は、非交差であるように構成され、間隔 38 によって分離される。金属ストリップ 24 の上にポリシリコン・ストリップ 42 を使う利点は、図 5 で示される、ポリシリコン・ストリップのシート抵抗がほぼ金属のシート抵抗より大きな桁であることである。このより高い抵抗のため、シリサイド化したポリシリコン・ストリップの使用は、金属ストリップが使われる時よりもコンパクトな構造体ができるようにする。図 6 で示される構造体は、どんな追加のプロセスステップなしでも形成されることができる。他のポリシリコン層が処理されるとき、ポリシリコン・ストリップ 42 は置かれることができ、従って、下にある酸化物層は、ストリップ 34 及び 42 の間で絶縁を提供する。金属ストリップ 50 及び 34 は、標準的なメタライゼーションプロセス及びコネクタ 41、43 の部分であることができ、例えば、接続ターミナル 4 及び 8 は、また、標準的な半導体プロセスの部分であるタングステン・バイアであることができる。

#### 【0031】

図 7A は、垂直曲折非交差ストリップを図で示した本発明の第三例示的な実施形態の平面図である。本実施形態において、各々のストリップ 60 及び 64 は、例えば、接合することによって形成される。そして、また、プロセスの部分であるコンタクトバイアを有する、ポリシリコン及び金属ストリップが集積回路操作で異なるレベルで形成される。バラスト抵抗器 60 及び 64 は、ポリシリコン、バイア及び金属の直列結合によって形成される。各々のバラスト抵抗器のコンポーネントを絶縁する同じ機構によって、バラスト抵抗器 60 及び 64 は、絶縁される。装置のドレイン側の上で、垂直曲折非交差ストリップ 60 は、接続ターミナル 4 によってシリサイド化したドレイン領域 2 に連結される。垂直曲折非交差ストリップ 60 は、間隔 72 によって分離される。垂直に曲折非交差ストリップ 64 は、ソース装置の側で、接続ターミナル 8 でシリサイド化したソース領域 6 に連結される。ストリップ 64 は、非交差であるために構成されて及び間隔 76 によって分離される。

#### 【0032】

図 7B は、発明の第三実施形態に従う一つの垂直に曲折ストリップ 60 の断面図である。この曲折ストリップは、ESD 装置 3 のドレイン領域 2 に、共通端子 17 を接続する。外部コネクタ 17 で始まり、ストリップ 60 は、ポリシリコン 78 のセグメントまで下に向かってコネクタ 41、上にもう一つのコネクタ 41、金属層 50、バイア 81、第二の金属層 83 のセグメント、第二バイア 84、及び第三金属層 82 のセグメントを含む。第三金属層 82 のセグメントは、ポリシリコン層 78 のもう一つのセグメントに、バイアの直列結合を通して、第二の金属層のセグメント、もう一つのバイア、第一の金属層のセグメント及びコネクタに接続される。ポリシリコンのこの第二のセグメントは、第三金属層 82 の第二のセグメントに、コネクタ、第一の金属層、バイア、第二の金属層のセグメント及びもう一つのバイアのセグメントを通して接続される。最後に、この例示的な実施形態で、第三金属層 82 の第二のセグメントはバイア 84、第二の金属層 83 のセグメント、もう一つのバイア 81、第一の金属層 50 のセグメント及び接続ターミナル 4 の直列結合を通して、ESD 装置 3 のドレイン領域 2 に接続される。本発明の例示的な実施形態で、第一の、第二の及び第三金属層はアルミニウム又は銅膜であることができ、バイア及び

10

20

30

40

50

接続ターミナルはタングステン・プラグであることができる。これらの直列結合は、バラストティング抵抗器 60 を形成する。本実施形態において、バイアの各々は、かなりの抵抗（例えば進んだ深いサブミクロン技術で 5 ~ 10 オーム）をバラストティング抵抗器 60 に加える。他の層の各々も抵抗を加え、一般的に、金属層の抵抗は、ポリシリコン層 78、コネクタ 41 及びバイア 81 及び 84 の合成抵抗と比較して無視してよい。7A 図及び 7B で表される本発明の例示的な実施形態の利点は、形状のコンパクト性である。

#### 【0033】

曲折の数及び層の数は、例示的なだけである。満足なバラストティング抵抗器がより多いかより少ない層及び / 又はより多いかより少しの曲折を使って製造されることができるとは、企図される。

#### 【0034】

図 8 は、各個にバラストされた保護装置電池の配列を図で示した発明の第 4 の例示的な実施形態の平面図である。各々の要素保護装置電池 96 は、それぞれの非交差ストリップ 100 によって第一のターミナル 90 及び第二のターミナル 94 に連結される。非交差ストリップ 100 は、バラストティング抵抗を提供する。非交差ストリップ 100 は、前に説明した又は下で説明する実施形態の何でも含み、金属、ポリシリコン、垂直曲折ストリップ又はそれらの組合わせを使ってバラスト抵抗器 100 を形成することができる。図 8 で表される例示的な実施形態の利点は、比較的小さい領域において実行されることができ、多数の ESD 装置の上に ESD 電流を均一に分散し、従って比較的大きい ESD 現象を扱うことができる点である。

#### 【0035】

図 9 は、発明の第 5 の実施形態の平面図であって、セグメント化されたドレイン及びソース領域を利用することによる、追加の側部絶縁及び改良されたトリガーを提供している ESD 保護装置である。図 9 で示される装置は、ポリシリコン伝導性の素子 104 及び下にある誘電及びウェル又は基板材料によって分離される活性領域 106 を含む。伝導性の素子 104 は、ゲート電極に接続されることを要求されず、従って、発明の代替実施形態で、伝導性の素子は、ゲート電極に接続されるか又は接続されない。非交差ストリップ 102 は、バラスト抵抗を提供する。非交差ストリップ 102 は、金属、シリサイド化ポリシリコン、垂直曲折ストリップ又はそれらのどんな組合わせをも含む、前に説明した実施形態の何でも含むことができる。図 9 で示される装置は、ESD 装置で密に形成している別個の保護装置電池によって、能率的に領域を利用する。ポリシリコン素子 104 は、ソース及びドレイン領域で、側部電流を妨げ、非交差ストリップ 102 の間で絶縁を提供する。保護装置電池のごく近傍は、ESD 装置の改良されたトリガーを提供する。MOS テクノロジーを利用している図 9 で示される発明の実施形態で、トリガーは、増加するドレイン接合周辺部によって高められる（すなわち寄生的な npn トランジスタの  $dV/dt$ （過渡状態）トリガリングを増加させることによって）。更なるトリガーの改善は、増加するドレインゲート・オーバラップ・キャパシタンスは、高いオーム抵抗を通してアースにゲート電極が接続されることをできるようにすることによって図 9 で示される実施形態で得られる。セグメント化されたドレイン領域が長いゲート領域の下でチャネル領域の延長部分によって更に分離されることができることが予想される。

#### 【0036】

図 10 は、局所的な高い電界密度を更に低減するために構成される ESD 装置を図で示した発明の第 6 の実施形態の平面図である。図 10 で表される配列は、ポリシリコン伝導性の素子 116 によって分離される活性領域 124 を含む。非交差ストリップ 114 は、バラスト抵抗を提供する。非交差ストリップ 114 は、金属、ポリシリコン、垂直曲折ストリップ又はそれらのいかなる組合わせでも含む、前に説明した実施形態の何でも含むことができる。ポリシリコン素子 116 は、側部電流フローを妨げ、従って非交差ストリップ 114 の間で絶縁を提供する。しかし、ポリシリコン素子 112 の垂直線及び水平物セグメントの交わりで形成されるコーナーは、比較的高い局所的な電界密度を引き起こす可能性がある。図 10 で示される分割ゲート形状は、局所的な電界密度を低減する。この代

10

20

30

40

50

替形状でメインのポリシリコン・ストリップ（ゲート）１２０が、公称トランジスタ・ゲート長で形成される。ポリシリコン素子１１６は、狭いポリシリコン・ストリップ１１８によって接続され、該ストリップは、望ましくは、ドレイン領域内に完全に形成され、集積回路プロセスのために望ましくは最小のデザインルールより少ないゲート長を有している。スペース１２２は、ポリシリコン・ストリップ１１８及び１２０の間で、また、できるだけ狭く形成される。活性領域１２４、ポリシリコン・ストリップ１１８及び領域がスペース１２２で位置した活性領域（ $N^+$ ）は、更なるＭＯＳ／バイポーラトランジスタを形成する。このトランジスタ（それはＥＳＤ装置のＭＯＳトランジスタと直列にある）は、その短いゲート長のため、漏れるように故意に形成される。従って、この更なるトランジスタは、抵抗器として作動し、メイントランジスタのゲートのエッジと接触したドレインからのＥＳＤ電流をそらす。装置で密集している電流を防ぐために、側部電流フローは、先に述べたようにポリシリコン素子１１６によって更に妨げられる。

10

#### 【００３７】

本発明が複合の例示的な実施形態に関して説明されるが、先に述べたように、添付の請求項の範囲内で、行うことができることが意図される。

#### 【図面の簡単な説明】

【図１】 図１（先行技術）は、完全にシリサイド化されたＮＭＯＳ装置の平面図である。

。

【図２】 図２（先行技術）は、シリサイドの局所ブロッキングを実行しているシリサイド化したＮＭＯＳ装置の平面図である。

20

【図３】 図３は、回路図であって、部分的に平面図図形で、パラスタイン抵抗及び横方向抵抗を説明した本発明の例示的な実施形態の図である。

【図４Ａ】 図４Ａは、寄生バイポーラ・デバイスに適用したものを示した本発明の例示的な実施形態の回路図である。

【図４Ｂ】 図４Ｂは、図４Ａで示される例示的な実施形態等価回路図であり、寄生的なバイポーラ・デバイスの可変抵抗を図で示し、電圧源のキャパシティをクランプしている電圧を示す。

【図５】 図５は、金属の非交差ストリップを図で示した本発明の例示的な実施形態の平面図である。

【図６】 図６は、ポリシリコンの非交差ストリップを図で示している本発明の例示的な実施形態の平面図である。

30

【図７Ａ】 図７Ａは、垂直に曲折非交差ストリップを図で示した、本発明の例示的な実施形態の平面図である。

【図７Ｂ】 図７Ｂは、一つの垂直曲折ストリップの断面図であり、実例の目的のために、垂直に曲折非交差ストリップ６０のうちの 하나가、図７Ｂで示される。


【図８】 図８は、各個の安定保護装置電池の配列を図で示した本発明の例示的な実施形態の平面図である。

【図９】 図９は、セグメント化されたドレイン及びソース領域を利用した改良されたトリガーを提供する安定保護装置電池の配列を図で示した本発明の実施形態の平面図である。


40

【図１０】 図１０は、安定保護装置電池の配列を図で示した本発明の実施形態の平面図であり、セグメント化されたドレイン領域を利用している改良されたトリガーを提供し、局所高電流密度を縮小するために構成される。


【図 1】




【図 2】




【図 3】



【図 4 A】



【図 4 B】



【図 5】






FIG. 5


【図 6】




【図 7 A】




【図 7 B】




【図 8】



【図 9】



【図 10】



---

フロントページの続き

(72)発明者 ヴァーヘージ, コーエン, ジェラード, マリア  
アメリカ合衆国, ニュージャージー州, プリンストン, キャッスルトン ロード 7  
7

審査官 宇多川 勉

(56)参考文献 特開平 1 1 - 0 8 7 6 3 1 ( J P , A )  
特開平 1 0 - 2 4 2 2 9 6 ( J P , A )  
特開平 1 0 - 0 5 0 9 3 3 ( J P , A )  
特開昭 6 0 - 1 3 6 3 5 9 ( J P , A )  
特開平 0 2 - 2 7 3 9 7 1 ( J P , A )  
特開平 0 2 - 1 0 5 5 6 2 ( J P , A )  
特開平 1 1 - 1 0 3 0 2 1 ( J P , A )

(58)調査した分野(Int.Cl. , D B 名)

H01L 27/06  
H01L 21/822  
H01L 21/8234  
H01L 27/04  
H01L 27/088