(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第4381785号
(P4381785)

(45)発行日　平成21年12月9日(2009.12.9)　(24)登録日　平成21年10月2日(2009.10.2)

(51)Int.Cl.			F I		
G02F	1/1343	(2006.01)	G02F	1/1343	
G02F	1/1337	(2006.01)	G02F	1/1337	500
G02F	1/1368	(2006.01)	G02F	1/1368	
G09F	9/30	(2006.01)	G09F	9/30	349C

請求項の数 3　(全 17 頁)

(21)出願番号　特願2003-394936(P2003-394936)
(22)出願日　平成15年11月26日(2003.11.26)
(65)公開番号　特開2005-156899(P2005-156899A)
(43)公開日　平成17年6月16日(2005.6.16)
審査請求日　平成18年2月13日(2006.2.13)

(73)特許権者　502356528
株式会社　日立ディスプレイズ
千葉県茂原市早野３３００番地
(74)代理人　100083552
弁理士　秋田　収喜
(72)発明者　石井　克彦
千葉県茂原市早野３３００番地　株式会社日立ディスプレイズ内
(72)発明者　丹野　淳二
千葉県茂原市早野３３００番地　株式会社日立ディスプレイズ内
(72)発明者　三輪　広明
千葉県茂原市早野３３００番地　株式会社日立ディスプレイズ内

最終頁に続く

(54)【発明の名称】液晶表示装置

(57)【特許請求の範囲】

【請求項１】

液晶を介して対向配置される第１及び第２の基板のうち、前記第１の基板の液晶側の画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極を有し、

前記第２の基板にブラックマトリクスと、該ブラックマトリクスより前記第２の基板側に形成された導電層を有し、

該導電層は、該導電層に対向する領域で前記第１の基板に形成された最上層の電極あるいは配線より幅が狭く形成され、

前記第１の基板にゲート信号線が形成され、該ゲート信号線より上層に絶縁膜を介して該ゲート信号線の幅よりも大きな幅を有する対向電圧信号線が形成され、前記対向電極は該対向電圧信号線と接続されて形成され、前記ブラックマトリクスから前記対向電圧信号線までの距離が、前記ブラックマトリクスから前記導電層までの距離よりも小さくなっていることを特徴とする液晶表示装置。

【請求項２】

液晶を介して対向配置される第１及び第２の基板のうち、前記第１の基板の液晶側の画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極を有し、

前記第２の基板にブラックマトリクスと、該ブラックマトリクスより前記第２の基板側に形成された導電層を有し、

該導電層は、該導電層に対向する領域で前記第１の基板に形成された最上層の電極あるいは配線より幅が狭く形成され、

前記ブラックマトリクスと前記第１の基板に形成された最上層の電極あるいは配線までの距離が、前記ブラックマトリクスから前記導電層までの距離よりも小さくなっていることを特徴とする液晶表示装置。

【請求項３】

液晶を介して対向配置される各基板のうち、一方の基板の液晶側の画素領域に複数のゲート信号線と複数のドレイン信号線を有し、隣接するゲート信号線とドレイン信号線で囲まれた領域として定まる画素領域に画素電極と、この画素電極との間に電界を発生せしめる対向電極を有し、

他方の基板に導電層を有し、

前記導電層が前記ゲート信号線延在方向に形成され、

前記ドレイン信号線の延在方向で、前記導電層間の距離が前記ゲート信号線間の距離より大きいことを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は液晶表示装置に係り、特に、液晶を介して対向配置される各基板の一方の液晶側の面の画素領域に、画素電極と対向電極とが形成されている液晶表示装置に関する。

【背景技術】

【０００２】

この種の液晶表示装置は、基板に平行であって互いに近接される各面内にそれぞれ配置される各電極に電界を発生せしめて液晶を駆動させるため、いわゆる広視野角特性が得られる表示を達成することができる。

このため、各基板のうち他方の基板の液晶側の面には、液晶を駆動させるための電極等の導電層を設ける必要のない構成とすることができる。

しかし、該他方の基板には、上述したような導電層が形成されていないため、電荷が蓄積されやすい構成となり、該電荷が液晶を駆動させる電界に悪影響を及ぼすことは免れなかった。

このため、該他方の基板側に形成するブラックマトリクスに導電性をもたせた材料を用いたものが知られている（下記の特許文献参照）。

【特許文献１】特願平９－８０４１５号公報

【発明の開示】

【発明が解決しようとする課題】

【０００３】

しかし、このように構成された液晶表示装置は、該ブラックマトリクスは、それ本来の機能をもたせなければならないことから、その幅の最小値が規定され、この結果、該ブラックマトリクスによって画素内の電界の分布に影響を及ぼすということが指摘された。

特に、一方の基板の側に画素電極と対向電極とを備えた構成の液晶表示装置にあっては、それら各電極の間隔を狭くすることができることから、それらの間に発生する電界の量も少なく、該ブラックマトリクスによって影響を受けやすくなっている。

本発明は、このような事情に基づいてなされたもので、その目的は、画素の液晶に影響を与えることなく、基板に蓄積された電荷を速やかに除去できる液晶表示装置を提供することにある。

【課題を解決するための手段】

【０００４】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

【００１０】

（１）本発明による液晶表示装置は、たとえば、液晶を介して対向配置される第１及び第２の基板のうち、前記第１の基板の液晶側の画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極を有し、前記第２の基板にブラックマトリクスと、該ブラッ

クマトリクスより前記第２の基板側に形成された導電層を有し、該導電層は、該導電層に対向する領域で前記第１の基板に形成された最上層の電極あるいは配線より幅が狭く形成され、

前記第１の基板にゲート信号線が形成され、該ゲート信号線より上層に絶縁膜を介して該ゲート信号線の幅よりも大きな幅を有する対向電圧信号線が形成され、前記対向電極は該対向電圧信号線と接続されて形成され、前記ブラックマトリクスから前記対向電圧信号線までの距離が、前記ブラックマトリクスから前記導電層までの距離よりも小さくなっていることを特徴とする。

【００１２】

（２）本発明による液晶表示装置は、たとえば、液晶を介して対向配置される第１及び第２の基板のうち、前記第１の基板の液晶側の画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極を有し、前記第２の基板にブラックマトリクスと、該ブラックマトリクスより前記第２の基板側に形成された導電層を有し、該導電層は、該導電層に対向する領域で前記第１の基板に形成された最上層の電極あるいは配線より幅が狭く形成され、

前記ブラックマトリクスと前記第１の基板に形成された最上層の電極あるいは配線までの距離が、前記ブラックマトリクスから前記導電層までの距離よりも小さくなっていることを特徴とする。

【００１４】

（３）本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち、一方の基板の液晶側の画素領域に複数のゲート信号線と複数のドレイン信号線を有し、隣接するゲート信号線とドレイン信号線で囲まれた領域として定まる画素領域に画素電極と、この画素電極との間に電界を発生せしめる対向電極を有し、他方の基板に導電層を有し、前記導電層が前記ゲート信号線延在方向に形成され、前記ドレイン信号線の延在方向で、前記導電層間の距離が前記ゲート信号線間の距離より大きいことを特徴とする。

【００１９】

なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。

【発明の効果】

【００２０】

このように構成した液晶表示装置は、基板に蓄積された電荷を除去する機能を有するシールド電極を設けるようにしており、その幅を任意に設定できることから、画素の電界の分布に影響を及ぼさないように構成することができる。

したがって、画素の液晶に影響を与えることなく、基板に蓄積された電荷を速やかに除去できるようになる。

【発明を実施するための最良の形態】

【００２１】

以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。

実施例１．

図１は、本発明に係る液晶表示装置の画素の構成の一実施例を示す平面図である。同図は液晶を介して対向配置される各基板のうち一方の基板の液晶側から観た図を示している。なお、図１のＡ－Ａ’線における断面図を図２に、Ｂ－Ｂ’線における断面図を図３に、Ｃ－Ｃ’線における断面図を図４に示している。

【００２２】

この実施例における液晶表示装置の画素は、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴを介して、ドレイン信号線ＤＬからの映像信号が画素電極ＰＸに供給されるようになっている。該画素電極ＰＸは、映像信号に対して基準となる対向電圧信号が供給される対向電極ＣＴとの間に電界を発生せしめ、この電界が印加される液晶の光変調率が該電界の量によって制御されるようになっている。また、画素電極ＰＸと対向電極ＣＴとの間には容量素子Ｃｓｔｇが形成され、この容量素子Ｃｓｔｇによ

って、前記薄膜トランジスタＴＦＴがオフになっても該映像信号を画素電極ＰＸに該映像信号を比較的長い時間蓄積されるようになっている。

【００２３】

図１において、透明基板ＳＵＢ１があり、この液晶側の面に、まず、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。

これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。

【００２４】

また、当該画素領域内において、図中上側のゲート信号線ＧＬ（図示せず）に近接しかつ平行に対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは、後述の対向電極ＣＴに対向電圧信号を供給する信号線で、たとえばゲート信号線ＧＬの形成の際に同時に形成されるようになっている。

【００２５】

なお、この対向電圧信号線ＣＬは、当該画素領域内において、後述のドレイン信号線ＤＬに近接し、かつ、該ドレイン信号線ＤＬの走行方向に沿って延在する延在部を有し、この延在端は、当該画素領域と図中ｘ方向に隣接する他の画素領域において、対向電圧信号線ＣＬの対応する延在部の延在端と互いに接続されるように形成されている。

【００２６】

これにより、該ドレイン信号線ＤＬは各画素領域毎に対向電圧信号線ＣＬに囲まれるように形成され、該ドレイン信号線ＤＬからの電気力線を後述の画素電極ＰＸへ終端させるのを回避できるようになっている。該電気力線が画素電極ＰＸへ終端されるとそれがノイズとなるからである。

【００２７】

このようにゲート信号線ＧＬおよび対向電圧信号線ＣＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬおよび対向電圧信号線ＣＬをも被って形成されている。

【００２８】

この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。また、容量素子Ｃｓｔｇの形成領域においては該容量Ｃｓｔｇの誘電体膜としての機能を有するようになっている。

【００２９】

そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。

この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。

【００３０】

ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。

すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。

【００３１】

また、このソース電極ＳＤ２は画素領域内にまで及び、さらに、たとえば３つに分岐され、それぞれの分岐部は前記対向電圧信号線ＣＬに重畳される部分にまで延在され、その延在端は該対向電圧信号線ＣＬの走行方向に沿って並設されるように形成されている。

このソース電極ＳＤ２の各延在端は後述の画素電極ＰＸとのコンタクトをとる部分とな

る。

【００３２】

このように、薄膜トランジスタＴＦＴ、ドレイン信号線ＤＬ（ドレイン電極ＳＤ１）、およびソース電極ＳＤ２が形成された透明電極ＳＵＢ１の上面には第１の保護膜ＰＡＳ１および第２の保護膜ＰＡＳ２が形成されている。

【００３３】

これら各保護膜ＰＡＳは、薄膜トランジスタＴＦＴの液晶との直接の接触を回避して該薄膜トランジスタＴＦＴの特性劣化を防止するもので、第１の保護膜ＰＡＳ１はたとえば無機材料から構成され、第２の保護膜ＰＡＳ２は有機材料から構成されている。

無機材料によって保護膜としての信頼性を向上させるとともに、有機材料によって保護膜自体の誘電率を低減させるためである。

【００３４】

そして、第２の保護膜の上面には、画素電極ＰＸと対向電極ＣＴとが形成されている。これらは、画素の開口率を向上させるため、たとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO_2（酸化スズ）、In_2O_3（酸化インジウム）等の透光性の導電膜から形成されている。

【００３５】

まず、画素電極ＰＸは、ｙ方向に延在しｘ方向に並設される複数の帯状の電極からなり、たとえば当該画素領域にて６本からなる電極群を構成している。

ここで、各画素電極ＰＸは、たとえば図中左側から２本ずつ前記対向電圧信号線ＣＬの上方で互いに接続されたパターンをなし、その接続部はその下側の層に位置づけられている前記ソース電極ＳＤ２の分岐された各延在端に、前記第２の保護膜ＰＡＳ２、第１の保護膜ＰＡＳ１、および絶縁膜ＧＩを貫通するスルーホールを通してＴＨ１、ＴＨ２、ＴＨ３を通して電気的に接続されている。

【００３６】

このように構成することによって、３区分された各区分内の画素電極ＰＸのうちたとえば１区分内の画素電極ＰＸの部分に何らかの支障が生じて表示されないようなことが生じても、他の残りの区分において表示ができる効果を奏する。

【００３７】

なお、画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極ＳＤの延在端を接続する前記スルーホールＴＨ１、ＴＨ２、ＴＨ３の周辺は、充分な面積で該画素電極ＰＸと延在端との重畳部分が確保され、この部分において、前記第２の保護膜ＰＡＳ２、第１の保護膜ＰＡＳ１、および絶縁膜ＧＩを誘電体膜とする容量素子Ｃｓｔｇが形成されている。

【００３８】

また、対向電極ＣＴも、ｙ方向に延在しｘ方向に並設される複数の帯状の電極からなり、それぞれの電極は、前記画素電極ＰＸの各電極を間にして位置づけるように該電極の両脇に配置されている。したがって、合計７本の対向電極ＣＴで構成されている。

【００３９】

ここで、電極群からなる対向電極ＣＴのうち、その両端に位置づけられる２本は、それぞれドレイン信号線ＤＬに近接して配置されるものとなり、これらは当該画素領域に対し図中左右に隣接される他の画素領域において該ドレイン信号線ＤＬに近接して配置される対向電極ＣＴと共通に接続されている。換言すれば、ドレイン信号線ＤＬとその中心軸をほぼ一致させ、該ドレイン信号線ＤＬよりも幅の大きな対向電極ＣＴが該ドレイン信号線ＤＬを充分に被って形成され、ドレイン信号線ＤＬからはみ出した部分のうち図中左側の画素領域においては該画素領域の対向電極ＣＴを構成し、図中右側の画素領域においては該画素領域の対向電極を構成するようになっている。これにより、ドレイン信号線ＤＬからの電気力線を対向電極ＣＴに終端させる効果を大ならしめる。

【００４０】

同様に、ゲート信号線ＧＬにおいてもこのような効果をもたらしめるため、該ゲート信号線ＧＬを充分に被った導電層が形成され、この導電層は対向電極ＣＴをパターン化する

際に該対向電極ＣＴに接続されたパターンとして形成されている。このため、この部分における導電層は対向電極ＣＴに対向電圧信号を供給するための経路としても機能でき、この明細書では対向電圧信号線ＣＬ’と称す。

【００４１】

そして、このように画素電極ＰＸ、および対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該画素電極、および対向電極ＣＴをも被って配向膜ＡＬが形成されている。この配向膜ＡＬは液晶ＬＣと直接に当接する膜で該液晶の分子の初期配向方向を決定づけるようになっている。

【００４２】

このように構成される透明基板ＳＵＢ１は、図２ないし図４に示すように、液晶ＬＣを介して透明基板ＳＵＢ２と対向するように配置されている。

透明基板ＳＵＢ２の液晶ＬＣ側の面には、まず、導電層としてのシールド電極ＳＥが形成されている。このシールド電極ＳＥは、たとえば金属層等で形成され、透明基板ＳＵＢ２に蓄積された電荷を散在させ、あるいは取り除くために設けられている。そして、このシールド電極ＳＥは、図１において重ねて示しているように、ＳＵＢ１上のシールド電極ＳＥと対向する領域での最上層の電極あるいは配線と相関して配置されている。図１では、対向電圧信号線ＣＬ’がゲート信号線ＧＬ上に配置されシールド電極ＳＥと対向する領域でのＳＵＢ１上の最上層の電極となっているため、この対向電圧信号線と相関して配置されている。すなわち、シールド電極ＳＥは対向電圧信号線ＣＬ’上になるように配置することが必要である。さらに望ましくは対向電圧信号線ＣＬ’より幅の狭いものとして形成することが望ましい。また中心軸を一致させて配置されると、対向電圧信号線ＣＬ’の端部とシールド電極ＳＥ端部の間の距離を等しくできるため、シールド電極ＳＥの効果を実現し、かつ表示電界への影響を回避する上でより望ましい。

【００４３】

またシールド電極ＳＥと対向する最上層の電極がゲート信号線ＧＬやドレイン信号線ＤＬのように他の信号線である場合には、シールド電極ＳＥは該ゲート信号線ＧＬやドレイン信号線ＤＬに対し、対向電圧信号線ＣＬ’に対して説明した上記関係と同様の関係を満たすことが望ましい。

【００４４】

そして、このシールド電極ＳＥを充分に被ってブラックマトリクスＢＭが形成されている。このブラックマトリクスＢＭは、図１において重ねて示しているように、ゲート信号線ＧＬの走行方向に沿って形成され、該ゲート信号線ＧＬおよび該ゲート信号線ＧＬに近接されて配置される対向電圧信号線ＣＬをも充分に被って形成され、その幅方向は、その方向の画素領域における画素電極ＰＸの一端部をも被うに至るまで及んでいる。

【００４５】

そして、カラーフィルタＣＦが形成され、このカラーフィルタＣＦはたとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色のフィルタからなり、ｙ方向に並設される各画素領域群には同色のフィルタが共通に形成され、該画素領域群にｘ方向に順次隣接する画素領域群にたとえば赤（Ｒ）色、緑（Ｇ）色、青（Ｂ）色、赤（Ｒ）色、……、というような配列で形成されている。

【００４６】

ブラックマトリクスＢＭおよびカラーフィルタＣＦが形成された透明基板の表面にはこれらブラックマトリクスＢＭおよびカラーフィルタＣＦをも被って平坦化膜ＯＣが形成されている。この平坦化膜ＯＣは塗布によって形成できる樹脂膜からなり、前記ブラックマトリクスＢＭおよびカラーフィルタＣＦの形成によって顕在化する段差をなくすために設けられる。

この平坦化膜ＯＣの表面には配向膜ＡＬが形成され、この配向膜ＡＬは液晶と直接に当接する膜で該液晶ＬＣの分子の初期配向方向を決定づけるようになっている。

【００４７】

上述のように構成した液晶表示装置は、透明基板ＳＵＢ２の液晶側の面にシールド電極

ＳＥが設けられ、これにより、透明基板ＳＵＢ２に蓄積される電荷を該シールド電極ＳＥを通して放電させるようになっている。

【００４８】

ここで、図５は透明基板ＳＵＢ１、ＳＵＢ２との関係で該シールド電極ＳＥを平面的に示したパターンであり、図中ｘ方向に延在された各シールド電極ＳＥがｙ方向に複数並設されており、その各両端は互いに接続された構成となっている。

【００４９】

そして、このシールド電極ＳＥは、表示領域（画素領域の集合体から構成される領域）の一角において、接続部ＣＰを介して透明基板ＳＵＢ１側の接続配線層ＪＬに電気的に引き出されるようになっている。該シールド電極ＳＥをたとえばグランドの電位とするためである。

【００５０】

図６は、該接続部ＣＰの個所を断面にとった該接続部ＣＰとその近傍を示す図で、たとえば透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の支持を兼ねるシール剤ＣＬの一部に内蔵されて形成される導電ビーズＣＢを通して、透明基板ＳＵＢ２側のシールド電極ＳＥが透明基板ＳＵＢ１側の接続配線ＪＬに引き出されている。

【００５１】

しかし、この実施例で示される液晶表示装置は、極めて近接配置された対向電極ＣＴと画素電極ＰＸとの間の僅かな量の電界によって液晶の光変調率を制御しているため、該電界が前記シールド電極ＳＥによって影響（擾乱）されないように配慮することが重要となる。このため、以下に示すように、その配置が工夫されたものとなっている。

【００５２】

すなわち、図４に示すように、

１）シールド電極ＳＥの幅をＷ１とし、このシールド電極ＳＥと対向する透明基板ＳＵＢ１側の最上層の電極としての対向電圧信号線ＣＬ’（対向電極ＣＴと一体に形成される信号線）の同方向の幅をＷ３とした場合、Ｗ１＜Ｗ３が成立するようになっている。これは、該シールド電極ＳＥによる透明基板ＳＵＢ１側の影響を、透明基板ＳＵＢ１側に形成されている電極あるいは信号線の影響よりも小さくするためである。なお、シールド電極ＳＥと対向する最上層の電極が別の電極や配線である場合は、該配線や電極をＷ３として同様の関係を満たすことが望ましい。

【００５３】

なお、シールド電極ＳＥと対向する最上層の電極が対向電極ＣＴあるいは対向電圧信号線ＣＬ’である場合、その電位は共通電位として安定したものであるため、シールド電極ＳＥの電位安定化効果を奏し、シールド効果の一層の向上を図ることができる。さらに、表示電界はより表示領域に違い位置に配置された対向電極ＣＴあるいは対向電圧信号線ＣＬ’に終端されやすいため、シールド電極ＳＥの表示電界の擾乱をより確実に抑制することができる。また、表示領域外での電気的接続等によりシールド電極ＳＥの電位を対向電極ＣＴあるいは対向電圧信号線ＣＬ’と同じ電位とした場合、一層の効果の向上が達成される。

【００５４】

２）また、シールド電極ＳＥの幅がＷ１であって、このシールド電極ＳＥを被うブラックマトリクスＢＭの同方向の幅をＷ２とした場合、Ｗ１＜Ｗ２が成立するようになっている。これは、ブラックマトリクスＢＭとシールド電極ＳＥを別体として構成することにより、ブラックマトリクスＢＭの形成領域の一部分であって、かつ、最適な位置に、電荷放電機能と電界擾乱回避機能をもたせるようにしたものである。このことから、ブラックマトリクスＢＭの材料の電気的抵抗＞シールド電極ＳＥの材料の電気的抵抗の関係にあり、該ブラックマトリクスＢＭの材料としてはたとえば樹脂層とし、該シールド電極ＳＥの材料としてはたとえば金属層とすることが望ましい。

【００５５】

３）上述したシールド電極ＳＥと対向電圧信号線ＣＬ’との配置、およびシールド電極Ｓ

ＥとブラックマトリクスＢＭとの配置は、それぞれ独立に上述した関係で規定してもよいが、この場合、Ｗ１＜Ｗ３＜Ｗ２を満足する関係で規定することにより、上記効果を奏するための最適構成とすることができる。

【００５６】

４）さらに、当該画素領域において、ブラックマトリクスＢＭの長手方向と平行な辺を基準とし、そこからシールド電極ＳＥ（その長手方向の各辺のうち最短の辺）までの距離をＬ２、対向電圧信号線（その長手方向の各辺のうち最短の辺）までの距離をＬ１とした場合、Ｌ２＞Ｌ１が成立するようになっている。これにより、該シールド電極ＳＥによる透明基板ＳＵＢ１側の影響を、透明基板ＳＵＢ１側に形成されている電極あるいは信号線の影響よりも小さくすることができる。

【００５７】

また、シールド電極ＳＥによる電界の擾乱を充分に回避するには、さらに次の関係を満たすことが望ましい。

１）シールド電極ＳＥの厚さ＜ブラックマトリクスＢＭの厚さの関係で設定されている。

２）さらに、ブラックマトリクスＢＭの少なくとも表示領域側の辺部にカラーフィルタＣＦが重畳している。

【００５８】

これにより、シールド電極ＳＥと液晶層との電気的距離を拡大でき、より電界の擾乱回避を確実にすることができる。

さらに、望ましくは、ブラックマトリクスＢＭの表示領域側の辺部にはカラーフィルタＣＦと平坦化膜ＯＣとが重畳させた構成とする。

【００５９】

上述した実施例では、ブラックマトリクスＢＭの近傍に位置づけられるカラーフィルタＣＦは該ブラックマトリクスＢＭの中央部を除く辺部のみに重畳させた構成としたものである。しかし、これに限定されず、該中央部をも被って形成するようにしてもよいことはいうまでもない。このようにした場合、シールド電極ＳＥの透明基板ＳＵＢ１までの電気的距離を拡大でき画素電極ＰＸへの影響を低減させることができる。図７は、図４に対応した図であり、ブラックマトリクスＢＭの近傍に位置づけられるカラーフィルタＣＦが該ブラックマトリクスＢＭをその全域にわたって被っている構成を示したものである。

【００６０】

また、上述した実施例では、シールド電極ＳＥは、ゲート信号線ＧＬと対向するように該ゲート信号線ＧＬに沿って形成されたものである。このため、該シールド電極ＳＥは図中ｘ方向に延在されｙ方向に並設されて形成されたものとなっている。しかし、ゲート信号線ＧＬのみでなくドレイン信号線ＤＬにも対向するように該ドレイン信号線ＤＬに沿って形成するようにしてもよいことはいうまでもない。

【００６１】

図８は、図１に対応する図であり、透明基板ＳＵＢ１の液晶側の面に、シールド電極ＳＥを重ねて示したものである。該シールド電極ＳＥは、図１の場合と異なり、ドレイン信号線ＤＬにも対向して形成され、透明基板ＳＵＢ２側に各画素領域に開口が設けられた格子状をなすパターンとして形成されている。

【００６２】

実施例２．

図９は、本発明による液晶表示装置の画素の他の実施例を示す他の実施例を示す平面図である。なお、図９のＡ－Ａ’線における断面図を図１０に、Ｂ－Ｂ’線における断面図を図１１に、Ｃ－Ｃ’線における断面図を図１２に示している。

図９に示す画素はその薄膜トランジスタＴＦＴの半導体層がポリシリコン（ｐ－Ｓｉ）で形成されたものとなっている。

【００６３】

まず、透明基板ＳＵＢ１の液晶側の面の薄膜トランジスタＴＦＴの形成領域に、ポリシリコン層からなる半導体層ＬＴＰＳが形成されている。この半導体層ＰＳはたとえばプラ

ズマＣＶＤ装置によって成膜したアモルファスＳｉ膜をエキシマレーザによって多結晶化したものである。

【００６４】

この半導体層ＰＳは、後述するゲート信号線ＧＬをたとえば２回横切るように蛇行したパターンをなすように形成されている。

そして、このように半導体層ＰＳが形成された透明基板ＳＵＢ１の表面には、該半導体層ＰＳをも覆ってたとえばＳｉＯ２あるいはＳｉＮからなる第１絶縁膜ＩＮＳが形成されている。

【００６５】

この第１絶縁膜ＩＮＳは前記薄膜トランジスタＴＦＴのゲート絶縁膜として機能するとともに、後述する容量素子Ｃｓｔｇの誘電体膜の一つとして機能するようになっている。

そして、第１絶縁膜ＩＮＳの上面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成され、このゲート信号線ＧＬは後述するドレイン信号線ＤＬとともに矩形状の画素領域を画するようになっている。この場合、ゲート信号線ＧＬは前記半導体層ＬＴＰＳを２回横切るように走行され、その重畳部において薄膜トランジスタＴＦＴのゲート電極として機能するようになっている。

【００６６】

なお、このゲート信号線ＧＬは耐熱性を有する導電膜であればよく、たとえばＡｌ、Ｃｒ、Ｔａ、ＴｉＷ等が選択される。この実施例ではゲート信号線ＧＬとしてたとえばＴｉＷが用いられている。

【００６７】

また、このゲート信号線ＧＬの形成後は、第１絶縁膜ＩＮＳを介して不純物のイオン打ち込みをし、前記半導体層ＬＴＰＳにおいて前記ゲート電極ＧＴの直下を除く領域を導電化させることによって、薄膜トランジスタＴＦＴのソース領域およびドレイン領域が形成されるようになっている。

【００６８】

また、画素領域のたとえば中央を図中ｘ方向に延在する対向電圧信号線ＣＬが形成され、この対向電圧信号線ＣＬと一体となって対向電極ＣＴが形成されている。この対向電極ＣＴは、図中ｙ方向に延在しｘ方向に並設される２本の電極群から構成され、それぞれは画素領域の両脇に配置される後述のドレイン信号線ＤＬに近接して配置されている。

【００６９】

対向電圧信号線ＣＬおよび対向電極ＣＴをも被って透明基板ＳＵＢ１の上面には第２の絶縁膜ＧＩが形成され、この第２の絶縁膜ＧＩの表面には前記ドレイン信号線ＤＬが図中ｙ方向に延在しｘ方向に並設されて形成されている。このドレイン信号線ＤＬは前記ゲート信号線ＧＬとともに画素領域を囲むようになっている。

【００７０】

ここで、該ドレイン信号線ＤＬは、その形成時に、予め第２の絶縁膜ＧＩおよび第１の絶縁膜ＩＮＳを貫通して設けたスルーホールを通して前記半導体層ＬＴＰＳの一端に接続されるようになっている。これにより、該ドレイン信号線ＤＬは薄膜トランジスタＴＦＴの一方の領域（便宜上、ドレイン領域と称す）に接続され、その接続部は薄膜トランジスタＴＦＴのドレイン電極を構成するようになる。

【００７１】

ドレイン信号線ＤＬをも被って透明基板ＳＵＢ１の上面には保護膜ＰＡＳが形成され、この保護膜ＰＡＳの表面には画素電極ＰＸが形成されている。この画素電極ＰＸは画素領域の中央を図中ｙ方向に延在する１本の電極から構成され、その材料としては、たとえばITO（Indium Tin Oxide）、ITZO(Indium Tin Zinc Oxide)、IZO（Indium Zinc Oxide)、Sn02（酸化スズ）、In203（酸化インジウム）等の光透過性の導電膜が用いられている。画素の開口率を向上させるためである。

【００７２】

ここで、該画素電極ＰＸは、その形成時に、予め保護膜ＰＡＳ、第２の絶縁膜ＧＩおよ

び第１の絶縁膜ＩＮＳを貫通して設けたスルーホールを通して前記半導体層ＬＴＰＳの他端に接続されるようになっている。これにより、該画素電極ＰＸは薄膜トランジスタＴＦＴの他方の領域（ソース領域）に接続され、その接続部は薄膜トランジスタＴＦＴのソース電極を構成するようになる。

【００７３】

また、画素電極ＰＸは前記対向電圧信号線ＣＬとの重畳部において、該対向電圧信号線ＣＬの走行方向に若干沿って形成された延在部を有し、比較的面積の広いこの部分にて該対向電圧信号線ＣＬとの間に容量素子Ｃｓｔｇを構成するようになっている。その誘電体膜は保護膜ＰＡＳ、第２の絶縁膜ＧＩおよび第１の絶縁膜ＩＮＳである。

【００７４】

画素電極ＰＸをも被って透明基板ＳＵＢ１の上面には配向膜ＡＬが形成されている。この配向膜ＡＬは液晶と直接に接触し、液晶の分子の初期配向方向を規定するようになっている。

【００７５】

このように構成される透明基板ＳＵＢ１は、図１０ないし図１２に示すように、液晶ＬＣを介して透明基板ＳＵＢ２と対向するように配置されている。

透明基板ＳＵＢ２の液晶ＬＣ側の面には、まず、シールド電極ＳＥが形成されている。このシールド電極ＳＥは透明基板ＳＵＢ２に蓄積された電荷を散在させ、あるいは取り除くために設けられるもので、図９において重ねて示しているように、ゲート信号線ＧＬとほぼ中心軸が一致づけられ、該ゲート信号線ＧＬよりも幅が小さく形成されている。

【００７６】

そして、このシールド電極ＳＥを充分に被ってブラックマトリクスＢＭが形成されている。このブラックマトリクスＢＭは、図９において重ねて示しているように、ゲート信号線ＧＬおよびドレイン信号線ＤＬを充分に対向するように形成され、換言すれば、画素領域の周辺を除く中央部に開口が設けられたパターンによって形成されている。

【００７７】

そして、カラーフィルタＣＦが形成され、このカラーフィルタＣＦはたとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色のフィルタからなり、ｙ方向に並設される各画素領域群には同色のフィルタが共通に形成され、該画素領域群にｘ方向に順次隣接する画素領域群にたとえば赤（Ｒ）色、緑（Ｇ）色、青（Ｂ）色、赤（Ｒ）色、……、というような配列で形成されている。

【００７８】

ブラックマトリクスＢＭおよびカラーフィルタＣＦが形成された透明基板の表面にはこれらブラックマトリクスＢＭおよびカラーフィルタＣＦをも被って平坦化膜ＯＣが形成されている。この平坦化膜ＯＣは塗布によって形成できる樹脂膜からなり、前記ブラックマトリクスＢＭおよびカラーフィルタＣＦの形成によって顕在化する段差をなくすために設けられる。

【００７９】

この平坦化膜ＯＣの表面には配向膜ＡＬが形成され、この配向膜ＡＬは液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶ＬＣの分子の初期配向方向を決定づけるようになっている。

【００８０】

図９で、導電層としてのシールド電極ＳＥは、隣接するシールド電極ＳＥ間の距離が、隣接するゲート信号線ＧＬ間の距離より大きく構成されている。

また隣接するシールド電極ＳＥ間の距離が、隣接するブラックマトリクスＢＭの辺部間の距離より、大きく構成されている。

【００８１】

このように構成した場合においても、図１に示す構成の場合と同様に、シールド電極ＳＥによって透明基板ＳＵＢ１に蓄積された電荷を速やかに取り除くことができ、また、このシールド電極ＳＥによって、画素領域内に発生する電界に影響を与えるようなことはな

くなる。
ここで、シールド電極ＳＥとブラックマトリクス等の他の材料層との位置関係は上述した規定をそのまま適用できるものである。
【００８２】
なお、図１３は、図１２に対応した図であり、ブラックマトリクスＢＭの近傍に位置づけられるカラーフィルタＣＦが該ブラックマトリクスＢＭをその全域にわたって被っている構成を示したものである。上述したと同様、シールド電極ＳＥの透明基板ＳＵＢ１までの電気的距離を拡大でき画素電極ＰＸへの影響を低減させることができるようになるからである。
【００８３】
実施例３.
図１４は、本発明による液晶表示装置の画素の構成の他の実施例を示す平面図で、図９と対応した図となっている。また、図１４のＤ－Ｄ’線における断面図を図１５に示している。
図９の場合と比較して異なる構成は、透明基板ＳＵＢ２側に形成されるシールド電極ＳＥをゲート信号線ＧＬではなく、対向電圧信号線ＣＬに対向するようにして形成した点にある。
【００８４】
また、この実施例の場合、ブラックマトリクスＢＭは画素領域の周辺を除く中央部に開口を設けたパターンとしていることは図９の場合と同じである。
このため、シールド電極ＳＥは画素領域においてブラックマトリクスＢＭによって覆われていない構成となり、該シールド電極ＳＥの画素領域の電界に対する影響（電界の擾乱）は、図９の場合と比較して大きくなることは免れない。
【００８５】
それ故、図１５に示すように、シールド電極ＳＥの幅をＷ１、対向電圧信号線ＣＬの幅をＷ３、シールド電極ＳＥの走行の方向に平行な各辺のうち一方側の辺から対向電圧信号線ＣＬの同方向側の辺までの距離をＬ３、透明基板ＳＵＢ２のブラックマトリクスＢＭが形成されていない領域における、カラーフィルタＣＦ、平坦化膜ＯＣおよび配向膜ＡＬの積層体からなる厚さをｄ２とした場合、
[数１]　Ｗ３＞Ｗ１、かつＬ３＞ｄ２　……　（１）
の関係を満足するようにそれらの位置関係を規定している。これにより、シールド電極ＳＥを電気的に遠く配置できたことになり、シールド電極ＳＥの画素領域の電界への影響を抑制できる。
【００８６】
また、他の実施例として、透明基板ＳＵＢ１側において、対向電圧信号線ＣＬを被う第２の絶縁膜ＧＩから液晶表面の配向膜ＡＬまでの積層体からなる厚さをｄ１とした場合、
[数２]　Ｗ３＞Ｗ１、かつＬ３＞（ｄ２＋ｄ１）　……　（２）
の関係を満足するようにそれらの位置関係を規定するようにしてもよい。このようにした場合、有効領域に対し、シールド電極ＳＥを信号線より電気的に遠い位置に位置付けられるからである。
【００８７】
さらに、シールド電極と下層の信号線に関する上記（１）式で示す関係あるいは上記(２)式で示す関係は、ブラックマトリクス等の遮光層を有する領域に適用してもよいことはもちろんである。さらに効果の向上が図れるからである。
【００８８】
実施例４.
図１６は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図１４と対応した図となっている。また、図１６のＡ－Ａ’線における断面図を図１７に、Ｂ－Ｂ’線における断面図を図１８に示している。
【００８９】

図１６において、シールド電極ＳＥはたとえばゲート信号線ＧＬと対向するように形成したものであり、画素領域の構成において、画素電極ＰＸと対向電極ＣＴの構成が異なるのみで他は同様となっている。

【００９０】

また、この場合、画素電極ＰＸおよび対向電極ＣＴは、そのいずれもがたとえばＩＴＯ等の透光性の導電膜から構成されている。

すなわち、対向電極ＣＴは第１の絶縁膜ＩＮＳと第２の絶縁膜ＧＩとの間に形成され、画素領域のほぼ全域に、この実施例の場合は図中ｘ方向に隣接する他の画素領域の対向電極ＣＴと互いに接続されて、形成されている。

【００９１】

また、画素電極ＰＸは保護膜ＰＡＳの上面に形成され、図中ｘ方向に延在する電極がその延在方向と交差する方向に複数並設されてなす電極群によって形成されている。

なお、実施例に示す画素電極ＰＸの各電極は、画素領域の中央をｙ方向に走行する仮想の線を境にし、その両脇における各電極が若干傾いて形成され、“へ”の字のパターンとなっている。いわゆるマルチドメイン方式を採用しているからである。

【００９２】

画素電極ＰＸの各電極はその電極群の周辺にて枠体を有するパターンとすることにより互いに電気的に接続され、該枠体の一部において、保護膜ＰＡＳ、第２の絶縁膜ＧＩ、第１の絶縁膜ＩＮＳを貫通して形成したスルーホールを通して薄膜トランジスタＴＦＴのソース電極に接続されている。

【００９３】

このような構成からなる画素は、対向電極ＣＴが隣接する画素領域のそれと接続され、それ自体が対向電圧信号線ＣＬの機能をもたせることから、たとえば金属層で形成した対向電圧信号線ＣＬが存在しないことから、シールド電極ＳＥの配置個所としてゲート信号線ＧＬと対向する個所を選択したものである。なお、この場合において、ドレイン信号線ＤＬと対向するようにして形成してもよく、またゲート信号線ＧＬおよびドレイン信号線ＤＬに対向するようにして形成してもよい。

【００９４】

上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。

【図面の簡単な説明】

【００９５】

【図１】本発明による液晶表示装置の画素の一実施例を示す平面図である。

【図２】図１のＡ－Ａ’線における断面図である。

【図３】図１のＢ－Ｂ’線における断面図である。

【図４】図１のＣ－Ｃ’線における断面図である。

【図５】シールド電極を基板との関係で示した平面図である。

【図６】シールド電極をそれが形成されている基板と異なる他の基板に引き出す部分を示した断面図である。

【図７】本発明による液晶表示装置の画素の他の実施例を示す断面図である。

【図８】本発明による液晶表示装置の画素の他の実施例を示す平面図である。

【図９】本発明による液晶表示装置の画素の他の実施例を示す平面図である。

【図１０】図９のＡ－Ａ’線における断面図である。

【図１１】図９のＢ－Ｂ’線における断面図である。

【図１２】図９のＣ－Ｃ’線における断面図である。

【図１３】本発明による液晶表示装置の画素の他の実施例を示す断面図である。

【図１４】本発明による液晶表示装置の画素の他の実施例を示す平面図である。

【図１５】図１４のＤ－Ｄ’線における断面図である。


【図１６】本発明による液晶表示装置の画素の他の実施例を示す平面図である。

【図１７】図１６のＡ－Ａ’線における断面図である。

【図１８】図１６のＢ－Ｂ’線における断面図である。
【符号の説明】
【００９６】
ＳＵＢ…透明電極、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＣＴ…対向電極、ＧＩ…絶縁膜、ＰＡＳ…保護膜、ＢＭ…ブラックマトリクス、ＦＩＬ…カラーフィルタ、ＯＣ…平坦化膜、ＳＥ…シールド電極


【図１】

図1




【図２】

図2




【図３】

図3




【図４】

図4




【図５】

図5




【図６】

図6




【図７】

図7




【図８】

図8




【図９】

図9




【図１０】

図10




【図１１】

図11




【図１２】

図12




【図１３】

図13




【図１４】

図14




【図１５】

図15




【図１６】

図16




【図１７】

図17



【図１８】

図18



フロントページの続き

審査官　奥田　雄介

(56)参考文献　特開平０９－１２００６１（ＪＰ，Ａ）
特開２００１－２６４８０９（ＪＰ，Ａ）
特開平１０－２０６８６７（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ　　１／１３４３
Ｇ０２Ｆ　　１／１３６８