

(19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-129017

(P2011-129017A)

(43) 公開日 平成23年6月30日(2011.6.30)

(51) Int.Cl.

G06F 12/06

(2006.01)

F 1

G 06 F 12/06

5 2 O F

テーマコード(参考)

5 B 0 6 0

審査請求 未請求 請求項の数 4 O L (全 8 頁)

(21) 出願番号

特願2009-288864 (P2009-288864)

(22) 出願日

平成21年12月21日 (2009.12.21)

(71) 出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(74) 代理人 100109900

弁理士 堀口 浩

(72) 発明者 向井 昌博

神奈川県川崎市川崎区駅前本町25番地1  
東芝マイクロエレクトロニクス株式会社  
内

F ターム(参考) 5B060 MM02


(54) 【発明の名称】半導体集積回路およびプログラム転送方法

## (57) 【要約】

【課題】様々なタイプのシリアル型フラッシュメモリに柔軟に対応して、格納されているプログラムの転送を行うことのできる半導体集積回路およびプログラム転送方法を提供する。

【解決手段】C P U 1は、R O M 3から読み出した変数受信プログラムを実行して、通信インターフェース部5を介してシリアル型フラッシュメモリ100の仕様に関する変数データを受信し、R O M 3から読み出したシリアルフラッシュメモリリードプログラムを、受信した変数データを用いて実行し、シリアルインターフェース部4を介してシリアル型フラッシュメモリ100に格納されているプログラムをR A M 2へ転送する。

【選択図】図1



## 【特許請求の範囲】

## 【請求項 1】

C P U と、  
 R A M と、  
 変数受信プログラムおよびシリアルフラッシュメモリリードプログラムが格納された R O M と、  
 シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、  
 外部から送信されるデータを受信する通信インターフェース手段と  
 を備え、  
 前記 C P U が、

10

前記 R O M から読み出した前記変数受信プログラムを実行して前記通信インターフェース手段を介して前記シリアル型フラッシュメモリの仕様に関する変数データを受信し、前記 R O M から読み出した前記シリアルフラッシュメモリリードプログラムを、前記変数データを用いて実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記 R A M へ転送することを特徴とする半導体集積回路。

## 【請求項 2】

C P U と、  
 R A M と、  
 プログラム転送用プログラムが格納された R O M と、  
 シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、  
 外部から送信されるデータを受信する通信インターフェース手段と  
 を備え、  
 前記 C P U が、  
 前記 R O M から読み出した前記プログラム転送用プログラムを実行して前記通信インターフェース手段を介してシリアルフラッシュメモリリードプログラムを受信し、前記受信した前記シリアルフラッシュメモリリードプログラムを実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記 R A M へ転送することを特徴とする半導体集積回路。

20

30

## 【請求項 3】

C P U と、  
 R A M と、  
 変数受信プログラムおよびシリアルフラッシュメモリリードプログラムが格納された R O M と、  
 シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、  
 外部から送信されるデータを受信する通信インターフェース手段と  
 を備える半導体集積回路へ、前記外部シリアル型フラッシュメモリに格納されているプログラムを転送するプログラム転送方法であって、  
 前記 C P U が、  
 前記 R O M から前記変数受信プログラムを読み出すステップと、  
 前記変数受信プログラムを実行して前記通信インターフェース手段を介して前記シリアル型フラッシュメモリの仕様に関する変数データを受信するステップと、  
 前記 R O M から前記シリアルフラッシュメモリリードプログラムを読み出すステップと、  
 前記変数データを用いて前記シリアルフラッシュメモリリードプログラムを実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記 R A M へ転送するステップと  
 を実行することを特徴とするプログラム転送方法。

40

## 【請求項 4】

C P U と、

50

R A M と、

プログラム転送用プログラムが格納された R O M と、  
シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、  
外部から送信されるデータを受信する通信インターフェース手段と  
を備える半導体集積回路へ、前記シリアル型フラッシュメモリに格納されているプログラムを転送するプログラム転送方法であって、  
前記 C P U が、

前記 R O M から前記プログラム転送用プログラムを読み出すステップと、  
前記プログラム転送用プログラムを実行して前記通信インターフェース手段を介してシリアルフラッシュメモリリードプログラムを受信するステップと、  
前記受信した前記シリアルフラッシュメモリリードプログラムを実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記 R A M へ転送するステップと  
を実行することを特徴とするプログラム転送方法。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は、半導体集積回路およびプログラム転送方法に関する。

【背景技術】

【0 0 0 2】

携帯電話、デジタルカメラ、音楽プレーヤなどの携帯機器では、C P U を搭載する半導体集積回路の外部に不揮発性メモリであるフラッシュメモリを接続し、このフラッシュメモリにアプリケーションプログラムを格納することによりさまざまな機能を実現している。

【0 0 0 3】

従来、このプログラム格納用のフラッシュメモリには、C P U との接続にアドレスバス、データバス、及び制御信号を使用するパラレル型のフラッシュメモリが用いられてきたが、近年、車載電子機器システムの高集積化、基板サイズの小型化に伴い、C P U との接続端子が少ないシリアル型のフラッシュメモリが用いられるようになってきた。

【0 0 0 4】

しかし、シリアル型フラッシュメモリを使用する場合、半導体集積回路に搭載された汎用のシリアルインターフェース回路に接続するだけでは、C P U はシリアル型フラッシュメモリのアドレスを認識することができず、プログラムとして実行することができない。

【0 0 0 5】

そのため、従来、半導体集積回路の内部に搭載した、シリアル型フラッシュメモリのアドレスを認識するための専用のシリアルフラッシュインターフェース回路、もしくは専用のブートプログラムを用いて、シリアル型フラッシュメモリから半導体集積回路に内蔵の R A M へプログラムを転送し、この内蔵の R A M をアクセスすることによりプログラムを実行する方法が用いられている（例えば、特許文献 1 参照。）。

【0 0 0 6】

しかし、専用のハードウェア回路、もしくは専用のブートプログラムを搭載する場合、シリアル型フラッシュメモリとの接続性に自由度がないという問題があった。

【先行技術文献】

【特許文献】

【0 0 0 7】

【特許文献 1】特開 2008 - 134736 号公報（第 7 ページ、図 1）

【発明の概要】

【発明が解決しようとする課題】

【0 0 0 8】

そこで、本発明の目的は、様々なタイプのシリアル型フラッシュメモリに柔軟に対応し

10

20

30

40

50

て、格納されているプログラムの転送を行うことのできる半導体集積回路およびプログラム転送方法を提供することにある。

【課題を解決するための手段】

【0009】

本発明の一態様によれば、CPUと、RAMと、変数受信プログラムおよびシリアルフラッシュメモリリードプログラムが格納されたROMと、シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、外部から送信されるデータを受信する通信インターフェース手段とを備え、前記CPUが、前記ROMから読み出した前記変数受信プログラムを実行して前記通信インターフェース手段を介して前記シリアル型フラッシュメモリの仕様に関する変数データを受信し、前記ROMから読み出した前記シリアルフラッシュメモリリードプログラムを、前記変数データを用いて実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記RAMへ転送することを特徴とする半導体集積回路が提供される。

10

【0010】

また、本発明の別の一態様によれば、CPUと、RAMと、プログラム転送用プログラムが格納されたROMと、シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、外部から送信されるデータを受信する通信インターフェース手段とを備え、前記CPUが、前記ROMから読み出した前記プログラム転送用プログラムを実行して前記通信インターフェース手段を介してシリアルフラッシュメモリリードプログラムを受信し、前記受信した前記シリアルフラッシュメモリリードプログラムを実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記RAMへ転送することを特徴とする半導体集積回路が提供される。

20

【0011】

また、本発明のさらに別の一態様によれば、CPUと、RAMと、変数受信プログラムおよびシリアルフラッシュメモリリードプログラムが格納されたROMと、シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、外部から送信されるデータを受信する通信インターフェース手段とを備える半導体集積回路へ、前記外部シリアル型フラッシュメモリに格納されているプログラムを転送するプログラム転送方法であって、前記CPUが、前記ROMから前記変数受信プログラムを読み出すステップと、前記変数受信プログラムを実行して前記通信インターフェース手段を介して前記シリアルフラッシュメモリの仕様に関する変数データを受信するステップと、前記ROMから前記シリアルフラッシュメモリリードプログラムを読み出すステップと、前記変数データを用いて前記シリアルフラッシュメモリリードプログラムを実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記RAMへ転送するステップとを実行することを特徴とするプログラム転送方法が提供される。

30

【0012】

また、本発明のさらに別の一態様によれば、CPUと、RAMと、プログラム転送用プログラムが格納されたROMと、シリアル型フラッシュメモリが接続されるシリアルインターフェース手段と、外部から送信されるデータを受信する通信インターフェース手段とを備える半導体集積回路へ、前記シリアル型フラッシュメモリに格納されているプログラムを転送するプログラム転送方法であって、前記CPUが、前記ROMから前記プログラム転送用プログラムを読み出すステップと、前記プログラム転送用プログラムを実行して前記通信インターフェース手段を介してシリアルフラッシュメモリリードプログラムを受信するステップと、前記受信した前記シリアルフラッシュメモリリードプログラムを実行し、前記シリアルインターフェース手段を介して前記シリアル型フラッシュメモリに格納されているプログラムを前記RAMへ転送するステップとを実行することを特徴とするプログラム転送方法が提供される。

40

【発明の効果】

【0013】

本発明によれば、様々なタイプのシリアル型フラッシュメモリに柔軟に対応して、シリ

50

アル型フラッシュメモリに格納されているプログラムの転送を行うことができる。

【図面の簡単な説明】

【0014】

【図1】本発明の実施例1に係る半導体集積回路の構成の例を示すブロック図。

【図2】実施例1の半導体集積回路における、外部のシリアル型フラッシュメモリからのプログラム転送の実行フローの例を示すフロー図。

【図3】本発明の実施例2に係る半導体集積回路の構成の例を示すブロック図。

【図4】実施例2の半導体集積回路における、外部のシリアル型フラッシュメモリからのプログラム転送の実行フローの例を示すフロー図。

【発明を実施するための形態】

10

【0015】

以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。

【実施例1】

【0016】

図1は、本発明の実施例1に係る半導体集積回路の構成の例を示すブロック図である。

【0017】

本実施例の半導体集積回路10は、CPU1と、RAM2と、変数受信プログラムおよびシリアルフラッシュメモリリードプログラムが格納されたROM3と、シリアル型フラッシュメモリ100が接続されるシリアルインターフェース部4と、外部から送信されるデータを受信する通信インターフェース部5と、を備える。

20

【0018】

通信インターフェース部5は、例えばUARTのような汎用の通信インターフェースであり、通信速度が遅いものの、広く普及しているために、多種多様な外部デバイスと接続することができる。

【0019】

ROM3は、例えばマスクROMであり、シリアル型フラッシュメモリ100の仕様に関する変数データを受信するための変数受信プログラム、およびシリアル型フラッシュメモリ100からデータを読み出すためのシリアルフラッシュメモリリードプログラムが格納されている。

30

【0020】

ここで、シリアル型フラッシュメモリ100の仕様に関する変数データには、メモリ容量、ブロックサイズ、ページサイズ、アクセス速度、プログラムサイズ、格納アドレス、バス幅などの情報が含まれている。

【0021】

変数受信プログラムは、外部から通信インターフェース部5を介して変数データを受信し、その変数データをRAM2に格納する、という処理を行うプログラムである。

【0022】

また、シリアルフラッシュメモリリードプログラムは、シリアル型フラッシュメモリの仕様に関する変数データを外部から読み込んで、その仕様のシリアル型フラッシュメモリに適したリードコマンドを発行する方式のプログラムである。

40

【0023】

シリアル型フラッシュメモリ100には、半導体集積回路10にて実行する、アプリケーションプログラムなどのプログラムが格納されている。

【0024】

本実施例では、シリアル型フラッシュメモリ100に格納されているプログラムを実行する場合、そのプログラムを一旦RAM2へ転送し、その後CPU1がRAM2をアクセスすることによりそのプログラムを実行する。

【0025】

そこで、本実施例におけるプログラムの転送処理について、図2のフロー図を用いて説

50

明する。

【0026】

図2は、シリアル型フラッシュメモリ100からプログラムを転送するときに、本実施例のCPU1が実行する処理のフローを示すフロー図である。

【0027】

シリアル型フラッシュメモリ100からのプログラムの転送の開始にあたって、CPU1は、まず、ROM3から変数受信プログラムを読み出す(ステップS01)。

【0028】

続いて、CPU1は、その変数受信プログラムを実行し、通信インターフェース部5を介して、例えば外部デバイスからシリアル型フラッシュメモリ100の仕様に関する変数データを受信し(ステップS02)、その変数データをRAM2に格納する(ステップS03)。

【0029】

次に、CPU1は、ROM3からシリアルフラッシュメモリリードプログラムを読み出し(ステップS04)、RAM2に格納した変数データを読み出しながらシリアルフラッシュメモリリードプログラムを実行し(ステップS05)、シリアルインターフェース部4を介してシリアル型フラッシュメモリ100に格納されているプログラムをRAM2へ転送する(ステップS06)。この転送の終了により、一連の処理は終了する。

【0030】

このような本実施例によれば、使用するシリアル型フラッシュメモリの仕様に関する変数データを外部から受信し、その変数データを使用してROM3に格納されているシリアルフラッシュメモリリードプログラムを実行するので、どのような仕様のシリアルフラッシュメモリからでもデータを読み出すことができ、そのシリアル型フラッシュメモリに格納されているプログラムをRAM2へ転送することができる。

【実施例2】

【0031】

図3は、本発明の実施例2に係る半導体集積回路の構成の例を示すブロック図である。

【0032】

本実施例の半導体集積回路20の基本的な構成は、実施例1の半導体集積回路10と同じである。本実施例の半導体集積回路20が実施例1と異なる点は、実施例1のROM3の代わりに、プログラム転送用プログラムが格納されたROM3Aを備えている点である。

【0033】

プログラム転送用プログラムは、外部から通信インターフェース部5を介してシリアルフラッシュメモリリードプログラムを受信し、そのシリアルフラッシュメモリリードプログラムをRAM2に格納する、という処理を行うプログラムである。

【0034】

ここで、外部から受信するシリアルフラッシュメモリリードプログラムは、実施例1で用いたシリアルフラッシュメモリリードプログラムとは異なり、指定されたシリアル型フラッシュメモリの仕様に応じたリードコマンドを発生する方式のプログラムである。このようにすることで、実施例1における変数データの変更では対応できないような新規のシリアル型フラッシュメモリ100に対しても、シリアル型フラッシュメモリ100に格納されているプログラムをRAM2に格納することができる。

【0035】

次に、本実施例における、シリアル型フラッシュメモリ100からのプログラムの転送処理について、図4のフロー図を用いて説明する。

【0036】

図4は、シリアル型フラッシュメモリ100からプログラムを転送するときに、本実施例のCPU1が実行する処理のフローを示すフロー図である。

【0037】

10

20

30

40

50

シリアル型フラッシュメモリ 100 からのプログラムの転送の開始にあたって、CPU は、まず、ROM3 からプログラム転送用プログラムを読み出す（ステップ S11）。

【 0 0 3 8 】

続いて、CPU1は、そのプログラム転送用プログラムを実行し（ステップS12）、通信インターフェース部5を介して、例えば外部デバイスから、使用するシリアル型フラッシュメモリ100に適したシリアルフラッシュメモリリードプログラムを受信し、そのシリアルフラッシュメモリリードプログラムをRAM2に格納する（ステップS13）。

【 0 0 3 9 】

次に、CPU1は、RAM2に格納したシリアルフラッシュメモリリードプログラムを実行し（ステップS14）、シリアルインターフェース部4を介してシリアル型フラッシュメモリ100に格納されているプログラムをRAM2へ転送する（ステップS15）。この転送の終了により、一連の処理は終了する。

$$\begin{bmatrix} 0 & 0 & 4 & 0 \end{bmatrix}$$


このような本実施例によれば、使用するシリアル型フラッシュメモリの仕様に適したシリアルフラッシュメモリリードプログラムを外部から受信し、実行するので、どのような仕様のシリアル型フラッシュメモリからでもデータを読み出すことができ、そのシリアル型フラッシュメモリに格納されているプログラムをRAM2へ転送することができる。

### 【 符号の説明 】


[ 0 0 4 1 ]

- 1 C P U  
2 R A M  
3、3 A R O M  
4 シリアルインターフェース部  
5 通信インターフェース部  
10、20 半導体集積回路

【 図 2 】



【図3】



【図4】

