

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第3794186号  
(P3794186)

(45) 発行日 平成18年7月5日(2006.7.5)

(24) 登録日 平成18年4月21日(2006.4.21)

(51) Int.C1.

F 1

G02F 1/1345 (2006.01)

G02F 1/1345

G02F 1/1343 (2006.01)

G02F 1/1343

請求項の数 9 (全 16 頁)

(21) 出願番号

特願平11-27317

(22) 出願日

平成11年2月4日(1999.2.4)

(65) 公開番号

特開2000-221534 (P2000-221534A)

(43) 公開日

平成12年8月11日(2000.8.11)

審査請求日

平成15年9月18日(2003.9.18)

(73) 特許権者 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(74) 代理人 100095728

弁理士 上柳 雅善

(74) 代理人 100107261

弁理士 須澤 修

(72) 発明者 伊藤 昭彦

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

審査官 山口 裕之

最終頁に続く

(54) 【発明の名称】電気光学装置及びそれを用いた電子機器

## (57) 【特許請求の範囲】

## 【請求項 1】

第1及び第2基板と、

画像表示領域における前記第1基板上に設けられ、マトリクス状に配置された画素電極部に電気的に接続される複数の信号電極手段と、

前記画像表示領域における前記第2基板上に、前記信号電極手段の延設方向に配列されたn個(nは2以上の自然数)の前記画素電極部に夫々交差するように設けられた複数の走査電極手段と、

前記画像表示領域の周囲にある額縁領域のうち前記信号電極手段の一端部側に位置する所定個所の前記第1基板に対して取り付けられ、前記信号電極手段及び前記走査電極手段を駆動する1チップ構造の駆動回路と、

前記額縁領域における前記第1基板上に配線され、前記所定個所に近い側にある前記複数の信号電極手段の一端部と前記駆動回路とを接続する複数の第1引き回し配線と、

前記信号電極手段の延設方向に沿う前記額縁領域における前記第1及び第2基板間に設けられ、前記複数の走査電極手段が延設された端部に夫々接続された複数の上下導通手段と、

前記信号電極手段の延設方向に沿う前記額縁領域における前記第1基板上に配線されており前記複数の上下導通手段夫々と前記駆動回路とを接続する複数の第2引き回し配線と、を備え、

前記複数の第2引き回し配線は、前記走査電極手段の延設された端部が前記上下導通手

10

20

段と接続されると共に、前記信号電極手段の延設方向に沿う前記額縁領域において前記所定箇所に向けて延設されてなり、

前記画像表示領域は、前記走査電極手段に沿った方向よりも前記信号電極手段に沿った方向に長く、前記画像表示領域では、前記信号電極手段に沿った方向の画素電極部の数が前記走査電極手段に沿った方向の画素電極部の数よりも多いように前記信号電極手段、前記走査電極手段、前記第1引き回し配線及び前記第2引き回し配線が設けられていることを特徴とする電気光学装置。

【請求項2】

前記複数の走査電極手段は、前記上下導通手段から前記画像表示領域内部に向けて交互に配線されていることを特徴とする請求項1に記載の電気光学装置。

10

【請求項3】

前記複数の上下導通手段は、前記複数の走査電極手段の一端部側に夫々設けられ、前記複数の第2引き回し配線は前記走査電極手段の一端部側から前記所定箇所に延設されていることを特徴とする請求項1記載の電気光学装置。

【請求項4】

前記上下導通手段は、

前記第1及び第2基板間に配置された上下導通材と、

前記第1基板上に設けられており前記上下導通材と接触すると共に前記第2引き回し配線の一端部に接続された上下導通端子と

を含むことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。

20

【請求項5】

前記信号電極手段は、

各画素毎に形成された画素電極部と、

前記信号電極手段の延設される方向の前記画素電極部に対して所定の順序で接続される接続する複数の信号配線部と

を含むことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。

【請求項6】

前記信号電極手段は、各画素毎に前記画素電極部と前記信号配線部との間に2端子型非線形素子を接続してなることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。

30

【請求項7】

前記駆動回路は、前記第1基板上に搭載されていることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。

【請求項8】

前記第1基板上の前記所定箇所には前記第1及び第2引き回し配線に接続された入力端子が設けられており、前記駆動回路は前記入力端子に所定の接続手段を介して接続されていることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。

【請求項9】

請求項1から8のいずれか一項に記載の電気光学装置を表示装置として用いたことを特徴とする電子機器。

40

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、液晶装置等の電気光学装置の技術分野に属し、特に複数の走査電極が配列された基板と走査電極に交差するように複数の信号電極が配列された基板とが対向配置された形式のパッシブ又はアクティブマトリクス駆動方式の液晶装置等の電気光学装置の技術分野に属する。また、本発明の電気光学装置を用いた電子機器に関する。

【0002】

【背景技術】

従来、この種の液晶装置等の電気光学装置には、走査電極（若しくは共通電極又は走査線

50

とも言う)が配列された側の基板又は信号電極(若しくはセグメント電極又はデータ線とも言う)が配列された側の基板に、これらの走査電極及び信号電極を駆動するため1チップ構造の駆動回路が取り付けられる形式のものがある。この場合、全ての走査電極及び信号電極を1チップ構造の駆動回路の出力端子に接続する必要があるため、駆動回路が取り付けられる側の基板上に、一端が駆動回路の出力端子に接続された引き回し配線が画像表示領域の周囲に位置する額縁領域に多数引き回されることになる。更に、他方の基板に配線された走査電極又は信号電極と一部の引き回し配線の他端(上下導通端子)とは、上下導通材を介して相互に電気的接続される。このように駆動回路として1チップ構造の駆動回路を用いると、全体としてコンパクト化及び低コスト化が図られた電気光学装置を構築でき、例えば携帯電話等の小型の液晶装置等に好適に用いることが可能となる。

10

#### 【0003】

他方、この種の液晶装置等の電気光学装置には、例えば特開昭60-68371号公報に開示されているように、一方の基板上に多重マトリクス構造の信号電極が配線され、他方の基板上にストライプ状の走査電極が配線される形式のものがある。この場合、n(但し、nは2以上の自然数)重マトリクス構造を有する信号電極を用いれば、通常のマトリクス方式の場合と比較して、各画素に駆動電圧が印加される期間、即ち各画素が光る期間をn倍にでき、画面の明るさ及びコントラスト比を向上することができるとしている。更に、例えば特開昭58-143373号公報に開示されているように、データ線ではなく、走査線を多重マトリクス構造にした液晶表示装置もある。

#### 【0004】

20

#### 【発明が解決しようとする課題】

一般にこの種の電気光学装置においては、装置全体の大きさに対して画面を大きくすることが望ましく、このためには、基板上において実際に画面が表示される画像表示領域を、その周囲に位置すると共に画像が表示されない額縁領域に対して相対的に大きくすることが望ましい。

#### 【0005】

しかしながら、上述した1チップ構造の駆動回路を用いると、一端が当該1チップ構造の駆動回路に接続された多数の引き回し配線を額縁領域における基板上に配線する必要があるため、額縁領域の面積が大きくならざるを得ない。これに対処するためには、引き回し配線の微細化を行うことが必要であるが、このような微細化を行うことは配線抵抗の増加を招き、画像信号が劣化してしまうと共に駆動回路の電圧供給性能を高める必要性も生じてくるという問題点がある。

30

#### 【0006】

特に一対の基板の一方に走査電極が配線され他方に信号電極が配線される場合に1チップ構造の駆動回路を用いると、駆動回路の無い方の基板上の走査電極又は信号電極を上下導通材を介して駆動回路の在る方の基板上の引き回し配線に接続する必要がある。従って、貼り合せ時の基板ずれ等を考慮して額縁領域内に一定面積が必用な上下導通端子を設ける必要があるため、額縁領域を小さくすることは一層困難となる。

#### 【0007】

40

更にまた、表示画像の高品位化という基本的要請の下で、画素ピッチの微細化(即ち、走査電極ピッチ及び信号電極ピッチの微細化)が進められると、引き回し配線の数も増加することになり、引き回し配線を配線する額縁領域を小さくすることはより一層困難となり、また配線抵抗や駆動回路の電圧供給能力の問題もより深刻化する。

#### 【0008】

他方、前述した多重マトリクス方式の電気光学装置は、多重マトリクス構造を持つ配線(走査電極又は信号電極)の画像表示領域内における配線構造が基本的に複雑であるため、画素ピッチを微細化する程に製造が極めて困難となると予想されることや微細化する程に画素の開口領域(即ち、実際に光が透過して表示に寄与する領域)が画素間の配線により顕著に狭められることなどの理由から、上述の如き走査電極ピッチや信号電極ピッチの微細化(即ち、画素ピッチの微細化)には全く馴染まないと考えられている。

50

**【0009】**

本発明は上述の問題点に鑑みなされたものであり、額縁領域を画像表示領域に対して相対的に小さくしつつ比較的容易に画素ピッチの微細化を図ることが可能であり、しかも低消費電力化に適しており、高品位の画像表示が可能な電気光学装置を提供することを課題とする。

**【0010】****【課題を解決するための手段】**

本発明の電気光学装置は上記課題を解決するために、第1及び第2基板と、画像表示領域における前記第1基板上に設けられ、マトリクス状に配置された画素電極部に電気的に接続される複数の信号電極手段と、前記画像表示領域における前記第2基板上に、前記信号電極手段の延設方向に配列されたn個（nは2以上の自然数）の前記画素電極部に夫々交差するように設けられた複数の走査電極手段と、前記画像表示領域の周囲にある額縁領域のうち前記信号電極手段の一端部側に位置する所定個所の前記第1基板に対して取り付けられ、前記信号電極手段及び前記走査電極手段を駆動する1チップ構造の駆動回路と、前記額縁領域における前記第1基板上に配線され、前記所定個所に近い側にある前記複数の信号電極手段の一端部と前記駆動回路とを接続する複数の第1引き回し配線と、前記信号電極手段の延設方向に沿う前記額縁領域における前記第1及び第2基板間に設けられ、前記複数の走査電極手段が延設された端部に夫々接続された複数の上下導通手段と、前記信号電極手段の延設方向に沿う前記額縁領域における前記第1基板上に配線されており前記複数の上下導通手段夫々と前記駆動回路とを接続する複数の第2引き回し配線と、を備え、前記複数の第2引き回し配線は、前記走査電極手段の延設された端部が前記上下導通手段と接続されると共に、前記信号電極手段の延設方向に沿う前記額縁領域において前記所定個所に向けて延設されてなり、前記画像表示領域は、前記走査電極手段に沿った方向よりも前記信号電極手段に沿った方向に長く、前記画像表示領域では、前記信号電極手段に沿った方向の画素電極部の数が前記走査電極手段に沿った方向の画素電極部の数よりも多いように前記信号電極手段、前記走査電極手段、前記第1引き回し配線及び前記第2引き回し配線が設けられていることを特徴とする。

**【0011】**

本発明の電気光学装置によれば、画像表示領域においては、複数のマトリクス状の画素電極部とこれに電気的に接続される複数の信号電極手段が第1基板上に設けられており、複数の走査電極手段が第2基板上に、信号電極手段の延設方向に配列された複数の画素電極部に夫々交差するように設けられている。また、1チップ構造の駆動回路は、額縁領域内に位置し且つ信号電極手段の一端側に位置する所定個所における第1基板上に取り付けられている。ここで、額縁領域においては、所定個所に近い側にある複数の信号電極手段の一端夫々と駆動回路とが第1引き回し配線により接続されるので、当該第1引き回し配線については、画像表示領域の周囲を殆ど引き回す必要はない。即ち、第1引き回し配線の配線長は、基本的に短くて済む。他方、電極手段の多重マトリクス構造がn（但し、nは2以上の自然数）重マトリクス構造の場合には、各走査電極手段の幅が、n本の相隣接する信号電極手段からなる画素配列に対向するようにn画素分になる点、及び走査電極手段の総数が、多重マトリクス構造を持たない場合（言わば、1重マトリクス構造の場合）と比較して1/n程度になる点に着目し、走査電極手段の額縁領域内に延設された端部に接続された複数の上下導通手段夫々と駆動回路とが、第2引き回し配線により接続されるように構成する。これにより、第2引き回し配線の総数が、多重マトリクス構造を持たない場合と比較して1/n程度に減ぜられることにより、第2引き回し配線の額縁領域に占める領域を全体として1/n程度に小さくできる。即ち、1チップ構造の駆動回路を用いているにも拘わらず、第2引き回し配線が引き回される額縁領域の面積増加を極めて効率的に抑制できる。逆に、走査電極手段は各画素のn倍程度の幅を持つので微細化を余り必要とすることなく、多重マトリクス構造の信号電極手段と1チップ構造の駆動回路とを組み合わせることが可能となる。

**【0012】**

10

20

30

40

50

以上の結果、比較的配線長が短い第1引き回し配線と比較的総数が少ない第2引き回し配線により、額縁領域を画像表示領域に対して小さくすることが可能となる。これに加えて、第1及び第2基板の貼り合せ時の基板ずれ等を考慮して額縁領域内に一定面積が必要な上下導通手段についても、多重数nに応じて総数が1/n程度に減ぜられた走査電極手段毎に設ければ良いので、即ち、上下導通手段の総数についても1/n程度で済むので、額縁領域を小さくするのが一層容易となる。更に、比較的配線長が短い第1引き回し配線と比較的総数が少ない第2引き回し配線により、駆動回路から走査電極手段及び信号電極手段に至るまでの配線全体における配線抵抗の増加を抑えることができ、配線抵抗の増加に起因する画像信号の劣化を未然防止でき、比較的電圧供給性能の低い或いは耐圧の低い駆動回路でも十分に高品位の画像表示が可能となり、駆動用の消費電力の低減にも繋がる。  
この際、画像信号の1フレーム中の選択時間を多重数nに応じてn倍にできるため、デューティー比を下げるによつても駆動電圧を下げることができ、同時にコントラスト比や明るさを向上できるという多重マトリクス構造の本来の作用効果も害されることはない。

#### 【0013】

以上のように本発明により、額縁領域を画像表示領域に対して相対的に小さくしつつ比較的容易に画素ピッチの微細化を図ることが可能であり、しかも駆動回路の耐圧や電圧供給能力が低くても高品位の画像表示が可能となり、装置全体の低消費電力化も可能となる。

#### 【0014】

本発明の電気光学装置の一の態様では、前記複数の走査電極手段は、前記上下導通手段から前記画像表示領域内部に向けて交互に配線されている。  
20

#### 【0015】

この態様によれば、画像表示領域の片側には、走査電極手段の総数の半分だけ上下導通手段を設ければよく、従つて、額縁領域における第1基板上にも、画像表示領域の両側に位置する額縁領域部分に夫々半分づつ第2引き回し配線を設ければよい。この結果、画像表示領域を囲む額縁領域にバランスよく第2引き回し配線を配線できるので、限られた額縁領域内に一定幅の配線からなる第2引き回し配線及び一定面積を有する上下導通手段を空間効率良く配置することができる。

#### 【0016】

本発明の電気光学装置の他の態様では、前記複数の上下導通手段は前記複数の走査電極手段の端部側に夫々設けられ、前記複数の第2引き回し配線は前記走査電極手段の端部側から前記所定箇所に延設されている。  
30

#### 【0017】

この様態によれば、画像表示領域の片側には、各走査電極手段の上下導通手段が設けられるので、各走査電極手段に対する電圧印加はいずれも片側からとなり、電極の抵抗性分による電圧波形のなまりの程度は各走査電極によって同じとなるので、表示ムラが走査電極毎に生じることを抑制できる。また、第2引き回し配線は、額縁領域の辺に沿つてまとめて延設して1チップ構造の駆動回路に接続できるので、その結果、1チップ駆動回路内の回路配置は走査電極駆動回路がチップ内の1辺側にまとめて配置でき、走査電極駆動回路をチップの両側に分散配置する場合に比べて、駆動回路チップ内のクロック配線や電源線などの配線本数が少くなり回路構成を簡単にでき、チップを小さくすることもできる。  
40

#### 【0018】

本発明の電気光学装置の他の態様では、前記画像表示領域は、前記走査電極手段に沿つた方向よりも前記信号電極手段に沿つた方向に長く、前記画像表示領域では、前記信号電極手段に沿つた方向の画素電極部の数が前記走査電極手段に沿つた方向の画素電極部の数よりも多いように前記信号電極手段及び前記走査電極手段が設けられている。

#### 【0019】

この態様によれば、画像表示領域の長手方向に多重マトリクス構造を持つ各信号電極手段が伸びているので、信号電極手段の駆動回路に近い側の一端に接続された第1引き回し配線の総数及び長さについては、その長手方向の長さによらずに夫々一定にできる。また、  
50

走査電極手段の総数（即ち第2引き回し配線の総数）についても、長手方向の画素数がn個増加する毎に1本の走査電極手段（即ち1本の第2引き回し配線）を設ければ足り、第2引き回し配線の長さについても画像表示領域の長手方向の長さに応じた分だけ伸ばせば足りる。従って、本発明の上述の作用効果は、画像表示領域が長手方向に長くなる程により顕著に発揮される。

【0020】

本発明の電気光学装置の他の態様では、前記上下導通手段は、前記第1及び第2基板間に配置された上下導通材と、前記第1基板上に設けられており前記上下導通材と接触すると共に前記第2引き回し配線の一端に接続された上下導通端子とを含む。

【0021】

この態様によれば、走査電極手段は、第1及び第2基板間に配置された上下導通材に接続され、上下導通材は、第1基板に設けられており第2引き回し配線の一端に接続された上下導通端子に接続されているので、駆動回路により、第2引き回し配線、上下導通端子及び上下導通材を介して走査電極手段を駆動すること、即ち駆動電圧を供給することが可能となる。この際特に、第1及び第2基板の貼り合せ時の基板ずれ等を考慮して額縁領域内に一定面積が必要な上下導通端子の総数は $1/n$ で済むので、当該上下導通端子が配置される額縁領域を小さくするのが非常に容易となる。

【0022】

本発明の電気光学装置の他の態様では、前記信号電極手段は、各画素毎に形成された画素電極部と、前記信号電極手段の延設される方向の前記画素電極部に対して所定の順序で接続される接続する複数の信号配線部とを含む。

【0023】

この態様によれば、駆動回路により、第1引き回し配線及び信号配線部分を介して各画素電極部分に画像信号電圧が供給され、比較的簡易な構成を利用してパッシブマトリクス駆動等が可能となる。

【0024】

この態様では、前記信号電極手段は、各画素毎に前記画素電極部と前記信号配線部との間に2端子型非線形素子を接続してなる。

【0025】

このように構成すれば、例えば、T F D (Thin Film Diode: 薄膜ダイオード) 素子等の2端子型非線形素子を介して各画素電極部分をスイッチング駆動することが可能となり、特にコントラスト比が高く高品位の画像表示が可能なアクティブマトリクス駆動が可能となる。

【0026】

本発明の電気光学装置の他の態様では、前記駆動回路は、前記第1基板上に搭載されている。

【0027】

この態様によれば、第1基板に駆動回路が、例えばフラットパッケージ化されてC O G (Chip On Glass: チップオングラス) 実装により搭載された、全体にコンパクトで小型軽量化及び低消費電力化に優れた電気光学装置を実現できる。

【0028】

本発明の電気光学装置の他の態様では、前記第1基板上の前記所定個所には前記第1及び第2引き回し配線に接続された入力端子が設けられており、前記駆動回路は所定の接続手段を介して前記入力端子に接続されている。

【0029】

この態様によれば、第1基板に駆動回路が、所定の接続手段として例えばT A B (Tape Automated Bonding) 基板や専用コネクタ又はA C F (Anisotropic Conductive Film: 異方性導電膜) などを用いて取り付けられる、設計自由度が高く低コスト化に有利な電気光学装置を実現できる。

【0030】

10

20

30

40

50

本発明の電気光学装置の他の態様では、上述した本発明の電気光学装置において、前記信号電極手段と前記走査電極手段とを入れ替えた構成を有する。

【0031】

この態様によれば、駆動回路が取り付けられるのと同じ第1基板上に走査電極手段を多重マトリクス状に設けることにより、第2基板上に設けられた信号電極手段に接続される上下導通手段及び第2引き回し配線の数を相対的に少なくでき、よって額縁領域を画像表示領域に対して相対的に小さくしつつ比較的容易に画素ピッチの微細化を図ることが可能となり、しかも駆動回路の耐圧や電圧供給能力が低くても高品位の画像表示が可能となり、装置全体の低消費電力化も可能となる。加えて、信号電極手段側を駆動する能力（即ち、画像信号電圧を供給する能力）が低い駆動回路を用いて比較的高品位の画像表示を行うことも可能である。 10

【0032】

また、本発明においては、上記の電気光学装置を表示装置として用いた電子機器を提供することができる。本発明によれば、表示装置が小型となるので、携帯性に優れた電子機器を提供できる。特に、走査電極手段よりも信号電極手段側に画素数が多い（表示領域が縦長）の形状にした電気光学装置を表示装置として用いる場合には、本発明の電気光学装置の効果が増すので、電子機器としてもメリットが大きい。 20

【0033】

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。

【0034】

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて説明する。 20

【0035】

（電気光学装置の第1実施形態）

電気光学装置の第1実施形態について図1から図4を参照して説明する。本実施形態は、本発明をパッシブマトリクス駆動方式の液晶装置に適用したものである。尚、図1は液晶装置の外観を示し、図2はこの液晶装置の第1基板上の信号電極等の平面レイアウトを示し、図3は、この液晶装置の第2基板上の走査電極等の平面レイアウトを示しており、図4は、これらの電極の具体的な構成例を拡大して示している。 30

【0036】

図1に示すように、第1実施形態に係る液晶装置は、第1基板（セグメント基板）1及び第2基板（対向基板）2が対向配置されており、両基板間には液晶が封入されている。平面的に見て液晶が封入された両基板の中央には、実際に画像が表示される画像表示領域3が規定され、この周囲に額縁領域4が規定されている。額縁領域4における第1基板1上の実装領域1aには、1チップ構造の駆動回路100が搭載されている。 30

【0037】

図1及び図2に示すように、画像表示領域3における第1基板1上には、複数の信号電極10が多重マトリクス状に設けられている。特に各信号電極10は、画素対応して設けられた複数の画素電極部分10aとこれらを多重マトリクス状に接続する信号配線部分10bとから構成されており、Y方向に伸延している。 40

【0038】

これに対し、図1及び図3に示すように、画像表示領域3における第2基板2上には、複数の走査電極20が複数の信号電極10に夫々交差するようにストライプ状に設けられている。即ち各走査電極はX方向に伸延している。

【0039】

図1及び図2に示すように第1基板1上において、1チップ構造の駆動回路100は、信号電極10の一端側（図中下側）に位置する実装領域1aに取り付けられており、信号電極10及び走査電極20に対し、画像信号及び走査信号を夫々所定タイミングで供給することにより、これらの電極を駆動する。より具体的には、図1に示した外部入力端子5を介して、外部回路から所定フォーマットの画像信号が駆動回路100に供給され、この画 50

像信号に基づいて駆動回路 100 がパッシブマトリクス駆動を行うことにより、画像表示領域 3 における画像表示が行われる。すなわち、走査信号が所定の走査電極 20 に供給されると、信号電極 10 の延設方向に配列される隣接する 2 個の画素電極部分 10a に対応する画素に対して走査信号が供給されて画素が選択されるので、その 2 個の画素電極部分 10a に対して異なる信号電極 10 から画像信号を供給して画像信号に応じて信号電極 10 の延設方向の複数の画素が同時に駆動される。

【0040】

図 2 に示すように、額縁領域 4 には、駆動回路 100 に近い側にある信号電極 10 の一端と駆動回路 100 とを接続する複数の第 1 引き回し配線 31 が配線されている。更に、額縁領域 4 には、第 1 基板 1 上に設けられた上下導通端子 40 と駆動回路 100 とを接続する複数の第 2 引き回し配線 32 が配線されている。10

【0041】

また、図 2 及び図 3 に示すように、額縁領域 4 における第 1 基板 1 及び第 2 基板 2 間には、第 1 基板 1 上に設けられた上下導通端子 40 と第 2 基板 2 上で走査電極 20 の額縁領域 4 内に延設された端部 20a とを電気的接続する複数の上下導通材 41 が設けられている。10

【0042】

以上のように本実施形態によれば、額縁領域 4 において駆動回路 100 に近い側にある信号電極 10 の一端と駆動回路 100 とが第 1 引き回し配線 31 により接続されるので、第 1 引き回し配線 31 については、画像表示領域 3 の周囲を殆ど引き回す必要はない（図 2 参照）。即ち、第 1 引き回し配線 31 の配線長は、基本的に非常に短くて済む。20

【0043】

ここで図 4 (a) に示すように、信号電極 10 及び走査電極 20 は、例えば 2 重マトリクス構造の場合には、走査信号 Y1、Y2、…が供給される各走査電極 20 の幅は、画像信号 X1、X2、…が供給される 2 本の相隣接する信号電極 10 からなる Y 方向に並ぶ画素配列に対向するように 2 画素分に（2 画素電極部分 10a 分）なる。他方、走査電極 20 の総数は、多重マトリクス構造を持たない場合（即ち、走査電極と信号電極との交点に一対一対応して一画素が規定される、言わば 1 重マトリクス構造の場合）と比較して、1 / 2 程度になる。20

【0044】

また、図 4 (b) に示すように、信号電極 10 及び走査電極 20 は、例えば 3 重マトリクス構造の場合には、各走査電極 20 の幅は、3 本の相隣接する信号電極 10 からなる Y 方向に並ぶ画素配列に対向するように 3 画素分（3 画素電極部分 10a 分）になる。他方、走査電極 20 の総数は、多重マトリクス構造を持たない場合と比較して、1 / 3 程度になる。30

【0045】

そして、一般には、信号電極 10 の多重マトリクス構造が n（但し、n は 2 以上の自然数）重マトリクス構造の場合には、各走査電極 20 の幅は、n 本の相隣接する信号電極 10 からなる Y 方向の画素配列に対向するように n 画素分になり、走査電極 20 の総数は、多重マトリクス構造を持たない場合と比較して 1 / n 程度になる。尚、図 4 の具体例では画素電極部分 10a と信号配線部分 10b とは ITO (Indium Tin Oxide) 膜等の透明導電膜、または Al (アルミニウム) 膜等の不透明な導電膜などから一体的に形成されているが、例えば画素電極部分 10a は ITO 膜等の透明導電膜から形成し、信号配線部分 10b は Al 膜等の不透明な導電膜から形成するというようにこれらを別材料から形成することも可能である。40

【0046】

また、走査電極 20 はストライプ状ではなく、凸凹した蛇行配線として形成してもよく、信号電極毎に交互に信号電極の延設方向に画素電極部分をずらして配列し、走査電極を蛇行延設してずれた画素電極部分と重なるようにしても構わない。

【0047】

そこで本実施形態では、これらの多重マトリクス構造に係る走査電極 20 の幅及び総数に着目して、走査電極 20 の端部 20a に接続された上下導通材 41 に接触する上下導通端子 40 と駆動回路 100 とが、図 2 に示すように、第 2 引き回し配線 32 により接続されるように構成する。これにより、第 2 引き回し配線 32 の総数は、多重マトリクス構造を持たない場合と比較して  $1/n$  程度に減ぜられる。例えば、画像表示領域 3 が X 方向に 100 画素且つ Y 方向に 100 画素あるとすると、第 2 引き回し配線 32 は、50 本で足りる。

#### 【0048】

よって、第 2 引き回し配線 32 の額縁領域 4 に占める領域を全体として多重マトリクス構造を持たない場合と比較して  $1/n$  程度に小さくできる。即ち、1チップ構造の駆動回路 100 を用いているにも拘わらず、第 2 引き回し配線 32 が引き回される額縁領域 4 の面積増加を極めて効率的に抑制できる。逆に、走査電極 20 は、図 4 に示したように各画素の  $n$  倍程度の幅を持ち、信号電極 10 に比べて遙かに幅広に構成されるため、1チップ構造の駆動回路 100 を用いることに伴う微細化を殆ど必要としない。

#### 【0049】

以上の結果、図 2 に示すように比較的配線長が短い第 1 引き回し配線 31 と比較的総数が少ない第 2 引き回し配線 32 により、額縁領域 4 を画像表示領域 3 に対して小さくすることが可能となる。これに加えて、第 1 基板 1 及び第 2 基板 2 の貼り合せ時の基板ずれ等を考慮して額縁領域 4 内に一定面積が必要な上下導通端子 40 の総数についても、多重数  $n$  に応じて  $1/n$  程度で済むので、額縁領域 4 を小さくするのが一層容易となる。

#### 【0050】

そして、このように比較的配線長が短い第 1 引き回し配線 31 と比較的総数が少ない第 2 引き回し配線 32 により、駆動回路 100 から走査電極 20 及び信号電極 10 に至るまでの配線抵抗の増加を抑えることができる。このため、配線抵抗の増加に起因する画像信号や走査信号の劣化を未然防止でき、比較的電圧供給性能の低い或いは耐圧の低い駆動回路 100 でも十分に高品位の画像表示が可能となり、駆動用の消費電力の低減にも繋がる。

#### 【0051】

この際、駆動回路 100 により信号電極 10 に供給される画像信号の 1 フレーム中の選択時間を多重数  $n$  に応じて  $n$  倍にできるため、デューティー比を下げるによっても駆動電圧を下げる事ができ、同時に画像表示領域 3 におけるコントラスト比や明るさも向上できる（例えば  $n$  倍）。加えて、このように構成される多重マトリクス構造の信号電極 10、第 1 引き回し配線 31 及び第 2 引き回し配線 32、並びに 1チップ構造の駆動回路 100 は夫々、既存の微細化技術で十分に作成可能であるので実践上も大変有利である。

#### 【0052】

本実施形態では特に、図 3 に示すように走査電極 20 は、画像表示領域 3 の両側からその内部に向けて交互に櫛歯状に配線されている。従って、画像表示領域 3 の片側には、走査電極 20 の総数の半分だけ上下導通材 41 を設ければよく、図 2 に示すように第 1 基板 1 上にも、画像表示領域 3 の両側に位置する額縁領域 4 部分に夫々半分づつ第 2 引き回し配線 32 を設ければよい。この結果、額縁領域 4 にバランスよく第 2 引き回し配線 32 を配線できる。例えば、画像表示領域 3 が X 方向に 100 画素且つ Y 方向に 100 画素あるとすると、第 2 引き回し配線 32 は、片側に、25 本で足りる。このように X 方向の両側のにおける額縁領域をバランスよく狭めることが出来る。

#### 【0053】

また、本実施形態では特に、画像表示領域 3 は、X 方向よりも Y 方向に長い長方形であり、Y 方向の画素数が X 方向の画素数よりも多いように信号電極 10 及び走査電極 20 が設けられている。ここで第 1 引き回し配線 31 の総数及び長さについては、図 2 から明らかに画像表示領域 3 の Y 方向の長さによらずに夫々一定にできる。また、第 2 引き回し配線 32 の総数についても、Y 方向の画素数が  $n$  個増加する毎に 1 本の第 2 引き回し配線 32 を設ければ良く（図 4 参照）、第 2 引き回し配線 32 の長さについても画像表示領域 3 の Y 方向の長さに応じた分だけ伸ばせば足りる（図 2 参照）。従って、画像表示領域

10

20

30

40

50

3がY方向に長くなる程有利となる。例えば、2重マトリクスの場合、画像表示領域3がX方向に60画素且つY方向に120画素あるとすると、第2引き回し配線32は、60本（片側に30本ずつ）で足りる。特に、このようにY方向に長い液晶装置を構築すれば、携帯電話など装置外形に応じて縦長画面が好まれる用途に非常に適している。一般には、縦長の画面を得る為には、画像データの縦横変換処理などの余分な信号処理が必要となるが、本実施形態によれば、比較的簡単な構成により走査方向（X方向）が短い縦長の画面を従来通りの走査方式で駆動できるので実用上大変有利である。

#### 【0054】

図9は本発明による電子機器の外観を示す図である。221は携帯型の情報機器であって、携帯電話機能を内蔵しており、電池を電源としている。221は各実施形態による電気光学装置を用いた表示装置であり、縦長の画像表示領域を有している。230は入力手段となるペンであり、表示装置221の前面にタッチパネルが配置されているため、表示装置221の画面を見ながら、ペン230によりその表示部分を押すことによりスイッチ入力することができる。

#### 【0055】

尚、本実施形態では、図1に示したように、第1基板に駆動回路が、例えばフラットパッケージ化されてCOG（Chip On Glass：チップオングラス）実装により搭載されている。或いは、リード端子を有するモールドパッケージ、フラットパッケージとして駆動回路100が第1基板1上に搭載される。

#### 【0056】

##### （電気光学装置の第2実施形態）

電気光学装置の第2実施形態について図5を参照して説明する。第2実施形態は、第1実施形態と比べて駆動回路100の取り付け方が異なるものであり、その他の構成については同様である。尚、図5は液晶装置の外観を示している。

#### 【0057】

即ち、図5に示すように、第2実施形態に係る液晶装置では、第1基板1上の所定個所に第1引き回し配線31及び第2引き回し配線32に接続された入力端子1bが設けられている。そして、図示しない1チップ構造の駆動回路は、専用コネクタ101により入力端子1bに接続されている。専用コネクタ101は、入力端子1bにおける端子ピッチと同一ピッチで絶縁層101aに導電層101bが挟まれるように多数の絶縁層101aと多数の導電層101bとが交互に積層されてなり、積層方向から見てL字型の断面形状を有する。従って、専用コネクタ101を用いて、第1基板1の下側や裏側に配置される配線基板に接続するのに適している。尚、専用コネクタ101の断面形状は、コの字型等でもよい。

#### 【0058】

##### （電気光学装置の第3実施形態）

電気光学装置の第3実施形態について図6を参照して説明する。第3実施形態は、第1実施形態と比べて駆動回路100の取り付け方が異なるものであり、その他の構成については同様である。尚、図6は液晶装置の外観を示している。

#### 【0059】

即ち、図6に示すように、第3実施形態に係る液晶装置では、第1基板1上の所定個所に第1引き回し配線31及び第2引き回し配線32に接続された入力端子1cが設けられている。そして、1チップ構造の駆動回路100”は、プリント基板などの配線基板200上に搭載されており、ACF（Anisotropic Conductive Film：異方性導電膜）102により入力端子1cに接続されている。

#### 【0060】

或いは、TAB（Tape Automated Bonding：テープ・オートメイティッド・ボンディング）基板或いはFPC（Flexible Printed Circuit：フレキシブル・プリント回路）基板上に1チップ構造の駆動回路を搭載し、TCP（Tape Carrier Package：テープキャリアパッケージ）として第1基板1の入力端子1cに接続してもよい。

10

20

30

40

50

## 【0061】

(電気光学装置の第4実施形態)

電気光学装置の第4実施形態について図7及び図8を参照して説明する。第4実施形態は、第1実施形態と比べて上下導通端子が全て基板の片側に配置されている点及びこれに付随して第2引き回し配線の引き回し方及び駆動回路内の回路レイアウトが異なるものであり、その他の構成についてはほぼ同様である。尚、図7は第4実施形態における第1基板上の信号電極等の平面レイアウトを示し、図8(a)は、第4実施形態における液晶駆動回路内の回路レイアウトを示す図式的な平面図であり、図8(b)は、比較のために第1実施形態における液晶駆動回路内の回路レイアウトを示す図式的な平面図である。

## 【0062】

10

即ち、図7に示すように、第4実施形態に係る液晶装置では、第1基板1'上のX方向についての片側(図7で左側)に全ての上下導通端子40'が配置されており、従って、第2引き回し配線32'も基板1'の片側(図7で左側)からのみ引き回されており、その分だけ信号電極10'、第1引き回し配線31'、実装領域1a'及び駆動回路100'が、第1基板1'上において、上下導通端子40'が設けられた側と反対の側(図7で右側)に若干寄って配置されている。

## 【0063】

20

図8(a)に示すように、駆動回路100'内には、第2引き回し配線32'が配線された側(図8(a)で左側の辺)に寄って走査電極駆動回路111'が配置され、第1引き回し配線31'が配線された側(図8(a)で上側の辺)に寄って信号電極駆動回路112'が配置され、信号電極駆動回路112'に対向する側(図8(a)で下側の辺)に寄って制御回路113'及び電源回路114'が配置されている。即ち、図8(b)に示した第1実施形態のように第2引き回し配線32'を第1基板1の両側から引き回した場合は、駆動回路100'内に両側(図8(b)で左右側の辺)に2分割された走査電極駆動回路111a及び111bが配置され、これらの間に信号電極駆動回路112'、制御回路113'及び電源回路114'が配置される構成と比較して、第4実施形態によれば、走査線駆動回路111'を2分割する必要がなく、当該駆動回路100'内における回路構成が簡単となり、配線数も少なくなってチップ面積が小さくなり、更に、クロック信号線や電源配線等の配線を分割された駆動回路夫々に引き回す必要も無いという利益が得られる。

## 【0064】

30

更に、図7に示すように片側からのみ走査電極に走査信号を供給する第4実施形態によれば、図2に示した両側から櫛歯状に走査信号を供給する第1実施形態と比較して表示画像の品質について以下のような利益が得られる。

## 【0065】

即ち、一般にこの種の液晶装置においては、走査電極の抵抗成分により、各画素における走査電極部分は上下導通端子から遠ければ遠い程、上下導通端子を介して供給される走査信号の電圧波形になまりが生じる。ここで、第1実施形態の構成では、各走査電極の端部に位置する部分は、上下導通端子から近いものと遠いものとが上下(Y方向)に交互に並ぶため、上下に相隣接する画素間で、実行電圧の差が生じてしまい、上下方向に交互の表示ムラが発生してしまう。特に、走査電極数が増加すると、各走査電極の選択期間が短くなるので、走査信号の電圧波形のなまりによる影響が大きくなり、このような表示むらは顕著となる。更に、走査電極が長くなると、上下導通材から遠い画素に対応する走査電極部分における電圧波形のなまりがより大きくなるため、このような表示むらがより顕著になる。これに対して、第4実施形態によれば、上下に相隣接する画素間にに対する走査信号の電圧波形のなまりは、ほぼ同じであるため、このような表示むらが目立たなくなるという利益が得られる。

40

## 【0066】

尚、上述の各実施形態では、基板上に、例えば、(STN(Super Twisted Nematic)、TN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDL C(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリー・ホワイトモード/ノーマー

50

マリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。更に白黒表示／カラー表示の別に応じてカラーフィルタやブラックマトリクスを基板上に適宜設けてもよい。

【0067】

上述の各実施形態において、信号電極に替えて走査電極を多重マトリクス状に形成すると共に走査電極に替えて信号電極をストライプ状に形成し、走査電極が形成された側の基板上に1チップ構造の駆動回路を取り付けるようにしてもよい。

【0068】

また上述の各実施形態において、信号電極10は、各画素毎に画素電極部分10aと信号配線部分10bとの間に(図2参照)、TFT素子等の2端子型非線形素子を更に含んでよい。このように構成すれば、2端子型非線形素子を介して各画素電極部分10aをスイッチング駆動すること即ちアクティブマトリクス駆動が可能となり、特にコントラスト比を高められる。

【0069】

なお、本実施形態にて用いた各図面においては、基板上の電極や配線が部分的に省略して記載されている箇所があるが、これは実際には断線しているのではなく、省略箇所においても電極や配線が延設配置されているものである。

【0070】

更に上述の各実施形態は、走査電極及び信号電極によるマトリクス駆動方式を行う電気光学装置であれば、EL(electroluminescence)表示装置、プラズマディスプレイ装置等の液晶装置以外の各種の電気光学装置に応用可能である。

【0071】

本発明の電気光学装置は、上述した各実施形態に限られるものではなく、本願明細書の全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。

【図面の簡単な説明】

【図1】本発明の電気光学装置の第1実施形態である液晶装置の外観斜視図である。

【図2】第1実施形態を構成する第1基板の図式的な平面図である。

【図3】第1実施形態を構成する第2基板の図式的な平面図である。

【図4】第1実施形態を構成する信号電極及び走査電極の具体例を示す拡大平面図である

。

【図5】本発明の電気光学装置の第2実施形態である液晶装置の外観斜視図である。

【図6】本発明の電気光学装置の第3実施形態である液晶装置の外観斜視図である。

【図7】本発明の電気光学装置の第4実施形態である液晶装置を構成する第1基板の図式的な平面図である。

【図8】第4実施形態及び第1実施形態を構成する液晶駆動装置内における回路レイアウトを示す図式的な平面図である。

【図9】本発明の電気光学装置を表示装置に用いた電子機器の概観図。

【符号の説明】

1、1' ... 第1基板

1a、1a' ... 実装領域

1b ... 入力端子

1c ... 入力端子

2 ... 第2基板

3 ... 画像表示領域

4 ... 額縁領域

5 ... 外部入力端子

10、10' ... 信号電極

10a ... 画素電極部分

10b ... 信号配線部分

10

20

30

40

50

2 0 ... 走査電極  
 3 1、3 1' ... 第1引き回し配線  
 3 2、3 2' ... 第2引き回し配線  
 4 0、4 0' ... 上下導通端子  
 4 1 ... 上下導通材

1 0 0、1 0 0'、1 0 0" ... 駆動回路

1 0 1 ... 専用コネクタ

1 0 2 ... A C F

1 1 1 a、1 1 1 b、1 1 1' ... 走査電極駆動回路

1 1 2、1 1 2' ... 信号電極駆動回路


1 1 3、1 1 3' ... 制御回路

1 1 4、1 1 4' ... 電源回路


2 0 0 ... 配線基板

10


【図1】





【図2】




【図3】




【図4】




【図5】





【図6】




【図7】



【図8】



【図9】



---

フロントページの続き

(56)参考文献 特表平08-507622(JP,A)  
実開昭63-058222(JP,U)  
特開昭52-115198(JP,A)  
特開平06-202124(JP,A)

(58)調査した分野(Int.Cl., DB名)

G02F 1/1345

G02F 1/1343