

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-123214

(P2011-123214A)

(43) 公開日 平成23年6月23日(2011.6.23)

(51) Int.Cl.			F I			テーマコード (参考)		
G09G	3/30	(2006.01)	G09G	3/30	J	3K107		
G09G	3/20	(2006.01)	G09G	3/20	611A	5C058		
H01L	51/50	(2006.01)	H05B	33/14	A	5C080		
H04N	5/70	(2006.01)	H04N	5/70	A	5C380		

審査請求 未請求 請求項の数 9 O L (全 18 頁)

(21) 出願番号 特願2009-279801 (P2009-279801)
 (22) 出願日 平成21年12月9日 (2009. 12. 9)

(71) 出願人 000002185
 ソニー株式会社
 東京都港区港南1丁目7番1号
 (74) 代理人 100098785
 弁理士 藤島 洋一郎
 (74) 代理人 100109656
 弁理士 三反崎 泰司
 (74) 代理人 100130915
 弁理士 長谷部 政男
 (74) 代理人 100155376
 弁理士 田名網 孝昭
 (72) 発明者 山下 淳一
 東京都港区港南1丁目7番1号 ソニー株式会社内

最終頁に続く


(54) 【発明の名称】 表示装置およびその駆動方法ならびに電子機器

(57) 【要約】

【課題】消費電力を低く抑えることの可能な表示装置およびその駆動方法ならびに電子機器を提供する。

【解決手段】表示パネル10は、有機EL素子11(11R, 11G, 11B)および画素回路13を含む複数の表示画素15が2次元配置された表示領域10Aを有する。映像信号と、駆動トランジスタ T_{r1} を飽和領域で駆動させるのに必要な電源電圧 V_{cc} との関係を表したテーブルを用いて、映像信号処理回路22から入力された映像信号22Bにおいて駆動トランジスタ T_{r1} を飽和領域で駆動させるのに必要な電源電圧 V_{cc} が導出される。導出された電源電圧 V_{cc} が各表示画素15に印加される。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

発光素子および画素回路を含む複数の表示画素が 2 次元配置された表示部と、
映像信号に基づいて各表示画素を駆動する駆動部と
を備え、

前記画素回路は、前記発光素子に流れる電流を制御する第 1 トランジスタと、前記映像信号に応じた信号電圧を前記第 1 トランジスタのゲートに書き込む第 2 トランジスタとを有し、

前記駆動部は、1 フィールドまたは 1 もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に基づいて、前記第 1 トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加する

表示装置。

【請求項 2】

前記駆動部は、1 フィールドまたは 1 もしくは複数のラインの映像信号の中で最大輝度となる映像信号を 1 水平期間ごとに抽出し、抽出した映像信号に基づいて前記電源電圧値を導出する

請求項 1 に記載の表示装置。

【請求項 3】

前記表示部は、前記表示画素として、前記発光素子として赤色発光素子を有する赤色画素と、前記発光素子として青色発光素子を有する青色画素と、前記発光素子として緑色発光素子を有する緑色画素とを有し、

前記駆動部は、1 フィールドまたは 1 もしくは複数のラインの映像信号のうち赤色用の映像信号の中で最大輝度となる映像信号を抽出し、1 フィールドまたは 1 もしくは複数のラインの映像信号のうち青色用の映像信号の中で最大輝度となる映像信号を抽出し、1 フィールドまたは 1 もしくは複数のラインの映像信号のうち緑色用の映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に基づいて、前記第 1 トランジスタを飽和領域で駆動させるのに必要な電源電圧値を色ごとに導出し、色ごとに導出した電源電圧値の中で最大値をとるものを抽出し、抽出した電源電圧値の電源電圧を各表示画素に印加する

請求項 1 または請求項 2 に記載の表示装置。

【請求項 4】

前記第 1 トランジスタのソースおよびドレインのいずれか一方が、前記発光素子に接続され、

前記第 1 トランジスタのソースおよびドレインのうち前記発光素子に非接続の方が、前記電源電圧が供給される部材に接続されている

請求項 1 または請求項 2 に記載の表示装置。

【請求項 5】

第 1 発光素子および第 1 画素回路を含む複数の表示画素が 2 次元配置された表示領域と、第 2 発光素子および第 2 画素回路を含む 1 または複数の調整用画素が配置された非表示領域とを有する表示部と、

映像信号に基づいて前記表示画素および前記調整用画素を駆動する駆動部と
を備え、

前記第 1 画素回路は、前記第 1 発光素子に流れる電流を制御する第 1 トランジスタと、前記映像信号に応じた信号電圧を前記第 1 トランジスタのゲートに書き込む第 2 トランジスタとを有し、

前記駆動部は、1 フィールドまたは 1 もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に応じた信号電圧を前記調整用画素に出力し、さらに、前記信号電圧を前記調整用画素に出力している時に前記調整用画素の電圧を読み出し、読み出した電圧に基づいて、前記第 1 トランジスタを飽和領域で駆動させるのに

10

20

30

40

50

必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加する表示装置。

【請求項 6】

発光素子および画素回路を含む複数の表示画素が 2 次元配置された表示部と、映像信号に基づいて各表示画素を駆動する駆動部とを備え、かつ、前記画素回路は、前記発光素子に流れる電流を制御する第 1 トランジスタと、前記映像信号に応じた信号電圧を前記第 1 トランジスタのゲートに書き込む第 2 トランジスタとを有する表示装置において、1 フィールドまたは 1 もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に基づいて、前記第 1 トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加するステップを含む

10

表示装置の駆動方法。

【請求項 7】

第 1 発光素子および第 1 画素回路を含む複数の表示画素が 2 次元配置された表示領域と、第 2 発光素子および第 2 画素回路を含む 1 または複数の調整用画素が配置された非表示領域とを有する表示部と、映像信号に基づいて前記表示画素および前記調整用画素を駆動する駆動部とを備え、かつ、前記第 1 画素回路は、前記第 1 発光素子に流れる電流を制御する第 1 トランジスタと、前記映像信号に応じた信号電圧を前記第 1 トランジスタのゲートに書き込む第 2 トランジスタとを有する表示装置において、1 フィールドまたは 1 もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に応じた信号電圧を前記調整用画素に出力し、さらに、前記信号電圧を前記調整用画素に出力している時に前記調整用画素の電圧を読み出し、読み出した電圧に基づいて、前記第 1 トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加する

20

表示装置の駆動方法。

【請求項 8】

表示装置を備え、

前記表示装置は、

発光素子および画素回路を含む複数の表示画素が 2 次元配置された表示部と、

映像信号に基づいて各表示画素を駆動する駆動部と

30

を備え、

前記画素回路は、前記発光素子に流れる電流を制御する第 1 トランジスタと、前記映像信号に応じた信号電圧を前記第 1 トランジスタのゲートに書き込む第 2 トランジスタとを有し、

前記駆動部は、1 フィールドまたは 1 もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に基づいて、前記第 1 トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加する

電子機器。

【請求項 9】

40

表示装置を備え、

前記表示装置は、

第 1 発光素子および第 1 画素回路を含む複数の表示画素が 2 次元配置された表示領域と、第 2 発光素子および第 2 画素回路を含む 1 または複数の調整用画素が配置された非表示領域とを有する表示部と、

映像信号に基づいて前記表示画素および前記調整用画素を駆動する駆動部と

を備え、

前記第 1 画素回路は、前記第 1 発光素子に流れる電流を制御する第 1 トランジスタと、前記映像信号に応じた信号電圧を前記第 1 トランジスタのゲートに書き込む第 2 トランジスタとを有し、

50

前記駆動部は、1フィールドまたは1もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に応じた信号電圧を前記調整用画素に出力し、さらに、前記信号電圧を前記調整用画素に出力している時に前記調整用画素の電圧を読み出し、読み出した電圧に基づいて、前記第1トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加する

電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示パネルに発光素子が設けられた表示装置およびその駆動方法に関する。 10
また、本発明は、上記表示装置を備えた電子機器に関する。

【背景技術】

【0002】

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化すること 20
もできる。そのため、有機EL表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。

【0003】

有機EL素子は、電流駆動型の発光素子であり、有機EL素子に流れる電流量を制御することにより階調を調整することの可能な素子である。しかし、有機EL素子は、通電時間や素子温度に応じてI-V特性が変化する性質を有している。そのため、I-V特性が経時的に変化した場合であっても一定の輝度を得ることができるようにするために、有機EL素子に流れる電流量を制御する駆動トランジスタは常に飽和領域で駆動される(特許文献1参照)。

【先行技術文献】 30

【特許文献】

【0004】

【特許文献1】特開2001-60076号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、有機EL素子のI-V特性が経時的に変動する状況下で、駆動トランジスタを常に飽和領域で駆動させるためには、電源電圧を、有機EL素子のI-V特性が変動したときに駆動トランジスタが線形駆動とはならない程度に十分に高い値に設定しておくことが必要となる。例えば、有機EL素子のI-V特性の変動によって有機EL素子の端子間電圧が2V程度大きくなることが予想される場合には、あらかじめ、電源電圧を、2V程度の余裕を持った電圧値に設定することが考えられる。しかし、電源電圧にあらかじめマージンを持たせた場合には、そのマージンの分だけ消費電力が余分に高くなってしまいうという問題があった。 40

【0006】

本発明はかかる問題点を鑑みてなされたものであり、その目的は、消費電力を低く抑えることの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。

【課題を解決するための手段】

【0007】

本発明の第1の表示装置は、発光素子および画素回路を含む複数の表示画素が2次元配 50

置された表示部と、映像信号に基づいて各表示画素を駆動する駆動部とを備えたものである。画素回路は、発光素子に流れる電流を制御する第1トランジスタと、映像信号に応じた信号電圧を第1トランジスタに書き込む第2トランジスタとを有している。駆動部は、1フィールドまたは1もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に基づいて、第1トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加するようになっている。

【0008】

本発明の第1の電子機器は、上記第1の表示装置を備えたものである。

【0009】

本発明の第1の表示装置の駆動方法は、発光素子および画素回路を含む複数の表示画素が2次元配置された表示部と、映像信号に基づいて各表示画素を駆動する駆動部とを備え、かつ、画素回路は、発光素子に流れる電流を制御する第1トランジスタと、映像信号に応じた信号電圧を第1トランジスタのゲートに書き込む第2トランジスタとを有する表示装置において、以下のステップを含むものである。

(1) 1フィールドまたは1もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に基づいて、第1トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を、複数の画素のうち少なくとも調整画素以外の画素に印加するステップ

【0010】

本発明の第1の表示装置およびその駆動方法ならびに第1の電子機器では、1フィールドまたは1もしくは複数のラインの映像信号の中で最大輝度となる映像信号に基づいて、第1トランジスタを飽和領域で駆動させるのに必要な電源電圧値が導出される。その後、導出された電源電圧値の電源電圧が、複数の画素のうち少なくとも調整画素以外の画素に印加される。これにより、あらかじめ、電源電圧に、予想される発光素子の電圧変動の分だけ余裕を持たせた場合と比べて、電源電圧の値を小さく設定することができる。

【0011】

本発明の第2の表示装置は、第1発光素子および第1画素回路を含む複数の表示画素が2次元配置された表示領域と、第2発光素子および第2画素回路を含む1または複数の調整用画素が配置された非表示領域とを有する表示部を備えている。この第2の表示装置は、さらに、映像信号に基づいて表示画素および調整用画素を駆動する駆動部を備えている。第1画素回路は、第1発光素子に流れる電流を制御する第1トランジスタと、映像信号に応じた信号電圧を第1トランジスタのゲートに書き込む第2トランジスタとを有している。駆動部は、1フィールドまたは1もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に応じた信号電圧を前記調整用画素に出力するようになっている。駆動部は、さらに、信号電圧を調整用画素に出力している時に調整用画素の電圧を読み出し、読み出した電圧に基づいて、第1トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を各表示画素に印加するようになっている。

【0012】

本発明の第2の電子機器は、上記第1の表示装置を備えたものである。

【0013】

本発明の第2の表示装置の駆動方法は、以下の構成要素を備えた表示装置において、以下のステップを含むものである。

(1) 1フィールドまたは1もしくは複数のラインの映像信号の中で最大輝度となる映像信号を抽出し、抽出した映像信号に基づいて、第1トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を、複数の画素のうち少なくとも調整画素以外の画素に印加するステップ

本駆動方法に用いられる表示装置は、第1発光素子および第1画素回路を含む複数の表示画素が2次元配置された表示領域と、第2発光素子および第2画素回路を含む1または

10

20

30

40

50

複数の調整用画素が配置された非表示領域とを有する表示部を備えている。この表示装置は、さらに、映像信号に基づいて表示画素および調整用画素を駆動する駆動部を備えている。第1画素回路は、第1発光素子に流れる電流を制御する第1トランジスタと、映像信号に応じた信号電圧を第1トランジスタのゲートに書き込む第2トランジスタとを有している。

【0014】

本発明の第2の表示装置およびその駆動方法ならびに第2の電子機器では、1フィールドまたは1もしくは複数のラインの映像信号の中で最大輝度となる映像信号に基づいて、第1トランジスタを飽和領域で駆動させるのに必要な電源電圧値が導出される。その後、導出した電源電圧値の電源電圧が、複数の画素のうち少なくとも調整画素以外の画素に印加される。これにより、あらかじめ、電源電圧に、予想される発光素子の電圧変動の分だけ余裕を持たせた場合と比べて、電源電圧の値を小さく設定することができる。

10

【発明の効果】

【0015】

本発明の第1および第2の表示装置およびそれらの駆動方法ならびに第1および第2の電子機器によれば、あらかじめ、電源電圧に、予想される発光素子の電圧変動の分だけ余裕を持たせた場合と比べて、電源電圧の値を小さく設定することができるようにした。これにより、消費電力を低く抑えることができる。

【図面の簡単な説明】

【0016】

20

【図1】本発明の第1の実施の形態に係る表示装置の構成の一例を表す概略図である。

【図2】表示領域内の画素回路の構成の一例を表す概略図である。

【図3】図1の表示パネルの構成の一例を表す上面図である。

【図4】電源線駆動回路の構成の一例を表す概略図である。

【図5】電源電圧調整回路の構成の一例を表す概略図である。

【図6】駆動トランジスタの飽和領域と、階調との関係の一例を表す関係図である。

【図7】表示画面内の階調の一例と、1フィールド期間内の映像信号の一例を表す模式図である。

【図8】電源電圧と、有機EL素子の電圧および駆動トランジスタのドレイン-ソース間電圧との関係の一例を表す関係図である。

30

【図9】パネル温度と有機EL素子の電圧との関係の一例を表す関係図である。

【図10】本発明の第2の実施の形態に係る表示装置の構成の一例を表す概略図である。

【図11】非表示領域内の画素回路の構成の一例を表す概略図である。

【図12】図10の表示パネルの構成の一例を表す上面図である。

【図13】上記各実施の形態の発光装置の適用例1の外観を表す斜視図である。

【図14】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。

【図15】適用例3の外観を表す斜視図である。

【図16】適用例4の外観を表す斜視図である。

【図17】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。

40

【発明を実施するための形態】

【0017】

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1. 第1の実施の形態(図1～図9)
2. 第2の実施の形態(図10～図12)
3. 適用例(図13～図17)

50

【 0 0 1 8 】

< 第 1 の実施の形態 >

(表示装置 1 の概略構成)

図 1 は、本発明の第 1 の実施の形態に係る表示装置 1 の概略構成を表したものである。この表示装置 1 は、表示パネル 1 0 (表示部) と、表示パネル 1 0 を駆動する駆動回路 2 0 (駆動部) とを備えている。

【 0 0 1 9 】

表示パネル 1 0 は、発光色の互いに異なる 3 種類の有機 E L 素子 1 1 R , 1 1 G , 1 1 B (発光素子) が 2 次元配置された表示領域 1 0 A を有している。有機 E L 素子 1 1 R は赤色光を発する有機 E L 素子であり、有機 E L 素子 1 1 G は緑色光を発する有機 E L 素子であり、有機 E L 素子 1 1 B は青色光を発する有機 E L 素子である。なお、以下では、有機 E L 素子 1 1 R , 1 1 G , 1 1 B の総称として有機 E L 素子 1 1 を適宜、用いるものとする。

10

【 0 0 2 0 】

駆動回路 2 0 は、タイミング生成回路 2 1、映像信号処理回路 2 2、信号線駆動回路 2 3、書込線駆動回路 2 4、電源線駆動回路 2 5 および電源電圧調整回路 2 6 を有している。

【 0 0 2 1 】

(表示画素 1 5)

図 2 は、表示領域 1 0 A 内の回路構成の一例を表したものである。表示領域 1 0 A 内には、複数の画素回路 1 3 が個々の有機 E L 素子 1 1 と対となって 2 次元配置されている。なお、本実施の形態では、一对の有機 E L 素子 1 1 および画素回路 1 3 が 1 つのサブピクセル 1 4 を構成している。より詳細には、図 1 に示したように、一对の有機 E L 素子 1 1 R および画素回路 1 3 が 1 つのサブピクセル 1 4 R (赤色サブピクセル) を構成し、一对の有機 E L 素子 1 1 G および画素回路 1 3 が 1 つのサブピクセル 1 4 G (緑色サブピクセル) を構成し、一对の有機 E L 素子 1 1 B および画素回路 1 3 が 1 つのサブピクセル 1 4 B (青色サブピクセル) を構成している。さらに、互いに隣り合う 3 つのサブピクセル 1 4 R , 1 4 G , 1 4 B が 1 つの画素 (表示画素 1 5) を構成している。

20

【 0 0 2 2 】

各画素回路 1 3 は、例えば、駆動トランジスタ $T r_1$ (第 1 トランジスタ)、書き込みトランジスタ $T r_2$ (第 2 トランジスタ) および保持容量 C_{s1} によって構成されたものであり、 $2 T r 1 C$ の回路構成となっている。駆動トランジスタ $T r_1$ および書き込みトランジスタ $T r_2$ は、例えば、 n チャネル M O S 型の薄膜トランジスタ (T F T (Thin Film Transistor)) により形成されている。駆動トランジスタ $T r_1$ または書き込みトランジスタ $T r_2$ は、例えば、 p チャネル M O S 型の T F T であってもよい。

30

【 0 0 2 3 】

表示領域 1 0 A において、列方向には信号線 D T L が複数配置され、行方向には書込線 W S L および電源線 P S L (電源電圧の供給される部材) がそれぞれ複数配置されている。各信号線 D T L と各書込線 W S L との交差点近傍には、有機 E L 素子 1 1 が 1 つずつ設けられている。各信号線 D T L は、信号線駆動回路 2 3 の出力端 (図示せず) と、書き込みトランジスタ $T r_2$ のドレイン電極およびソース電極のいずれか一方 (図示せず) に接続されている。各書込線 W S L は、書込線駆動回路 2 4 の出力端 (図示せず) と、書き込みトランジスタ $T r_2$ のゲート電極 (図示せず) に接続されている。各電源線 P S L は、電源線駆動回路 2 5 の出力端 (図示せず) と、駆動トランジスタ $T r_1$ のドレイン電極およびソース電極のいずれか一方 (図示せず) に接続されている。書き込みトランジスタ $T r_2$ のドレイン電極およびソース電極のうち信号線 D T L に非接続の方 (図示せず) は、駆動トランジスタ $T r_1$ のゲート電極 (図示せず) と、保持容量 C_{s1} の一端に接続されている。駆動トランジスタ $T r_1$ のドレイン電極およびソース電極のうち電源線 P S L に非接続の方 (図示せず) と保持容量 C_{s1} の他端とが、有機 E L 素子 1 1 のアノード電極 (図示せず) に接続されている。有機 E L 素子 1 1 のカソード電極 (図示せず) は、例えば、

40

50

グラウンド線 GND に接続されている。

【 0 0 2 4 】

(表示パネル 1 0 の上面構成)

図 3 は、表示パネル 1 0 の上面構成の一例を表したものである。表示パネル 1 0 は、例えば、駆動パネル 3 0 と封止パネル 4 0 とが封止層 (図示せず) を介して貼り合わされた構造となっている。

【 0 0 2 5 】

駆動パネル 3 0 は、図 3 には示していないが、表示領域 1 0 A に、2 次元配置された複数の有機 E L 素子 1 1 と、各有機 E L 素子 1 1 に隣接して配置された複数の画素回路 1 3 とを有している。駆動パネル 3 0 の一辺 (長辺) には、例えば、図 3 に示したように、複数の映像信号供給 T A B 5 1 が取り付けられている。駆動パネル 3 0 の他の辺 (短辺) には、例えば、走査信号供給 T A B 5 2 が取り付けられている。また、駆動パネル 3 0 の短辺であって、かつ走査信号供給 T A B 5 2 とは異なる辺には、例えば、電源電圧供給 T A B 5 3 が取り付けられている。映像信号供給 T A B 5 1 は、信号線駆動回路 2 3 の集積された I C をフィルム状の配線基板の開口に中空配線したものである。走査信号供給 T A B 5 2 は、書込線駆動回路 2 4 の集積された I C をフィルム状の配線基板の開口に中空配線したものである。電源電圧供給 T A B 5 3 は、電源線駆動回路 2 5 の集積された I C をフィルム状の配線基板の開口に中空配線したものである。電源電圧供給 T A B 5 3 は、電源電圧調整回路 2 6 の出力端 (図示せず) に接続されている。なお、信号線駆動回路 2 3、書込線駆動回路 2 4 および電源線駆動回路 2 5 は、T A B に形成されていなくてもよく、例えば、駆動パネル 3 0 に形成されていてもよい。

10

20

【 0 0 2 6 】

封止パネル 4 0 は、例えば、有機 E L 素子 1 1 を封止する封止基板 (図示せず) と、カラーフィルタ (図示せず) とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機 E L 素子 1 1 の光が通過する領域に設けられている。カラーフィルタは、例えば、有機 E L 素子 1 1 R , 1 1 G , 1 1 B のそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ (図示せず) を有している。

【 0 0 2 7 】

(駆動回路 2 0)

次に、駆動回路 2 0 内の各回路について、図 1 を参照して説明する。タイミング生成回路 2 1 は、映像信号処理回路 2 2、信号線駆動回路 2 3、書込線駆動回路 2 4、電源線駆動回路 2 5 および電源電圧調整回路 2 6 が連動して動作するように制御するものである。

30

【 0 0 2 8 】

タイミング生成回路 2 1 は、例えば、外部から入力された同期信号 2 0 B に応じて (同期して)、上述した各回路に対して制御信号 2 1 A を出力するようになっている。タイミング生成回路 2 1 は、例えば、映像信号処理回路 2 2 および電源電圧調整回路 2 6 などと共に、例えば、表示パネル 1 0 とは別体の制御回路基板 (図示せず) 上に形成されている。

【 0 0 2 9 】

映像信号処理回路 2 2 は、例えば、外部から入力された同期信号 2 0 B に応じて (同期して)、外部から入力されたデジタルの映像信号 2 0 A を補正すると共に、補正した後の映像信号をアナログに変換して、アナログの映像信号 2 2 A として信号線駆動回路 2 3 に出力するものである。映像信号処理回路 2 2 は、1 フィールドの映像信号 2 0 A (または補正した後の映像信号) の中で最大輝度となる映像信号を抽出し、抽出した映像信号 2 2 B を電源電圧調整回路 2 6 に出力するようになっている。映像信号処理回路 2 2 は、例えば、1 フィールドの映像信号 2 0 A (または補正した後の映像信号) の中で最大輝度となる映像信号 2 0 A を 1 水平期間ごとに抽出するようになっている。

40

【 0 0 3 0 】

具体的には、映像信号処理回路 2 2 は、1 フィールドの赤色の映像信号 2 0 A (または補正した後の映像信号) の中で最大輝度となる映像信号 (最大赤色映像信号) を抽出する

50

。同様に、映像信号処理回路 2 2 は、1 フィールドの緑色の映像信号 2 0 A (または補正した後の映像信号) の中で最大輝度となる映像信号 (最大緑色映像信号) を抽出し、1 フィールドの青色の映像信号 2 0 A (または補正した後の映像信号) の中で最大輝度となる映像信号 (最大青色映像信号) を抽出する。その後、映像信号処理回路 2 2 は、最大赤色映像信号、最大緑色映像信号、および最大青色映像信号の中で最大値をとるものを抽出し、抽出した映像信号 (最大映像信号) を信号線駆動回路 2 3 に出力するようになっている。

【0031】

信号線駆動回路 2 3 は、映像信号処理回路 2 2 から入力されたアナログの映像信号 2 2 A (信号電圧) を、制御信号 2 1 A の入力に応じて (同期して) 各信号線 D T L に出力し、これにより、各表示画素 1 5 を駆動するものである。信号線駆動回路 2 3 は、表示画素 1 5 に対応する信号線 D T L に対しては、映像信号処理回路 2 2 で補正処理のなされた映像信号 2 2 A を出力するようになっている。つまり、信号線駆動回路 2 3 は、アナログの映像信号 2 2 A (信号電圧) を、各表示画素 1 5 内の駆動トランジスタ $T r_1$ のゲートに書き込むようになっている。信号線駆動回路 2 3 は、例えば、図 3 に示したように、駆動パネル 3 0 の一辺 (長辺) に取り付けられた映像信号供給 T A B 5 1 に設けられている。

10

【0032】

書込線駆動回路 2 4 は、制御信号 2 1 A の入力に応じて (同期して)、複数の書込線 W S L の中から一の書込線 W S L を順次選択するものである。書込線駆動回路 2 4 は、例えば、図 3 に示したように、駆動パネル 3 0 の他の辺 (短辺) に取り付けられた走査信号供給 T A B 5 2 に設けられている。

20

【0033】

電源線駆動回路 2 5 は、制御信号 2 1 A の入力に応じて (同期して)、複数の電源線 P S L に、電源電圧調整回路 2 6 から出力された電源電圧 V_{cc} の値に応じた値の電源電圧を順次印加して、有機 E L 素子 1 1 の発光および消光を制御するものである。

【0034】

電源線駆動回路 2 5 は、例えば、図 4 に示したように、個々の電源線 P S L ごとに設けられた電源電圧伝播線 P D L と、グラウンド線 G N D との間に、互いに直列に接続されたスイッチング用のトランジスタ $T r_3$, $T r_4$ を有している。トランジスタ $T r_3$ とトランジスタ $T r_4$ との接続点に電源線 P S L が接続されており、トランジスタ $T r_3$, $T r_4$ の双方のゲートが制御線 C N L に接続されている。制御線 C N L には、電源電圧 V_{cc} を所望の期間だけ電源線 P S L に印加するための制御信号が入力される。

30

【0035】

電源電圧調整回路 2 6 は、例えば、図 5 に示したように、映像信号と、駆動トランジスタ $T r_1$ を飽和領域で駆動させるのに必要な電源電圧 V_{cc} との関係を表したテーブルを記憶している。電源電圧調整回路 2 6 は、上記テーブルを用いて、映像信号処理回路 2 2 から入力された映像信号 2 2 B において駆動トランジスタ $T r_1$ を飽和領域で駆動させるのに必要な電源電圧 V_{cc} を導出し、導出した電源電圧 V_{cc} を電源線駆動回路 2 5 に出力するようになっている。電源電圧 V_{cc} の値は、映像信号処理回路 2 2 から入力された映像信号 2 2 B において駆動トランジスタ $T r_1$ を飽和領域で駆動させるのに必要な最低限の電圧値であることが好ましい。

40

【0036】

ここで、飽和領域とは、例えば、図 6 に示したように、有機 E L 素子 1 1 に流れる電流 I_{ds} が駆動トランジスタ $T r_1$ のドレイン - ソース間電圧 V_{ds} の値に依らず一定となっている領域を指している。なお、飽和領域において、電流 I_{ds} が駆動トランジスタ $T r_1$ のドレイン - ソース間電圧 V_{ds} の値に依らず完全に一定となっている必要はない。飽和領域は、電流 I_{ds} が駆動トランジスタ $T r_1$ のドレイン - ソース間電圧 V_{ds} の値に依って大きく変動する線形領域と比べて電流 I_{ds} の変化率が緩やかな領域も含んでいる。

【0037】

(表示装置 1 の動作)

50

次に、本実施の形態の表示装置 1 の動作の一例について説明する。まず、表示装置 1 に対して外部から映像信号 20A および同期信号 20B が入力される。すると、タイミング生成回路 21 から駆動回路 20 内の各回路に対して制御信号 21A が出力され、その制御信号 21A の指示に従って、駆動回路 20 内の各回路が動作する。具体的には、映像信号処理回路 22 において映像信号 22A が生成され、生成された映像信号 22A が信号線駆動回路 23 によって各信号線 DTL に出力されると同時に、書込線駆動回路 24 によって複数の書込線 WSL の中から一の書込線 WSL が順次選択される。さらに、映像信号処理回路 22 において、1 フィールドの映像信号 20A (または補正した後の映像信号) の中で最大輝度となる映像信号 (最大映像信号) が抽出され、抽出された映像信号が電源電圧調整回路 26 に出力される。映像信号処理回路 22 から入力された映像信号において駆動トランジスタ T_{r1} を飽和領域で駆動させるのに必要な電源電圧 V_{cc} が上記テーブルを用いて導出され、導出された電源電圧 V_{cc} が電源線駆動回路 25 に出力される。電源線駆動回路 25 に入力された電源電圧 V_{cc} が電源線駆動回路 25 によって複数の電源線 PSL に順次印加される。これにより、各表示画素 15 が駆動され、表示領域 10A に映像が表示される。

10

【0038】

(表示装置 1 の効果)

次に、本実施の形態の表示装置 1 の効果について説明する。図 6 に示したように、飽和領域の下端は、階調ごとに異なっており、階調が低くなる程、飽和領域の下端が、駆動トランジスタ T_{r1} のドレイン - ソース間電圧 V_{ds} が小さくなる方へ変位する。そのため、有機 EL 素子 11 の初期の I - V 特性が図中の曲線 A となっていたとすると、階調が高くなる程、動作点 (黒丸) が飽和領域の下端に近づく傾向となっており、階調が高くなる程、動作点 (黒丸) と飽和領域の下端とのマージンが小さくなる傾向となっている。従って、有機 EL 素子 11 の I - V 特性が変位したときに、変位した後の I - V 特性が図中の曲線 B となったとすると、中間階調や低階調においては動作点がまだ飽和領域に入っているが、高階調において動作点が線形領域に入る。

20

【0039】

このとき、仮に、1 水平期間後に各表示画素 15 に印加される映像信号 22A (1 フィールドの映像信号) の値に拘わらず、高階調において動作点が線形領域に入るように、電源電圧 V_{cc} の値が設定されたとする。1 水平期間後に各表示画素 15 に印加される映像信号 22A (1 フィールドの映像信号) に高階調に対応する値が含まれている場合 (例えば、図 7 (A) 参照) には、全ての表示画素 15 において駆動トランジスタ T_{r1} を飽和領域で駆動させることが可能となる。一方、1 水平期間後に各表示画素 15 に印加される映像信号 22A (1 フィールドの映像信号) に高階調に対応する値が含まれていない場合 (例えば、図 7 (B), (C) 参照) にも、全ての表示画素 15 において駆動トランジスタ T_{r1} を飽和領域で駆動させることが可能ではある。しかし、図 6 に示したように、中間階調や低階調においては、動作点が飽和領域の下端からかなり離れてしまうので、その分だけ電源電圧 V_{cc} の値が余分に大きくなっている。つまり、この場合には、消費電力が余分に大きくなっていると言える。

30

【0040】

一方、本実施の形態では、各表示画素 15 に含まれる駆動トランジスタ T_{r1} において、動作点が常に飽和領域内となるのに必要な電源電圧 V_{cc} の値が設定される。具体的には、1 水平期間後に各表示画素 15 に印加される映像信号 22A (1 フィールドの映像信号) 中で最大輝度となる映像信号 22B が抽出され、抽出された映像信号 22B において駆動トランジスタ T_{r1} を飽和領域で駆動させるのに必要な電源電圧 V_{cc} が上記テーブルを用いて導出される。そして、導出された電源電圧 V_{cc} によって各表示画素 15 が駆動される。これにより、白階調において動作点が飽和領域の下端となるように電源電圧 V_{cc} の値を設定した場合と比べて、中間階調や低階調において、電源電圧 V_{cc} の値を小さくすることができる。従って、中間階調や低階調において、消費電力を低く抑えることができる。

40

【0041】

50

また、本実施の形態において、電源電圧 V_{cc} として、映像信号22Bにおいて駆動トランジスタ Tr_1 を飽和領域で駆動させるのに必要な最低限の電圧値が上記テーブルを用いて導出された場合には、中間階調や低階調において、消費電力をより一層低く抑えることができる。

【0042】

ところで、図6に示したように、有機EL素子11のI-V特性が変位したときに、変位した後のI-V特性が図中の曲線Bとなるのは、例えば、パネル温度が低くなったとき(図8参照)や、有機EL素子11の通電時間が長くなったとき(図9参照)である。従って、本実施の形態の駆動方法は、パネル温度が低くなったときや、有機EL素子11の通電時間が長くなったときに、特に有効である。

10

【0043】

<第2の実施の形態>

(表示装置2の概略構成)

図10は、本発明の第2の実施の形態に係る表示装置2の概略構成を表したものである。この表示装置2は、表示パネル10に非表示領域10Bを有することと、電源電圧調整回路26の代わりに電源電圧調整回路27を有する点で、上記実施の形態の表示装置1の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通する点についての説明を適宜、省略するものとする。

【0044】

非表示領域10Bには、1つの有機EL素子12が設けられている。有機EL素子12は、有機EL素子11R, 11G, 11Bのいずれか1つ、または、有機EL素子11R, 11G, 11B以外の有機EL素子(例えば、白色光を発光する有機EL素子)である。

20

【0045】

(調整用画素17)

図11は、非表示領域10B内の回路構成の一例を表したものである。非表示領域10B内には、1つの画素回路16が有機EL素子12と対となって配置されている。なお、本実施の形態では、一对の有機EL素子12および画素回路16が1つの画素(調整用画素17)を構成している。

【0046】

画素回路16は、上述の画素回路13と同様の構成となっている。具体的には、画素回路16は、駆動トランジスタ Tr_5 、書き込みトランジスタ Tr_6 および保持容量 C_{s2} によって構成されたものであり、 $2Tr1C$ の回路構成となっている。駆動トランジスタ Tr_5 および書き込みトランジスタ Tr_6 は、例えば、nチャネルMOS型のTFTにより形成されている。駆動トランジスタ Tr_5 または書き込みトランジスタ Tr_6 は、例えば、pチャネルMOS型のTFTであってもよい。

30

【0047】

非表示領域10Bにおいて、列方向には信号線DTLが1つ配置され、行方向には書込線WSLおよび電源線PSLがそれぞれ1つずつ配置されている。信号線DTLと書込線WSLとの交差点近傍には、有機EL素子12が設けられている。信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタ Tr_6 のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。書込線WSLは、書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタ Tr_6 のゲート電極(図示せず)に接続されている。各電源線PSLは、電源線駆動回路25の出力端(図示せず)と、駆動トランジスタ Tr_5 のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。書き込みトランジスタ Tr_6 のドレイン電極およびソース電極のうち信号線DTLに非接続の方(図示せず)は、駆動トランジスタ Tr_5 のゲート電極(図示せず)と、保持容量 C_{s2} の一端に接続されている。駆動トランジスタ Tr_5 のドレイン電極およびソース電極のうち電源線PSLに非接続の方(図示せず)と保持容量 C_{s2} の他端とが、有機EL素子12のアノード電極(図示せず)に接続されている。有機EL素子

40

50

12のカソード電極（図示せず）は、例えば、グラウンド線GNDに接続されている。有機EL素子12のアノード電極に、アノード信号線ASLの一端が接続されている。アノード信号線ASLの他端は、電源電圧調整回路27に接続されている。

【0048】

図12は、表示パネル10の上面構成の一例を表したものである。駆動パネル30の一边（長辺）には、例えば、図12に示したように、複数の映像信号供給TAB51と、アノード信号出力TCP54が取り付けられている。アノード信号出力TCP54は、電源電圧調整回路27の入力端（図示せず）に接続されている。

【0049】

信号線駆動回路23は、調整用画素17に対応する信号線DTLに対しては、映像信号処理回路22で抽出された最大輝度となる映像信号22B（信号電圧）を出力し、これにより、調整用画素17を駆動するようになっている。つまり、信号線駆動回路23は、アナログの映像信号22A（信号電圧）を、各表示画素15内の駆動トランジスタ Tr_1 のゲートに書き込むと共に、アナログの映像信号22B（信号電圧）を、調整用画素17内の駆動トランジスタ Tr_5 のゲートに書き込むようになっている。

10

【0050】

電源電圧調整回路27は、例えば、図示しないが、有機EL素子12のアノードの電圧 V_{e1} と、駆動トランジスタ Tr_1 を飽和領域で駆動させるのに必要な電源電圧 V_{cc} との関係を表したテーブルを記憶している。電源電圧調整回路27は、信号線駆動回路23によって調整用画素17に映像信号22Bが印加されている時（信号電圧が調整用画素17に出力されている時）に、調整用画素17に含まれる有機EL素子12のアノードの電圧 V_{e1} を読み出したのち、上記テーブルを用いて、読み出した電圧 V_{e1} において駆動トランジスタ Tr_1 を飽和領域で駆動させるのに必要な電源電圧 V_{cc} を導出し、導出した電源電圧 V_{cc} を電源線駆動回路25（各表示画素15）に出力するようになっている。このとき、電源電圧 V_{cc} の値は、映像信号22Bにおいて駆動トランジスタ Tr_1 を飽和領域で駆動させるのに必要な最低限の電圧値であることが好ましい。

20

【0051】

ところで、本実施の形態でも、1水平期間後に各表示画素15に印加される映像信号22A（1フィールドの映像信号）中で最大輝度となる映像信号22Bが抽出される。さらに、本実施の形態では、抽出された映像信号22Bが調整用画素17に印加されている時（信号電圧が調整用画素17に出力されている時）に、調整用画素17に含まれる有機EL素子12のアノードの電圧 V_{e1} が読み出され、読み出した電圧 V_{e1} において駆動トランジスタ Tr_1 を飽和領域で駆動させるのに必要な電源電圧 V_{cc} が上記テーブルを用いて導出される。そして、導出された電源電圧 V_{cc} によって各表示画素15が駆動される。これにより、白階調において動作点が飽和領域の下端となるように電源電圧 V_{cc} の値を設定した場合と比べて、中間階調や低階調において、電源電圧 V_{cc} の値を小さくすることができる。従って、中間階調や低階調において、消費電力を低く抑えることができる。また、本実施の形態の駆動方法も、パネル温度が低くなったときや、有機EL素子11の通電時間が長くなったときに、特に有効である。

30

【0052】

また、本実施の形態において、電源電圧 V_{cc} として、読み出した電圧 V_{e1} において駆動トランジスタ Tr_1 を飽和領域で駆動させるのに必要な最低限の電圧値が上記テーブルを用いて導出された場合には、中間階調や低階調において、消費電力をより一層低く抑えることができる。

40

【0053】

<変形例>

上記第2の実施の形態では、調整用画素17は1つだけ設けられていたが、複数設けられていてもよい。また、調整用画素17は非表示領域10Bに設けられていたが、表示領域10A内に設けられていてもよい。このとき、調整用画素17が表示領域10A内の一の表示画素15またはサブピクセル14であってもよい。

50

【 0 0 5 4 】

また、上記各実施の形態では、複数の電源線 P S L が互いに電氣的に分離して設けられており、電源線駆動回路 2 5 によって複数の電源線 P S L が順次走査されている場合が例示されていたが、全ての電源線 P S L が互いに電氣的に接続され、電源線駆動回路 2 5 が省略されていてもよい。この場合には、電源電圧調整回路 2 6 , 2 7 の出力端が直接、電源線 P S L に接続されていてもよい。ただし、その場合には、画素回路 1 3 , 1 6 の内部構成が上で例示したものと異なってもよい。

【 0 0 5 5 】

また、上記各実施の形態では、電源電圧 V_{cc} が調整されていたが、有機 E L 素子 1 1 のカソード電圧が調整されてもよい。

10

【 0 0 5 6 】

また、上記各実施の形態では、映像信号 2 2 B が、1 水平期間後に各表示画素 1 5 に印加される映像信号 2 2 A (1 フィールドの映像信号) の中から抽出されていたが、1 水平期間後に各表示画素 1 5 に印加される映像信号 2 2 A (1 フィールドの映像信号) のうち 1 もしくは複数のラインの映像信号 2 2 A の中から抽出されてもよい。

【 0 0 5 7 】

< 適用例 >

以下、上記複数の実施の形態およびそれらの変形例で説明した表示装置 1 , 2 の適用例について説明する。上記実施の形態等の表示装置 1 , 2 は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

20

【 0 0 5 8 】

(適用例 1)

図 1 3 は、上記実施の形態の表示装置 1 , 2 が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル 3 1 0 およびフィルターガラス 3 2 0 を含む映像表示画面部 3 0 0 を有しており、この映像表示画面部 3 0 0 は、上記実施の形態等の表示装置 1 , 2 により構成されている。

【 0 0 5 9 】

(適用例 2)

図 1 4 は、上記実施の形態等の表示装置 1 , 2 が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部 4 1 0、表示部 4 2 0、メニュースイッチ 4 3 0 およびシャッターボタン 4 4 0 を有しており、その表示部 4 2 0 は、上記実施の形態等の表示装置 1 , 2 により構成されている。

30

【 0 0 6 0 】

(適用例 3)

図 1 5 は、上記実施の形態等の表示装置 1 , 2 が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体 5 1 0、文字等の入力操作のためのキーボード 5 2 0 および画像を表示する表示部 5 3 0 を有しており、その表示部 5 3 0 は、上記実施の形態等の表示装置 1 , 2 により構成されている。

40

【 0 0 6 1 】

(適用例 4)

図 1 6 は、上記実施の形態等の表示装置 1 , 2 が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部 6 1 0、この本体部 6 1 0 の前方側に設けられた被写体撮影用のレンズ 6 2 0、撮影時のスタート/ストップスイッチ 6 3 0 および表示部 6 4 0 を有しており、その表示部 6 4 0 は、上記実施の形態等の表示装置 1 , 2 により構成されている。

【 0 0 6 2 】

(適用例 5)

50

図17は、上記実施の形態等の表示装置1, 2が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740, サブディスプレイ750, ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等の表示装置1, 2により構成されている。

【符号の説明】


【0063】

1, 2...表示装置、10...表示パネル、10A...表示領域、10B...非表示領域、11, 11R, 11G, 11B, 12, 12R, 12G, 12B...有機EL素子、13, 16...画素回路、14, 14R, 14G, 14B...サブピクセル、15...表示画素、17...調整用画素、20...駆動回路、20A, 22A, 22B...映像信号、20B...同期信号、21...タイミング生成回路、21A...制御信号、22...映像信号処理回路、23...信号線駆動回路、24...書込線駆動回路、25...電源線駆動回路、26, 27...電源電圧調整回路、30...駆動パネル、40...封止パネル、51...映像信号供給TAB、52...走査信号供給TAB、53...電源電圧供給TAB、54...アノード信号出力TCP、300...映像表示画面部、310...フロントパネル、320...フィルターガラス、410...発光部、420, 530, 640...表示部、430...メニュースイッチ、440...シャッターボタン、510...本体、520...キーボード、610...本体部、620...レンズ、630...スタート/ストップスイッチ、710...上側筐体、720...下側筐体、730...連結部、740...ディスプレイ、750...サブディスプレイ、760...ピクチャーライト、770...カメラ、A, B...曲線、ASL...アノード信号線、 C_{s1} , C_{s2} ...保持容量、CNL...制御線、 D, D_x ...輝度劣化率、DTL...信号線、GND...グラウンド線、 I_{ds} ...電流、PDL...電源電圧伝播線、PSL...電源線、 Tr_1, Tr_3 ...駆動トランジスタ、 Tr_2, Tr_4 ...書き込みトランジスタ、 V_{cc} ...電源電圧、 V_{ds} ...ドレイン-ソース間電圧、 V_{e1} ...電圧、WSL...書込線。


10

20


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 5】



【図 1 7】



【図 1 6】



フロントページの続き

(72)発明者 内野 勝秀

東京都港区港南1丁目7番1号 ソニー株式会社内

Fターム(参考) 3K107 AA01 BB01 CC12 CC14 EE03 HH02 HH04 HH05
5C058 AA12 BA26 BA29 BB14
5C080 AA06 BB05 CC03 DD26 EE17 GG08 JJ02 JJ03 JJ04 JJ05
KK02 KK43 KK47
5C380 AA01 AB06 AB18 AB34 AB36 AB43 AC07 AC08 AC09 AC11
BA01 BA42 BA47 BD01 CA02 CA04 CA12 CA49 CB01 CB20
CB26 CC02 CC27 CC30 CC33 CC41 CC62 CD012 CE19 CF13
DA02 DA06 DA32 DA35 FA02 FA04 FA07 FA11 FA18 FA20
FA22 FA24 FA26 HA05