



(12) 发明专利申请

(10) 申请公布号 CN 104282328 A

(43) 申请公布日 2015.01.14

(21) 申请号 201310285321.6

(22) 申请日 2013.07.08

(71) 申请人 株式会社理光

地址 日本东京都大田区中马达一丁目3番6号

(72) 发明人 黄乘黄 朱莎勤

(74) 专利代理机构 上海市华诚律师事务所  
31210

代理人 肖华

(51) Int. Cl.

G11C 11/406 (2006.01)


权利要求书6页 说明书10页 附图11页

(54) 发明名称

周期信号发生装置

(57) 摘要

本发明涉及一种用于输出微幅振荡信号的周期信号发生装置，包括微幅振荡基准电压产生单元、比较器单元和整波及延时单元。微幅振荡基准电压产生单元输出微幅振荡下限基准电压和微幅振荡上限基准电压，它们之间的电压差值的绝对值足够小，以使得微幅振荡下限基准电压和微幅振荡上限基准电压同时为逻辑低电平或者同时为逻辑高电平；比较器单元的一个输入端与微幅振荡基准电压产生单元的输出端相连，其另一个输入端与微幅振荡信号相连；整波及延时单元的输入端与比较器单元的输出端相连，用于输出微幅振荡信号，其中，微幅振荡信号在微幅振荡下限基准电压和微幅振荡上限基准电压间周期性地振荡。



1. 一种用于输出微幅振荡信号的周期信号发生装置,包括,微幅振荡基准电压产生单元、比较器单元和整波及延时单元,其特征在于,

所述微幅振荡基准电压产生单元输出微幅振荡下限基准电压和微幅振荡上限基准电压,所述微幅振荡下限基准电压和所述微幅振荡上限基准电压的电压差值的绝对值足够小,以使得所述微幅振荡下限基准电压和所述微幅振荡上限基准电压同时为逻辑低电平或者同时为逻辑高电平;

所述比较器单元的一个输入端与所述微幅振荡基准电压产生单元的输出端相连,所述比较器单元的另一个输入端与所述微幅振荡信号相连;

所述整波及延时单元的输入端与所述比较器单元的输出端相连,所述整波及延时单元的输出端被作为所述周期信号发生装置的输出端,用于输出所述微幅振荡信号,其中,

所述微幅振荡信号在所述微幅振荡下限基准电压和所述微幅振荡上限基准电压间周期性地振荡。

2. 如权利要求1所述的周期信号发生装置,其特征在于,

所述微幅振荡基准电压产生单元,包括

微幅振荡下限基准电压源,用于产生所述微幅振荡下限基准电压,和  
微幅振荡上限基准电压源,用于产生所述微幅振荡上限基准电压;且

所述比较器单元为比较器,所述比较器的源端与所述微幅振荡上限基准电压源相连,所述比较器单元输出所述微幅振荡下限基准电压和所述微幅振荡信号的电压的电压比较结果,其中,

所述微幅振荡上限基准电压源为向所述周期信号发生装置供电的电源,所述微幅振荡上限基准电压为所述电源的电压。

3. 如权利要求1或2所述的周期信号发生装置,其特征在于,

所述整波及延时单元,包括

固定延时子电路,所述固定延时子电路的输入端被作为所述整波及延时单元的输入端与比较器的输出端相连,用于产生固定延时;

整波子电路,所述整波子电路的输入端与所述固定延时子电路的输出端相连,用于对所述固定延时子电路输出的信号进行整波,并输出经过整波后的信号;和

可调延时子电路,所述可调延时子电路的输入端与所述整波子电路的输出端相连,所述可调延时子电路的输出端被作为所述整波及延时单元的输出端,用于产生可调延时,并输出所述微幅振荡信号。

4. 如权利要求3所述的周期信号发生装置,其特征在于,

所述固定延时子电路,包括

第一反相器,所述第一反相器的输入端被作为所述固定延时子电路的输入端与所述比较器的输出端相连,所述第一反相器的输出端被作为所述固定延时子电路的输出端,用于输出第一反相结果;

第一电流源,经由所述第一电流源,所述第一反相器的源端与所述微幅振荡上限基准电压源相连;和

固定延时电容,所述固定延时电容的一端与所述第一反相器的输出端相连,所述固定延时电容的另一端接地,其中,

所述第一反相器由 N 个反相器串联形成，且 N 为大于等于 1 的奇数。

5. 如权利要求 3 所述的周期信号发生装置，其特征在于，

所述整波子电路，包括

第二反相器，所述第二反相器的输入端被作为所述整波子电路的输入端与所述固定延时子电路的输出端相连，用于输出第二反相结果；和

第三反相器，所述第三反相器的输入端与所述第二反相器的输出端相连，输出第三反相结果，所述第三反相器的输出端被作为所述整波子电路的输出端，其中，

所述第二反相器和所述第三反相器分别由 P、Q 个反相器串联形成，且 P、Q 分别为大于等于 1 的奇数。

6. 如权利要求 3 所述的周期信号发生装置，其特征在于，

所述可调延时子电路，包括

第二电流源，

第一延时开关，所述第一延时开关的栅极与所述整波子电路的输出端相连，所述第一延时开关的源极与所述微幅振荡上限基准电压源相连，所述第一延时开关的漏极与所述微幅振荡信号相连，

第二延时开关，所述第二延时开关的栅极与所述整波子电路的输出端相连，所述第二延时开关的源极经由所述第二电流源与地相连，所述第二延时开关的漏极与所述微幅振荡信号相连，和

可调延时电容，所述可调延时电容的一端与所述微幅振荡上限基准电压源相连，所述可调延时电容的另一端与所述微幅振荡信号相连，其中，

所述可调延时电容被能拆卸地接在所述微幅振荡上限基准电压源和所述微幅振荡信号之间。

7. 如权利要求 4-6 中任一项所述的周期信号发生装置，其特征在于，所述周期信号发生装置执行以下步骤：

固定延时产生步骤，当所述微幅振荡信号的电压下降至低于所述微幅振荡下限基准电压时，所述固定延时产生步骤开始，所述比较器输出高电平至所述第一反相器，所述第一反相器的输出跳变为低电平，然后，所述第一电流源对所述固定延时电容充电，所述第一反相器的输出从低电平逐渐上升，此时，所述第二反相器输出高电平，所述第三反相器输出低电平，并控制所述第一延时开关导通、所述第二延时开关断开，所述微幅振荡信号的电压在所述第一延时开关导通时突变为所述微幅振荡上限基准电压并维持在所述微幅振荡上限基准电压，当所述固定延时电容的电压由所述第一电流源充电而逐渐上升并到达所述第二反相器的阈值电压时，所述固定延时产生步骤结束；

第一可调延时产生步骤，在所述固定延时产生步骤结束的同时，所述第一可调延时产生步骤开始，此时，所述第二反相器输出低电平，所述第三反相器输出高电平，并控制所述第一延时开关断开、所述第二延时开关导通，所述可调延时电容经由所述第二延时开关和所述第二电流源缓慢放电，所述微幅振荡信号的电压从所述微幅振荡上限基准电压缓慢下降，当所述微幅振荡信号的电压缓慢下降至低于所述微幅振荡下限基准电压时，所述第一可调延时产生步骤结束；

在所述第一可调延时产生步骤结束的同时，所述固定延时产生步骤开始，然后，重复

循环执行所述固定延时产生步骤和所述第一可调延时产生步骤,从而产生所述微幅振荡信号。

8. 如权利要求 7 所述的周期信号发生装置,其特征在于,  
所述第一延时开关是 P 沟道型 MOS 管;且  
所述第二延时开关是 N 沟道型 MOS 管。

9. 如权利要求 1 所述的周期信号发生装置,其特征在于,

所述微幅振荡基准电压产生单元为双限基准电压源,用于基于从所述双限基准电压源的输入端输入的信号来控制输出所述微幅振荡下限基准电压或者所述微幅振荡上限基准电压;

所述比较器单元,包括

第一反相器,所述第一反相器的输出端与所述双限基准电压源的输入端相连,和

比较器子电路,所述比较器子电路是输入偏移电压可变的,所述比较器子电路的输出端被作为所述比较器单元的输出端与所述第一反相器的输入端相连,所述比较器子电路的一个输入端被作为所述比较器单元的一个输入端与所述双限基准电压源的输出端相连,所述比较器子电路的另一个输入端被作为所述比较器单元的另一个输入端与所述微幅振荡信号相连,其中,

所述第一反相器由 M 个反相器串联形成,且 M 为大于等于 1 的奇数。

10. 如权利要求 1 所述的周期信号发生装置,其特征在于,

所述整波及延时单元,包括

整波子电路,所述整波子电路的输入端与所述比较器单元的输出端相连,用于对所述比较器单元输出的信号进行整波,并输出经过整波后的信号;和

可调延时子电路,所述可调延时子电路的输入端与所述整波子电路的输出端相连,所述可调延时子电路的输出端被作为所述整波及延时单元的输出端,用于产生可调延时,并输出所述微幅振荡信号。

11. 如权利要求 9 所述的周期信号发生装置,其特征在于,

所述比较器子电路,包括

比较器,所述比较器的“+”输入端被作为所述比较器子电路的一个输入端与所述双限基准电压源的输出端相连,所述比较器的输出端被作为所述比较器子电路的输出端;

单刀双掷开关,所述单刀双掷开关的不动端与所述微幅振荡信号相连,所述单刀双掷开关的一个动端与所述比较器的“-”端相连;

输入偏移电压子电路,所述输入偏移电压子电路的一端与所述比较器的“-”端相连,所述输入偏移电压子电路的另一端与所述单刀双掷开关的另一个动端相连;

第四电阻,所述第四电阻的一端与所述比较器的输出端相连;

第一电容,所述第一电容的一端与所述第四电阻的另一端相连,所述第一电容的另一端接地;

第二反相器,所述第二反相器的输入端与所述第四电阻和所述第一电容的连接点相连;和

第三反相器,所述第三反相器的输入端与所述第二反相器的输出端相连,所述第三反相器的输出端与所述单刀双掷开关的控制端相连,所述单刀双掷开关基于所述第三反相器

的输出来控制接入所述单刀双掷开关的一个动端或者所述单刀双掷开关的另一个动端，其中，

所述第二反相器和所述第三反相器分别由 R、S 个反相器串联形成，且 R、S 分别为大于等于 1 的奇数。

12. 如权利要求 10 所述的周期信号发生装置，其特征在于，

所述整波子电路包括第四反相器，所述第四反相器的输入端被作为所述整波子电路的输入端，所述第四反相器的输出端被作为所述整波子电路的输出端，其中，

所述第四反相器由 W 个反相器串联形成，且 W 为大于等于 1 的奇数。

13. 如权利要求 10 所述的周期信号发生装置，其特征在于，

所述可调延时子电路，包括

第二电流源，

第一延时开关，所述第一延时开关的栅极与所述整波子电路的输出端相连，所述第一延时开关的源极与所述电源相连，所述第一延时开关的漏极与所述微幅振荡信号相连，

第二延时开关，所述第二延时开关的栅极与所述整波子电路的输出端相连，所述第二延时开关的源极经由所述第二电流源与地相连，所述第二延时开关的漏极与所述微幅振荡信号相连，和

可调延时电容，所述可调延时电容的一端与所述电源相连，所述可调延时电容的另一端与所述微幅振荡信号相连，其中，

所述可调延时电容被能拆卸地接在所述电源和所述微幅振荡信号之间。

14. 如权利要求 11-13 中任一项所述的周期信号发生装置，其特征在于，所述周期信号发生装置执行第二可调延时产生步骤：

第二可调延时产生步骤包括第一延时子步骤和第二延时子步骤，

当所述微幅振荡信号的电压下降至低于所述微幅振荡下限基准电压时，所述第一延时子步骤开始，此时，所述单刀双掷开关的一个动端被接入所述比较器的“-”端，所述比较器输出高电平，这时，

一方面，所述第一反相器输出低电平至所述双限基准电压源，从而控制所述双限基准电压源输出所述微幅振荡上限基准电压；

一方面，所述第一电容经由所述第四电阻充电，使得所述第四电阻和所述第一电容的连接点的电压升高，

当所述第四电阻和所述第一电容的连接点的电压高于所述第二反相器的阈值电压前，所述第二反相器输出高电平，所述第三反相器输出低电平从而控制所述单刀双掷开关的所述一个动端被接入所述比较器的“-”端，

当所述第一电容充电至所述第四电阻和所述第一电容的连接点的电压高于所述第二反相器的阈值电压后，所述第二反相器输出低电平，所述第三反相器输出高电平从而控制所述单刀双掷开关的另一个动端经由所述输入偏移电压子电路被接入所述比较器的“-”端，且在所述输入偏移电压子电路被接通之前，所述双限基准电压源已完成输出所述微幅振荡上限基准电压；

另一方面，所述第四反相器输出低电平，从而控制所述第一延时开关导通、所述第二延时开关断开，使得所述微幅振荡信号的电压上升，

当所述微幅振荡信号的电压上升至所述微幅振荡上限基准电压后,所述第一延时子步骤结束,所述第二延时子步骤开始,所述比较器输出低电平;这时,

一方面,所述比较器输出高电平至双限基准源,从而控制所述双限基准电压源输出所述微幅振荡下限基准电压;

一方面,所述第一电容经由所述第四电阻放电,使得所述第四电阻和所述第一电容的连接点的电压降低,

当所述第四电阻和所述第一电容的连接点的电压低于所述第二反相器的阈值电压前,所述第二反相器输出低电平,所述第三反相器输出高电平从而控制所述单刀双掷开关的另一个动端经由所述输入偏移电压子电路被接入所述比较器的“-”端,

当所述第四电阻和所述第一电容的连接点的电压低于所述第二反相器的阈值电压后,所述第二反相器输出高电平,所述第三反相器输出低电平从而控制所述单刀双掷开关的一个动端被接入所述比较器的“-”端,且在所述输入偏移电压子电路被断开之前,所述双限基准电压源已完成输出所述微幅振荡下限基准电压;

另一方面,所述第四反相器输出高电平,从而控制所述第一延时开关断开、所述第二延时开关导通,所述可调延时电容经由所述第二延时开关和所述第二电流源放电,所述微幅振荡信号的电压开始下降,当所述微幅振荡信号的电压下降至低于所述微幅振荡下限基准电压时,所述第二延时子步骤结束,所述第一延时子步骤再次开始;

然后,交替地执行所述第一延时子步骤和第二延时子步骤,从而产生所述微幅振荡信号。

15. 如权利要求 14 所述的周期信号发生装置,其特征在于,

所述第一延时开关是 P 沟道型 MOS 管;且

所述第二延时开关是 N 沟道型 MOS 管。

16. 如权利要求 9 所述的周期信号发生装置,其特征在于,

所述双限基准电压源,包括第一电阻、第二电阻、第一场效应管、第三电阻、双限基准电压源开关、放大器和直流电压源,所述第一电阻和所述第二电阻构成串联电路,所述串联电路的靠近所述第一电阻的一端与向所述周期信号发生装置供电的电源相连,所述串联电路的靠近所述第二电阻的另一端与所述第一场效应管的漏极相连,所述第一场效应管的源极与所述第三电阻的一端相连,所述第三电阻的另一端接地,所述第一场效应管的栅极与所述放大器的输出端相连,所述放大器的“+”输入端与所述直流电压源的正极相连,所述直流电压源的负极接地,所述放大器的“-”接地,所述双限基准电压源开关的栅极与所述第一反相器的输出端相连,所述双限基准电压源开关的源极与所述电源相连,所述双限基准电压源开关的漏极与所述第一电阻与所述第二电阻的连接点相连,所述第二电阻与所述第一场效应管的漏极的连接点被作为所述双限基准电压源的输出端与所述比较器子电路的一个输入端相连。

17. 如权利要求 16 所述的周期信号发生装置,其特征在于,

所述第一场效应管为 N 沟道型 MOS 管;且

所述双限基准电压源开关为 P 沟道型 MOS 管。

18. 如权利要求 9 所述的周期信号发生装置,其特征在于,

所述双限基准电压源,包括

第五反相器，所述第五反相器的输入端与所述第一反相器的输出端相连；

单片机，所述单片机的第一外部中断输入端与所述第一反相器的输出端相连，所述单片机的第二外部中断输入端与所述第五反相器的输出端相连，在所述单片机的存储单元中以二进制的数字形式储存有所述微幅振荡下限基准电压和所述微幅振荡上限基准电压的值；和

数模转换器，所述数模转换器的输入端与所述单片机的输出端相连，所述数模转换器的输出端被作为所述双限基准电压源的输出端，其中，

当所述单片机响应所述第一外部中断输入端的中断时，所述单片机将所述微幅振荡下限基准电压的值的二进制数据输出至所述数模转换器，所述数模转换器将所述微幅振荡下限基准电压的值的二进制数据转换为所述微幅振荡下限基准电压的值输出给所述比较器单元，

当所述单片机响应所述第二外部中断输入端的中断时，所述单片机将所述微幅振荡上限基准电压的值的二进制数据输出至所述数模转换器，所述数模转换器将所述微幅振荡上限基准电压的值的二进制数据转换为所述微幅振荡上限基准电压的值输出给所述比较器单元。

## 周期信号发生装置

### 技术领域

[0001] 本发明涉及一种用于输出微幅振荡信号的周期信号发生装置,特别是涉及应用于延时时间可调的延时装置的周期信号发生装置。

### 背景技术

[0002] 举例来说,如图1所示,在现有技术中,如果需要对具有六个引脚的芯片中的DOUT引脚的电压跳变进行延时时间可调的延时,传统的做法是通过增加一个引脚来将延时电容接入芯片。这是由于现有技术的延时装置中的振荡信号是在低电平与高电平间周期性变化的周期信号,即振荡信号无法在延时到来之前维持在低电平或者高电平(本发明中的低电平和高电平指的是数字逻辑电路中的低电平和高电平,且低电平为0~0.25V,高电平为3.5V~5V),因此延时信号无法控制DOUT引脚的电压跳变,如图2所示。因此,需要两个不同的信号分别控制DOUT引脚的电压跳变和对DOUT引脚的电压跳变进行延时时间可调的延时。由于需要增加一个引脚,因此需要将六引脚芯片封装更换为八引脚芯片封装以适应这种新的七引脚电路,同时,还需要对芯片内部电路做更改以适应新的八引脚芯片。因此,虽然实现了可变的延时时间,但是会造成封装成本的增加。

### 发明内容

[0003] 要解决的技术问题

[0004] 本发明的目的在于解决在现有技术中,如果需要实现对目标信号进行延时时间可调的延时,则需要在原电路的基础上多出一个引脚来接入延时器,为了多出的这个引脚则需要更换更贵的芯片。而且,原电路的电路结构也需要做相应修改以适应接入的延时器。这不仅耗时,而且会使成本大大提高。

[0005] 技术方案

[0006] 本发明提供了一种用于输出微幅振荡信号的周期信号发生装置,包括,微幅振荡基准电压产生单元、比较器单元和整波及延时单元。微幅振荡基准电压产生单元输出微幅振荡下限基准电压和微幅振荡上限基准电压,微幅振荡下限基准电压和微幅振荡上限基准电压的电压差值的绝对值足够小,以使得微幅振荡下限基准电压和微幅振荡上限基准电压同时为逻辑低电平或者同时为逻辑高电平;比较器单元的一个输入端与微幅振荡基准电压产生单元的输出端相连,比较器单元的另一个输入端与微幅振荡信号相连;整波及延时单元的输入端与比较器单元的输出端相连,整波及延时单元的输出端被作为周期信号发生装置的输出端,用于输出微幅振荡信号,其中,微幅振荡信号在微幅振荡下限基准电压和微幅振荡上限基准电压间周期性地振荡。

[0007] 微幅振荡基准电压产生单元,包括:微幅振荡下限基准电压源,用于产生微幅振荡下限基准电压;和微幅振荡上限基准电压源,用于产生微幅振荡上限基准电压。且比较器单元为比较器,比较器的源端与微幅振荡上限基准电压源相连,比较器单元输出微幅振荡下限基准电压和微幅振荡信号的电压的电压比较结果。其中,微幅振荡上限基准电压源为向

周期信号发生装置供电的电源,微幅振荡上限基准电压为电源的电压。

[0008] 整波及延时单元,包括:固定延时子电路,固定延时子电路的输入端被作为整波及延时单元的输入端与比较器的输出端相连,用于产生固定延时;整波子电路,整波子电路的输入端与固定延时子电路的输出端相连,用于对固定延时子电路输出的信号进行整波,并输出经过整波后的信号;和可调延时子电路,可调延时子电路的输入端与整波子电路的输出端相连,可调延时子电路的输出端被作为整波及延时单元的输出端,用于产生可调延时,并输出微幅振荡信号。

[0009] 固定延时子电路,包括:第一反相器,第一反相器的输入端被作为固定延时子电路的输入端与比较器的输出端相连,第一反相器的输出端被作为固定延时子电路的输出端,用于输出第一反相结果;第一电流源,经由第一电流源,第一反相器的源端与微幅振荡上限基准电压源相连;和固定延时电容,固定延时电容的一端与第一反相器的输出端相连,固定延时电容的另一端接地。其中,第一反相器由N个反相器串联形成,且N为大于等于1的奇数。

[0010] 整波子电路,包括:第二反相器,第二反相器的输入端被作为整波子电路的输入端与固定延时子电路的输出端相连,用于输出第二反相结果;和第三反相器,第三反相器的输入端与第二反相器的输出端相连,输出第三反相结果,第三反相器的输出端被作为整波子电路的输出端。其中,第二反相器和第三反相器分别由P、Q个反相器串联形成,且P、Q分别为大于等于1的奇数。

[0011] 可调延时子电路,包括:第二电流源;第一延时开关,第一延时开关的栅极与整波子电路的输出端相连,第一延时开关的源极与微幅振荡上限基准电压源相连,第一延时开关的漏极与微幅振荡信号相连;第二延时开关,第二延时开关的栅极与整波子电路的输出端相连,第二延时开关的源极经由第二电流源与地相连,第二延时开关的漏极与微幅振荡信号相连;和可调延时电容,可调延时电容的一端与微幅振荡上限基准电压源相连,可调延时电容的另一端与微幅振荡信号相连。其中,可调延时电容被能拆卸地接在微幅振荡上限基准电压源和微幅振荡信号之间。

[0012] 本发明提供了一种周期信号发生装置,该周期信号发生装置执行以下步骤:

[0013] 固定延时产生步骤,当微幅振荡信号的电压下降至低于微幅振荡下限基准电压时,固定延时产生步骤开始,比较器输出高电平至第一反相器,第一反相器的输出跳变为低电平,然后,第一电流源对固定延时电容充电,第一反相器的输出从低电平逐渐上升,此时,第二反相器输出高电平,第三反相器输出低电平,并控制第一延时开关导通、第二延时开关断开,微幅振荡信号的电压在第一延时开关导通时突变为微幅振荡上限基准电压并维持在微幅振荡上限基准电压,当固定延时电容的电压由第一电流源充电而逐渐上升并到达第二反相器的阈值电压时,固定延时产生步骤结束;

[0014] 第一可调延时产生步骤,在固定延时产生步骤结束的同时,第一可调延时产生步骤开始,此时,第二反相器输出低电平,第三反相器输出高电平,并控制第一延时开关断开、第二延时开关导通,可调延时电容经由第二延时开关和第二电流源缓慢放电,微幅振荡信号的电压从微幅振荡上限基准电压缓慢下降,当微幅振荡信号的电压缓慢下降至低于微幅振荡下限基准电压时,第一可调延时产生步骤结束;

[0015] 在第一可调延时产生步骤结束的同时,固定延时产生步骤开始,然后,重复循环执

行固定延时产生步骤和第一可调延时产生步骤,从而产生微幅振荡信号。

[0016] 其中,第一延时开关是P沟道型MOS管;且第二延时开关是N沟道型MOS管。

[0017] 本发明还提供了一种周期信号发生装置,在该周期信号发生装置中,微幅振荡基准电压产生单元为双限基准电压源,用于基于从双限基准电压源的输入端输入的信号来控制输出微幅振荡下限基准电压或者微幅振荡上限基准电压。比较器单元,包括:第一反相器,第一反相器的输出端与双限基准电压源的输入端相连;和比较器子电路,比较器子电路是输入偏移电压可变的,比较器子电路的输出端被作为比较器单元的输出端与第一反相器的输入端相连,比较器子电路的一个输入端被作为比较器单元的一个输入端与双限基准电压源的输出端相连,比较器子电路的另一个输入端被作为比较器单元的另一个输入端与微幅振荡信号相连。其中,第一反相器由M个反相器串联形成,且M为大于等于1的奇数。

[0018] 整波及延时单元,包括:整波子电路,整波子电路的输入端与比较器单元的输出端相连,用于对比较器单元输出的信号进行整波,并输出经过整波后的信号;和可调延时子电路,可调延时子电路的输入端与整波子电路的输出端相连,可调延时子电路的输出端被作为整波及延时单元的输出端,用于产生可调延时,并输出微幅振荡信号。

[0019] 比较器子电路,包括:比较器,比较器的“+”输入端被作为比较器子电路的一个输入端与双限基准电压源的输出端相连,比较器的输出端被作为比较器子电路的输出端;单刀双掷开关,单刀双掷开关的不动端与微幅振荡信号相连,单刀双掷开关的一个动端与比较器的“-”端相连;输入偏移电压子电路,输入偏移电压子电路的一端与比较器的“-”端相连,输入偏移电压子电路的另一端与单刀双掷开关的另一个动端相连;第四电阻,第四电阻的一端与比较器的输出端相连;第一电容,第一电容的一端与第四电阻的另一端相连,第一电容的另一端接地;第二反相器,第二反相器的输入端与第四电阻和第一电容的连接点相连;和第三反相器,第三反相器的输入端与第二反相器的输出端相连,第三反相器的输出端与单刀双掷开关的控制端相连,单刀双掷开关基于第三反相器的输出来控制接入单刀双掷开关的一个动端或者单刀双掷开关的另一个动端。其中,第二反相器和第三反相器分别由R、S个反相器串联形成,且R、S分别为大于等于1的奇数。

[0020] 整波子电路包括第四反相器,第四反相器的输入端被作为整波子电路的输入端,第四反相器的输出端被作为整波子电路的输出端。其中,第四反相器由W个反相器串联形成,且W为大于等于1的奇数。

[0021] 可调延时子电路,包括:第二电流源;第一延时开关,第一延时开关的栅极与整波子电路的输出端相连,第一延时开关的源极与电源相连,第一延时开关的漏极与微幅振荡信号相连;第二延时开关,第二延时开关的栅极与整波子电路的输出端相连,第二延时开关的源极经由第二电流源与地相连,第二延时开关的漏极与微幅振荡信号相连;和可调延时电容,可调延时电容的一端与电源相连,可调延时电容的另一端与微幅振荡信号相连。其中,可调延时电容被能拆卸地接在电源和微幅振荡信号之间。

[0022] 本发明所提供的周期信号发生装置执行第二可调延时产生步骤。第二可调延时产生步骤包括第一延时子步骤和第二延时子步骤。

[0023] 当微幅振荡信号的电压下降至低于微幅振荡下限基准电压时,第一延时子步骤开始,此时,单刀双掷开关的一个动端被接入比较器的“-”端,比较器输出高电平,这时,一方面,第一反相器输出低电平至双限基准电压源,从而控制双限基准电压源输出微幅振荡上

限基准电压；一方面，第一电容经由第四电阻充电，使得第四电阻和第一电容的连接点的电压升高，当第四电阻和第一电容的连接点的电压高于第二反相器的阈值电压前，第二反相器输出高电平，第三反相器输出低电平从而控制单刀双掷开关的一个动端被接入比较器的“-”端，当第一电容充电至第四电阻和第一电容的连接点的电压高于第二反相器的阈值电压后，第二反相器输出低电平，第三反相器输出高电平从而控制单刀双掷开关的另一个动端经由输入偏移电压子电路被接入比较器的“-”端，且在输入偏移电压子电路被接通之前，双限基准电压源已完成输出微幅振荡上限基准电压；另一方面，第四反相器输出低电平，从而控制第一延时开关导通、第二延时开关断开，使得微幅振荡信号的电压上升。

[0024] 当微幅振荡信号的电压上升至微幅振荡上限基准电压后，第一延时子步骤结束，第二延时子步骤开始，比较器输出低电平。这时，一方面，比较器输出高电平至双限基准源，从而控制双限基准电压源输出微幅振荡下限基准电压；一方面，第一电容经由第四电阻放电，使得第四电阻和所述第一电容的连接点的电压降低，当第四电阻和第一电容的连接点的电压低于第二反相器的阈值电压前，第二反相器输出低电平，第三反相器输出高电平从而控制单刀双掷开关的另一个动端经由输入偏移电压子电路被接入比较器的“-”端，当第四电阻和第一电容的连接点的电压低于第二反相器的阈值电压后，第二反相器输出高电平，第三反相器输出低电平从而控制单刀双掷开关的一个动端被接入比较器的“-”端，且在输入偏移电压子电路被断开之前，双限基准电压源已完成输出微幅振荡下限基准电压；另一方面，第四反相器输出高电平，从而控制第一延时开关断开、第二延时开关导通，可调延时电容经由第二延时开关和第二电流源放电，微幅振荡信号的电压开始下降，当微幅振荡信号的电压下降至低于微幅振荡下限基准电压时，第二延时子步骤结束，第一延时子步骤再次开始。

[0025] 然后，交替地执行第一延时子步骤和第二延时子步骤，从而产生微幅振荡信号。

[0026] 其中，第一延时开关是P沟道型MOS管；且第二延时开关是N沟道型MOS管。

[0027] 双限基准电压源，包括第一电阻、第二电阻、第一场效应管、第三电阻、双限基准电压源开关、放大器和直流电压源，第一电阻和第二电阻构成串联电路，串联电路的靠近第一电阻的一端与向周期信号发生装置供电的电源相连，串联电路的靠近第二电阻的另一端与第一场效应管的漏极相连，第一场效应管的源极与第三电阻的一端相连，第三电阻的另一端接地，第一场效应管的栅极与放大器的输出端相连，放大器的“+”输入端与直流电压源的正极相连，直流电压源的负极接地，放大器的“-”接地，双限基准电压源开关的栅极与第一反相器的输出端相连，双限基准电压源开关的源极与电源相连，双限基准电压源开关的漏极与第一电阻与第二电阻的连接点相连，第二电阻与第一场效应管的漏极的连接点被作为双限基准电压源的输出端与比较器子电路的一个输入端相连。

[0028] 其中，第一场效应管为N沟道型MOS管；且双限基准电压源开关为P沟道型MOS管。

[0029] 双限基准电压源，包括：第五反相器，第五反相器的输入端与第一反相器的输出端相连；单片机，单片机的第一外部中断输入端与第一反相器的输出端相连，单片机的第二外部中断输入端的与第五反相器的输出端相连，在单片机的存储单元中以二进制的数字形式储存有微幅振荡下限基准电压和微幅振荡上限基准电压的值；和数模转换器，数模转换器的输入端与单片机的输出端相连，数模转换器的输出端被作为双限基准电压源的输出端。其中，当单片机响应第一外部中断输入端的中断时，单片机将微幅振荡下限基准电压的值

的二进制数据输出至数模转换器，数模转换器将微幅振荡下限基准电压的值的二进制数据转换为微幅振荡下限基准电压的值输出给比较器单元；当单片机响应第二外部中断输入端的中断时，单片机将微幅振荡上限基准电压的值的二进制数据输出至数模转换器，数模转换器将微幅振荡上限基准电压的值的二进制数据转换为微幅振荡上限基准电压的值输出给比较器单元。

[0030] 有益效果

[0031] 本发明所提供的周期信号发生装置产生的周期信号在微幅振荡下限基准电压和微幅振荡上限基准电压间周期性地振荡，由于本发明中的微幅振荡下限基准电压和微幅振荡上限基准电压之间的差值很小，使得微幅振荡下限基准电压和微幅振荡上限基准电压均为低电平或者高电平，即本发明所提供的周期信号发生装置产生的周期信号在振荡过程中始终保持在高电平或者保持在低电平。使用了本发明的周期信号发生装置的延时装置，无需增加额外的引脚，而是在原电路上加入了本发明的周期信号发生装置的延时装置，通过直接将延时电容接入目标信号，使得控制 DOUT 引脚的电压跳变的控制信号与延时信号复合成一个复合信号。从而，不仅能够通过更换外接延时电容来实现对目标信号的电压跳变进行延时时间可调的延时，而且还能够实现精准的延时时间。

### 附图说明

- [0032] 图 1 显示了现有技术中接入可调延时电容后的芯片引脚示意图；
- [0033] 图 2 显示了现有技术中各信号的整合示意图；
- [0034] 图 3 显示了根据本发明的接入可调延时电容后的芯片引脚示意图；
- [0035] 图 4 显示了根据本发明的周期信号发生装置的示意框图；
- [0036] 图 5 显示了根据本发明的第一实施例的示意框图；
- [0037] 图 6 显示了根据本发明的第一实施例的电路图；
- [0038] 图 7 显示了根据本发明的第一实施例的输出的 DOUT 信号的波形图；
- [0039] 图 8 显示了根据本发明的第一实施例的 DOUT 电压、微幅振荡下限基准电压、电压比较器输出电压、第一反相器输出电压、第二反相器输出电压和第三反相器输出电压分别随时间变化的仿真波形；
- [0040] 图 9 显示了根据本发明的第二实施例的示意框图；
- [0041] 图 10 显示了根据本发明的第二实施例的电路图；
- [0042] 图 11 显示了根据本发明的第二实施例的输出的 DOUT 信号的波形图；
- [0043] 图 12 显示了根据本发明的第二实施例的输出的 DOUT 信号的波形图的局部放大的波形图；
- [0044] 图 13 显示了根据本发明的第三实施例的电路图；
- [0045] 图 14 显示了根据本发明的变形例的示意框图；
- [0046] 图 15 显示了根据本发明的变形例的电路图；和
- [0047] 图 16 显示了根据本发明的变形例的 DOUT 信号和逻辑信号 X 的波形图。

### 具体实施方式

- [0048] 下面参考附图详细说明本发明的具体实施例。

[0049] 图 3 显示了根据本发明的接入可调延时电容后的芯片引脚示意图。如图 3 所示，可调延时电容 C2 被接在 DOUT 和电源  $V_{DD}$  之间，从而省去了如图 1 中所示的 CCT 引脚。

[0050] 图 4 显示了根据本发明的周期信号发生装置的示意框图。如图 4 所示，根据本发明的周期信号发生装置包括微幅振荡基准电压产生单元、比较器单元和整波及延时单元。微幅振荡基准电压产生单元输出微幅振荡下限基准电压和微幅振荡上限基准电压，微幅振荡下限基准电压和微幅振荡上限基准电压的电压差值的绝对值足够小，以使得微幅振荡下限基准电压和微幅振荡上限基准电压同时为逻辑低电平或者同时为逻辑高电平；比较器单元的一个输入端与微幅振荡基准电压产生单元的输出端相连，比较器单元的另一个输入端与微幅振荡信号相连；整波及延时单元的输入端与比较器单元的输出端相连，整波及延时单元的输出端被作为周期信号发生装置的输出端，用于输出微幅振荡信号，其中，微幅振荡信号在微幅振荡下限基准电压和微幅振荡上限基准电压间周期性地振荡。

#### [0051] 第一实施例

[0052] 图 5、图 6、图 7 和图 8 分别显示了根据本发明的第一实施例的示意框图、电路图、输出的 DOUT 信号的波形图和 DOUT 电压、微幅振荡下限基准电压、电压比较器输出电压、第一反相器输出电压、第二反相器输出电压和第三反相器输出电压分别随时间变化的仿真波形。下面参考图 5、图 6、图 7 和图 8 来详细说明根据本发明的第一实施例。

[0053] 如图 5 所示，在本发明的第一实施例中，在周期信号发生装置中，微幅振荡基准电压产生单元，包括：微幅振荡下限基准电压源，用于产生微幅振荡下限基准电压；和微幅振荡上限基准电压源，用于产生微幅振荡上限基准电压。在本实施例中，微幅振荡上限基准电压为电源电压  $V_{DD}$ 。且比较器单元为折叠型比较器，该折叠型比较器的源端与微幅振荡上限基准电压源相连，该折叠型比较器输出微幅振荡下限基准电压和微幅振荡信号的电压的电压比较结果。其中，微幅振荡上限基准电压源为向周期信号发生装置供电的电源，微幅振荡上限基准电压为电源的电压。整波及延时单元，包括：固定延时子电路，该固定延时子电路的输入端被作为整波及延时单元的输入端与比较器的输出端相连，用于产生固定延时；整波子电路，整波子电路的输入端与固定延时子电路的输出端相连，用于对固定延时子电路输出的信号进行整波，并输出经过整波后的信号；和可调延时子电路，该可调延时子电路的输入端与整波子电路的输出端相连，可调延时子电路的输出端被作为整波及延时单元的输出端，用于产生可调延时，并输出微幅振荡信号。在本发明的第一实施例中，延时启动及停止电路输出启动 / 停止信号至微幅振荡基准电压产生单元、折叠型比较器和反馈计数器。当延时开始时，延时启动及停止电路输出高电平作为启动 / 停止信号。然后，周期信号发生装置开始产生微幅振荡信号。同时，折叠型比较器输出至反馈次数计数器，反馈次数计数器的计数加 1。在本发明中预设的计数次数为 300 次。如果反馈次数计数器的计数加 1 后未到达 300 次，则延时启动及停止电路接收反馈次数计数器的输出而输出高电平作为启动 / 停止信号，反馈停止电路接收反馈次数计数器的输出而保持断开状态。然后，周期信号发生装置又产生一个单位微幅振荡，反馈次数计数器的计数加 1。以上过程不断重复进行，直至反馈次数计数器的计数加 1 后到达 300 次。此时，反馈停止电路接收反馈次数计数器的输出并被接通，反馈停止电路输出的信号与微幅振荡信号复合，从而使微幅振荡信号的电平发生跳变。

[0054] 如图 6 所示为根据本发明的第一实施例的电路图。在根据本实施例的延时装置

中,固定延时子电路包括:第一反相器,该第一反相器的输入端被作为固定延时子电路的输入端与比较器的输出端相连,第一反相器的输出端被作为固定延时子电路的输出端,用于输出第一反相结果;第一电流源,经由第一电流源,第一反相器的源端与向该延时装置供电的电源相连;和固定延时电容,该固定延时电容的一端与第一反相器的输出端相连,固定延时电容的另一端接地。其中,第一反相器由N个反相器串联形成,且N为大于等于1的奇数。整波子电路包括:第二反相器,该第二反相器的输入端被作为整波子电路的输入端与固定延时子电路的输出端相连,用于输出第二反相结果;和第三反相器,该第三反相器的输入端与第二反相器的输出端相连,输出第三反相结果,第三反相器的输出端被作为整波子电路的输出端。其中,第二反相器和第三反相器分别由P、Q个反相器串联形成,且P、Q分别为大于等于1的奇数。可调延时子电路包括:第二电流源;第一延时开关P1,该第一延时开关P1为P沟道型MOS管,该第一延时开关P1的栅极与整波子电路的输出端相连,第一延时开关的源极与微幅振荡上限基准电压源相连,第一延时开关的漏极与微幅振荡信号相连;第二延时开关N1,该第二延时开关N1为N沟道型MOS管,该第二延时开关N1的栅极与整波子电路的输出端相连,第二延时开关N1的源极经由第二电流源与地相连,第二延时开关N1的漏极与微幅振荡信号相连;和可调延时电容C2,该可调延时电容C2的一端与微幅振荡上限基准电压源相连,可调延时电容的另一端与微幅振荡信号相连。其中,可调延时电容被能拆卸地接在微幅振荡上限基准电压源和微幅振荡信号之间。

[0055] 下面参考图6、7和8来详细说明根据本发明的第一实施例的延时装置的工作原理。当DOUT需要从高电平变为低电平时,延时启动及停止电路受到锂电池保护电路的控制输出高电平,然后,微幅振荡基准电压产生单元、折叠型比较器和反馈次数计数器开始工作。在发明中,电源 $V_{DD}$ 的电压值 $V_{DD} \approx 3.6V$ 。在本实施例中,微幅振荡上限基准电压为电源电压 $V_{DD}$ ,微幅振荡下限基准电压 $V_{REF}$ 为 $V_{DD}-60mV \approx 3.54V$ 。

[0056] 此时,DOUT的电压为 $V_{DD}$ ,高于基准电压 $V_{REF}$ ,因此,电压比较器CMP输出低电平至第一反相器和计数器,且反馈次数计数器未被触发。然后,第一反相器输出高电平至第二反相器,第二反相器输出低电平至第三反相器,第三反相器分别输出高电平至第一延时开关P1和第二延时开关N1的栅极。因此,第一延时开关P1关断,第二延时开关N1导通。然后,由于可调延时电容C2经由第二延时开关N1和第二电流源 $I_{s2}$ 缓慢放电,因此DOUT的电压从 $V_{DD}$ 缓慢下降。

[0057] 当DOUT的电压从 $V_{DD}$ 缓慢下降至低于基准电压 $V_{REF}$ 时,固定延时t1开始,即固定延时产生步骤开始,折叠型比较器输出高电平至第一反相器和反馈次数计数器,第一反相器的输出跳变为低电平,且反馈次数计数器被触发一次,计数从N变为N+1。如果计数器的计数N+1未到达预设次数300次,则反馈次数计数器输出低电平至反馈停止电路开关,该反馈停止电路开关保持断开状态。然后,第一电流源 $I_{s1}$ 对所述固定延时电容C1充电,第一反相器的输出从低电平逐渐上升,此时,第二反相器输出高电平至第三反相器,第三反相器分别输出低电平至第一延时开关P1和第二延时开关N1的栅极。因此,第一延时开关P1导通,第二延时开关N1关断。DOUT的电压在第一延时开关P1导通时突变为 $V_{DD}$ 并维持在 $V_{DD}$ 。

[0058] 当固定延时电容C1由第一电流源 $I_{s1}$ 充电并上升至第二反相器NMOS管的阈值电压 $V_{thN}$ 时,固定延时t1结束,第一可调延时t2开始,即固定延时产生步骤结束且第一可调延时步骤开始。且固定延时 $t1=C1 \times V_{thN} / I_{s1}$ 。在本发明中,延时时间设定为300ms。由于反

馈次数计数器的预设次数为 300 次,因此单位延时时间为 1ms。由于  $C1=2\text{pF}$ ,  $I_{s1} \approx 10\text{nA}$ ,  $V_{thN} \approx 1\text{V}$ ,因此,固定延时  $t1=C1 \times V_{thN}/I_{s1} \approx 200\text{us}$ 。第二反相器输出低电平至第三反相器,第三反相器分别输出高电平至第一延时开关 P1 和第二延时开关 N1 的栅极。因此,第一延时开关 P1 关断,第二延时开关 N1 导通。可调延时电容 C2 经由第二延时开关 N1 和第二电流源  $I_{s2}$  缓慢放电,DOUT 从  $V_{DD}$  缓慢下降。

[0059] 当 DOUT 从  $V_{DD}$  缓慢下降至低于基准电压  $V_{REF}$  时,第一可调延时 t2 结束,固定延时 t1 开始,即第一可调延时产生步骤结束且固定延时产生步骤开始。在本实施例中,由于  $C2=0.1\mu\text{F}$ ,  $I_{s2} \approx 6\mu\text{A}$ ,因此,可调延时  $t2=C2 \times (V_{DD}-V_{REF})/I_{s2} \approx 1\text{ms}$ 。单位延时时间  $t_{unit}=t1+t2 \approx 1\text{ms}$ 。然后,交替地重复循环执行固定延时产生步骤和第一可调延时产生步骤直到反馈次数计数器的计数 N+1 到达预设值 300 次,则反馈次数计数器输出高电平至反馈停止电路开关,反馈停止电路开关 N2 导通,然后,DOUT 从高电平跳变为低电平,从而完成对 DOUT 电压跳变的延时  $t_{delay}=t_{unit} \times 300 = (t1+t2) \times 300 \approx 300\text{ms}$ 。于是,便形成如了图 7 和图 8 中所示的波形。

[0060] 根据本发明的延时装置,通过将可调延时电容 C2 接入任意的期望对其电压跳变进行延时的信号来实现对该信号电压跳变的延时。更进一步地,通过改变可调延时电容 C2 的电容,可以实现对延时时间的改变。更进一步地,通过引入 C1 可以避免因为折叠型比较器的工作速度慢于 DOUT 突然迅速上升至  $V_{DD}$  时的速度而造成的不可控的延迟时间,而使得 t1 变为可控的延迟时间,从而实现既可调有精准的延迟时间。

#### [0061] 第二实施例

[0062] 下面参考图 9、10、11 和 12 来描述根据本发明的第二实施例。

[0063] 图 9 显示了根据本发明的第二实施例的示意框图。图 10 显示了根据本发明的第二实施例的电路图。如图 9 和 10 所示,在本发明的第二实施例中,在周期信号发生装置中,微幅振荡基准电压产生单元为双限基准电压源,用于基于从双限基准电压源的输入端输入的信号来控制输出微幅振荡下限基准电压  $V_{LOWER}$  或者微幅振荡上限基准电压  $V_{UPPER}$ 。该双限基准电压源包括电阻 R1、电阻 R2、场效应管 N3、电阻 R3、双限基准电压源开关 P2、放大器和直流电压源 LDO。

[0064] 在本发明的第二实施例中,延时启动及停止电路输出启动 / 停止信号至微幅振荡基准电压产生单元、比较器子电路和反馈计数器。当延时开始时,延时启动及停止电路输出高电平作为启动 / 停止信号。然后,周期信号发生装置开始产生微幅振荡信号,DOUT 的电压开始首次下降。之后,每当比较器从低电平跳变至高电平,反馈次数计数器的计数就加 1。如果反馈次数计数器的计数加 1 后未到达 300 次,则延时启动及停止电路接收反馈次数计数器的输出而输出高电平作为启动 / 停止信号,反馈停止电路接收反馈次数计数器的输出而保持断开状态。然后,周期信号发生装置就产生了一个单位微幅振荡。以上过程不断重复进行,直至反馈次数计数器的计数加 1 后到达 300 次。此时,反馈停止电路接收反馈次数计数器的输出并被接通,反馈停止电路输出的电平跳变信号与微幅振荡信号 DOUT 复合,从而使微幅振荡信号 DOUT 的电平发生跳变。

[0065] 下面参考图 10、11 和 12 来详细说明根据本发明的第二实施例的延时装置的工作原理。在本实施例中,微幅振荡上限基准电压为  $V_{upper}=VDD-20\text{mV} \approx 3.58\text{V}$ ,微幅振荡下限基准电压为  $V_{lower}=VDD-80\text{mV} \approx 3.52\text{V}$ 。用电压基准  $Vref\_1od$  和 N3 管构成了一个 LDO 结构,

且  $V_{ref\_1od}=0.6V$ ,  $R1=1.38Mohm$ ,  $R2=803Kohm$ ,  $R3=13Mohm$ , 从而保证了当 R1 未接入电路时,  $V_{REF}=3.58V$ , 当 R1 接入电路时,  $V_{REF}=3.52V$ 。且  $R4=803Kohm$ ,  $C3=1.5pF$ 。第四反相器为 3 个反相器依次串联。当 DOUT 需要从高电平变为低电平且需要对该电平跳变进行延时时, 延时启动及停止电路受到锂电池保护电路产生的控制信号的控制输出高电平至双限基准电压源、比较器和反馈次数计数器, 从而使得双限基准电压源、比较器和反馈次数计数器开始工作。此时, 比较器的“+”输入端  $V_{REF}=3.52V$ , 单刀双掷开关的动端 b 被接入比较器的“-”输入端, DOUT 的电压开始下降。

[0066] 当 DOUT 的电压下降至低于 3.52V 时, 比较器的输出从低电平跳变为高电平, 第二可调延时产生步骤的第一延时子步骤的开始, 这时 :一方面, 第一反相器输出低电平, P2 管导通, 电阻 R1 被短路, 流过 N3 管的电流变大,  $V_{ref}$  变高, 运放负输入端接受 R4 上端的负反馈信号, 运放输出端调节 N3 管的栅极电压, 从而使流过 N3 管的电流重新变小,  $V_{ref}$  变回原先的大小。调节双限基准电压源输出 3.58V 至比较器的“+”输入端 ;一方面, 电容 C3 经由电阻 R4 充电, 电阻 R4 与电容 C3 的连接点的电压从 0V 上升, 在该连接点的电压还未上升至第二反相器的阈值电压前, 第二反相器的输出为高电平, 第三反相器输出低电平 sel1 至单刀双掷开关, 在该连接点的电压上升至第二反相器的阈值电压后, 第二反相器的输出为低电平, 第三反相器输出高电平 sel1 至单刀双掷开关, 即电阻 R4 与电容 C3 对信号 sel1 产生一个延时, 使得单刀双掷开关在经过一段延时后才从动端 b 切换到 c, 这是为了确保在单刀双掷开关切换之前, 双限基准电压源的 P2 管、放大器和输出的电压  $V_{REF}$  的切换完成并稳定下来, 即已经完成输出 3.58V ;另一方面, 第四反相器输出低电平, P1 管导通, N1 管断开, DOUT 信号由于经由 P1 管与电源  $V_{DD}$  相连, 因此 DOUT 的电压上升。由于单刀双掷开关的动端从 b 切换到 c, 因此, DOUT 信号经由输入偏移电压子电路与比较器的“-”端相连。由于输入偏移电压子电路的作用, DOUT 的电压最高上升至 3.58V 时随即翻转。

[0067] 当 DOUT 的电压上升至高于 3.58V 时, 比较器的输出从高电平跳变为低电平, 这时 :一方面, 第一反相器输出高电平, P2 管断开, 电阻 R1 被接入电路, 流过 N3 管的电流变小,  $V_{ref}$  变低, 运放负输入端接受 R4 上端的负反馈信号, 运放输出端调节 N3 管的栅极电压, 从而使流过 N3 管的电流重新变大,  $V_{ref}$  变回原先的大小。因此双限基准电压源输出 3.52V 至比较器的“+”输入端 ;一方面, 电容 C3 经由电阻 R4 放电, 电阻 R4 与电容 C3 的连接点的电压开始下降, 在该连接点的电压还未下降至第二反相器的阈值电压前, 第二反相器的输出为低电平, 第三反相器输出高电平 sel1 至单刀双掷开关, 在该连接点的电压下降至第二反相器的阈值电压后, 第二反相器的输出为高电平, 第三反相器输出低电平 sel1 至单刀双掷开关, 即电阻 R4 与电容 C3 对信号 sel1 产生一个延时, 使得单刀双掷开关在经过一段延时后才从动端 c 切换到 b, 这是为了确保在单刀双掷开关切换之前, 双限基准电压源的 P2 管、放大器和输出的电压  $V_{REF}$  的切换完成并稳定下来, 即已经完成输出 3.52V ;另一方面, 第四反相器输出高电平, P1 管断开, N1 管导通, 可调延时电容 C2 经由 N1 管和第二电流源  $I_{S2}$  放电, DOUT 的电压开始下降, 第二可调延时产生步骤的第二延时子步骤结束, 第一延时子步骤。

[0068] 然后, 交替地重复循环执行第一延时子步骤和第二延时子步骤至计数器计数达到 300 次, 从而产生期望的微幅振荡信号 DOUT。

[0069] 在本实施例中, 希望的延时  $t_{delay}=t_{unit} \times 300=t_2 \times 300=C2 \times (V_{UPPER}-V_{LOWER}) / I_{S2} \times 300 \approx 300ms$ 。于是, 便形成如了图 11 和图 12 中所示的波形。

[0070] 第三实施例

[0071] 图 13 显示了根据本发明的第三实施例的电路图。由于本发明的第三实施例与第二实施例的差异仅在双限基准电压源，因此，这里省略对本发明的第三实施例其他部分和工作原理的描述。

[0072] 以下参考图 13 详细说明本发明的第三实施例的双限基准电压源。在本实施例中，使用 8051 单片机 MCU。预先将微幅振荡上限基准电压的值 3.58V 和微幅振荡下限基准电压的值 3.52V 以二进制的数字形式预存在 MCU 的存储单元中。MCU 具有外部中断 INT0 和 INT1，如图 13 中所示。INT0 和 INT1 可以设为电平触发形式，也可以设为跳变触发形式。在本实施例中，以跳变触发形式为例。

[0073] 当比较器的输出从高电平跳变为低电平时，第一反相器的输出从低电平跳变为高电平，第五反相器的输出从高电平跳变为低电平，因此，MCU 响应 INT1 中断，MCU 将 3.52V 的二进制值输出至数模转换器 DAC，DAC 将二进制值转换为模拟数值并将转换得到的 3.52V 输出至比较器的“+”输入端。

[0074] 当比较器的输出从低电平跳变为高电平时，第一反相器的输出从高电平跳变为低电平，第五反相器的输出从低电平跳变为高电平，因此，MCU 响应 INT0 中断，MCU 将 3.58V 的二进制值输出至数模转换器 DAC，DAC 将二进制值转换为模拟数值并将转换得到的 3.58V 输出至比较器的“+”输入端。

[0075] 变形例

[0076] 图 14、15 和 16 分别显示了根据本发明的变形例的示意框图、电路图和 DOUT 信号与逻辑信号 X 的波形图。由于本发明的变形例与第一实施例的差异仅在驱动电路和逻辑信号 X 发生电路，因此，这里省略对本发明的变形例的其他部分和工作原理的描述。

[0077] 如图 15 所示，在本变形例中，当计数器计数达到 300 次前，计数器一直输出低电平，驱动电路开关 N2 处于断开状态，N2 与驱动电路电阻 R1 的连接点为高电平，由于逻辑与门的两个输入端均为高电平，因此，与门输出高电平，逻辑信号 X 一直处于高电平。一旦计数器计数达到 300 次，计数器就输出高电平，驱动电路开关 N2 导通，N2 与驱动电路电阻 R1 的连接点变为低电平，由于逻辑与门的两个输入端一个为高电平一个为低电平，因此，与门输出低电平，因此，逻辑信号 X 跳变为低电平。本变形例与第一实施例的差别在于，本变形例将第一实施例中所期望的兼具微幅振荡和在计数器计数至 300 次时发生跳变的特性的 DOUT 信号分解为具有微幅振荡特性的 DOUT 信号和具有在计数器计数至 300 次时发生跳变的特性的逻辑信号 X。从而产生了如图 16 所示的 DOUT 信号和逻辑信号 X 的波形图。

[0078] 本发明并不局限于上述具体揭示的实施例，例如，也适用于产生低电平微幅振荡信号。本领域技术人员在不脱离本发明的精神和范围内，可以对其进行各种改变、替换和变更。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16