

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-48000  
(P2004-48000A)

(43) 公開日 平成16年2月12日(2004.2.12)

(51) Int. Cl. <sup>7</sup>	F I	テーマコード (参考)
HO 1 L 31/09	HO 1 L 31/00	2 G O 8 8
GO 1 T 1/20	GO 1 T 1/20	4 M 1 1 8
HO 1 L 27/14	GO 1 T 1/20	5 F O 8 8
HO 1 L 27/146	HO 1 L 27/14	
	HO 1 L 27/14	

審査請求 未請求 請求項の数 8 O L (全 9 頁)

(21) 出願番号 特願2003-180550 (P2003-180550)  
 (22) 出願日 平成15年6月25日 (2003. 6. 25)  
 (31) 優先権主張番号 10/183, 904  
 (32) 優先日 平成14年6月25日 (2002. 6. 25)  
 (33) 優先権主張国 米国 (US)

(71) 出願人 390041542  
 ゼネラル・エレクトリック・カンパニイ  
 GENERAL ELECTRIC CO  
 MPANY  
 アメリカ合衆国、ニューヨーク州、スケネ  
 クタデイ、リバーロード、1番  
 (74) 代理人 100093908  
 弁理士 松本 研一  
 (74) 代理人 100105588  
 弁理士 小倉 博  
 (74) 代理人 100106541  
 弁理士 伊藤 信和

最終頁に続く


(54) 【発明の名称】 撮像アレイ及びその製造方法

(57) 【要約】

【課題】 薄膜半導体 X 線撮像アレイにおいて、製造工程数を増大させずに低抵抗データ線及び T F T 遮光素子を設ける。

【解決手段】 1 以上の薄膜トランジスタ ( T F T ) 1 4 を含む放射線検出器 ( 1 0 ) を製造するに際し、 T F T 上に設けられている遮光素子 ( 2 2 ) と一体化させて低抵抗データ線ストラップ ( 2 0 ) が形成される。別の態様によれば、放射線検出器を製造するに際し、薄膜トランジスタ ( T F T ) を設け、 T F T 上に誘電層を堆積させ、誘電層にデータ線ストラップ・バイア用の開口を形成し、データ線ストラップがデータ線に電氣的に結合されると共に、データ線ストラップが遮光素子と一体化するように、開口にデータ線ストラップを形成する工程が行われる。

【選択図】 図 1



## 【特許請求の範囲】

## 【請求項 1】

薄膜トランジスタ ( T F T ) ( 1 4 ) と、  
該薄膜トランジスタ上に設けられている遮光素子 ( 2 2 ) と一体化したデータ線ストラップ ( 2 0 ) とを備えた放射線検出器 ( 1 0 ) 。

## 【請求項 2】

当該検出器上に堆積した誘電層 ( 2 4 ) と、  
該誘電層に設けられているデータ線ストラップ・バイア ( 2 6 ) 用の開口と、  
前記データ線ストラップ ( 2 0 ) がデータ線 ( 1 8 ) に電氣的に結合されるように前記開口に設けられているデータ線ストラップ・バイアとをさらに含んでいる請求項 1 に記載の放射線検出器 ( 1 0 ) 。

## 【請求項 3】

前記データ線ストラップ ( 2 0 ) は不透明な金属を含んでいる請求項 1 に記載の放射線検出器 ( 1 0 ) 。

## 【請求項 4】

前記データ線ストラップ ( 2 0 ) 及び前記遮光素子 ( 2 2 ) は単一の金属化層 ( 3 0 ) として形成されている請求項 1 に記載の放射線検出器 ( 1 0 ) 。

## 【請求項 5】

前記金属 ( 3 0 ) はモリブデン材料、クロム材料、銀材料、銅材料、及びアルミニウム材料の 1 以上を含んでいる請求項 3 に記載の放射線検出器 ( 1 0 ) 。

## 【請求項 6】

前記誘電層 ( 2 4 ) は窒化ケイ素材料及び酸化ケイ素材料の 1 以上を含んでいる請求項 2 に記載の放射線検出器 ( 1 0 ) 。

## 【請求項 7】

前記誘電層 ( 2 4 ) は約 0 . 5  $\mu$  厚である請求項 1 に記載の放射線検出器 ( 1 0 ) 。

## 【請求項 8】

前記データ線ストラップ ( 2 0 ) は約 0 . 7 5  $\mu$  厚である請求項 3 に記載の放射線検出器 ( 1 0 ) 。

## 【発明の詳細な説明】

## 【 0 0 0 1 】

【発明の背景】  
本発明は一般的には、薄膜半導体 X 線撮像アレイに関し、さらに具体的には、薄膜トランジスタ ( T F T ) 遮光素子を同時に設けた状態でデータ線抵抗を小さくした上述のような撮像アレイを製造することに関する。

## 【 0 0 0 2 】

間接型薄膜半導体撮像アレイは典型的には、シンチレータ媒体に結合した光センサ・アレイを含んでいる。シンチレータに吸収された放射線が光フォトンが発生すると、光フォトンにはフォトダイオードのような光センサに入射する。光フォトンには光センサに吸収されて、入射フォトン束に対応する電荷が発生される。光センサの製造には、特に大面積型素子の場合に、光電特性が優れていること、及びかかる素子を製造することが比較的容易であることから、実質的に水素化したアモルファス・シリコン (  $a$ -Si ) が広く用いられている。具体的には、フォトダイオードのような感光素子をボトム・ゲート型薄膜トランジスタ ( T F T ) のような所要の制御又は開閉素子と共に比較的大型のアレイとして形成することができる。放射線検出器及び表示用アレイは典型的には、T F T、アドレス線、キャパシタ及び光センサを含む多くの構成要素を形成して搭載した大面積基材上で、導電材料、半導電材料及び絶縁材料の複数の層の逐次的堆積及びパターンニングによって製造される。

## 【 0 0 0 3 】

かかる X 線撮像アレイの少なくとも一つの製造法は典型的には、T F T を製造した後にフォトダイオードを製造することを含んでいる。典型的なボトム・ゲート型 T F T を製造す

る工程は、金属層の堆積及びパターンニングによってゲート電極を形成することを含んでいる。次いで、ゲート電極の上にゲート誘電層を堆積させ、続いて半導体材料（典型的には - Si）の層の堆積及びパターンニングを行なう。続いて、さまざまなアドレス線を形成すると同時に、ソース/ドレイン（データ線）電極層を堆積させてパターンニングする。次いで、フォトダイオード・アクティブ・マトリクス製造の前に TFT アレイを誘電不動態化層で被覆する。続いて、この誘電層をパターンニングして、下層のソース/ドレイン金属化層（metalization）に通ずる接点窓を形成する。次いで、 - Si フォトダイオード層を堆積させてパターンニングし、ピクセル状になった光センサ・アレイを形成する。この時点で、付加的な誘電不動態化層を堆積させて、TFT、ダイオード及び他の素子要素との相互接続を提供する複数のビア（via）をパターンニングする。金属化層の最後の層を堆積させてエッチングし、下層の素子要素に通ずる適当な電氣的相互接続を提供する。

10

**【0004】**

全体的なシステム性能は、システム雑音が減少するにつれて向上する。全体的なシステム雑音に対するデータ線の雑音の寄与は、データ線の直列抵抗の平方根に比例する。従って、個別のアレイ・データ線の直列電気抵抗を最小限にすることにより、向上した検出器性能を達成することができる。

**【0005】**

また、X線によって発生されたシンチレータ層からのフォトンで TFT を照射すると、O E F L（光学的強化型 TFT 漏洩）が引き起こされる可能性がある。TFT 漏洩が増大するのに伴って、関連するピクセルの挙動が非線形となって、同じデータ線に接続した他のピクセルに誤信号が発生され、画像アーティファクトの形成を齎す。従って、高レベルの O E F L は全体的な検出器性能を損なう可能性がある。

20

**【0006】**

一つの公知のアレイ形成法では、データ線直列抵抗の低下を達成すると共に TFT 領域を覆う遮光シールドを形成するために、[0003]で述べた方法と比較して幾つかの付加的な堆積及びパターンニング工程が必要とされる。フォトマスクング及びエッチングを含む各々の堆積及びパターンニング工程によって、検出器の製造経費が増大するばかりでなく、アクティブ・マトリクス・アレイへの過失的損傷で検出器の歩留まり損が生ずる可能性が高まる。

30

**【0007】****【課題を解決するための手段】**

一観点では、1以上の薄膜トランジスタ（TFT）を含む放射線検出器を製造する方法を提供する。この方法は、TFT上に設けられている遮光素子と一体化させて低抵抗データ線ストラップを形成する工程を含んでいる。

**【0008】**

もう一つの観点では、放射線検出器を製造する方法を提供する。この方法は、薄膜トランジスタ（TFT）を設ける工程と、TFT上に誘電層を堆積させる工程と、誘電層にデータ線ストラップ・ビア用の開口を形成する工程と、データ線ストラップがデータ線に電氣的に結合されると共に、データ線ストラップが遮光素子と一体化するように、開口にデータ線ストラップを形成する工程とを含んでいる。

40

**【0009】**

もう一つの観点では、放射線検出器を提供する。この放射線検出器は、薄膜トランジスタ（TFT）と、TFT上に設けられている遮光素子と一体化したデータ線ストラップとを含んでいる。

**【0010】**

もう一つの観点では、放射線検出器を提供する。この放射線検出器は、薄膜トランジスタ（TFT）と、TFT上に堆積した誘電層と、誘電層に設けられるデータ線ストラップ・ビア用の開口と、データ線ストラップがデータ線に電氣的に結合されるように且つデータ線ストラップがTFT上の遮光素子と一体化するように開口に設けられているデータ線

50

ストラップ・バイアとを含んでいる。

【0011】

【発明の実施の形態】

本書で用いられる「形成」、「形成する」及び「形成される」等の用語は、限定しないがパターンニング、マスキング、堆積及びエッチングを含む検出器の各々の構成要素の製造方法を含んでいる。

【0012】

パターンニング工程は、限定しないがフォトレジストを堆積させる工程、所望のパターンに従ってフォトレジストを露光する工程、及びフォトレジストの各部分を除去するようにフォトレジストを処理する工程、所望の寸法に対応する選択されたパターンを有するマスクを残す工程を含んでいる。

10

【0013】

金属化は、選択された素子を接触させて、複数の回路素子の相互接続を形成する方法である。金属化時には、スパッタリングによって金属材料を堆積させるか、或いは基材表面上の金属材料の薄層を蒸発させることにより金属材料を堆積させる。代替的には、金属材料は、スパッタリング及び電気めっきの組み合わせによって堆積する。

【0014】

図1は、走査線12、電界効果トランジスタ(FET)シリコン層14、ダイオード・ボトム接点16及びデータ線18を含む複数のTF T層の製造後の検出器アレイ10の一部の上面図である。

20

【0015】

図2は、データ線ストラップ20及びTF T遮光素子22を含む検出器アレイ10の一部の上面図である。図3は、図2に示す検出器ピクセルの断面Aで示す断面図である。一実施形態では、データ線ストラップ20及びTF T遮光素子22は、TF T層の製造の直後に形成される。TF T製造に続いて、検出器の全面に誘電層24が堆積させられる。一実施形態では、誘電層24は約0.25ミクロン( $\mu$ )厚~約1.0 $\mu$ 厚である。もう一つの実施形態では、誘電層24は約0.5 $\mu$ 厚~約1.25 $\mu$ 厚である。さらにもう一つの実施形態では、誘電層24は約0.75 $\mu$ 厚である。誘電層24は、限定しないが窒化ケイ素( $SiN_x$ )及び酸化ケイ素( $SiO_x$ )を含んでいる。誘電層24は、データ線ストラップ接点バイア26を形成するようにパターンニングされてエッチングされる。接点バイア26は、複数の接点バイア領域から誘電層24を除去することによりデータ線18に通ずるように形成される。接点バイア26は、フォトリソグラフィ法と、プラズマ又は酸誘電エッチング法との組み合わせによって形成される。接点バイア26は全側面を誘電層24の残留部分によって包囲されており、下層のデータ線金属化層18に通ずる電氣的接点を引き続き形成し得るようにしている。一実施形態では、各々の接点バイア26は、長さが約3 $\mu$ で幅が約3 $\mu$ である。接点バイア26は、約0.25~約3.0の接点密度比(すなわちバイア/ピクセル)を提供するように設計されている。

30

【0016】

誘電層24及びデータ線18の露出部分の上に金属層30が堆積させられて、データ線ストラップ20及びTF T遮光素子22を形成し、データ線ストラップ20及びTF T遮光素子22が一体型で製造されるようにする。データ線ストラップ20及びTF T遮光素子22を一体型で製造することにより、TF Tアクティブ領域32の上に不透明なTF T遮光素子22を同時に形成した状態でデータ線18の線抵抗を低下させることが容易になる。全データ線抵抗を低下させる範囲は、データ線18の電氣的特性、データ線ストラップ20の幅及び厚み、並びにデータ線を構成する金属の種類によって決まる。例えば、データ線の全抵抗は、Moで構成されたデータ線18及びアルミニウムで構成されたデータ線ストラップ20を用いると約2~8倍低下する。一実施形態では、金属層30は光学的に不透明な高導電性材料を含んでおり、データ線ストラップ20及びTF T遮光素子22は、ブランケット堆積、並びにこれに続く金属層30のパターンニング及びエッチング工程によって一体形成される。さらに、不透明な金属層30は接点バイア26に入り込んで、デ

40

50

ータ線ストラップ20をデータ線18に電氣的に接続する。データ線ストラップ20及びTFT遮光素子22は、フォトリソグラフィ法と、プラズマ又は酸金属エッチング法との組み合わせによって一体形成される。データ線ストラップ20は、データ線ストラップ接点バイア26を介してピクセル位置でデータ線18に接触する。一実施形態では、金属層30は、限定しないがクロム、チタン、モリブデン、アルミニウム、銀、及び銅等の金属を含んでおり、一つの層又は複数の金属層の組み合わせとして配設される。一実施形態では、金属層30は約0.25ミクロン( $\mu$ )厚~約1.25 $\mu$ 厚である。もう一つの実施形態では、金属層30は約0.5 $\mu$ 厚~約1.0 $\mu$ 厚である。さらにもう一つの実施形態では、金属層30は約0.75 $\mu$ 厚である。

#### 【0017】

データ線ストラップ20及びTFT遮光素子22を一体形成するための金属層30の堆積、パターンニング及びエッチングに続いて、検出器10の製造は薄膜処理工程へ続いて、検出器10の形成を完了するように後続の素子層を形成する。例えば、データ線ストラップ20及び遮光素子22上への誘電層の堆積、ダイオード・ボトム接点16に通ずる開口を形成するための誘電層のパターンニング、フォトダイオード層の堆積、パターンニング及びエッチング、引き続いて1以上の誘電層の堆積、フォトダイオード及び他の下層の金属層に通ずる開口を形成するためのこれらの誘電層のパターンニング及びエッチング、並びに最後に1以上の透明又は不透明金属電極の堆積、パターンニング及びエッチングを行なう。

#### 【0018】

図4は、データ線ストラップ120及びTFT遮光素子122を含む検出器アレイ100の一部の上面図である。図5は、図4に示す検出器ピクセルの断面Bで示す断面図である。もう一つの実施形態では、データ線ストラップ120及びTFT遮光素子122を、ピクセル・フォトダイオード素子の製造の後に製造する。TFT製造の後に、TFT誘電層124がピクセル領域の全面に堆積させられる。一実施形態では、誘電層124は約0.25ミクロン( $\mu$ )厚~約1.0 $\mu$ 厚である。もう一つの実施形態では、誘電層124は約0.5 $\mu$ 厚~約1.25 $\mu$ 厚である。さらにもう一つの実施形態では、誘電層124は約0.75 $\mu$ 厚である。誘電層124は、限定しないが窒化ケイ素( $\text{SiN}_x$ )及び酸化ケイ素( $\text{SiO}_x$ )を含んでいる。誘電層124は、ダイオード・ボトム接点開口126を形成するようにパターンニングされてエッチングされる。ダイオード・ボトム接点開口126は、ダイオード・ボトム接点領域から誘電層124を除去することにより既に存在するダイオード・ボトム金属化パッド128に通ずるように形成される。接点開口126は、フォトリソグラフィ法と、プラズマ又は酸誘電エッチング法との組み合わせによって形成される。接点開口126は全側面を誘電層124の残留部分によって包囲されており、下層のダイオード・ボトム接点金属化層128に通ずる電氣的接点を引き続き形成し得るようにしている。

#### 【0019】

ダイオード・ボトム接点開口126の完成に続いて、半導体薄膜層を堆積させ、パターンニングしてエッチングし、フォトダイオード130を形成する。

#### 【0020】

検出器領域の全面に誘電層132が堆積させられる。一実施形態では、誘電層132は約0.25ミクロン( $\mu$ )厚~約1.0 $\mu$ 厚である。もう一つの実施形態では、誘電層132は約0.5 $\mu$ 厚~約1.25 $\mu$ 厚である。さらにもう一つの実施形態では、誘電層132は約0.75 $\mu$ 厚である。誘電層132は、限定しないが窒化ケイ素( $\text{SiN}_x$ )及び酸化ケイ素( $\text{SiO}_x$ )を含んでいる。誘電層132は、データ線ストラップ接点バイア134を形成するようにパターンニングされてエッチングされる。接点バイア134は、接点バイア領域から不動態化層124及び誘電層132を除去することによりデータ線136に通ずるように形成される。接点バイア134は、フォトリソグラフィ法と、プラズマ又は酸誘電エッチング法との組み合わせによって形成される。接点バイア134は全側面を不動態化層124及び誘電層24の残留部分によって包囲されており、下層のデータ線金属化層136に通ずる電氣的接点を引き続き形成し得るようにしている。一実施形態で

10

20

30

40

50

は、各々の接点バイア 134 は、長さが約 3  $\mu$  で幅が約 3  $\mu$  である。接点バイア 134 は、約 0.25 ~ 約 3.0 の接点密度比 (すなわちバイア / ピクセル) を提供するように設計されている。

#### 【0021】

誘電層 132 及びデータ線 136 の露出部分の上に金属層 138 が堆積させられて、データ線ストラップ 120 及び T F T 遮光素子 122 を形成し、データ線ストラップ 120 及び T F T 遮光素子 122 が一体型で製造されるようにする。データ線ストラップ 120 及び T F T 遮光素子 122 を一体型で製造することにより、T F T アクティブ領域の上に不透明な T F T 遮光素子 122 を同時に形成した状態でデータ線 136 の線抵抗を低下させることが容易になる。一実施形態では、金属層 138 は光学的に不透明な高導電性材料を含んでおり、データ線ストラップ 120 及び T F T 遮光素子 122 は、ブランケット堆積、並びにこれに続く金属層 138 のパターニング及びエッチング工程によって一体形成される。さらに、不透明な金属層 138 はデータ線ストラップ接点バイア 134 に入り込んで、データ線ストラップ 120 をデータ線 136 に電氣的に接続する。データ線ストラップ 120 及び T F T 遮光素子 122 は、フォトリソグラフィ法と、プラズマ又は酸金属エッチング法との組み合わせによって一体形成される。データ線ストラップ 120 は、データ線ストラップ・バイア 134 を介してピクセル位置でデータ線 136 に接触する。一実施形態では、金属層 138 は、限定しないがクロム、チタン、モリブデン、アルミニウム、銀、及び銅等の金属を含んでおり、一つの層又は複数の金属層の組み合わせとして配設される。一実施形態では、金属層 138 は約 0.25 ミクロン ( $\mu$ ) 厚 ~ 約 1.25  $\mu$  厚である。もう一つの実施形態では、金属層 138 は約 0.5  $\mu$  厚 ~ 約 1.0  $\mu$  厚である。さらにもう一つの実施形態では、金属層 138 は約 0.75  $\mu$  厚である。

10

20

#### 【0022】

データ線ストラップ 120 及び T F T 遮光素子 122 を一体形成するための金属層 138 の堆積、パターニング及びエッチングに続いて、検出器 10 の製造は薄膜処理工程へ続いて、検出器 10 の形成を完了するように後続の素子層を形成する。例えば、データ線ストラップ 120 及び遮光素子 122 上への誘電層の堆積、フォトダイオード及び他の下層の金属層に通ずる開口を形成するためのこの誘電層のパターニング、並びに最後に 1 以上の透明又は不透明金属電極の堆積、パターニング及びエッチングを行なう。

#### 【0023】

本書に説明したように、両実施形態とも、最小の数の薄膜堆積工程、フォトリソグラフィ工程及びパターン・エッチング工程によって、低抵抗データ線及び T F T 遮光素子を設けることを容易にする。同じ金属化を用いてデータ線ストラップ及び T F T 遮光素子を同時に形成することにより、工程の複雑さのレベルを最低限にしつつ全体的な検出器性能が向上する。データ線に分路を設けること及び T F T 遮光素子を形成することに対して別々の金属化層を用いるのではなく、本発明の両実施形態は、単一の金属化層及びより少ない数の製造工程を用いてこれらの素子の特徴を達成する手段を提供する。固体イメージャの製造時には、製造工程数の減少によって一般的には製造工程の歩留まりが上がり、従ってかかる装置の製造経費が減少する。

30

#### 【0024】

様々な特定の実施形態によって本発明を説明したが、当業者であれば、特許請求の範囲及び要旨に含まれる改変を施して本発明を実施し得ることを理解されよう。

40

#### 【図面の簡単な説明】

【図 1】 T F T 層の製造後の検出器アレイの一部の上面図である。

【図 2】 データ線・ストラップ及び T F T 遮光素子を含む検出器アレイ・ピクセルの上面図である。

【図 3】 図 2 に示す検出器アレイ・ピクセルの断面 A で示す断面図である。

【図 4】 データ線ストラップ及び T F T 遮光素子を含む検出器アレイ・ピクセルの上面図である。


【図 5】 図 4 に示す検出器アレイ・ピクセルの断面 B で示す断面図である。

50


## 【符号の説明】

- 10、100 検出器アレイ
- 12 走査線
- 14 電界効果トランジスタ(FET)シリコン層
- 16 ダイオード・ボトム接点
- 18、136 データ線
- 20、120 データ線ストラップ
- 22、122 TFT遮光素子
- 24、124、132 誘電層
- 26、134 データ線ストラップ接点バイア
- 30、138 金属層
- 32 TFTアクティブ領域
- 126 ダイオード・ボトム接点開口
- 128 ダイオード・ボトム接点金属化パッド
- 130 フォトダイオード

【図1】



【図2】





---

フロントページの続き

(72)発明者 ウィリアム・アンドリュー・ヘネシー

アメリカ合衆国、ニューヨーク州、レクスフォード、リバービュー・ロード、885番

(72)発明者 ダグラス・アルバグリー

アメリカ合衆国、ニューヨーク州、クリフトン・パーク、クイーンズベリー・コート、1番

(72)発明者 チー・アン・リー

アメリカ合衆国、ニューヨーク州、ニスカユナ、フォックス・ヒル・ドライブ、2186番

(72)発明者 チン・イウ・ウェイ

アメリカ合衆国、ニューヨーク州、ニスカユナ、ローズヒル・ブルヴァール、1416番

Fターム(参考) 2G088 EE01 FF02 GG13 GG19 GG20 JJ05 JJ09 JJ37 LL11

4M118 AB01 BA05 CA02 CB11 FB03 FB09 FB13 FB24 FB25 GB03

GB07 GB11 GB15

5F088 AA01 AA11 AB05 CB14 CB15 HA10 HA15 HA20 KA08 LA08