

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G06F 3/05 (2006.01)

G06F 13/38 (2006.01)

G08C 19/00 (2006.01)



# [12] 实用新型专利说明书

专利号 ZL 200620033834.3

[45] 授权公告日 2007 年 5 月 2 日

[11] 授权公告号 CN 2896368 Y

[22] 申请日 2006.4.17

[21] 申请号 200620033834.3

[73] 专利权人 四川大学

地址 610065 四川省成都市一环路南一段 24 号四川大学电子信息学院

[72] 设计人 植涌 王勇 苟旭 孙曼

[74] 专利代理机构 成都科海专利事务有限责任公司  
代理人 黄幼陵 肖睿泽


权利要求书 3 页 说明书 5 页 附图 6 页

## [54] 实用新型名称

基于 PXI/CompactPCI 总线的多通道数据同步采集卡

## [57] 摘要

一种基于 PXI/CompactPCI 总线的多通道数据同步采集卡，包括多路同步信号调理电路、AD 转换电路、现场可编程门阵列电路、数字信号处理器、低抖动时钟分相电路、存储器和 PXI/CompactPCI 接口电路。该数据采集卡在设计上充分考虑了时钟抖动问题，采样低抖动时钟设计，保证了高速采样时不低于 12 位的有效采样位数。采样精度为 14 位分辨率，采样频率每个通道可达 65M/S，多通道联合采样时，其采样频率在 240M/S 以上，可对中频信号采样。该采集卡实现了多通道同步采样，非常适合于对采样相位要求严格的应用场合。



1、一种基于 PXI/CompactPCI 总线的多通道数据同步采集卡，其特征在于包括多路同步信号调理电路（1）、AD 转换电路（2）、现场可编程门阵列电路（3）、数字信号处理器（5）、低抖动时钟分相电路（6）、存储器 I（7）和 PXI/CompactPCI 接口电路（4），

多路同步信号调理电路（1）与 AD 转换电路（2）的信号输入端连接，对输入的多路模拟信号放大、滤波后输入 AD 转换电路（2），

AD 转换电路（2）的信号输出端与现场可编程门阵列电路（3）连接，将接收到的多路模拟信号进行同步或联合分相采样，并将采样结果转换成多路数字信号后输入现场可编程门阵列电路（3），

现场可编程门阵列电路（3）分别与数字信号处理器（5）、存储器 I（7）、PXI/CompactPCI 接口电路（4）连接，将从 AD 转换电路（2）接收到的多路数字信号输入存储器 I（7）保存，或送给数字信号处理器（5）处理，或送入 PXI/CompactPCI 接口电路（4），或将存储器 I（7）中的数据读出送入 PXI/CompactPCI 接口电路（4）或/和数字信号处理器（5），或将数字信号处理器（5）处理后的数据送入 PXI/CompactPCI 接口电路（4）或/和存储器 I（7）保存，

数字信号处理器（5）对现场可编程门阵列电路（3）进行控制，并对输入的数据进行处理，

PXI/CompactPCI 接口电路（4）与 PXI/CompactPCI 总线连接，通过 PXI/CompactPCI 总线实现与 PC 主机或零槽控制器的数据交换，

低抖动时钟分相电路（6）与现场可编程门阵列电路（3）、AD 转换电路（2）和数字信号处理器（5）连接，为 AD 转换电路（2）、现场可编程门阵列电路（3）、数字信号处理器（5）、存储器 I（7）和 PXI/CompactPCI 接口电路（4）提供时钟信号。

2、根据权利要求 1 所述的基于 PXI/CompactPCI 总线的多通道数据同步采集卡，其特征在于还增设存储器 II（8），该存储器与现场可编程门阵列电路（3）连接，与存储器 I（7）组成乒乓工作方式。

3、根据权利要求 2 所述的基于 PXI/CompactPCI 总线的多通道数据同步采集卡，其特征在于存储器 I（7）、存储器 II（8）选用动态存储器 SDRAM。

4、根据权利要求 1 或 2 或 3 所述的基于 PXI/CompactPCI 总线的多通道数据同步采

集卡，其特征在于多路同步信号调理电路（1）至少含有两路由信号输入电路（9）和可编程放大电路（10）组成的输入信号调理电路，信号输入电路（9）的输出端与可编程放大电路（10）的输入端连接，

多路同步信号调理电路（1）中还设置有精密电压基准电路（11）、电压基准调理电路（12）和高速比较器（13），电压基准调理电路（12）的输入端接精密电压基准电路（11），电压基准调理电路（12）的输出端分别与各可编程放大电路（10）连接，实现可编程放大电路（10）的直流偏置电平调整，整个输入信号调理电路的失调电压调整，电压基准调理电路（12）的输出端与高速比较器（13）连接，控制模拟输入触发脉冲的产生，

多路同步信号调理电路（1）中还包括继电器阵列（14），该阵列分布在各可编程放大电路中，用于切换可编程放大电路的放大倍数，并且在电压基准调理电路（12）的配合下，提供对输入信号调理电路和 AD 转换电路（2）的微分非线性误差和积分非线性误差的校准和测量。

5、根据权利要求 1 或 2 或 3 所述的基于 PXI/CompactPCI 总线的多通道数据同步采集卡，其特征在于现场可编程门阵列电路（3）选用现场可编程门阵列芯片，并在该芯片上设计了锁相环及时基电路（15）、锁相环控制电路、时基控制电路、存储器控制电路、模拟输入控制电路、模拟触发控制电路、读写时序控制电路、AVALON 总线接口电路、PXI 触发控制电路、热插拔控制电路，

锁相环及时基电路（15）由锁相环电路（18）、时基电路（19）、3 组多路数据选择器（20）组成，多路数据选择器向时基电路提供输入信号，该输入信号为 PXI 触发总线、PXI 星型总线、外部时钟的输出信号，或外部时钟进锁相环电路后的输出信号，或 PXI 总线的 10MHz 时钟信号或该 10MHz 时钟信号经过锁相环电路后的输出信号。

6、根据权利要求 1 或 2 或 3 所述的基于 PXI/CompactPCI 总线的多通道数据同步采集卡，其特征在于低抖动时钟分相电路（6）主要由 AD9511 或 AD9512 芯片、低抖动有源晶体振荡器及其外围电路组成，通过对该电路的相位延迟进行精确仿真后，在印制板走线时微调各路时钟的相位延迟，使各路 AD 转换电路的采样时钟信号的相对延迟接近于零。

7、根据权利要求 1 或 2 或 3 所述的基于 PXI/CompactPCI 总线的多通道数据同步采集卡，其特征在于 PXI/CompactPCI 接口电路（4）由 PCI 接口电路（17）和热插拔接口电路（16）构成，PCI 接口电路实现 PXI/CompactPCI 总线的数据传送，热插拔接口电

路实现数据采集卡的在线带电拔插。

8、根据权利要求4所述的基于PXI/CompactPCI总线的多通道数据同步采集卡，其特征在于PXI/CompactPCI接口电路(4)由PCI接口电路(17)和热插拔接口电路(16)构成，PCI接口电路实现PXI/CompactPCI总线的数据传送，热插拔接口电路实现数据采集卡的在线带电拔插。

9、根据权利要求5所述的基于PXI/CompactPCI总线的多通道数据同步采集卡，其特征在于PXI/CompactPCI接口电路(4)由PCI接口电路(17)和热插拔接口电路(16)构成，PCI接口电路实现PXI/CompactPCI总线的数据传送，热插拔接口电路实现数据采集卡的在线带电拔插。

10、根据权利要求6所述的基于PXI/CompactPCI总线的多通道数据同步采集卡，其特征在于PXI/CompactPCI接口电路(4)由PCI接口电路(17)和热插拔接口电路(16)构成，PCI接口电路实现PXI/CompactPCI总线的数据传送，热插拔接口电路实现数据采集卡的在线带电拔插。

## 基于 PXI/CompactPCI 总线的多通道 数据同步采集卡

### 技术领域

本实用新型属于数据采集卡，特别涉及一种用于测试和测量领域的高速高精度多通道同步数据采集卡。

### 背景技术

公开号为 CN1549143 的专利申请公开了一种总线型实时高速数据采集卡，它主要包括 AD 转换器、XPU 模块和 ADMA 模块，在 XPU 模块上设有数字量信号输入路径，AD 转换器上设有模拟量信号输入路径，XPU 模块与 AD 转换器之间设有数据交换路径，ADMA 模块与 AD 转换器之间设有数据交换路径，XPU 模块与 ADMA 模块之间设有数据交换路径，XPU 模块与 ISA/PCI 总线之间设有数据交换路径，ADMA 模块与 ISA/PCI 总线之间设有数据交换路径。此种数据采集卡虽然结构简单，可在 100MHz 的模数取样，并具有实时存储功能，但却存在以下不足：1、采用 ISA/PCI 总线，速度慢，运行的电磁环境差，不能在恶劣环境下使用，一般只在普通工业测量中使用，难于满足航天、军事等高精、尖端领域使用的要求；2、采样频率 100MHz 仍然偏低；3、采用双口存储器 SRAM，容量小价格贵；4、不能实现多卡高精度同步触发采样。

专利号为 ZL01211241.0 的实用新型专利公开了一种智能数据采集卡，其结构是以 8031 单片机为核心，同时采集 16 路的脉冲信号或开关信号，单片机输出与 ISA 接口、采集控制联接。由于板级 CPU 采用 8031 这种处理能力很差的 CPU，因此该种数据采集卡无法实现采样信号的实时处理；由于采用 ISA 接口通过 ISA 总线实现数据交换，则存在速度慢，运行电磁环境差的问题，无法对模拟信号采样。

### 发明内容

本实用新型的目的在于克服现有技术的不足，提供一种基于 PXI/CompactPCI 总线的多通道数据同步采集卡，此种数据采集卡不仅能实现多路同步采样及对采样信号进行实时处理，而且相对于现有数据采集卡采样频率大幅度提高，数据传输速度更快，电磁工作环境更好。

本实用新型所述多通道数据同步采集卡包括多路同步信号调理电路、AD 转换电路、现场可编程门阵列电路、数字信号处理器、低抖动时钟分相电路、存储器 I 和 PXI/CompactPCI 接口电路；多路同步信号调理电路与 AD 转换电路的信号输入端连接，

对输入的多路模拟信号放大、滤波后输入 AD 转换电路；AD 转换电路的信号输出端与现场可编程门阵列电路连接，将接收到的多路模拟信号进行同步或联合分相采样，并将采样结果转换成多路数字信号后输入现场可编程门阵列电路；现场可编程门阵列电路分别与数字信号处理器、存储器 I、PXI/CompactPCI 接口电路连接，将从 AD 转换电路接收到的多路数字信号输入存储器 I 保存，或送给数字信号处理器处理，或送入 PXI/CompactPCI 接口电路，或将存储器 I 中的数据读出送入 PXI/CompactPCI 接口电路或/和数字信号处理器，或将数字信号处理器处理后的数据送入 PXI/CompactPCI 接口电路或/和存储器 I 保存；数字信号处理器对现场可编程门阵列电路进行控制，并对输入的数据进行处理；PXI/CompactPCI 接口电路与 PXI/CompactPCI 总线连接，通过 PXI/CompactPCI 总线实现与 PC 主机或零槽控制器的数据交换；低抖动时钟分相电路与现场可编程门阵列电路、AD 转换电路和数字信号处理器连接，为 AD 转换电路、现场可编程门阵列电路、数字信号处理器、存储器 I 和 PXI/CompactPCI 接口电路提供时钟信号。

为了进一步提高数据从板卡到 PC 主机或零槽控制器的传输率，增设了存储器 II，该存储器与现场可编程门阵列电路连接，与存储器 I 组成乒乓工作方式。存储器 I、存储器 II 选用动态存储器 SDRAM。

为了更好地实现发明目的，有关电路的具体技术方案如下：

1、多路同步信号调理电路至少含有两路由信号输入电路和可编程放大电路组成的输入信号调理电路，信号输入电路的输出端与可编程放大电路的输入端连接；多路同步信号调理电路中还设置有精密电压基准电路、电压基准调理电路和高速比较器，电压基准调理电路的输入端接精密电压基准电路，电压基准调理电路的输出端分别与各可编程放大电路连接，实现可编程放大电路的直流偏置电平调整，整个输入信号调理电路的失调电压调整，使失调电压达到最小，电压基准调理电路的输出端与高速比较器连接，控制模拟输入触发脉冲的产生；多路同步信号调理电路中还包含继电器阵列，该阵列分布在各可编程放大电路中，用于切换可编程放大电路的放大倍数，并且在电压基准调理电路的配合下，提供对输入信号调理电路和 AD 转换电路的微分非线性误差（DNL）和积分非线性误差（INL）的校准和测量。

2、现场可编程门阵列电路选用现场可编程门阵列芯片，并在该芯片上设计了锁相环及时基电路、锁相环控制电路、时基控制电路、存储器控制电路、模拟输入控制电路、模拟触发控制电路、读写时序控制电路、AVALON 总线接口电路、PXI 触发控制电路、热插拔控制电路；锁相环及时基电路由锁相环电路、时基输入电路、3 组多路数据选择

器组成，多路数据选择器向时基输入电路提供输入信号，该输入信号为 PXI 触发总线、PXI 星型总线、外部时钟的输出信号，或外部时钟进锁相环电路后的输出信号，或 PXI 总线的 10MHz 时钟信号或该 10MHz 时钟信号经过锁相环电路后的输出信号。

3、PXI/CompactPCI 接口电路由 PCI 接口电路和热插拔接口电路构成，PCI 接口电路实现 PXI/CompactPCI 总线的数据传送，热插拔接口电路实现本数据采集卡的在线带电拔插。

4、低抖动时钟分相电路是保障达到输出信噪比这个设计指标的关键，主要由 AD9511 或 AD9512 芯片、低抖动有源晶体振荡器及其外围电路组成，通过对该电路的相位延迟进行精确仿真后，在印制电路板走线时适当地微调各路时钟的相位延迟，使各路 AD 转换电路的采样时钟信号的相对延迟接近于零，以保证同步精度。

本实用新型所述多通道数据同步采集卡的使用方法：

将该采集卡插入安装有相应 WINDOWS 驱动程序的 PXI 机箱或 CompactPCI 机箱即可使用。所述 WINDOWS 驱动程序以动态链接库文件的形式提供，用户可以用通用编程软件调用该动态链接库文件中的相关函数，编写自己的应用软件，实现数据的各种触发采集、数据实时处理功能。当用户热拔该数据同步采集卡时，先卸载软件，再拔除。

本实用新型具有以下有益效果：

1、由于该数据采集卡采用高速现场可编程门阵列电路作为控制核心，因而运行速度快，板卡外围电路简洁，可靠性高。

2、由于该数据采集卡集成了一个高速数字信号处理器，因而具有板级实时信号处理的能力，极大地扩展了其应用领域和应用的灵活性。

3、由于该数据采集卡的存储器可以采用乒乓工作方式，因而提高了数据的传送效率。

4、由于该数据采集卡在设计上充分考虑了时钟抖动问题，采样低抖动时钟设计，因而保证了高速采样时 12 位以上的有效采样位数。

5、由于该数据采集卡采用动态存储器 SDRAM，其容量大，存储速度快，连续采样时间长，适合对高速信号的采样分析。

6、该采集卡能实现多通道同步采样，非常适合于对采样相位要求严格的应用场合。

7、该采集卡采样精度高（14 位分辨率、12 位以上的有效采样位数）、采样频率每个通道可达 65M/S，多通道联合采样时，其采样频率在 240M/S 以上，可对中频信号采样。

8、该采集卡支持热插拔功能，可以实现本采集卡的在线带电拔插。

## 附图说明

图 1 是本实用新型所述多通道数据同步采集卡的一种结构框图；

图 2 是本实用新型所述多通道数据同步采集卡的又一种结构框图；

图 3 是 4 通道数据同步采集卡的一种结构框图；

图 4 是锁相环及时基电路的结构框图；

图 5 是低抖动时钟分相电路的一种核心电原理图；

图 6 是 PXI/CompactPCI 接口中的 PCI 接口电路的一种电原理图；

图 7 是 PXI/CompactPCI 接口中的热插拔电路的一种电原理图；

图 8 是各路信号输入电路的一种电原理图；

图 9 是各路 AD 转换电路的一种电原理图；

图 10 是精密电压基准电路的一种电原理图。

图中，1—多路同步信号调理电路、2—AD 转换电路、3—现场可编程门阵列电路、4—PXI/CompactPCI 接口电路、5—数字信号处理器、6—低抖动时钟分相电路、7—存储器 I、8—存储器 II、9—信号输入电路、10—可编程放大电路、11—精密电压基准电路、12—电压基准调理电路、13—高速比较器、14—继电器阵列、15—锁相环及时基电路、16—热插拔接口电路、17—PCI 接口电路、18—锁相环电路、19—时基电路、20—多路数据选择器。

## 具体实施方式

下面以四通道数据同步采集卡为例，进一步说明本实用新型的具体结构。

四通道数据同步采集卡的结构如图 3 所示，包括多路同步信号调理电路 1、AD 转换电路 2、现场可编程门阵列电路 3、数字信号处理器 5、低抖动时钟分相电路 6、存储器 I 7、存储器 II 8 和 PXI/CompactPCI 接口电路 4。上述电路和器件分成两块印制电路板，两块印制板以高速连接插座相连。其中，多路同步信号调理电路 1、AD 转换电路 2、低抖动时钟分相电路 6 设计在一块 4 层印制电路板上，其它电路设计在一块 6 层印制电路板上。

多路同步信号调理电路 1 含有四路输入信号调理电路，各输入信号调理电路均由信号输入电路 9 和可编程放大电路 10 组成；信号输入电路 9 的结构如图 8 所示，由 MAX4505 芯片、AD811 芯片、精密贴片电阻电容等组成；可编程放大电路 10 由 AD8138 芯片、精密贴片电阻电容等组成。多路同步信号调理电路 1 中还设置有精密电压基准电路 11、电压基准调理电路 12 和高速比较器 13；精密电压基准电路 11 的结构如图 10 所示，由 VRE305 芯片、OPA4177 芯片、LTC2600 芯片、精密贴片电阻电容等组成；电



压基准调理电路 12 由 OPA4177 芯片、精密贴片电阻电容等组成；高速比较器 13 选用 LT1719 芯片。多路同步信号调理电路 1 中还包括继电器阵列 14，该继电器阵列中的继电器选用 AGQ200A4H。

AD 转换电路 2 与输入信号调理电路匹配，为四路结构相同的电路，每路 AD 转换电路分别与一路输入信号调理电路连接；各路 AD 转换电路的结构如图 9 所示，由 AD9244 芯片及附属电路组成。

现场可编程门阵列电路 3 选用大规模高速的现场可编程门阵列芯片（FPGA），并在该芯片上设计了锁相环及时基电路 15、锁相环控制电路、时基控制电路、存储器控制电路、模拟输入控制电路、模拟触发控制电路、读写时序控制电路、AVALON 总线接口电路、PXI 触发控制电路、热插拔控制电路，其中，模拟输入控制电路与各路 AD 转换电路 2 的输出端连接，模拟触发控制电路与多路同步信号调理电路 1 中的高速比较器 13 的输出端连接；FPGA 可以采用美国 altera 公司的 Cyclone、CycloneII 系列芯片（如 EP1C12、EP2C8 等），或美国 xilinx、lattice 公司生产的相同容量的芯片；锁相环及时基电路 15 的结构如图 4 所示，由锁相环电路 18、时基电路 19、3 组多路数据选择器 20 组成，多路数据选择器向时基电路提供输入信号，该输入信号为 PXI 触发总线、PXI 星型总线、外部时钟的输出信号，或外部时钟进锁相环电路后的输出信号，或 PXI 总线的 10MHz 时钟信号或该 10MHz 时钟信号经过锁相环电路后的输出信号。

数字信号处理器 5 采用美国 ADI 公司 BLACKFIN 系列 DSP（如 BF533、BF561 等）或 TI 公司 C6000 系列 DSP。

存储器 I 7、存储器 II 8 选用动态存储器 SDRAM，两存储器组成乒乓工作方式。

PXI/CompactPCI 接口电路 4 由 PCI 接口电路 17 和热插拔接口电路 16 组成；PCI 接口电路 17 的结构如图 6 所示，由 PCI9054 及附属电路组成；热插拔接口电路 16 的结构如图 7 所示，由 LTC1421CG-2.5、NC7SZD384P5、FDC6303N、MAX6306UK30D1-T、LT1587CM、TC7SZ08F、MAX4124EUK 等芯片组成。

低抖动时钟分相电路 6 的核心电原理图如图 5 所示，由 AD9511 或 AD9512、TCO-2112T 等芯片组成。

本实用新型不限于上述实施例，按照本实用新型的技术方案，根据需要，可形成两通道数据同步采集卡，或两个通道以上的多通道数据同步采集卡。




图 1




图 2




图 3




图 4





图 5

图 6






图 7




图 8




图 9




图 10