

WO 2004/012329 A1



添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される各*PCT*ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

利得可変増幅器

5 技術分野

本発明は、利得可変増幅器に関し、例えば、入力信号の信号レベルの変化に応じて利得を可変し、出力信号の信号レベルを一定に保つAGC (Automatic Gain Control) 回路における利得可変増幅器に関する。

10 背景技術

図1は、従来の利得可変増幅器を模式的に示す図である。

図1に示す利得可変増幅器70は、例えば、入力信号の信号レベル（以下、入力レベルとする）の大小に応じて利得を変化させ、出力信号の信号レベル（以下、出力レベルとする）を一定にするAGC回路などに適応される。なお、
15 利得可変増幅器の最小利得は0倍以上であって、利得の下限值は予め最大入力レベルに対応して設定されている。

図1に示すように、利得可変増幅器70は、定電流源71と、差動増幅回路72、73、及び74とから構成されるギルバートセル型増幅器である。差動増幅回路72には、制御電圧 V_{ip} 及び制御基準電圧 V_{in} が入力され、差動
20 増幅回路73及び74には、それぞれ入力信号 V_{inp} 及び入力反転信号 V_{inn} が入力される。利得可変増幅器70は、制御電圧 V_{ip} と制御基準電圧 V_{in} との電圧差 ΔV_a と、入力信号 V_{inp} と入力反転信号 V_{inn} との電圧差 ΔV_i 及び $-\Delta V_i$ とが掛け合わされ、出力信号 V_{outn} 及び出力反転信号 V_{outp} を出力する。また、定電流源71で生成される制御電流 I_{ss} は、
25 差動増幅回路72を駆動させ、制御電流 I_{dd1} と制御電流 I_{dd2} とに分か

れ、それぞれ差動増幅回路 7 3 及び差動増幅回路 7 4 を駆動させる。そして、利得可変増幅器 7 0 は、入力レベルに応じて、出力レベルが一定になるように、制御電圧 V_{ip} を変化させる。すなわち、入力レベルが大きい信号が入力されると、利得を小さくするような制御電圧 V_{ip} を差動増幅回路 7 2 に入力し、
 5 反対に、入力レベルが小さい信号が入力されると、利得を大きくするような制御電圧 V_{ip} を差動増幅回路 7 2 に入力し、出力レベルを一定に保つ。

しかしながら、上述の利得可変増幅器 7 0 は、入力レベルの大きな信号が入力されると、全高調波歪率が悪化することがある。すなわち、利得可変増幅器 7 0 に入力される信号の入力レベル（例えば、入力電圧差）が利得可変増幅器
 10 7 0 の持つ入力ダイナミックレンジ（以下、ダイナミックレンジとする）よりも大きい場合に出力信号が歪むことがある。

下記に示す数式 1 は、利得可変増幅器 7 0 における入力電圧差 $|\Delta V_i|$ （以下、 ΔV_i とする）とダイナミックレンジとの関係を示す式である。

【数 1】

$$15 \quad \Delta V_i \leq A \sqrt{\frac{I_{dd2}}{\left(\frac{W}{L}\right)}}$$

数式 1 の左辺は、入力電圧差 ΔV_i を示し、右辺は、ダイナミックレンジを示している。また、 A は、利得可変増幅器 7 0 を構成するトランジスタの特性などに関する定数を、 I_{dd2} は、差動増幅回路 7 4 を駆動させる制御電流を、 W は、利得可変増幅器 7 0 を構成するトランジスタのゲート幅を、 L は、利得
 20 可変増幅器 7 0 を構成するトランジスタのゲート長を示している。

数式 1 に示すように、従来の利得可変増幅器 7 0 のダイナミックレンジは、制御電流 I_{dd2} に基づいて決っていた。

図 2 は、利得可変増幅器 7 0 における制御電圧差 ΔV_a と、入力レベル（入

力電圧差) ΔV_i と、制御電流 I_{ss} (I_{dd1} 及び I_{dd2}) と、利得との関係を示す図である。

図 2 A に示すグラフは、横軸が制御電圧差 ΔV_a を、縦軸が利得可変増幅回路 70 に入力される信号の入力レベル ΔV_i を示している。また、図 2 B に示すグラフは、横軸が制御電圧差 ΔV_a を、縦軸が差動増幅回路 73 及び 74 のそれぞれの制御電流 I_{dd1} 及び I_{dd2} を示している。また、図 2 C は、横軸が制御電圧差 ΔV_a を、縦軸が利得可変増幅器 70 全体の利得を示している。

図 2 B が示すように、制御電流 I_{dd2} の電流量は、制御電流 I_{dd1} の電流量よりも小さい。これより、上記数式 1 が示すように、利得可変増幅器 70 の全体のダイナミックレンジは、制御電流の小さい差動増幅回路 74 のダイナミックレンジと等しい大きさであった。

そして、従来の利得可変増幅器 70 のダイナミックレンジは、常にダイナミックレンジが小さい方の差動増幅回路 74 に基づいて決っていたので、ダイナミックレンジより入力電圧差 ΔV_i が大きい場合は、ダイナミックレンジの範囲外にある入力電圧差分の入力信号がカットされ、出力信号に歪みが生じる場合が少なくなかった。

そして、このように、出力信号の歪率を悪化させないために、ダイナミックレンジを大きくする必要がある。従来では、ダイナミックレンジを大きくするために、定電流源 71 の制御電流 I_{ss} の電流量を多くしていた。このように、制御電流 I_{ss} の電流量を多くすることによって、差動増幅回路 74 に流れる制御電流 I_{dd2} の電流量を増やし、数式 1 に示すダイナミックレンジも大きくさせ、出力信号の歪みの悪化を抑えていた。

また、従来では、制御電流 I_{ss} の電流量を増やす他に、上記数式 1 に示す W/L を小さくすることで、ダイナミックレンジを大きくし、出力信号の歪率の悪化を抑えていた。

このように、従来では、定電流源 I_{ss} の電流量を増やしたり、利得可変増幅器 70 を構成するトランジスタの W/L を小さくしたりすることによって、ダイナミックレンジを大きくし、出力信号の歪みを抑えていた。

しかしながら、定電流源 I_{ss} の電流量を増やすことや利得可変増幅器 70 の構成を変えることで、回路全体の消費電流が増大したり、低電圧動作が困難になったりしていた。低電圧動作が困難になるとは、例えば、可変利得増幅器 70 を構成するトランジスタの W/L を小さくすることによって、ゲート電圧 V_{gs} が大きくなり、低い電圧での動作が難しくなってしまふことがある。また、消費電流が増大することによっても、ゲート電圧 V_{gs} を増大させ、低い電圧での動作を困難にさせる。

このように、従来の利得可変増幅器 70 では、定電流源 I_{ss} の電流量を増やしたり、トランジスタの W/L を小さくしたりすることによって、差動増幅回路 74 のダイナミックレンジを大きくし、出力信号の歪率の悪化を抑えることができたが、新たに、消費電力の増大や低電圧動作が困難になるという問題を発生させていた。

そこで、本発明では、上記問題点を考慮し、出力レベルを一定にする AGC 回路において、消費電流の増大を抑えつつ、低電圧動作が可能で出力信号に歪みが少ない利得可変増幅器を提供することを目的とする。

20 発明の開示

上記の課題を解決するために本発明では、以下のような構成を採用した。

すなわち、本発明の利得可変増幅器は、入力信号に基づいて利得を可変し、出力信号の出力レベルを一定に保つ利得可変増幅器であって、上記入力信号が入力される 2 つの差動増幅回路のそれぞれのダイナミックレンジを等しくしている。

また、上記利得可変増幅回路は、利得が0以外の最小利得において、一方の差動増幅回路の制御電流が他方の差動増幅回路の制御電流に対して相対的に多くすることによって、上記入力信号が入力される2つの差動増幅回路のそれぞれのダイナミックレンジが等しくなるように設定されることが望ましい。

- 5 これより、本発明の利得可変増幅器のダイナミックレンジを、ダイナミックレンジの小さい方の差動増幅回路に基づいて全体のダイナミックレンジが決っていた従来の利得可変増幅器のダイナミックレンジよりも大きくすることができるので、出力信号の歪率の悪化を抑えることが可能となる。

- 10 また、一方の差動増幅回路の制御電流のみを増加させて、2つの差動増幅回路のそれぞれのダイナミックレンジが等しくなるように設定しているので、低電圧動作を可能にさせる。

- 15 また、本発明の利得可変増幅器は、2つのトランジスタを備え、利得を可変するための制御信号が入力される第1の差動増幅回路と、該第1の差動増幅回路を駆動するための電流を生成する第1の定電流源と、2つのトランジスタを
20 備え、上記第1の定電流源が生成する電流を所定の比で分けた内の大きい比の電流により駆動し、入力信号を上記制御信号に基づいて増幅する第2の差動増幅回路と、2つのトランジスタを備え、上記所定の比で分けた内の小さい比の電流により駆動し、入力信号を上記制御信号に基づいて増幅する第3の差動増幅回路とを備え、上記第2の差動増幅回路のダイナミックレンジと上記第3の
25 差動増幅回路のダイナミックレンジとが等しいことを特徴とする。

- 本発明の利得可変増幅器は、例えば、上記第1の差動増幅回路は、2つのトランジスタから構成され、それぞれのドレインが共通接続されると共に、上記定電流源と接続される。また、上記第2の差動増幅回路は、2つのトランジスタから構成され、それぞれのドレインが共通接続されると共に、上記第1の差
25 動増幅回路の一方のトランジスタのソースに接続される。また、上記第3の差

動増幅回路は、2つのトランジスタから構成され、それぞれのドレインが共通接続されると共に、上記第1の差動増幅回路の他方のトランジスタのソースに接続される。また、上記第2の差動増幅回路の一方のトランジスタのゲートと上記第3の差動増幅回路の一方のトランジスタのゲートとが共通接続される。

- 5 また、上記第1の差動増幅回路、上記第2の差動増幅回路、及び上記第3の差動増幅回路の接続方法は、上述の接続方法の他にもカレントミラー接続やフォールテッドカスコード接続などを利用する様々な接続方法がある。

- このような利得可変増幅器の第2の差動増幅回路のダイナミックレンジと第3の差動増幅回路のダイナミックレンジとを等しくすることによって、第2の
- 10 差動増幅回路のダイナミックレンジは、従来における第2の差動増幅回路のダイナミックレンジより小さくなり、第3の差動増幅回路のダイナミックレンジは、従来における第3の差動増幅回路のダイナミックレンジより大きくすることができ、本発明の利得可変増幅器全体のダイナミックレンジを、従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができる。
- 15 これより、出力信号の歪率の悪化を抑えることが可能となる。

また、上記利得可変増幅器は、上記第2の差動増幅回路のゲート幅とゲート長との比率を、上記第3の差動増幅回路のゲート幅とゲート長との比率より大きくし、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとを等しくするようにしてもよい。

- 20 このように、定電流源の電流量を変えずに、第2の差動増幅回路のゲート幅とゲート長との比率のみを大きくして、それぞれの差動増幅回路のダイナミックレンジの大きさを等しくしているので、低電圧動作を困難にさせずに、本発明の利得可変増幅器全体のダイナミックレンジを従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑
- 25 えることが可能となる。

また、上記利得可変増幅器は、上記第2の差動増幅回路の電子移動度を、上記第3の差動増幅回路の電子移動度より大きくし、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとを等しくするようにしてもよい。

- 5 このように、定電流源の電流量を変えずに、第2の差動増幅回路の電子移動度のみを大きくして、それぞれの差動増幅回路のダイナミックレンジの大きさを等しくしているので、低電圧動作を困難にさせずに、本発明の利得可変増幅器全体のダイナミックレンジを従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。
- 10 なる。

また、上記利得可変増幅器は、上記第2の差動増幅回路のゲート酸化膜容量を、上記第3の差動増幅回路のゲート酸化膜容量より大きくし、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとを等しくするようにしてもよい。

- 15 このように、定電流源の電流量を変えずに、第2の差動増幅回路のゲート酸化膜容量のみを大きくして、それぞれの差動増幅回路のダイナミックレンジの大きさを等しくしているので、低電圧動作を困難にさせずに、本発明の利得可変増幅器全体のダイナミックレンジを利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。
- 20 なる。

また、上記利得可変増幅器は、上記第2の差動増幅回路を駆動させる電流比と、上記第3の差動増幅回路を駆動させる電流比とを等しくさせる電流を生成する第2の定電流源を上記第3の差動増幅回路に接続して構成してもよい。

- これより、それぞれの差動増幅回路に流れる電流の比が等しくなり、それぞ
- 25 れのダイナミックレンジの大きさも等しくなるので、本発明の利得可変増幅器

全体のダイナミックレンジを従来の利得可変増幅器全体のダイナミックレンジよりも大きくすることができ、出力信号の歪率の悪化を抑えることが可能となる。

5 図面の簡単な説明

本発明は、後述する詳細な説明を、下記の添付図面と共に参照すればより明らかになるであろう。

図 1 は、従来の利得可変増幅器を模式的に示す図である。

図 2 は、利得可変増幅器における制御電圧差 ΔV_a と、入力レベル ΔV_i と、
10 制御電流 I_{ss} と、利得との関係を示す図である。

図 3 は、本発明の実施形態における利得可変増幅器を模式的に示す図である。

図 4 は、利得可変増幅器の具体的な回路構成の一例を示す図である。

図 5 は、他の実施形態である利得可変増幅器を示す図である。

図 6 は、利得可変増幅器における各差動増幅回路の他の接続構成を示す図で
15 ある。

図 7 は、利得可変増幅器における各差動増幅回路の他の接続構成を示す図である。

発明を実施するための最良の形態

20 以下、本発明の実施の形態を図面を用いて説明する。

図 3 は、本発明の実施形態における利得可変増幅器を模式的に示す図である。

図 3 に示す利得可変増幅器 10 は、従来の利得可変増幅器 70 と同様に、例えば、入力信号レベルの大小に応じて利得を変化させ、出力信号レベルを一定にする AGC 回路などに適応される。また、利得可変増幅器の最小利得は、0
25 よりも大きく、想定される最大入力レベルに基づいて設定される。

図3に示すように、利得可変増幅器10は、定電流源11と、差動増幅回路12、13、及び14とから構成される増幅器である。差動増幅回路12には、制御電圧 V_{ip} 及び制御基準電圧 V_{in} が入力され、差動増幅回路13及び14には、それぞれ入力信号 V_{inp} 及び入力反転信号 V_{inn} が入力される。

- 5 利得可変増幅器10は、制御電圧 V_{ip} と制御基準電圧 V_{in} との電圧差 ΔV_a と、入力信号 V_{inp} と入力反転信号 V_{inn} との電圧差 ΔV_i 及び $-\Delta V_i$ とが掛け合わされ、出力信号 V_{outn} 及び出力反転信号 V_{outp} を出力する。また、定電流源11で生成される制御電流 I_{ss} は、差動増幅回路12を駆動させ、制御電流 I_{dd1} と制御電流 I_{dd2} とに分かれ、それぞれ差動増幅回路13及び差動増幅回路14を駆動させる。そして、利得可変増幅器10は、入力レベルに応じて、出力レベルが一定になるように、制御電圧 V_{ip} を変化させる。すなわち、入力レベルが大きい信号が入力されると、利得を小さくするような制御電圧 V_{ip} を差動増幅回路12に入力し、反対に、入力レベルが小さい信号が入力されると、利得を大きくするような制御電圧 V_{ip} を
15 差動増幅回路12に入力し、出力レベルを一定に保つ。

そして、本実施形態の利得可変増幅器10の特徴とする点は、利得が0以外の最小利得時において、差動増幅回路13及び14のダイナミックレンジが等しくなるように、差動増幅回路13及び14のそれぞれのダイナミックレンジを個々に調整する点である。

- 20 また、定電流源11の電流量を変えずに、差動増幅回路13及び14のダイナミックレンジを等しくするので、消費電流の増大を抑えることができる。

また、差動増幅回路13における制御電流を流れやすくして、差動増幅回路13及び14のダイナミックレンジを等しくするので、低電圧動作を困難にさせることを防止することができる。

- 25 すなわち、差動増幅回路13のダイナミックレンジは、従来の差動増幅回路

73のダイナミックレンジより小さくなるが、差動増幅回路14のダイナミックレンジは、従来の差動増幅回路74のダイナミックレンジより大きくなるので、利得可変増幅器10全体のダイナミックレンジは、差動増幅回路73に基づいて全体のダイナミックレンジが決っていた従来の利得可変増幅器70よりもダイナミックレンジを大きくすることができる。そして、このように、従来の利得可変増幅器70よりダイナミックレンジを大きくすることができるので、出力信号の歪率の悪化を抑えることが可能となる。

次に、定電流源11の電流量を変えずに、差動増幅回路13及び14のそれぞれのダイナミックレンジの大きさを等しくさせるための方法を説明する。

10 図4は、利得可変増幅器10の具体的な回路構成の一例を示す図である。

図4に示すように、利得可変増幅器10は、定電流源11（第1の定電流源）と、MOSFET（Metal-Oxide Semiconductor Field Effect Transistor。以下、トランジスタという）30及び31からなる差動増幅回路12（第1の差動増幅回路）と、トランジスタ32及び33から構成され、トランジスタ30のソースに接続される差動増幅回路13（第2の差動増幅回路）と、トランジスタ34及び35から構成され、トランジスタ31のソースに接続される差動増幅回路14（第3の差動増幅回路）と、抵抗36とから構成される。

図4に示す利得可変増幅器10は、差動増幅回路13及び14に入力される入力信号 i_n 及び $*i_n$ （入力反転信号）は、トランジスタ30に入力される制御電圧（例えば、上記制御電圧 V_{ip} に相当）とトランジスタ31に入力される制御基準電圧（例えば、上記制御電圧 V_{in} に相当）との電圧差 ΔV_a に基づいて増幅され、出力信号としてOUT及び*OUT（出力反転信号）が出力される。

25 下記の数式2は、差動増幅回路13の持つダイナミックレンジと入力電圧差

ΔV_i との関係を示す式であり、下記の数式 3 は、上記差動増幅回路 1 4 におけるダイナミックレンジと入力電圧差 ΔV_i との関係を示す式である。

【数 2】

$$\Delta V_i \leq \sqrt{\frac{I_{dd1}}{\frac{1}{2} \mu_2 C_{ox2} \left(\frac{W_2}{L_2} \right)}}$$

5 【数 3】

$$\Delta V_i \leq \sqrt{\frac{I_{dd2}}{\frac{1}{2} \mu_3 C_{ox3} \left(\frac{W_3}{L_3} \right)}}$$

なお、 W_2 は、トランジスタ 3 2 及び 3 3 のゲート幅を示し、 W_3 は、トランジスタ 3 4 及び 3 5 のゲート幅を示し、 L_2 は、トランジスタ 3 2 及び 3 3 のゲート長を示し、 L_3 は、トランジスタ 3 4 及び 3 5 のゲート長を示し、 μ_2 は、トランジスタ 3 2 及び 3 3 の電子移動度を示し、 μ_3 は、トランジスタ 3 4 及び 3 5 の電子移動度を示し、 C_{ox2} は、トランジスタ 3 2 及び 3 3 のゲート酸化膜容量を示し、 C_{ox3} は、トランジスタ 3 4 及び 3 5 のゲート酸化膜容量を示している。

15 差動増幅回路 1 3 及び 1 4 のそれぞれのダイナミックレンジを等しくする場合、数式 2 及び数式 3 より下記の数式 4 となる。

【数 4】

$$\Delta V_i \leq \sqrt{\frac{I_{dd1}}{\frac{1}{2} \mu_2 C_{ox2} \left(\frac{W_2}{L_2} \right)}} = \sqrt{\frac{I_{dd2}}{\frac{1}{2} \mu_3 C_{ox3} \left(\frac{W_3}{L_3} \right)}}$$

そして、数式 4 より下記の数式 5 が得られる。

【数 5】

$$\frac{I_{dd1}}{I_{dd2}} = \frac{\mu_2 C_{ox2} \frac{W_2}{L_2}}{\mu_3 C_{ox3} \frac{W_3}{L_3}}$$

そして、数式5において、制御電流 I_{dd1} が常に制御電流 I_{dd2} よりも大きいことより、下記の数式6を得る（図2（b）参照）。なお、数式6を満たす場合、数式5において、 $(\mu_2 C_{ox2}) / (\mu_3 C_{ox3})$ がほぼ1になるように、各 μ や各 C_{ox} を設定する。すなわち、例えば、 $\mu_2 = \mu_3$ 、且つ、 $C_{ox2} = C_{ox3}$ となるように、各 μ や各 C_{ox} を設定する。

そして、数式5及び数式6を満たすように、 W_2 、 W_3 、 L_2 、及び L_3 を設定する。例えば、 $I_{dd1} / I_{dd2} = 2$ 、 $(W_2 / L_2) / (W_3 / L_3) = 2$ 、及び $I_{dd1} > I_{dd2}$ という条件のもとで各 W 、 L を設定すれば、
 10 数式4が満たされるので、ダイナミックレンジを等しくすることができる。

このように、数式5及び数式6を満たすように、トランジスタ32～35の各ゲート幅と各ゲート長を調整することによって、数式4を満たすことができるので、制御電流 I_{ss} の電流量を変えずに、従来の利得可変増幅器70のダイナミックレンジよりもダイナミックレンジを大きくすることができる。これ
 15 より、出力信号の歪率の悪化を抑えることが可能となる。また、トランジスタ32及び33の各ゲート幅又は各ゲート長のみを調整し、差動増幅回路13の制御電流を差動増幅回路14に対して相対的に増やすように構成することによって、制御電流 I_{ss} の電流量を増大させないので、ゲート電圧 V_{gs} が増大し、低電圧動作を困難にさせることを抑えることができる。

20 なお、利得可変増幅器10において、差動増幅回路13を構成するトランジスタ32及び33のそれぞれの W/L は等しく、また、差動増幅回路14を構成するトランジスタ34及び35のそれぞれの W/L も等しく構成される。ま

た、 $W2/L2$ 及び $W3/L3$ の値が小さいと、差動増幅回路 13 又は 14 のゲート電圧 V_{gs} が大きくなり、低い電圧での動作が難しくなってしまうので、 $W2/L2$ 及び $W3/L3$ の値は、できるだけ大きくすることが望ましい。そして、差動増幅回路 13 の方の $W2/L2$ を大きくする場合は、差動増幅回路 13 のゲート電圧 V_{gs} も差動増幅回路 14 のゲート電圧 V_{gs} も小さくならないので、低電圧動作を困難にさせることを抑えることができる。

【数 6】

$$\frac{W2}{L2} > \frac{W3}{L3}$$

また、上記数式 5 において、制御電流 I_{dd1} が制御電流 I_{dd2} よりも大きいことより下記の数式 7 を得る (図 2 (b) 参照)。なお、数式 7 を満たす場合、数式 5 において、 $(C_{ox2} (W2/L2)) / (C_{ox3} (W3/L3))$ がほぼ 1 になるように、各 W/L や各 C_{ox} を設定する。すなわち、例えば、 $(W2/L2) = (W3/L3)$ 、且つ、 $C_{ox2} = C_{ox3}$ となるように、各 W/L や各 C_{ox} を設定する。

そして、数式 5 及び数式 7 を満たすように、 μ_2 及び μ_3 を設定する。例えば、 $I_{dd1} / I_{dd2} = 2$ 、 $\mu_2 / \mu_3 = 2$ 、及び $I_{dd1} > I_{dd2}$ という条件のもとで μ_2 及び μ_3 を設定すれば、数式 4 が満たされるので、ダイナミックレンジを等しくすることができる。

このように、数式 5 及び数式 7 を満たすように、トランジスタ 32 及び 33 の各電子移動度を調整することによって、数式 4 を満たすことができるので、制御電流 I_{ss} の電流量を変えずに、従来の利得可変増幅器 70 のダイナミックレンジよりもダイナミックレンジを大きくすることができる。これより、出力信号の歪率の悪化を抑えることが可能となる。また、トランジスタ 32 及び 33 の各電子移動度のみを調整し、差動増幅回路 13 の制御電流を差動増幅回

路 1 2 の制御電流に対して、相対的に増やすように構成することによって、低電圧動作を困難にさせることを抑えることができる。

【数 7】

$$\mu_2 > \mu_3$$

- 5 また、上記数式 5 において、制御電流 I_{dd1} が制御電流 I_{dd2} よりも大きいことより下記の数式 8 を得る (図 2 (b) 参照)。なお、数式 8 を満たす場合、数式 5 において、 $(\mu_2 (W_2 / L_2)) / (\mu_3 (W_3 / L_3))$ がほぼ 1 になるように、各 W / L や各 μ を設定する。すなわち、例えば、 $(W_2 / L_2) = (W_3 / L_3)$ 、且つ、 $\mu_2 = \mu_3$ となるように、各 W / L や各 μ を
- 10 設定する。

そして、数式 5 及び数式 8 を満たすように、 C_{ox2} 及び C_{ox3} を設定する。例えば、 $I_{dd1} / I_{dd2} = 2$ 、 $C_{ox2} / C_{ox3} = 2$ 、及び $I_{dd1} > I_{dd2}$ という条件のもとで C_{ox2} 及び C_{ox3} を設定すれば、数式 4 が満たされるので、ダイナミックレンジを等しくすることができる。

- 15 このように、数式 5 及び数式 8 を満たすように、トランジスタ 3 2 及び 3 3 の各ゲート酸化膜容量を調整することによって、数式 4 を満たすことができるので、制御電流 I_{ss} の電流量を変えずに、従来の利得可変増幅器 7 0 のダイナミックレンジよりもダイナミックレンジを大きくすることができる。これより、出力信号の歪率の悪化を抑えることが可能となる。また、トランジスタ 3
- 20 2 及び 3 3 の各ゲート酸化膜容量のみを調整し、差動増幅回路 1 3 の制御電流を相対的に増やすように構成することによって、低電圧動作を困難にさせることを抑えることができる。

【数 8】

$$C_{ox2} > C_{ox3}$$

- 25 このように、差動増幅回路 1 3 及び 1 4 のそれぞれのダイナミックレンジが

等しくなるように、差動増幅回路 1 3 を構成するトランジスタのゲート幅／ゲート長の値を、差動増幅回路 1 4 を構成するトランジスタのゲート幅／ゲート長の値よりも大きくしたり、また、差動増幅回路 1 3 を構成するトランジスタの電子移動度を、差動増幅回路 1 4 を構成するトランジスタの移動度よりも大きくしたり、また、差動増幅回路 1 3 を構成するトランジスタのゲート酸化膜容量を、差動増幅回路 1 4 を構成するトランジスタのゲート酸化膜容量よりも大きくしたりすることによって、消費電流を変えずに、且つ、低電圧動作を困難にさせずに、出力信号の歪率の悪化を抑えることが可能となる。

また、 $I_{dd1} > I_{dd2}$ という条件を満たしつつ、差動増幅回路 1 3 及び 1 4 のそれぞれのダイナミックレンジが等しくなるように制御電流 I_{dd2} を増加させてもよい。すなわち、下記の数式 9 が示すように、制御電流 I_{dd2} に電流 I_{α} を加えることによって、その制御電流 $I_{dd2} + I_{\alpha}$ の電流量が制御電流 I_{dd1} の電流量と等しくなるように、差動増幅回路 1 4 に流す電流の量を増加させてもよい。

【数 9】

$$I_{dd1} = I_{dd2} + I_{\alpha} \quad (\text{但し、} I_{dd1} > I_{dd2})$$

図 5 は、上記数式 9 を満たすための他の実施形態である利得可変増幅器 4 0 を示す図である。

図 5 に示す利得可変増幅器 4 0 の差動増幅回路 1 4 には、制御電流 I_{dd2} の他に電流 I_{α} を流すための定電流源 4 1 （第 2 の定電流源）が接続されている。

このように、差動増幅回路 1 4 に定電流源 4 1 を設け、差動増幅回路 1 3 及び 1 4 のそれぞれのダイナミックレンジを等しくさせることにより、従来の利得可変増幅器 7 0 全体のダイナミックレンジよりも本実施形態の利得可変増幅器 4 0 全体のダイナミックレンジを大きくすることができ、出力信号の歪率の

悪化を抑えることが可能となる。

また、図6は、図4の利得可変増幅器10における各差動増幅回路の他の接続構成を示す図である。

図6に示すように、利得可変増幅器50は、差動増幅回路12の出力部に、
5 トランジスタ51から構成するカレントミラー回路52（破線部D）を設け、
差動増幅回路13及び14を電源側に折り返している。

このように、カレントミラー回路52で差動増幅回路13及び14を電源側に折り返すことによって、電源～グラウンド（gnd）間に縦につながるトランジスタの段数を少なくすることができるので、利得可変増幅器10のダイナ
10 ミックレンジを更に大きくすることが可能となる。

また、他に電源～グラウンド間に縦につながるトランジスタの段数を少なくする構成として、図7のように構成することができる。

図7は、図4の利得可変増幅器10における各差動増幅回路の他の接続構成を示す図である。

15 図7に示すように、利得可変増幅器60は、差動増幅回路12の出力部に、
トランジスタ61から構成されるフォールテッドカスコード回路62（破線部E）を設け、差動増幅回路13及び14を電源側に折り返している。

このように、フォールテッドカスコード回路62で差動増幅回路13及び14を電源側に折り返すことによって、電源～グラウンド間に縦につながるトランジスタの段数を少なくすることができるので、利得可変増幅器10のダイナ
20 ミックレンジを更に大きくすることが可能となる。

なお、本実施形態の利得可変増幅器10では、差動増幅回路13を構成するトランジスタ32及び33のそれぞれのW/Lや差動増幅回路14を構成するトランジスタ34及び35のそれぞれのW/Lを等しい比率で構成しているが、
25 上記数式4のように、差動増幅回路13のダイナミックレンジと差動増幅回路

1 4のダイナミックレンジとが等しく構成できれば、トランジスタ32～35
の個々の W/L の比率は特に限定されない。すなわち、差動増幅回路13及び
差動増幅回路14のそれぞれのダイナミックレンジを等しくなるように構成す
ることができれば、例えば、トランジスタ32の W/L とトランジスタ33の
5 W/L とを異なる大きさに設定してもよい。

しかしながら、トランジスタ32～35のそれぞれの W/L の大きさを異な
る大きさで構成するよりも、上述の本実施形態の利得可変増幅器のように、ト
ランジスタ32及び33のそれぞれの W/L の比率が等しくなるように差動増
幅回路14を構成し、トランジスタ34及び35のそれぞれの W/L の比率が
10 等しくなるように差動増幅回路14を構成する方が、各トランジスタを製造す
る際の半導体製造工程を簡単にすることができる。

また、本実施形態の利得可変増幅器10では、差動増幅回路12、13及び
14をMOSFETで構成しているが、バイポーラトランジスタで差動増幅回
路12、13、及び14を構成してもよく、この場合、差動増幅回路13及び
15 14を構成するそれぞれのバイポーラトランジスタのエミッタサイズ比を変更
することによって、差動増幅回路13及び差動増幅回路14のそれぞれのダイ
ナミックレンジを等しくさせる。

本発明の利得可変増幅器によれば、利得が0以外の最小利得時において、入
力信号が入力される2つの差動増幅回路のそれぞれのダイナミックレンジを等
20 しくすることで、利得可変増幅器全体のダイナミックレンジを従来の利得可変
増幅器全体のダイナミックレンジよりも大きくすることができるので、出力信
号の歪率の悪化を抑えることが可能となる。

また、2つの差動増幅回路の内的一方の差動増幅回路の制御電流を他方の差
動増幅回路の制御電流よりも相対的に増やすことによって、2つの差動増幅回
25 路のそれぞれのダイナミックレンジを等しくさせるので、消費電流の増大を抑

えつつ、低電圧動作を困難にさせることを抑えることができる。

請 求 の 範 囲

1. 入力信号に基づいて利得を可変し、出力信号の出力レベルを一定に保つ利得可変増幅器であって、
- 5 上記入力信号が入力される2つの差動増幅回路のそれぞれのダイナミックレンジが等しいことを特徴とする利得可変増幅器。
2. 請求の範囲第1項に記載の利得可変増幅回路であって、
当該利得可変増幅器の利得が0以外の最小利得において、一方の差動増幅回
10 路の制御電流を他方の差動増幅回路の制御電流に対して相対的に増加させて、
上記2つの差動増幅回路のそれぞれのダイナミックレンジが等しくなるように
設定されることを特徴とする利得可変増幅器。
3. 2つのトランジスタを備え、利得を可変するための制御信号が入力され
15 る第1の差動増幅回路と、
上記第1の差動増幅回路を駆動するための電流を生成する第1の定電流源と、
2つのトランジスタを備え、上記第1の定電流源が生成する電流を所定の比
で分けた内の大きい比の電流により駆動し、入力信号を上記制御信号に基づい
て増幅する第2の差動増幅回路と、
20 2つのトランジスタを備え、上記所定の比で分けた電流の内の小さい電流に
より駆動し、入力信号を上記制御信号に基づいて増幅する第3の差動増幅回路
と、
を備え、
上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路の
25 ダイナミックレンジとが等しいことを特徴とする利得可変増幅器。

4. 請求の範囲第3項に記載の利得可変増幅器であって、

上記第2の差動増幅回路のゲート幅とゲート長との比率が、上記第3の差動増幅回路のゲート幅とゲート長との比率より大きく、上記第2の差動増幅回路

5 のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする利得可変増幅器。

5. 請求の範囲第3項に記載の利得可変増幅器であって、

上記第2の差動増幅回路の電子移動度が、上記第3の差動増幅回路の電子移

10 動度より大きく、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする利得可変増幅器。

6. 請求の範囲第3項に記載の利得可変増幅器であって、

15 上記第2の差動増幅回路のゲート酸化膜容量が、上記第3の差動増幅回路のゲート酸化膜容量より大きく、上記第2の差動増幅回路のダイナミックレンジと上記第3の差動増幅回路のダイナミックレンジとが等しいことを特徴とする利得可変増幅器。

20 7. 請求の範囲第3項に記載の利得可変増幅器であって、

上記第2の差動増幅回路を駆動させる電流比と、上記第3の差動増幅回路を駆動させる電流比とを等しくさせる電流を生成する第2の定電流源を上記第3の差動増幅回路に接続することを特徴とする利得可変増幅器。

1/7




図 1

図 2 A




図 2 B





図 2 C



3/7




图 3

4/7




図 4

5/7




図 5




図 6

7/7




図 7

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP03/08770

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H03G3/10

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H03G3/10

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Toroku Jitsuyo Shinan Koho	1994-2003
Kokai Jitsuyo Shinan Koho	1971-2003	Jitsuyo Shinan Toroku Koho	1996-2003

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2000-13159 A (Sony Corp.), 14 January, 2000 (14.01.00), Description, Par. Nos. [0034] to [0052]; Figs. 1 to 3 (Family: none)	1 2, 3
Y A	JP 5-259769 A (Nippon Telegraph And Telephone Corp.), 08 October, 1993 (08.10.93), Figs. 1, 4, 8 (Family: none)	2, 3 4-7

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance
 "E" earlier document but published on or after the international filing date
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 "O" document referring to an oral disclosure, use, exhibition or other means
 "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 "&" document member of the same patent family

Date of the actual completion of the international search
14 October, 2003 (14.10.03)

Date of mailing of the international search report
28 October, 2003 (28.10.03)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl⁷ H03G3/10

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl⁷ H03G3/10

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2003年
日本国登録実用新案公報	1994-2003年
日本国実用新案登録公報	1996-2003年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	J P 2000-13159 A (ソニー株式会社) 2000. 01. 14 明細書【0034】-【0052】，図1-図3 (ファミリーなし)	1 2,3
Y A	J P 5-259769 A (日本電信電話株式会社) 1993. 10. 08 図1，図4，図8 (ファミリーなし)	2,3 4-7

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの

「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」 口頭による開示、使用、展示等に言及する文献

「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」 同一パテントファミリー文献

国際調査を完了した日

14. 10. 03

国際調査報告の発送日

28.10.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

畑中 博幸

5 J

9180

電話番号 03-3581-1101 内線 3574