



RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD,
TG).

Veröffentlicht:

— mit internationalem Recherchenbericht (Artikel 21 Absatz
3)

Beschreibung

Elektronisches Bauelement, Leiterrahmen und Verfahren zum
Herstellen eines elektronischen Bauelements

5

Die vorliegende Erfindung betrifft ein elektronisches Bauelement gemäß Patentanspruch 1, einen Leiterrahmen zur Herstellung eines elektronischen Bauelements gemäß Patentanspruch 11 sowie ein Verfahren zum Herstellen eines elektronischen Bauelements gemäß Patentanspruch 15.

10

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2014 110 074.3, deren Offenbarungsgesamt hiermit durch Rückbezug aufgenommen wird.

15

Elektronische Bauelemente, die ein Gehäuse mit einem eingebetteten Leiterrahmen aufweisen, sind aus dem Stand der Technik bekannt. Insbesondere sind entsprechende optoelektronische Bauelemente bekannt, beispielsweise Leuchtdioden-Bauelemente. Der in das Gehäuse eingebettete Leiterrahmen dient bei solchen elektronischen Bauelementen einer elektrischen Kontaktierung eines elektronischen Halbleiterchips des elektronischen Bauelements, sowie zur Abfuhr von im Betrieb des elektronischen Bauelements im elektronischen Halbleiterchip produzierter Abwärme. Es sind auch elektronische Bauelemente bekannt, die mehr als einen elektronischen Halbleiterchip aufweisen.

20

25

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein elektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein elektronisches Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen Leiterrahmen zur Herstellung eines elektronischen Bauelements bereitzustellen. Diese Aufgabe wird durch einen Leiterrahmen mit den Merkmalen des Anspruchs 11 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines elektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein

30

35

Verfahren mit den Merkmalen des Anspruchs 15 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben.

5 Ein elektronisches Bauelement umfasst ein Gehäuse und einen teilweise in das Gehäuse eingebetteten Leiterrahmenabschnitt. Der Leiterrahmenabschnitt umfasst einen ersten Quadranten, einen zweiten Quadranten, einen dritten Quadranten und einen vierten Quadranten. Jeder der Quadranten weist einen ersten
10 Leiterrahmenteil und einen zweiten Leiterrahmenteil auf. Jeder erste Leiterrahmenteil weist eine Chiplandefläche auf. Die Chiplandeflächen aller vier Quadranten sind an einen gemeinsamen Mittenbereich des Leiterrahmenabschnitts angrenzend angeordnet. Vorteilhafterweise sind die Chiplandeflächen der
15 vier Quadranten des in das Gehäuse dieses elektronischen Bauelements eingebetteten Leiterrahmenabschnitts damit sehr nahe beieinander angeordnet. Dies ermöglicht es, auch auf den Chiplandeflächen des Leiterrahmenabschnitts angeordnete elektronische Halbleiterchips des elektronischen Bauelements
20 sehr nahe beieinander anzuordnen.

In einer Ausführungsform des elektronischen Bauelements sind die vier Quadranten zueinander symmetrisch ausgebildet. Vorteilhafterweise ergibt sich dadurch eine einfache und regelmäßige Geometrie des in das Gehäuse des elektronischen Bauelements eingebetteten Leiterrahmenabschnitts. Dabei weisen
25 die Leiterrahmentteile jedes Quadranten des Leiterrahmenabschnitts dieselbe Größe auf, wodurch sich für auf den Chiplandeflächen der Leiterrahmentteile der einzelnen Quadranten angeordnete elektronische Halbleiterchips ähnliche oder identische Bedingungen ergeben. Durch die symmetrische Ausgestaltung der vier Quadranten des Leiterrahmenabschnitts des
30 elektronischen Bauelements vereinfacht sich außerdem eine Montage des elektronischen Bauelements. Dabei kann die zueinander symmetrische Gestaltung der Quadranten des Leiterrahmenabschnitts des elektronischen Bauelements insbesondere eine Selbstjustage des elektronischen Bauelements bei der Montage des elektronischen Bauelements ermöglichen.

In einer Ausführungsform des elektronischen Bauelements sind die vier Quadranten zueinander rotationssymmetrisch ausgebildet. Vorteilhafterweise wird dadurch eine einheitliche Gestaltung der Leiterrahmenterteile aller Quadranten des Leiter-
5 rahmenabschnitts des elektronischen Bauelements ermöglicht, ohne dass eine spiegelsymmetrische Ausgestaltung der Quadranten des Leiterrahmenabschnitts erforderlich ist. Dadurch können an Spiegelachsen gebildete mechanische Schwachstellen des
10 Leiterrahmenabschnitts vermieden werden.

In einer Ausführungsform des elektronischen Bauelements sind alle Leiterrahmenterteile aller vier Quadranten elektrisch voneinander getrennt. Dies ermöglicht es, über die Leiterrahmen-
15 teile der vier Quadranten des in das Gehäuse des elektronischen Bauelements eingebetteten Leiterrahmenabschnitts vier elektronische Halbleiterchips getrennt voneinander anzusteuern.

In einer Ausführungsform des elektronischen Bauelements weist die Chiplandefläche jedes ersten Leiterrahmenterteils eine erste Außenkante und eine zweite Außenkante auf. Dabei ist die erste Außenkante des ersten Leiterrahmenterteils des ersten Quadranten parallel und direkt benachbart zu der zweiten Außen-
25 kante des ersten Leiterrahmenterteils des zweiten Quadranten angeordnet. Die zweite Außenkante des ersten Leiterrahmenterteils des ersten Quadranten ist parallel und direkt benachbart zu der ersten Außenkante des ersten Leiterrahmenterteils des vierten Quadranten angeordnet. Vorteilhafterweise ergibt sich
30 dadurch eine besonders kompakte und Platz sparende Anordnung der Chiplandeflächen der ersten Leiterrahmenterteile der vier Quadranten des Leiterrahmenabschnitts des elektronischen Bauelements.

In einer Ausführungsform des elektronischen Bauelements ist auf jeder Chiplandfläche jeweils ein elektronischer Halbleiterchip, insbesondere ein optoelektronischer Halbleiterchip, angeordnet. Dabei ist jeder elektronische Halbleiter-

chip elektrisch leitend mit dem zweiten Leiterrahtenteil des jeweiligen Quadranten verbunden. Bei den elektronischen Halbleiterchips kann es sich beispielsweise um Leuchtdiodenchips (LED-Chips) handeln. Vorteilhafterweise sind die elektronischen Halbleiterchips bei diesem elektronischen Bauelement sehr nahe beieinander angeordnet. Falls es sich bei den elektronischen Halbleiterchips um lichtemittierende optoelektronische Halbleiterchips handelt, so ergibt sich daraus beispielsweise der Vorteil, dass von den einzelnen optoelektronischen Halbleiterchips emittiertes Licht von sehr nahe beieinanderliegenden Ausgangspunkten abgestrahlt und dadurch gut durchmischt wird. Die Anordnung der elektronischen Halbleiterchips auf den Chiplandeflächen der ersten Leiterrahtenteile und die elektrisch leitenden Verbindungen zwischen den elektronischen Halbleiterchips und den zweiten Leiterrahtenteilen ermöglichen es, jeden elektronischen Halbleiterchip über den ersten Leiterrahtenteil und den zweiten Leiterrahtenteil des jeweiligen Quadranten des Leiterrahtenabschnitts des elektronischen Bauelements elektrisch anzusteuern.

In einer Ausführungsform des elektronischen Bauelements sind Chipkanten der elektronischen Halbleiterchips im Wesentlichen parallel zu den Außenkanten der Chiplandeflächen orientiert. Vorteilhafterweise ergibt sich dadurch eine besonders kompakte und Platz sparende Anordnung der elektronischen Halbleiterchips, was es ermöglicht, die elektronischen Halbleiterchips des elektronischen Bauelements besonders nahe beieinander anzuordnen.

In einer Ausführungsform des elektrischen Bauelements ist auf einer Chiplandefläche eines Quadranten ein Schutzchip angeordnet, der elektrisch leitend mit dem zweiten Leiterrahtenteil des Quadranten verbunden ist. Bei dem Schutzchip kann es sich beispielsweise um einen ESD-Schutzchip zum Schutz eines auf derselben Chiplandefläche angeordneten elektronischen Halbleiterchips vor einer Beschädigung durch elektrostatische Entladungen handeln. Es ist auch möglich, auf der Chiplandefläche jedes Quadranten des Leiterrahtenabschnitts des elekt-

ronischen Bauelements jeweils einen entsprechenden Schutzchip vorzusehen.

In einer Ausführungsform des elektronischen Bauelements ist
5 der erste Leiterrahmenteil des ersten Quadranten zwischen dem
zweiten Leiterrahmenteil des ersten Quadranten und dem zweiten
Leiterrahmenteil des zweiten Quadranten angeordnet. Dies
hat den Vorteil, dass die im Betrieb des elektronischen Bauelements
auf tieferer Temperatur angeordneten zweiten Leiter-
10 rahmentteile des ersten Quadranten und des zweiten Quadranten
durch den im Betrieb des elektronischen Bauelements auf höherer
Temperatur befindlichen ersten Leiterrahmenteil des ersten
Quadranten voneinander getrennt sind, wodurch sich im Betrieb
des elektronischen Bauelements besonders große Tempera-
15 turgradienten einstellen, die eine wirkungsvolle Abfuhr von
Abwärme aus dem ersten Leiterrahmenteil des ersten Quadranten
ermöglichen.

In einer Ausführungsform des elektronischen Bauelements ist
20 der erste Leiterrahmenteil des ersten Quadranten zwischen dem
zweiten Leiterrahmenteil des ersten Quadranten und dem zweiten
Leiterrahmenteil des vierten Quadranten angeordnet. Dies
hat den Vorteil, dass die im Betrieb des elektronischen Bauelements
auf tieferer Temperatur liegenden zweiten Leiterrah-
25 menteile des ersten Quadranten und des vierten Quadranten
durch den im Betrieb des elektronischen Bauelements auf höherer
Temperatur liegenden ersten Leiterrahmenteil des ersten
Quadranten voneinander beabstandet sind, wodurch sich im Betrieb
des elektronischen Bauelements besonders große Tempera-
30 turgradienten ergeben, die eine wirkungsvolle Ableitung von
Abwärme aus dem ersten Leiterrahmenteil des ersten Quadranten
ermöglichen.

Ein Leiterrahmen zur Herstellung eines elektronischen Bauelements
35 weist einen ersten Leiterrahmenabschnitt auf, der einen ersten
Quadranten, einen zweiten Quadranten, einen dritten Quadranten
und einen vierten Quadranten umfasst. Jeder der Quadranten
weist einen ersten Leiterrahmenteil und einen

zweiten Leiterrahmenteil auf. Jeder erste Leiterrahmenteil weist eine Chiplandefläche zur Aufnahme eines elektronischen Halbleiterchips auf. Die Chiplandeflächen aller vier Quadranten sind an einen gemeinsamen Mittenbereich des ersten Leiterra-
5 hmenabschnitts angrenzend angeordnet. Vorteilhafterweise liegen die Chiplandeflächen der vier Quadranten des ersten Leiterra-
hmenabschnitts dieses Leiterra-
hmens besonders nahe beieinander, was bei einem aus dem ersten Leiterra-
hmen herge-
10 stellten elektronischen Bauelement eine besonders dichte An-
ordnung von vier elektronischen Halbleiterchips auf den vier Chiplandeflächen der vier Quadranten des ersten Leiterra-
hmenabschnitts ermöglicht.

In einer Ausführungsform des Leiterra-
hmens weist dieser einen
15 zweiten Leiterra-
hmenabschnitt und einen dritten Leiterra-
hmenabschnitt auf, die wie der erste Leiterra-
hmenabschnitt ausgebildet sind. Vorteilhafterweise eignet sich der Leiterra-
hmen dadurch zur parallelen Herstellung einer Mehrzahl elektroni-
scher Bauelemente in gemeinsamen Arbeitsgängen. Dies ermög-
20 licht vorteilhafterweise eine kostengünstige Herstellung von
elektronischen Bauelementen.

In einer Ausführungsform des Leiterra-
hmens ist der erste Lei-
terr-
rahmenteil des ersten Quadranten des ersten Leiterra-
hmenabschnitts einstückig zusammenhängend mit dem ersten Lei-
terr-
rahmenteil des dritten Quadranten des zweiten Leiterra-
hmenabschnitts und mit dem zweiten Leiterra-
rahmenteil des vierten
25 Quadranten des dritten Leiterra-
hmenabschnitts ausgebildet. Vorteilhafterweise ergibt sich dadurch eine hohe mechanische
Stabilität des Leiterra-
hmens, was eine Handhabung des Lei-
terr-
rahmens während der Herstellung elektronischer Bauelemente
aus dem Leiterra-
hmen vereinfacht. Insbesondere wird durch die
einstückig zusammenhängende Ausbildung der Leiterra-
rahmenteile
30 der Leiterra-
hmenabschnitte des Leiterra-
hmens verhindert, dass
einzelne Teile des Leiterra-
hmens während der Bearbeitung des
35 Leiterra-
hmens abgeknickt oder umgebogen werden.

In einer Ausführungsform des Leiterrahmens ist der zweite Leiterrahmenteil des ersten Quadranten des ersten Leiterrahmenabschnitts einstückig zusammenhängend mit dem ersten Leiterrahmenteil des zweiten Quadranten des zweiten Leiterrahmenabschnitts, mit dem zweiten Leiterrahmenteil des zweiten Quadranten des zweiten Leiterrahmenabschnitts und mit dem zweiten Leiterrahmenteil des vierten Quadranten des dritten Leiterrahmenabschnitts ausgebildet. Vorteilhafterweise ergibt sich dadurch eine mechanisch stabile Ausbildung des Leiterra-
rahmens, wodurch eine Handhabung des Leiterrahmens während der Herstellung elektronischer Bauelemente aus dem Leiterrahmen vereinfacht wird.

Ein Verfahren zum Herstellen eines elektronischen Bauelements umfasst Schritte zum Bereitstellen eines Leiterrahmens der vorgenannten Art, zum Einbetten des ersten Leiterrahmenabschnitts in ein Gehäuse, und zum Anordnen jeweils eines elektronischen Halbleiterchips, insbesondere eines optoelektronischen Halbleiterchips, auf der Chiplandefläche jedes ersten Leiterrahmenteils des ersten Leiterrahmenabschnitts. Vorteilhafterweise ermöglicht dieses Verfahren eine Herstellung eines elektronischen Bauelements mit sehr nahe beieinander angeordneten elektronischen Halbleiterchips. Die elektronischen Halbleiterchips können dabei beispielsweise Leuchtdiodenchips (LED-Chips) sein. Bei einem nach diesem Verfahren hergestellten elektronischen Bauelement liegen die Strahlungsemissionsflächen der Leuchtdiodenchips dann vorteilhafterweise sehr nahe beieinander. Aufgrund der mechanisch robusten Geometrie des bei diesem Verfahren verwendeten Leiterra-
rahmens ist das Verfahren vorteilhafterweise besonders einfach durchführbar.

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläu-

tert werden. Dabei zeigen in jeweils schematisierter Darstellung

Fig. 1 einen Leiterrahmen mit einer Mehrzahl von Leiterrahmenabschnitten;

Fig. 2 eine vergrößerte Ansicht eines Leiterrahmenabschnitts des Leiterrahmens;

Fig. 3 eine Aufsicht auf ein elektronisches Bauelement mit dem in ein Gehäuse eingebetteten Leiterrahmenabschnitt;

Fig. 4 eine rückwärtige Ansicht des elektronischen Bauelements; und

Fig. 5 eine perspektivische Darstellung eines Trägers mit dem darauf angeordneten elektronischen Bauelement.

Fig. 1 zeigt eine schematische Aufsicht auf einen Leiterrahmen 100. Der Leiterrahmen 100 ist zur Herstellung einer Mehrzahl elektronischer Bauelemente vorgesehen. Aus dem Leiterrahmen 100 können beispielsweise optoelektronische Bauelemente hergestellt werden, insbesondere beispielsweise Leuchtdioden-Bauelemente (LED-Bauelemente). Der Leiterrahmen 100 kann auch als Leadframe bezeichnet werden.

Der Leiterrahmen 100 weist ein elektrisch leitendes Material auf, bevorzugt ein Metall. Der Leiterrahmen 100 ist in Form eines im Wesentlichen flachen Blechs mit einer Oberseite 101 und einer der Oberseite 101 gegenüberliegenden Unterseite 102 ausgebildet. Der Leiterrahmen 100 weist sich zwischen der Oberseite 101 und der Unterseite 102 erstreckende Aussparungen auf, die beispielsweise durch ein Ätzverfahren, ein Prägeverfahren und/oder ein Stanzverfahren angelegt werden können.

Der Leiterrahmen 100 umfasst eine Mehrzahl gleichartig ausgebildeter Leiterrahmenabschnitte 200. Im dargestellten Bei-

spiel umfasst der Leiterrahmen 100 sechs Leiterrahmenabschnitte 200. Der Leiterrahmen 100 kann jedoch auch eine andere Zahl an Leiterrahmenabschnitten 200 umfassen, insbesondere eine wesentlich größere Zahl von Leiterrahmenabschnitten 200.

Die Leiterrahmenabschnitte 200 des Leiterrahmens 100 weisen jeweils eine im Wesentlichen rechteckige Grundform auf, bevorzugt insbesondere eine im Wesentlichen quadratische Grundform. Die Leiterrahmenabschnitte 200 des Leiterrahmens 100 sind in einer regelmäßigen Matrixanordnung angeordnet und materialeinheitlich zusammenhängend miteinander verbunden. Ein erster Leiterrahmenabschnitt 200, 201 des Leiterrahmens 100 ist beispielsweise an einer ersten Seitenkante mit einem zweiten Leiterrahmenabschnitt 200, 202 des Leiterrahmens 100 und an einer zur ersten Seitenkante senkrechten zweiten Seitenkante mit einem dritten Leiterrahmenabschnitt 200, 203 des Leiterrahmens 100 verbunden.

Fig. 2 zeigt eine vergrößerte schematische Ansicht eines einzelnen Leiterrahmenabschnitts 200 des Leiterrahmens 100. Der Leiterrahmenabschnitt 200 weist einen ersten Quadranten 210, einen zweiten Quadranten 220, einen dritten Quadranten 230 und einen vierten Quadranten 240 auf. Die Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 sind um einen Mittenbereich 250 des Leiterrahmenabschnitts 200 herum angeordnet.

Die Quadranten 210, 220, 230, 240 sind symmetrisch zueinander ausgebildet. Im dargestellten Beispiel sind die Quadranten 210, 220, 230, 240 rotationssymmetrisch bezüglich einer Drehung um den Mittenbereich 250 des Leiterrahmenabschnitts 200 um einen Winkel von jeweils 90° ausgebildet. Der zweite Quadrant 220 wird durch eine Drehung des ersten Quadranten 210 um 90° um den Mittenbereich 250 gebildet. Der dritte Quadrant 230 wird durch eine Drehung des zweiten Quadranten 220 um 90° um den Mittenbereich 250 gebildet. Der vierte Quadrant 240 wird durch eine Drehung des dritten Quadranten 230 um 90° um

den Mittenbereich 250 gebildet. Der erste Quadrant 210 wird durch eine Drehung des vierten Quadranten 240 um 90° um den Mittenbereich 250 gebildet.

5 Es ist möglich, die Quadranten 210, 220, 230, 240 zusätzlich oder alternativ spiegelsymmetrisch bezüglich einer Spiegelung an einer sich durch den Mittenbereich 250 erstreckenden vertikalen Achse und einer durch den Mittenbereich 250 verlaufenden horizontalen Achse auszubilden.

10

Jeder der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 umfasst jeweils einen ersten Leiterrahmenteil 300 und einen zweiten Leiterrahmenteil 400. Im Bereich des Leiterrahmenabschnitts 200 sind weder der erste Leiterrahmenteil 300 und der zweite Leiterrahmenteil 400 eines Quadranten 15 210, 220, 230, 240, noch die Leiterrahmentteile 300, 400 der verschiedenen Quadranten 210, 220, 230, 240 miteinander verbunden. Vielmehr sind alle Leiterrahmentteile 300, 400 der Quadranten 210, 220, 230, 240 durch im Leiterrahmen 100 vorgesehene Aussparungen voneinander getrennt. Allerdings sind 20 die Leiterrahmentteile 300, 400 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 im Verbund des Leiterrahmens 100 über die Leiterrahmentteile 300, 400 anderer Leiterrahmenabschnitte 200 des Leiterrahmens 100 miteinander verbunden, wodurch der Leiterrahmen 100 insgesamt zusammengehalten wird. Dies ist in Fig. 1 erkennbar.

Die ersten Leiterrahmentteile 300 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 weisen jeweils die 30 Grundform eines Winkels auf, der sich von zwei zueinander senkrecht orientierten Außenkanten des Leiterrahmenabschnitts 200 zum Mittenbereich 250 des Leiterrahmenabschnitts 200 erstreckt. Dadurch grenzt der erste Leiterrahmenteil 300 jedes Quadranten 210, 220, 230, 240 jeweils einen an einer Ecke des Leiterrahmenabschnitts 200 angeordneten Eckbereich des jeweiligen 35 Quadranten 210, 220, 230, 240 ab. In diesem jeweiligen Eckbereich ist der zweite Leiterrahmenteil 400 des jeweiligen Quadranten 210, 220, 230, 240 angeordnet.

Dies hat zur Folge, dass zwischen zwei zweiten Leiterrahmen-
teilen 400 des Leiterrahmenabschnitts 200 jeweils Bereiche
zweier erster Leiterrahmenteile 300 des Leiterrahmenab-
schnitts 200 angeordnet sind. Zwischen dem zweiten Leiterrah-
menteil 400 des ersten Quadranten 210 und dem zweiten Leiter-
rahmenteil 400 des zweiten Quadranten 220 sind beispielsweise
Bereiche des ersten Leiterrahmenteils 300 des ersten Quadran-
ten 210 und des ersten Leiterrahmenteils 300 des zweiten
Quadranten 220 angeordnet. Zwischen dem zweiten Leiterrahmen-
teil 400 des ersten Quadranten 210 und dem zweiten Leiterrah-
menteil 400 des vierten Quadranten 240 sind Bereiche des ers-
ten Leiterrahmenteils 300 des ersten Quadranten 210 und des
ersten Leiterrahmenteils 300 des vierten Quadranten 240 ange-
ordnet.

Jeder erste Leiterrahmenteil 300 des Leiterrahmenabschnitts
200 weist eine Chiplandefläche 310 auf, die an den Mittenbe-
reich 250 des Leiterrahmenabschnitts 200 angrenzend angeord-
net ist. Die Chiplandeflächen 310 der ersten Leiterrahmentei-
le 300 des Leiterrahmenabschnitts 200 sind damit auch zuei-
nander unmittelbar benachbart und lediglich durch die zwi-
schen den einzelnen ersten Leiterrahmenteil 300 des Leiter-
rahmenabschnitts 200 angeordneten Aussparungen voneinander
getrennt. Jede Chiplandefläche 310 weist eine erste Außenkan-
te 311 und eine senkrecht zur ersten Außenkante 311 orien-
tierte zweite Außenkante 312 auf. Die erste Außenkante 311
der Chiplandefläche 310 des ersten Leiterrahmenteils 300 des
ersten Quadranten 210 ist parallel und direkt benachbart zu
der zweiten Außenkante 312 der Chiplandefläche 310 des ersten
Leiterrahmenteils 300 des zweiten Quadranten 220 angeordnet.
Die zweite Außenkante 312 der Chiplandefläche 310 des ersten
Leiterrahmenteils 300 des ersten Quadranten 210 ist parallel
und direkt benachbart zu der ersten Außenkante 311 der Chip-
landefläche 310 des ersten Leiterrahmenteils 300 des vierten
Quadranten 240 angeordnet.

Die Chiplandeflächen 310 der ersten Leiterrahmentteile 300 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 sind zur Aufnahme elektronischer Halbleiterchips vorgesehen. Beispielsweise können optoelektronische Halbleiterchips auf
5 den Chiplandeflächen 310 der ersten Leiterrahmentteile 300 des Leiterrahmenabschnitts 200 angeordnet werden, insbesondere beispielsweise Leuchtdiodenchips (LED-Chips).

Die im Wesentlichen winkelförmigen ersten Leiterrahmentteile
10 300 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 weisen jeweils an einem an eine erste Außenkante des Leiterrahmenabschnitts 200 angrenzenden Endbereich einen ersten Verbindungsbereich 320 und an einem an eine zweite Außenkante des Leiterrahmenabschnitts 200 angrenzenden Endbe-
15 reich einen zweiten Verbindungsbereich 330 auf. Die zweiten Leiterrahmentteile 400 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 weisen jeweils an einer an die jeweilige erste Außenkante des Leiterrahmenabschnitts 200 angrenzenden Außenkante einen dritten Verbindungsbereich 310
20 und an einer an die jeweilige zweite Außenkante des Leiterrahmenabschnitts 200 angrenzenden Außenkante einen vierten Verbindungsbereich 420 und einen fünften Verbindungsbereich 430 auf.

25 Die Symmetrie der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 erstreckt sich im dargestellten Beispiel auch auf ihre Verbindungsbereiche 320, 330, 410, 420, 430. Dies ist jedoch nicht zwingend erforderlich. Die Symmetrie der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts
30 200 kann sich auch auf die übrigen Bereiche der Leiterrahmentteile 300, 400 der Quadranten 210, 220, 230, 240 beschränken.

Über die Verbindungsbereiche 320, 330, 410, 420, 430 sind die Leiterrahmentteile 300, 400 jedes Leiterrahmenabschnitts 200
35 des Leiterrahmens 100 mit Leiterrahmentteilen 300, 400 benachbarter Leiterrahmenabschnitte 200 des Leiterrahmens 100 verbunden, wie in Fig. 1 erkennbar ist. Der erste Leiterrahmentteil 300 des ersten Quadranten 210 des ersten Leiterrahmenab-

schnitts 200, 201 des Leiterrahmens 100 ist einstückig zusammenhängend mit dem ersten Leiterrahmenteil 300 des dritten Quadranten 230 des zweiten Leiterrahmenabschnitts 200, 202 verbunden, wobei der zweite Verbindungsbereich 330 des ersten Leiterrahmenteils 300 des ersten Quadranten 210 des ersten Leiterrahmenabschnitts 200, 201 mit dem zweiten Verbindungsbereich 330 des ersten Leiterrahmenteils 300 des dritten Quadranten 230 des zweiten Leiterrahmenabschnitts 200, 202 verbunden ist. Außerdem ist der erste Leiterrahmenteil 300 des ersten Quadranten 210 des ersten Leiterrahmenabschnitts 200, 201 über seinen ersten Verbindungsbereich 320 einstückig zusammenhängend mit dem fünften Verbindungsbereich 430 des zweiten Leiterrahmenteils 400 des vierten Quadranten 240 des dritten Leiterrahmenabschnitts 200, 203 des Leiterrahmens 100 verbunden. Der zweite Leiterrahmenteil 400 des ersten Quadranten 210 des ersten Leiterrahmenabschnitts 200, 201 ist über seinen fünften Verbindungsbereich 430 einstückig zusammenhängend mit dem ersten Verbindungsbereich 320 des ersten Leiterrahmenteils 300 des zweiten Quadranten 220 des zweiten Leiterrahmenabschnitts 200, 202 verbunden. Außerdem ist der zweite Leiterrahmenteil 400 des ersten Quadranten 210 des ersten Leiterrahmenabschnitts 200, 201 über seinen vierten Verbindungsbereich 420 einstückig zusammenhängend mit dem dritten Verbindungsbereich 410 des zweiten Leiterrahmenteils 400 des zweiten Quadranten 220 des zweiten Leiterrahmenabschnitts 200, 202 verbunden. Außerdem ist der zweite Leiterrahmenteil 400 des ersten Quadranten 210 des ersten Leiterrahmenabschnitts 200, 201 über seinen dritten Verbindungsbereich 410 einstückig zusammenhängend mit dem vierten Verbindungsbereich 420 des zweiten Leiterrahmenteils 400 des vierten Quadranten 240 des dritten Leiterrahmenabschnitts 200, 203 des Leiterrahmens 100 verbunden.

Die Leiterrahmenabschnitte 200 des Leiterrahmens 100 können durch Zerteilen des Leiterrahmens 100 entlang von Trennbereichen 110 vereinzelt werden. Die Trennbereiche 110 erstrecken sich dabei durch die Verbindungen zwischen den Verbindungsbe-

reichen 320, 330, 410, 420, 430 der Leiterrahmentteile 300, 400 der einzelnen Leiterrahmenabschnitte 200.

Fig. 3 zeigt eine schematische Aufsicht auf ein elektronisches Bauelement 500. Fig. 4 zeigt eine schematische Ansicht einer Unterseite des elektronischen Bauelements 500. Das elektronische Bauelement 500 kann beispielsweise ein optoelektronisches Bauelement sein, insbesondere beispielsweise ein Leuchtdioden-Bauelement (LED-Bauelement).

Das elektronische Bauelement 500 umfasst einen der Leiterrahmenabschnitte 200 des Leiterrahmens 100. Außerdem umfasst das elektronische Bauelement 500 ein Gehäuse 510 mit einer Oberseite 511 und einer der Oberseite 511 gegenüberliegenden Unterseite 512. An der Oberseite 511 des Gehäuses 510 ist eine Kavität 520 ausgebildet. Der Leiterrahmenabschnitt 200 des elektronischen Bauelements 500 ist in das Gehäuse 510 des elektronischen Bauelements 500 eingebettet. Dabei liegt die Unterseite 102 des Leiterrahmenabschnitts 200 zumindest teilweise an der Unterseite 512 des Gehäuses 510 frei. Die Oberseite 101 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 liegt im Bereich der Kavität 520 an der Oberseite 511 des Gehäuses 510 des elektronischen Bauelements 500 zumindest teilweise frei.

Das Gehäuse 510 weist ein elektrisch isolierendes Material auf, beispielsweise ein Kunststoffmaterial. Das Gehäuse 510 kann durch ein Formverfahren (Moldverfahren) hergestellt werden, insbesondere beispielsweise durch Spritzpressen (Transfer Molding), Spritzgießen (Injection Molding) oder Formpressen (Compression Molding). Dabei wird der Leiterrahmenabschnitt 200 des elektronischen Bauelements 500 bevorzugt bereits während der Ausbildung des Gehäuses 510 des elektronischen Bauelements 500 in das Gehäuse 510 eingebettet.

Besonders bevorzugt kann eine parallele Herstellung einer Mehrzahl elektronischer Bauelemente 500 gleichzeitig erfolgen. Dabei wird jeder Leiterrahmenabschnitt 200 des Leiter-

rahmens 100 jeweils in ein Gehäuse 510 eingebettet, während die Leiterrahmenabschnitte 200 des Leiterrahmens 100 noch miteinander verbunden sind. Anschließend werden die Gehäuse 510 und Leiterrahmenabschnitte 200 der einzelnen elektronischen Bauelemente 500 gemeinsam entlang der Trennbereiche 110 zerteilt, um die so gebildeten elektronischen Bauelemente 500 zu vereinzeln.

Die nicht mehr miteinander verbundenen und elektrisch gegeneinander isolierten einzelnen Leiterrahmenterteile 300, 400 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 werden durch das Gehäuse 510 des elektronischen Bauelements 500 relativ zueinander fixiert und zusammengehalten.

Im Bereich der Kavität 520 an der Oberseite 511 des Gehäuses 510 des elektronischen Bauelements 500 sind zumindest Bereiche aller Leiterrahmenterteile 300, 400 aller Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 nicht durch das Material des Gehäuses 510 bedeckt. Insbesondere sind auch die Chiplandeflächen 310 der ersten Leiterrahmenterteile 300 des Leiterrahmenabschnitts 200 nicht durch das Material des Gehäuses 510 bedeckt.

Auf jeder Chiplandefläche 310 des Leiterrahmenabschnitts 200 ist jeweils ein elektronischer Halbleiterchip 530 angeordnet. Die elektronischen Halbleiterchips 530 weisen jeweils eine Oberseite 531 und eine der Oberseite 531 gegenüberliegende Unterseite 532 auf. Die elektronischen Halbleiterchips 530 sind derart an den Chiplandeflächen 310 angeordnet, dass die Unterseite 532 des elektronischen Halbleiterchips 530 jeweils der Oberseite 101 der Chiplandefläche 310 des ersten Leiterrahmenterteils 300 des jeweiligen Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 zugewandt ist. Dabei kann die Unterseite 532 des elektronischen Halbleiterchips 530 beispielsweise über eine Lötverbindung oder eine andere Chipbondverbindung mit der jeweiligen Chiplandefläche 310 verbunden sein.

Bei den elektronischen Halbleiterchips 530 kann es sich beispielsweise um optoelektronische Halbleiterchips handeln, die zur Emission oder zur Absorption elektromagnetischer Strahlung ausgebildet sind. In diesem Fall kann es sich bei den Oberseiten 531 der elektronischen Halbleiterchips 530 um Strahlungsdurchtrittsflächen handeln, beispielsweise um Strahlungsemissionsflächen. Die elektronischen Halbleiterchips 530 können beispielsweise Leuchtdiodenchips (LED-Chips) sein. In diesem Fall können an den Oberseiten 531 der elektronischen Halbleiterchips 530 wahlweise wellenlängenkonvertierende Elemente angeordnet sein.

Die elektronischen Halbleiterchips 530 weisen jeweils eine im Wesentlichen rechteckige Grundform auf, beispielsweise eine im Wesentlichen quadratische Form. Dabei sind Chipkanten 533 der elektronischen Halbleiterchips 530 jeweils bevorzugt im Wesentlichen parallel zu den Außenkanten 311, 312 der Chip-landeflächen 310 der ersten Leiterrahmentteile 300 des Leiter-rahmenabschnitts 200 orientiert. Dadurch sind die einzelnen elektronischen Halbleiterchips 530 des elektronischen Bauelements 500 sehr nahe beieinander angeordnet.

Der elektronische Halbleiterchip 530 jedes Quadranten 210, 220, 230, 240 des elektronischen Bauelements 500 ist elektrisch leitend mit dem jeweiligen ersten Leiterrahmenteil 300 und mit dem jeweiligen zweiten Leiterrahmenteil 400 verbunden. Im dargestellten Beispiel wird die elektrisch leitende Verbindung zwischen dem elektronischen Halbleiterchip 530 und dem ersten Leiterrahmenteil 300 jeweils über die Chipbondverbindung zwischen der Unterseite 532 des jeweiligen elektronischen Halbleiterchips 530 und der Oberseite 101 der Chiplandefläche 310 des jeweiligen ersten Leiterrahmentails 300 hergestellt. Die elektrisch leitende Verbindung zum jeweiligen zweiten Leiterrahmenteil 400 wird jeweils durch einen von der Oberseite 531 des jeweiligen optoelektronischen Halbleiterchips 530 zum jeweiligen zweiten Leiterrahmenteil 400 verlaufenden Bonddraht 550 hergestellt. Es wäre aber bei-

spielsweise auch möglich, auch die elektrisch leitende Verbindung zwischen dem elektronischen Halbleiterchip 530 und dem ersten Leiterrahmenteil 300 jeweils über einen Bonddraht herzustellen.

5

Die an der Unterseite des elektronischen Bauelements 500 freiliegenden Unterseiten 102 der Leiterrahmenteile 300, 400 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 können zur elektrischen Kontaktierung des elektronischen Bauelements 500 dienen. Jeder erste Leiterrahmenteil 300 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 weist an der Unterseite 102 eine erste Lötkontaktfläche 340 und eine dritte Lötkontaktfläche 350 auf. Im dargestellten Beispiel sind die erste Lötkontaktfläche 340 und die dritte Lötkontaktfläche 350 als voneinander räumlich getrennte Lötbereiche ausgebildet, was jedoch nicht zwingend erforderlich ist. Es ist stattdessen auch möglich, an den Unterseiten 102 der ersten Leiterrahmenteile 300 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 jeweils nur eine zusammenhängende Lötkontaktfläche vorzusehen. Die Unterseiten 102 der zweiten Leiterrahmenteile 400 der Quadranten 210, 220, 230, 240 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 weisen jeweils eine zweite Lötkontaktfläche 440 auf. Die Lötkontaktflächen 340, 350, 440 des elektronischen Bauelements 500 können zur elektrischen Kontaktierung des elektronischen Bauelements 500 und seiner elektronischen Halbleiterchips 530 dienen. Das elektronische Bauelement 500 kann beispielsweise als SMD-Bauelement ausgebildet und für eine Oberflächenmontage vorgesehen sein, beispielsweise für eine Oberflächenmontage durch Wiederaufschmelzlöten (Reflow-Löten).

Das elektronische Bauelement 500 kann zusätzlich zu den elektronischen Halbleiterchips 530 weitere Chips aufweisen. Im dargestellten Beispiel weist das elektronische Bauelement 500 drei Schutzchips 540 auf, die den elektronischen Halbleiterchips 530 auf dem ersten Quadranten 210, dem dritten Quadranten 230 und dem vierten Quadranten 240 des Leiterrah-

menabschnitts 200 des elektronischen Bauelements 500 parallelgeschaltet sind. Der im zweiten Quadranten 220 des Leiter-
rahmenabschnitts 200 des elektronischen Bauelements 500 ange-
ordnete elektronische Halbleiterchip 530 weist keinen paral-
5 lelgeschalteten Schutzchip 540 auf. Selbstverständlich kann
aber auch auf dem zweiten Quadranten 220 des Leiterrahmenab-
schnitts 200 des elektronischen Bauelements 500 ein Schutz-
chip 540 vorgesehen werden.

10 Die Schutzchips 540 können beispielsweise als ESD-Schutzchips
(Electrostatic Discharge) zum Schutz der elektronischen Halb-
leiterchips 530 vor einer Beschädigung durch elektrostatische
Entladungen ausgebildet sein.

15 Jeder Schutzchip 540 weist eine Oberseite 541 und eine der
Oberseite 541 gegenüberliegende Unterseite 542 auf. Die
Schutzchips 540 sind auf den ersten Leiterrahmenteil 300
der jeweiligen Quadranten 210, 230, 240 des Leiterrahmenab-
schnitts 200 des elektronischen Bauelements 500 derart ange-
20 ordnet, dass die Unterseiten 542 der Schutzchips 540 den
Oberseiten 101 der ersten Leiterrahmenteil 300 zugewandt und
mittels einer Chipbondverbindung mit diesen verbunden sind,
wodurch auch eine elektrisch leitende Verbindung zwischen dem
jeweiligen Schutzchip 540 und dem jeweiligen ersten Leiter-
25 rahmenteil 300 gebildet wird. Eine weitere elektrisch leiten-
de Verbindung wird mittels eines Bonddrahts 550 zwischen ei-
nem an der Oberseite 541 des jeweiligen Schutzchips 540 ange-
ordneten elektrischen Kontakt des Schutzchips 540 und dem je-
weiligen zweiten Leiterrahmenteil 400 des jeweiligen Quadran-
30 ten 210, 230, 240 des Leiterrahmenabschnitts 200 des elektro-
nischen Bauelements 500 hergestellt.

In der Kavität 520 an der Oberseite 511 des Gehäuses 510 des
elektronischen Bauelements 500 kann ein Vergussmaterial ange-
35 ordnet sein, das die elektronischen Halbleiterchips 530 ab-
deckt. Hierdurch werden die elektronischen Halbleiterchips
530 vor einer Beschädigung durch äußere Einwirkungen ge-
schützt. Falls es sich bei den elektronischen Halbleiterchips

530 um lichtemittierende optoelektronische Halbleiterchips handelt, so kann das in der Kavität 520 angeordnete Vergussmaterial auch eingebettete wellenlängenkonvertierende Partikel aufweisen, die dazu vorgesehen sind, eine Wellenlänge einer durch die elektronischen Halbleiterchips 530 emittierten elektromagnetischen Strahlung zu konvertieren.

Fig. 5 zeigt eine schematische perspektivische Darstellung eines Trägers 600 mit einer Oberseite 601. Der Träger 600 kann beispielsweise als bedruckte Leiterplatte oder als eine andere Art eines Schaltungsträgers ausgebildet sein.

Das elektronische Bauelement 500 ist an der Oberseite 601 des Trägers 600 angeordnet und elektrisch kontaktiert. Zur elektrischen Kontaktierung des elektronischen Bauelements 500 sind elektrische Kontaktflächen an der Oberseite 601 des Trägers 600 ausgebildet, die in einen ersten Quadranten 610, einen zweiten Quadranten 620, einen dritten Quadranten 630 und einen vierten Quadranten 640 unterteilt sind. Jeder Quadrant 610, 620, 630, 640 umfasst eine erste Leiterbahnfläche 650 und eine zweite Leiterbahnfläche 660. Die Leiterbahnflächen 650, 660 aller Quadranten 610, 620, 630, 640 sind elektrisch gegeneinander isoliert.

Das elektronische Bauelement 500 ist derart an der Oberseite 601 des Trägers 600 angeordnet, dass die Unterseite 512 des Gehäuses 510 des elektronischen Bauelements 500 der Oberseite 601 des Trägers 600 zugewandt ist. Die an der Unterseite des elektronischen Bauelements 500 angeordneten Lötkontaktflächen 340, 350, 440 des elektronischen Bauelements 500 sind elektrisch leitend mit den Leiterbahnflächen 650, 660 an der Oberseite 601 des Trägers 600 verbunden. Die Lötkontaktflächen 340, 350, 440 des ersten Quadranten 210 des Leiterraahmenabschnitts 200 des elektronischen Bauelements 500 sind mit den Leiterbahnflächen 650, 660 des ersten Quadranten 610 des Trägers 600 verbunden. Die Lötkontaktflächen 340, 350, 440 des zweiten Quadranten 220 des Leiterraahmenabschnitts 200 des elektronischen Bauelements 500 sind elektrisch leitend mit

den Leiterbahnflächen 650, 660 des zweiten Quadranten 620 verbunden. Die Lötkontaktflächen 340, 350, 440 des dritten Quadranten 230 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 sind elektrisch leitend mit den Leiterbahnflächen 650, 660 des dritten Quadranten 630 des Trägers 600 verbunden. Die Lötkontaktfläche 340, 350, 440 des vierten Quadranten 240 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 sind elektrisch leitend mit den Leiterbahnflächen 650, 660 des vierten Quadranten 650 des Trägers 600 verbunden. Dabei sind jeweils die erste Lötkontaktfläche 340 und die dritte Lötkontaktfläche 350 des ersten Leiterrahmentails 300 mit der ersten Leiterbahnfläche 650 und die zweite Lötkontaktfläche 440 des zweiten Leiterrahmentails 400 mit der zweiten Leiterbahnfläche 660 verbunden.

Im Betrieb des elektronischen Bauelements 500 in den elektronischen Halbleiterchips 530 entstehende Abwärme kann über die ersten Leiterrahmentteile 300 des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 und die ersten Leiterbahnflächen 650 des Trägers 600 in den Träger 600 abfließen.

Durch die Unterteilung des Leiterrahmenabschnitts 200 des elektronischen Bauelements 500 in die Quadranten 210, 220, 230, 240 und die Unterteilung der Oberseite 601 des Trägers 600 in die Quadranten 610, 620, 630, 640 steht zum Abfluss der Abwärme jedes elektronischen Halbleiterchips 530 des elektronischen Bauelements 500 vorteilhafterweise ein eigener vollständiger Quadrant zur Verfügung, was einen wirkungsvollen Abtransport der Abwärme von den elektronischen Halbleiterchips 530 ermöglicht. Vorteilhafterweise erfolgt dabei eine Trennung der thermischen Pfade zur Ableitung der Abwärme der einzelnen elektronischen Halbleiterchips 530 bereits in dem elektronischen Bauelements 500.

Ein weiterer Vorteil besteht darin, dass sich an der Oberseite 601 des Trägers 600 erste Leiterbahnflächen 650 und zweite Leiterbahnflächen 660, die sich im Betrieb des elektronischen Bauelements 500 jeweils auf unterschiedlichen Temperaturni-

veaus befinden werden, jeweils abwechseln, wodurch sich maximale Temperaturgradienten einstellen, was eine besonders wirksame Abfuhr der Abwärme von dem elektronischen Bauelement 500 ermöglicht.

5

Die Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt.

10 Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzzumfang der Erfindung zu verlassen.

Bezugszeichenliste

5	100	Leiterrahmen
	101	Oberseite
	102	Unterseite
	110	Trennbereich
10	200	Leiterrahmenabschnitt
	201	erster Leiterrahmenabschnitt
	202	zweiter Leiterrahmenabschnitt
	203	dritter Leiterrahmenabschnitt
15	210	erster Quadrant
	220	zweiter Quadrant
	230	dritter Quadrant
	240	vierter Quadrant
20	250	Mittenbereich
	300	erster Leiterrahmenteil
	310	Chiplandefläche
	311	erste Außenkante
25	312	zweite Außenkante
	320	erster Verbindungsbereich
	330	zweiter Verbindungsbereich
	340	erste Lötkontaktfläche
	350	dritte Lötkontaktfläche
30	400	zweiter Leiterrahmenteil
	410	dritter Verbindungsbereich
	420	vierter Verbindungsbereich
	430	fünfter Verbindungsbereich
35	440	zweite Lötkontaktfläche
	500	Elektronisches Bauelement
	510	Gehäuse

	511	Oberseite
	512	Unterseite
	520	Kavität
5	530	elektronischer Halbleiterchip
	531	Oberseite
	532	Unterseite
	533	Chipkante
10	540	Schutzchip
	541	Oberseite
	542	Unterseite
	550	Bonddraht
15	600	Träger
	601	Oberseite
	610	erster Quadrant
	620	zweiter Quadrant
20	630	dritter Quadrant
	640	vierter Quadrant
	650	erste Leiterbahnfläche
	660	zweite Leiterbahnfläche
25		

Patentansprüche

1. Elektronisches Bauelement (500)
mit einem Gehäuse (510) und einem teilweise in das Gehäus
5 se (510) eingebetteten Leiterrahmenabschnitt (200),
wobei der Leiterrahmenabschnitt (200) einen ersten Quad-
ranten (210), einen zweiten Quadranten (220), einen drit-
ten Quadranten (230) und einen vierten Quadranten (240)
umfasst,
10 wobei jeder der Quadranten (210, 220, 230, 240) einen
ersten Leiterrahmenteil (300) und einen zweiten Leiter-
rahmenteil (400) aufweist,
wobei jeder erste Leiterrahmenteil (300) eine Chiplande-
fläche (310) aufweist,
15 wobei die Chiplandeflächen (310) aller vier Quadranten
(210, 220, 230, 240) an einen gemeinsamen Mittenbereich
(250) des Leiterrahmenabschnitts (200) angrenzend ange-
ordnet sind.
- 20 2. Elektronisches Bauelement (500) gemäß Anspruch 1,
wobei die vier Quadranten (210, 220, 230, 240) zueinander
symmetrisch ausgebildet sind.
3. Elektronisches Bauelement (500) gemäß Anspruch 2,
25 wobei die vier Quadranten (210, 220, 230, 240) zueinander
rotationssymmetrisch ausgebildet sind.
4. Elektronisches Bauelement (500) gemäß einem der vorherge-
henden Ansprüche,
30 wobei alle Leiterrahmenteile (300, 400) aller vier Quad-
ranten (210, 220, 230, 240) elektrisch voneinander ge-
trennt sind.
5. Elektronisches Bauelement (500) gemäß einem der vorherge-
35 henden Ansprüche,
wobei die Chiplandefläche (310) jedes ersten Leiterrah-
mentails (300) eine erste Außenkante (311) und eine zwei-
te Außenkante (312) aufweist,

wobei die erste Außenkante (311) des ersten Leiterrahmentails (300) des ersten Quadranten (210) parallel und direkt benachbart zu der zweiten Außenkante (312) des ersten Leiterrahmentails (300) des zweiten Quadranten (220) angeordnet ist,

wobei die zweite Außenkante (312) des ersten Leiterrahmentails (300) des ersten Quadranten (210) parallel und direkt benachbart zu der ersten Außenkante (311) des ersten Leiterrahmentails (300) des vierten Quadranten (240) angeordnet ist.

6. Elektronisches Bauelement (500) gemäß einem der vorhergehenden Ansprüche,

wobei auf jeder Chiplandfläche (310) jeweils ein elektronischer Halbleiterchip (530), insbesondere ein optoelektronischer Halbleiterchip, angeordnet ist,

wobei jeder elektronische Halbleiterchip (530) elektrisch leitend mit dem zweiten Leiterrahmenteil (400) des jeweiligen Quadranten (210, 220, 230, 240) verbunden ist.

7. Elektronisches Bauelement (500) gemäß Ansprüchen 5 und 6, wobei Chipkanten (533) der elektronischen Halbleiterchips (530) im Wesentlichen parallel zu den Außenkanten (311, 312) der Chiplandeflächen (310) orientiert sind.

8. Elektronisches Bauelement (500) gemäß einem der Ansprüche 6 und 7,

wobei auf einer Chiplandefläche (310) eines Quadranten (210, 220, 230, 240) ein Schutzchip (540) angeordnet ist, der elektrisch leitend mit dem zweiten Leiterrahmenteil (400) des Quadranten (210, 220, 230, 240) verbunden ist.

9. Elektronisches Bauelement (500) gemäß einem der vorhergehenden Ansprüche,

wobei der erste Leiterrahmenteil (300) des ersten Quadranten (210) zwischen dem zweiten Leiterrahmenteil (400) des ersten Quadranten (210) und dem zweiten Leiterrahmenteil (400) des zweiten Quadranten (220) angeordnet ist.

10. Elektronisches Bauelement (500) gemäß einem der vorhergehenden Ansprüche,
wobei der erste Leiterrahmenteil (300) des ersten Quadranten (210) zwischen dem zweiten Leiterrahmenteil (400) des ersten Quadranten (210) und dem zweiten Leiterrahmenteil (400) des vierten Quadranten (240) angeordnet ist.

11. Leiterrahmen (100)

zur Herstellung eines elektronischen Bauelements (500), mit einem ersten Leiterrahmenabschnitt (200, 201), der einen ersten Quadranten (210), einen zweiten Quadranten (220), einen dritten Quadranten (230) und einen vierten Quadranten (240) umfasst,
wobei jeder der Quadranten (210, 220, 230, 240) einen ersten Leiterrahmenteil (300) und einen zweiten Leiterrahmenteil (400) aufweist,
wobei jeder erste Leiterrahmenteil (300) eine Chiplandefläche (310) zur Aufnahme eines elektronischen Halbleiterchips (530) aufweist,
wobei die Chiplandeflächen (310) aller vier Quadranten (210, 220, 230, 240) an einen gemeinsamen Mittenbereich (250) des ersten Leiterrahmenabschnitts (200, 201) angrenzend angeordnet sind.

12. Leiterrahmen (100) gemäß Anspruch 11,

wobei der Leiterrahmen (100) einen zweiten Leiterrahmenabschnitt (200, 202) und einen dritten Leiterrahmenabschnitt (200, 203) aufweist, die wie der erste Leiterrahmenabschnitt (200, 201) ausgebildet sind.


13. Leiterrahmen (100) gemäß Anspruch 12,

wobei der erste Leiterrahmenteil (300) des ersten Quadranten (210) des ersten Leiterrahmenabschnitts (200, 201) einstückig zusammenhängend mit dem ersten Leiterrahmenteil (300) des dritten Quadranten (230) des zweiten Leiterrahmenabschnitts (200, 202)

und mit dem zweiten Leiterrahtenteil (400) des vierten Quadranten (240) des dritten Leiterrahtenabschnitts (200, 203) ausgebildet ist.

5 14. Leiterrahten (100) gemäß einem der Ansprüche 12 und 13,
wobei der zweite Leiterrahtenteil (400) des ersten Quad-
ranten (210) des ersten Leiterrahtenabschnitts (200, 201)
einstückig zusammenhängend
mit dem ersten Leiterrahtenteil (300) des zweiten Quad-
10 ranten (220) des zweiten Leiterrahtenabschnitts (200,
202),
mit dem zweiten Leiterrahtenteil (400) des zweiten Quad-
ranten (220) des zweiten Leiterrahtenabschnitts (200,
202)
15 und mit dem zweiten Leiterrahtenteil (400) des vierten
Quadranten (240) des dritten Leiterrahtenabschnitts (200,
203) ausgebildet ist.

15. Verfahren zum Herstellen eines elektronischen Bauelements
20 (500)
mit den folgenden Schritten:
- Bereitstellen eines Leiterrahtens (100) gemäß einem der
Ansprüche 11 bis 14;
- Einbetten des ersten Leiterrahtenabschnitts (200) in
25 ein Gehäuse (510);
- Anordnen jeweils eines elektronischen Halbleiterchips
(530), insbesondere eines optoelektronischen Halbleiter-
chips, auf der Chiplandefläche (310) jedes ersten Leiter-
rahtenteils (300) des ersten Leiterrahtenabschnitts
30 (200).



2/5

FIG 2




FIG 3




FIG 4





FIG 5



INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2015/066081

A. CLASSIFICATION OF SUBJECT MATTER
INV. H01L33/62 H01L25/075
ADD.

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPO-Internal, WPI Data

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2010/117099 A1 (LEUNG JACOB CHI WING [CN]) 13 May 2010 (2010-05-13) paragraphs [0032], [0034], [0035], [0043], [0044], [0050]; figures 1,2,7,15 -----	1-15
A	US 2013/049564 A1 (JUNG SU JUNG [KR] ET AL) 28 February 2013 (2013-02-28) paragraphs [0141] - [0142]; figure 13 -----	1-5
A	US 2011/186875 A1 (EGOSHI HIDENORI [JP] ET AL) 4 August 2011 (2011-08-04) paragraphs [0071] - [0072]; figure 7 -----	8
A	US 2009/109668 A1 (ISOBE HIROYUKI [JP]) 30 April 2009 (2009-04-30) figures 8-14 -----	12-14
	-/--	



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents :

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

23 September 2015

Date of mailing of the international search report

30/09/2015

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Authorized officer

Chin, Patrick

INTERNATIONAL SEARCH REPORT

International application No

PCT/EP2015/066081

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2008/179618 A1 (CHENG CHING-TAI [TW]) 31 July 2008 (2008-07-31) figures 3a,3b -----	1,2

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/EP2015/066081

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 2010117099	A1	13-05-2010	CN 102272951 A 07-12-2011
		EP 2351112 A1 03-08-2011	
		JP 5687200 B2 18-03-2015	
		JP 2012508457 A 05-04-2012	
		KR 20110095301 A 24-08-2011	
		US 2010117099 A1 13-05-2010	
		WO 2010051758 A1 14-05-2010	
US 2013049564	A1	28-02-2013	CN 103078040 A 01-05-2013
		JP 2013046071 A 04-03-2013	
		US 2013049564 A1 28-02-2013	
		US 2014225151 A1 14-08-2014	
US 2011186875	A1	04-08-2011	CN 102142507 A 03-08-2011
		JP 5010716 B2 29-08-2012	
		JP 2011176264 A 08-09-2011	
		TW 201138060 A 01-11-2011	
		US 2011186875 A1 04-08-2011	
US 2009109668	A1	30-04-2009	JP 4966199 B2 04-07-2012
		KR 20080049732 A 04-06-2008	
		TW I430470 B 11-03-2014	
		TW 201330312 A 16-07-2013	
		US 2009109668 A1 30-04-2009	
		US 2012187429 A1 26-07-2012	
		US 2014204312 A1 24-07-2014	
		WO 2007034537 A1 29-03-2007	
US 2008179618	A1	31-07-2008	NONE

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
INV. H01L33/62 H01L25/075
ADD.

Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
H01L

Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, WPI Data

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 2010/117099 A1 (LEUNG JACOB CHI WING [CN]) 13. Mai 2010 (2010-05-13) Absätze [0032], [0034], [0035], [0043], [0044], [0050]; Abbildungen 1,2,7,15 -----	1-15
A	US 2013/049564 A1 (JUNG SU JUNG [KR] ET AL) 28. Februar 2013 (2013-02-28) Absätze [0141] - [0142]; Abbildung 13 -----	1-5
A	US 2011/186875 A1 (EGOSHI HIDENORI [JP] ET AL) 4. August 2011 (2011-08-04) Absätze [0071] - [0072]; Abbildung 7 -----	8
A	US 2009/109668 A1 (ISOBE HIROYUKI [JP]) 30. April 2009 (2009-04-30) Abbildungen 8-14 ----- -/-	12-14



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

"E" frühere Anmeldung oder Patent, die bzw. das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

"Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

23. September 2015

Absendedatum des internationalen Recherchenberichts

30/09/2015

Name und Postanschrift der Internationalen Recherchenbehörde

Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Chin, Patrick

C. (Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	US 2008/179618 A1 (CHENG CHING-TAI [TW]) 31. Juli 2008 (2008-07-31) Abbildungen 3a,3b -----	1,2

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/EP2015/066081

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 2010117099 A1	13-05-2010	CN 102272951 A	07-12-2011
		EP 2351112 A1	03-08-2011
		JP 5687200 B2	18-03-2015
		JP 2012508457 A	05-04-2012
		KR 20110095301 A	24-08-2011
		US 2010117099 A1	13-05-2010
		WO 2010051758 A1	14-05-2010
US 2013049564 A1	28-02-2013	CN 103078040 A	01-05-2013
		JP 2013046071 A	04-03-2013
		US 2013049564 A1	28-02-2013
		US 2014225151 A1	14-08-2014
US 2011186875 A1	04-08-2011	CN 102142507 A	03-08-2011
		JP 5010716 B2	29-08-2012
		JP 2011176264 A	08-09-2011
		TW 201138060 A	01-11-2011
		US 2011186875 A1	04-08-2011
US 2009109668 A1	30-04-2009	JP 4966199 B2	04-07-2012
		KR 20080049732 A	04-06-2008
		TW I430470 B	11-03-2014
		TW 201330312 A	16-07-2013
		US 2009109668 A1	30-04-2009
		US 2012187429 A1	26-07-2012
		US 2014204312 A1	24-07-2014
		WO 2007034537 A1	29-03-2007
US 2008179618 A1	31-07-2008	KEINE	