

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成22年10月14日(2010.10.14)

【公開番号】特開2008-226389(P2008-226389A)

【公開日】平成20年9月25日(2008.9.25)

【年通号数】公開・登録公報2008-038

【出願番号】特願2007-66084(P2007-66084)

【国際特許分類】

G 1 1 C 29/44 (2006.01)

G 1 1 C 29/04 (2006.01)

G 1 1 C 11/401 (2006.01)

G 1 1 C 29/56 (2006.01)

【F I】

G 1 1 C 29/00 6 5 5 Z

G 1 1 C 29/00 6 0 1 Z

G 1 1 C 11/34 3 7 1 D

G 1 1 C 29/00 6 5 1 T

G 1 1 C 29/00 6 0 3 Z

【手続補正書】

【提出日】平成22年8月25日(2010.8.25)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

救済回路を備える半導体記憶装置において、

前記救済回路が、

救済対象アドレスを指定するためのアドレスヒューズと、該アドレスヒューズにより指定される前記救済対象アドレスと入力アドレスとを比較して比較結果を出力する比較部と、を含むアドレス比較回路と、

複数種の不良に対応する複数の救済モードのうちの一つを選択するためのモードヒューズを含み、前記比較結果と前記モードヒューズにより選択される選択救済モードとに応じた救済信号を出力する調整回路と、

を含む、ことを特徴とする半導体記憶装置。

【請求項2】

請求項1に記載された半導体記憶装置において、

前記モードヒューズが、マージン性不良を救済するための信号タイミングの調整を行うタイミング調整ヒューズを兼ねている、ことを特徴とする半導体記憶装置。

【請求項3】

請求項1又は2に記載の半導体記憶装置において、

伝送遅延時間の異なる2つの経路と、

前記救済信号に応じて前記2つの経路の一方の経路を導通させるゲート回路と、

をさらに備える、ことを特徴とする半導体記憶装置。

【請求項4】

半導体記憶装置において、

複数種の不良に対応する複数の救済モードのうちの一つを選択するためのモードヒューズ

ーズを含む救済回路を備え、

前記救済モードには、メインアンプ起動タイミング不良、書き込みマージン不足による不良及び読み出しマージン不足による不良のうちの少なくとも一つの不良を救済するモードが含まれる、ことを特徴とする半導体記憶装置。

【請求項 5】

請求項 1 に記載の半導体記憶装置において、

前記救済モードには、物理的不良を救済するモードが含まれる、ことを特徴とする半導体記憶装置。

【請求項 6】

請求項 1 乃至 3 のいずれか一つに記載の半導体記憶装置において、

前記救済モードには、メインアンプ起動タイミング不良、書き込みマージン不足による不良及び読み出しマージン不足による不良のうちの少なくとも一つの不良を救済するモードが含まれる、ことを特徴とする半導体記憶装置。

【請求項 7】

救済回路を備える半導体記憶装置において、

前記救済回路が、

複数のヒューズを含むヒューズセットと、

複数種の不良に対応する複数の救済モードのうちのひとつを選択するモードヒューズと

第 1 の出力ノードと第 2 の出力ノードと、

前記モードヒューズの情報によって、前記ヒューズセットの情報を前記第 1 の出力ノードまたは前記第 2 の出力ノードの少なくとも一方に出力する選択回路と、

を含む、ことを特徴とする半導体記憶装置。

【請求項 8】

請求項 7 に記載の半導体記憶装置において、

前記ヒューズセットが、

救済対象アドレスを指定するためのアドレスヒューズと、

該アドレスヒューズにより指定される前記救済対象アドレスと入力アドレスとを比較して比較結果を出力する比較部とを含むアドレス比較回路と、を含み、

前記選択回路が、前記ヒューズセットの情報である前記比較結果を、前記第 1 の出力ノードまたは第 2 の出力ノードの少なくとも一方に救済信号として出力する、ことを特徴とする半導体記憶装置。

【請求項 9】

請求項 8 に記載の半導体記憶装置において、

前記モードヒューズが、マージン性不良を救済するための信号タイミングの調整を行うタイミング調整ヒューズを兼ねている、ことを特徴とする半導体記憶装置。

【請求項 10】

請求項 8 又は 9 に記載の半導体記憶装置において、

伝送遅延時間の異なる 2 つの経路と、前記救済信号に応じて前記 2 つの経路の一方の経路を導通させるゲート回路とを、さらに備える、ことを特徴とする半導体記憶装置。

【請求項 11】

請求項 7 乃至 10 のいずれか一つに記載の半導体記憶装置において、

前記救済モードには、メインアンプ起動タイミング不良、書き込みマージン不足による不良及び読み出しマージン不足による不良のうちの少なくとも一つの不良を救済するモードが含まれる、ことを特徴とする半導体記憶装置。

【請求項 12】

請求項 7 に記載の半導体記憶装置において、

前記モードヒューズは、前記第 1 の出力ノード及び前記第 2 の出力ノードにそれぞれ対応する第 1 のヒューズ及び第 2 のヒューズを含み、

前記選択回路は、前記第 1 のヒューズ及び前記第 2 のヒューズの情報によって、それぞ

れ対応する前記第 1 の出力ノード及び前記第 2 の出力ノードに前記ヒューズセットの情報を出力するか否かを制御する、ことを特徴とする半導体記憶装置。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正の内容】

【0010】

本発明の一実施の形態に係る半導体記憶装置は、救済回路を備え、前記救済回路が、救済対象アドレスを指定するためのアドレスヒューズと、該アドレスヒューズにより指定される前記救済対象アドレスと入力アドレスとを比較して比較結果を出力する比較部とを含むアドレス比較回路と、複数種の不良に対応する複数の救済モードのうちの一つを選択するためのモードヒューズを含み、前記比較結果と前記モードヒューズにより選択される選択救済モードとに応じた救済信号を出力する調整回路と、を含む、ことを特徴とする。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正の内容】

【0011】

また、本発明の他の実施の形態に係る半導体記憶装置は、複数種の不良に対応する複数の救済モードのうちの一つを選択するためのモードヒューズを含む救済回路を備え、前記救済モードには、メインアンプ起動タイミング不良、書き込みマージン不足による不良及び読み出しマージン不足による不良のうち少なくとも一つの不良を救済するモードが含まれることを特徴とする。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正の内容】

【0012】

また、本発明のさらに他の実施の形態に係る半導体記憶装置は、救済回路を備え、前記救済回路が、複数のヒューズを含むヒューズセットと、複数種の不良に対応する複数の救済モードのうちの一つを選択するモードヒューズと、第 1 の出力ノードと第 2 の出力ノードと、前記モードヒューズの情報によって、前記ヒューズセットの情報を前記第 1 の出力ノードまたは前記第 2 の出力ノードの少なくとも一方に出力する選択回路と、を含むことを特徴とする。

【手続補正 5】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】削除

【補正の内容】

【手続補正 6】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】削除

【補正の内容】

【手続補正 7】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】削除

【補正の内容】