

[19] 中华人民共和国国家知识产权局

[51] Int. Cl⁷

G02F 1/133

G09G 3/36



[12] 发明专利说明书

[21] ZL 专利号 00126436.2

[45] 授权公告日 2003 年 11 月 26 日

[11] 授权公告号 CN 1129026C

[22] 申请日 2000.6.4 [21] 申请号 00126436.2

[30] 优先权

[32] 1999.6.4 [33] KR [31] 20721/1999

[71] 专利权人 权五敬

地址 韩国汉城

[72] 发明人 权五敬

审查员 胡 婧

[74] 专利代理机构 北京市柳沈律师事务所


代理人 黄小临

权利要求书 2 页 说明书 15 页 附图 30 页

[54] 发明名称 液晶显示器的驱动器

[57] 摘要

一种驱动液晶显示器的源极驱动器，包括：
 ($n/3$) 时钟移位寄存器，移位水平同步信号脉冲以输出锁存时钟；第一采样锁存器及第二采样锁存器，根据由移位驱动器发送的锁存时钟，分别采样和锁存 $2n$ 个列线之中对应于奇数列线的和偶数列线的数字视频信号；保持锁存器，根据第一加载信号，接收并锁存第一采样锁存器中存储的数据，并根据第二加载信号，接收并锁存第二采样锁存器中存储的数据；D/A 转换器；以及放大器。



ISSN 1008-4274

1. 一种将视频信号施加到液晶显示器的 n 条数据线的液晶显示器的源极驱动器，液晶显示器包括第一和第二板以及密封于两板之间的液晶，其中
- 5 中每条数据线与像素的两列相关，源极驱动器包括：
- 移位寄存器，移位水平同步信号脉冲然后输出锁存时钟；
- 具有 n 个通道的第一采样锁存器，根据由移位寄存器输出的锁存时钟，采样和锁存与 $2n$ 条像素列中的奇数像素列相对应的数字视频信号；
- 具有 n 个通道的第二采样锁存器，根据由移位寄存器输出的锁存时钟，
- 10 采样和锁存与 $2n$ 条像素列中的偶数像素列相对应的数字视频信号；
- 保持锁存器，根据第一加载信号，接收并锁存第一采样锁存器中存储的数据，并根据第二加载信号，接收并锁存第二采样锁存器中存储的数据；
- D/A 转换器，将存储在保持锁存器中对应于奇数像素列的数字视频信号或对应于偶数像素列的数字视频信号转换为模拟数据信号；以及
- 15 放大器，放大由 D/A 转换器提供的对应于奇数像素列的模拟视频信号或对应于偶数像素列的模拟视频信号。
2. 如权利要求 1 所述的液晶显示器的源极驱动器，其中由数据线的数量确定第一和第二采样锁存器中的通道的数量。
3. 一种将视频信号施加到液晶显示器的 n 条数据线的液晶显示器的源
- 20 极驱动器，液晶显示器包括第一和第二板以及密封于两板之间的液晶，其中每个数据线与像素的两列相关，源极驱动器包括：
- 移位寄存器，移位水平同步信号脉冲然后输出锁存时钟；
- 具有 n 个通道的第一和第二采样锁存器，根据由移位寄存器输出的锁存时钟，分别采样和锁存对应于 $2n$ 条像素列中的奇数像素列的数字视频信号以及对应于偶数像素列的数字视频信号；
- 25 第一和第二保持锁存器，根据加载信号，分别接收和锁存分别在第一和第二采样锁存器中存储的数字信号；
- 第一和第二 D/A 转换器，将分别存储在第一和第二保持锁存器中的数字视频信号分别转换为模拟视频信号；
- 30 第一和第二放大器，放大分别由第一和第二 D/A 转换器输出的模拟视频信号；以及

将第一和第二放大器的输出选择性地连接到数据线的开关。

4. 如权利要求3所述的液晶显示器的源极驱动器，其中在一个水平周期期间，开关依次地将第一放大器的输出和第二放大器的输出连接到数据线。

液晶显示器的驱动器

5 技术领域

本申请涉及液晶显示器，特别涉及液晶显示器的驱动器，其中控制施加到彼此相邻的两个扫描线的驱动信号使一个数据线将两个视频信号分别发送到两个像素，由此与常规的液晶显示器相比，将数据线减少了一半。

10 背景技术

液晶显示器通常由上板和下板以及密封在两个板之间的液晶组成。上板有一个黑底矩阵、公共电极以及其上形成显示颜色的滤色层 R、G 和 B。在下板上，排列有数据线和栅极线，相互交叉，形成矩阵形的像素区。每个像素区包括一个薄膜晶体管和一个像素电极。

15 图 1 是一般的液晶显示器的剖面图。参考图 1，每一个由从扫描线(栅极线)延伸出的栅电极、由数据线延伸出的源极和漏极电极 S 和 D 组成的薄膜晶体管以矩阵形式排列在下板 1 上，具有预定的距离。连接到每个薄膜晶体管的漏电极 D 的像素电极 2a 形成在每个像素区中。上板 3 有以网形形成在其上的黑底矩阵层 4，以阻止光线透射到除像素区 2a 之外的区域。显示颜色的 R、G、B 滤色层 5 形成在各黑底矩阵层 4 之间。公共电极 6 形成在滤色层 5 和黑底矩阵层 4 上。

20 图 2 示出了常规液晶显示器的结构。参考图 2，液晶显示器包括由上板和下板以及密封其间以显示图像的液晶组成的显示板部分 21、由栅极驱动器 GD 组成且每个将驱动信号在行方向上施加到板部分 21 的栅极驱动器部分 22、以及由源极驱动器 SD 组成且每个将驱动信号在列的方向内提供到板部分 21 的源极驱动器部分 23。

30 下面参考附图介绍常规的液晶显示器及其驱动电路。图 3 示出了常规液晶显示器的结构。参考图 3，多个扫描线 G1、G2、...、Gn-1、Gn 排列在行方向上，具有预定的距离，排列多个数据线 D1、D2、...、Dn-1、Dn，与扫描线交叉。薄膜晶体管 T1 形成在每个扫描线与每个数据线交叉的部分。像素电极 C_{1c} 连接到每个薄膜晶体管 T1。因此，驱动电压依次地施加到扫

描线以导通薄膜晶体管，对应数据线的信号电压通过导通的薄膜晶体管施加到像素电极。

图 4 示出了施加到常规液晶显示器扫描线的驱动信号的波形。参考图 4，驱动信号依次地施加到扫描线，在一帧期间从第一个 G1 开始到第 n 个 Gn，对应数据线的信号电压通过由对应的扫描线导通的薄膜晶体管传递到像素电极，由此显示一幅图像。

图 5A 示出了常规液晶显示器的源极驱动器的结构，图 5B 示出了源极驱动器的工作波形。显示在图 5A 中的源极驱动器为 384 通道 6 位驱动器。即，它有 R、G 和 B 数据项，每个为 6 位，它的列线数量为 384。参考图 5A，源极驱动器包括移位寄存器 51、采样锁存器 52、保持锁存器 53、数字/模拟(D/A)转换器 54 以及放大器 55。移位寄存器 51 根据源脉冲时钟 HCLK 移动水平同步信号脉冲 HSYNC，以将锁存时钟输出到采样锁存器 52。根据由移位寄存器 51 提供的锁存时钟，采样锁存器 52 采样和锁存列线上的数字 R、G 和 B 数据项。

响应于加载信号 LD，保持锁存器 53 同时接收并锁存由采样锁存器 52 锁存的 R、G 和 B 数据项。D/A 转换器 54 将存储在保持锁存器 53 中的数字的 R、G 和 B 数据转换为模拟的 R、G 和 B 数据信号。放大器 55 放大模拟的 R、G 和 B 数据信号的电流，并将它们发送到数据线。即，数字的 R、G 和 B 数据被采样和保持，转换为模拟的 R、G 和 B 数据，然后将要输出的电流放大。这里，如果保持锁存器 53 保持对应于第 n 个行线的 R、G 和 B 数据，那么采样锁存器 52 采样第(n+1)行线的 R、G 和 B 数据。

图 6A 示出了常规液晶显示器的栅极驱动器的结构，图 6B 示出了栅极驱动器的输入和输出波形。参考图 6A，栅极驱动器由移位寄存器 61、电平移位器 62 以及输出缓冲器 63 组成。移位寄存器 61 根据栅极脉冲时钟 VCLK 移动垂直的同步信号脉冲 VSYNC，以依次地启动扫描线。电平移位器 62 依次地按电平移动施加到扫描线的信号，以将它输出到输出缓冲器 63。因此，依次地启动连接到输出缓冲器 63 的多个扫描线。

在常规的液晶显示器中，如上所述，驱动电压依次地施加到扫描线，以导通或截止每个连接到每个数据线的薄膜晶体管，对应数据线的信号电压通过导通的薄膜晶体管传送到对应的像素区域，由此显示图像。

然而，以上提到的常规液晶显示器有以下问题。当增加像素的数量以

实现大尺寸的高清晰度的液晶显示器时，它的驱动器的数量和尺寸也增加，从而提高了成本。这导致了如驱动器和板之间连接等的新问题。

发明内容

5 因此，本发明致力于一种液晶显示器的驱动器，能够基本上消除由于现有技术的局限和不足造成的一个或多个问题。

本发明的一个目的是提供一种驱动液晶显示器的驱动器，能够与常规液晶显示器相同清晰度地显示图像，同时它的数据线仅为常规驱动液晶显示器的数据线数量的一半，由此降低了成本。

10 为达到本发明的目的，提供一种液晶显示器，具有第一和第二板以及密封在其间的液晶，包括：多个扫描线，在一个方向上排列在第一板上；多个数据线，排列在第一板上，与扫描线交叉；第一和第二像素区，分别位于每个数据线的两侧；第一开关，选择性地将加载在对应数据线上的视频信号传送到第一像素区；以及第二开关，选择性地将加载在数据线上的
15 视频信号传送到第二像素区。

为达到本发明的目的，还提供一种将视频信号施加到液晶显示器的 n 条数据线的液晶显示器的源极驱动器，液晶显示器包括第一和第二板以及密封于两板之间的液晶，其中每条数据线与像素的两列相关，源极驱动器包括：移位寄存器，移位水平同步信号脉冲然后输出锁存时钟；具有 n 个
20 通道的第一采样锁存器，根据由移位寄存器输出的锁存时钟，采样和锁存与 $2n$ 条像素列中的奇数像素列相对应的数字视频信号；具有 n 个通道的第二采样锁存器，根据由移位寄存器输出的锁存时钟，采样和锁存与 $2n$ 条像素列中的偶数像素列相对应的数字视频信号；保持锁存器，根据第一加载信号，接收并锁存第一采样锁存器中存储的数据，并根据第二加载信号，
25 接收并锁存第二采样锁存器中存储的数据；D/A 转换器，将存储在保持锁存器中对应于奇数像素列的数字视频信号或对应于偶数像素列的数字视频信号转换为模拟数据信号；以及放大器，放大由 D/A 转换器提供的对应于奇数像素列的模拟视频信号或对应于偶数像素列的模拟视频信号。

本发明还提供一种将视频信号施加到液晶显示器的 n 条数据线的液晶
30 显示器的源极驱动器，液晶显示器包括第一和第二板以及密封于两板之间的液晶，其中每个数据线与像素的两列相关，源极驱动器包括：移位寄存

- 器，移位水平同步信号脉冲然后输出锁存时钟；具有 n 个通道的第一和第二采样锁存器，根据由移位寄存器输出的锁存时钟，分别采样和锁存对应于 $2n$ 条像素列中的奇数像素列的数字视频信号以及对应于偶数像素列的数字视频信号；第一和第二保持锁存器，根据加载信号，分别接收和锁存分别在第一和第二采样锁存器中存储的数字信号；第一和第二 D/A 转换器，将分别存储在第一和第二保持锁存器中的数字视频信号分别转换为模拟视频信号；第一和第二放大器，放大分别由第一和第二 D/A 转换器输出的模拟视频信号；以及将第一和第二放大器的输出选择性地连接到数据线的开关。
- 10 为达到本发明的目的，还提供一种驱动液晶显示器的栅极驱动器，包括：移位寄存器，根据栅极脉冲时钟移动起始脉冲；逻辑电路，选择性地接收移位寄存器的多个输出信号，按照逻辑操作它们并输出它们；电平移位器，将逻辑电路的输出移动到预定的电平，以依次地输出它；以及输出缓冲器，依次地将电平移动的信号施加到扫描线。
- 15 应该理解本发明的简要介绍和以下的详细说明都为示例性和说明性的，意在进一步说明所要求保护的发明。

附图说明

- 提供本发明的进一步理解并引入构成本发明一部分的附图示出了本发明的实施例，并和说明部分一起用于介绍本发明的原理：

在图中：

- 图 1 为一般的液晶显示器的剖面图；
- 图 2 简要地示出了一般的液晶显示器的结构；
- 图 3 示出了常规的液晶显示器的结构；
- 25 图 4 示出了施加到常规的液晶显示器的扫描线的驱动信号的波形；
- 图 5A 示出了常规的液晶显示器的源极驱动器的结构；
- 图 5B 示出了常规的液晶显示器的源极驱动器的工作波形；
- 图 6A 示出了常规的液晶显示器的栅极驱动器的结构；
- 图 6B 示出了常规的液晶显示器的栅极驱动器的工作波形；
- 30 图 7A 示出了根据本发明第一实施例的液晶显示器的结构；
- 图 7B 示出了施加到图 7A 的液晶显示器的扫描线的驱动信号的波形；

- 图 8A 示出了根据本发明第二实施例的液晶显示器的结构；
图 8B 示出了施加到图 8A 的液晶显示器的扫描线的驱动信号的波形；
图 9A 示出了根据本发明第三实施例的液晶显示器的结构；
图 9B 示出了施加到图 9A 的液晶显示器的扫描线的驱动信号的波形；
5 图 10A 示出了根据本发明第四实施例的液晶显示器的结构；
图 10B 示出了施加到图 10A 的液晶显示器的扫描线的驱动信号的波
形；
图 11A 示出了根据本发明第五实施例的液晶显示器的结构；
图 11B 示出了施加到图 11A 的液晶显示器的扫描线的驱动信号的波形；
10 图 12A 示出了根据本发明第六实施例的液晶显示器的结构；
图 12B 示出了施加到图 12A 的液晶显示器的扫描线的驱动信号的波
形；
图 13A 示出了根据本发明第七实施例的液晶显示器的结构；
图 13B 示出了施加到图 13A 的液晶显示器的扫描线的驱动信号的波
15 形；
图 14A 示出了根据本发明第八实施例的液晶显示器的结构；
图 14B 示出了施加到图 14A 的液晶显示器的扫描线的驱动信号的波
形；
图 15A 示出了根据本发明液晶显示器的源极驱动器的结构；
20 图 15B 示出了图 15A 的源极驱动器的工作波形；
图 16A 示出了根据本发明另一实施例的液晶显示器的源极驱动器的结
构；
图 16B 示出了图 16A 的源极驱动器的工作波形；
图 17A 示出了根据本发明的液晶显示器的栅极驱动器的结构；
25 图 17B 示出了图 17A 的液晶显示器的栅极驱动器的工作波形；
图 18 示出了根据本发明液晶显示器的视频信号写顺序和图像信号的极
性。

具体实施方式

- 30 现在参考本发明的优选实施例以及在附图中示出的例子详细地介绍。
根据本发明的液晶显示器特征在于控制施加到相邻两个扫描线的驱动

信号以使一个数据线将视频信号发送到设置在它两侧的像素区，以减少数据线的数量。

图 7A 示出了根据本发明第一实施例的液晶显示器的结构。参考图 7A，多个扫描线 G1、G2、...、Gn-1、Gn 按行方向排列，多个数据线 D1、D2、...、Dn-1、Dn 按列方向排列，与扫描线交叉。在每个扫描线与每个数据线交叉的部分，传送视频信号的第一和第二开关 71 和 73 分别位于数据线左侧和右侧的像素区。第一和第二电极像素 71c 和 73c 分别连接到第一和第二开关 71 和 73。这里，每个第一和第二开关优选由 N 型或 P 型薄膜晶体管构成。

下面参考图 7A 的“X”部分详细介绍本发明的液晶显示器的结构。位于数据线 D1 左侧的第一开关 71 包括其源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G1 的第一薄膜晶体管 71a；以及，栅极连接到下一个扫描线 G2 的第二薄膜晶体管 71b，第二薄膜晶体管 71b 与第一薄膜晶体管 71a 串联连接。第二薄膜晶体管 71b 连接到第一像素电极 71c，由此根据第一和第二薄膜晶体管 71a 和 71b 的 ON/OFF 操作，视频信号被选择性地传递到第一像素电极。

位于数据线 D1 右侧的第二开关 73 包括其栅极连接到对应的扫描线 G1 并且源极或漏极连接到数据线 D1 的第三薄膜晶体管 73a，以及栅极连接到对应的扫描线 G1 的第四薄膜晶体管 73b，第四薄膜晶体管 73b 与第三薄膜晶体管 73a 串联连接。这里，第二开关 73 可以仅由第三薄膜晶体管 73a 构成。

在根据本发明的第一实施例的液晶显示器中，结构如上所述，下面参考图 7B 所示的波形介绍将视频信号传送到第一和第二像素电极的过程。图 7B 示出了根据本发明的第一实施例施加到液晶显示器的扫描线上的驱动信号的波形。

参考图 7B，一个水平周期分为两个部分(a)和(b)，在第一部分(a)期间，视频信号施加到位于数据线 D1 左侧和右侧的像素，在第二部分(b)期间，它仅施加到右侧的像素。即，在一个水平周期期间，第一扫描线 G1 接收‘高’信号，仅在第一个半水平周期期间(不一定是精确的半个周期)即，部分(a)，第二扫描线 G2 接收‘高’信号，在第二个半水平周期期间，即第二个(b)，接收‘低’信号。

因此，当第一扫描线 G1 和第二扫描线 G2 都处于‘高’状态时，第一

开关 71 的第一和第二薄膜晶体管 71a 和 71b 以及第二开关 73 的第三和第四薄膜晶体管 73a 和 73b 都导通，将视频信号传递到第一和第二电极 71c 和 73c。此后，将‘低’信号施加到第二扫描线 G2 时，第二薄膜晶体管 71b 截止，由此视频信号没有发送到第一像素电极 71c，仅传递到第二像素电极

5 73c。

由于一个水平周期被分为两个部分(a)和(b)，如上所述，加载在一个数据线上的视频信号选择性地传递到右和左像素电极。因此，控制施加到扫描线的驱动信号使一个数据线将视频信号发送到它的左和右像素，由此与常规的液晶显示器相比，将数据线的数量减少了一半。这也将源极驱动器的

10 数量减少了一半。

图 8A 示出了根据本发明第二实施例的液晶显示器的结构。参考图 8A，本实施例的液晶显示器与第一实施例的不同之处在于构成第一开关 71 的第一和第二薄膜晶体管 71a 和 71b 的栅极的连接点。具体地说，第一开关 71 包括其源极或漏极连接到数据线 D1 并且栅极连接到紧跟对应于扫描线 G1

15 之后的扫描线 G2 的第一薄膜晶体管 71a，以及栅极连接到对应的扫描线 G1 的第二薄膜晶体管 71b，第二薄膜晶体管与第一薄膜晶体管 71a 串联连接。第二开关 73 与第一开关 71 有相同的结构。

在根据本发明的第二实施例具有以上结构的液晶显示器中，将具有图 8B 波形的驱动信号施加到扫描线时，显示图像，由液晶板的上部移动到下部，对应的数据线将视频信号传递到位于它的左侧和右侧的像素，导致数据线的总体数量减少。

20

图 9A 示出了根据本发明第三实施例的液晶显示器的结构，图 9B 示出了施加到图 9A 的液晶显示器的扫描线的驱动信号的波形。参考图 9A，在本实施例中，第一开关 71 设置在数据线 D1 的右侧，第二开关 73 位于它的

25 左侧。即，在第三实施例中，第一开关 71 形成在数据线的右侧，而在第一和第二实施例中它位于数据线的左侧。

具体地说，根据本发明第三实施例的液晶显示器包括在行方向排列的多个扫描线 G1、G2、...、Gn-1、Gn，与扫描线交叉的多个数据线 D1、D2、...、Dn-1、Dn，每个位于与每个扫描线交叉的每个数据线右侧的第一开关 71、

30 每个设置在每个数据线左侧的第二开关 73、每个连接到每个第一开关 71 的第一像素电极 71c、以及每个连接到每个第二开关 73 的第二像素电极 73c。

下面参考图 9A 的“X”部分详细介绍本发明第三实施例的液晶显示器的结构。在扫描线 G1 与数据线 D1 相互交叉的部分，第一开关 71 设置在数据线 D1 的右侧，构成第一开关 71 的第二薄膜晶体管 71b 连接到下一个扫描线 G2。即，第一开关 71 包括其源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G1 的第一薄膜晶体管 71a，以及栅极连接到下一个扫描线 G2 的第二薄膜晶体管 71b，第二薄膜晶体管与第一薄膜晶体管 71a 串联连接。

第二开关 73 位于数据线 D1 的左侧，并有两个薄膜晶体管。具体地说，第二开关 73 包括其源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G1 的第三薄膜晶体管 73a，以及栅极连接到对应的扫描线 G1 的第四薄膜晶体管 73b，第四薄膜晶体管与第三薄膜晶体管 73a 串联连接。这里，第二开关 73 可以由单个薄膜晶体管构成。

在根据本发明的第三实施例的液晶显示器中，结构如上所述，由具有图 9B 所示波形的驱动信号驱动。参考图 9B，在一个水平周期期间，第一扫描线 G1 接收‘高’信号，同时在对应于第一个半水平周期的部分(a)期间，第二扫描线 G2 接收‘高’信号，但在部分(b)期间，即，第二个半水平周期接收‘低’信号。当‘高’信号施加到第一和第二扫描线 G1 和 G2 时，构成第一和第二开关 71 和 73 的薄膜晶体管都导通，将视频信号传递到第一和第二像素电极 71c 和 73c。当‘高’信号施加到第一扫描线 G1 并且‘低’信号施加到第二扫描线 G2 时，第一开关 71 的第二薄膜晶体管截止，由此视频信号不能传递到第一像素电极 71c，仅发送到第二像素电极 73c。以此方式，由液晶板的上部移动到下部，显示对应的图像。

图 10A 示出了根据本发明第四实施例的液晶显示器的结构，图 10B 示出了施加到图 10A 的液晶显示器的扫描线的驱动信号的波形。参考图 10A，根据本发明的第四实施例的液晶显示器与第三实施例的不同之处为构成第一开关 71 的第一和第二薄膜晶体管 71a 和 71b 的栅极的连接点。即，在第四实施例中，第一开关 71 的第一薄膜晶体管 71a 的栅极连接到紧跟对应扫描线 G1 之后的扫描线 G2，而在第三实施例中，第一开关 71 的第二薄膜晶体管 71b 的栅极连接到扫描线 G2。

具体地说，根据本发明第四实施例的第一开关 71 包括其源极或漏极连接到数据线 D1 并且栅极连接到下一个扫描线 G2 的第一薄膜晶体管 71a，

以及栅极连接到对应的扫描线 G1 的第二薄膜晶体管 71b，第二薄膜晶体管 71b 与第一薄膜晶体管 71a 串联连接。因此，将具有图 10B 波形的驱动信号施加到扫描线时，对应的视频信号可以选择性地提供到分别设置在数据线 D1 左侧和右侧的像素。从由液晶板的上部移动到下部，显示对应于视频信号的图像。

图 11A 示出了根据本发明第五实施例的液晶显示器的结构，图 11B 示出了施加到图 11A 的液晶显示器的扫描线的驱动信号的波形。参考图 11A，第五实施例与第四实施例的不同之处为形成构成第一和第二开关的薄膜晶体管的位置。

10 在本发明的第一到第四实施例中，薄膜晶体管和像素电极位于数据线 D1、D2、...、Dn-1、Dn 与扫描线 G1、G2、...、Gn-1、Gn 交叉的部分，依次地从第一扫描线与数据线交叉的第一交叉部分开始到第(n-1)个扫描线与数据线交叉的第(n-1)个交叉部分。薄膜晶体管和像素电极没有形成在第 n 个扫描线与数据线交叉的部分。

15 另一方面，在本发明的第五实施例中，薄膜晶体管和像素电极没有设置在第一扫描线与数据线交叉的部分，而是位于从第二扫描线与数据线交叉的第二交叉部分依次开始到第 n 个扫描线与数据线交叉的第 n 个交叉部分。

此外，在第五实施例中，形成在第(n-1)个扫描线与数据线交叉部分的四个薄膜晶体管中的一个连接到第(n-1)个扫描线，而在第一到第四实施例中，它连接到第 n 个扫描线。当具有图 11B 波形的驱动信号施加到第五实施例的液晶显示的扫描线时，从液晶板的下部移动到上部，显示对应的图像。在被分为两个部分(a)和(b)的一个水平周期中，扫描线提供有驱动信号，如图 11B 所示，由此视频信号可以选择性地施加到分别位于每个数据线左侧和右侧的像素。

下面具体介绍本发明的第五实施例。参考图 11A，多个扫描线 G1、G2、...、Gn-1、Gn 排列在一个方向上，多个数据线 D1、D2、...、Dn-1、Dn 与扫描线交叉。第一和第二开关 71 和 73 分别形成在每个数据线的左侧和右侧。每个第一和第二开关 71 和 73 由薄膜晶体管组成，每个薄膜晶体管为 N 型或 P 型薄膜晶体管。位于数据线 D1 左侧的第一开关 71 的第二薄膜晶体管 71b 的栅极连接到第(n-1)个扫描线，它的第一薄膜晶体管 71a 的栅

极连接到第 n 个扫描线。形成在每个数据线右侧的第二开关 73 包括第三和第四薄膜晶体管，两者都连接到第 n 个扫描线。这里，第二开关 73 由一个薄膜晶体管构成。

下面参考图 11A 的“X”部分详细介绍本发明第五实施例的液晶显示器的工作情况。如图 11B 所示，在一个水平周期期间，扫描线 G_n 接收‘高’信号，仅在它的第一个半部分(a)期间，前一扫描线 G_{n-1} 接收‘高’信号。在对应的扫描线 G_n 和前一扫描线 G_{n-1} 都处于‘高状态’时，构成第一和第二开关 71 和 73 的薄膜晶体管都导通，将对应的视频信号传递到第一和第二像素电极 71c 和 73c。

当在水平周期的第二个半部分(b)期间，‘低’信号施加到前一扫描线 G_{n-1} ，第一开关 71 的第二薄膜晶体管截止，没有将视频信号传送到第一像素电极 71c。此时，位于数据线右侧的开关 73 保持导通状态，将视频信号传递到第二像素电极 73c。如上所述，视频信号可以选择性地传送到分别形成在每个数据线左侧和右侧的像素，导致数据线的总体数量减少一半。

图 12A 示出了根据本发明第六实施例的液晶显示器的结构，图 12B 示出了施加到图 12A 的液晶显示器的扫描线的驱动信号的波形。本发明的第六实施例与第五实施例的不同之处为构成第一开关 71 的第一和第二薄膜晶体管 71a 和 71b 的栅极的连接点。即，在第六实施例中，第一薄膜晶体管 71a 的栅极连接到第 $(n-1)$ 个扫描线 G_{n-1} ，第二薄膜晶体管 71b 的栅极连接到第 n 个扫描线 G_n ；而在第五实施例中，第一薄膜晶体管 71a 的栅极连接到第 n 个扫描线 G_n ，第二薄膜晶体管 71b 的栅极连接到第 $(n-1)$ 个扫描线。这里，第二开关 73 与第五实施例中的结构相同。

将图 12B 中所示的驱动信号施加到扫描线时，来自于对应数据线的视频信号可以选择性地传递到位于数据线左侧和右侧的像素。此外，和第五实施例中一样，从由液晶板的下部移动到上部，显示对应的图像。

图 13A 示出了根据本发明第七实施例的液晶显示器的结构，图 13B 示出了施加到图 13A 的液晶显示器的扫描线的驱动信号的波形。根据本发明第七实施例的液晶显示器以下面的方式构成，如图 13A 所示，第一和第二开关分别位于每个数据线的左侧和右侧。即，第七实施例的液晶显示器包括在一个方向上排列的多个扫描线 G_1 、 G_2 、...、 G_{n-1} 、 G_n ，与扫描线交叉的多个数据线 D_1 、 D_2 、...、 D_{n-1} 、 D_n ，形成在每个数据线两侧并由对应的

扫描线和上一个扫描线控制的第一和第二开关 71 和 73、以及分别连接到第一和第二开关 71 和 73 的第一和第二像素电极 73a 和 73c。

下面参考图 13A 的“X”部分详细介绍。第一开关 71 包括其源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G_n 的第一薄膜晶体管 71a; 以及, 栅极连接到上一个扫描线 G_{n-1} 的第二薄膜晶体管 71b, 第二薄膜晶体管与第一薄膜晶体管串联连接。第二开关 73 包括其源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G_n 的第三薄膜晶体管 73a, 以及栅极连接到对应的扫描线 G_n 的第四薄膜晶体管 73b, 第四薄膜晶体管 73b 与第三薄膜晶体管 73a 串联连接。第二开关 73 可以仅由第三薄膜晶体管 73a 构成。当图 13B 的波形的驱动信号施加到如上构成的液晶显示器的扫描线时, 从由液晶板的下部移动到上部, 显示对应的图像。这与第五和第六实施例中的操作相同。

图 14A 示出了根据本发明第八实施例的液晶显示器的结构, 图 14B 示出了施加到图 14A 的液晶显示器的扫描线的驱动信号的波形。本发明的第八实施例与第七实施例的不同之处为构成第一开关 71 的第一和第二薄膜晶体管 71a 和 71b 的栅极的连接点。即, 根据第八实施例的第一开关 71 包括其源极或漏极连接到数据线 D1 并且栅极连接到在对应于扫描线 G_n 的前一个扫描线 G_{n-1} 的第一薄膜晶体管 71a; 以及, 栅极连接到对应扫描线 G_n 的第二薄膜晶体管 71b, 第二薄膜晶体管 71b 连接到第一薄膜晶体管 71a。这里, 第二开关 73 与根据第七实施例的第二开关 73 结构相同。

当图 14B 的波形的驱动信号施加到根据第八实施例如上构成的液晶显示器的扫描线时, 从液晶板的下部移动到上部, 显示图像。如上所述, 本发明的液晶显示器可将视频信号传递到位于每个数据线左侧和右侧的像素, 导致数据线的总体数量减少一半, 这也将施加驱动信号到每个数据线的源极驱动器的数量减少一半。

下面介绍根据本发明驱动液晶显示的电路。

首先, 需要一种具有能满足数据线数量减少的本发明液晶显示器结构的源极驱动器。即, 当为 384 条数据线时, 要求驱动本发明的液晶显示器的源极驱动器能够处理对应于全部 768 条线的视频信号。为此, 源极驱动器可以构形成图 15A 所示。图 15A 示出了根据本发明的一个实施例的源极驱动器。图 15A 的源极驱动器包括单元数量为常规源极驱动器的采样锁存

器的单元数量两倍的采样锁存器。这是由于虽然源极驱动器驱动 384 条数据线，但它处理对应于 784 条线的图像数据。

参考图 15A，本发明的源极驱动器包括：128 时钟移位寄存器 151，根据源极脉冲时钟 HCLK 移位水平同步信号脉冲以输出锁存器时钟；第一采样锁存器 152，根据由移位寄存器 151 发出的锁存器时钟在 768 条列线中采样和锁存对应于奇数列线的数字 R、G、B 数据；第二采样锁存器 152a，在 768 条线中采样和锁存对应于偶数列线的数字 R、G、B 数据；保持锁存器 153，分别根据第一和第二加载信号 LDO 和 LDE，接收和锁存分别存储在第一和第二采样锁存器 152 和 152a 中的数据项；D/A 转换器 154，将存储在保持锁存器 153 中对应于奇数列线的数字 R、G、B 数据或对应于偶数列线的数字数据转换为模拟数字信号；以及放大器 155，放大由 D/A 转换器 154 提供的对应于奇数列的模拟 R、G 和 B 数据信号或对应于偶数列的模拟数字信号。

根据本发明第一实施例的源极驱动器有采样和锁存总共 768 条线中对应于奇数列线的图像数据的第一采样锁存器 152，以及采样和锁存对应于偶数列线的图像数据的第二采样锁存器 152a。对于被分为两个部分的一个水平周期，在第一个半水平周期期间(不一定是精确的半个周期)，通过第一采样锁存器 152 采样和锁存对应于奇数列线的 R、G 和 B 数据，在第二个半周期期间，通过第二采样锁存器 152a 采样和锁存对应于偶数列线的 R、G 和 B 数据。由此，可以采样 768 条列线的 R、G 和 B 数据。

由第一和第二采样锁存器 152 和 152a 锁存并被分为奇数列线数据和偶数列线数据的数字视频信号依次传送到保持锁存器 153。具体地说，存储在第一采样锁存器 152 中的图像数据根据第一加载信号 LDO 装入保持锁存器 153 中，而存储在第二采样锁存器 152a 中的图像数据根据第二加载信号 LDE 装入保持锁存器 153 中。装入保持锁存器 153 内的数字 R、G、B 数据通过 D/A 转换器 154 转换为模拟信号，由放大器 155 放大。在第一个半水平周期期间，对应于奇数列线的 R、G、B 数据施加到要显示的液晶显示板，在第二个半水平周期期间，偶数列线的 R、G、B 数据施加到要显示的显示板。

图 15B 示出了图 15A 的源极驱动器的工作波形。从图 15B 可以看出在一个水平周期期间，采样的奇数列数据和采样的偶数列数据装入保持锁存器 153 内。

图 16A 示出了根据本发明另一实施例的源极驱动器的结构。图 16A 的源极驱动器具有第一和第二采样锁存器 162 和 162a、第一和第二保持锁存器 163 和 163a、第一和第二 D/A 转换器 164 和 164a、以及第一和第二放大器 165 和 165a，用于将图像数据施加到液晶板，在一个水平周期期间，将图像数据分为奇数列数据和偶数列数据。此外，根据本发明第二实施例的源极驱动器包括将两个放大器 165 和 165a 的输出选择性地传递到数据线的开关 166。

第一采样锁存器 162 采样对应奇数列线的图像数据，而第二采样锁存器 162a 采样偶数列线的图像数据。由第一采样锁存器 162 锁存的奇数列线的图像数据根据加载信号 LD 装入第一保持锁存器 163。另一方面，由第二采样锁存器 162a 锁存的偶数列线的图像数据根据加载信号 LD 装入第二保持锁存器 163a。存储在第一保持锁存器 163 中的数字图像数据由第一 D/A 转换器 164 转换为模拟信号，而存储在第二保持锁存器 163a 中的数字图像数据由第二 D/A 转换器 164a 转换为模拟信号。这里，第一和第二 D/A 转换器 164 和 164a 将对应于奇数列线的图像数据和偶数列线的图像数据分别转换为模拟信号。

对应于奇数和偶数列线的转换的模拟视频信号分别由第一和第二放大器 165 和 165a 放大。在第一个半水平周期期间，对应于奇数列线的模拟视频信号在开关 166 的操作下施加到数据线。另一方面，在第二个半周期期间，对应于偶数列线的模拟视频信号根据开关 166 施加到数据线。这里，在第一个半水平周期期间，开关 166 将第一放大器 165 的输出电连接到数据线 D1、D2、...、Dn-1、Dn，而在第二个半周期期间，它将第二放大器 165a 的输出电连接到数据线。

如上所述，根据本发明另一实施例的源极驱动器由两个采样锁存器、保持锁存器、D/A 转换器以及放大器组成，由此使用 n 条列线施加对应于 2n 条列线的视频信号。

下面介绍根据本发明驱动液晶显示器的栅极驱动器。图 17A 示出了根据本发明第一实施例的栅极驱动器。参考图 17A，栅极驱动器包括移位寄存器 171、逻辑电路 172、电平移位器 173 以及输出缓冲器 174。移位寄存器 171 根据栅极脉冲时钟 VCLK 移位垂直的同步信号脉冲 VSYNC。逻辑电路 172 由多个 3 输入 OR 门 OR1、OR2、...ORn 组成，每个选择性地接收

移位寄存器 171 的三个输出并按照逻辑操作它们。

根据本发明的预定实施例，第一个 3 输入 OR 门 OR1 接收来自移位寄存器 171 的 S1 到 Sn 的输出 S1、S3 以及 S4，第二个接收输出 S3、S5 和 S6，第三个接收输出 S5、S7 以及 S8。从第四个 3 输入 OR 门到最后一个的每一个也以此方式接收移位寄存器 171 的三个输出。电平移位器 173 依次地按
5 电平移位施加到扫描线的信号，以将电平移位的信号发送到输出缓冲器 174。因此，连接到输出缓冲器 174 的多个扫描线依次地启动。下面参考图 17B 介绍根据本发明的第一实施例的栅极驱动器的工作情况。

参考图 17B，第一扫描线 G1 接收第一 OR 门 OR1 的输出波形，第二
10 扫描线 G2 接收第二 OR 门 OR2 的输出波形。以此方式第一扫描线到最后一个依次地启动。这里，在一个水平周期期间，施加到扫描线 G1、G2、...、Gn-1、Gn 的每个信号重复‘高’和‘低’状态。这与图 7B 到图 10B 中显示的其中一个驱动信号的波形相同。

同时，显示在图 17A 中的 OR 门以不同的方式接收移位寄存器 171 的
15 输出。例如，第一 OR 门接收输出 S1 和 S2，第二 OR 门接收输出 S1、S3 和 S4，第三个接收输出 S3、S5 和 S6 等。从第四个 OR 门到最后一个的每一个也以此原则接收移位寄存器的三个输出。此时，施加到扫描线的驱动信号有图 17B 的下部分中显示的波形 G1'、G2'和 G3'。

如上所述，在一个水平周期期间由如上构成的栅极驱动器和源极驱动
20 器分别将两个视频信号传送到两个像素的本发明的液晶显示器减少了数据线的总体数量，由此降低了源极驱动器的数量。然而，由于在一个水平周期期间两个视频信号需要发送到两个像素，由此减少了视频信号传递到每个像素的线时间(line time)。这要求模拟电路的操作速度为常规电路的两倍。该问题显著地出现在点反转(dot inversion)中。因此，以图 18 中显示的方式，
25 视频信号写入到像素电极中。

视频信号以图 18 中所示的顺序写入。由于①和②为正信号，当写①时
②被预充电。由此，可以仅在一个水平周期的半个周期期间进行充电。由于③和④的极性与①和②的相反，因此③和④需要较长的充电和放电时间。因此，在写①和②和写③和④之间的空白时间期间，通过数据线预充电或
30 数据线之间的电荷共享，充电和放电时间减少。由于写③期间④被预充电，因此④的写时间没有问题。然而，在写③时存在问题。为解决该问题，控

制在一个水平周期期间施加到扫描线的驱动信号的‘高’和‘低’部分(a)和(b)的幅值，以确保写③需要的时间。

5 根据本发明的液晶显示器及驱动电路有以下优点。首先，一个数据线将视频信号选择性地传递到位于它的左侧和右侧的两个像素，由此将数据线的数量减少了一半。这也将源极驱动器的数量减少了一半。因此，可以减小显示器的尺寸和制造成本。此外，与常规的显示器相比，在相同的尺寸上可以显示更多的图像，实现了高分辨率。

10 对本领域的技术人员来说显然可以对本发明的液晶显示器及驱动电路进行各种修改和变更而不脱离本发明的构思或范围。由此，本发明覆盖落入所提出的的权利要求及等效物范围内本发明的修改和变更。




图 1




图 2




图 3




图 4




图 5A




图 5B




图 6A




图 6B




图 7A




图 7B




图 8A




图 8B




图 9A




图 9B




图 10A




图 10B




图 11A




图 11B




图 12A




图 12B




图 13A




图 13B




图 14A




图 14B




图 15A




图 15B




图 16A




图 16B




图 17A




图 17B

-	-	①+	②+	-	-
+	+	③-	④-	+	+
-	-	+	+	-	-
+	+	-	-	+	+

图 18