

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-362901

(P2004-362901A)

(43) 公開日 平成16年12月24日(2004.12.24)

(51) Int.Cl.⁷

F I

テーマコード (参考)

H O 1 J 37/317

H O 1 J 37/317

Z

5 C O 3 O

H O 1 J 27/08

H O 1 J 27/08

5 C O 3 4

H O 1 J 37/08

H O 1 J 37/08

5 F O 5 2

H O 1 L 21/20

H O 1 L 21/20

5 F 1 1 O

H O 1 L 21/265

H O 1 L 21/322

R

審査請求 有 請求項の数 19 O L (全 16 頁) 最終頁に続く

(21) 出願番号 特願2003-158789 (P2003-158789)

(22) 出願日 平成15年6月4日(2003.6.4)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(74) 代理人 100101683

弁理士 奥田 誠司

(72) 発明者 中西 健

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社内

(72) 発明者 相地 広西

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社内

Fターム(参考) 5C030 DD05 DE01 DE09 DG09

5C034 CC01 CD02

最終頁に続く


(54) 【発明の名称】 イオンドーピング装置、イオンドーピング方法および半導体装置

(57) 【要約】

【課題】生成するイオン種の比率の変動の少ないイオンドーピング装置を提供する。

【解決手段】ドーピングすべき元素を含むガスをアーク放電により分解し、プラズマを生成するイオン源12と、生成したイオンを質量による分離を行わずに対象物へドーピング照射するために、イオン源で生成したイオンを加速する加速部23とを備え、アーク電流が一定となるよう、アーク放電を制御するイオンドーピング装置。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

チャンバーと、
 前記チャンバー内の気体を排気する排気部と、
 前記チャンバーに設けられたイオン源であって、ドーピングすべき元素を含むガスを導入する導入口、熱電子を放出するフィラメント、および、前記フィラメントとの間においてアーク放電を行うためのアノード電極を含み、前記アーク放電によって前記ガスを分解し、前記ドーピングすべき元素を含むイオンを生成するイオン源と、
 前記イオン源で生成したイオンをイオン源から引き出し、対象物に向けて加速するための加速部と、
 を備え、前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記アーク放電を制御するイオンドーピング装置。

10

【請求項 2】

前記フィラメントに電圧を印加するためのフィラメント電源と、
 前記フィラメントと前記アノード電極との間に電圧を印加するためのアーク電源とをさらに備え、
 前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記フィラメント電源および / または前記アーク電源を制御する請求項 1 に記載のイオンドーピング装置。

【請求項 3】

前記アーク電流を計測するための電流計をさらに備え、前記電流計で計測した値が一定となるよう、前記アーク電源の出力電圧を制御する請求項 1 に記載のイオンドーピング装置。

20

【請求項 4】

前記アーク放電によって前記ガスから複数のイオン種が生成し、前記イオン種の生成比が一定になっている請求項 1 から 3 のいずれかに記載のイオンドーピング装置。

【請求項 5】

絶縁性表面を有する基板と、前記基板上に設けられた結晶性シリコン膜とを備え、請求項 1 から 4 のいずれかに記載のイオンドーピング装置を用いて前記ドーピングすべき元素を不純物として前記結晶性シリコン膜へ導入することにより、ソース領域、ドレイン領域およびチャネル領域が前記結晶性シリコン膜中に形成された複数の半導体素子を含む半導体装置。

30

【請求項 6】

前記複数の半導体素子における前記チャネル領域の不純物濃度の平均値を Ave とし、標準偏差を σ としたとき、

$$0.05 \leq 3\sigma / Ave$$

を満たしている請求項 5 に記載の半導体装置。

【請求項 7】

前記複数の半導体素子における前記ソース領域およびドレイン領域の不純物濃度の平均値を Ave とし、標準偏差を σ としたとき、

$$0.05 \leq 3\sigma / Ave$$

を満たしている請求項 5 に記載の半導体装置。

40

【請求項 8】

前記結晶性シリコン膜は、アモルファスシリコン膜の結晶性を助長する触媒元素により、結晶化されている請求項 5 に記載の半導体装置。

【請求項 9】

前記アモルファスシリコン膜は 25 nm 以上 80 nm 以下の厚さを有している請求項 8 に記載の半導体装置。

【請求項 10】

前記結晶性シリコン膜は、 1×10^{16} atoms / cm³ 以下の濃度で前記触媒元素を

50

含んでいる請求項 8 に記載の半導体装置。

【請求項 1 1】

前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である請求項 8 に記載の半導体装置。

【請求項 1 2】

前記触媒元素はニッケルである請求項 8 に記載の半導体装置。

【請求項 1 3】

前記結晶性シリコン膜は、前記触媒元素導入後、炉による熱処理、ランプアニールおよびレーザ照射の 1 つ以上の方法により行われている請求項 8 に記載の半導体装置。

10

【請求項 1 4】

ドーピングすべき元素を含むガスをアーク放電により分解するステップと、
前記分解ステップにより生じたイオンを所定の電圧で加速することにより、対象物に前記イオンを衝突させるステップと、
を包含するイオンドーピング方法であって、前記分解ステップにおいて、前記アーク放電による電流が一定となるよう前記アーク放電を制御するイオンドーピング方法。

【請求項 1 5】

ドーピングすべき元素はボロンまたはリンである請求項 1 4 に記載のイオンドーピング方法。

【請求項 1 6】

絶縁性表面を有する基板上にアモルファスシリコン膜を形成するステップ (A) と、
前記アモルファスシリコン膜に触媒元素を添加するステップ (B) と、
前記触媒元素が添加されたアモルファスシリコン膜を熱処理することにより、結晶化を行い、前記アモルファスシリコン膜から結晶性シリコン膜を得るステップ (C) と、
アーク電流が一定となるようにアーク放電をおこなうことにより、不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記結晶性シリコン膜に導入するステップ (D) と、
前記前記結晶性シリコン膜を熱処理するステップ (E) と、
を包含する半導体装置の製造方法。

20

【請求項 1 7】

前記ステップ (C) の後、前記結晶性シリコン膜上に絶縁膜を形成する工程をさらに含み、
前記ステップ (D) は、
アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記絶縁膜を介して前記結晶性シリコン膜に導入するステップ (D 1) と、
前記結晶性シリコン膜上に導電性有する材料からなるパターンを形成する工程 (D 2) と、

30

アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記パターンをマスクとして前記結晶性シリコン膜に導入するステップ (D 2) と、
を包含する請求項 1 6 に記載の半導体装置の製造方法。

40

【請求項 1 8】

前記ステップ (D 1) の不純物元素はボロンであり、前記ステップ (D 2) の不純物元素はリンである請求項 1 7 に記載の半導体装置の製造方法。

【請求項 1 9】

前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である請求項 1 6 に記載の半導体装置の製造方法。

【発明の詳細な説明】

50

【 0 0 0 1 】

【 発明の属する技術分野 】

本発明は、イオンを対象物に注入あるいはドーピングするイオンドーピング装置に関する。また、イオンドーピング装置を用いて製造された半導体装置に関する。

【 0 0 0 2 】

【 従来技術 】

近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサ、三次元 IC 等を実現するため、ガラス等の絶縁基板上に高性能な半導体素子を形成することが試みられている。

【 0 0 0 3 】

こうした半導体素子を形成するには、薄膜状の半導体層を形成する必要があり、従来よりアモルファスシリコン半導体 (a - S i) からなる半導体薄膜、あるいは、多結晶シリコンおよび微結晶シリコン等の結晶性シリコン半導体からなる半導体薄膜を用いて絶縁性基板上に半導体素子を形成することが知られている。

【 0 0 0 4 】

アモルファスシリコン半導体薄膜は、気相法を用いて比較的低温で形成することが可能であるため、量産性に優れ、最も一般的に使用されている。しかしながら、アモルファスシリコン半導体薄膜は導電性等の物性の点で劣っている。このため、半導体素子に高い性能が要求される上述の装置等には、アモルファスシリコン半導体薄膜は適していない。

【 0 0 0 5 】

一方、結晶性シリコン半導体薄膜は導電性に優れており、上述の装置等に用いるために、種々の研究および開発がなされている。薄膜状の結晶性シリコン半導体を得る方法としては、以下の方法が知られている。

(1) 成膜時に結晶性を有するシリコン半導体膜を直接形成する。

(2) アモルファスシリコン半導体膜を形成し、強光を照射して、そのエネルギーによって、アモルファスシリコンを結晶化させる。

(3) アモルファスシリコン半導体膜を形成し、熱エネルギーを加えることによって、アモルファスシリコンを結晶化させる。

【 0 0 0 6 】

(1) の方法においては、成膜工程と同時にシリコンの結晶化が進行するため、形成する膜の厚さを十分大きくしなければ、結晶粒径の大きい結晶性シリコンが得られない。このため、この方法により、大きな面積を有する基板の全面に渡り、良好な半導体特性を有する結晶性シリコン半導体膜を形成するのは、技術的に困難である。また、600 以上の温度で成膜する必要があるため、軟化点の低い安価なガラス基板を絶縁性基板として使用できず、製造コストの点で問題がある。

【 0 0 0 7 】

(2) の方法においては、熔融固化過程の結晶化現象を利用するため、結晶粒径は小さいものの粒界が良好に処理され、高品質な結晶性シリコン半導体を得られる。しかしながら、強い光を大面積に渡って照射する実用的な手段を確保することが困難である。たとえば、現在最も一般的に利用されているエキシマレーザを用いる場合、レーザ光の安定性が十分ではないため、大面積の基板の全面を均一に処理して結晶性シリコン膜を得ることは難しい。このため、同一基板上に均一な特性を有する複数の半導体素子を形成することが困難である。また、レーザ光の照射面積が小さいため、生産効率が悪い。

【 0 0 0 8 】

(3) の方法においては、(1) および (2) の方法に比べると大面積の結晶性シリコン半導体膜を得やすいという利点がある。しかし、結晶化には600 以上の高温で数十時間にわたる加熱処理が必要である。このため、安価なガラス基板を用いるために加熱温度を下げた場合、加熱時間をより長くする必要があり、スループットが低下してしまう。また、この方法においては、固相結晶化現象を利用するため、結晶粒は基板面に平行に広がり、その結晶粒径は数 μm に達することもある。ところが、成長した結晶粒同士がぶつか

10

20

30

40

50

り合って粒界が形成されるため、その粒界はキャリアに対するトラップ準位として働き、電子移動度を低下させる原因になる。

【 0 0 0 9 】

上記 3 つの方法のうち、(3)の方法が有望な方法として特に注目されており、(3)の方法を応用して、より低温かつ短時間の熱処理により、高品質で均一性の高い結晶性シリコン膜を形成する方法が、たとえば特許文献 1 ~ 3 に開示されている。

【 0 0 1 0 】

これらの特許文献に開示された方法では、アモルファスシリコン膜の表面に微量のニッケル等の金属元素を導入し、熱処理を行なうことによって、600 以下の低温でかつ数時間程度の処理時間で結晶化を行うことが可能であることが示されている。

10

【 0 0 1 1 】

この方法によれば、まず導入した金属元素を核とした結晶核発生が熱処理時の早い段階で生じ、その後、金属元素が触媒となってシリコンの結晶成長を促して、結晶化が急激に進行するものと考えられる。このため、導入する金属元素は触媒元素と呼ばれる。通常の固相成長法によって結晶化したシリコン膜が双晶構造を有しているのに対して、この方法により得られた結晶性シリコン膜は、何本もの柱状結晶で構成されており、それぞれの柱状結晶内部は単結晶に近い状態になっているという特徴を有する。

【 0 0 1 2 】

この方法では、触媒元素がシリコン膜中に残存していると、正常な半導体素子特性が得られない。このため特許文献 1 あるは特許文献 4 に開示されているように、リンイオン等を用いて触媒元素を捕捉することが行われる。具体的には、触媒元素を導入し、熱処理することにより得られた結晶性シリコン膜をパターンニング後、その表面上にゲート絶縁膜を設け、さらにゲート電極を設ける。そして、ゲート電極をマスクとしてパターンニングされた結晶性シリコン膜にリンイオンをドーピングする。これにより、ゲート電極直下の領域以外の領域(ソース・ドレイン領域)にリンがドーピングされる。これを熱エネルギー、あるいは、レーザ光により活性化することによって、ゲート電極直下の領域の触媒元素がソース・ドレイン領域に捕捉(ゲッタリング)され、ゲート直下の領域をチャネル領域とする薄膜トランジスタが形成される。

20

【 0 0 1 3 】

【特許文献 1】

特開平 6 - 3 3 3 8 2 4 号公報

【特許文献 2】

特開平 6 - 3 3 3 8 2 5 号公報

【特許文献 3】

特開平 8 - 3 3 0 6 0 2 号公報

【特許文献 4】

特開平 8 - 2 3 6 4 7 1 号公報

【 0 0 1 4 】

【発明が解決しようとする課題】

上述のリンイオンのドーピングは、大面積の結晶性シリコン膜に対して行う必要がある。このため、大面積のイオンビームを照射することができるイオンビーム装置が用いられる。このようなイオンビーム装置では、大量のイオンを発生させ、大面積のイオンビームを形成するために、ジボランやホスフィン为原料とし、イオン源でこれらを分解して生成したイオンビームを、質量分離器を通すことなく結晶性シリコン膜に照射する。このとき、従来のイオンビーム装置ではイオンビームのビーム電流密度が一定となるようイオンビーム装置を制御し、結晶性シリコン膜にイオンをドーピングしていた。

40

【 0 0 1 5 】

しかしながら、このような制御を行う場合、ドーピングされるイオンの単位面積あたりの全電荷は一定となるが、生成するイオンのイオン種は変動し得る。イオン種によってドーピングされた半導体の特性は異なるので、従来のイオンビーム装置を用いて結晶性シリコ

50

ン膜にイオンをドーピングし、半導体素子を作製した場合、半導体素子の特性のばらつきが大きいという問題が生じる。また、特性のばらつきが大きいため、所定の規格を満たす半導体装置の歩留まりが低くなるという問題も生じる。

【0016】

本発明は、このような従来の問題を解決し、生成するイオン種の比率の変動の少ないイオンドーピング装置およびイオンドーピング装置を提供することを目的とする。また、本発明は、イオンドーピング装置を用いて製造される半導体装置およびその製造方法にも関する。

【0017】

【課題を解決するための手段】

本発明のイオンドーピング装置は、チャンバーと、前記チャンバー内の気体を排気する排気部と、前記チャンバーに設けられたイオン源であって、ドーピングすべき元素を含むガスを導入する導入口、熱電子を放出するフィラメント、および、前記フィラメントとの間においてアーク放電を行うためのアノード電極を含み、前記アーク放電によって前記ガスを分解し、前記ドーピングすべき元素を含むイオンを生成するイオン源と、前記イオン源で生成したイオンをイオン源から引き出し、対象物に向けて加速するための加速部とを備え、前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記アーク放電を制御する。

10

【0018】

ある好ましい実施形態において、イオンドーピング装置は、前記フィラメントに電圧を印加するためのフィラメント電源と、前記フィラメントと前記アノード電極との間に電圧を印加するためのアーク電源とをさらに備え、前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記フィラメント電源および/または前記アーク電源を制御する。

20

【0019】

ある好ましい実施形態において、前記アーク電流を計測するための電流計をさらに備え、前記電流計で計測した値が一定となるよう、前記アーク電源の出力電圧を制御する。

【0020】

ある好ましい実施形態において、前記アーク放電によって前記ガスから複数のイオン種が生成し、前記イオン種の生成比が一定になっている。

30

【0021】

また、本発明の半導体装置は、絶縁性表面を有する基板と、前記基板上に設けられた結晶性シリコン膜とを備え、請求項1から4のいずれかに記載のイオンドーピング装置を用いて前記ドーピングすべき元素を不純物として前記結晶性シリコン膜へ導入することにより、ソース領域、ドレイン領域およびチャネル領域が前記結晶性シリコン膜中に形成された複数の半導体素子を含む。

【0022】

ある好ましい実施形態において、前記複数の半導体素子における前記チャネル領域の不純物濃度の平均値を Ave とし、標準偏差を σ としたとき、 $0.05 \leq \sigma / Ave$ の関係を満たしている。

40

【0023】

ある好ましい実施形態において、前記複数の半導体素子における前記ソース領域およびドレイン領域の不純物濃度の平均値を Ave とし、標準偏差を σ としたとき、 $0.05 \leq \sigma / Ave$ の関係を満たしている。

【0024】

ある好ましい実施形態において、前記結晶性シリコン膜は、アモルファスシリコン膜の結晶性を助長する触媒元素により、結晶化されている。

【0025】

ある好ましい実施形態において、前記アモルファスシリコン膜は 25 nm 以上 80 nm 以下の厚さを有している。

50

【0026】

ある好ましい実施形態において、前記結晶性シリコン膜は、 1×10^{16} atoms/cm³以下の濃度で前記触媒元素を含んでいる。

【0027】

ある好ましい実施形態において、前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である。

【0028】

ある好ましい実施形態において、前記触媒元素はニッケルである。

【0029】

ある好ましい実施形態において、前記結晶性シリコン膜は、前記触媒元素導入後、炉による熱処理、ランプアニールおよびレーザ照射の1つ以上の方法により行われている。

【0030】

本発明のイオンドーピング方法は、ドーピングすべき元素を含むガスをアーク放電により分解するステップと、前記分解ステップにより生じたイオンを所定の電圧で加速することにより、対象物に前記イオンを衝突させるステップとを包含し、前記分解ステップにおいて、前記アーク放電による電流が一定となるよう前記アーク放電を制御する。

【0031】

ある好ましい実施形態において、ドーピングすべき元素はボロンまたはリンである。

【0032】

本発明の半導体装置の製造方法は、絶縁性表面を有する基板上にアモルファスシリコン膜を形成するステップ(A)と、前記アモルファスシリコン膜に触媒元素を添加するステップ(B)と、前記触媒元素が添加されたアモルファスシリコン膜を熱処理することにより、結晶化を行い、前記アモルファスシリコン膜から結晶性シリコン膜を得るステップ(C)と、アーク電流が一定となるようにアーク放電をおこなうことにより、不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記結晶性シリコン膜に導入するステップ(D)と、前記前記結晶性シリコン膜を熱処理するステップ(E)とを包含する。

【0033】

ある好ましい実施形態において、上記半導体装置の製造方法は、前記ステップ(C)の後、前記結晶性シリコン膜上に絶縁膜を形成する工程をさらに含み、前記ステップ(D)は、アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記絶縁膜を介して前記結晶性シリコン膜に導入するステップ(D1)と、前記結晶性シリコン膜上に導電性有する材料からなるパターンを形成する工程(D2)と、アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記パターンをマスクとして前記結晶性シリコン膜に導入するステップ(D2)とを包含する。

【0034】

ある好ましい実施形態において、前記ステップ(D1)の不純物元素はボロンであり、前記ステップ(D2)の不純物元素はリンである。

【0035】

ある好ましい実施形態において、前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である。

【0036】

【発明の実施の形態】

図1は、本発明のイオンドーピング装置の一実施形態を示している。図1に示すイオンドーピング装置10は、チャンバー11と、排気部13と、イオン源12と、引き出し電極18とを備える。

10

20

30

40

50

【 0 0 3 7 】

排気部 1 3 は、公知のポンプなどで構成され、チャンバー 1 1 内の気体を排気し、チャンバー内の圧力を適切な値に維持することができる。図示していないが、排気部 1 3 にはイオンドーピング装置で用いる種々のガスを無害なものにするための除害装置が接続されている。

【 0 0 3 8 】

イオン源 1 2 は、アーク放電によってドーピングすべき元素を含むガスを分解して、プラズマを生成し、ドーピングすべき元素を含むイオンを生成する。イオン源 1 2 はチャンバー 1 1 内に設けられており、アークチャンバー 3 0 と、ガス導入口 1 4 と、フィラメント 1 5 と、加速部 2 3 とを含む。ガス導入口 1 4 はアークチャンバー 3 0 に設けられ、ガス導入口 1 4 を介して、ドーピングすべき元素を含むガスがイオン源 1 2 のアークチャンバー 3 0 に導入される。フィラメント 1 5 はアークチャンバー 3 0 の天井部に設けられている。図 1 では、フィラメント 1 5 は 3 つ示されているが、アークチャンバー 3 0 の形状や必要とされるイオンビームの形状および大きさに応じて、適当な数および配置が選択される。アノード電極 1 7 は、アークチャンバー 3 0 側面に設けられている。アークチャンバー 3 0 の周囲には、アークチャンバー 3 0 内に生成したプラズマを閉じ込めるための環状磁石 3 1 が設けられている。

【 0 0 3 9 】

フィラメント 1 5 には、フィラメント電源 1 6 がそれぞれ接続される。イオンドーピング装置 1 0 はマイコンなどの制御装置 2 7 を備え、フィラメント電源 1 6 の出力電圧やフィラメント 1 5 を流れる電流を制御する。

【 0 0 4 0 】

また、フィラメント 1 5 とアーク電極 1 5 との間にはアーク電源 2 0 が接続される。フィラメント 1 5 とアーク電源 2 0 との間には好ましくは電流計 1 9 が設けられている。電流計 1 9 で計測した値は、制御装置 2 7 に入力される。アーク電源 2 0 も制御装置 2 7 により制御される。

【 0 0 4 1 】

加速部 2 3 は、イオン源 1 2 で生成したイオンをイオン源 1 2 から引き出し、対象物に向けてイオンを加速する。イオン源 1 2 で生成したイオンは質量分離器によって分離されことなく、すべて加速部 2 3 で加速される。このために、加速部 2 3 は、引き出し電極 1 8 と、引き出し用電源 2 1 と、加速用電源 2 2 とを含む。引き出し電極 1 8 は、第 1 の引き出し電極 1 8 a および第 2 の引き出し電極 1 8 b を含み、アークチャンバー 3 0 の開口に設けられている。第 1 の引き出し電極 1 8 a はアークチャンバー 3 0 開口に最も近くに位置しており、第 1 の引き出し電極 1 8 a とアーク電極 1 7 との間に引き出し用電源 2 1 が接続されている。また、第 1 の引き出し電極 1 8 a と第 2 の引き出し電極 1 8 b との間には加速用電源 2 2 が接続されている。

【 0 0 4 2 】

引き出し電極 1 8 を挟んでアークチャンバー 3 0 の開口と対向する位置にはイオンを導入する対象物である基板 2 5 が基板ホルダ 2 8 により保持される。イオン源 1 2 から得られるイオンビーム 3 3 の形状が、基板 2 5 を一度に照射できないものである場合には、イオンビーム 3 3 が基板 2 5 上を走査するように基板 2 5 を移動させる機構を設けてもよい。基板 2 5 の下方にはイオンビーム 3 3 による電流を計測するためのビーム電流計測器 2 6 が設けられている。

【 0 0 4 3 】

次にイオンドーピング装置 1 0 の動作およびイオンドーピング装置 1 0 を用いたイオンドーピング方法を説明する。基板 2 5 をチャンバー 1 1 内のイオンビーム 3 3 が照射する位置に基板ホルダ 2 8 により固定した後、所定の真空度に達するまでチャンバー 1 1 内を排気する。基板 2 5 の表面には、たとえば、不純物イオンを導入すべき半導体膜が形成されている。

【 0 0 4 4 】

ガス導入口 14 から不純物イオンとなる元素を含むガスを導入する。たとえば、シリコン半導体に対して N 型ドーパントとなるリンを不純物イオンとして対象物に導入する場合には、ホスフィン (PH_3) を用い、P 型ドーパントとなるボロンを不純物イオンとして対象物に導入する場合には、ジボラン (B_2H_6) を用いる。これにより、アークチャンバー 30 内は不純物イオンとなる元素を含む低圧のガスで満たされる。

【0045】

フィラメント電源 16 を用いてフィラメント 15 に所定の電圧を印加し、フィラメント 15 に電流を流すとともに、アーク電源 20 によりフィラメント 15 とアーク電極 17 との間に所定の電圧を印加すると、フィラメント 15 により加熱された熱電子がフィラメント 15 からアークチャンバー 30 内へ放出され、アーク電極 17 へ到達する。この電子の放出はアーク放電となる。放出された熱電子は、アークチャンバー 30 内のホスフィンやジボランと衝突し、これらの分子が分解するとともに、イオン化され、プラズマが生成する。

【0046】

イオンドーピング装置 10 の制御装置 27 は、フィラメント 15 とアーク電極 17 との間を流れるアーク電流が一定となるよう、アーク放電を制御する。具体的には、電流計 19 で計測した電流値に基づいて、アーク電流が一定となるよう、フィラメント電源 20 およびアーク電源 21 を制御する。これにより、フィラメント 15 を流れる電流量および / またはフィラメント 15 およびアーク電極 17 間のアーク電圧が調節され、フィラメントから放出される単位時間当たりの熱電子量が一定に保たれる。一定の割合でガス導入口 14 から導入されるガスに対し供給される熱電子量も一定となるため、ガスの分解が一定の状態に保たれ、生成するイオン種の比率が一定になる。

【0047】

生成したプラズマ中の陽イオンは、引き出し用電源 21 によってアーク電極 17 と第 1 の引き出し電極 18 a との間に印加される電圧により、アークチャンバー 30 の開口から外へ引き出される。引き出された陽イオンは、加速用電源 22 によって第 1 の引き出し電極 18 a と第 2 の引き出し電極 18 b との間に印加される電圧により加速される。加速された陽イオンがイオンビーム 33 となって基板 25 に照射される。イオンビーム 33 により運ばれる電荷は、ビーム電流計測器 26 によって計測され、イオンビーム 33 の電流あるいは電流密度が求められる。

【0048】

図 2 は、イオンドーピング装置 10 を用いてジボランを分解した場合において、アーク電流を変化させたときに生成する各イオン種の割合を示している。横軸はフィラメント一本あたりのアーク電流を示しており、縦軸は、生成したイオン種の割合を百分率で示している。図 2 において、「B1系」、「B2系」および「H系」はボロンを 1 つ含む化学種 (BH^+ 、 BH_2^+ など)、ボロンを 2 つ含む化学種 (B_2H^+ 、 B_2H_2^+ など) および水素のみを含む化学種 (H^+ 、 H_2^+ など) を示している。図から明らかなように、アーク電流が大きくなると、「B1系」および「H系」の化学種が増加し、「B2系」の化学種が減少する。つまり、アーク電流が変化することにより、生成するこれらのイオン種の割合が変化する。

【0049】

したがって、従来のイオンドーピング装置のように、イオンビーム電流密度が一定となるよう制御した場合、アーク電流が変動するために、生成するイオン種の比率が変化する。このことは、イオンビーム電流密度を一定にするよう制御しながらイオンドーピングを行っても、生成するイオン種の比率が変化して、不純物イオンの注入量が変化することを意味する。たとえば、イオンビーム電流密度が同じであっても、フィラメント一本あたりのアーク電流が 1 mA から 2 mA へ変動した場合、ボロンとして注入される量は、0.84 倍 ($(14 \times 2 + 14) / (20 \times 2 + 10)$) に減少する。また、生成するイオン種の比率がイオンドーピング中に変化することにより、アークチャンバー内のイオン種の分布が変化し、イオンビーム中のイオン種の分布が不均一になる。このため、イオンビーム

電流密度を一定にして対象物にイオンをドーピングした場合、不純物イオンの面内分布が不均一となる。

【0050】

これに対して、本発明のイオンドーピング装置を用いてアーク電流を一定にしてイオンをドーピングした場合、生成するイオン種の割合は一定に保たれる。このため、アークチャンバー内のイオン種の分布が一定に保たれ、イオンビーム中イオン種の分布が均一になる。つまり、アーク電流を一定にして対象物にイオンをドーピングした場合、不純物イオンの面内分布が均一となる。

【0051】

なお、アーク電流が一定となるようアーク放電を制御する場合、得られるイオンビームのビーム電流密度は変化する。しかし、実験によれば、ビーム電流密度の変動は小さく、注入時間を調整することにより総ドーズ量を合わせることが可能である。これにより、多少注入時間に変動は生じるが、対象物に注入されるイオン種の割合が一定となり、また、対象物中のドーピングされたイオン種の面内均一性が向上する。

【0052】

したがって、たとえば本発明のイオンドーピング装置を用い、アーク電流を一定にして液晶表示装置用の結晶性シリコン膜に不純物イオンを注入した場合、基板面内に形成される複数の薄膜トランジスタの閾値電圧およびソース・ドレイン間の抵抗などの半導体特性のばらつきが極めて小さくなる。

【0053】

次に、本発明のイオンドーピング装置を用いて、半導体装置を製造する手順を説明する。以下では、ガラス基板上に画素用スイッチング素子として複数のN型TFT（薄膜トランジスタ）を形成し、液晶表示装置用アクティブマトリックス基板を製造する手順を説明する。このようなTFTは基板上に数十万から数百万形成され、特に特性が揃っている必要があるが、本発明のイオンドーピング装置は、このような液晶表示装置用アクティブマトリックスの製造に好適に用いることができる。画素用スイッチング素子以外に、アクティブマトリックス型のドライバ回路や薄膜集積回路を構成する素子なども本発明のイオンドーピング装置を用いて好適に作製することができる。

【0054】

図3(a)～(e)はN型TFTを複数含む本発明の半導体装置の製造工程を工程順に示したものである。実際には数十万個以上のTFTが作製されるが、以下の説明では1個のTFTを例示する。

【0055】

まず、図3(a)に示すように、ガラス基板等の絶縁性基板上101上にプラズマCVD法によって厚さ1～20nmの酸化シリコンによる下地膜102を形成する。次にプラズマCVD法によって、厚さ25～80nm、例えば40nmの真性アモルファスシリコン膜103を形成する。

【0056】

次にスパッタリング法によって、表面濃度が $1 \times 10^{13} \sim 1 \times 10^{15} \text{ atoms/cm}^2$ （例えば、 $7 \times 10^{13} \text{ atoms/cm}^2$ とする）になるよう、真性アモルファスシリコン膜103に触媒元素としてNiを添加する。その後、熱処理炉、ランプアニールなどを用いて、不活性雰囲気下、540～620の温度で数時間、基板101に加熱処理を施す。この加熱処理により、真性アモルファスシリコン膜103の結晶化が進行する。本実施の形態においては、熱処理炉を用い、窒素雰囲気下で580にて1時間の熱処理を行う。Niの添加方法はスパッタリング法に限定されず、Ni化合物を含む塗布液を用いて、塗布膜を真性アモルファスシリコン膜103上に形成し、熱処理をすることにより、塗布膜から真性アモルファスシリコン膜103へNiを拡散させ、さらに、真性アモルファスシリコンの結晶化を促してもよい。また、触媒元素としてNi以外にコバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムまたはアンチモンを用いてもよく、これらの金属のなかから選択した複数の金属を用いてもよい。

【0057】

続いて、図3(b)に示すように、レーザ照射によって結晶化を行う。レーザ光としては、たとえば、波長248nm、パルス幅20nsのKrFエキシマレーザを用いる。他の波長のレーザを用いてもよい。レーザ光の照射条件は、エネルギー密度が200~400mJ/cm²、たとえば250mJ/cm²とし、一か所につき2~10ショット、例えば2ショットとする。レーザ光を照射する際、基板を200~450程度の温度で加熱してもよい。このようにレーザ光の照射時に基板の加熱を行うことにより、より効率的にアモルファスシリコンの結晶化を促進させることができる。

【0058】

上述の2段階の熱処理中、触媒元素はシリサイド化することによってアモルファスシリコン膜の結晶成長を助長する。特に、ニッケルのシリサイド化合物であるNiSi₂の結晶構造は、種々の触媒元素のシリサイド化合物中、最も単結晶シリコンの結晶構造と類似しており、その格子定数も結晶シリコンの格子定数に非常に近い。したがって、NiSi₂はアモルファスシリコン膜の結晶化において最適な鑄型として作用し、アモルファスシリコン膜の結晶化を促進する。このとき、アモルファスシリコン膜103の厚さを25nm以上にするにより、十分な結晶成長が可能となり、厚さを80nm以下にすることにより、厚さ方向に2層以上の結晶が成長することが防止できる。これにより結晶性の悪化や触媒元素の残留という問題の発生を防ぎ、高い電子移動度を備えた高品質な結晶性シリコン膜103'がアモルファスシリコン膜103から得られる。結晶化のための熱処理は1段階で行ってもよいが、熱処理炉あるいはランプアニールによる加熱とレーザ照射による加熱の組み合わせを用いることが好ましい。2段階の熱処理により、得られるTFTのトランジスタ特性が飛躍的に向上する。

【0059】

その後、図3(c)に示すように、結晶性シリコン膜103'の不要な部分を除去して素子間分離を行い、薄膜トランジスタのソース、ドレイン領域およびチャネル領域を含む島状の素子形成領域115を形成する。基板101の全体では、複数の素子形成領域115がマトリクス状に配置される。

【0060】

図3(c)に示すように、プラズマCVD法によって厚さ50nm~250nm(たとえば150nm)の酸化シリコン膜104をゲート絶縁膜として形成後、図1に示すイオンドーピング装置101を用い、酸化シリコン膜104を介してボロンイオンを素子形成領域115にドーピングする。本実施形態ではイオンドーピング装置101は4本のフィラメント15を備えており、1本のフィラメントから出るアーク電流を1.5~2.5mAの間の一定の値に維持しながらドーピングを行う。たとえば、1本あたりのアーク電流が2.0mAとなるよう、イオンドーピング装置101を制御し、 $5 \times 10^{11} \sim 5 \times 10^{13} \text{ cm}^{-2}$ のボロンイオンを素子形成領域115にドーピングする。ボロン源としてジボランを用いる。

【0061】

図3(d)に示すように、スパッタリング法によって、厚さ10~100nm(たとえば60nm)の窒化タンタル(TaN)、および、厚さ100~500nm(たとえば300nm)のタングステン(W)を形成する。形成したこれらの膜をパターンニングして、TaN/Wからなるゲート電極105を形成する。

【0062】

次に、イオンドーピング装置101を用い、ゲート電極105をマスクとして、リンイオンを素子形成領域115にドーピングする。ドーピングガスとして、ホスフィン(PH₃)を用い、加速電圧を60~90kV(たとえば80kV)に設定する。ドーズ量は $1 \times 10^{15} \sim 8 \times 10^{15} \text{ cm}^{-2}$ (たとえば $2 \times 10^{15} \text{ cm}^{-2}$)とする。リンイオンをドーピングする際、アーク電流が400~500mA(たとえば450mA)の範囲にある一定の値となるよう、イオンドーピング装置101を制御する。

【0063】

リンイオンをドーピング後、窒素雰囲気中、550 の温度で4時間熱処理を行ない、ドーピングした不純物の活性化を行う。このとき、同時に素子形成領域115のゲート電極105の下方に位置する領域(のちにチャンネル領域107となる)の中のニッケルが素子形成領域115のリンイオンがドーピングされた領域(のちにソース領域106およびドレイン領域108)中のリンに捕捉される。このため、ゲート電極105の下方に位置する領域中のニッケルの濃度が $1 \times 10^{16} \text{ atoms/cm}^3$ 程度にまで低下する。

【0064】

これにより、図3(d)に示すように、ゲート電極105下の素子形成領域115にP型のチャンネル領域107が形成され、チャンネル領域107を挟んでN型のソース領域106およびドレイン領域108が素子形成領域115に形成される。つまり、ゲート電極105、チャンネル領域107、ソース領域106およびドレイン領域108を含むN型TF T 116が完成する。上述したように、チャンネル領域107におけるニッケルの濃度が $1 \times 10^{16} \text{ atoms/cm}^3$ 以下になるため、TF T 116においてチャンネル領域107のリーク電流は小さく、結晶性が高いため、オン電流が大きい。

【0065】

N型TF TおよびP型TF Tからなる相補型の回路を形成する場合には、ボロンおよびリンを結晶性シリコン膜103'へドーピングする際、適当なマスクを用いて、選択的にボロンおよびリンをドーピングすることによって、N型領域およびP型領域を作り分け、N型TF TおよびP型TF Tを同じ基板上に形成することができる。

【0066】

図3(e)に示すように、厚さ600nmの酸化シリコン膜109を層間絶縁膜としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって薄膜トランジスタの電極110を形成する。また、ITOからなる画素電極111を形成する。最後に、1気圧の水素雰囲気中で350、30分の加熱処理を行い、TF T 116を複数有する半導体装置が完成する。

【0067】

以下に示す表1は、上述した方法により作製されたアクティブマトリクス基板および、上述の製造工程中、ボロンおよび/またはリンの注入を従来のイオンビーム電流が一定となるような制御で行って作製したアクティブマトリクス基板のTF Tの特性のばらつきを示している。TF T特性のばらつきとして、閾値電圧およびソース・ドレイン間抵抗の基板内の平均値(Ave)および標準偏差(σ)を計測し、 $3\sigma/\text{Ave}$ を計算して百分率で示している。また、得られたアクティブマトリクス基板のうち、TF Tの特性のばらつきが所定の基準を満たすものの割合を示している。アクティブマトリクス基板は60mm×80mmであり、100万個のTF Tが含まれている。

【0068】

【表1】

試料番号	制御方法		特性(ばらつき)		
	ボロンドープ (チャンネル)	リンドープ (ソース・ドレイン)	閾値電圧 ($3\sigma/\text{Ave}$)	ソース・ドレイン間抵抗 ($3\sigma/\text{Ave}$)	歩留まり
No. 1	アーク電流制御	アーク電流制御	3.8%	3.4%	98%
No. 2	アーク電流制御	ビーム電流制御	3.9%	6.8%	94%
No. 3	ビーム電流制御	アーク電流制御	7.3%	3.5%	92%
No. 4	ビーム電流制御	ビーム電流制御	7.4%	6.7%	80%

【0069】

表1の試料番号1の結果から明らかなように、ボロンおよびリンの注入を注入する際、いずれもアーク電流が一定となるようイオンドーピング装置を制御した場合、閾値電圧およ

びソース・ドレイン間抵抗の基板内におけるばらつき ($3\sigma / A_{ve}$) は 5 % 以下と小さく、このため、基板の歩留まりも 98 % と高い。詳細な実験によれば、本発明のイオンドーピング装置を用いることにより、 $1000\text{ mm} \times 1000\text{ mm}$ 以下の面積に対して、不純物濃度のばらつき (不純物濃度の平均値 (A_{ve}) および標準偏差 (σ) を計測した場合の $3\sigma / A_{ve}$) を、5 % 以下にすることができることがわかった。

【0070】

これに対して、ボロンの注入あるいはリンの注入の際、従来と同様の方法により、ビーム電流が一定となるようイオンドーピング装置を制御した場合、閾値電圧またはソース・ドレイン間抵抗のばらつきが約 7 % に増大してしまい、歩留まりも低下する。特に、両方の注入を従来の方法によりビーム電流が一定となるよう制御して行った場合には、閾値電圧およびソース・ドレイン間抵抗のいずれのばらつきも増大する。その結果、歩留まりが 80 % に低下してしまう。

10

【0071】

このように本実施形態によれば、イオンドーピング装置を用いて不純物を半導体膜に導入する際、イオン源でプラズマを発生させるためのアーク放電のアーク電流が一定となるようイオンドーピング装置を制御する。このため、イオン源において生成するイオン種の比率が一定となり、イオンドーピングの制御を正確に行うことができる。

【0072】

特に、アモルファスシリコン膜を触媒元素により結晶化させて得られる結晶性シリコン膜を用いた TFT を作製する場合、ソース・ドレイン領域に導入されるリンイオンの濃度は TFT の特性に大きく影響する。具体的には、リンイオンの濃度が設定値よりも小さい場合、キャリア濃度が低下して、ソース・ドレイン領域の抵抗が高くなってしまう。また、アモルファスシリコンの結晶化を促進させるための触媒元素を捕捉するのに十分なリン濃度が得られないため、チャネル領域に触媒元素が多く残留し、リーク電流が増大するなどの TFT 特性が悪化し、TFT が動作不良を起こす可能性も生じる。一方、リンイオンの濃度が設定値よりも大きい場合、注入が過剰になることにより、結晶化したシリコンの結晶構造を破壊してしまい、結晶化シリコンがアモルファス化してしまう。このため、ソース・ドレイン領域の抵抗が高くなってしまう。

20

【0073】

本発明のイオンドーピング装置は、上述したようにイオンドーピング時におけるイオン種の生成比の安定性に優れるため、注入されるイオン種の分布が基板全体にわたって均一となり、また、イオンドーピング中のイオン種の生成比も一定に保たれる。このため、本発明のイオンドーピング装置を用いてリンイオンをドーピングし、注入量をビーム電流計測器で計測することにより、リンイオンの注入量を正確に制御することが可能となり、アモルファスシリコン膜を触媒元素により結晶化させて得られる結晶性シリコン膜を用いた TFT を作製することができる。

30

【0074】

また、イオンドーピング中のイオン種の比率が一定に保たれるため、イオンビーム中のイオン種の分布が均一になり、注入されるイオンの面内均一性が高まる。このため、本発明の半導体装置において、半導体膜にドーピングされる不純物イオンの比率およびドーズ量が均一となり、複数の半導体素子の特性のばらつきが小さくなる。

40

【0075】

なお、本実施形態では、アモルファスシリコン膜を触媒元素により結晶化させて得られる結晶性シリコン膜を用いた TFT において、チャネルを形成するためのボロンの注入およびソース・ドレイン領域を形成するためのリンの注入に本発明のイオンドーピング装置を用いた。しかし、他の半導体装置の不純物導入工程に本発明のイオンドーピング装置を用いてもよく、たとえば、アクティブマトリクス基板の TFT が LDD 構造を備えている場合には、LDD 構造を形成するための不純物導入に本発明のイオンドーピング装置を用いてもよい。また、単結晶半導体基板を用いて製造される種々の半導体装置に本発明のイオンドーピング装置を用いてもよい。

50

【 0 0 7 6 】

【 発 明 の 効 果 】

本発明によれば、生成するイオン種の比率の変動が少なく、制御性の高いイオンドーピング装置が得られる。また、本発明によれば基板内における素子特性のばらつきが小さい半導体装置が得られる。

【 図 面 の 簡 単 な 説 明 】

【 図 1 】 本発明のイオンドーピング装置の一実施形態を示す模式図である。

【 図 2 】 アーク電流が変化した場合におけるイオン種の比率を示すグラフである。

【 図 3 】 (a) から (e) は、本発明の半導体装置の製造工程を説明する模式的断面図である。

10

【 符 号 の 説 明 】

1 0 イオンドーピング装置

1 1 チャンバー

1 2 イオン源

1 3 排気部

1 4 ガス導入口

1 5 フィラメント

1 6 フィラメント電源

1 7 アノード電極

1 8 引き出し電極

20

1 9 電流計

2 0 アーク電源

2 1 引き出し用電源

2 2 加速用電源

2 6 ビーム電流計測器

1 0 1 基板

1 0 2 酸化シリコン膜

1 0 3 アモルファスシリコン膜

1 0 3 ' 結晶性シリコン膜

1 0 4 ゲート絶縁膜

30

1 0 5 ゲート電極


1 0 6 ソース領域

1 0 7 チャネル領域


1 0 8 ドレイン領域

1 1 6 T F T


【図 1】



【図 2】



【図 3】



フロントページの続き

(51)Int.Cl. ⁷	F I	テーマコード(参考)
H 0 1 L 21/322	H 0 1 L 29/78	6 1 8 F
H 0 1 L 21/336	H 0 1 L 29/78	6 1 6 V
H 0 1 L 29/786	H 0 1 L 29/78	6 2 7 G
	H 0 1 L 21/265	F

F ターム(参考)	5F052	AA02	AA17	AA24	BB07	CA07	DA02	DB03	EA16	FA06	FA19
		JA04									
	5F110	AA28	AA30	BB01	BB04	BB10	BB11	CC02	DD02	DD13	EE01
		EE04	EE14	EE44	FF02	FF30	GG02	GG13	GG25	GG32	GG33
		GG34	GG45	GG51	HJ01	HJ04	HJ12	HJ23	HL01	HL03	HL07
		HL11	HM15	NN04	NN23	NN35	NN72	PP01	PP02	PP03	PP04
		PP10	PP13	PP29	PP34	QQ11	QQ24	QQ28			