

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5778961号
(P5778961)

(45) 発行日 平成27年9月16日 (2015.9.16)

(24) 登録日 平成27年7月17日 (2015.7.17)

(51) Int.Cl.	F I				
G09F	9/30	(2006.01)	G09F	9/30	338
G09G	3/30	(2006.01)	G09G	3/30	H
G09G	3/20	(2006.01)	G09G	3/20	680H
H01L	27/32	(2006.01)	G09G	3/20	691D
G09F	9/00	(2006.01)	G09F	9/30	365
請求項の数 4 (全 20 頁) 最終頁に続く					

(21) 出願番号 特願2011-73076 (P2011-73076)
 (22) 出願日 平成23年3月29日 (2011.3.29)
 (65) 公開番号 特開2012-208263 (P2012-208263A)
 (43) 公開日 平成24年10月25日 (2012.10.25)
 審査請求日 平成26年2月14日 (2014.2.14)

(73) 特許権者 514188173
 株式会社 J O L E D
 東京都千代田区神田錦町三丁目23番地
 (74) 代理人 110001357
 特許業務法人つばさ国際特許事務所
 (72) 発明者 尾本 啓介
 東京都港区港南1丁目7番1号 ソニー株式会社内
 審査官 請園 信博

最終頁に続く

(54) 【発明の名称】 表示装置および電子機器

(57) 【特許請求の範囲】

【請求項1】

表示パネルと、
 前記表示パネルを駆動する駆動回路と
 を備え、
 前記表示パネルは、行列状に配置された複数の表示画素を有し、
 各表示画素は、有機EL素子と、前記有機EL素子を駆動する画素回路とを有し、
 前記有機EL素子は、前記画素回路に接続された第1電極、発光層および第2電極を積層して構成され、
 前記第2電極は、行方向または列方向に配列された複数の前記有機EL素子で共有された帯状電極であり、
 前記表示パネルは、前記第2電極と交差する方向に延在し、複数の前記画素回路に電力を供給する複数の帯状配線をさらに有し、
 前記駆動回路は、前記帯状電極を流れる電流の変化に基づいて物体の接触位置を検出する接触位置検出回路を有し、
 前記接触位置検出回路は、
 前記帯状電極を流れる電流を検出する電流検出部と、
 映像信号に基づいて非接触時の電流を導出する電流計算部と、
 前記電流検出部で検出された電流の値と、前記電流計算部で導出された電流の値とから接触位置情報を導出する接触位置計算部と

10

20

を有する
表示装置。

【請求項 2】

前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第 1 トランジスタと、前記保持容量の電圧に基づいて前記有機 E L 素子を駆動する第 2 トランジスタとを有し、

前記第 1 トランジスタは、外光の入射する位置に配置されている
請求項 1 に記載の表示装置。

【請求項 3】

前記表示パネルは、前記画素回路へ入射する外光を遮る遮光層を有する
請求項 1 または請求項 2 に記載の表示装置。

10

【請求項 4】

表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、

前記表示パネルは、行列状に配置された複数の表示画素を有し、
各表示画素は、有機 E L 素子と、前記有機 E L 素子を駆動する画素回路とを有し、
前記有機 E L 素子は、前記画素回路に接続された第 1 電極、発光層および第 2 電極を積
層して構成され、

20

前記第 2 電極は、行方向または列方向に配列された複数の前記有機 E L 素子で共有され
た帯状電極であり、

前記表示パネルは、前記第 2 電極と交差する方向に延在し、複数の前記画素回路に電力
を供給する複数の帯状配線をさらに有し、

前記駆動回路は、前記帯状電極を流れる電流の変化に基づいて物体の接触位置を検出す
る接触位置検出回路を有し、

前記接触位置検出回路は、

前記帯状電極を流れる電流を検出する電流検出部と、

映像信号に基づいて非接触時の電流を導出する電流計算部と、

30

前記電流検出部で検出された電流の値と、前記電流計算部で導出された電流の値とから
接触位置情報を導出する接触位置計算部と

を有する

電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、有機 E L (electro luminescence) 素子を備えた表示装置および電子機器に関
する。

40

【背景技術】

【0002】

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応
じて発光輝度が変化する電流駆動型の光学素子、例えば有機 E L 素子を用いた表示装置が
開発され、商品化が進められている（例えば、特許文献 1 参照）。有機 E L 素子は、液晶
素子などと異なり自発光素子である。そのため、有機 E L 素子を用いた表示装置（有機 E
L 表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装
置よりも薄くすることが可能である。

【0003】

ところで、有機 E L 素子を備えた表示パネルの表示面に対して、静電容量式のタッチパ

50

ネルを設けたものが知られている（特許文献2参照）。このタッチパネルでは、基板の内面と外面にそれぞれ検出電極が設けられている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2008-083272号公報

【特許文献2】特開2008-216543号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上述したように、表示パネルとは別体で設けられたタッチパネルを表示パネルの表示面に設けた場合には、表示装置の厚さがタッチパネルの分だけ厚くなってしまふ。特に、指などの物体の接触位置を検出するためだけに、基板の内面と外面にそれぞれ検出電極を設けた場合には、タッチパネルがより一層、厚くなってしまひ、有機EL表示装置の薄型化を阻害するという問題があった。

【0006】

本発明はかかる問題点に鑑みてなされたものであり、その目的は、タッチパネル機能を有する表示装置および電子機器を提供することにある。

【課題を解決するための手段】

【0007】

参考例に係る表示パネルは、行列状に配置された複数の表示画素を備えたものである。各表示画素は、有機EL素子と、有機EL素子を駆動する画素回路とを有している。有機EL素子は、画素回路に接続された第1電極、発光層および第2電極を積層して構成されている。第2電極は、行方向または列方向に配列された複数の有機EL素子で共有された帯状電極である。

【0008】

本発明による表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の表示パネルと同一の構成要素を有している。本発明による電子機器は、上記の表示装置を備えたものである。

【0009】

参考例に係る表示パネル、ならびに本発明による表示装置および電子機器では、各表示画素に含まれる第2電極が、行方向または列方向に配列された複数の有機EL素子で共有された帯状電極となっている。これにより、帯状電極を、指などの物体の接触位置を検出する検出電極として用いることができる。

【0010】

本発明において、駆動回路は、例えば、帯状電極を流れる電流の変化に基づいて物体の接触位置を検出する接触位置検出回路を有している。接触位置検出回路は、例えば、帯状電極を流れる電流を検出する電流検出部と、映像信号に基づいて非接触時の電流を導出する電流計算部とを有している。接触位置検出回路は、例えば、さらに、電流検出部で検出された電流の値と、電流計算部で導出された電流の値から接触位置情報を導出する接触位置計算部を有している。

【0011】

本発明において、画素回路は、例えば、保持容量と、映像信号に対応する電圧を保持容量に書き込む第1トランジスタと、保持容量の電圧に基づいて有機EL素子を駆動する第2トランジスタとを有している。このとき、第1トランジスタは、外光の入射する位置に配置されていてもよいし、画素回路へ入射する外光を遮る遮光層が表示パネルに設けられていてもよい。

【0012】

本発明において、表示パネルは、帯状電極と交差する方向に延在する複数の検出電極を有していてもよい。この場合に、駆動回路は、例えば、複数の帯状電極を消光期間中に順

10

20

30

40

50

次走査するとともに、帯状電極の走査と同期して各検出電極を駆動する走査部を有している。

【発明の効果】

【0013】

参考例に係る表示パネル、ならびに本発明による表示装置および電子機器によれば、有機EL素子の電極である帯状電極を、指などの物体の接触位置を検出する検出電極として用いることができるようにしたので、厚さの増加割合を最低限に抑えつつ、表示パネルにタッチパネル機能を持たせることができる。従って、タッチパネル機能を有する薄型の表示パネルを実現することができる。

【図面の簡単な説明】

10

【0014】

【図1】第1の実施の形態に係る表示装置の概略図である。

【図2】図1の表示パネルの内部構成を表す図である。

【図3】図1のサブピクセルの回路図である。

【図4】図1の表示パネルの断面図である。

【図5】図1のカソード線および検出電極のレイアウト図である。

【図6】図1の表示装置の動作の一例を表す波形図である。

【図7】カソード線に印加する信号波形の生成方法の一例を表す波形図である。

【図8】第2の実施の形態に係る表示装置の概略図である。

【図9】図8の表示パネルの断面図である。

20

【図10】図8のドレイン線および検出電極のレイアウト図である。

【図11】ボトムエミッション構造における容量について説明するための回路図である。

【図12】ブートストラップについて説明するための波形図である。

【図13】図8の接触位置検出回路の内部構成の一例を表す図である。

【図14】外光入射時のカソード線に流れる電流の一例について説明するための波形図である。

【図15】外光入射時のカソード線に流れる電流の他の例について説明するための波形図である。

【図16】図9の表示パネルの一変形例を表す断面図である。

【図17】外光入射時のリーク電流について説明するためのI-V特性図である。

30

【図18】外光入射時のゲート-ソース間電圧について説明するための波形図である。

【図19】外光入射時のカソード線に流れる電流の一例について説明するための波形図である。

【図20】外光入射時のカソード線に流れる電流の他の例について説明するための波形図である。

【図21】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。

【図22】上記実施の形態の表示装置の適用例1の外観を表す斜視図である。

【図23】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。

40

【図24】適用例3の外観を表す斜視図である。

【図25】適用例4の外観を表す斜視図である。

【図26】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。

【発明を実施するための形態】

【0015】

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

50

1. 第1の実施の形態

カソード電極と検出電極とでタッチセンサが構成されている例

2. 第2の実施の形態

カソード電極に流れる電流のモニターによりタッチパネル機能を実現している例

3. モジュールおよび適用例

【0016】

< 1. 第1の実施の形態 >

[構成]

図1は、第1の実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する駆動回路20とを備えている。

10

【0017】

図2は、表示パネル10の内部構成の一例を表したものである。表示パネル10は、例えば、図2に示したように、複数の表示画素14が2次元配置された表示領域10Aを有している。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各表示画素14をアクティブマトリクス駆動することにより表示するものである。各表示画素14は、赤色用のサブピクセル13Rと、緑色用のサブピクセル13Gと、青色用のサブピクセル13Bとを含んでいる。なお、以下では、サブピクセル13R、13G、13Bの総称としてサブピクセル13を用いるものとする。

【0018】

20

図3は、サブピクセル13の回路構成の一例を表したものである。サブピクセル13は、図3に示したように、有機EL素子11と、有機EL素子11に並列接続された容量Csubと、有機EL素子11を駆動する画素回路12とを有している。容量Csubは、必要に応じて省略したり、寄生容量で代用したりすることも可能である。なお、サブピクセル13Rには、有機EL素子11として、赤色光を発する有機EL素子11Rが設けられている。同様に、サブピクセル13Gには、有機EL素子11として、緑色光を発する有機EL素子11Gが設けられている。サブピクセル13Bには、有機EL素子11として、青色光を発する有機EL素子11Bが設けられている。

【0019】

画素回路12は、例えば、書込トランジスタTwsと、駆動トランジスタTdrと、保持容量Csとを含んで構成されたものであり、2Tr1Cの回路構成となっている。なお、画素回路12は、2Tr1Cの回路構成に限られるものではなく、互いに直列接続された2つの書込トランジスタTwsを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。

30

【0020】

書込トランジスタTwsは、映像信号に対応する電圧を保持容量Csに書き込むトランジスタである。駆動トランジスタTdrは、書込トランジスタTwsによって書き込まれた保持容量Csの電圧に基づいて有機EL素子11を駆動するトランジスタである。トランジスタTws、Tdrは、例えば、nチャンネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により構成されている。なお、トランジスタTws、Tdrは、pチャンネルMOS型のTFTにより構成されていてもよい。

40

【0021】

なお、本実施の形態の書込トランジスタTwsが特許請求の範囲の「第1トランジスタ」の一具体例に相当し、本実施の形態の駆動トランジスタTdrが特許請求の範囲の「第2トランジスタ」の一具体例に相当する。また、本実施の形態の保持容量Csが特許請求の範囲の「保持容量」の一具体例に相当する。

【0022】

駆動回路20は、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24、ドレイン線駆動回路25、カソード線駆動回路26および検出回路27を有している。駆動回路20は、また、データ線駆動回路23の出力に接続

50

されたデータ線 D T L と、ゲート線駆動回路 2 4 の出力に接続されたゲート線 W S L と、ドレイン線駆動回路 2 5 の出力に接続されたドレイン線 D S L と、カソード電極駆動回路 2 6 の出力に接続されたカソード線 C T L を有している。カソード線 C T L は、有機 E L 素子 1 1 のカソード電極でもある。有機 E L 素子 1 1 のカソード電極については、後に詳述する。

【 0 0 2 3 】

タイミング生成回路 2 1 は、例えば、データ線駆動回路 2 3、ゲート線駆動回路 2 4、ドレイン線駆動回路 2 5 およびカソード線駆動回路 2 6 が連動して動作するように制御するものである。タイミング生成回路 2 1 は、例えば、外部から入力された同期信号 2 0 B に応じて（同期して）、これらの回路に対して制御信号 2 1 A を出力するようになっている。

10

【 0 0 2 4 】

映像信号処理回路 2 2 は、例えば、外部から入力されたデジタルの映像信号 2 0 A を補正すると共に、補正した後の映像信号をアナログに変換して信号電圧 2 2 B をデータ線駆動回路 2 3 に出力するものである。

【 0 0 2 5 】

データ線駆動回路 2 3 は、制御信号 2 1 A の入力に応じて（同期して）、映像信号処理回路 2 2 から入力されたアナログの信号電圧 2 2 B を、各データ線 D T L を介して、選択対象の表示画素 1 4（またはサブピクセル 1 3）に書き込むものである。データ線駆動回路 2 3 は、例えば、信号電圧 2 2 B と、映像信号とは無関係の一定電圧とを出力することが可能となっている。

20

【 0 0 2 6 】

ゲート線駆動回路 2 4 は、制御信号 2 1 A の入力に応じて（同期して）、複数のゲート線 W S L に選択パルスを順次印加して、複数の表示画素 1 4（またはサブピクセル 1 3）をゲート線 W S L 単位で順次選択するものである。ゲート線駆動回路 2 4 は、例えば、書込トランジスタ T w s をオンさせるときに印加する電圧と、書込トランジスタ T w s をオフさせるときに印加する電圧とを出力することが可能となっている。

【 0 0 2 7 】

ドレイン線駆動回路 2 5 は、制御信号 2 1 A の入力に応じて（同期して）、複数のドレイン線 D S L に選択パルスを順次印加して、複数の画素回路 1 2（具体的には駆動トランジスタ T d r のドレイン）に電力を供給するものである。ドレイン線駆動回路 2 5 は、例えば、有機 E L 素子 1 1 を発光させるときに印加する電圧と、有機 E L 素子 1 1 を消光させるときに印加する電圧とを出力することが可能となっている。

30

【 0 0 2 8 】

カソード線駆動回路 2 6 は、制御信号 2 1 A の入力に応じて（同期して）、複数のカソード線 C T L に選択パルスを順次印加して、タッチセンサ機能をカソード線 C T L 単位で順次オンするものである。カソード線駆動回路 2 6 は、例えば、タッチセンサ機能をオンするときに印加する電圧と、タッチセンサ機能をオフするときに印加する電圧とを出力することが可能となっている。なお、検出回路 2 7 については、後に詳述する。

【 0 0 2 9 】

次に、図 3 を参照して、各構成要素の接続関係および配置について説明する。

40

【 0 0 3 0 】

ゲート線 W S L は、行方向に延在して形成されており、書込トランジスタ T w s のゲートに接続されている。ドレイン線 D S L も行方向に延在して形成されており、駆動トランジスタ T d r のドレインに接続されている。データ線 D T L は、列方向に延在して形成されており、書込トランジスタ T w s のドレインに接続されている。書込トランジスタ T w s のソースは、駆動トランジスタ T d r のゲートと、保持容量 C s の一端に接続されている。駆動トランジスタ T d r のソースと保持容量 C s の他端とが、有機 E L 素子 1 1 のアノードに接続されている。有機 E L 素子 1 1 のカソードは、カソード線 C T L と兼用されている。容量 C s u b の一端は、保持容量 C s の一端（駆動トランジスタ T d r 側の端子

50

)と、駆動トランジスタTdrのソースと、有機EL素子11のアノードとに接続されている。容量Csubの他端は、カソード線CTLに接続されている。

【0031】

次に、表示パネル10における画素回路12近傍の断面構成について説明する。図4は、表示パネル10における画素回路12近傍の断面構成の一例を表したものである。表示パネル10は、例えば、図4に示したように、表示部30と検出部40とを互いに重ね合わせた構成となっている。

【0032】

表示部30は、例えば、図4に示したように、画素回路12およびその近傍において、基板31上に、画素回路12、絶縁層32、絶縁層33および絶縁層34をこの順に積層した構成となっている。絶縁層33は開口33Aを有しており、開口33Aに有機EL素子11が設けられている。有機EL素子11は、例えば、図4に示したように、アノード電極35、有機層36およびカソード線CTLを開口33Aの底面側から順に積層して構成されている。

10

【0033】

アノード電極35は、絶縁層32の平坦面にならった平坦な膜となっている。アノード電極35は、金属材料によって構成されており、反射ミラーとして機能する。従って、表示パネル10は、トップエミッション構造となっている。有機層36は、例えば、アノード電極35側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード線CTLは、少なくとも有機層36の上面に接して形成されている。カソード線CTLは、行方向(ドレイン線DSLの延在方向)に延在しており、行方向に配列された複数の有機EL素子11で共有された帯状電極である。複数のカソード線CTLは、互いに並列に配置されている。カソード線CTLは、可視光に対して透明な導電性材料、例えばITO(Indium Tin Oxide; 酸化インジウムスズ)からなる。

20

【0034】

検出部40は、例えば、図4に示したように、基板41上に、複数の検出電極DETと、接着層42とを積層したものであり、検出電極DETを表示部30側に向けて配置されている。基板41は、可視光に対して透明な基板、例えば、光透過性の樹脂フィルムやガラス基板からなる。基板41の裏面(検出電極DETとは反対側の面)が、表示パネル10の映像表示面Sとなっている。なお、基板41の裏面に何らかの光学機能層が配置されていてもよい。接着層42は、表示部30と検出部40とを互いに貼り合わせるためのものである。各検出電極DETは、図5に示したように、列方向(カソード線CTLと交差する方向)に延在する帯状電極である。複数の検出電極DETは、互いに並列に配置されている。複数の検出電極DETは、例えば、金属材料によって構成されており、有機EL素子11の直上を避けた位置に配置されている。

30

【0035】

ここで、例えば、絶縁層34および接着層42と、これらを介して互いに対向配置されたカソード線CTLおよび検出電極DETとにより容量素子が構成されている。従って、その容量素子が、表示パネル10において静電容量型のタッチセンサとして機能する。なお、表示パネル10において、カソード線CTL、絶縁層34、接着層42および検出電極DETの積層方向の並び順は、上記の並び順に限られるものではない。従って、上記の容量素子においてカソード線CTLおよび検出電極DETに挟まれる誘電体は、常に絶縁層34および接着層42であるとは限らない。

40

【0036】

次に、検出回路27について説明する。検出回路27は、複数の検出電極DETから得られる検出信号に基づいて指などの物体の接触位置を検出するものである。具体的には、検出回路27は、まず、検出電極DETから得られる検出信号に基づき、指などの物体の、映像表示面Sへの接触・非接触を検出するようになっている。検出回路27は、指など

50

の物体が映像表示面 S に接触したことを検出した場合には、例えば、以下のプロセスを実行するようになっている。具体的には、検出回路 27 は、カソード線駆動回路 26 から出力された選択パルスの印加タイミングと、閾値電圧以下の検出信号の検出タイミングとに基づいて、映像表示面 S のうち、指などの物体が接触した位置を算出するようになっている。

【0037】

[動作]

次に、本実施の形態の表示装置 1 の動作の一例について説明する。

【0038】

この表示装置 1 では、映像信号 20A に対応する信号電圧 22B がデータ線駆動回路 23 によって各データ線 DTL に印加されると共に、制御信号 21A に応じた選択パルスがゲート線駆動回路 24 およびドレイン線駆動回路 25 によって複数のゲート線 WSL およびドレイン線 DSL に順次印加される。実際には、以下に説明する動作を経て映像が表示される。

【0039】

図 6 は、ある画素回路 12 に印加される電圧波形の一例と、駆動トランジスタ Tdr のゲート電圧 Vg およびソース電圧 Vs の変化の一例とを表したものである。図 6 (A) にはデータ線 DTL に、信号電圧 Vsig と、オフセット電圧 Vofs が印加されている様子が示されている。図 6 (B) にはゲート線 WSL に、書込トランジスタ Tws をオンする電圧 Von と、書込トランジスタ Tws をオフする電圧 Voff が印加されている様子が示されている。図 6 (C) にはドレイン線 DSL に、電圧 Vcc と、電圧 Vini が印加されている様子が示されている。さらに、図 6 (F), (G) には、ドレイン線 DSL、データ線 DTL およびゲート線 WSL への電圧印加に応じて、駆動トランジスタ Tdr のゲート電圧 Vg およびソース電圧 Vs が時々刻々変化している様子が示されている。なお、図 6 (D), (E) には、カソード線 CTL に印加される電圧波形と、検出電極 DET で検出される電圧波形とが示されているが、これらについては、消光から発光までの一連の動作についての説明の後に詳述するものとする。

【0040】

(閾値補正準備期間)

まず、閾値補正の準備を行う。具体的には、ゲート線 WSL の電圧が Voff となっており、ドレイン線 DSL の電圧が Vcc となっている時(つまり有機 EL 素子 11 が発光している時)に、ドレイン線駆動回路 25 がドレイン線 DSL の電圧を Vcc から Vini に下げる (T1)。すると、ソース電圧 Vs が Vini となり、有機 EL 素子 11 が消光する。その後、データ線 DTL の電圧が Vofs となっている時にゲート線駆動回路 24 がゲート線 WSL の電圧を Voff から Von に上げ、駆動トランジスタ Tdr のゲートを Vofs とする。

【0041】

(最初の閾値補正期間)

次に、閾値の補正を行う。具体的には、書込トランジスタ Tws がオンしており、データ線 DTL の電圧が Vofs となっている間に、ドレイン線駆動回路 25 がドレイン線 DSL の電圧を Vini から Vcc に上げる (T2)。すると、駆動トランジスタ Tdr のドレイン-ソース間に電流 Ids が流れ、ソース電圧 Vs が上昇する。その後、データ線駆動回路 23 がデータ線 DTL の電圧を Vofs から Vsig に切り替える前に、ゲート線駆動回路 24 がゲート線 WSL の電圧を Von から Voff に下げる (T3)。すると、駆動トランジスタ Tdr のゲートがフローティングとなり、閾値の補正が休止する。

【0042】

(最初の閾値補正休止期間)

閾値補正が休止している期間中は、例えば、先の閾値補正を行った行(画素)とは異なる他の行(画素)において、データ線 DTL の電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行(画素)において、ソース電圧 Vs が Vofs - Vth

10

20

30

40

50

(V_{th} は駆動トランジスタ T_{dr} の閾値電圧)よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行(画素)において、駆動トランジスタ T_{dr} のドレイン-ソース間に電流 I_{ds} が流れ、ソース電圧 V_s が上昇し、保持容量 C_s を介したカップリングによりゲート電圧 V_g も上昇する。

【0043】

(2回目の閾値補正期間)

次に、閾値補正を再び行う。具体的には、データ線 D_{TL} の電圧が V_{ofs} となっており、閾値補正が可能となっている時に、ゲート線駆動回路24がゲート線 W_{SL} の電圧を V_{off} から V_{on} に上げ、駆動トランジスタ T_{dr} のゲート電圧を V_{ofs} にする(T_4)。このとき、ソース電圧 V_s が $V_{ofs} - V_{th}$ よりも低い場合(閾値補正がまだ完了していない場合)には、駆動トランジスタ T_{dr} がカットオフするまで(ゲート-ソース間電圧 V_{gs} が V_{th} になるまで)、駆動トランジスタ T_{dr} のドレイン-ソース間に電流 I_{ds} が流れる。その後、データ線駆動回路23がデータ線 D_{TL} の電圧を V_{ofs} から V_{sig} に切り替える前に、ゲート線駆動回路24がゲート線 W_{SL} の電圧を V_{on} から V_{off} に下げる(T_5)。すると、駆動トランジスタ T_{dr} のゲートがフローティングとなるので、ゲート-ソース間電圧 V_{gs} をデータ線 D_{TL} の電圧の大きさに拘わらず一定に維持することができる。

10

【0044】

なお、この閾値補正期間において、保持容量 C_s が V_{th} に充電され、ゲート-ソース間電圧 V_{gs} が V_{th} となった場合には、駆動回路20は、閾値補正を終了する。しかし、ゲート-ソース間電圧 V_{gs} が V_{th} にまで到達しない場合には、駆動回路20は、ゲート-ソース間電圧 V_{gs} が V_{th} に到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。

20

【0045】

(書き込み・移動度補正期間)

閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線 D_{TL} の電圧が V_{sig} となっている間に、ゲート線駆動回路24がゲート線 W_{SL} の電圧を V_{off} から V_{on} に上げ(T_6)、駆動トランジスタ T_{dr} のゲートをデータ線 D_{TL} に接続する。すると、駆動トランジスタ T_{dr} のゲート電圧 V_g がデータ線 D_{TL} の電圧 V_{sig} となる。このとき、有機 EL 素子11のアノード電圧はこの段階ではまだ有機 EL 素子11の閾値電圧 V_{el} よりも小さく、有機 EL 素子11はカットオフしている。そのため、電流 I_{ds} は有機 EL 素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧 V_s が V だけ上昇し、やがてゲート-ソース間電圧 V_{gs} が $V_{sig} + V_{th} - V$ となる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタ T_{dr} の移動度が大きい程、 V も大きくなるので、ゲート-ソース間電圧 V_{gs} を発光前に V だけ小さくすることにより、画素13ごとの移動度のばらつきを取り除くことができる。

30

【0046】

(ブートストラップ期間)

最後に、ゲート線駆動回路24がゲート線 W_{SL} の電圧を V_{on} から V_{off} に下げる(T_7)。すると、駆動トランジスタ T_{dr} のゲートがフローティングとなり、駆動トランジスタ T_{dr} のドレイン-ソース間に電流 I_{ds} が流れ、ソース電圧 V_s が上昇する。その結果、有機 EL 素子11に閾値電圧 V_{el} 以上の電圧が印加され、有機 EL 素子11が所望の輝度で発光を開始する。

40

【0047】

このように、本実施の形態の表示装置1では、各サブピクセル13において画素回路12がオンオフ制御され、各サブピクセル13の有機 EL 素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。

【0048】

50

ところで、駆動回路 20 は、画像表示に悪影響を及ぼさない期間、具体的には、消光期間中に、タッチ検出動作を行う。具体的には、図 6 (D) に示したように、カソード線駆動回路 26 は、有機 EL 素子 11 が消光し、閾値補正準備期間となっている間に、カソード線 CTL に選択パルスを印加する。この選択パルスは、例えば、図 7 (A) ~ (E) に示したように、選択パルスが印加されるカソード線 CTL に対応するドレイン線 DSL_n に印加される選択パルスの反転パルスと、次に選択パルスが印加されるカソード線 CTL に対応するドレイン線 DSL_{n+1} に印加される選択パルスとの論理和をとることにより得られる。

【0049】

上記のようにして選択パルスがカソード線 CTL に印加されると、各検出電極 DET から、カソード線 CTL に印加された選択パルスに対応する信号が出力される。このとき、映像表示面 S のうち、選択パルスが印加されたカソード線 CTL の近傍で物体が接触していた場合には、物体に近接する検出電極 DET から、物体の影響を受けた信号が出力される。それらの信号は、検出回路 27 に入力され、検出回路 27 において、物体が接触した位置が算出される。

【0050】

[効果]

次に、本実施の形態の表示装置 1 の効果について説明する。本実施の形態では、各サブピクセル 13 の有機 EL 素子のカソード電極が、行方向に延在する帯状のカソード線 CTL となっており、指などの物体の接触位置を検出する検出電極として用いられている。これにより、表示パネル 10 の厚さの増加割合を最低限に抑えつつ、表示パネル 10 にタッチパネル機能を持たせることができる。従って、本実施の形態では、タッチパネル機能を有する薄型の表示パネル 10 を実現することができる。

【0051】

< 2 . 第 2 の実施の形態 >

次に、第 2 の実施形態に係る表示装置 2 について説明する。本実施の形態の表示装置 2 は、ボトムエミッション構造の表示パネル 50 を備えている点で、上記実施の形態の表示装置 1 の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点についての説明を適宜、省略するものとする。

【0052】

[構成]

図 8 は、表示装置 2 の全体構成の一例を表したものである。この表示装置 2 は、表示パネル 50 と、表示パネル 50 を駆動する駆動回路 60 とを備えている。

【0053】

図 9 は、表示パネル 50 の断面構成の一例を表したものである。表示パネル 50 は、例えば、図 9 に示したように、上記実施の形態の表示部 30 を上下逆さまにした構成となっている。従って、本実施の形態では、基板 31 側が映像表示面 S となっている。表示パネル 50 では、さらに、上記実施の形態の検出部 40 が省略されている。

【0054】

本実施の形態において、アノード電極 35 は、ITO などの透明導電性材料によって構成されている。一方、カソード線 CTL は、金属材料で構成されており、反射ミラーとして機能する。従って、表示パネル 50 は、ボトムエミッション構造となっている。本実施の形態において、カソード線 CTL は、例えば、図 10 に示したように、列方向 (ドレイン線 DSL と交差する方向) に延在しており、列方向に配列された複数の有機 EL 素子 11 で共有された帯状電極である。

【0055】

表示パネル 50 は、例えば、図 9 に示したように、基板 31 と、絶縁層 32 との間に、遮光層 37 と、絶縁層 38 を有している。遮光層 37 は、画素回路 12 へ入射する外光を遮るものであり、例えば、図 9 に示したように、基板 31 と画素回路 12 との間に配置されている。絶縁層 38 は、遮光層 37 を含む面を平坦化するためのものである。

10

20

30

40

50

【 0 0 5 6 】

次に、本実施の形態におけるタッチセンサ機能について説明する。

【 0 0 5 7 】

まず、従来のブートストラップ動作について、図 1 1、図 1 2 を用いて説明する。書き込み期間が終了して、書込トランジスタ T_{ws} がオフすると、駆動トランジスタ T_{dr} のゲート - ソース間電圧 V_{gs} は保持容量 C_s によって保持されるので、ゲート電圧 V_g 、ソース電圧 V_s はゲート - ソース間電圧 V_{gs} を保持したまま上昇し、ソース電圧 V_s が駆動トランジスタ T_{dr} の電流に応じた電圧 V_{oled} まで上昇する。ゲート - ソース間電圧 V_{gs} を保ったまま、ゲート電圧 V_g 、ソース電圧 V_s が上昇する動作をブートストラップ動作という。

10

【 0 0 5 8 】

移動度補正、書き込み期間が終了した時点で、ゲート電圧 V_g は信号電圧 V_{sig} が書き込まれており、ソース電圧 V_s は、閾値補正完了時からそれぞれの移動度に応じた電圧上昇量 V_s だけ上昇した電圧 $V_{s1} = V_0 - V_{th} + V_s$ となる。ここで、書込トランジスタ T_{ws} がオフすると、駆動トランジスタ T_{dr} のゲート - ソース間電圧 V_{gs} は保持容量 C_s によって保持されるので、ソース電圧 V_s は駆動トランジスタ T_{dr} を流れる電流 I_{ds} に応じた電圧 V_{oled} まで上昇する。ソース電圧 V_s の上昇にともない、ゲート電圧 V_g も保持容量 C_s を介して上昇する。このときの上昇量は理想的にはソース電圧 V_s の上昇量 $V_{oled} - V_{s1}$ と同じである。しかし、トランジスタに寄生容量が存在する場合は、上記の上昇量は、ソース電圧 V_s の上昇量よりも少なくなる。

20

【 0 0 5 9 】

図 1 1 に示したように、駆動トランジスタ T_{dr} 、書込トランジスタ T_{ws} には寄生容量 C_{gs} 、 C_{gd} 、 C_{ws} が存在する。そのため、ソース電圧 V_s が V_{s1} から V_{s2} に上昇したとすると、ゲート電圧 V_g は

$$(C_s + C_{gs}) / (C_s + C_{gs} + C_{gd} + C_{ws}) \times (V_{s2} - V_{s1})$$

しか上昇しない。このときの係数 $(C_s + C_{gs}) / (C_s + C_{gs} + C_{gd} + C_{ws})$ は必ず 1 以下になるので、ゲート電圧 V_g の上昇量は、ソース電圧 V_s の上昇量よりも小さくなる。この係数を、ブートストラップゲイン G_b と呼ぶことにする。この場合、ブートストラップ後のゲート - ソース間電圧 V_{gs2} は、ブートストラップ前のゲート - ソース間電圧 V_{gs21} よりも $(1 - G_b) \times V_s$ だけ小さくなる。

30

【 0 0 6 0 】

このように、トランジスタに寄生容量が存在した場合、ブートストラップ動作によって、ゲート電圧 V_g の上昇量がソース電圧 V_s の上昇量よりも少なくなるので、ブートストラップ動作により、駆動トランジスタ T_{dr} のゲート - ソース間電圧 V_{gs} が移動度補正完了時点のゲート - ソース間電圧 V_{gs} よりも小さくなってしまふ。

【 0 0 6 1 】

本実施の形態では、表示パネル 5 0 はボトムエミッション構造となっているので、画素回路 1 2 が映像表示面 S 側に位置する。そのため、映像表示面 S に物体が近付いた場合、図 1 1 に示したように、物体付近の駆動トランジスタ T_{dr} のゲートと物体との間には容量 C_t が形成される。そのため、物体付近のサブピクセル 1 3 のブートストラップゲインが、物体から離れたサブピクセル 1 3 のブートストラップゲインよりも小さくなる。その結果、物体付近のサブピクセル 1 3 ではゲート - ソース間電圧 V_{gs} 小さくなり、電流が減少する。そこで、本実施の形態では、この電流減少を検出して物体の位置が検出される。

40

【 0 0 6 2 】

本実施の形態では、駆動回路 6 0 では、図 8 に示したように、駆動回路 2 0 において、カソード線駆動回路 2 6 の代わりに接触位置検出回路 2 8 が設けられており、さらに、検出回路 2 7 が省略されている。接触位置検出回路 2 8 は、上述の電流減少を検出して物体の位置を検出するものであり、例えば、図 1 3 に示したように、電流検出部 2 8 - 1 と、電流計算部 2 8 - 2 と、接触位置計算部 2 8 - 3 とを有している。

50

【 0 0 6 3 】

電流検出部 28 - 1 は、カソード線 C T L を流れる電流を検出するものであり、例えば、カソード線 C T L に直列に接続された抵抗の電圧、またはそれに対応する信号を出力するようになっている。電流計算部 28 - 2 は、映像信号に基づいて非接触時の電流を導出するものであり、例えば、映像信号に基づいて非接触時の電流を、電流検出部 28 - 1 の抵抗に流したときの抵抗の電圧、またはそれに対応する信号を出力するようになっている。接触位置計算部 28 - 3 は、電流検出部 28 - 1 で検出された電流の値と、電流計算部 28 - 2 で導出された電流の値とに基づいて接触位置情報を導出するものである。接触位置計算部 28 - 3 は、例えば、電流検出部 28 - 1 から出力された電圧または信号と、電流計算部 28 - 2 から出力された電圧または信号とに基づいて、接触位置情報を導出するようになっている。接触位置計算部 28 - 3 は、例えば、双方の電圧または信号の差分と、所定の閾値とを比較し、その結果に基づいて、接触位置情報を導出するようになっている。

10

【 0 0 6 4 】

図 14 (A) ~ (D) は、単色の画像が出力されているときのカソード線 C T L に流れる電流波形と、ドレイン線 D S L に入力される選択パルス（つまり発光期間）との関係の一例を表したものである。なお、図 14 (A) , (B) で位相が異なっているのは、ドレイン線 D S L はラインごとに順次選択されているためである。

【 0 0 6 5 】

例えば、物体がカソード線 C T L 2 およびドレイン線 D S L 2 が交差する位置の近傍で映像表示面 S に接しており、カソード線 C T L 1 およびドレイン線 D S L 1 が交差する位置から離れている場合、図 14 (D) に示したように、ドレイン線 D S L 2 が選択されている期間のみ、電流は減少する。従って、各カソード線 C T L に流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が減少するラインとタイミングを検出することができ、物体の位置を検出することができる。

20

【 0 0 6 6 】

図 15 (A) ~ (D) は、カラー画像が出力されているときのカソード線 C T L に流れる電流波形と、ドレイン線 D S L に入力される選択パルス（つまり発光期間）との関係の一例を表したものである。この場合も、上記と同様、ドレイン線 D S L 2 が選択されている期間のみ、電流は減少する。従って、各カソード線 C T L に流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が減少するラインとタイミングを検出することができ、物体の位置を検出することができる。

30

【 0 0 6 7 】

[変形例]

上記第 2 の実施の形態では、遮光層 37 が設けられていたが、例えば、図 16 に示したように、省略されていてもよい。ただし、その場合には、書込トランジスタ T w s などを含む画素回路 12 が、外光の入射する位置に配置されていることになる。

【 0 0 6 8 】

一般に、トランジスタに光が入射した場合は、図 17 に示したように、トランジスタ特性が変化して、オフ領域のリーク電流が増加する。この特性変化を画素回路 12 に当てはめると、保持容量 C s につながっている書込トランジスタ T w s に光が入射した場合、書込トランジスタ T w s のリーク電流が増加する。これにより、保持容量 C s から電荷がリークし、駆動トランジスタ T d r のゲート - ソース間電圧 V g s が低下し、その結果、輝度も低下する（図 18 参照）。従って、物体が映像表示面 S に接触しているときに、その物体付近のサブピクセル 13 では、物体によって外光が遮られるので、カソード線 C T L を流れる電流量が上昇する。一方、物体から離れたサブピクセル 13 では、物体によって外光が遮られないので、書込トランジスタ T w s に光が入射し、カソード線 C T L を流れる電流量が減少する。

40

【 0 0 6 9 】

したがって、上記第 2 の実施の形態と同様に、各カソード線 C T L に流れる電流を、映

50

像信号から計算し、その電流値と実測の電流値を比較することによって、電流が減少するラインとタイミングを検出することができ、物体の位置を検出することができる。

【0070】

図19(A)～(D)は、単色の画像が出力されているときのカソード線CTLに流れる電流波形と、ドレイン線DSLに入力される選択パルス(つまり発光期間)との関係の一例を表したものである。

【0071】

例えば、物体がカソード線CTL2およびドレイン線DSL2が交差する位置の近傍で映像表示面Sに接しており、カソード線CTL1およびドレイン線DSL1が交差する位置から離れている場合、図19(D)に示したように、ドレイン線DSL2が選択されている期間のみ、電流は上昇する。従って、各カソード線CTLに流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が上昇するラインとタイミングを検出することができ、物体の位置を検出することができる。

10

【0072】

図20(A)～(D)は、カラー画像が出力されているときのカソード線CTLに流れる電流波形と、ドレイン線DSLに入力される選択パルス(つまり発光期間)との関係の一例を表したものである。この場合も、上記と同様、ドレイン線DSL2が選択されている期間のみ、電流は上昇する。従って、各カソード線CTLに流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が上昇するラインとタイミングを検出することができ、物体の位置を検出することができる。

20

【0073】

<3. モジュールおよび適用例>

以下、上記実施の形態で説明した表示装置1, 2の適用例について説明する。表示装置1, 2は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

【0074】

[モジュール]

表示装置1, 2は、例えば、図21に示したようなモジュールとして、後述する適用例1～5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示パネル10, 50を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24、ドレイン線駆動回路25、カソード線駆動回路26、検出回路27および接触位置検出回路28の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC; Flexible Printed Circuit)220が設けられていてもよい。

30

【0075】

[適用例1]

図22は、表示装置1, 2が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、表示装置1, 2により構成されている。

40

【0076】

[適用例2]

図23は、表示装置1, 2が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、表示装置1, 2により構成されている。

【0077】

50

〔適用例 3〕

図 2 4 は、表示装置 1, 2 が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体 5 1 0, 文字等の入力操作のためのキーボード 5 2 0 および画像を表示する表示部 5 3 0 を有しており、その表示部 5 3 0 は、表示装置 1, 2 により構成されている。

【0078】

〔適用例 4〕

図 2 5 は、表示装置 1, 2 が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部 6 1 0, この本体部 6 1 0 の前方側面に設けられた被写体撮影用のレンズ 6 2 0, 撮影時のスタート/ストップスイッチ 6 3 0 および表示部 6 4 0 を有しており、その表示部 6 4 0 は、表示装置 1, 2 により構成されている。

10

【0079】

〔適用例 5〕

図 2 6 は、表示装置 1, 2 が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体 7 1 0 と下側筐体 7 2 0 とを連結部（ヒンジ部）7 3 0 で連結したものであり、ディスプレイ 7 4 0, サブディスプレイ 7 5 0, ピクチャーライト 7 6 0 およびカメラ 7 7 0 を有している。そのディスプレイ 7 4 0 またはサブディスプレイ 7 5 0 は、表示装置 1, 2 により構成されている。

【0080】

以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。

20

【0081】

例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路 1 2 の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路 1 2 に追加することが可能である。その場合、画素回路 1 2 の変更に応じて、上述したタイミング生成回路 2 1、映像信号処理回路 2 2、データ線駆動回路 2 3、ゲート線駆動回路 2 4、ドレイン線駆動回路 2 5、カソード線駆動回路 2 6、検出回路 2 7 および接触位置検出回路 2 8 のほかに、必要な駆動回路を追加してもよい。

【0082】

30

また、上記実施の形態等では、映像信号処理回路 2 2、データ線駆動回路 2 3、ゲート線駆動回路 2 4、ドレイン線駆動回路 2 5、カソード線駆動回路 2 6、検出回路 2 7 および接触位置検出回路 2 8 の駆動をタイミング生成回路 2 1 および映像信号処理回路 2 2 が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、映像信号処理回路 2 2、データ線駆動回路 2 3、ゲート線駆動回路 2 4、ドレイン線駆動回路 2 5、カソード線駆動回路 2 6、検出回路 2 7 および接触位置検出回路 2 8 の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。

【0083】

また、上記実施の形態等では、書込トランジスタ T_{ws} のソースおよびドレインや、駆動トランジスタ T_{dr} のソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。

40

【0084】

また、上記実施の形態等では、書込トランジスタ T_{ws} および駆動トランジスタ T_{dr} が n チャネル MOS 型の TFT により形成されているものとして説明されていたが、書込トランジスタ T_{ws} および駆動トランジスタ T_{dr} の少なくとも一方が p チャネル MOS 型の TFT により形成されていてもよい。なお、駆動トランジスタ T_{dr} が p チャネル MOS 型の TFT により形成されている場合には、上記実施の形態等において、有機 EL 素子 1 1 のアノードがカソードとなり、有機 EL 素子 1 1 のカソードがアノードとなる。ま

50

た、上記実施の形態等において、書込トランジスタ T_{ws} および駆動トランジスタ T_{dr} は、常に、アモルファスシリコン型の T F T やマイクロシリコン型の T F T である必要はなく、例えば、低温ポリシリコン型の T F T であってもよい。

【符号の説明】


【0085】

1...表示装置、10、50...表示パネル、10A、50A...表示領域、11、11R、11G、11B...有機EL素子、12...画素回路、13、13R、13G、13B、120...サブピクセル、14...表示画素、20...駆動回路、21...タイミング生成回路、21A...制御信号、22...映像信号処理回路、23...データ線駆動回路、24...ゲート線駆動回路、25...ドレイン線駆動回路、26...カソード線駆動回路、27...検出回路、28...接触位置検出回路、28-1...電流検出部、28-2...電流計算部、28-3...接触位置計算部、31、39、41...基板、32、33、34、38...絶縁層、37...遮光層、300...映像表示画面部、310...フロントパネル、320...フィルターガラス、410...発光部、420、530、640...表示部、430...メニュースイッチ、440...シャッターボタン、510...本体、520...キーボード、610...本体部、620...レンズ、630...スタート/ストップスイッチ、710...上側筐体、720...下側筐体、730...連結部、740...ディスプレイ、750...サブディスプレイ、760...ピクチャーライト、770...カメラ、 T_{dr} ...駆動トランジスタ、 T_{ws} ...書込トランジスタ、CTL...カソード線、DET...検出電極、DSL...ドレイン線、DTL...データ線、WSL...ゲート線。


10

20


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図16】



【図14】




【図17】




【図15】



【図25】



【図26】



フロントページの続き

(51)Int.Cl.		F I		
<i>H 0 1 L 51/50</i>	<i>(2006.01)</i>	G 0 9 F	9/30	3 3 0
		G 0 9 F	9/00	3 6 6 A
		H 0 5 B	33/14	A

(56)参考文献 特開2004-063085(JP,A)
 特開2002-305085(JP,A)
 特開2004-127552(JP,A)
 米国特許出願公開第2008/0030451(US,A1)
 特開2011-022340(JP,A)
 特開2010-267222(JP,A)
 特開2010-282171(JP,A)
 特開2010-032830(JP,A)
 特開平11-305932(JP,A)
 特開2010-231700(JP,A)
 特開2012-018386(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 F	9 / 3 0	-	9 / 4 6
H 0 1 L	2 7 / 3 2		
H 0 1 L	5 1 / 5 0		
H 0 5 B	3 3 / 0 0	-	3 3 / 2 8
G 0 9 F	9 / 0 0		
G 0 6 F	3 / 0 3 3	-	3 / 0 4 1
G 0 2 F	1 / 1 3 4 3	-	1 / 1 3 4 5
	1 / 1 3 5		
G 0 9 G	3 / 0 0	-	3 / 0 8
	3 / 1 2		
	3 / 1 6		
	3 / 1 9	-	3 / 2 6
	3 / 3 0		
	3 / 3 4		
	3 / 3 8		
G 0 9 G	3 / 1 2	-	3 / 1 4
	3 / 3 0	-	3 / 3 2