

(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구  
국제사무국



(10) 국제공개번호

(43) 국제공개일  
2018년 4월 19일 (19.04.2018) WIPO | PCT


WO 2018/070666 A1

- (51) 국제특허분류:
  - H05B 33/10 (2006.01) H01L 33/06 (2010.01)
  - H05B 33/12 (2006.01) H01L 33/50 (2010.01)
  - H01L 21/78 (2006.01) H01L 25/075 (2006.01)
  - H01L 21/52 (2006.01) H01L 27/15 (2006.01)
  - H01L 23/00 (2006.01)
- (21) 국제출원번호: PCT/KR2017/009642
- (22) 국제출원일: 2017년 9월 4일 (04.09.2017)
- (25) 출원언어: 한국어
- (26) 공개언어: 한국어
- (30) 우선권정보:
  - 10-2016-0131038 2016년 10월 11일 (11.10.2016) KR
  - 10-2017-0000553 2017년 1월 3일 (03.01.2017) KR
- (71) 출원인: 주식회사 루멘스 (LUMENS CO.,LTD.) [KR/KR]; 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR).
- (72) 발명자: 김대원 (KIM, Daewon); 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR). 김진모 (KIM, Jinmo); 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR). 최진원 (CHOI, Jinwon); 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR). 신영환 (SHIN, Younghwan); 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR). 허지민 (HER, Jimin); 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR). 한솔 (HAN, Sol); 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR). 이규진 (LEE, Kyujin); 17086 경기도 용인시 기흥구 원고매로 12, Gyeonggi-do (KR).
- (74) 대리인: 유창열 (RYU, Changyeol); 13215 경기도 성남시 중원구 둔촌대로 545, 2010(상대원동, 한라시그마밸리), Gyeonggi-do (KR).
- (81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

공개:  
— 국제조사보고서와 함께 (조약 제21조(3))

(54) Title: LED DISPLAY MODULE AND MANUFACTURING METHOD THEREFOR

(54) 발명의 명칭: LED 디스플레이 모듈 및 그 제조방법



S1 ... Prepare active matrix substrate  
 S2 ... Primary transfer printing  
 S3 ... Secondary transfer printing  
 S4 ... LED chip partitioning  
 S5 ... Color cell matching

(57) Abstract: An LED display module is disclosed. The LED display module comprises: an active matrix substrate including a plurality of control elements; a plurality of solder bump pairs arranged into a matrix on the active matrix substrate by transfer printing; a plurality of LED chips respectively having electrode pairs connected to each of the plurality of solder bump pairs, and arranged into a matrix on the active matrix substrate by transfer printing; a grid-type partition wall formed on the active matrix substrate so as to partition the plurality of LED chips by unit of individual chips; a plurality of color cells; a multi-color cell layer having a plurality of color cells and aligned with the active matrix substrate so as to allow the plurality of color cells to be one-to-one matched with the plurality of LED chips, wherein the plurality of color cells include a first color cell, a second color cell, and a third color cell, which continue in one direction.

(57) 요약서: LED 디스플레이 모듈이 개시된다. 이 LED 디스플레이 모듈은, 다수의 제어 소자들을 포함하는 액티브 매트릭스 기판; 전사 프린팅에 의해 상기 액티브 매트릭스 기판 상에 행렬 배열된 다수의 솔더 범프 쌍들; 상기 다수의 솔더 범프 쌍들 각각과 접촉되는 전극 쌍을 각각 구비하며, 전사 프린팅에 의해 상기 액티브 매트릭스 기판 상에 행렬 배열되는 다수의 LED칩들; 상기 다수의 LED칩들을 개별 칩 단위로 격리하도록 상기 액티브 매트릭스 기판 상에 형성된 격자형 격리벽; 및 다수의 컬러셀들을 포함하되, 상기 다수의 컬러셀들이 상기 다수의 LED칩들에 일대일로 매칭되도록 상기 액티브 매트릭스 기판과 얼라인되는 멀티 컬러셀 층을 포함하며, 상기 다수의 컬러셀들은 일방향으로 연속해 있는 제1 컬러셀, 제2 컬러셀 및 제3 컬러셀을 포함한다. 도 1



WO 2018/070666 A1

## 명세서

### 발명의 명칭: LED 디스플레이 모듈 및 그 제조방법

#### 기술분야

- [1] 본 발명은 액티브 매트릭스 기판 상에 행렬 배열된 LED칩들을 포함하는 LED 디스플레이 모듈에 관한 것으로서, 더 상세하게는, 전사 프린팅(transfer printing) 기술에 의해 액티브 매트릭스 기판 상에 구현된 LED칩들의 행렬 배열을 포함하는 LED 디스플레이 모듈에 관한 것이다.

#### 배경기술

- [2] LED가 백라이트 광원으로 이용되었던 디스플레이 장치 대신에 서로 다른 파장을 발하는 LED들 각각이 그룹화되어 픽셀을 구성하는 풀-컬러 LED 디스플레이 장치가 제안된 바 있다. 이때, 각 픽셀은 적색 LED, 녹색 LED 및 청색 LED로 구성되거나, 적색 LED, 녹색 LED, 청색 LED 및 백색 LED로 구성된다. 이러한 LED 디스플레이 장치에 있어서, 적색 LED, 녹색 LED 및 청색 LED 각각이 패키지 단위로 제작되어 기판 상에 실장되는데, 이 경우, 각 픽셀을 구성하는 LED들 사이가 멀어져 고품질의 해상도를 얻기 어렵다. 그리고 패키지 단위의 LED들로 픽셀을 구성할 경우, 최근 주목받고 있는 마이크로 LED 디스플레이 장치에 적용이 어려웠다. 또한, 종래에는 하나의 패키지 내에 하나의 픽셀을 구성하는 적색 LED, 녹색 LED 및 청색 LED를 실장한 LED 픽셀유닛이 제안된 바 있다. 이 경우, 하나의 픽셀 내 LED들 사이 간격, 즉, 서브픽셀들 간 간격이 감소되지만, 픽셀간 간격을 줄이기는 어려웠다. 또한, 적색 LED, 녹색 LED 및 청색 LED들 사이에 광의 간섭이 발생할 수 있었다.
- [3] 이에 따라, 픽셀간 간격을 줄이기 위해 기판 상에 적색 LED칩, 녹색 LED칩 및 청색 LED칩을 포함하는 그룹들을 행렬 배열로 어레이하여 LED 디스플레이 모듈을 구현하는 시도가 있었다. 하지만, 기판 상에 미세 크기를 갖는 LED칩들을 일정 높이와 일정 간격을 갖도록 실장하는 것이 어려웠다. 기판 상에 실장된 LED칩의 높이 차이와 간격 차이는 색재현성을 저하시킨다. 또한, 기판 상의 전극 패드와 LED칩 사이에 전기적 연결을 위해 와이어 본딩이 필요했는데, 이러한 와이어 본딩으로 인해, 하나의 제품을 만들기 위해서 적어도 수십 내지 수백 시간의 작업 시간이 소요된다.
- [4] 특히, 기판 상에 수십 개 내지 수백 개의 LED칩을 실장하는 과정에서, LED칩이 원하는 위치에 원하는 높이로 정확히 위치하지 않을 가능성이 높아진다. 이 경우, 설계 당시에 목표로 한 발광 패턴이 구현되지 못하여 색재현성이 크게 떨어진다. 또한 여러 파장을 갖는 LED칩들이 요구되는 점 그리고 LED칩들을 파장별로 분류한 후 예컨대, 서로 다른 파장을 갖는 LED칩들을 하나의 단위 그룹으로 그룹화하여 단위 그룹들을 배열해야 하므로 제조 공정에 있어서 많은 번거로움과 어려움이 있었다.

## 발명의 상세한 설명

### 기술적 과제

- [5] 본 발명은, 위 문제점들을 해결하기 위한 노력으로 만들어진 것이며, 본 발명의 목적은 전사 프린팅에 의해 액티브 매트릭스 기판 상에 행렬 배열되는 LED칩들을 포함하는 LED 디스플레이 모듈을 제공하는 것이다.
- [6] 본 발명의 다른 목적은 LED 디스플레이 장치 내 픽셀들 사이의 거리 및/또는 각 픽셀 내 LED들 사이의 거리를 최소화하는 기술을 제공하는 것이다.

### 과제 해결 수단

- [7] 본 발명의 일측면에 따른 LED 디스플레이 모듈 제조방법은, 다수의 제어 소자들을 포함하는 액티브 매트릭스 기판 준비 단계; 범프 지지체 상에 행렬 배열되어 있는 다수의 솔더 범프 쌍들을 원래의 행렬 배열 그대로 상기 액티브 매트릭스 기판 상에 전사 프린팅하는 1차 전사 프린팅 단계; 칩 지지체 상에 행렬 배열되어 있는 다수의 LED칩들을 원래의 행렬 배열 그대로 상기 액티브 매트릭스 기판 상에 전사 프린팅하는 2차 전사 프린팅 단계; 상기 다수의 LED칩들이 행렬 배열되어 있는 액티브 매트릭스 기판 상에 격자형 격리벽을 형성하여 상기 다수의 LED칩들을 개별 칩 단위로 격리하는 칩 격리 단계; 및 상기 다수의 LED칩들과 대응되고, 일방향으로 연속해 있는, 제1 컬러셀, 제2 컬러셀 및 제3 컬러셀을 포함하는 다수의 컬러셀들을 마련하는 컬러셀 매칭 단계를 포함한다.
- [8] 일 실시예에 따라, 상기 액티브 매트릭스 기판 준비 단계는, 베이스 기판 상에 CMOS 공정을 수행하여, 상기 다수의 제어 소자가 행렬 배열된 제어 회로를 형성한다.
- [9] 일 실시예에 따라, 상기 1차 전사 프린팅 단계는, 접착 캐리어를, 상기 범프 지지체와 픽업 롤러 사이의 갭과 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이의 갭을 통과하도록, 이송시키는 단계를 포함한다.
- [10] 일 실시예에 따라, 상기 1차 전사 프린팅 단계는 접착 캐리어의 일 영역이 상기 범프 지지체와 픽업 롤러 사이에 있을 때, 상기 픽업 롤러가 상기 접착 캐리어의 일 영역을 상기 범프 지지체에 대해 가압하여, 상기 다수의 솔더 범프들을 상기 범프 지지체 상의 배열 그대로 상기 접착 캐리어에 접착시키는 단계를 포함한다.
- [11] 일 실시예에 따라, 상기 1차 전사 프린팅 단계는 다수의 솔더 범프들이 접착된 접착 캐리어의 일 영역이 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이에 있을 때, 상기 플레이싱 롤러가 상기 접착 캐리어의 일 영역을 상기 액티브 매트릭스 기판에 대해 가압하여, 상기 다수의 솔더 범프들을 원래 배열 그대로 상기 액티브 매트릭스 기판 상에 옮겨 부착시키는 단계를 포함한다.
- [12] 일 실시예에 따라, 상기 1차 전사 프린팅 단계는 접착 캐리어의 일 영역이 상기 범프 지지체와 픽업 롤러 사이에 있을 때, 상기 픽업 롤러가 상기 접착 캐리어의 일 영역을 상기 범프 지지체에 대해 가압하여, 상기 다수의 솔더 범프 쌍을 상기

- 범프 지지체 상의 배열 그대로 상기 접착 캐리어에 접착시키는 단계를 포함한다.
- [13] 일 실시예에 따라, 상기 1차 전사 프린팅 단계는 다수의 솔더 범프 쌍들이 접착된 접착 캐리어의 일 영역이 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이에 있을 때, 상기 플레이싱 롤러가 상기 접착 캐리어의 일 영역을 상기 액티브 매트릭스 기판에 가압하여, 상기 다수의 솔더 범프 쌍들을 원래 배열 그대로 상기 액티브 매트릭스 기판 상에 옮겨 부착시키는 단계를 포함한다.
- [14] 일 실시예에 따라, 상기 2차 전사 프린팅 단계는, 접착 캐리어를, 상기 칩 지지체와 픽업 롤러 사이의 갭과 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이의 갭을 통과하도록, 이송시키는 단계를 포함한다.
- [15] 일 실시예에 따라, 상기 2차 전사 프린팅 단계는, 접착 캐리어의 일 영역이 상기 칩 지지체와 픽업 롤러 사이에 있을 때, 상기 픽업 롤러가 상기 접착 캐리어의 일 영역을 상기 칩 지지체에 가압하여, 상기 다수의 LED칩들을 상기 칩 지지체 상의 배열 그대로 상기 접착 캐리어에 접착시키는 단계를 포함한다.
- [16] 일 실시예에 따라, 상기 2차 전사 프린팅 단계는, 다수의 LED칩들이 접착된 접착 캐리어의 일 영역이 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이에 있고 상기 LED칩들 각각의 전극 쌍이 상기 솔더 범프 쌍들 각각과 마주할 때, 상기 플레이싱 롤러가 상기 접착 캐리어의 일 영역을 상기 액티브 매트릭스 기판에 가압하여, 상기 다수의 LED칩들을 원래 배열 그대로 상기 액티브 매트릭스 기판 상에 옮겨 부착시키는 단계를 포함한다.
- [17] 일 실시예에 따라, 상기 칩 격리 단계는 블랙 컬러 재료를 이용한 스크린 프린팅 공정에 의해 상기 격자형 격리벽을 형성한다.
- [18] 일 실시예에 따라, 상기 컬러셀 매칭 단계는, 상기 다수의 컬러셀들이 행렬 배열로 형성된 하나의 멀티 컬러셀 층을 형성하는 단계와, 상기 액티브 매트릭스 기판 상에 행렬 배열된 LED칩들과 상기 컬러셀들을 일대일로 매칭시키는 단계를 포함한다.
- [19] 일 실시예에 따라, 상기 컬러셀 매칭 단계는 상기 다수의 컬러셀들이 행렬 배열되어 있고 이웃하는 컬러셀들 사이가 광 차단 격자에 의해 메워진 멀티 컬러셀 층을 형성하는 단계와, 상기 액티브 매트릭스 기판과 상기 멀티 컬러셀 층을 얼라인하는 단계를 포함한다.
- [20] 일 실시예에 따라, 상기 다수의 LED칩들 각각은 청색 LED칩이며, 상기 제1 컬러셀은 청색 LED칩의 청색광을 적색광으로 변환해 통과시키는 퀀텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 청색 LED칩의 청색광을 녹색광으로 변환해 통과시키는 퀀텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 청색 LED칩의 청색광을 청색광으로 통과시킨다.
- [21] 일 실시예에 따라, 상기 제3 컬러셀은 녹색 형광체를 포함할 수 있다.
- [22] 일 실시예에 따라, 상기 다수의 LED칩들 각각은 UV LED칩이며, 상기 제1 컬러셀은 UV LED칩의 UV 광을 적색광으로 변환해 통과시키는 퀀텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 UV LED칩의 청색광을 녹색광으로

변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 상기 UV LED칩의 UV광을 청색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함할 수 있다.

- [23] 본 발명의 다른 측면에 따라 디스플레이 모듈이 제공되며, 이 디스플레이 모듈은, 다수의 제어 소자들을 포함하는 액티브 매트릭스 기판; 전사 프린팅에 의해 상기 액티브 매트릭스 기판 상에 행렬 배열된 다수의 솔더 범프 쌍들; 상기 다수의 솔더 범프 쌍들 각각과 접속되는 전극 쌍을 각각 구비하며, 전사 프린팅에 의해 상기 액티브 매트릭스 기판 상에 일정 높이로 행렬 배열되는 다수의 LED칩들; 상기 다수의 LED칩들을 개별 칩 단위로 격리하도록 상기 액티브 매트릭스 기판 상에 형성된 격자형 격리벽; 및 다수의 컬러셀들을 포함하되, 상기 다수의 컬러셀들이 상기 다수의 LED칩들에 일대일로 매칭되도록 상기 액티브 매트릭스 기판과 얼라인되는 멀티 컬러셀 층을 포함하며, 상기 다수의 컬러셀들은 일방향으로 연속해 있는 제1 컬러셀, 제2 컬러셀 및 제3 컬러셀을 포함한다.
- [24] 일 실시예에 따라, 상기 다수의 LED칩들 각각은 청색 LED칩이며, 상기 제1 컬러셀은 청색 LED칩의 청색광을 적색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 청색 LED칩의 청색광을 녹색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 청색 LED칩의 청색광을 청색광으로 통과시킨다.
- [25] 일 실시예에 따라, 상기 제3 컬러셀은 녹색 형광체를 포함한다.
- [26] 일 실시예에 따라, 다수의 LED칩들 각각은 UV LED칩이며, 상기 제1 컬러셀은 UV LED칩의 UV 광을 적색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 UV LED칩의 청색광을 녹색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 상기 UV LED칩의 UV광을 청색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함한다.
- [27] 일 실시예에 따라, 상기 멀티 컬러셀 층은 이웃하는 컬러셀들 사이를 매우도록 형성된 광 차단 격자를 더 포함하며, 상기 광 차단 격자와 상기 격자형 격리벽이 위 아래로 맞대어 배치된다.
- [28] 본 발명의 또 다른 측면에 따른 디스플레이 모듈은 다수의 제어 소자들을 포함하는 액티브 매트릭스 기판; 상기 액티브 매트릭스 기판 상에 행렬 배열된 다수의 솔더 범프 쌍들; 상기 다수의 솔더 범프 쌍들 각각과 접속되는 전극 쌍을 각각 구비하며, 상기 액티브 매트릭스 기판 상에 일정 높이로 행렬 배열되는 다수의 LED칩들; 상기 다수의 LED칩들을 개별 칩 단위로 격리하도록 상기 액티브 매트릭스 기판 상에 형성된 격자형 격리벽; 및 다수의 컬러셀들을 포함하되, 상기 다수의 컬러셀들이 상기 다수의 LED칩들에 일대일로 매칭되도록 상기 액티브 매트릭스 기판과 얼라인되는 멀티 컬러셀 층을 포함하며, 상기 다수의 컬러셀들은 일방향으로 연속해 있는 제1 컬러셀, 제2

컬러셀 및 제3 컬러셀을 포함한다.

### 발명의 효과

[29] 본 발명의 제1 실시예에 따르면, 액티브 매트릭스 기판 상에 행렬 배열된 LED칩들을 포함하는 LED 디스플레이 모듈이 구현된다. 본 발명에 따르면, 전자 프린팅(transfer printing) 기술에 의해 액티브 매트릭스 기판 상에 구현된 LED칩들의 행렬 배열을 포함하는 LED 디스플레이 모듈이 구현된다. 본 발명에 따르면, 액티브 매트릭스 기판 상에 미세 크기의 LED칩을 행렬 배열로 실장함과 동시에 그 행렬 배열된 LED칩들의 높이를 균일하게 하여, 최종 제조된 LED 디스플레이 모듈의 색재현성을 크게 향상시킨다. 본 발명에 따르면, 액티브 매트릭스 기판 상에 다수의 솔더 범프들을 짧은 시간 안에 적은 노동력으로 손쉽게 그리고 정밀하게 배열할 수 있다. 본 발명에 따르면, 솔더 범프들이 정밀하게 행렬 배열된 액티브 매트릭스 기판 상에 다수의 LED칩을 정밀하게 행렬 배열로 실장하여 솔더 범프들과 LED칩들 개별적으로 제어 가능하게 전기 연결할 수 있다. 특히, 기판 상에 수십 개 내지 수백 개의 LED칩을 실장하는 과정에서, LED칩이 원하는 위치에 원하는 높이로 정확히 위치하지 않을 가능성이 높아진다. 이 경우, 설계 당시에 목표로 한 발광 패턴이 구현되지 못하여 색재현성이 크게 떨어진다. 또한 여러 과장을 갖는 LED칩들이 요구되는 점 그리고 LED칩들을 과장별로 분류한 후 예컨대, 서로 다른 과장을 갖는 LED칩들을 하나의 단위 그룹으로 그룹화하여 단위 그룹들을 배열해야 하므로 제조 공정에 있어서 많은 번거로움과 어려움이 있었다. 본 발명에 따르면, 격자형 격리벽과 멀티 컬러셀층에 구비된 광 차단 격자에 의해, 픽셀들 사이 그리고 서브픽셀들 사이의 완벽한 광 격리를 구현할 수 있다.

[30] 본 발명의 제2 실시예에 따르면, LED 디스플레이 장치에 적용될 때, 픽셀들 사이의 거리, 그리고, 각 픽셀 내 서브픽셀들 사이의 거리를 최소화할 있는 LED 픽셀 유닛이 제공되며, 이 LED 픽셀 유닛은 일반 LED 디스플레이 장치는 물론이고 마이크로 LED 디스플레이 장치에 적용할 수 있다. 기존 LED 디스플레이 장치에서 픽셀 크기가 대략  $200\mu\text{m}^2$ 로 크기를 줄이는데 있어서 한계가 있었지만, 본 발명의 제2 실시예에 따르면, 픽셀 크기를 UHD급 디스플레이로 적용할 수 있는, 대략  $100\mu\text{m}^2$  이하로 크게 줄일 수 있다. 또한, 본 발명의 제2 실시예에 따르면, 제조 공정이 간단하다는 장점이 있다. 또한, 서브픽셀을 구성하는 단위발광체들 사이에 광 간섭을 거의 완전히 차단할 수 있다.

### 도면의 간단한 설명

[31] 도 1은 본 발명의 제1 실시예에 따른 LED 디스플레이 모듈 제조방법을 개략적으로 설명하기 위한 순서도이다.

[32] 도 2는 액티브 매트릭스 기판 준비 단계에 의해 준비된 액티브 매트릭스 기판을 도시한 평면도이다.

- [33] 도 3은 액티브 매트릭스 기판 준비 단계에 의해 준비된 액티브 매트릭스 기판을 도시한 정면도이다.
- [34] 도 4는 솔더 범프 쌍들을 액티브 매트릭스 기판 상에 행렬 배열하는 1차 전사 프린팅 단계를 설명하기 위한 도면이다.
- [35] 도 5는 1차 전사 프린팅 단계에 의해 기판 상에 행렬 배열되어 있는 솔더 범프 쌍들을 보인 평면도이다.
- [36] 도 6은 LED칩들을 액티브 매트릭스 기판 상에 행렬 배열하는 2차 전사 프린팅 단계를 설명하기 위한 도면이다.
- [37] 도 7은 2차 전사 프린팅 단계 후 액티브 매트릭스 기판상에 실장된 LED칩들의 행렬 배열을 보인 평면도이다.
- [38] 도 8은 2차 전사 프린팅 단계 후 액티브 매트릭스 기판 상에 플립칩 본딩된 LED칩을 도시한 단면도이다.
- [39] 도 9는 액티브 매트릭스 기판 상에 형성되어 LED칩들을 개별 칩 단위로 격리하는 격자형 격리벽을 보인 평면도이다.
- [40] 도 10은 다수의 컬러셀을 포함하는 멀티 컬러셀 층을 도시한 평면도이다.
- [41] 도 11은 멀티 컬러셀 층을 도시한 단면도이다.
- [42] 도 12는 다수의 컬러셀들을 LED칩들에 매칭시키는 단계를 설명하기 위한 도면이다.
- [43] 도 13은 도 1 내지 도 12에 도시된 방법으로 제조된 LED 디스플레이 모듈을 도시한 평면도이다.
- [44] 도 14는 도 1 내지 도 12에 도시된 방법으로 제조된 LED 디스플레이 모듈을 도시한 단면도이다.
- [45] 도 15은 본 발명의 일 실시예에 따른 LED 픽셀 유닛을 도시한 평면도이다.
- [46] 도 16는 도 15의 I-I를 따라 취해진 단면도이다.
- [47] 도 17은 도 15에 도시된 LED 픽셀 유닛이 적용된 마이크로 LED 디스플레이 패널을 도시한 평면도이다.
- [48] 도 18는 본 발명의 일 실시예에 따른 LED 픽셀 유닛 제조 방법을 설명하기 위한 도면이다.
- [49] 도 19는 도 18에 도시된 LED 픽셀 유닛 제조 방법의 제1, 제2 및 제3 단위 발광체 제작 단계를 구체적으로 설명하기 위한 도면이다.
- [50] 도 20은 상기 제1, 제2 및 제3 단위 발광체 제작 단계에서 색 필터 어레이막과 파장변환부를 형성하는 단계들을 설명하기 위한 도면이다.
- [51] 도 21은 상기 제1, 제2 및 제3 단위 발광체 제작 단계에서 LED 웨이퍼를 제작하는 단계를 설명하기 위한 도면이다.
- [52] 도 22은 LED 웨이퍼를 제작하는 단계의 다른 예를 설명하기 위한 도면이다.
- 발명의 실시를 위한 형태**
- [53] 이하 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 설명한다.

[54]

[55] [제1 실시예]

[56]

[57] **1. LED 디스플레이 모듈의 제조방법**

[58]

[59] 도 1을 참조하면, 본 발명의 제1 실시예에 따른 LED 디스플레이 모듈 제조방법은 크게 액티브 매트릭스 기판 준비 단계(S1)와, 액티브 매트릭스 기판 상에 솔더 범프 쌍들을 행렬 배열로 형성하기 위한 1차 전사 프린팅 단계(S2)와, 솔더 범프 쌍들과 전기적으로 접속되는 동일 파장의 LED칩들을 액티브 매트릭스 기판 상에 행렬 배열로 실장하기 위한 2차 전사 프린팅 단계(S3)와, 상기 액티브 매트릭스 기판 상의 LED칩들을 개별 칩 단위로 격리시키는 칩 격리 단계(S4)와, 제1 컬러셀, 제2 컬러셀 및 제3 컬러셀을 포함하는 컬러셀들을 상기 LED칩들과 매칭시키는 컬러셀 매칭 단계(S5)를 포함한다.

[60]

[61] **액티브 매트릭스 기판 준비 단계(S1)**

[62]

[63] 도 2 및 도 3을 참조하면, 예컨대, 베이스 기판(102) 상에 CMOS 공정이 수행되어, 제어 회로가 형성된 액티브 매트릭스 기판(100)이 준비된다. 상기 공정은 일반적인 TFT 백플레인 공정과 유사하게 수행될 수 있으며, 이에 의해 형성된 제어회로는 예컨대,  $100\mu\text{m}$  이하 크기의 마이크로 LED칩들을 적용할 수 있는 전극패턴들을 포함할 수 있다. 또한, 상기 제어회로는 상기 전극패턴들에 연결된 다수의 LED칩들을 개별적으로 제어할 수 있도록, 다수의 제어소자(104)들을 행렬 배열로 포함한다. 예컨대, 상기 제어회로는 정전류원 기능이 적용되어 다수의 LED칩을 개별 제어할 수 있고, 또한, 상기 제어회로, LED칩들을 개별적으로 제어할 수 있도록 정정류원 기능이 적용된다. 예컨대, 상기 제어회로는 스테이틱 또는 시분할 다중화 음극 드라이버, 온/오프 컨트롤 드라이버 또는 펄스폭변조(PWM; Pulse Width Modulation) 제어 드라이버의 기능을 할 수 있다.

[64]

[65] **1차 전사 프린팅 단계(S2)**

[66]

[67] 도 4 및 도 5를 참조하면, 다수의 솔더 범프(200a 및 200b)들이 액티브 매트릭스 기판(100)의 상면에 1차 전사 프린팅되며, 이에 의해, 상기 액티브 매트릭스 기판(100)의 상면에는 다수의 솔더 범프 쌍(200a, 200b)들이 행렬 배열로 형성된다. 복잡함을 피하기 위해 생략되었지만, 상기 액티브 매트릭스 기판(100)의 상면에는  $100\mu\text{m}$  이하 크기의 마이크로 LED칩들의 전극들에 대응되는 전극 패턴들이 일정 높이를 갖도록 미리 형성되어 있다. 상기 전극 패턴들은 한 쌍의 범프에 대응하는 한 쌍의 전극패드를 포함한다. 통상 LED칩의



플립칩 본딩 전의 솔더 범프가 범프 볼 또는 솔더 볼로 칭해지지만, 본 명세서에서는, 편의를 위해 솔더 범프를 통칭하기로 한다.

- [68] 상기 1차 전사 프린팅 단계(S2)는, 롤투롤(roll to roll) 방식의 전사 프린팅 기술을 이용하여, 범프 지지체(1) 상에 일정 행렬 배열로 배치된 솔더 범프 쌍(200a, 200b)들을 원래의 행렬 배열 그대로 상기 액티브 매트릭스 기판(100) 상에 옮겨 형성하는 것을 포함한다. 1차 전사 프린팅을 위해, 접착 캐리어(2)와, 픽업 롤러(3)와, 플레이싱 롤러(4)가 이용된다.
- [69] 1차 전사 프린팅 단계(S2) 직전에, 다수의 솔더 범프 쌍(200a, 200b)들이 일정한 행렬 배열을 이루도록, 범프 지지체(1) 상에는 다수의 솔더 범프(200a 및 200b)들이 배치되며, 범프 지지체(1)와 액티브 매트릭스 기판(100)은 일정 거리가격되게 위치한다. 상기 픽업 롤러(3)는 상기 범프 지지체(1)와의 사이에 갭을 두고 상기 범프 지지체(1)의 직상 영역에 배치된다. 상기 플레이싱 롤러(4)는 상기 액티브 매트릭스 기판(100)과의 사이에 갭을 두고 상기 액티브 매트릭스 기판(100)의 직상 영역에 배치된다.
- [70] 상기 접착 캐리어(2)는, 필름 형태를 가지며, 이송 롤러들(6, 7)에 의해 일 방향으로 이동되어, 범프 지지체(1)와 상기 픽업 롤러(3)의 사이의 갭을 통과한 후, 그 다음 상기 액티브 매트릭스 기판(100)과 상기 플레이싱 롤러(4) 사이의 갭을 통과한다.
- [71] 상기 픽업 롤러(3)는, 상기 접착 캐리어(2)의 일 영역이 상기 범프 지지체(1)와 상기 픽업 롤러(3) 사이에 있을 때, 상기 접착 캐리어(2)의 일 영역을 상기 범프 지지체(1)에 가압하면서 롤링하여, 상기 범프 지지체(1) 상의 배열 그대로 상기 솔더 범프(200a 및 200b)들을 접착 캐리어(2)에 접착 유지시킨다. 접착 캐리어(2)가 더 이동되어 솔더 범프(200a, 200b)들이 접착된 영역이 상기 액티브 매트릭스 기판(100)과 상기 플레이싱 롤러(4) 사이에 있을 때, 상기 플레이싱 롤러(4)가 상기 접착 캐리어(2)의 해당 영역을 상기 액티브 매트릭스 기판(100)에 가압하면서 롤링하여, 접착 캐리어(2)에 접착된 솔더 범프(200a 및 200b)들의 배열 그대로 상기 솔더 범프(200a 및 200b)들을 상기 액티브 매트릭스 기판(100) 상에 옮겨 부착시킨다. 이때, 상기 액티브 매트릭스 기판(100)은 상기 접착 캐리어(2)의 접착력보다 큰 접착력이 부여된다. 상기 접착 캐리어(2)가 상기 솔더 범프(200a, 200b)들을 부착하기 전에 상기 접착 캐리어(2)의 접착력을 영역적으로 약화시키는 1차 노광 처리를 할 수 있다. 상기 액티브 매트릭스 기판(100) 상에 상기 솔더 범프(200a, 200b)들이 부착되기 직전에 상기 접착 캐리어(2)의 접착력을 전체적으로 약화시키는 2차 노광 처리를 할 수 있다. 상기 1차 전사 프린팅 단계(S2)에 의해 상기 액티브 매트릭스 기판(100) 상에는 다수의 솔더 쌍(200a, 200b)들이 일정 행렬 배열로 부착된다.

[72]

[73] 2차 전사 프린팅 단계(S3)

[74]

- [75] 도 6 내지 도 8을 참조하면, 다수의 LED칩(300)들이 액티브 매트릭스 기관(100)의 상면에 2차 전사 프린팅되며, 이에 의해, 상기 액티브 매트릭스 기관(100)의 상면에는 다수의 LED칩(300)들이 행렬 배열로 배치되고, 그 다수의 LED칩(300)들은 솔더 범프 쌍(200a, 200b)들과 접촉되어 이에 의해 상기 액티브 매트릭스 기관(100) 상면의 전극 패턴(101a, 101b)들과 전기적으로 연결된다. 2차 전사 프린팅 단계와 동시에 솔더 범프들의 가열 및 압축에 의한 본딩이 이루어질 수 있으며, 그와 달리, 2차 전사 프린팅 단계 후, 솔더 범프들의 가열 및 압축에 의한 본딩이 이루어질 수도 있다.
- [76] 상기 2차 전사 프린팅 단계(S3)는, 롤투롤(roll to roll) 방식의 전사 프린팅 기술을 이용하여, 칩 지지체(1') 상에 일정 행렬 배열로 배치된 LED칩(300)들을 원래의 행렬 배열 그대로 상기 액티브 매트릭스 기관(100) 상에 옮겨 부착시키는 것을 포함한다. 2차 전사 프린팅을 위해, 접착 캐리어(2')와, 픽업 롤러(3')와, 플레이싱 롤러(4')가 이용된다.
- [77] 2차 전사 프린팅 단계(S3) 직전에, 다수의 LED칩(300)들이 일정한 행렬 배열을 이루도록, 칩 지지체(1') 상에는 다수의 LED칩(300)들이 배치되며, 칩 지지체(1')와 액티브 매트릭스 기관(100)은 일정 거리 이격되게 위치한다. 상기 픽업 롤러(3')는 상기 칩 지지체(1')와의 사이에 갭을 두고 상기 칩 지지체(1')의 직상 영역에 배치된다. 상기 플레이싱 롤러(4')는 상기 액티브 매트릭스 기관(100)과의 사이에 갭을 두고 상기 액티브 매트릭스 기관(100)의 직상 영역에 배치된다.
- [78] 상기 접착 캐리어(2')는, 필름 형태를 가지며, 이송 롤러들(6', 7')에 의해 일 방향으로 이동되어, 칩 지지체(1')와 상기 픽업 롤러(3')의 사이의 갭을 통과한 후, 그 다음 상기 액티브 매트릭스 기관(100)과 상기 플레이싱 롤러(4') 사이의 갭을 통과한다.
- [79] 상기 픽업 롤러(3')는, 상기 접착 캐리어(2')의 일 영역이 상기 칩 지지체(1')와 상기 픽업 롤러(3') 사이에 있을 때, 상기 접착 캐리어(2')의 일 영역을 상기 칩 지지체(1')에 가압하면서 롤링하여, 상기 칩 지지체(1') 상의 행렬 배열 그대로 상기 LED 칩(300)들을 상기 접착 캐리어(2')에 접착 유지시킨다. 접착 캐리어(2')가 더 이동되어 상기 LED칩(300)들이 접착된 영역이 상기 액티브 매트릭스 기관(100)과 상기 플레이싱 롤러(4') 사이에 있고 상기 LED칩(300)들 각각의 전극 쌍(301a, 301b)이 상기 솔더 범프 쌍(200a, 200b)과 마주하게 위치할 때, 상기 플레이싱 롤러(4')가 상기 접착 캐리어(2')의 해당 영역을 상기 액티브 매트릭스 기관(100)에 가압하면서 롤링하여, 접착 캐리어(2')에 접착된 LED칩(300)들을 원래 행렬 배열 그대로 상기 액티브 매트릭스 기관(100) 상에 옮겨 부착시킨다. 이때, 상기 액티브 매트릭스 기관(100)에는 상기 접착 캐리어(2')의 접착력보다 큰 접착력이 부여된다. 상기 접착 캐리어(2')가 상기 LED칩(300)들을 부착하기 전에 상기 접착 캐리어(2')의 접착력을 영역적으로 약화시키는 1차 노광 처리를 할 수 있다. 상기 액티브 매트릭스 기관(100) 상에

상기 LED칩(300)들이 부착되기 직전에 상기 접착 캐리어(2')의 접착력을 전체적으로 약화시키는 2차 노광 처리를 할 수 있다. 상기 2차 전사 프린팅 단계(S3)에 의해 상기 액티브 매트릭스 기판(100) 상에는 솔더 범프 쌍(200a, 200b)과 접속되는 전극 쌍(301a, 301b)을 구비한 다수의 LED 칩(300)이 일정 행렬 배열로 부착된다.

- [80] 도 8에 잘 도시된 바와 같이, 상기 LED칩(300)은, 예컨대, 청색 파장과 같은 단파장 광을 발하는 질화갈륨 반도체로 형성된 것으로서, 상층의 광방출면 및 하층의 반도체 성장면을 서로 대향되게 포함하는 투명 기판(310)과, 상기 반도체 성장면을 기준으로 아래를 향해 차례로 형성된 제1 도전형 반도체층(320), 활성층(330) 및 제2 도전형 반도체층(340)을 포함한다. 투명 기판(310)은 사파이어 기판일 수 있다. 상기 제1 도전형 반도체층(320), 활성층(330) 및 제2 도전형 반도체층(340)은 상기 사파이어 기판(310) 상에서 성장된 질화갈륨계 화합물 반도체층들일 수 있다. 상기 제1 도전형 반도체층(320)은 n형 반도체층이고, 상기 제2 도전형 반도체층(340)은 p형 반도체층일 수 있다. 상기 활성층(330)은 멀티 퀴터널을 포함할 수 있다. 상기 LED칩(300)은 제1 도전형 반도체층(320)과 제2 도전형 반도체층(340)이 단차를 이루면서 존재하는 하부면을 포함하며, 제1 도전형 전극(301a)을 상기 하부면의 제1 도전형 반도체층(320) 영역에 구비하고, 제2 도전형 전극(301b)을 상기 하부면의 제2 도전형 반도체층(340) 영역에 구비한다.
- [81] 액티브 매트릭스 기판(100)은 행렬 배열된 다수의 전극 패턴(101a, 101b)을 구비하되, 전극 패턴(101a, 101b) 각각은 제1 전극 패드(101a)와 제2 전극 패드(101b)를 포함한다. 솔더 범프 쌍(200a, 200b)은 LED칩(300)의 제1 도전형 전극(301a)과 액티브 매트릭스 기판(100)의 제1 전극 패드(101a) 사이를 연결하는 제1 솔더 범프(200a)와 LED칩(300)의 제2 도전형 전극(301b)과 액티브 매트릭스 기판(100)의 제2 전극 패드(101b) 사이를 연결하는 제2 솔더 범프(200b)를 포함한다. 그리고, 전극 패턴(101a, 101b)들의 행렬 배열에 대응되게 다수의 솔더 범프 쌍(200a, 200b)이 행렬 배열되고, 마찬가지로, 상기 다수의 솔더 범프 쌍(200a, 200b)의 행렬 배열에 대응되게 다수의 LED칩(300)이 행렬 배열된다. 그리고, 상기 다수의 LED칩(300)들은 모두 전력 인가에 의해 단파장, 더 바람직하게는, 청색 파장의 광을 발하는 청색 LED칩인 것이 바람직하다.

[82]

[83] 칩 격리 단계(S4)

[84]

- [85] 상기 칩 격리 단계(S4)는 도 9에 도시된 바와 같이 다수의 LED칩(300)들이 행렬 배열되어 있는 액티브 매트릭스 기판(100) 상에 격자형 격리벽(500)을 형성하여 다수의 LED칩(300)들을 칩 단위로 격리한다. 격자형 격리벽(500)은 광을 흡수하는 검정색 재료로 상기 액티브 매트릭스 기판(100) 상에 형성되며, 각 LED칩(300)을 둘러싸는 단위 셀 공간(501)을 형성한다. 상기 격자형

격리벽(500)은, 광의 색별 격리를 위해 제공되는 것으로서, 3차원 새도우 마스크를 이용하는 스크린 프린팅 공정에 의해 형성될 수 있다. 상기 격자형 격리벽(500)은 다수의 가로벽(510)들과, 이와 수직으로 교차하는 다수의 세로벽(520)들을 포함하는 것으로 블랙 컬러 재료에 의해 형성될 수 있다.

[86]

[87] 컬러셀 매칭 단계(S5)

[88]

[89] 도 10 내지 도 12를 참조하면, 컬러셀 매칭 단계는 상기 LED칩(300)들과 대응되는 다수의 컬러셀(610, 620, 630)들을 마련해 이 컬러셀(610, 620, 630)들을 LED칩(300) 각각에 매칭시키는 단계이다. 본 실시예에서, 상기 다수의 컬러셀(610, 620, 630)들은 LED칩(300)에서 받은 청색광을 적색광으로 변환해 통과시키는 제1 컬러셀(610)과, LED칩(300)에서 받은 청색광을 녹색광으로 변환해 통과시키는 제2 컬러셀(620)과, LED칩(300)에서 받은 청색광을 청색광 그대로 통과시키는 제3 컬러셀(630)을 포함할 수 있다.

[90] 다수의 컬러셀(610, 620, 630)들을 다수의 LED칩들(300)에 용이하게 매칭시킬 수 있도록, 다수의 컬러셀(610, 620, 630)들이 행렬 배열로 형성된 하나의 멀티 컬러셀 층(600)을 형성해 이를 이용한다. 멀티 컬러셀 층(600)은 새도우 마스크를 이용한 스크린 프린팅 공정에 의해 형성되는 것이 바람직하다.

[91] 상기 멀티 컬러셀 층(600)은 컬러셀(610, 620, 630)들의 행렬 배열과, 컬러셀(610, 620, 630)들 사이의 갭을 매우도록 형성된 광 차단 격자(601)를 포함한다. 상기 멀티 컬러셀 층(600)의 상면과 하면은 서로 평행한 평면들이며, 상기 멀티 컬러셀 층(600)의 상면과 하면 그리고 광 차단 격자(601)의 상면과 하면과 동일 레벨 상에 존재한다. 상기 컬러셀(610, 620, 630)들의 행렬 배열은 가로 방향 또는 세로 방향으로 제1 컬러셀(610), 제2 컬러셀(620) 및 제3 컬러셀(630)이 순서대로 배열된 컬러셀 그룹들의 반복 배열을 포함한다.

[92] 광 차단 격자(601)를 포함하는 컬러셀 층(600)의 형성을 위해, 전술한 스크린 프린팅 공정에 광 흡수성 블랙 컬러 재료가 이용될 수 있다.

[93] 본 실시예에서, 상기 제1 컬러셀(610) 및 상기 제2 컬러셀(620)은 상기 LED칩(300)에서 받은 단파장 광을 다른 파장의 광으로 파장 변환하여 출력하는 것으로서, 퀴텀닷 또는 형광체(또는, 인광체)와 같은 파장변환물질을 포함한다. 퀴텀닷은 입자 크기 변화에 따라 다른 파장의 광을 출력하는 재료로서, 본 발명의 실시예에 유리하게 적용될 수 있다. 본 실시예에서, 상기 제1 컬러셀(610)은 대응되는 LED칩(300)에서 나온 청색광을 적색광으로 변환하여 통과시키고, 상기 제2 컬러셀(620)은 가로 방향으로 상기 제1 컬러셀(610)과 인접하게 위치한 채 대응되는 LED칩(300)에서 나온 청색광을 적색광으로 변환하여 통과시킨다. 한편, 제3 컬러셀(630)은 가로 방향으로 상기 제2 컬러셀(620)과 인접하게 위치한 채 대응되는 LED칩(300)에서 나온 청색광을 그대로 통과시키도록 광 파장 변환물질 없이 투명 재료로 형성된다.

가로방향으로 연속하는 3개의 LED칩들(300, 300, 300) 각각이 상기 제1 컬러셀(610), 상기 제2 컬러셀(620) 및 상기 제3 컬러셀(630)과 매칭되어, 하나의 픽셀을 형성할 수 있다.

- [94] 위에서와 같이 이웃하는 청색 LED칩들 각각에 대하여 적색 파장변환물질(퀀텀닷 또는 형광체) 포함 컬러셀, 녹색 파장변환물질 포함 컬러셀 및 투명변환물질 미포함 컬러셀을 매칭시킨 조합을 이용할 수 있지만, 대안적으로, 이웃하는 UV LED칩들 각각에 적색 파장변환물질(퀀텀닷 또는 형광체) 포함 컬러셀, 녹색 파장변환물질 포함 컬러셀 및 청색 파장변환물질 포함 컬러셀을 매칭시킨 조합을 이용할 수도 있다.
- [95] 도 12에 가장 도시된 바와 같이, 행렬 배열된 LED칩(300)들과 컬러셀(610, 620, 630)들을 일대일로 매칭시키도록 상기 LED칩(300)들이 실장된 액티브 매트릭스 기판(100)과 멀티 컬러셀 층(600)을 얼라인한다. 그리고, 액티브 매트릭스 기판(100)과 멀티 컬러셀 층(600)의 외곽 부위를 씰링(sealing)한다. 행렬 배열된 LED칩(600)들과 컬러셀(610, 620, 630)들을 매칭시키도록 멀티 컬러셀 층(600)을 얼라인 함에 있어서, 액티브 매트릭스 기판(100)에 형성된 격자형 격리벽(500)과 멀티 컬러셀 층(600)에 형성된 격자(601)를 상하로 맞대어 정렬한다.

[96]

[97] **2. LED 디스플레이 모듈의 구조**

[98]

- [99] 도 13 및 도 14에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 LED 디스플레이 모듈은, 행렬 배열된 다수의 제어 소자(104)를 갖는 액티브 매트릭스 기판(100)과, 전사 프린팅에 의해 상기 다수의 제어 소자(104)에 대응되게 상기 액티브 매트릭스 기판(100) 상에 행렬 배열되는 다수의 솔더 범프 쌍(200a, 200b)들과, 전사 프린팅에 의해 상기 다수의 솔더 범프 쌍(200a, 200b)들과 전기적으로 연결되도록 상기 액티브 매트릭스 기판(100) 상에 행렬 배열되어 상기 다수의 제어 소자(104)에 의해 개별 제어되며, 전력 인가시 청색 또는 자외선 파장의 기본 색 광을 발하는 다수의 LED칩(300)과, 상기 다수의 LED칩(300)에 매칭되는 다수의 컬러셀들(610, 620, 630)들을 포함한다.

- [100] 상기 다수의 컬러셀(610, 620, 630)들은 가로 방향 또는 세로 방향을 따라 차례로 연속해 있고 상기 기본 색광을 받아 제1 컬러 광, 제2 컬러 광 및 제3 컬러 광으로 방출하는 제1 컬러셀(610), 제2 컬러셀(620) 및 제3 컬러셀(630)을 포함한다. 상기 다수의 LED칩(300)이 청색 LED칩인 경우, 제1 컬러셀(610)은 청색광을 적색광을 변환해 방출하는 퀀텀닷 또는 형광체를 포함하며, 상기 제2 컬러셀(620)은 청색광을 녹색광으로 변환해 방출하는 다른 퀀텀닷 또는 형광체를 포함하며, 상기 제3 컬러셀(630)은 청색광을 파장 변환없이 그대로 방출하는 투명 재료로 형성될 수 있다. 또한, 상기 제3 컬러셀(630)은 녹색 형광체를 포함할 수 있다.

- [101] 또한, 상기 다수의 컬러셀(610, 620, 630)들은 하나의 층, 즉, 멀티 컬러셀

층(600)으로 제작되어 상기 다수의 LED칩(300)이 실장되어 있는 액티브 매트릭스 기판(100) 상부에 배치되며, 상기 멀티 컬러셀층(600)은 이웃하는 컬러셀들 사이, 예컨대, 제1 컬러셀(610)과 제2 컬러셀(620) 사이 및 제2 컬러셀(620)과 제3 컬러셀(630) 사이를 격리하는 광 차단 격자(601)를 포함한다. 광 차단 격자(601)는 액티브 매트릭스 기판(100) 상에서 LED칩(300)들 사이를 격리하는 격자형 격리벽(500)과 맞대어지게 배치됨으로써, 이웃하는 LED칩-컬러셀 세트 사이를 완전하게 격리시킬 수 있다.

[102] 위 LED 디스플레이 모듈의 구조 중 설명되지 않은 구조는 앞에서 설명한 LED 디스플레이 모듈 제조 방법에서 설명된 각 부분의 구조와 동일하다는 점에 유의한다.

[103]

[104] [제2 실시예]

[105]

[106] 도 15은 본 발명의 제2 실시예에 따른 LED 픽셀 유닛을 도시한 평면도이고, 도 16는 도 15의 I-I를 따라 취해진 단면도이며, 도 17은 도 15에 도시된 LED 픽셀 유닛이 적용된 마이크로 LED 디스플레이 패널을 도시한 평면도이다.

[107] 도 15 내지 도 17을 참조하면, 본 발명의 제2 실시예에 따른 LED 픽셀 유닛(1)은 크게 광 쉴드 월(100)과, 제1, 제2 및 제2 단위 발광체(200, 300, 400)를 포함한다.

[108] 상기 광 쉴드 월(100)은 서로 평행한 상면과 하면을 포함하며, 상기 광 쉴드 월(100)의 상면으로부터 하면까지 수직으로 제1 수직홀(101), 제2 수직홀(102) 및 제3 수직홀(103)이 나란하게 형성된다. 상기 광 쉴드 월(100)이 직육면체 형상을 갖는 제1, 제2 및 제3 단위 발광체(200, 300, 400) 각각의 측면들을 덮도록 형성되는 것에 의해, 상기 제1 수직홀(101), 제2 수직홀(102) 및 제3 수직홀(103)이 대략 사각형으로 형성될 수 있다. 수직 홀 대신에 경사진 홀이 이용될 수도 있다.

[109] 상기 제1 단위 발광체(200)는, 상기 제1 수직홀(101)을 매우도록 배치되는 것으로, 상기 제1 수직홀(101)의 내측 상부에 배치되는 제1 색 필터(230)와, 상기 제1 색 필터(230)의 수직 아래쪽에 배치되는 제1 LED칩(210)과, 상기 제1 색 필터(230)와 상기 제1 LED칩(210)사이에 위치하는 제1 과장변환부(220)을 포함한다.

[110] 또한, 상기 제2 단위 발광체(300)는, 상기 제2 수직홀(102)을 매우도록 배치되는 것으로, 상기 제2 수직홀(102)의 내측 상부에 배치되는 제2 색 필터(330)와, 상기 제2 색 필터(330)의 수직 아래쪽에 배치되는 제2 LED칩(310)과, 상기 제2 색 필터(330)와 상기 제2 LED칩(310)사이에 위치하는 제2 과장변환부(320)을 포함한다.

[111] 또한, 상기 제3 단위 발광체(400)는, 상기 제3 수직홀(103)을 매우도록 배치되는 것으로, 상기 제3 수직홀(103)의 내측 상부에 배치되는 제3 색 필터(430)와, 상기 제3 색 필터(430)의 수직 아래쪽에 배치되는 제3 LED칩(410)과, 상기 제3 색

필터(430)와 상기 제3 LED칩(410)사이 에 위치하는 제3과장변환부(420)을 포함한다.

- [112] 이때, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)은 모두 동일한 청색 파장대의 광을 발한다. 또한, 상기 제1 과장변환부(220), 상기 제2 과장변환부(320) 및 상기 제3 과장변환부(420)은, 황색 형광체를 포함하는 과장변환부로서, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)으로부터 받은 청색 파장대의 광을 과장변환하여 과장변환된 광과 그렇지 않은 광의 혼합에 의해 백색광을 만든다.
- [113] 상기 제1 색 필터(230)는 상기 제1 LED칩(210)과 상기 제1 과장변환부(220)의 조합으로부터 얻은 백색광으로부터 제1 파장의 광, 즉, 적색광만을 분리하여 방출한다. 또한, 상기 제2 색 필터(330)는 상기 제2 LED칩(310)과 상기 제2 과장변환부(320)의 조합으로부터 얻은 백색광으로부터 제2 파장의 광, 즉, 녹색광만을 분리하여 방출한다. 또한, 상기 제3 색 필터(430)는 상기 제3 LED칩(410)과 상기 제3 과장변환부(420)의 조합으로부터 얻은 백색광으로부터 제3 파장의 광, 즉, 청색광만을 분리하여 방출한다. 따라서, 상기 LED 픽셀유닛(1)은 칩 단위의 제1 단위 발광체(200), 제2 단위 발광체(300) 및 제3 단위 발광체(400)가 적색광, 녹색광 및 청색광을 각각 발하는 서브픽셀들을 구성하여 LED 디스플레이 패널 내 하나의 픽셀을 형성한다.
- [114] 본 실시예에 따르면, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)은 각각 상기 제1 과장변환부(220), 상기 제2 과장변환부(320), 상기 제3 과장변환부(330)과 접해 있는 광방출면과, 상기 광 쉴드 월(100)의 제1 수직홀(101), 제2 수직홀(102) 및 제3 수직홀(102)의 하부를 통해 외부로 노출되는 패드 형성면을 포함한다. 이하 자세히 설명되는 바와 같이, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410) 각각은 제1, 제2 및 제3 과장변환부(220, 320, 420)과 접해 있는 광방출면과 대향되게 위치한 패드 형성면에 제1 도전형 전극패드 및 제2 도전형 전극패드(E1, E2)를 구비하며, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)은 제1 도전형 전극패드(E1) 및 제2 도전형 전극패드(E2) 및 이와 연결된 솔더 범프(미도시됨)들을 통해 외부에서 전력을 공급받아 개별 구동될 수 있다. 이때, 상기 제1 도전형 전극패드(E1) 및 제2 도전형 전극패드(E2)는, 상기 광 쉴드 월(100)의 하면 아래로 돌출되어, 외부 기판(미도시됨) 상의 전극(미도시됨)들과 연결된 범프(미도시됨)들과 용이하게 접속될 수 있다.
- [115] 한편, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)은 각각 상기 광방출면을 포함하는 상부에 포함하는 투명 반도체 성장기판(211, 311, 411)과, 상기 투명 반도체 성장 기판(211, 311, 411) 상에서 성장된 제1 도전형 반도체층(212, 312, 412), 활성층(213, 313, 413) 및 제2 도전형 반도체층(214, 314, 414)을 포함한다. 투명 반도체 성장기판(211, 311, 411)은 사파이어 기판일 수 있다. 상기 제1 도전형 반도체층(212, 312, 412), 활성층(213,

313, 413) 및 제2 도전형 반도체층(214, 314, 414)은 상기 사파이어 기판(211, 311, 411) 상에서 성장된 질화갈륨계 화합물 반도체층일 수 있다. 상기 제1 도전형 반도체층(212, 312, 412)은 n형 반도체층이고, 상기 제2 도전형 반도체층(214, 314, 414)은 p형 반도체층일 수 있다. 상기 활성층(213, 313, 413)은 멀티 퀀텀웰을 포함할 수 있다.

[116] 상기 제1 색 필터(230), 상기 제2 색 필터(330) 및 상기 제3 색 필터(430)는 상기 광 쉴드 월(100)의 제1 수직홀(101), 제2 수직홀(102) 및 제3 수직홀(103) 각각의 내부에 수용된 채 상기 광 쉴드 월(100)의 내측 벽면과 접하여 서로에 대해 격리된다. 이에 더하여, 상기 제1, 제2 및 제3 파장변환부(220, 320, 420)과, 제1, 제2, 제3 LED칩(210, 310, 410)의 투명 반도체 성장 기관들(211, 311, 411)도 광 쉴드 월(100)의 제1 수직홀(101), 제2 수직홀(102) 및 제3 수직홀(103) 각각의 내부에 수용된 채 상기 광 쉴드 월(100)의 내측 벽면과 접하여 서로에 대해 격리된다. 따라서, 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400) 각각의 적색광, 녹색광 및 청색광이 복잡한 패키지 구조 또는 격벽의 채용 없이도 상기 광 쉴드 월(100) 내에서 섞이지 않고 방출될 수 있다. 상기 광 쉴드 월(100)은 이하 설명되는 것과 같이 블랙 컬러의 바디에 의해 형성될 수 있다.

[117] 앞에서 언급한 바와 같이, 상기 투명 반도체 성장 기관(211, 311, 411)의 측면 적어도 일부는 상기 광 쉴드 월(100)의 내측면과 접해 있되, 상기 제1 도전형 반도체층(212, 312, 412), 활성층(213, 313, 413) 및 제2 도전형 반도체층(214, 314, 414) 모두 또는 일부의 측면이 상기 광 쉴드 월(100)과 접촉 없이 외부로 노출되는 것이 바람직하다. 상기 제1 도전형 반도체층(212, 312, 412), 활성층(213, 313, 413) 및 제2 도전형 반도체층(214, 314, 414)의 적어도 일부가 상기 광 쉴드 월(100) 바깥쪽 나와 있음으로 해서, 상기 광 쉴드 월(100)이 광을 흡수하는 것으로 인한 광의 손실을 최소화할 수 있다.

[118]

[119] 한편, 광의 균일한 분포를 위해, 상기 제1 색 필터(230), 상기 제2 색 필터(330) 및 상기 제3 색 필터(430)의 상면과 상기 광 쉴드 월의 상면과 동일 레벨 상에 있는 것이 바람직하며, 이는 이하 자세히 설명되는 LED 픽셀 유닛 제조방법에 의해 쉽게 그리고 간단하게 달성될 수 있다. 또한, 상기 제1 파장변환부(220), 상기 제2 파장변환부(320) 및 상기 제3 파장변환부(420) 또한, 균일한 광 분포를 위해, 동일 레벨 상에 있는 것이 바람직하며, 이 또한 이는 이하 자세히 설명되는 LED 픽셀 유닛 제조방법에 의해 쉽게 그리고 간단하게 달성될 수 있다.

[120] 앞에서 언급한 바와 같이, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)은 전력 인가에 따라 400 ~ 480nm 파장의 청색광을 발하는 청색 LED칩인 것이 바람직하며, 상기 제1 파장변환부(220), 상기 제2 파장변환부(320) 및 상기 제3 파장변환부(420)은 황색 형광체인 것이 바람직하다. 또한, 상기 제1 색 필터(230), 상기 제2 색 필터(330) 및 상기 제3 색 필터(430)는 백색광으로부터



적색광, 녹색광 및 적색광을 분리하여 내보내는 적색 필터, 녹색 필터 및 청색 필터인 것이 바람직하다. 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400)는, LED칩들(210, 310, 410)이 동일 기판 상에서 동일 공정으로 성장된 동일한 LED칩들이고, 파장변환부들(220, 320, 420)들이 하나의 큰 파장변환부로부터 분리되어 얻어진 동일 파장변환부들이어서, 상기 제1, 제2 및 제2 색 필터(230, 330, 430) 이전까지는 서로 동일한 백색광을 만들지만, 상기 제1, 제2 및 제2 색 필터(230, 330, 430)에 의해, 특정 파장의 광, 즉, 적색광, 녹색광 및 청색광을 분리하여 방출할 수 있다.

[121] 한편, 전술한 것과 같이 제조된 LED 픽셀 유닛(1)은 동일 공정으로 제작된 동일 LED 픽셀 유닛들과 함께 도 18에 도시된 것과 같이 소정의 기판에 행렬 배열된다. 이때, LED 픽셀 유닛들 각각의 단위 발광체들은 LED칩들 각각의 패드 형성면에 구비된 제1 도전형 전극패드 및 제2 도전형 전극패드가 LED칩 개별 구동용 기판 상에 구비된 전극들과 솔더 범프들에 의해 플립칩 본딩된다.

[122] 이제 도 18 내지 도 22을 참조하여 전술한 LED 픽셀 유닛을 제조하는 방법에 대해 설명한다.

[123] 도 18은 본 발명에 따른 LED 픽셀 유닛 제조 방법을 설명하기 위한 도면이고, 도 19는 도 18에 도시된 LED 픽셀 유닛 제조 방법의 제1, 제2 및 제3 단위 발광체 제작 단계를 구체적으로 설명하기 위한 도면이고, 도 20은 상기 제1, 제2 및 제3 단위 발광체 제작 단계에서 색 필터 어레이막과 파장변환부의 적층막 제작 단계를 설명하기 위한 도면이고, 도 21은 상기 제1, 제2 및 제3 단위 발광체 제작 단계에서 LED 웨이퍼를 제작하는 단계를 설명하기 위한 도면이고, 도 22은 LED 웨이퍼를 제작하는 단계의 다른 예를 설명하기 위한 도면이다.

[124] 먼저 도 18를 참조하면, 본 발명에 따른 LED 픽셀 유닛 제조 방법은, 제1 단위 발광체(200), 제2 단위 발광체(300) 및 제3 단위 발광체(400)를 제작하는 단계(도 19 참조)와, 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400)가 이격되도록 그리고 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400)를 각각 포함하는 제1 그룹(G1), 제2 그룹(G2) 및 제3 그룹(G3)이 서로 이격되도록, 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 제3 단위 발광체(400)를 어레이 하는 단계와, 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400) 사이와 상기 제1 그룹(G1), 상기 제2 그룹(G2) 및 상기 제3 그룹(G3) 사이를 메우는 판상의 광 쉴드 월(100)을 형성하는 단계와, 상기 제1 그룹(G1), 상기 제2 그룹(G2), 상기 제3 그룹(G3) 및 상기 제4 그룹(G4) 사이가 분리되도록, 상기 광 쉴드 월(100)을 절단하는 단계를 포함한다. 상기 광 쉴드 월(100)을 절단하는 단계에 의해 각 그룹에 해당하는 LED 픽셀 유닛(1)이 복수개로 제작된다.

[125] 제1 단위 발광체(200), 제2 단위 발광체(300) 및 제3 단위 발광체(400)를 제작하는 단계는 다음에 도 19를 참조하여 보다 더 구체적으로 설명하기로 한다. 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위

발광체(400)를 어레이하는 단계는 어레이 지지 기판(SS)의 평탄면 상에 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400)를 어레이한다. 어레이 지지 기판(SS) 상에 어레이된 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400)는, 전체 높이, 제1, 제2 및 제3 LED칩들간 높이, 제1, 제2, 제3 파장변환부들간 높이, 그리고, 상기 제1, 제2 및 제3 색 필터간 높이가 모두 동일하다.

- [126] 상기 광 쉴드 월(100)을 형성하는 단계는 지지기판(SS) 상에 어레이된 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 제3 단위 발광체(400)들의 사이와, 이들을 포함하는 그룹들(G1, G2, G3) 사이를 블랙 컬러 바디 재료를 채운 후 응고시켜 블랙 컬러의 광 쉴드 월(100)을 형성한다. 상기 광 쉴드 월(100)에 형성되는 사각형 수직홀들은 대략 직육면체 형태를 갖는 단위 발광체(200, 300, 400)들의 측면들을 전체적으로 둘러싸는 것으로 인해 자연적으로 형성되는 상하 개방방향의 수직홀들이다.
- [127] 상기 광 쉴드 월(100)을 절단하는 단계는 한 그룹 내 단위 발광체들 사이의 광 쉴드 월(100)을 절단하지 않고 이웃하는 그룹들 사이에서 상기 광 쉴드 월(100)을 절단하므로, 한 그룹(G1, G2 또는 G3) 내에 있는 제1, 제2 및 제3 단위 발광체들(200, 300, 400) 사이의 광 간섭이 광 쉴드 월(100)에 완전히 차단된 LED 픽셀 유닛(1)이 얻어질 수 있다. 상기 광 쉴드 월(100)을 절단하는 단계는 블레이드(B)를 이용하는 쏘잉(sawing) 공정에 의해 수행되는 것이 바람직하다.
- [128] 도 16를 다시 참조하면, 각 LED 픽셀 유닛(1)에 있어서, 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400)는 각각 전극패드 형성면과 상기 전극패드 형성면에 대향하는 광방출면을 포함하는 제1 LED칩(210), 제2 LED칩(310) 및 제3 LED칩(410)과, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)의 상기 광방출면 상에 형성된 제1 파장변환부(220), 제2 파장변환부(320) 및 제3 파장변환부(420)과, 상기 제1 파장변환부(220), 상기 제2 파장변환부(320) 및 상기 제3 파장변환부(420) 상에 적층 형성된 제1 색 필터(230), 제2 색 필터(330) 및 제3 색 필터(430)를 포함한다.
- [129] 앞서서도 설명한 바와 같이, 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)은 동일 파장의 청색광을 발하고, 상기 제1 파장변환부(220), 상기 제2 파장변환부(320) 및 상기 제3 파장변환부(420)은 상기 청색광을 파장 변환하여 파장 변환된 광과 그렇지 않은 광의 혼합에 의해 백색광을 만들며, 상기 제1 색 필터(230), 상기 제2 색 필터(330) 및 상기 제3 색 필터(430)는 상기 백색광에서 서로 다른 파장의 광을 분리하여 내보낸다.
- [130] 다음 도 19를 참조하여 전술한 제1, 제2 및 제3 단위 발광체 제작 단계를 설명한다.
- [131] 도 19에 잘 도시된 바와 같이, 상기 제1, 제2 및 제3 단위 발광체 제작 단계는 임시기판(TS) 상에 제1 색 필터(230), 제2 색 필터(330) 및 제3 색 필터(430)가 2차원적으로 연속되게 그리고 반복적으로 이어진 색 필터 어레이막(FM)을

형성하는 단계와, 상기 색 필터 어레이막(FM) 상에 상기 색 필터 어레이막(FM)의 상면 전체를 덮는 파장변환부(WM)을 형성하여, 상기 색 필터 어레이막(FM)과 상기 파장변환부(WM)의 적층막을 형성하는 단계와, 전극패드 형성면과 상기 전극패드 형성면에 대향하는 광방출면을 포함하는 LED 웨이퍼(LW)를 제작하는 단계와, 상기 파장변환부(WM)이 상기 광방출면에 접하도록 상기 적층막을 상기 LED 웨이퍼(LW)에 적층하여 발광체 플레이트(LP)를 제작하는 단계와, 상기 발광체 플레이트(LP)로부터 상기 제1 LED칩(210), 상기 제1 파장변환부(220) 및 제1 색 필터(230)를 포함하는 제1 단위 발광체(200)와, 상기 제2 LED칩(310), 상기 제2 파장변환부(320) 및 상기 제2 색 필터(330)를 포함하는 제2 단위 발광체(300)와, 상기 제3 LED칩(410), 상기 제3 파장변환부(420) 및 제3 색 필터(430)를 포함하는 제3 단위 발광체(400)를 분리하도록, 상기 발광체 플레이트(LP)를 절단하는 단계를 포함한다. 상기 발광체 플레이트(LP)를 절단하는 단계는 다이아몬드 블레이드(DB)를 이용한 다이싱(dicing) 공정을 이용한다.

- [132] 상기 제1 LED칩(210), 상기 제2 LED칩(310) 및 상기 제3 LED칩(410)은, 상기 발광체 플레이트(LP)를 절단하는 단계에 의해 하나의 큰 LED 웨이퍼가(LW)로부터 여러 개로 분리되어 형성된 것이므로, 파장 등 발광 특성이 동일하고, 높이도 동일하다. 또한, 상기 제1 파장변환부(220) 상기 제2 파장변환부(320) 및 상기 제3 파장변환부(420)은, 상기 발광체 플레이트(LP)를 절단하는 단계에 의해 하나의 큰 파장변환부(WM)으로부터 여러 개로 분리되어 형성된 것이므로, 파장 변환 특성이 동일하고, 높이 또한 동일하다. 상기 제1 색 필터(230), 상기 제2 색 필터(330) 및 상기 제3 색 필터(430)의 높이는, 모두 색 필터 어레이막의 두께를 따르므로, 서로 동일하다.
- [133] 전술한 것과 같이 제작된 제1 단위 발광체(200), 제2 단위 발광체(300), 및 제4 단위 발광체(400)가 도 18를 참조하여 위에서 설명한 것과 같이 LED 픽셀 유닛 제조에 이용된다.
- [134] 한편, 전술한 제1, 제2 및 제3 단위 발광체 제작 단계 내에서 색 필터 어레이막(FM)과 파장변환부(WM)을 적층 형성하는 과정에 대하여 도 20을 참조하여 보다 구체적으로 설명하면 다음과 같다.
- [135] 도 20을 참조하면, 상기 색 필터 어레이막을 형성하는 단계는, 제1 색 필터용 3D 새도우 마스크(SD1)를 이용하여, 임시기판(TS) 상의 여러 개소 각각에 제1 색 필터(230)를 형성하는 단계와, 제2 색 필터용 3D 새도우 마스크(SD2)를 이용하여, 상기 제1 색 필터(230)를 피해 그리고 상기 제1 색 필터(230)와 연속되게 상기 임시기판(TS) 상의 여러 개소에 제2 색 필터(330)를 형성하는 단계와, 제3 색 필터용 3D 새도우 마스크(SD3)를 이용하여, 상기 제1 색 필터(230)와 상기 제2 색 필터(330)를 피해 그리고 상기 제2 색 필터(330)와 연속되게 상기 임시기판(TS) 상의 여러 개소에 제3 색 필터(430)를 형성하는 단계를 포함한다. 또한, 상기 파장변환부를 형성하는 단계는 상기 제1 색

필터(230), 상기 제2 색 필터(330) 및 상기 제3 색 필터(430)를 포함하는 색 필터 어레이막(FM)의 상면 전체를 덮도록 균일 두께의 파장변환부(WM)을 형성한다. 상기 파장변환부(WM) 형성에 파장변환부 형성용 3D 새도우 마스크(SD4)를 이용할 수 있다. 예컨대 파장변환용 형광체 또는 퀀텀 도트를 포함하는 재료를 3D 새도우 마스크(SD4)를 통해 상기 색 필터 어레이막(FM) 상에 균일 두께로 올린다.

- [136] 도 21은 제1, 제2, 제3 단위 발광체 제작에 이용되는 LED 웨이퍼를 제작하는 단계의 한 예를 보여준다.
- [137] 도 21을 참조하면, 상기 LED 웨이퍼를 제작하는 단계에서는 가장 먼저 질화갈륨계 화합물 반도체층 성장에 적합한 사파이어 웨이퍼(11)가 준비된다. 다음 사파이어 웨이퍼(11)의 상면에 질화갈륨계 화합물 반도체층인 제1 도전형 반도체층(12), 활성층(13) 및 제2 도전형 반도체층(14)이 차례로 성장된다. 다음, 상기 제2 도전형 반도체층(14)의 상면 복수의 영역에서 상기 제2 도전형 반도체층(14) 및 활성층(13)이 일정 깊이로 식각 제거되어, 상기 제1 도전형 반도체층(12)이 여러 영역에서 노출된다. 이러한 여러 노출 영역들 각각에는 제1 도전형 전극 패드(E1)이 형성된다. 또한, 상기 제2 도전형 반도체층(14) 상에 상기 제1 도전형 전극패드(E1)와 쌍을 이루는 제2 도전형 전극패드(E2)가 형성된다. 제1 도전형 반도체(12)을 여러 영역에서 노출시키는 식각에 의해 형성된 단차를 가지며 상기 제1, 제2 도전형 전극패드(E1, E2)들이 형성된 LED 웨이퍼의 일면은 앞에서 자세히 설명한 전극 패드 형성면이 되고, 그와 반대되는 면, 즉, 사파이어 웨이퍼(11)의 하면은 파장변환부가 적층되는 광방출면이 된다.
- [138] 도 19를 다시 참조하면, 전술한 것과 같이 제작된 LED 웨이퍼(LW)의 사파이어 웨이퍼(11)의 하면에 대해 파장변환부(WM)이 직접 접촉되도록, 파장변환부(WM)과 필터 어레이막(FM)으로 구성된 적층막의 적층이 이루어진다. 그리고, 파장변환부(WM)과 필터 어레이막(FM)을 LED 웨이퍼(LW)에 적층하여 만들어진 발광체 플레이는 앞에서 설명한 바와 같이 절단되어 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(300)로 분리되되, 상기 절단에 의한 결과물들인 상기 제1 단위 발광체(200), 상기 제2 단위 발광체(300) 및 상기 제3 단위 발광체(400) 각각은 상기 제1 색 필터(230), 상기 제2 색 필터(330) 및 상기 제3 색 필터(430) 중 어느 하나와 복수의 전극 패드 쌍 중 어느 하나의 전극 패드 쌍(E1, E2) 포함한다.
- [139] 도 22을 LED 웨이퍼를 제작하는 단계의 다른 예를 설명하면 다음과 같다.
- [140] 앞에서 설명한 LED 웨이퍼의 제작 단계와 마찬가지로, 본 예의 LED 웨이퍼 제작 단계에서도 사파이어 웨이퍼(11)의 상면에 질화갈륨계 화합물 반도체층인 제1 도전형 반도체층(12), 활성층(13) 및 제2 도전형 반도체층(14)이 차례로 성장된다. 그리고, 앞선 예와 마찬가지로, 상기 제2 도전형 반도체층(14)의 상면 복수의 영역에서 상기 제2 도전형 반도체층(14) 및 활성층(13)이 일정 깊이로 식각 제거되어, 상기 제1 도전형 반도체층(12)이 여러 영역에서 노출된다. 그

다음, 상기 제1 도전형 반도체층(12)의 노출 영역 및 상기 제2 도전형 반도체층(12)의 노출면을 포함하는 LED 웨이퍼의 일면에는 상기 제1 도전형 반도체층(12)의 노출 영역 및 상기 제2 도전형 반도체층(12)에 개별적으로 접속되는 제1 도전부(VA)와 제1 도전부(VB)를 포함하는 전극 형성 지지 기관(ES)이 형성된다. 다음, 사파이어 웨이퍼(11)이 분리 제거된다. 이 경우, 사파이어 웨이퍼(11)가 제거된 제1 도전형 반도체층(11)의 배면에 과장변환부(WM)이 접촉되도록 과장변환부(WM)과 필터어레이막(FM)을 포함하는 적층막의 적층이 이루어진다.

## 청구범위

- [청구항 1] 다수의 제어 소자들을 포함하는 액티브 매트릭스 기판 준비 단계;  
 범프 지지체 상에 행렬 배열되어 있는 다수의 솔더 범프 쌍들을 원래의 행렬 배열 그대로 상기 액티브 매트릭스 기판 상에 전사 프린팅하는 1차 전사 프린팅 단계;  
 칩 지지체 상에 행렬 배열되어 있는 다수의 LED칩들을 원래의 행렬 배열 그대로 상기 액티브 매트릭스 기판 상에 전사 프린팅하는 2차 전사 프린팅 단계;  
 상기 다수의 LED칩들이 행렬 배열되어 있는 액티브 매트릭스 기판 상에 격자형 격리벽을 형성하여 상기 다수의 LED칩들을 개별 칩 단위로 격리하는 칩 격리 단계; 및  
 상기 다수의 LED칩들과 대응되고, 일방향으로 연속해 있는, 제1 컬러셀, 제2 컬러셀 및 제3 컬러셀을 포함하는 다수의 컬러셀들을 마련하는 컬러셀 매칭 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 2] 청구항 1에 있어서, 상기 액티브 매트릭스 기판 준비 단계는, 베이스 기판 상에 CMOS 공정을 수행하여, 상기 다수의 제어 소자가 행렬 배열된 제어 회로를 형성하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 3] 청구항 1에 있어서, 상기 1차 전사 프린팅 단계는, 접착 캐리어를, 상기 범프 지지체와 픽업 롤러 사이의 갭과 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이의 갭을 통과하도록, 이송시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 4] 청구항 1에 있어서, 상기 1차 전사 프린팅 단계는 접착 캐리어의 일 영역이 상기 범프 지지체와 픽업 롤러 사이에 있을 때, 상기 픽업 롤러가 상기 접착 캐리어의 일 영역을 상기 범프 지지체에 대해 가압하여, 상기 다수의 솔더 범프들을 상기 범프 지지체 상의 배열 그대로 상기 접착 캐리어에 접촉시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 5] 청구항 1에 있어서, 상기 1차 전사 프린팅 단계는 다수의 솔더 범프들이 접착된 접착 캐리어의 일 영역이 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이에 있을 때, 상기 플레이싱 롤러가 상기 접착 캐리어의 일 영역을 상기 액티브 매트릭스 기판에 대해 가압하여, 상기 다수의 솔더 범프들을 원래 배열 그대로 상기 액티브 매트릭스 기판 상에 옮겨 부착시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 6] 청구항 1에 있어서, 상기 1차 전사 프린팅 단계는 접착 캐리어의 일 영역이 상기 범프 지지체와 픽업 롤러 사이에 있을 때, 상기 픽업 롤러가

상기 접착 캐리어의 일 영역을 상기 범프 지지체에 대해 가압하여, 상기 다수의 솔더 범프 쌍을 상기 범프 지지체 상의 배열 그대로 상기 접착 캐리어에 접착시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.

- [청구항 7] 청구항 1에 있어서, 상기 1차 전사 프린팅 단계는 다수의 솔더 범프 쌍들이 접착된 접착 캐리어의 일 영역이 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이에 있을 때, 상기 플레이싱 롤러가 상기 접착 캐리어의 일 영역을 상기 액티브 매트릭스 기판에 가압하여, 상기 다수의 솔더 범프 쌍들을 원래 배열 그대로 상기 액티브 매트릭스 기판 상에 옮겨 부착시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 8] 청구항 1에 있어서, 상기 2차 전사 프린팅 단계는, 접착 캐리어를, 상기 칩 지지체와 픽업 롤러 사이의 갭과 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이의 갭을 통과하도록, 이송시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 9] 청구항 1에 있어서, 상기 2차 전사 프린팅 단계는, 접착 캐리어의 일 영역이 상기 칩 지지체와 픽업 롤러 사이에 있을 때, 상기 픽업 롤러가 상기 접착 캐리어의 일 영역을 상기 칩 지지체에 가압하여, 상기 다수의 LED칩들을 상기 칩 지지체 상의 배열 그대로 상기 접착 캐리어에 접착시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 10] 청구항 1에 있어서, 상기 2차 전사 프린팅 단계는, 다수의 LED칩들이 접착된 접착 캐리어의 일 영역이 상기 액티브 매트릭스 기판과 플레이싱 롤러 사이에 있고 상기 LED칩들 각각의 전극 쌍이 상기 솔더 범프 쌍들 각각과 마주할 때, 상기 플레이싱 롤러가 상기 접착 캐리어의 일 영역을 상기 액티브 매트릭스 기판에 가압하여, 상기 다수의 LED칩들을 원래 배열 그대로 상기 액티브 매트릭스 기판 상에 옮겨 부착시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 11] 청구항 1에 있어서, 상기 칩 격리 단계는 블랙 컬러 재료를 이용한 스크린 프린팅 공정에 의해 상기 격자형 격리벽을 형성하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 12] 청구항 1에 있어서, 상기 컬러셀 매칭 단계는, 상기 다수의 컬러셀들이 행렬 배열로 형성된 하나의 멀티 컬러셀 층을 형성하는 단계와, 상기 액티브 매트릭스 기판 상에 행렬 배열된 LED칩들과 상기 컬러셀들을 일대일로 매칭시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 13] 청구항 1에 있어서, 상기 컬러셀 매칭 단계는 상기 다수의 컬러셀들이 행렬 배열되어 있고 이웃하는 컬러셀들 사이가 광 차단 격자에 의해

메워진 멀티 컬러셀 층을 형성하는 단계와, 상기 액티브 매트릭스 기판과 상기 멀티 컬러셀 층을 얼라인하는 단계를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.

- [청구항 14] 청구항 1에 있어서, 상기 다수의 LED칩들 각각은 청색 LED칩이며, 상기 제1 컬러셀은 청색 LED칩의 청색광을 적색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 청색 LED칩의 청색광을 녹색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 청색 LED칩의 청색광을 청색광으로 통과시키는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 15] 청구항 1에 있어서, 상기 제3 컬러셀은 녹색 형광체를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 16] 청구항 1에 있어서, 상기 다수의 LED칩들 각각은 UV LED칩이며, 상기 제1 컬러셀은 UV LED칩의 UV 광을 적색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 UV LED칩의 청색광을 녹색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 상기 UV LED칩의 UV광을 청색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하는 것을 특징으로 하는 디스플레이 모듈 제조방법.
- [청구항 17] 다수의 제어 소자들을 포함하는 액티브 매트릭스 기판;  
전사 프린팅에 의해 상기 액티브 매트릭스 기판 상에 행렬 배열된 다수의 솔더 범프 쌍들;  
상기 다수의 솔더 범프 쌍들 각각과 접속되는 전극 쌍을 각각 구비하며, 전사 프린팅에 의해 상기 액티브 매트릭스 기판상에 일정 높이로 행렬 배열되는 다수의 LED칩들;  
상기 다수의 LED칩들을 개별 칩 단위로 격리하도록 상기 액티브 매트릭스 기판 상에 형성된 격자형 격리벽; 및  
다수의 컬러셀들을 포함하되, 상기 다수의 컬러셀들이 상기 다수의 LED칩들에 일대일로 매칭되도록 상기 액티브 매트릭스 기판과 얼라인되는 멀티 컬러셀 층을 포함하며,  
상기 다수의 컬러셀들은 일방향으로 연속해 있는 제1 컬러셀, 제2 컬러셀 및 제3 컬러셀을 포함하는 것을 특징으로 하는 디스플레이 모듈.
- [청구항 18] 청구항 17에 있어서, 상기 다수의 LED칩들 각각은 청색 LED칩이며, 상기 제1 컬러셀은 청색 LED칩의 청색광을 적색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 청색 LED칩의 청색광을 녹색광으로 변환해 통과시키는 퀴텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 청색 LED칩의 청색광을 청색광으로 통과시키는 것을 특징으로 하는 디스플레이 모듈.
- [청구항 19] 청구항 17에 있어서, 상기 제3 컬러셀은 녹색 형광체를 포함하는 것을




특징으로 하는 디스플레이 모듈.

[청구항 20] 청구항 17에 있어서, 상기 다수의 LED칩들 각각은 UV LED칩이며, 상기 제1 컬러셀은 UV LED칩의 UV 광을 적색광으로 변환해 통과시키는 퀀텀닷 또는 형광체를 포함하고, 상기 제2 컬러셀은 UV LED칩의 청색광을 녹색광으로 변환해 통과시키는 퀀텀닷 또는 형광체를 포함하고, 상기 제3 컬러셀은 상기 UV LED칩의 UV 광을 청색광으로 변환해 통과시키는 퀀텀닷 또는 형광체를 포함하는 것을 특징으로 하는 디스플레이 모듈.


[청구항 21] 청구항 17에 있어서, 상기 멀티 컬러셀 층은 이웃하는 컬러셀들 사이를 매우도록 형성된 광 차단 격자를 더 포함하며, 상기 광 차단 격자와 상기 격자형 격리벽이 위 아래로 맞대어 배치된 것을 특징으로 하는 디스플레이 모듈.

[청구항 22] 다수의 제어 소자들을 포함하는 액티브 매트릭스 기판;  
 상기 액티브 매트릭스 기판 상에 행렬 배열된 다수의 솔더 범프 쌍들;  
 상기 다수의 솔더 범프 쌍들 각각과 접속되는 전극 쌍을 각각 구비하며,  
 상기 액티브 매트릭스 기판상에 일정 높이로 행렬 배열되는 다수의 LED칩들;  
 상기 다수의 LED칩들을 개별 칩 단위로 격리하도록 상기 액티브 매트릭스 기판 상에 형성된 격자형 격리벽; 및  
 다수의 컬러셀들을 포함하되, 상기 다수의 컬러셀들이 상기 다수의 LED칩들에 일대일로 매칭되도록 상기 액티브 매트릭스 기판과 얼라인되는 멀티 컬러셀 층을 포함하며,  
 상기 다수의 컬러셀들은 일방향으로 연속해 있는 제1 컬러셀, 제2 컬러셀 및 제3 컬러셀을 포함하는 것을 특징으로 하는 디스플레이 모듈.


[도1]




[도2]




[도3]




[도4]




[도5]




[도6]




[도7]




[도8]




[도9]




[도10]




-  제1 컬러셀
-  제2 컬러셀
-  제3 컬러셀


[도11]




[도12]



[도13]




[도14]




[도15]

1




[도16]









[도 18]




[도 19]




[도20]



[도21]



[도22]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/KR2017/009642

## A. CLASSIFICATION OF SUBJECT MATTER

*H05B 33/10(2006.01)i, H05B 33/12(2006.01)i, H01L 21/78(2006.01)i, H01L 21/52(2006.01)i, H01L 23/00(2006.01)i, H01L 33/06(2010.01)i, H01L 33/50(2010.01)i, H01L 25/075(2006.01)i, H01L 27/15(2006.01)i*

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H05B 33/10; B23K 35/00; H01L 21/027; B82Y 40/00; G09G 3/32; H01L 33/00; F21K 99/00; H01L 33/48; H05B 33/12; H01L 21/78; H01L 21/52; H01L 23/00; H01L 33/06; H01L 33/50; H01L 25/075; H01L 27/15

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Korean Utility models and applications for Utility models: IPC as above  
Japanese Utility models and applications for Utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & Keywords: display substrate, LED, solder, partition wall, wavelength conversion

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	KR 10-2016-0010869 A (LUXVUE TECHNOLOGY CORPORATION) 28 January 2016 See paragraphs [0004]-[0007], [0009]-[0016], [0030]-[0074]; claims 1-5; and figures 1a-11d.	1-2,11-22
A		3-10
Y	US 5662262 A (MCMAHON, John Francis et al.) 02 September 1997 See page 1, line 28-page 2, line 19; claim 1; and figures 3A-3D.	1-2,11-22
Y	KR 10-2016-0074336 A (LG ELECTRONICS INC.) 28 June 2016 See paragraphs [0057]-[0066], [0109]; claim 1; and figures 3a-3b.	11,13,21
A	KR 10-1387847 B1 (KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY) 22 April 2014 See paragraphs [0026]-[0028]; claims 1-2, 6; and figures 1-2.	1-22
A	KR 10-2006-0125620 A (THE BOARD OF TRUSTEES OF THE UNIVERSITY OF ILLINOIS) 06 December 2006 See paragraphs [0122]-[0139]; claims 1, 19-22; and figures 1a-1d.	1-22

Further documents are listed in the continuation of Box C.

See patent family annex.

\* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family


Date of the actual completion of the international search

05 DECEMBER 2017 (05.12.2017)

Date of mailing of the international search report

05 DECEMBER 2017 (05.12.2017)

Name and mailing address of the ISA/KR

 Korean Intellectual Property Office  
Government Complex-Daejeon, 189 Seonsa-ro, Daejeon 302-701,  
Republic of Korea

Facsimile No. +82-42-481-8578

Authorized officer

Telephone No.

**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.

**PCT/KR2017/009642**

Patent document cited in search report	Publication date	Patent family member	Publication date		
KR 10-2016-0010869 A	28/01/2016	CN 105339996 A	17/02/2016		
		EP 2997564 A1	23/03/2016		
		EP 2997564 B1	06/09/2017		
		JP 2016-523450 A	08/08/2016		
		TW 201515260 A	16/04/2015		
		TW 1570953 B	11/02/2017		
		US 2014-0367633 A1	18/12/2014		
		US 2015-0331285 A1	19/11/2015		
		US 2017-0162553 A1	08/06/2017		
		US 9111464 B2	18/08/2015		
		US 9599857 B2	21/03/2017		
		WO 2014-204694 A1	24/12/2014		
		US 5662262 A	02/09/1997	US 5497938 A	12/03/1996
				US 5751068 A	12/05/1998
KR 10-2016-0074336 A	28/06/2016	KR 10-1707970 B1	27/02/2017		
KR 10-1387847 B1	22/04/2014	NONE			
KR 10-2006-0125620 A	06/12/2006	CN 101120433 A	06/02/2008		
		CN 101120433 B	08/12/2010		
		CN 101632156 A	20/01/2010		
		CN 101632156 B	20/06/2012		
		CN 101681695 A	24/03/2010		
		CN 101681695 B	10/04/2013		
		CN 102097458 A	15/06/2011		
		CN 102097458 B	30/10/2013		
		CN 102176465 A	07/09/2011		
		CN 102176465 B	07/05/2014		
		CN 102683391 A	19/09/2012		
		CN 102683391 B	18/11/2015		
		CN 103213935 A	24/07/2013		
		CN 103213935 B	01/03/2017		
		CN 103633099 A	12/03/2014		
		CN 103633099 B	28/09/2016		
		CN 103646848 A	19/03/2014		
		CN 104716170 A	17/06/2015		
		EP 1759422 A2	07/03/2007		
		EP 1915774 A2	30/04/2008		
		EP 1915774 B1	20/05/2015		
		EP 2064710 A2	03/06/2009		
		EP 2650905 A2	16/10/2013		
		EP 2650905 A3	01/10/2014		
		EP 2650906 A2	16/10/2013		
		EP 2650906 A3	18/02/2015		
		EP 2650907 A2	16/10/2013		
		EP 2650907 A3	08/10/2014		
		EP 2937896 A1	28/10/2015		

**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.

**PCT/KR2017/009642**

Patent document cited in search report	Publication date	Patent family member	Publication date
		IL 179784 A	15/05/2007
		JP 2007-027693 A	01/02/2007
		JP 2007-281406 A	25/10/2007
		JP 2008-502151 A	24/01/2008
		JP 2009-508322 A	26/02/2009
		JP 2010-503238 A	28/01/2010
		JP 2012-235133 A	29/11/2012
		JP 2012-256892 A	27/12/2012
		JP 2013-080934 A	02/05/2013
		JP 2013-118391 A	13/06/2013
		JP 2013-183163 A	12/09/2013
		JP 2013-239716 A	28/11/2013
		JP 2014-017495 A	30/01/2014
		JP 2015-019095 A	29/01/2015
		JP 2015-029131 A	12/02/2015
		JP 2015-133510 A	23/07/2015
		JP 2015-201649 A	12/11/2015
		JP 2015-216365 A	03/12/2015
		JP 2017-034261 A	09/02/2017
		JP 2017-038064 A	16/02/2017
		JP 2017-103459 A	08/06/2017
		JP 5164833 B2	21/03/2013
		JP 5297581 B2	25/09/2013
		JP 5578509 B2	27/08/2014
		JP 5701331 B2	15/04/2015
		JP 5703263 B2	15/04/2015
		JP 5706369 B2	22/04/2015
		JP 5734261 B2	17/06/2015
		JP 5735585 B2	17/06/2015
		JP 5763690 B2	12/08/2015
		JP 5851457 B2	03/02/2016
		JP 6002725 B2	05/10/2016
		JP 6049667 B2	21/12/2016
		JP 6049800 B2	21/12/2016
		JP 6140207 B2	31/05/2017
		KR 10-1260981 B1	10/05/2013
		KR 10-1269566 B1	07/06/2013
		KR 10-1307481 B1	26/09/2013
		KR 10-1308548 B1	23/09/2013
		KR 10-1347687 B1	07/01/2014
		KR 10-1368748 B1	05/03/2014
		KR 10-1429098 B1	22/09/2014
		KR 10-1453419 B1	23/10/2014
		KR 10-1504579 B1	23/03/2015
		KR 10-1572992 B1	11/12/2015
		KR 10-1612749 B1	27/04/2016
		KR 10-1689747 B1	27/12/2016
		KR 10-1746412 B1	14/06/2017
		KR 10-2007-0100617 A	11/10/2007
		KR 10-2013-0133733 A	09/12/2013



**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.

**PCT/KR2017/009642**


Patent document cited in search report	Publication date	Patent family member	Publication date
		KR 10-2014-0107158 A	04/09/2014
		KR 10-2015-0044865 A	27/04/2015
		KR 10-2016-0140962 A	07/12/2016
		KR 10-2017-0077097 A	05/07/2017
		TW 200618321 A	01/06/2006
		TW 200710562 A	16/03/2007
		TW 200721517 A	01/06/2007
		TW 200739681 A	16/10/2007
		TW 200836353 A	01/09/2008
		TW 201042951 A	01/12/2010
		TW 201216641 A	16/04/2012
		TW 201428984 A	16/07/2014
		TW 201519287 A	16/05/2015
		TW 201717261 A	16/05/2017
		TW 284423 A	21/07/2007
		TW 284423 B	21/07/2007
		TW 1284423 B	21/07/2007
		TW 1336491 A	21/01/2011
		TW 1336491 B	21/01/2011
		TW 1420237 B	21/12/2013
		TW 1427802 B	21/02/2014
		TW 1466488 B	21/12/2014
		TW 1485863 B	21/05/2015
		TW 1489523 B	21/06/2015
		TW 1533459 B	11/05/2016
		TW 1570776 B	11/02/2017
		TW 1587527 B	11/06/2017
		US 2006-0038182 A1	23/02/2006
		US 2006-0286785 A1	21/12/2006
		US 2007-0032089 A1	08/02/2007
		US 2008-0157235 A1	03/07/2008
		US 2009-0199960 A1	13/08/2009
		US 2009-0294803 A1	03/12/2009
		US 2010-0059863 A1	11/03/2010
		US 2010-0072577 A1	25/03/2010
		US 2010-0289124 A1	18/11/2010
		US 2011-0220890 A1	15/09/2011
		US 2012-0083099 A1	05/04/2012
		US 2012-0327608 A1	27/12/2012
		US 2013-0100618 A1	25/04/2013
		US 2013-0320503 A1	05/12/2013
		US 2014-0191236 A1	10/07/2014
		US 2014-0374872 A1	25/12/2014
		US 2015-0001462 A1	01/01/2015
		US 2016-0027737 A1	28/01/2016
		US 2016-0284544 A1	29/09/2016
		US 2016-0293794 A1	06/10/2016
		US 2016-0381789 A1	29/12/2016
		US 7521292 B2	21/04/2009
		US 7557367 B2	07/07/2009

**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.

**PCT/KR2017/009642**

Patent document cited in search report	Publication date	Patent family member	Publication date
		US 7622367 B1	24/11/2009
		US 7799699 B2	21/09/2010
		US 7943491 B2	17/05/2011
		US 7982296 B2	19/07/2011
		US 8039847 B2	18/10/2011
		US 8198621 B2	12/06/2012
		US 8217381 B2	10/07/2012
		US 8394706 B2	12/03/2013
		US 8440546 B2	14/05/2013
		US 8664699 B2	04/03/2014
		US 8729524 B2	20/05/2014
		US 8754396 B2	17/06/2014
		US 9105555 B2	11/08/2015
		US 9324733 B2	26/04/2016
		US 9450043 B2	20/09/2016
		US 9515025 B2	06/12/2016
		US 9761444 B2	12/09/2017
		US 9768086 B2	19/09/2017
		WO 2005-122285 A2	22/12/2005
		WO 2005-122285 A3	30/08/2007
		WO 2006-130721 A2	07/12/2006
		WO 2006-130721 A3	25/06/2009
		WO 2008-030960 A2	13/03/2008
		WO 2008-030960 A3	24/07/2008

<b>A. 발명이 속하는 기술분류(국제특허분류(IPC))</b> <b>H05B 33/10(2006.01)i, H05B 33/12(2006.01)i, H01L 21/78(2006.01)i, H01L 21/52(2006.01)i, H01L 23/00(2006.01)i, H01L 33/06(2010.01)i, H01L 33/50(2010.01)i, H01L 25/075(2006.01)i, H01L 27/15(2006.01)i</b>		
<b>B. 조사된 분야</b> 조사된 최소문헌(국제특허분류를 기재) H05B 33/10; B23K 35/00; H01L 21/027; B82Y 40/00; G09G 3/32; H01L 33/00; F21K 99/00; H01L 33/48; H05B 33/12; H01L 21/78; H01L 21/52; H01L 23/00; H01L 33/06; H01L 33/50; H01L 25/075; H01L 27/15 조사된 기술분야에 속하는 최소문헌 이외의 문헌 한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우)) eKOMPASS(특허청 내부 검색시스템) & 키워드: 디스플레이 기판, LED, solder, 격벽, 파장변환		
<b>C. 관련 문헌</b>		
카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
Y	KR 10-2016-0010869 A (렉스류 테크놀로지 코퍼레이션) 2016.01.28 단락 [0004]-[0007], [0009]-[0016], [0030]-[0074]; 청구항 1-5; 및 도면 1a-11d 참조.	1-2, 11-22
A		3-10
Y	US 5662262 A (JOHN FRANCIS MCMAHON 등) 1997.09.02 페이지 1, 라인 28 - 페이지 2, 라인 19; 청구항 1; 및 도면 3A-3D 참조.	1-2, 11-22
Y	KR 10-2016-0074336 A (엘지전자 주식회사) 2016.06.28 단락 [0057]-[0066], [0109]; 청구항 1; 및 도면 3a-3b 참조.	11, 13, 21
A	KR 10-1387847 B1 (한국과학기술원) 2014.04.22 단락 [0026]-[0028]; 청구항 1-2, 6; 및 도면 1-2 참조.	1-22
A	KR 10-2006-0125620 A (더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이) 2006.12.06 단락 [0122]-[0139]; 청구항 1, 19-22; 및 도면 1a-1d 참조.	1-22
<input type="checkbox"/> 추가 문헌이 C(계속)에 기재되어 있습니다. <input checked="" type="checkbox"/> 대응특허에 관한 별지를 참조하십시오.		
* 인용된 문헌의 특별 카테고리: “A” 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌 “E” 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌 “L” 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌 “O” 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌 “P” 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌 “T” 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌 “X” 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다. “Y” 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다. “&” 동일한 대응특허문헌에 속하는 문헌		
국제조사의 실제 완료일 2017년 12월 05일 (05.12.2017)	국제조사보고서 발송일 2017년 12월 05일 (05.12.2017)	
ISA/KR의 명칭 및 우편주소  대한민국 특허청 (35208) 대전광역시 서구 청사로 189, 4동 (둔산동, 정부대전청사) 팩스 번호 +82-42-481-8578	심사관 김성우 전화번호 +82-42-481-3348	

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일		
KR 10-2016-0010869 A	2016/01/28	CN 105339996 A	2016/02/17		
		EP 2997564 A1	2016/03/23		
		EP 2997564 B1	2017/09/06		
		JP 2016-523450 A	2016/08/08		
		TW 201515260 A	2015/04/16		
		TW I570953 B	2017/02/11		
		US 2014-0367633 A1	2014/12/18		
		US 2015-0331285 A1	2015/11/19		
		US 2017-0162553 A1	2017/06/08		
		US 9111464 B2	2015/08/18		
		US 9599857 B2	2017/03/21		
		WO 2014-204694 A1	2014/12/24		
		US 5662262 A	1997/09/02	US 5497938 A	1996/03/12
				US 5751068 A	1998/05/12
KR 10-2016-0074336 A	2016/06/28	KR 10-1707970 B1	2017/02/27		
KR 10-1387847 B1	2014/04/22	없음			
KR 10-2006-0125620 A	2006/12/06	CN 101120433 A	2008/02/06		
		CN 101120433 B	2010/12/08		
		CN 101632156 A	2010/01/20		
		CN 101632156 B	2012/06/20		
		CN 101681695 A	2010/03/24		
		CN 101681695 B	2013/04/10		
		CN 102097458 A	2011/06/15		
		CN 102097458 B	2013/10/30		
		CN 102176465 A	2011/09/07		
		CN 102176465 B	2014/05/07		
		CN 102683391 A	2012/09/19		
		CN 102683391 B	2015/11/18		
		CN 103213935 A	2013/07/24		
		CN 103213935 B	2017/03/01		
		CN 103633099 A	2014/03/12		
		CN 103633099 B	2016/09/28		
		CN 103646848 A	2014/03/19		
		CN 104716170 A	2015/06/17		
		EP 1759422 A2	2007/03/07		
		EP 1915774 A2	2008/04/30		
		EP 1915774 B1	2015/05/20		
		EP 2064710 A2	2009/06/03		
		EP 2650905 A2	2013/10/16		
		EP 2650905 A3	2014/10/01		
		EP 2650906 A2	2013/10/16		
		EP 2650906 A3	2015/02/18		
		EP 2650907 A2	2013/10/16		
		EP 2650907 A3	2014/10/08		
		EP 2937896 A1	2015/10/28		

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
		IL 179784 A	2007/05/15
		JP 2007-027693 A	2007/02/01
		JP 2007-281406 A	2007/10/25
		JP 2008-502151 A	2008/01/24
		JP 2009-508322 A	2009/02/26
		JP 2010-503238 A	2010/01/28
		JP 2012-235133 A	2012/11/29
		JP 2012-256892 A	2012/12/27
		JP 2013-080934 A	2013/05/02
		JP 2013-118391 A	2013/06/13
		JP 2013-183163 A	2013/09/12
		JP 2013-239716 A	2013/11/28
		JP 2014-017495 A	2014/01/30
		JP 2015-019095 A	2015/01/29
		JP 2015-029131 A	2015/02/12
		JP 2015-133510 A	2015/07/23
		JP 2015-201649 A	2015/11/12
		JP 2015-216365 A	2015/12/03
		JP 2017-034261 A	2017/02/09
		JP 2017-038064 A	2017/02/16
		JP 2017-103459 A	2017/06/08
		JP 5164833 B2	2013/03/21
		JP 5297581 B2	2013/09/25
		JP 5578509 B2	2014/08/27
		JP 5701331 B2	2015/04/15
		JP 5703263 B2	2015/04/15
		JP 5706369 B2	2015/04/22
		JP 5734261 B2	2015/06/17
		JP 5735585 B2	2015/06/17
		JP 5763690 B2	2015/08/12
		JP 5851457 B2	2016/02/03
		JP 6002725 B2	2016/10/05
		JP 6049667 B2	2016/12/21
		JP 6049800 B2	2016/12/21
		JP 6140207 B2	2017/05/31
		KR 10-1260981 B1	2013/05/10
		KR 10-1269566 B1	2013/06/07
		KR 10-1307481 B1	2013/09/26
		KR 10-1308548 B1	2013/09/23
		KR 10-1347687 B1	2014/01/07
		KR 10-1368748 B1	2014/03/05
		KR 10-1429098 B1	2014/09/22
		KR 10-1453419 B1	2014/10/23
		KR 10-1504579 B1	2015/03/23
		KR 10-1572992 B1	2015/12/11
		KR 10-1612749 B1	2016/04/27
		KR 10-1689747 B1	2016/12/27
		KR 10-1746412 B1	2017/06/14
		KR 10-2007-0100617 A	2007/10/11
		KR 10-2013-0133733 A	2013/12/09

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
		KR 10-2014-0107158 A	2014/09/04
		KR 10-2015-0044865 A	2015/04/27
		KR 10-2016-0140962 A	2016/12/07
		KR 10-2017-0077097 A	2017/07/05
		TW 200618321 A	2006/06/01
		TW 200710562 A	2007/03/16
		TW 200721517 A	2007/06/01
		TW 200739681 A	2007/10/16
		TW 200836353 A	2008/09/01
		TW 201042951 A	2010/12/01
		TW 201216641 A	2012/04/16
		TW 201428984 A	2014/07/16
		TW 201519287 A	2015/05/16
		TW 201717261 A	2017/05/16
		TW 284423 A	2007/07/21
		TW 284423 B	2007/07/21
		TW I284423 B	2007/07/21
		TW I336491 A	2011/01/21
		TW I336491 B	2011/01/21
		TW I420237 B	2013/12/21
		TW I427802 B	2014/02/21
		TW I466488 B	2014/12/21
		TW I485863 B	2015/05/21
		TW I489523 B	2015/06/21
		TW I533459 B	2016/05/11
		TW I570776 B	2017/02/11
		TW I587527 B	2017/06/11
		US 2006-0038182 A1	2006/02/23
		US 2006-0286785 A1	2006/12/21
		US 2007-0032089 A1	2007/02/08
		US 2008-0157235 A1	2008/07/03
		US 2009-0199960 A1	2009/08/13
		US 2009-0294803 A1	2009/12/03
		US 2010-0059863 A1	2010/03/11
		US 2010-0072577 A1	2010/03/25
		US 2010-0289124 A1	2010/11/18
		US 2011-0220890 A1	2011/09/15
		US 2012-0083099 A1	2012/04/05
		US 2012-0327608 A1	2012/12/27
		US 2013-0100618 A1	2013/04/25
		US 2013-0320503 A1	2013/12/05
		US 2014-0191236 A1	2014/07/10
		US 2014-0374872 A1	2014/12/25
		US 2015-0001462 A1	2015/01/01
		US 2016-0027737 A1	2016/01/28
		US 2016-0284544 A1	2016/09/29
		US 2016-0293794 A1	2016/10/06
		US 2016-0381789 A1	2016/12/29
		US 7521292 B2	2009/04/21
		US 7557367 B2	2009/07/07

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
		US 7622367 B1	2009/11/24
		US 7799699 B2	2010/09/21
		US 7943491 B2	2011/05/17
		US 7982296 B2	2011/07/19
		US 8039847 B2	2011/10/18
		US 8198621 B2	2012/06/12
		US 8217381 B2	2012/07/10
		US 8394706 B2	2013/03/12
		US 8440546 B2	2013/05/14
		US 8664699 B2	2014/03/04
		US 8729524 B2	2014/05/20
		US 8754396 B2	2014/06/17
		US 9105555 B2	2015/08/11
		US 9324733 B2	2016/04/26
		US 9450043 B2	2016/09/20
		US 9515025 B2	2016/12/06
		US 9761444 B2	2017/09/12
		US 9768086 B2	2017/09/19
		WO 2005-122285 A2	2005/12/22
		WO 2005-122285 A3	2007/08/30
		WO 2006-130721 A2	2006/12/07
		WO 2006-130721 A3	2009/06/25
		WO 2008-030960 A2	2008/03/13
		WO 2008-030960 A3	2008/07/24