

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号

特許第7300548号

(P7300548)

(45)発行日 令和5年6月29日(2023.6.29)

(24)登録日 令和5年6月21日(2023.6.21)

(51)国際特許分類

F I

H 0 1 L 29/786 (2006.01)

H 0 1 L 29/78 6 1 2 C

G 0 9 F 9/30 (2006.01)

G 0 9 F 9/30 3 3 8

H 1 0 K 50/115 (2023.01)

G 0 9 F 9/30 3 6 5

H 1 0 K 50/10 (2023.01)

H 0 1 L 29/78 6 1 8 C

H 1 0 K 59/121 (2023.01)

H 1 0 K 50/115

請求項の数 10 (全35頁) 最終頁に続く

(21)出願番号 特願2022-183116(P2022-183116)

(22)出願日 令和4年11月16日(2022.11.16)

(62)分割の表示 特願2022-5921(P2022-5921)の分割

原出願日 平成19年7月19日(2007.7.19)

(65)公開番号 特開2023-27075(P2023-27075A)

(43)公開日 令和5年3月1日(2023.3.1)

審査請求日 令和4年11月17日(2022.11.17)

(31)優先権主張番号 特願2006-199292(P2006-199292)

(32)優先日 平成18年7月21日(2006.7.21)

(33)優先権主張国・地域又は機関

日本国(JP)

早期審査対象出願

(73)特許権者 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷 3 9 8 番地

(72)発明者 加藤 瑞季

神奈川県厚木市長谷 3 9 8 番地 株式会

社半導体エネルギー研究所内

審査官 高橋 優斗

最終頁に続く

(54)【発明の名称】 表示装置

(57)【特許請求の範囲】

【請求項 1】

第1のトランジスタと、第2のトランジスタと、容量素子と、を画素に有する表示装置であって、

平面視において、第1の方向に延伸した領域を有する第1の配線と、

平面視において、前記第1の方向に延伸した領域を有する第2の配線と、を有し、

前記第1の配線は、電源供給線としての機能を有し、

前記第2の配線は、ソース信号線としての機能を有し、

前記第1の配線の配線幅は、前記第2の配線の配線幅よりも大きく、

前記第1のトランジスタは、複数の第1のチャンネル形成領域を有し、

前記第2のトランジスタは、複数の第2のチャンネル形成領域を有し、

前記複数の第1のチャンネル形成領域は、前記第1の配線の下方に設けられ、且つ、前記第1の配線と重なりを有し、

前記複数の第2のチャンネル形成領域は、前記第1の配線の下方に設けられ、且つ、前記第1の配線と重なりを有し、

前記第1のトランジスタと前記第2のトランジスタとは、前記複数の第1のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第2のチャンネル形成領域のチャンネル長方向と交差するように配置されている、表示装置。

【請求項 2】

第1のトランジスタと、第2のトランジスタと、容量素子と、を画素に有する表示装置

であって、

平面視において、第 1 の方向に延伸した領域を有する第 1 の配線と、

平面視において、前記第 1 の方向に延伸した領域を有する第 2 の配線と、を有し、

前記第 1 の配線は、電源供給線としての機能を有し、

前記第 2 の配線は、ソース信号線としての機能を有し、

前記第 1 の配線の配線幅は、前記第 2 の配線の配線幅よりも大きく、

前記第 1 のトランジスタは、複数の第 1 のチャンネル形成領域を有し、

前記第 2 のトランジスタは、複数の第 2 のチャンネル形成領域を有し、

前記複数の第 1 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 2 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 1 のチャンネル形成領域を有する半導体膜は、平面視において曲がった形状の第 1 の領域を有し、

前記複数の第 1 のチャンネル形成領域の一は、前記第 1 の領域を介して、前記複数の第 1 のチャンネル形成領域の他の一と電氣的に接続され、

前記第 1 のトランジスタと前記第 2 のトランジスタとは、前記複数の第 1 のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第 2 のチャンネル形成領域のチャンネル長方向と交差するように配置されている、表示装置。

【請求項 3】

第 1 のトランジスタと、第 2 のトランジスタと、容量素子と、発光素子と、を画素に有する表示装置であって、

平面視において、第 1 の方向に延伸した領域を有する第 1 の配線と、

平面視において、前記第 1 の方向に延伸した領域を有する第 2 の配線と、を有し、

前記第 1 の配線は、電源供給線としての機能を有し、

前記第 2 の配線は、ソース信号線としての機能を有し、

前記第 1 の配線の配線幅は、前記第 2 の配線の配線幅よりも大きく、

前記第 1 のトランジスタは、複数の第 1 のチャンネル形成領域を有し、

前記第 2 のトランジスタは、複数の第 2 のチャンネル形成領域を有し、

前記複数の第 1 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 2 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記第 1 のトランジスタと前記第 2 のトランジスタとは、前記複数の第 1 のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第 2 のチャンネル形成領域のチャンネル長方向と交差するように配置され、

前記複数の第 1 のチャンネル形成領域を有する半導体膜は、前記第 1 の配線と同じ材料を有する導電膜を介して前記発光素子と電氣的に接続され、

平面視において、前記第 1 の配線は、前記導電膜と前記第 2 の配線との間に位置する領域を有する、表示装置。

【請求項 4】

第 1 のトランジスタと、第 2 のトランジスタと、容量素子と、発光素子と、を画素に有する表示装置であって、

平面視において、第 1 の方向に延伸した領域を有する第 1 の配線と、

平面視において、前記第 1 の方向に延伸した領域を有する第 2 の配線と、を有し、

前記第 1 の配線は、電源供給線としての機能を有し、

前記第 2 の配線は、ソース信号線としての機能を有し、

前記第 1 の配線の配線幅は、前記第 2 の配線の配線幅よりも大きく、

前記第 1 のトランジスタは、複数の第 1 のチャンネル形成領域を有し、

前記第 2 のトランジスタは、複数の第 2 のチャンネル形成領域を有し、

10

20

30

40

50

前記複数の第 1 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 2 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 1 のチャンネル形成領域を有する半導体膜は、平面視において曲がった形状の第 1 の領域を有し、

前記複数の第 1 のチャンネル形成領域の一は、前記第 1 の領域を介して、前記複数の第 1 のチャンネル形成領域の他の一と電氣的に接続され、

前記第 1 のトランジスタと前記第 2 のトランジスタとは、前記複数の第 1 のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第 2 のチャンネル形成領域のチャンネル長方向と交差するように配置され、

10

前記半導体膜は、前記第 1 の配線と同じ材料を有する導電膜を介して前記発光素子と電氣的に接続され、

平面視において、前記第 1 の配線は、前記導電膜と前記第 2 の配線との間に位置する領域を有する、表示装置。

【請求項 5】

第 1 のトランジスタと、第 2 のトランジスタと、容量素子と、を画素に有する表示装置であって、

平面視において、第 1 の方向に延伸した領域を有する第 1 の配線と、

平面視において、前記第 1 の方向に延伸した領域を有する第 2 の配線と、を有し、
前記第 1 の配線は、電源供給線としての機能を有し、

20

前記第 2 の配線は、ソース信号線としての機能を有し、

前記第 1 の配線の配線幅は、前記第 2 の配線の配線幅よりも大きく、

前記第 1 のトランジスタは、複数の第 1 のチャンネル形成領域を有し、

前記第 2 のトランジスタは、複数の第 2 のチャンネル形成領域を有し、

前記複数の第 1 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 2 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記第 1 のトランジスタと前記第 2 のトランジスタとは、前記複数の第 1 のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第 2 のチャンネル形成領域のチャンネル長方向と交差するように配置され、

30

前記容量素子の一方の電極は、前記第 1 のトランジスタ及び前記第 2 のトランジスタと電氣的に接続され、

前記容量素子の一方の電極は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有する、表示装置。

【請求項 6】

第 1 のトランジスタと、第 2 のトランジスタと、容量素子と、を画素に有する表示装置であって、

平面視において、第 1 の方向に延伸した領域を有する第 1 の配線と、

平面視において、前記第 1 の方向に延伸した領域を有する第 2 の配線と、を有し、
前記第 1 の配線は、電源供給線としての機能を有し、

40

前記第 2 の配線は、ソース信号線としての機能を有し、

前記第 1 の配線の配線幅は、前記第 2 の配線の配線幅よりも大きく、

前記第 1 のトランジスタは、複数の第 1 のチャンネル形成領域を有し、

前記第 2 のトランジスタは、複数の第 2 のチャンネル形成領域を有し、

前記複数の第 1 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 2 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

50

前記複数の第 1 のチャンネル形成領域を有する半導体膜は、平面視において曲がった形状の第 1 の領域を有し、

前記複数の第 1 のチャンネル形成領域の一は、前記第 1 の領域を介して、前記複数の第 1 のチャンネル形成領域の他の一と電氣的に接続され、

前記第 1 のトランジスタと前記第 2 のトランジスタとは、前記複数の第 1 のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第 2 のチャンネル形成領域のチャンネル長方向と交差するように配置され、

前記容量素子の一方の電極は、前記第 1 のトランジスタ及び前記第 2 のトランジスタと電氣的に接続され、

前記容量素子の一方の電極は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有する、表示装置。

10

【請求項 7】

第 1 のトランジスタと、第 2 のトランジスタと、容量素子と、発光素子と、を画素に有する表示装置であって、

平面視において、第 1 の方向に延伸した領域を有する第 1 の配線と、

平面視において、前記第 1 の方向に延伸した領域を有する第 2 の配線と、を有し、

前記第 1 の配線は、電源供給線としての機能を有し、

前記第 2 の配線は、ソース信号線としての機能を有し、

前記第 1 の配線の配線幅は、前記第 2 の配線の配線幅よりも大きく、

前記第 1 のトランジスタは、複数の第 1 のチャンネル形成領域を有し、

前記第 2 のトランジスタは、複数の第 2 のチャンネル形成領域を有し、

前記複数の第 1 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

20

前記複数の第 2 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記第 1 のトランジスタと前記第 2 のトランジスタとは、前記複数の第 1 のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第 2 のチャンネル形成領域のチャンネル長方向と交差するように配置され、

前記容量素子の一方の電極は、前記第 1 のトランジスタ及び前記第 2 のトランジスタと電氣的に接続され、

30

前記容量素子の一方の電極は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

前記複数の第 1 のチャンネル形成領域を有する半導体膜は、前記第 1 の配線と同じ材料を有する導電膜を介して前記発光素子と電氣的に接続され、

平面視において、前記第 1 の配線は、前記導電膜と前記第 2 の配線との間に位置する領域を有する、表示装置。

【請求項 8】

第 1 のトランジスタと、第 2 のトランジスタと、容量素子と、発光素子と、を画素に有する表示装置であって、

平面視において、第 1 の方向に延伸した領域を有する第 1 の配線と、

平面視において、前記第 1 の方向に延伸した領域を有する第 2 の配線と、を有し、

前記第 1 の配線は、電源供給線としての機能を有し、

前記第 2 の配線は、ソース信号線としての機能を有し、

前記第 1 の配線の配線幅は、前記第 2 の配線の配線幅よりも大きく、

前記第 1 のトランジスタは、複数の第 1 のチャンネル形成領域を有し、

前記第 2 のトランジスタは、複数の第 2 のチャンネル形成領域を有し、

前記複数の第 1 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

40

前記複数の第 2 のチャンネル形成領域は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

50

前記複数の第 1 のチャンネル形成領域を有する半導体膜は、平面視において曲がった形状の第 1 の領域を有し、

前記複数の第 1 のチャンネル形成領域の一は、前記第 1 の領域を介して、前記複数の第 1 のチャンネル形成領域の他の一と電氣的に接続され、

前記第 1 のトランジスタと前記第 2 のトランジスタとは、前記複数の第 1 のチャンネル形成領域の少なくとも一のチャンネル長方向が、前記複数の第 2 のチャンネル形成領域のチャンネル長方向と交差するように配置され、

前記容量素子の一方の電極は、前記第 1 のトランジスタ及び前記第 2 のトランジスタと電氣的に接続され、

前記容量素子の一方の電極は、前記第 1 の配線の下方に設けられ、且つ、前記第 1 の配線と重なりを有し、

10

前記半導体膜は、前記第 1 の配線と同じ材料を有する導電膜を介して前記発光素子と電氣的に接続され、

平面視において、前記第 1 の配線は、前記導電膜と前記第 2 の配線との間に位置する領域を有する、表示装置。

【請求項 9】

請求項 1 又は 5 において、

前記複数の第 1 のチャンネル形成領域を有する半導体膜は、平面視において曲がった形状を有する、表示装置。

【請求項 10】

20

請求項 2、3、4、6、7、8、又は 9 において、

前記半導体膜は、多結晶珪素を有する、表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アクティブマトリクス型の表示装置、及びマトリクス状に素子が配置された半導体装置に関する。

【背景技術】

【0002】

従来より、画像表示装置として、液晶表示装置、エレクトロルミネッセンス (Electro Luminescence: 以下「EL」という。) 表示装置等が知られている。これらの表示装置の型式としては、パッシブマトリクス型とアクティブマトリクス型とがある。そして、アクティブマトリクス型表示装置は、画素数が増加した場合であっても高速な動作が可能であるという特徴を有する。

30

【0003】

アクティブマトリクス型表示装置は、TFT、容量素子、配線、画素電極等を同一基板上に形成するので開口率が減少してしまいやすい。そのため、これらの材料、形状、数、又は配置等の設計を工夫することによって、開口率を上げる試みがなされている。例えば、特許文献 1 においては、比誘電率の高い酸化タンタルを容量素子の誘電体として利用することにより、容量素子の小面積化を図る方法が開示されている。

40

【先行技術文献】

【特許文献】

【0004】

【文献】特開平 11 - 312808 号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一方、開口率を上げる為、比誘電率の高い材料を容量素子に使用方法は、工程数の増加につながるという問題がある。

【0006】

50

ここで、工程数を増加させないで開口率を上げる為には開口部の面積を大きくすればよい。しかし、開口部の面積を大きくするために配線の間に開口部を設けようとすると、開口部の形状は複雑な形状となる。そして、ＥＬ表示装置において、開口部の形状を複雑な形状とすると、開口部のエッジ（端部）の長さが大きくなってしまい、ＥＬ発光部のシュリンクが助長されてしまうという問題が生じてしまう。

【０００７】

ここで、ＥＬ発光部のシュリンクとは、ＥＬ層が物理的に収縮することではなく、ＥＬ素子の有効面積（ＥＬ素子が発光している部分の面積）が、端部より徐々に収縮していく状態をいう。

【０００８】

また、表示装置以外の半導体装置（例えばＤＲＡＭ等）においても、トランジスタと接続される素子の面積を大きくすることは好ましいことである。

【０００９】

そこで、本発明は、開口率の高い表示装置（又は素子の面積の大きい半導体装置）を提供することを課題とする。

【課題を解決するための手段】

【００１０】

本明細書において、ＴＦＴのチャネル形成領域とは、ゲート電極の下にゲート絶縁膜を介して配置された半導体領域をいう。また、チャネル長とは、チャネル形成領域におけるキャリアが流れる方向の長さをいう。そして、チャネル幅とは、チャネル長方向と垂直方向のチャネル形成領域の長さをいう。

【００１１】

なお、マルチゲート構造のＴＦＴの場合、チャネル長及びチャネル幅は、一つのチャネル形成領域ごとの寸法をいうものとする。

【００１２】

また、マルチゲート構造とは、一つのＴＦＴに複数のチャネル形成領域を設けた構造である。一方、シングルゲート構造とは、一つのＴＦＴに一つのチャネル形成領域を設けた構造である。

【００１３】

そして、本発明の表示装置は、隣接する画素電極の間に設けられた配線と、薄膜トランジスタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域のチャネル幅の方向は、前記配線における電流の流れる方向と平行な方向であることを特徴とする。

【００１４】

本発明の表示装置は、隣接する画素電極の間に設けられた配線と、複数のチャネル形成領域を有する薄膜トランジスタと、を有し、前記複数のチャネル形成領域は、前記配線の下方に設けられており、前記複数のチャネル形成領域は前記配線と重なる位置に設けられており、前記複数のチャネル形成領域のチャネル幅の方向は、前記配線における電流の流れる方向と平行な方向であることを特徴とする。

【００１５】

本発明の表示装置は、隣接する画素電極の間に設けられた配線と、薄膜トランジスタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域のチャネル幅の方向は、前記配線の形状における長尺方向と平行な方向であることを特徴とする。

【００１６】

本発明の表示装置は、隣接する画素電極の間に設けられた配線と、複数のチャネル形成領域を有する薄膜トランジスタと、を有し、前記複数のチャネル形成領域は、前記配線の下方に設けられており、前記複数のチャネル形成領域は前記配線と重なる位置に設けられて

10

20

30

40

50

おり、前記複数のチャネル形成領域のチャネル幅の方向は、前記配線の形状における長尺方向と平行な方向であることを特徴とする。

【0017】

本発明の表示装置は、隣接する画素電極の間に設けられた配線と、薄膜トランジスタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域のチャネル幅の方向は、前記画素電極の形状における長尺方向と平行な方向であることを特徴とする。

【0018】

本発明の表示装置は、隣接する画素電極の間に設けられた配線と、複数のチャネル形成領域を有する薄膜トランジスタと、を有し、前記複数のチャネル形成領域は、前記配線の下方に設けられており、前記複数のチャネル形成領域は前記配線と重なる位置に設けられており、前記複数のチャネル形成領域のチャネル幅の方向は、前記画素電極の形状における長尺方向と平行な方向であることを特徴とする。

10

【0019】

本発明の表示装置において、前記薄膜トランジスタは、線形領域で動作することを特徴とする。

【0020】

トランジスタのゲートとソースの間の電圧を V_{gs} 、トランジスタのソースとドレインの間の電圧を V_{ds} 、トランジスタの閾値電圧を V_{th} 、とする。この場合、線形領域は、 $|V_{gs} - V_{th}| > |V_{ds}|$ の関係式が成り立つ範囲をいう。

20

【0021】

即ち、前記薄膜トランジスタは、ゲートとソースの間電圧 (V_{gs}) が、ソースとドレインの間電圧 (V_{ds}) よりもしきい値電圧 (V_{th}) 分以上大きい範囲で動作することを特徴とする。

【0022】

本発明の表示装置において、前記チャネル形成領域のチャネル幅の長さは、前記チャネル形成領域のチャネル長の長さよりも大きいことを特徴とする。

【0023】

本発明の表示装置において、前記チャネル形成領域同士を接続する不純物領域の形状における長尺方向は、チャネル幅の方向と平行な方向であることを特徴とする。

30

【0024】

本発明の表示装置において、前記チャネル形成領域は、非晶質半導体又は多結晶半導体であることを特徴とする。

【0025】

本発明の表示装置において、前記チャネル形成領域は単結晶であることを特徴とする。

【0026】

本発明の表示装置において、前記薄膜トランジスタは、島状半導体層と、ゲート絶縁膜と、ゲート電極と、を有し、前記島状半導体層は、前記複数のチャネル形成領域と、複数の不純物領域と、を有し、前記複数のチャネル形成領域上には、ゲート絶縁膜を介してゲート電極が形成されていることを特徴とする。

40

【0027】

本発明の表示装置において、前記配線は、層間絶縁膜を介して前記ゲート電極上に形成されていることを特徴とする。

【0028】

本発明の表示装置において、前記島状半導体層と、前記島状半導体層上の前記ゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極と、からなる第1の容量と、前記ゲート電極と、前記ゲート電極上の層間絶縁膜と、前記層間絶縁膜上の前記配線と、からなる第2の容量が形成されていることを特徴とする。

【0029】

50

本発明の表示装置において、前記ゲート電極の形状における長尺方向は、前記チャネル幅の方向であることを特徴とする。

【0030】

本発明の表示装置において、前記配線は前記画素電極の端部を覆って形成された隔壁（絶縁物）の下方に形成されていることを特徴とする。

【0031】

本発明の表示装置において、前記薄膜トランジスタのソース端子（領域）又はドレイン端子（領域）の一方は、前記隣接する画素電極の一方に接続されていることを特徴とする。

【0032】

本発明の表示装置において、前記薄膜トランジスタのソース端子（領域）又はドレイン端子（領域）の他方は前記配線と接続されていることを特徴とする。

10

【0033】

本発明の半導体装置は、隣接する電極の間に設けられた配線と、薄膜トランジスタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域のチャネル幅の方向は、前記配線における電流の流れる方向（又は前記配線の形状における長尺方向）と平行な方向であることを特徴とする。

【0034】

本発明の半導体装置は、隣接する電極の間に設けられた配線と、薄膜トランジスタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域のチャネル幅の方向は、前記電極の形状における長尺方向と平行な方向であることを特徴とする。

20

【0035】

本発明の半導体装置は、隣接する素子の間に設けられた配線と、薄膜トランジスタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域のチャネル幅の方向は、前記配線における電流の流れる方向（又は前記配線の形状における長尺方向）と平行な方向であることを特徴とする。

【0036】

本発明の半導体装置は、隣接する素子の間に設けられた配線と、薄膜トランジスタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域のチャネル幅の方向は、前記素子の形状における長尺方向と平行な方向であることを特徴とする。

30

【0037】

本発明の半導体装置において、前記チャネル形成領域のチャネル幅の長さは、前記チャネル形成領域のチャネル長の長さよりも大きいことを特徴とする。

【発明の効果】

【0038】

本発明によって、開口率が高い表示装置（又は、素子の面積の大きい半導体装置）を実現することが可能である。

40

【0039】

また、開口率を高くする為に画素電極（又は素子の電極）の形状を複雑な形状にする必要もなくなる。

【0040】

さらに、開口率を高くすることにより、素子に対する電流密度が低くなる為、素子の長寿命化が可能となる。

【図面の簡単な説明】

【0041】

50

- 【図 1】ダブルゲート構造のレイアウト 1
- 【図 2】ダブルゲート構造のレイアウト 2
- 【図 3】画素の回路図
- 【図 4】T F T の作製フロー（上面図）
- 【図 5】画素電極及び配線の図（配線形状：直線）
- 【図 6】画素電極及び配線の図（配線形状：ジグザグ）
- 【図 7】画素電極及び配線の図（配線形状：ミアンダ）
- 【図 8】シングルゲート構造のレイアウト 1
- 【図 9】シングルゲート構造のレイアウト 2
- 【図 10】トリプルゲート構造のレイアウト 1
- 【図 11】トリプルゲート構造のレイアウト 2
- 【図 12】無機 E L 素子の断面図 1
- 【図 13】無機 E L 素子の断面図 2
- 【図 14】表示装置の上面図及び断面図
- 【図 15】D R A M の回路図
- 【図 16】D R A M のレイアウト

10

- 【図 17】電子機器の例
- 【発明を実施するための形態】
- 【0042】

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

20

- 【0043】

なお、以下の実施の形態 1 ～ 11 は、適宜組み合わせることが可能である。

- 【0044】

（実施の形態 1）

本実施の形態では、本発明の表示装置の画素構成とレイアウトについて説明する。なお、ここでは、2つの T F T から構成される画素について説明する。

- 【0045】

まず、図 3 を用いて本発明の表示装置の画素構成について説明する。画素は画素電極に接続された T F T（駆動用 T F T 301）と、容量素子 300 と、スイッチング用 T F T 302 と、表示素子 303 と、走査線 305 と、信号線 304 と、電源供給線 306 とを有している。なお、駆動用 T F T 301 とスイッチング用 T F T 302 は、2つのチャネル形成領域を有するダブルゲート構造である。

30

- 【0046】

なお、駆動用 T F T 301 は、シングルゲート構造であっても良いし、3つ以上のチャネル形成領域を有するマルチゲート構造であってもよい。

- 【0047】

スイッチング用 T F T 302 のソース端子又はドレイン端子の一方は信号線 304 に接続されている。

40

- 【0048】

スイッチング用 T F T 302 のゲート端子は走査線 305 に接続されている。

- 【0049】

スイッチング用 T F T 302 のソース端子又はドレイン端子の他方は駆動用 T F T 301 のゲート端子及び容量素子の電極の一方に電氣的に接続されている。

- 【0050】

駆動用 T F T 301 のソース端子又はドレイン端子の一方は電源供給線 306 に接続されている。

- 【0051】

50

駆動用ＴＦＴ３０１のソース端子又はドレイン端子の他方は表示素子３０３に接続されている。

【００５２】

駆動用ＴＦＴ３０１のゲート端子は容量素子の電極の一方及びスイッチング用ＴＦＴ３０２のソース端子又はドレイン端子の他方に接続されている。

【００５３】

容量素子３００の他方の端子は、電源供給線３０６に電氣的に接続されている。

【００５４】

容量素子３００の一方の端子は、駆動用ＴＦＴのゲート端子及びスイッチング用ＴＦＴ３０２のソース端子又はドレイン端子の他方と電氣的に接続されている。

10

【００５５】

次に、画素部のレイアウトについて図１、図２を用いて説明する。図２は図１に対応する上面図であり、第１の半導体層１０１、第２の半導体層１０２とゲート配線１０５、ゲート電極１００を形成した段階の図である。

【００５６】

図１、２と図３との対応関係について説明する。

【００５７】

破線部６００１で囲まれた部分が駆動用ＴＦＴ３０１に対応する。

【００５８】

破線部６０１１で囲まれた部分がスイッチング用ＴＦＴ３０２に対応する。

20

【００５９】

破線部６０１２で囲まれた部分が容量素子３００に対応する。

【００６０】

画素電極１０７が表示素子３０３の画素電極に対応する。

【００６１】

信号線１０４が信号線３０４に対応する。

【００６２】

電源供給線１０６が電源供給線３０６に対応する。

【００６３】

図１において、第１の半導体層１０１は、スイッチング用ＴＦＴの島状半導体層である。ゲート配線１０５と重なる領域がチャネル形成領域、信号線１０４と接続する領域がソース端子（又はドレイン端子）、コンタクトホールを介して接続電極１０３と接続する領域がドレイン端子（又はソース端子）である。なお、スイッチング用ＴＦＴは、２つのチャネル形成領域を有するダブルゲート構造である。

30

【００６４】

なお、スイッチング用ＴＦＴは、シングルゲート構造であっても良いし、３つ以上のチャネル形成領域を有するマルチゲート構造であってもよい。

【００６５】

また、第２の半導体層１０２は表示素子を駆動する駆動用ＴＦＴ３０１の島状半導体層である。そして、ゲート電極１００と重なる領域がチャネル形成領域である。そして、駆動用ＴＦＴ３０１のゲート電極は、コンタクトホールを介して接続電極１０３と接続している。さらに、駆動用ＴＦＴ３０１のソース端子（又はドレイン端子）と電源供給線１０６とがコンタクトホールを介して接続されている。駆動用ＴＦＴ３０１のドレイン端子（又はソース端子）と接続電極１０８とがコンタクトホールを介して接続されている。また、該接続電極１０８と接して画素電極１０７が形成されている。

40

【００６６】

また、第２の半導体層１０２のうち、ゲート電極１００とゲート絶縁膜を介して重なるチャネル形成領域の上方には、電源供給線１０６が配置されている。このゲート電極１００と電源供給線１０６との間で形成される容量は、表示素子の保持容量として利用することができる。

50

【 0 0 6 7 】

ゲート電極 1 0 0 と電源供給線 1 0 6 との間には層間絶縁膜が挟まっている。

【 0 0 6 8 】

また、ゲート電極 1 0 0 が容量素子の電極の一方となり、電源供給線のうちゲート電極と重なる部分が容量素子の電極の他方となる。

【 0 0 6 9 】

また、表示素子の電極のショート防止の為、発光エリア以外の領域を隔壁（絶縁物）で覆っている。隣り合って隣接する左右の画素間に設けられる隔壁の幅は、例えば、 $20\mu\text{m}$ ~ $25\mu\text{m}$ 程度である。本実施の形態においては、幅 $20\mu\text{m}$ の隔壁の下（即ち、隣接する画素電極の間）に信号線 1 0 4 と電源供給線 1 0 6 を配置する。

10

【 0 0 7 0 】

なお、本実施の形態においては、電源供給線 1 0 6 の長尺方向と画素電極の形状における長尺方向（画素電極の長尺方向）とが平行になるように配置する。さらに、電源供給線 1 0 6 の下方に駆動用 T F T を重なるように配置する。そして、チャンネル幅の方向を該長尺方向と平行に配置する。

【 0 0 7 1 】

しかし、本願発明は、常に画素電極の形状における長尺方向と平行に電源供給線 1 0 6 を配置し、且つ駆動用 T F T 3 0 1 を電源供給線 1 0 6 の下方に配置する必要はない。

【 0 0 7 2 】

したがって、信号線 1 0 4 を画素電極の形状における長尺方向と平行に配置した場合は、信号線 1 0 4 の下方に重なるように駆動用 T F T 3 0 1 を配置しても良い。

20

【 0 0 7 3 】

また、画素電極の形状が、正方形、略正方形（例えば、正方形の角に切欠部を設けた形状、又は、正方形の角が丸くなっている形状（角の全てが丸くなっている必要はない。一部の角のみ丸くてもよい。）等）、円形等のように長尺方向が存在しない場合は、電源供給線 1 0 6 又は信号線 1 0 4 のどちらの下方に駆動用 T F T 3 0 1 を配置しても問題はない。

【 0 0 7 4 】

なお、画素電極の形状には、長方形、又は略長方形（例えば、長方形の角に切欠き部を設けた形状、又は、長方形の角の形状が丸くなっている形状（角の全てが丸くなっている必要はない。一部の角のみ丸くてもよい。））、楕円形、多角形、略多角形（例えば、多角形の角に切欠部を設けた形状、又は、多角の角の形状が丸くなっている形状（角の全てが丸くなっている必要はない。一部の角のみ丸くてもよい。））等のさまざまな形状が考えられる。なお、画素電極の形状は、これら例示された形状に限定されない。なお、画素電極の形状が長方形又は略長方形である場合、配線を格子状に配置しやすいので、レイアウトの設計がしやすくなり好ましい。

30

【 0 0 7 5 】

また、画素電極の大きさが画素ごとに異なってもよい。さらに、画素電極の形状が画素ごとに異なっても良い。

【 0 0 7 6 】

また、要求されるチャンネル幅の長さが画素電極の形状における短尺方向の長さよりも短い場合は、該短尺方向と平行に配置された配線の下方に重なるように駆動用 T F T 3 0 1 を配置しても良い。

40

【 0 0 7 7 】

また、電源供給線 1 0 6 の一部が、画素電極の上方又は下方に配置されていても良い。このような配置とした場合、駆動用 T F T 3 0 1 のゲート電極を、電源供給線 1 0 6 の一部と重なり合うように配置する。

【 0 0 7 8 】

なお、駆動用 T F T 3 0 1 のチャンネル幅の方向は、配線の形状における長尺方向（配線の長尺方向）と平行な方向にする。これにより、チャンネル幅の長さを大きくすることが可能

50

だからである。また、配線は隣接する画素電極の間に配置する為、配線の形状における長尺方向（配線の長尺方向）は、画素電極の長尺方向又は短尺方向と平行な方向とすることにより開口率を上げることができる。

【 0 0 7 9 】

なお、通常は配線の長尺方向に電流を流す為、チャンネル幅の方向は、チャンネル形成領域の上方に配置された配線において電流が流れる方向と平行な方向であるともいえる。

【 0 0 8 0 】

また、本実施の形態では、線形領域で動作する場合である。チャンネル長 L 、チャンネル幅 W とすると、駆動用 $TF T$ は $L < W$ のダブルゲート構造としている。ここでは、駆動用 $TF T$ は $L = 7 \mu m$ 、 $W = 20 \mu m$ 程度のダブルゲート構造とする。そして、画素のレイアウトを行う際に、幅 $20 \mu m$ 隔壁の下に配線を配置し、且つ配線の下に駆動用 $TF T$ を配置することによって、駆動用 $TF T$ のサイズが大きくなっても開口率を上げることができる。

10

【 0 0 8 1 】

本実施の形態では、半導体層をゲート電極 100 に対してコの字型に折り曲げるようにパターンニングする（図1、図2 破線部 6001 ）。これにより、チャンネル幅の方向を画素電極の形状における長尺方向と平行に配置することができる（図1、図2 矢印 7001 ）。

【 0 0 8 2 】

なお、チャンネル形成領域同士を接続する不純物領域の形状における長尺方向を、チャンネル幅の方向と平行な方向とすることが好ましい。これにより、画素電極間の狭いスペース（隣接する画素電極の間のスペース）に可能な限り大きなサイズの $TF T$ を配置できる為、開口率の増加が望めるからである。さらに、該不純物領域においては該不純物領域の形状における長尺方向に電流が流れる為、該不純物領域の抵抗値を上げることができる。したがって、オフ電流を低減することができる。

20

【 0 0 8 3 】

但し、本発明は、チャンネル幅の方向が画素電極の長尺方向と垂直方向になれば、該長尺方向の長さ分までチャンネル幅を増やすことができる。したがって、 $TF T$ の島状半導体層の形状は、本実施の形態のようにコの字型形状に限定されない。

【 0 0 8 4 】

なお、容量素子 300 は、第2の半導体層 102 と、ゲート電極 100 と、第2の半導体層 102 とゲート電極 100 の間に形成されるゲート絶縁膜（第1の保持容量）及び、ゲート電極 100 と、電源供給線 106 と、ゲート電極 100 と電源供給線 106 の間に形成される層間絶縁膜（第2の保持容量）で形成することができる。

30

【 0 0 8 5 】

そして、この場合、破線部 6012 において、ゲート電極 100 と、第2の半導体層 102 と、ゲート電極2の半導体層 102 との間に形成されたゲート絶縁膜と、で保持容量を形成することとなる。したがって、破線部 6012 におけるゲート電極の面積を大きくすることで、保持容量の大きさも大きくすることができる。

【 0 0 8 6 】

上記構成によって、画素電極間の狭いスペース（隣接する画素電極の間のスペース）に可能な限り大きなサイズの $TF T$ （特に、チャンネル幅が大きいサイズの $TF T$ ）を配置できる。したがって、開口率の増加が可能となる。

40

【 0 0 8 7 】

なお、 $TF T$ は非常に小さなサイズであるため、ゲート絶縁膜の膜厚のばらつき又は膜質のばらつき、イオンドーピング処理時の注入ドーズ量のばらつき等によって、電気的特性がばらつきやすいという問題がある。

【 0 0 8 8 】

特に、 $TF T$ の半導体として非晶質珪素、微結晶珪素、又は多結晶珪素を用いた場合、半導体の結晶性に起因した $TF T$ の特性（例えば、オン電流、オフ電流、閾値電圧、移動度

50

等)のばらつきが生じてしまう。特に、画素に接続されたTFTの特性のばらついた場合、画素に供給される電流(又は電圧)がばらつく為、表示装置の視認性が悪化してしまうという問題がある。

【0089】

そこで、上記問題を解決するため、マルチゲート構造を採用する方法があるが、マルチゲート構造のTFTは、シングルゲート構造のTFTと比較して、面積が大きくなってしまふ。したがって、TFTの電気的特性のばらつきを低減する為にマルチゲート構造のTFTを採用すると開口率が低下してしまう。しかし、本発明の構成を適用することにより、TFTの特性のばらつき低減と、開口率の上昇の両方を実現することが可能となる。

【0090】

ここで、本実施の形態では、駆動用TFTを線形領域で動作させるいわゆる定電圧駆動方式の一例を説明した。そこで、定電圧駆動方式について以下説明する。

【0091】

TFTは、飽和領域で動作させる場合と線形領域で動作させる場合とがある。トランジスタのゲートとソースの間の電圧を V_{gs} 、トランジスタのソースとドレインの間の電圧を V_{ds} 、トランジスタの閾値電圧を V_{th} 、とする。この場合、飽和領域は、 $|V_{gs} - V_{th}| < |V_{ds}|$ の関係式が成り立つ範囲をいう。一方、線形領域は、 $|V_{gs} - V_{th}| > |V_{ds}|$ の関係式が成り立つ範囲をいう。

【0092】

そして、EL素子の画素電極に接続されたTFT(以下「駆動用TFT」という)を飽和領域で動作させることによって、表示素子に一定の電流を流す方式を定電流駆動方式という。

【0093】

定電流駆動方式は、一定の電流をEL素子に流し続けることができる為、表示素子の劣化によるばらつきを低減することができる。しかし、定電流駆動方式は、駆動用TFTが劣化すると、該駆動用TFTに流れる電流も減少してしまう。したがって、TFTのばらつきは、表示素子の輝度のばらつきに影響を与えやすい。

【0094】

一方、駆動用TFTを線形領域で動作させることによって、一定の電圧をEL素子に印加する方式を定電圧駆動方式という。

【0095】

定電圧駆動方式は、線形領域で動作する為、ソースとドレインの間の電圧を表示素子の両電極間の電圧と比較して低くすることができる。その為、駆動用TFTのばらつきのEL素子に流れる電流に対する影響を低減することができる。したがって、TFTの劣化のばらつきは、表示素子の輝度のばらつきに影響を与えにくい。

【0096】

しかし、駆動用TFTを線形領域で動作させたとしても、TFTの半導体層として非晶質珪素、微結晶珪素、多結晶珪素等を使用した場合、基板面内における結晶性のばらつきの影響を無視することができない。

【0097】

そこで、駆動用TFTのばらつきを抑えるために、駆動用TFTのチャネル形成領域の面積を大きくすることが好ましい。即ち、チャネル長とチャネル幅を大きくすることが好ましい。

【0098】

また、チャネル幅が長いほど、ソースとドレインの間の電圧を低くすることができる。さらに、チャネル長が短いほどソースとドレイン間の電圧を低くすることができる。よって、チャネル幅は、チャネル長よりも長いことが好ましい。

【0099】

したがって、TFTを線形領域で動作させる場合、駆動用TFTのチャネル形成領域の面積を増大させる為には、チャネル幅を長くすることが好ましい。

10

20

30

40

50

【 0 1 0 0 】

ここで、一般的には、チャンネル形成領域の面積を増大させることにより、表示装置の開口率は低下してしまう傾向がある。つまり、T F Tの特性のばらつき低減を図った場合、開口率が低下してしまう。即ち、一般的には、T F Tの特性のばらつき低減と、開口率の上昇の両方を同時に実現することは非常に困難である。本実施の形態のようにマルチゲート構造のT F Tのチャンネル形成領域の面積を増大させた場合、このことは特に顕著になる。

【 0 1 0 1 】

しかし、本実施の形態の構成を適用することにより、T F Tの特性のばらつき低減と、開口率の上昇の両方を同時に実現することが可能となる。

【 0 1 0 2 】

また、開口率を上げることは、消費電力の減少、及び表示素子の信頼性の向上になる。即ち、一定の輝度が要求される場合、開口率が大きければ少ない電流（又は電圧）で要求される輝度をえることができるからである。そして、表示素子に供給される電流（又は電圧）が少なければ、表示素子の劣化速度は減少されるからである。

【 0 1 0 3 】

また、表示素子の劣化速度も表示素子ごとにばらつきが生じる。したがって、開口率を上げて表示素子の劣化速度を減少させた場合、表示素子の輝度劣化のばらつきも低減できる。よって、T F Tの特性のばらつき低減と開口率増加によるばらつき低減の相乗効果により、表示装置の視認性を上げることができる。

【 0 1 0 4 】

なお、マルチゲート構造のT F Tは、T F Tのオフ電流を低減させることができる。したがって、T F Tの半導体が、非単結晶であっても、単結晶であっても、マルチゲート構造のT F Tを採用することは好ましいことである。

【 0 1 0 5 】

また、本実施の形態のように、駆動トランジスタと、該駆動トランジスタに接続されるスイッチングトランジスタと、をともに配線（信号線又は電源供給線）の下方に配置し、スイッチングトランジスタのチャンネル長の方向と、駆動トランジスタのチャンネル長の方向とを垂直方向に配置し、駆動トランジスタのチャンネル幅の方向を該配線において電流の流れる方向とすることによって、開口率を上昇させることができる。

【 0 1 0 6 】

（実施の形態 2）

本実施の形態では、「配線の形状における長尺方向（配線の長尺方向）」の意義について図 5、図 6、図 7 を用いて具体的に説明する。

【 0 1 0 7 】

「配線の形状における長尺方向」（「チャンネル幅の方向」）は、「（前述した）チャンネル形成領域の上方に配置された配線において電流が流れる方向と平行な方向」である。なお、後述のジグザグ形状又はミアンダ形状の配線の場合、必ずしも配線において電流が直線方向に流れるわけではない。この場合、「配線の形状における長尺方向」（「チャンネル幅の方向」）は、「チャンネル形成領域の上方に配置された配線領域において電流が流れる方向と略平行な方向」とする。

【 0 1 0 8 】

ここで、配線の形状は、必ずしも図 5 のように直線である必要はない。例えば、図 6 のように、第 1 の配線 5 0 1、5 0 2 のようにジグザグ形状としてもよい。また、図 7 のように、第 1 の配線 5 0 1、5 0 2 のようにミアンダ形状としても良い。

【 0 1 0 9 】

なお、図 5、図 6、図 7 は、配線と画素電極の配置を表す模式図である。したがって、T F Tは図示していない。5 0 1～5 0 4 は第 1 の配線であり、6 0 1、6 0 2 は第 2 の配線であり、7 0 1～7 0 7 は画素電極である。なお、第 1 の配線及び第 2 の配線は、一方がソース信号線であり、他方が電源供給線である。

【 0 1 1 0 】

ジグザグ (z i g z a g) 形状とは、直線が左右に何回も折れ曲がっている形をいう。また、ミアンダ (m e a n d e r) とは、「曲がりくねって流れる」という意味を有する。そして、ミアンダ形状とは、そのような形状をいう。

【 0 1 1 1 】

そして、図 5 のように、第 1 の配線 5 0 1 ~ 5 0 4 及び第 2 の配線 6 0 1 が直線的な形状をしている場合、「配線の形状における長尺方向 (図 5 の第 1 の矢印 8 0 0 1) 」は、「チャンネル形成領域の上方に配置された第 1 の配線において電流が流れる方向 (図 5 の第 1 の矢印 8 0 0 1) 」と平行な方向である。

【 0 1 1 2 】

そして、図 6 のように配線がジグザグ形状の場合、例えば図 6 の第 1 の配線領域 5 0 0 1 の下に T F T を配置する。この場合、「配線の形状における長尺方向 (図 6 の第 2 の矢印 8 0 0 2) 」は、「チャンネル形成領域の上方に配置された配線において電流が流れる方向 (図 6 の第 2 の矢印 8 0 0 2) 」と平行な方向である。

【 0 1 1 3 】

一方、例えば図 6 の第 2 の配線領域 5 0 0 2 の下に T F T を配置した場合、「配線の形状における長尺方向 (図 6 の第 3 の矢印 8 0 0 3) 」は、「チャンネル形成領域の上方に配置された配線において電流が流れる方向 (図 6 の第 3 の矢印 8 0 0 3) 」と平行な方向である。

【 0 1 1 4 】

また、図 7 のように配線がミアンダ形状の場合であっても、電流は配線の形状に沿って流れる。したがって、配線の形状における長尺方向と平行ではない方向に電流が流れている箇所が存在する。しかし、最終的には電子は配線の形状における長尺方向と平行方向に向かって流れる (図 7 の第 4 の矢印 8 0 0 4) 。よって、このような配線の形状とする場合、チャンネル幅の方向を「チャンネル形成領域の上方に配置された配線領域において電流が流れる方向と略平行な方向」又は「配線の形状における長尺方向と平行な方向」とする。

【 0 1 1 5 】

上記構成によって、画素電極間の狭いスペース (隣接する画素電極の間のスペース) に配線を配置できる。且つ、その配線の下方に可能な限り大きなサイズの T F T (特に、チャンネル幅が大きいサイズの T F T) を配置できる。したがって、開口率の増加が可能となる。

【 0 1 1 6 】

(実施の形態 3)

本実施の形態では、本発明の駆動トランジスタのレイアウトの他のバリエーションを例示する。なお、本発明は、本実施の形態に例示するレイアウトに限定されない。

【 0 1 1 7 】

図 8 は、シングルゲート構造のレイアウトである。第 1 の半導体層 1 0 1 は、スイッチング用 T F T の島状半導体層である。ゲート配線 1 0 5 と重なる領域がチャンネル形成領域、信号線 1 0 4 とコンタクトホールを介して接続する領域がソース端子 (又はドレイン端子) 、接続電極 1 0 3 と接続する領域がドレイン端子 (又はソース端子) である。

【 0 1 1 8 】

また、第 2 の半導体層 1 0 2 は表示素子を駆動する駆動用 T F T 3 0 1 の島状半導体層である。そして、ゲート電極 1 0 0 と重なる領域がチャンネル形成領域である。そして、駆動用 T F T 3 0 1 のゲート電極は、接続電極 1 0 3 とコンタクトホールを介して接続している。さらに、駆動用 T F T 3 0 1 のソース端子 (又はドレイン端子) と電源供給線 1 0 6 とが接続されている。駆動用 T F T 3 0 1 のドレイン端子 (又はソース端子) と接続電極 1 0 8 とがコンタクトホールを介して接続されている。また、該接続電極 1 0 8 と接して画素電極 1 0 7 が形成されている。

【 0 1 1 9 】

なお、図 8 と図 3 との対応関係は以下の通りである。

【 0 1 2 0 】

10

20

30

40

50

破線部 6 0 0 2 で囲まれた部分が駆動用 T F T 3 0 1 に対応する。

【 0 1 2 1 】

破線部 6 0 2 1 で囲まれた部分がスイッチング用 T F T 3 0 2 に対応する。

【 0 1 2 2 】

破線部 6 0 2 2 で囲まれた部分が容量素子 3 0 0 に対応する。

【 0 1 2 3 】

画素電極 1 0 7 が表示素子 3 0 3 の画素電極に対応する。

【 0 1 2 4 】

信号線 1 0 4 が信号線 3 0 4 に対応する。

【 0 1 2 5 】

電源供給線 1 0 6 が電源供給線 3 0 6 に対応する。

【 0 1 2 6 】

また、図 9 は図 8 に対応する上面図であり、第 1 の半導体層 1 0 1、第 2 の半導体層 1 0 2 とゲート配線 1 0 5、ゲート電極 1 0 0 を形成した段階の図である。

【 0 1 2 7 】

そして、半導体層の不純物領域が画素電極の長尺方向（又は、配線における電流の流れる方向、又は、配線の形状における長尺方向）と平行になるようにパターンニングする（図 8、図 9 破線部 6 0 0 2）。これにより、チャネル幅の方向を画素電極の形状における長尺方向と平行に配置することができる（図 8、図 9 矢印 7 0 0 2）。

【 0 1 2 8 】

図 1 0 は、トリプルゲート構造のレイアウトである。第 1 の半導体層 1 0 1 は、スイッチング用 T F T の島状半導体層である。ゲート配線 1 0 5 と重なる領域がチャネル形成領域、信号線 1 0 4 と接続する領域がソース端子（又はドレイン端子）、接続電極 1 0 3 とコンタクトホールを介して接続する領域がドレイン端子（又はソース端子）である。

【 0 1 2 9 】

また、第 2 の半導体層 1 0 2 は表示素子を駆動する駆動用 T F T 3 0 1 の島状半導体層である。そして、ゲート電極 1 0 0 と重なる領域がチャネル形成領域である。そして、駆動用 T F T 3 0 1 のゲート電極は、接続電極 1 0 3 と接続している。さらに、駆動用 T F T 3 0 1 のソース端子（又はドレイン端子）と電源供給線 1 0 6 とがコンタクトホールを介して接続されている。駆動用 T F T 3 0 1 のドレイン端子（又はソース端子）と接続電極 1 0 8 とがコンタクトホールを介して接続されている。また、該接続電極 1 0 8 と接して画素電極 1 0 7 が形成されている。

【 0 1 3 0 】

なお、図 1 0 と図 3 との対応関係は以下の通りである。

【 0 1 3 1 】

破線部 6 0 0 3 で囲まれた部分が駆動用 T F T 3 0 1 に対応する。

【 0 1 3 2 】

破線部 6 0 3 1 で囲まれた部分がスイッチング用 T F T 3 0 2 に対応する。

【 0 1 3 3 】

破線部 6 0 3 2 で囲まれた部分が容量素子 3 0 0 に対応する。

【 0 1 3 4 】

画素電極 1 0 7 が表示素子 3 0 3 の画素電極に対応する。

【 0 1 3 5 】

信号線 1 0 4 が信号線 3 0 4 に対応する。

【 0 1 3 6 】

電源供給線 1 0 6 が電源供給線 3 0 6 に対応する。

【 0 1 3 7 】

また、図 1 1 は図 1 0 に対応する上面図であり、第 1 の半導体層 1 0 1、第 2 の半導体層 1 0 2 とゲート配線 1 0 5、ゲート電極 1 0 0 を形成した段階の図である。

【 0 1 3 8 】

10

20

30

40

50

そして、半導体層の不純物領域が画素電極の長尺方向（又は、配線における電流の流れる方向、又は、配線の形状における長尺方向）と平行になるよう（例えば、S形状）に、パターンニングする（図10、図11 破線部6003）。これにより、チャネル幅の方向を画素電極の形状における長尺方向と平行に配置することができる（図10、図11 矢印7003）。

【0139】

本実施の形態では、チャネル形成領域を1つ又は3つ有するTFTのレイアウトについて説明した。また、実施の形態1では、チャネル形成領域を2つ有するTFTのレイアウトについて説明した。しかし、本発明の構成はこれらの実施の形態の構成に限定されず、4つ以上のチャネル形成領域を有するTFTについても適用可能である。

10

【0140】

（実施の形態4）

本発明は、2つのTFTから構成される画素に限らない。L<Wのダブルゲート構造の駆動用TFTを有した画素構成の場合、開口率の向上やシンプルな開口部形状、且つチャネル幅の長さを大きくするような配置になるように適宜用いることができる。

【0141】

（実施の形態5）

本実施の形態では、表示装置の作製工程について説明する。なお、説明に際しては、画素部のみについて説明するが、駆動回路部においては、作製工程はこの限りではなく、ここでは説明を省略する。

20

【0142】

図4（A）に示すように、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス等のガラスからなる基板の上に、酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素膜でなる下地膜を形成する。その後、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて結晶化した結晶質半導体膜を所望の形状にパターンニングし、島状半導体層4101、4102を得る。なお、下地膜及び半導体膜は公知の成膜法（例えば、CVD法、PVD法等）により形成できる。

【0143】

なお、ここでは、半導体膜を結晶化して多結晶珪素膜を用いた。しかし、本発明は、非晶質珪素、又は微結晶珪素を用いても良い。また、単結晶珪素を用いても良い。

30

【0144】

単結晶珪素を用いる場合、基板の上に薄い単結晶珪素層が配置されているSOI基板（Silicon On Insulator 基板）等を用いれば良い。

【0145】

ここで、島状半導体層4101のうち第1の容量部分となる第1の領域に不純物を添加することにより、第1の領域を第1の容量の第1の電極として機能させることができる。ここでは、p型導電性を付与するボロンをイオンドーピング法により注入した。n型導電性を付与する不純物を注入しても良い。n型導電性を付与する不純物としては、リン、ヒ素等がある。なお、不純物の添加については公知の方法（例えば、イオンドーピング法、イオンシャワー法等）を用いることができる。

40

【0146】

次に、島状半導体層4101、4102を覆うゲート絶縁膜を形成する。その後、Ta、W、Ti、Mo、Al、Cu等から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いて、ゲート電極を形成するための導電膜を形成する。その後、所望の形状にパターンニングし、ゲート電極4103、4104（4104は走査線を兼ねる）を得る（図4（B））。

【0147】

次に、島状半導体層4101、4102の不純物領域に不純物を添加することにより、ソース領域、ドレイン領域、チャネル領域を形成する。ここでは、pチャネル型トランジスタを形成するためにp型導電性を付与するボロンをイオンドーピング法により注入した。

50

nチャネル型トランジスタを形成する場合は、n型導電性を付与する不純物を注入しても良い。n型導電性を付与する不純物としては、リン、ヒ素等がある。なお、不純物の添加については公知の方法（例えば、イオンドーピング法、イオンシャワー法等）を用いることができる。また、チャネル形成領域と接する部分にLDD領域を形成しても良い。

【0148】

次に、アニールを行い添加した不純物を活性化する。アニールの方法としては、ファーンステアアニール、レーザーアニール等の公知の技術を使用すればよい。なお、アニールの前にゲート絶縁膜を保護する為にパッシベーション膜（例えば酸化珪素等）を公知の方法（例えばCVD法、PVD法等）で形成しても良い。

【0149】

次に、層間絶縁膜を形成する。層間絶縁膜は、有機絶縁膜であっても無機絶縁膜であっても良い。有機絶縁膜としては、アクリル、ポリイミド、シロキサン等がある。有機絶縁膜の形成方法は公知の方法（スピンコート法、ディップ法等）を用いることができる。また、無機絶縁膜としては、酸化珪素、窒化珪素等がある。公知の方法（例えばCVD法、PVD法等）で形成しても良い。なお、窒化珪素等の比誘電率が高い材料を使用することは、容量を増加できる。一方、有機絶縁膜を用いた場合は、平坦化が可能である。

【0150】

なお、層間絶縁膜は公知の技術（例えばCMP法）により平坦化処理を行っても良い。

【0151】

次に、図4（C）に示すように、島状半導体層4101、4102、ゲート電極4103、4104に達するコンタクトホール4105を形成し、配線4106、4107、4108（4106はソース信号線、4107は電源供給線となる）及び電極4110を形成する。

【0152】

次に、図4（D）に示すように、画素電極4109を形成する。画素電極の材料としては、インジウム錫酸化物（通称「ITO」）等が代表的である。画素電極4109もまた、前記材料でなる膜を形成した後、パターニングにより所望の形状を得る。ここで、電極4110と、画素電極4109とは、コンタクトホール4105を介して接している。

【0153】

次に、隣接する画素の間に隔壁を形成し、発光エリアとなる部分をパターニングにより開口する。その後、開口部分にEL層を形成する。

【0154】

本実施の形態においては、トップゲート型のTFEの作製方法について説明した。しかし、本発明はボトムゲート型のTFEにも適用可能である。

【0155】

（実施の形態6）

本実施の形態では、発光表示パネルの外観の一例について、図14を用いて説明する。図14（A）は、第1の基板と、第2の基板との間を第1のシール材1205及び第2のシール材1206によって封止されたパネルの上面図であり、図14（B）は、図14（A）のA-A'、B-B'それぞれにおける断面図に相当する。

【0156】

図14（A）は、点線で示された画素部1202、モニター素子部1230、走査線駆動回路1203（ゲート線駆動回路）を示す。本実施の形態において、画素部1202、及び走査線駆動回路1203は、第1のシール材及び第2のシール材で封止されている領域内にある。また、1201は信号線（ソース線）駆動回路であり、信号線駆動回路が第1基板1200上に設けられている。第1のシール材としては、フィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、第2のシール材としては、粘性の低いエポキシ系樹脂を用いるのが好ましい。また、第1のシール材1205及び第2のシール材1206はできるだけ水分や酸素を透過しない材料であることが望ましい。

【0157】

10

20

30

40

50

また、画素部 1 2 0 2 と第 1 のシール材 1 2 0 5 との間に、乾燥剤を設けてもよい。さらには、画素部において、走査線又は信号線上に乾燥剤を設けてもよい。乾燥剤としては、酸化カルシウム (CaO) や酸化バリウム (BaO) 等のようなアルカリ土類金属の酸化物のような化学吸着によって水 (H₂O) を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。

【0158】

また、層間絶縁膜として透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた物を用いて、層間絶縁膜と第 2 の基板 1 2 0 4 とをシール材で固定することができる。また、透湿性の高い樹脂の代わりに、PSG (リンガラス)、BPSG (リンボロンガラス) 等の無機物を用いてもよい。

10

【0159】

また、走査線と重畳する領域に乾燥剤を設けてもよい。更には、層間絶縁膜として透湿性の高い樹脂に乾燥剤の粒状の物質を含ませたものを用いて、層間絶縁膜と第 2 の基板 1 2 0 4 とをシール材で固定してもよい。これらの乾燥剤を設けることにより、開口率を低下せずに表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。このため、画素部 1 2 0 2 の周辺部と中央部における表示素子の劣化のバラツキを抑えることが可能である。

【0160】

なお、接続配線 1 2 1 0 は、信号線駆動回路 1 2 0 1 及び走査線駆動回路 1 2 0 3 に入力される信号を伝送するための接続配線であり、外部入力端子となる FPC 1 2 0 9 (フレキシブルプリント回路) から、接続配線 1 2 0 8 を介してビデオ信号やクロック信号を受け取る。

20

【0161】

次に、断面構造について図 1 4 (B) を用いて説明する。第 1 基板 1 2 0 0 上には駆動回路及び画素部が形成されており、TFT を代表とする半導体素子を複数有している。駆動回路として信号線駆動回路 1 2 0 1 と画素部 1 2 0 2 とを示す。なお、信号線駆動回路 1 2 0 1 は n チャネル型 TFT 1 2 2 1 と p チャネル型 TFT 1 2 2 2 とを組み合わせた CMOS 回路が形成される。

【0162】

本実施の形態においては、同一基板上に走査線駆動回路、及び画素部の TFT が形成されている。このため、発光表示装置の容積を縮小することができる。

30

【0163】

また、画素部 1 2 0 2 はスイッチング用 TFT 1 2 1 1 と、駆動用 TFT 1 2 1 2 とそのソース又はドレインの他方に電氣的に接続された反射性を有する導電膜からなる第 1 の画素電極 1 2 1 3 (陽極) を含む複数の画素により形成される。

【0164】

また、第 1 の画素電極 1 2 1 3 (陽極) の両端には絶縁物 1 2 1 4 (バンク、隔壁、障壁、土手などと呼ばれる) が形成される。絶縁物 1 2 1 4 に形成する膜の被覆率 (カバレッジ) を良好なものとするため、絶縁物 1 2 1 4 の上端部または下端部に曲率半径を有する曲面が形成されるようにする。また、絶縁物 1 2 1 4 表面を、窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。更には、絶縁物 1 2 1 4 として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される表示素子からの迷光を吸収することができる。この結果、各画素のコントラストが向上する。本発明においては、該絶縁物の下方に走査線、信号線、及び TFT を配置している。また、走査線又は信号線の下方に TFT を配置する。走査線の下方に TFT を配置した場合、走査線の形状における長尺方向 (又は電流の流れる方向) と TFT のチャンネル幅の方向を平行に配置する。信号線の下方に TFT を配置した場合、信号線の形状における長尺方向 (又は電流の流れる方向) と TFT のチャンネル幅の方向を平行に配置する。

40

50

【 0 1 6 5 】

また、第 1 の画素電極 1 2 1 3 (陽極) 上には、有機化合物材料の蒸着を行い、電界発光層 1 2 1 5 を選択的に形成する。さらには、電界発光層 1 2 1 5 上に第 2 の画素電極 1 2 1 6 (陰極) を形成する。

【 0 1 6 6 】

こうして、第 1 の画素電極 1 2 1 3 (陽極)、電界発光層 1 2 1 5、及び第 2 の画素電極 1 2 1 6 (陰極) からなる表示素子 1 2 1 7 が形成される。表示素子 1 2 1 7 は、第 2 の基板 1 2 0 4 側に発光する。

【 0 1 6 7 】

また、表示素子 1 2 1 7 を封止するために保護積層 1 2 1 8 を形成する。保護積層 1 2 1 8 は、第 1 の無機絶縁膜と、応力緩和膜と、第 2 の無機絶縁膜との積層からなっている。次に、保護積層 1 2 1 8 と第 2 の基板 1 2 0 4 とを、第 1 のシール材 1 2 0 5 及び第 2 のシール材 1 2 0 6 で接着する。なお、第 2 のシール材を、シール材を滴下する装置を用いて滴下することが好ましい。シール材をディスペンサから滴下、又は吐出させてシール材をアクティブマトリクス基板上に形成した後、真空中で、第 2 の基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って封止することができる。

【 0 1 6 8 】

なお、第 2 の基板 1 2 0 4 表面には、外光が基板表面で反射するのを防止するための反射防止膜 1 2 2 6 を設ける。また、第 2 の基板と反射防止膜との間に、偏光板、及び位相差板のいずれか一方又は両方を設けてもよい。位相差板、偏光板を設けることにより、外光が画素電極で反射することを防止することが可能である。なお、第 1 の画素電極 1 2 1 3 及び第 2 の画素電極 1 2 1 6 を、透光性を有する導電膜又は半透光性を有する導電膜で形成し、層間絶縁膜を可視光を吸収する材料、又は可視光を吸収する材料を溶解又は分散させてなる有機材料を用いて形成すると、各画素電極で外光が反射しないため、位相差板及び偏光板を用いなくとも良い。

【 0 1 6 9 】

接続配線 1 2 0 8 と F P C 1 2 0 9 とは、異方性導電膜又は異方性導電樹脂 1 2 2 7 で電氣的に接続されている。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が表示素子に侵入し、劣化することを防ぐことができる。

【 0 1 7 0 】

なお、第 2 の基板 1 2 0 4 と、保護積層 1 2 1 8 との間の空間を、第 2 のシール材 1 2 0 6 の代わりに、不活性ガス、例えば窒素ガスで充填することで劣化を防いでもよい。

【 0 1 7 1 】

また、第 2 の基板と偏光板の間に着色層を設けることができる。この場合、画素部に白色発光が可能な表示素子を設け、R G B を示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な表示素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。さらには、各画素部、赤色、緑色、青色の発光を示す表示素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各 R B G の色純度が高く、高精細な表示が可能となる。

【 0 1 7 2 】

また、第 1 基板 1 2 0 0 又は第 2 の基板 1 2 0 4 の一方、若しくは両方にフィルム又は樹脂等の基板を用いて発光表示モジュールを形成してもよい。このようにフィルムまたは樹脂等の基板を用いると、表示装置の軽量化、小型化、薄膜化を向上させることができる。

【 0 1 7 3 】

更には、外部入力端子となる F P C 1 2 0 9 (フレキシブルプリント回路) 表面又は端部に、コントローラ、メモリ、画素駆動回路のような I C チップを設け発光表示モジュールを形成してもよい。

【 0 1 7 4 】

(実施の形態 7)

10

20

30

40

50

発光素子とは、電界が生じると発光する有機化合物層を、陽極及び陰極で挟んだ構造を有する素子（OLED素子）を示すものとする。ただし、これに限定されるものではない。

【0175】

また、発光素子とは、一重項励起子から基底状態に遷移する際の発光（蛍光）を利用するものと、三重項励起子から基底状態に遷移する際の発光（燐光）を利用するものの両方を示すものとしている。

【0176】

有機化合物層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。発光素子は、基本的に、陽極と発光層と陰極とを順次積み重ねた構造で示されるが、この他に、陽極と正孔注入層と発光層と電子注入層と陰極とを順次積み重ねた構造や、陽極と正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層と陰極とを順次積み重ねた構造などがある。

10

【0177】

なお、有機化合物層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、有機化合物層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。

【0178】

また、無機物が混合されていてもよい。

【0179】

20

また、OLED素子の有機化合物層としては、低分子材料、高分子材料、中分子材料のいずれの材料であってもよい。

【0180】

なお、本明細書中において、中分子材料とは、連鎖する分子の長さが10 μm以下で、昇華性を有さないものとする。

【0181】

（実施の形態8）

本発明の表示素子に適用することのできる他の構成を、図12及び図13を用いて説明する。

【0182】

30

エレクトロルミネセンスを利用する発光素子（表示素子）は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。

【0183】

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機EL素子ではドナー-アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。

40

【0184】

本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。

【0185】

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、

50

電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700～1500 が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。

【0186】

液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。

【0187】

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ ZnS ）、硫化カドミウム（ CdS ）、硫化カルシウム（ CaS ）、硫化イットリウム（ Y_2S_3 ）、硫化ガリウム（ Ga_2S_3 ）、硫化ストロンチウム（ SrS ）、硫化バリウム（ BaS ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ ZnO ）、酸化イットリウム（ Y_2O_3 ）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ AlN ）、窒化ガリウム（ GaN ）、窒化インジウム（ InN ）等を用いることができる。さらに、セレン化亜鉛（ $ZnSe$ ）、テルル化亜鉛（ $ZnTe$ ）等も用いることができ、硫化カルシウム - ガリウム（ $CaGa_2S_4$ ）、硫化ストロンチウム - ガリウム（ $SrGa_2S_4$ ）、硫化バリウム - ガリウム（ $BaGa_2S_4$ ）、等の3元素の混晶であってもよい。

【0188】

局在型発光の発光中心として、マンガン（ Mn ）、銅（ Cu ）、サマリウム（ Sm ）、テルビウム（ Tb ）、エルビウム（ Er ）、ツリウム（ Tm ）、ユーロピウム（ Eu ）、セリウム（ Ce ）、プラセオジウム（ Pr ）などを用いることができる。なお、電荷補償として、フッ素（ F ）、塩素（ Cl ）などのハロゲン元素が添加されていてもよい。

【0189】

一方、ドナー - アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素（ F ）、塩素（ Cl ）、アルミニウム（ Al ）等を用いることができる。第2の不純物元素としては、例えば、銅（ Cu ）、銀（ Ag ）等を用いることができる。

【0190】

ドナー - アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素としては、例えば、フッ素（ F ）、塩素（ Cl ）等を用いることができ、第1の不純物元素を含む化合物としては、例えば、硫化アルミニウム（ Al_2S_3 ）等を用いることができ、第2の不純物元素としては、例えば、銅（ Cu ）、銀（ Ag ）等を用いることができ、第2の不純物元素を含む化合物としては、例えば、硫化銅（ Cu_2S ）、硫化銀（ Ag_2S ）等を用いることができる。焼成温度は、700～1500 が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。

【0191】

また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせ用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料を得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅（ $CuCl$ ）、塩化銀（ $AgCl$ ）等を用いることができる。

10

20

30

40

50

【0192】

なお、これらの不純物元素の濃度は、母体材料に対して0.01～10atom%であればよく、好ましくは0.05～5atom%の範囲である。

【0193】

薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（EB蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（PVD）、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法（CVD）、原子層エピタキシ法（ALE）等を用いて形成することができる。

【0194】

図12（A）乃至（C）に表示素子として用いることのできる薄膜型無機EL素子の一例を示す。図12（A）乃至（C）において、表示素子は、第1の電極層50、電界発光層52、第2の電極層53を含む。

10

【0195】

図12（B）及び図12（C）に示す表示素子は、図12（A）の表示素子において、電極層と電界発光層間に絶縁層を設ける構造である。図12（B）に示す表示素子は、第1の電極層50と電界発光層52との間に絶縁層54を有し、図12（C）に示す表示素子は、第1の電極層50と電界発光層52との間に絶縁層54a、第2の電極層53と電界発光層52との間に絶縁層54bとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。

20

【0196】

また、図12（B）では第1の電極層50に接するように絶縁層54が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層53に接するように絶縁層54を設けてもよい。

【0197】

分散型無機EL素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉碎などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。

30

【0198】

分散型無機EL素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10～1000nmの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は50wt%以上80wt%以下とするよい。

【0199】

図13（A）乃至（C）に表示素子として用いることのできる分散型無機EL素子の一例を示す。図13（A）における表示素子は、第1の電極層60、電界発光層62、第2の電極層63の積層構造を有し、電界発光層62中にバインダによって保持された発光材料61を含む。

40

【0200】

本実施の形態に用いることのできるバインダには、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（polybenzimidazole）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si-O-Si結合を含む樹脂に相当する。シロキサンは、シリコン（Si）と酸素（O）との結合で骨格構造が構成される。置換基として、少な

50

くとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ BaTiO_3 ）やチタン酸ストロンチウム（ SrTiO_3 ）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。

【0201】

バインダに含まれる無機材料としては、酸化珪素（ SiO_x ）、窒化珪素（ SiN_x ）、酸素及び窒素を含む珪素、窒化アルミニウム（ AlN ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（ Al_2O_3 ）、酸化チタン（ TiO_2 ）、 BaTiO_3 、 SrTiO_3 、チタン酸鉛（ PbTiO_3 ）、ニオブ酸カリウム（ KNbO_3 ）、ニオブ酸鉛（ PbNbO_3 ）、酸化タンタル（ Ta_2O_5 ）、タンタル酸バリウム（ BaTa_2O_6 ）、タンタル酸リチウム（ LiTaO_3 ）、酸化イットリウム（ Y_2O_3 ）、酸化ジルコニウム（ ZrO_2 ）、 ZnS その他の無機材料を含む物質から選ばれた材料を用いることができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。

【0202】

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることができるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウェットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（PGMEAともいう）、3-メトキシ-3-メチル-1-ブタノール（MMBともいう）などを用いることができる。

【0203】

図13（B）及び図13（C）に示す表示素子は、図13（A）の表示素子において、電極層と電界発光層間に絶縁層を設ける構造である。図13（B）に示す表示素子は、第1の電極層60と電界発光層62との間に絶縁層64を有し、図13（C）に示す表示素子は、第1の電極層60と電界発光層62との間に絶縁層64a、第2の電極層63と電界発光層62との間に絶縁層64bとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。

【0204】

また、図13（B）では第1の電極層60に接するように絶縁層64が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層63に接するように絶縁層64を設けてもよい。

【0205】

図12における絶縁層54、図13における絶縁層64のような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ SiO_2 ）、酸化イットリウム（ Y_2O_3 ）、酸化チタン（ TiO_2 ）、酸化アルミニウム（ Al_2O_3 ）、酸化ハフニウム（ HfO_2 ）、酸化タンタル（ Ta_2O_5 ）、チタン酸バリウム（ BaTiO_3 ）、チタン酸ストロンチウム（ SrTiO_3 ）、チタン酸鉛（ PbTiO_3 ）、窒化シリコン（ Si_3N_4 ）、酸化ジルコニウム（ ZrO_2 ）等やこれらの混合膜又は2種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、CVD等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10～1000nmの範囲で

10

20

30

40

50

ある。

【 0 2 0 6 】

本実施の形態で示す表示素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。

【 0 2 0 7 】

(実施の形態 9)

実施の形態 1 ~ 8 において、主にエレクトロルミネッセンスを用いた表示装置を例として説明した。しかし、本発明は、様々なアクティブマトリクス型表示装置に適用可能である。その他の表示装置としては、例えば、液晶表示装置、F E D (F i e l d E m i s s i o n D i s p l a y) 等が挙げられる。

10

【 0 2 0 8 】

(実施の形態 10)

また、本発明は、表示装置以外の様々な半導体装置にも適用可能である (なお、半導体装置は、表示装置を含む概念である)。

【 0 2 0 9 】

例えば、D R A M (D y n a m i c R a n d o m A c c e s s M e m o r y) 等のメモリ素子 (記憶素子) がある。図 1 5 (A) に D R A M の回路図を示す。トランジスタ 4 0 1 の一方の端子とセルプレート 4 0 2 (容量素子) が接続されたユニットを 1 セルとしている。そして、1 セル同士は配線によって接続されている。また、トランジスタ 4 0 1 の他方の端子は、ビットライン 4 0 3 と接続されている。また、トランジスタ 4 0 1 のゲートはワードライン 4 0 4 と接続されている。

20

【 0 2 1 0 】

D R A M の動作原理を述べる。トランジスタ 4 0 1 が N 型トランジスタの場合、データ書き込み期間は、ビットライン 4 0 3 及びワードライン 4 0 4 に正の電圧を印加してセルプレート 4 0 2 に電荷を蓄積する。また、データ読み出し期間には、ワードラインに正の電圧を印加することにより、セルプレート 4 0 2 に蓄積された電荷がビットライン 4 0 3 に流れる。トランジスタ 4 0 1 が P 型トランジスタの場合は、極性を逆にした電圧をそれぞれの期間において印加すればよい。

【 0 2 1 1 】

さらに、セルプレート 4 0 2 は、面積が大きいほど容量が大きくなる。容量を大きくすることによって、ソフトエラー (宇宙線の衝突といった要因により、メモリセルに記録されている情報が消失してしまう (書き換わってしまう) エラー) 等の発生を抑制できる。したがって、容量素子の容量を増大する為に、容量素子の表面積の増大が要求される。

30

【 0 2 1 2 】

そこで、隣接する電極の間に配線を設け、その下に容量素子と接続する薄膜トランジスタを配置し、且つ薄膜トランジスタのチャネル形成領域のチャネル幅の方向を前記配線における電流の流れる方向と平行な方向、又は該電極の形状における長尺方向と平行方向に配置することで、容量素子の容量の増大が図れる。

【 0 2 1 3 】

本実施の形態では、図 1 6 のように、トランジスタ 4 0 1 のチャネル幅の方向をセルプレート 4 0 2 (又は容量素子の電極) の形状における長尺方向と平行に配置する (図 1 6 矢印 7 0 0 4)。トランジスタ 4 0 1 は、シングルゲート構造であっても、マルチゲート構造であっても良い。

40

【 0 2 1 4 】

なお、D R A M の構造は、スタック型でもトレンチ型でも良い。スタック型とは、絶縁膜を形成した後、該絶縁膜をエッチングすることによって段差を基板上に設け、当該段差に容量素子を埋め込んで形成するものである。一方、トレンチ型とは、基板をエッチングすることにより段差を設け、当該段差に容量素子を埋め込んで形成するものである。

【 0 2 1 5 】

50

なお、スタック型のDRAMの作製方法は、公知の方法でSOI (Silicon on Insulator) 上にトランジスタを形成するか、又は、実施の形態3に記載の方法でTFTを作製する。その後、絶縁膜（例えば、アクリル、ポリイミド、シロキサン、酸化珪素、窒化珪素等を用いることができる）を形成する。次に、該絶縁膜をパターンニングした後、エッチングすることによって段差を形成する。

【0216】

その後、トランジスタのソース領域又はドレイン領域と接する下部電極（例えば、アルミニウム等の金属を用いることができる）を形成する。次に誘電体膜（例えば、酸化チタン、酸化タンタル、窒化珪素、酸化珪素等を用いることができる）を形成する。次に、上部電極（例えば、タングステンシリサイド、ポリシリコン等を用いることができる）を形成することにより、段差に容量素子を形成する。

10

【0217】

また、トレンチ型のDRAMの作製方法は、最初に基板をパターンニングした後、エッチングすることにより、基板に段差を形成する。その後、公知の方法でSOI (Silicon on Insulator) 上にトランジスタを形成するか、又は、実施の形態3に記載の方法でTFTを作製する。

【0218】

その後、トランジスタのソース領域又はドレイン領域と接する下部電極（例えば、アルミニウム等の金属を用いることができる）を形成する。次に誘電体膜（例えば、酸化チタン、酸化タンタル、窒化珪素、酸化珪素等を用いることができる）を形成する。次に、上部電極（例えば、タングステンシリサイド、ポリシリコン等を用いることができる）を形成することにより、段差に容量素子を形成する。

20

【0219】

また、DRAM以外の素子であっても、素子の面積の拡大を図る場合は、本発明が適用可能である。図15(B)に本願発明が適用可能な素子の回路図を示す。トランジスタ411の一方の端子と素子412が接続されたユニットを1セルとしている。そして、1セル同士は配線によって接続されている。また、トランジスタ411の他方の端子は、第1の配線413と接続されている。また、トランジスタ411のゲートは第2の配線414と接続されている。

【0220】

そこで、隣接する素子の間に配線を設け、その下に該素子と接続する薄膜トランジスタを配置し、且つ薄膜トランジスタのチャネル形成領域のチャネル幅の方向を前記配線における電流の流れる方向と平行な方向、又は該素子の形状におけるの長尺方向と平行方向に配置することで、素子の面積の増大又は素子の数の増加を図ることができる。

30

【0221】

素子412としては、例えば、有機メモリ、フォトダイオード、圧電素子等を用いることができる。

【0222】

素子412として、有機メモリを用いた場合は、記憶素子を形成することができる。なお、有機メモリの方式として、第1の配線413と第2の配線414の選択によって電氣的に記憶させる方式、有機材料、すなわち光酸発生剤をドーブした共役高分子材料を用いた有機メモリ素子にレーザ光を照射することにより光学的に記憶させる方式等がある。有機メモリ素子を形成する場合、ある程度の面積が必要となる。また、メモリ容量を増やす為には、メモリ素子の数を増やすことが効果的である。したがって、本発明の構成を採用するとメモリ素子の数を増やすことができるので効果的である。

40

【0223】

また、素子412として、フォトダイオードを用いると、光センサを形成することができる。フォトダイオードの種類としては、PNフォトダイオード、PINフォトダイオード、アバランシェフォトダイオード、ショットキフォトダイオード等を用いることができる。フォトダイオードは、面積が大きいほど光電変換効率が上がる為、本発明の構成を採用

50

すると効果的である。

【 0 2 2 4 】

また、素子 4 1 2 として、圧電素子を用いることで、圧力センサを形成することができる。さらに、圧電素子と表示素子とを同一基板上に形成することでタッチパネルを形成することができる。圧電素子としては、平行平板コンデンサを設けた感圧センサ、p 型シリコン結晶に n 型不純物を熱拡散によりドーピングし、補償された高抵抗の真性半導体領域をひずみゲージとして用いるひずみゲージ式圧力センサ等がある。圧電素子を形成する場合、ある程度の面積が必要となる。また、面積が大きい方がセンサとしての感度が高い。したがって、本発明の構成を採用すると効果的である。

【 0 2 2 5 】

以上のように、本発明は、さまざまな半導体装置に適用することが可能である。

【 0 2 2 6 】

(実施の形態 1 1)

本発明の表示装置は様々な電子機器の表示部に用いることができる。特に薄型、軽量が要求されるモバイル機器には本発明の表示装置を用いることが望ましい。また、本発明の半導体装置は様々な電子機器に用いることができる。特に薄型、軽量が要求されるモバイル機器には本発明の半導体装置を用いることが望ましい。

【 0 2 2 7 】

本発明の表示装置又は半導体装置を筐体に組み込んだ電子機器として、テレビジョン装置（単に TV、テレビ、又はテレビジョン受信機ともよぶ。）、カメラ（ビデオカメラやデジタルカメラ等）、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型のゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的には DVD（digital versatile disc）や HDDVD（High Definition DVD）、ブルーレイディスク（Blu-ray（登録商標）Disk）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）、その他表示部を有する電化製品などが挙げられる。電子機器の具体例を図 1 7 に示す。

【 0 2 2 8 】

図 1 7（A）は携帯情報端末であり、本体 9 2 0 1、表示部 9 2 0 2 等を含んでいる。

【 0 2 2 9 】

図 1 7（B）はデジタルビデオカメラであり、本体 9 7 0 2、表示部 9 7 0 1 等を含んでいる。

【 0 2 3 0 】

図 1 7（C）は携帯端末であり、本体 9 1 0 1、表示部 9 1 0 2 等を含んでいる。

【 0 2 3 1 】

図 1 7（D）は携帯型のテレビジョン装置であり、本体 9 3 0 1、表示部 9 3 0 2 等を含んでいる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば 4 0 インチ以上）まで、幅広く適用することができる。

【 0 2 3 2 】

図 1 7（E）は携帯型のコンピュータであり、本体 9 4 0 1、表示部 9 4 0 2 等を含んでいる。

【 0 2 3 3 】

図 1 7（F）はテレビジョン装置であり、本体 9 5 0 1、表示部 9 5 0 2 等を含んでいる。

【 0 2 3 4 】

以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。

【 符号の説明 】

10

20

30

40

50

【 0 2 3 5 】


5 1	電界発光層	
5 2	電界発光層	
6 2	電界発光層	
1 0 0	ゲート電極	
1 0 1	第 1 の半導体層	
1 0 2	第 2 の半導体層	
1 0 3	接続電極	
1 0 4	信号線	
1 0 5	ゲート配線	10
1 0 6	電源供給線	
1 0 7	画素電極	
1 0 8	接続電極	
3 0 0	容量素子	
3 0 1	駆動用 T F T	
3 0 2	スイッチング用 T F T	
3 0 3	表示素子	
3 0 4	信号線	
3 0 5	走査線	
3 0 6	電源供給線	20
4 0 1	トランジスタ	
4 0 2	セルプレート	
4 0 3	ビットライン	
4 0 4	ワードライン	
4 1 1	トランジスタ	
4 1 2	素子	
4 1 3	第 1 の配線	
4 1 4	第 2 の配線	
5 0 1	第 1 の配線	
5 0 2	第 1 の配線	30
5 0 3	第 1 の配線	
6 0 1	第 2 の配線	
6 0 2	第 2 の配線	
7 0 1	画素電極	
7 0 2	画素電極	
7 0 3	画素電極	
7 0 4	画素電極	
7 0 5	画素電極	
7 0 6	画素電極	
7 0 7	画素電極	40
1 2 0 0	第 1 基板	
1 2 0 1	信号線駆動回路	
1 2 0 2	画素部	
1 2 0 2	画素部	
1 2 0 3	走査線駆動回路	
1 2 0 4	第 2 の基板	
1 2 0 5	第 1 のシール材	
1 2 0 6	第 2 のシール材	
1 2 0 8	接続配線	
1 2 0 9	F P C	50

1 2 1 0	接続配線	
1 2 1 1	スイッチング用 T F T	
1 2 1 2	駆動用 T F T	
1 2 1 3	第 1 の画素電極	
1 2 1 4	絶縁物	
1 2 1 5	電界発光層	
1 2 1 6	第 2 の画素電極	
1 2 1 7	表示素子	
1 2 1 8	保護積層	
1 2 2 1	n チャネル型 T F T	10
1 2 2 2	p チャネル型 T F T	
1 2 2 6	反射防止膜	
1 2 2 7	異方性導電樹脂	
1 2 3 0	モニター素子部	
4 1 0 1	島状半導体層	
4 1 0 2	島状半導体層	
4 1 0 3	ゲート電極	
4 1 0 4	ゲート電極	
4 1 0 5	コンタクトホール	
4 1 0 6	配線	20
4 1 0 7	配線	
4 1 0 8	配線	
4 1 0 9	画素電極	
4 1 1 0	発光エリア	
5 0 0 1	第 1 の配線領域	
5 0 0 2	第 2 の配線領域	
6 0 0 1	破線部	
6 0 0 2	破線部	
6 0 0 3	破線部	
6 0 1 1	破線部	30
6 0 1 2	破線部	
6 0 2 1	破線部	
6 0 2 2	破線部	
6 0 3 1	破線部	
6 0 3 2	破線部	
7 0 0 1	矢印	
7 0 0 2	矢印	
7 0 0 3	矢印	
7 0 0 4	矢印	
8 0 0 1	第 1 の矢印	40
8 0 0 2	第 2 の矢印	
8 0 0 3	第 3 の矢印	
8 0 0 4	第 4 の矢印	
9 1 0 1	本体	
9 1 0 2	表示部	
9 2 0 1	本体	
9 2 0 2	表示部	
9 3 0 1	本体	
9 3 0 2	表示部	
9 4 0 1	本体	50


- 9 4 0 2 表示部
- 9 5 0 1 本体
- 9 5 0 2 表示部
- 9 7 0 1 表示部
- 9 7 0 2 本体

【図面】

【図 1】



【図 2】



10


20

30


40

50

【図 3】




【図 4】




10

20

【図 5】



【図 6】




30


40

50

【図 7】




【図 8】




10

20

【図 9】



【図 10】




30


40

50

【図 1 1】




【図 1 2】




10

20

【図 1 3】



【図 1 4】




30


40

50

【図 15】




【図 16】



10

20

【図 17】



30

40

50

フロントページの続き

(51)国際特許分類

F I

H 1 0 K	59/131 (2023.01)	H 1 0 K	50/10	
H 0 5 B	33/14 (2006.01)	H 1 0 K	59/121	
H 0 5 B	33/02 (2006.01)	H 1 0 K	59/131	
		H 0 5 B	33/14	Z
		H 0 5 B	33/02	

(56)参考文献

特開 2 0 0 3 - 2 9 5 7 9 3 (J P , A)

特開 2 0 0 4 - 0 0 6 2 4 3 (J P , A)

特開 2 0 0 5 - 1 5 7 2 6 5 (J P , A)

特開平 1 0 - 1 2 3 5 6 7 (J P , A)

(58)調査した分野 (Int.Cl. , D B 名)

H 0 1 L 2 9 / 7 8 6

G 0 9 F 9 / 3 0

H 1 0 K 5 0 / 1 1 5

H 1 0 K 5 0 / 1 0

H 1 0 K 5 9 / 1 2 1

H 1 0 K 5 9 / 1 3 1

H 0 5 B 3 3 / 1 4

H 0 5 B 3 3 / 0 2