



(12)发明专利申请

(10)申请公布号 CN 108875192 A

(43)申请公布日 2018. 11. 23

(21)申请号 201810594301.X

(22)申请日 2018.06.11

(71)申请人 北京航空航天大学

地址 100191 北京市海淀区学院路37号

(72)发明人 付桂翠 冷红艳 万博 姜贸公

(51)Int.Cl.

G06F 17/50(2006.01)


权利要求书3页 说明书9页 附图7页

(54)发明名称

一种典型CMOS器件极限低温特性仿真方法

(57)摘要

本发明涉及一种典型CMOS器件极限低温特性仿真方法,包括以下步骤:步骤一:低温条件下影响因素分析;步骤二:底层物理模型选择;步骤三:晶体管级建模仿真;步骤四:低温SPICE模型;步骤五:电路级建模仿真;步骤六:行为级建模仿真。本发明基于半导体物理的理论,从MOSFET器件极限低温条件下可能发生的底层物理机制入手,进行晶体管级、电路级、行为级三级仿真,通过仿真分析得到CMOS器件在极限低温条件下的电学特性变化规律。此方法属于CMOS器件可靠性仿真评价技术领域。



1. 一种典型CMOS器件极限低温特性仿真方法,其特征在于:基于半导体物理的理论,从MOS器件极限低温条件下可能发生的底层物理机制入手,进行晶体管级、电路级、行为级三级仿真,通过仿真分析得到CMOS器件在极限低温条件下的电学特性变化规律。该方法具体步骤如下:

步骤一:低温条件下影响因素分析

步骤二:底层物理模型选择

步骤三:晶体管级建模仿真

步骤四:低温SPICE模型

步骤五:电路级建模仿真

步骤六:行为级建模仿真。

2. 根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法,其特征在于:在步骤一中所述的低温条件下影响因素分析。具体过程如下:

MOS晶体管的漏电流主要由载流子浓度与迁移率决定,在低温条件下,载流子浓度主要由掺杂杂质的浓度决定,当温度较低时(低于100K-150K左右),温度对载流子浓度的影响就表现出来,杂质不完全电离,导致载流子的浓度降低。

而对于载流子迁移率,如果栅极所加电压较小,电场为弱电场,载流子迁移速率将主要由声子散射与电离杂质散射共同决定。由声子散射引起的载流子迁移速率 μ_L 随温度的变化关系为: $\mu_L \propto T^{1.5}$,随温度的降低而逐渐变;由电离杂质散射引起的载流子迁移速率 μ_I 随温度的变化关系为: $\mu_I \propto T^{-1.5}$,随温度的降低而升高,因此在低温下电离杂质散射起主导作用,载流子迁移率随温度的降低而逐渐增大。

载流子迁移率和浓度是影响半导体导电的直接原因,通过低温对底层物理机制影响的研究,来提供晶体管级仿真的输入。

3. 根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法,其特征在于:在步骤二中所述的底层物理模型选择。具体过程如下:

100K至300K温度下MOSFET晶体管仿真需要考虑的主要物理模型有载流子迁移率模型、产生-复合模型、载流子传输模型、不完全电离模型、高场饱和模型、禁带变窄模型等,所选择的模型均适需用于极限低温条件。其中,数值计算方法选择费米-狄拉克统计方法,载流子迁移率模型选择PhMob模型,产生-复合模型选择由掺杂浓度决定的肖克莱复合模型,载流子传输模型选择传统的漂移-扩散模型。

4. 根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法,其特征在于:在步骤四中所述的晶体管级建模仿真。首先,在Sentaurus TCAD仿真软件中利用Sprocess工艺仿真工具模拟蚀刻、沉积、离子注入和氧化等工艺步骤,建立MOS结构的模型。然后,在Sdevice中进行电学特性仿真,通过数值求解得到器件各区域内载流子迁移率及其与杂质浓度间的定量关系,这些数据可以反映出低温对特定制造工艺流程下器件内部物理机制的影响。从而得到MOSFET关键电学参数随温度的变化规律。

5. 根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法,其特征在于:在步骤四中所述的低温SPICE模型。具体过程如下:

结合晶体管级的仿真结果,得到器件的电学特性与底层物理机制之间的关系,找到关键电学参数随温度变化的规律,作为电路级仿真的输入。这里,以BSIM3v3模型为核心,深入

模型底层,通过修改模型代码,加入能够体现MOS器件低温特性的参数和表达式,包括修改BSIM3v3模型关于阈值电压的表达式,体现其随温度的降低而增大的特性;修改迁移率和饱和速度的表达式,体现低温引起的迁移率和饱和速度提升的特性;新加入相关参数及表达式,体现低温下的冻析效应,最终形成一个新的体现低温特性的解析模型。

晶体管级的仿真结果证明温度能够明显影响阈值电压。通常情况下,当温度降低时,费米能级会向价带(或导带)移动,这样达到阈值电压定义的反型层厚度所需的沟道表面势增加,造成低温下阈值电压变大。对于长沟道MOS器件,阈值电压在一个很宽的范围内随温度的变化近乎呈线性变化。根据阈值电压随温度几乎呈线性变化这一特性,加入温度效应的阈值电压模型变为:

$$V_{th}(T) = V_{th} + \left(K_{il} + \frac{K_{dl}}{L_{eff}^{K_{dlp}}} + \frac{K_{tlp}}{(W_{eff} L_{eff})^{K_{tlpp}}} + K_{t2} \times V_{bseff} \right) \left(\frac{T}{T_{norm}} - 1 \right)$$

其中 V_{th} 指室温下的阈值电压,也就是上式,参数 K_{t1} 为一阶阈值电压温度系数,参数 K_{t11} , K_{t11p} , K_{t1p} , 和 K_{t1pp} 主要为了提高短沟道器件和小尺寸器件的精度,参数 K_{t2} 主要用来修正衬偏电压的影响。 T 指MOS器件的工作温度, T_{norm} 为300K,为室温环境。

迁移率表示采用PhuMob模型,低温情况下,载流子饱和速度同样会得到提升。但是相对迁移率,饱和速度是温度的弱相关函数。因此,在常温情况下,BSIM3v3模型中饱和速度被看成一个定值,默认值为 8×10^{-4} ,为了能够适应低温情况下的这种变化,饱和速度低温模型修改如下:

$$V_{sat}(T) = \frac{vsat}{\left(K_{vsat} + At \times \left(\frac{T}{300} - 1 \right) + 0.1 \times \left(\frac{T}{300} - 1 \right)^2 \right) \times \left(1.0 + V_{impt1} \times (T - 300) + V_{impt2} \times (T^2 - 300^2) \right)}$$

随着MOSFET电流驱动能力不断的增强,在沟道电阻上产生的压降将变得不能忽略,因此在大电流情况下源漏寄生电阻就显得非常重要。BSIM3v3模型通过参数 r_{ds} 体现MOSFET的寄生电阻, R_{ds} 主要包括接触电阻、漏源扩散电阻和反型层边缘电阻,基本上 R_{ds} 随温度呈线性上升的趋势。单位宽度的寄生电阻 R_{DSW} 的大小随温度呈线性变化,可以表示如下:

$$R_{DSW} = R_{dsw} + P_n \left(\frac{T}{T_{nom}} - 1 \right)$$

其中 R_{dsw} 指常温时的单位宽度寄生电阻, P_n 指温度系数, T_{norm} 指常温300K。

冻析效应模型主要通过 R_{freeze} 体现,表示如下:

$$R_{freeze} = \frac{\left[R_{fo} + R_{vd} \times (R_{ds} + S_{mall})^{M_{rvd}} \right] (1 + R_{vg1} - R_{vg2} V_{bseff})}{W_{eff}^{R_{fvr}}}$$

其中 R_{fo} 本身是温度相关的函数,可以表示如下:

$$R_{fo} = R_{FO} + R_{FOT1} \left(\frac{T}{T_{nom}} - 1 \right) + R_{FOT2} \left(\frac{T}{T_{nom}} - 1 \right)^2$$

R_{fo} 指单位宽度冻析效应体现的电阻, R_{FOT1} 和 R_{FOT2} 分别指 R_{FO} 的一阶和二阶温度系数。式中 R_{vd} 指漏压对冻析效应的影响系数,指数参数 M_{rvd} 用来提高模型的精度。特别的, S_{mall} 指一

个非常小的数值 1×10^{-12} , 主要是为了避免SPICE仿真器得不到仿真值造成的不收敛。如 R_{vg1} 和 R_{vg2} 指栅电压对冻析效应的影响系数, 这样能够和模型其他部分保持协调, 同时提高模型精度。指衬偏电压对于冻析效应的影响系数, 这里衬偏电压同样用 V_{bseff} 表示。 R_{fwr} 和 W_r 一样体现宽度的漂移。

计算出 R_{freeze} 后, 为了和原来的模型保持一致, 把 R_{freeze} 和沟道寄生电阻 R_{ds} 合并, 形成新的 R_{ds} 。特别的, 在小尺寸情况下, 为了提高模型精度, 还需要加入一项 R_{dsmall} , 表示如下:

$$R_{dsmall} = \frac{R_{dsma} \left[(V_{ds} + S_{mall})^{Mrvdma21} \right] \left[1 + V_{bseff} (V_{dseff} + S_{mall})^{Mrvdma22} \right] \left[1 + M_{rvgma} (V_{gsteff})^{Mrvdma23} \right]}{W_{eff}^{Rdswr}}$$

其中 R_{dsma} 指小尺寸情况下单位宽度冻析效应体现的电阻, $Mrvdma21$, $Mrvdma22$, $Mrvdma23$ 分别是 V_{ds} , V_{dse11} , V_{gst11} 的指数因子, 用来提高模型精度。 $Mrvgma$ 指小尺寸情况下栅压对冻析效应的影响系数。特别的, R_{dsmall} 并没有和 R_{freeze} 合并, 这样新模型的沟道电流表达式变成:

$$I_{ds} = \frac{I_{ds0}}{1 + R_{dsmall} + \frac{(R_{ds} + R_{freeze}) I_{ds0}}{V_{dsell}}} + \left(1 + \frac{V_{ds} - V_{dsell}}{VA} \right) \left(1 + \frac{V_{ds} - V_{dsell}}{V_{ASCBCE}} \right)$$

这样就得到了冻析效应模型, 形成了新的能够体现MOS器件低温特性的解析模型。

6. 根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法, 其特征在于: 在步骤五中所述的电路级建模仿真。选取典型的CMOS器件, 这里选取CMOS运算放大器作为仿真对象, 在Hspice软件中利用能够体现低温特性的解析模型, 进行电路级的仿真, 分析典型CMOS器件的交流情况下的开环增益、相位裕度、3dB带宽及建立时间、摆率等暂态特性, 并从底层物理机制方面对这种变化做出解释。

7. 根据权利要求1所述的一种典型CMOS器件极限低温特性仿真方法, 其特征在于: 在步骤六中所述的行为级建模仿真。将步骤五中的低温下的典型CMOS器件封装为子电路, 应用到实用电路中, 案例中搭建了电压串联负反馈电路, 观察低温条件下, CMOS器件电学特性(主要考虑了闭环增益、相位裕度和3dB)的变化对电路功能的影响。

一种典型CMOS器件极限低温特性仿真方法

(一) 技术领域：

[0001] 本发明涉及一种典型CMOS器件极限低温特性仿真方法，它基于半导体物理的理论，从 MOS器件极限低温条件下可能发生的底层物理机制入手，进行晶体管级、电路级、行为级三级仿真，通过仿真分析得到CMOS器件在极限低温条件下的电学特性变化规律。此方法属于 CMOS器件可靠性仿真评价技术领域。

(二) 背景技术：

[0002] 随着空间技术的发展，传统标准规定微电子器件温度范围无法满足空间应用环境的要求。通常，宇航级元器件规定的全温区工作温度范围为 $-55^{\circ}\text{C}\sim+125^{\circ}\text{C}$ ，但是，空间应用低温环境可能远于上述温度范围。例如，月球表面被阳处的温度可低至 -180°C (93K)，太空空间背景温度可低至 -269°C (4K)，火星表面温度为 $-140^{\circ}\text{C}\sim 20^{\circ}\text{C}$ ，平均温度为 -63°C 。在空间极限低温条件下，器件的物理参数较常温下会有较大改变，器件的电学性能可能会发生异常变化。航天电子元器件试验方法主要基于GJB 548B-2005《电子元器件试验方法》。然而，在GJB 548B-2005中，方法1005.1稳态寿命、方法1011.1热冲击、方法2012热性能、方法1015.1 老炼试验、方法5006极限试验等试验中，仅考核了微电子器件的高温性能，并未对微电子器件低温特性进行验证；方法1007模拟寿命、方法1010.1温度循环等试验中，虽考核了微电子器件的低温性能，但由于低温水平无法满足空间应用微电子器件的极限低温要求。因此，传统标准规定的器件温度范围，无法保证器件在空间应用极限低温环境下可靠稳定的运行。

[0003] 为此，本方法以半导体物理为理论基础，提出了一种考虑MOS结构在极限低温条件下可能发生的底层物理机制，建立一套CMOS器件电学特性三级仿真评价方法。

(三) 发明内容：

[0004] 1、目的：本发明的目的是：提供一种典型CMOS器件极限低温特性仿真方法，该方法考虑了MOS结构在极限低温条件下可能发生的底层物理机制。与传统的可靠性评价方法相比，该仿真评价方法时间短、成本低且便于实施。

[0005] 2、技术方案：本发明一种典型CMOS器件极限低温特性仿真方法，它包括如下步骤：

[0006] 步骤一：低温条件下影响因素分析

[0007] 在对CMOS器件进行仿真分析之前，首先需要对所研究对象有所了解。CMOS是互补金属氧化物半导体的简称，低温条件下，载流子浓度、载流子的迁移率和饱和速度均会发生变化，而载流子是影响半导体导电的直接原因，通过低温对底层物理机制影响的研究，来提供晶体管级仿真的输入。

[0008] 步骤二：底层物理模型选择

[0009] 本发明考虑的低温低至100K，晶体管级的仿真软件为Sentaurus TCAD。该温度下MOS 晶体管仿真需要考虑的主要物理模型有载流子迁移率模型、产生-复合模型、载流子传输模型、高场饱和模型、禁带变窄模型、不完全电离模型等，所选择的模型均适用于极限

低温条件。

[0010] 步骤三:晶体管级建模仿真

[0011] 首先,在Sentaurus TCAD仿真软件中利用Sprocess工艺仿真工具模拟蚀刻、沉积、离子注入和氧化等工艺步骤,建立MOS结构的模型。然后,在Sdevice中进行电学特性仿真,通过数值求解得到器件中电势、电场、杂质的分布,器件各区域内载流子迁移率及其与杂质浓度间的定量关系,以及电流密度、电子复合率与产生率等变化数据,这些数据可以反映出低温对特定制造工艺流程下器件内部物理机制的影响。预测MOS晶体管在有源条件下的静态或瞬态伏安特性,及MOS晶体管关键电学参数随温度的变化规律。

[0012] 步骤四:低温SPICE模型

[0013] 结合晶体管级的仿真结果,得到器件的电学特性与底层物理机制之间的关系,找到关键电学参数随温度变化的规律,作为电路级仿真的输入。这里,以BSIM3v3模型为核心,深入模型底层,通过修改模型代码,加入能够体现MOS器件低温特性的参数和表达式,包括修改BSIM3v3模型关于阈值电压的表达式,体现其随温度的降低而增大的特性;修改迁移率和饱和速度的表达式,体现低温引起的迁移率和饱和速度提升的特性;新加入相关参数及表达式,体现低温下的冻析效应,最终形成一个新的体现低温特性的解析模型。

[0014] 步骤五:电路级建模仿真

[0015] 选取典型的CMOS器件,这里选取CMOS运算放大器作为仿真对象,在Hspice软件中利用能够体现低温特性的解析模型,进行电路级的仿真,分析典型CMOS器件的交直流特性变化规律,并从底层物理机制方面对这种变化做出解释。

[0016] 步骤六:行为级建模仿真

[0017] 将步骤五中的低温下的典型CMOS器件封装为子电路,应用到实用电路中,进行行为级的仿真,这里搭建了电压串联负反馈电路,观察低温条件下,CMOS器件电学特性的变化对电路功能的影响。

(四)附图说明:

[0018] 图1是本发明的实施步骤流程示意图

[0019] 图2是载流子浓度与温度的关系

[0020] 图3是300K(左)和100K(右)温度下载流子浓度分布云图

[0021] 图4是300K(左)和100K(右)温度下载流子迁移率分布云图

[0022] 图5是不同温度下的 I_d-V_d 曲线

[0023] 图6是阈值电压随温度的变化关系

[0024] 图7是饱和电流随温度的变化关系

[0025] 图8是二级差分运算放大器电路图

[0026] 图9是不同温度下运放的幅频特性曲线

[0027] 图10是不同温度下运放的相频特性曲线

[0028] 图11是不同温度下运放的瞬态仿真输出波形图

[0029] 图12是典型电压串联负反馈电路图

[0030] 图13是不同温度下反馈电路的幅频特性曲线

[0031] 图14是不同温度下反馈电路的相频特性曲线

(五) 具体实施方式:

[0032] 下面将结合附图和某典型CMOS器件的三级仿真案例,对本发明作进一步的详细说明。

[0033] 本发明一种典型CMOS器件极限低温特性仿真方法,具体步骤如下:

[0034] 步骤一:低温条件下影响因素分析

[0035] MOS晶体管的漏电流主要由载流子浓度与迁移率决定,因此在低温仿真中需要考虑的影响因素主要为载流子浓度与载流子迁移率。

[0036] 当温度不太低时,半导体内部的载流子浓度主要由掺杂杂质的浓度决定,杂质离子的浓度越大,自由移动的电子浓度就越高,此时温度对载流子浓度的影响不大。而当温度较低时(低于100K-150K左右),温度对载流子浓度的影响就表现出来,此时,由于杂质只有部分被电离,部分甚至绝大部分的载流子被“冻析”在杂质能级上。

[0037] 载流子迁移率随温度的变化而增大。这是因为在硅衬底出现反型层时,如果栅极所加电压较小,电场为弱电场,载流子迁移速率将主要由声子散射与电离杂质散射共同决定。由声子散射引起的载流子迁移速率 μ_L 随温度的变化关系为: $\mu_L \propto T^{1.5}$,随温度的降低而逐渐变;由电离杂质散射引起的载流子迁移速率 μ_I 随温度的变化关系为: $\mu_I \propto T^{-1.5}$,随温度的降低而升高,因此在低温下电离杂质散射起主导作用。

[0038] 步骤二:底层物理模型选择

[0039] 100K至300K温度下MOS晶体管仿真需要考虑的主要物理模型有载流子迁移率模型、产生-复合模型、载流子传输模型、不完全电离模型、高场饱和模型、禁带变窄模型等,所选择的模型均适需用于极限低温条件。

[0040] 电子和空穴密度可以从电子和空穴准费米能级计算出来。载流子密度的统计计算方法有玻尔兹曼统计和费米-狄拉克统计两种方法。玻尔兹曼统计假设为电子和空穴,具有一定的不准确性。物理上更正确的话,需要使用费米-狄拉克统计,在仿真中用Fermi语句描述。

[0041] 对于载流子迁移率模型而言,在TCAD软件中有很多载流子迁移率模型,其中只有Arora 载流子迁移率模型和Philips Unified迁移率模型“PhuMob”适用于低温条件。这两个模型中都考虑了低温下电离杂质散射的影响。这里所有的结果都是基于在全局变量physics部分中引用的PhuMob迁移率模型,在仿真中用Mobility (PhuMob) 语句来描述。PhuMob模型在低温下,载流子迁移率由两部分组成,第一部分 $\mu_{i,L}$ 表示声子散射(晶格散射),第二部分 $\mu_{i,DAeh}$ 表示其他体散射机制,包括自由载流子、电离杂质造成的散射。这些散射机制通过Matthiessen 准则进行加和,得到载流子迁移率为:

$$[0042] \quad \frac{1}{\mu_{i,b}} = \frac{1}{\mu_{i,L}} + \frac{1}{\mu_{i,DAeh}}$$

[0043] 其中,i表示载流子是电子或空穴。

[0044] 声子散射为:

$$[0045] \quad \mu_{i,L} = \mu_{i,max} \left(\frac{T}{300K} \right)^{-\theta_i}$$

[0046] 其他散射机制为:

$$[0047] \quad \mu_{i,D\&eh} = \mu_{i,N} \left(\frac{N_{i,sc}}{N_{i,sc,eff}} \right) \left(\frac{N_{i,ref}}{N_{i,sc}} \right)^{\alpha_i} + \mu_{i,c} \left(\frac{n+p}{N_{i,sc,eff}} \right)$$

$$[0048] \quad \mu_{i,N} = \frac{\mu_{i,max}^2}{\mu_{i,max} - \mu_{i,min}} \left(\frac{T}{300K} \right)^{3\alpha_i - 1.5}$$

$$[0049] \quad \mu_{i,c} = \frac{\mu_{i,max} \mu_{i,min}}{\mu_{i,max} - \mu_{i,min}} \left(\frac{300K}{T} \right)^{0.5}$$

[0050] 对于产生-复合模型而言,描述的是杂质在导带和价带之间交换载流子的过程。产生-复合模型主要包括:SRH复合模型(肖克莱复合模型)、俄歇复合模型、辐射复合模型等。最常用的产生-复合模型为SRH复合模型。在低温下,半导体内的热量不足以完全激活所有的施主和受主杂质原子。于是载流子浓度(电子或空穴)将不等于掺杂原子的浓度。图2(a)显示了掺杂浓度为 $10 \times 16 \text{ cm}^{-3}$ 的n型硅平衡时电子浓度与温度之间的关系。在150K以下,硅内没有足够的热量来使杂质原子完全电离,这个区域被称为冻析效应。对于150至450K温度下,硅内有足够的热量来使杂质原子完全电离,这个区域的载流子浓度主要有杂质的掺杂浓度决定。当温度大于450K时,杂质原子获得足够的能量完全电离,此时载流子的浓度主要由温度决定。因此,我们采用由掺杂浓度决定的SRH复合模型,用 Recombination (SRH (DopingDependence)) 语句来描述。

[0051] 对于载流子传输模型而言,Sentaurus TCAD中提供了四种载流子传输模型可选:Drift-diffusion模型、Thermodynamic模型、Hydrodynamic模型、Monte Carlo模型。其中,DD模型是最经典也是最常用的载流子迁移模型,计算结果相对准确且计算速度快,易收敛。HD模型是根据玻尔兹曼传输方程的高阶矩阵推导出更准确的宏观传输模型。HD模型比DD模型更复杂,但他在结果的准确性方面具有较好效果。考虑收敛速度的因素,本次仿真中使用DD模型,联立求解以下五个方程,即可得到半导体内部任意一点的电流大小。

[0052] 电流表达式:

$$[0053] \quad \vec{J}_n = -nq\mu_n \nabla \Phi_n$$

$$[0054] \quad \vec{J}_p = -pq\mu_p \nabla \Phi_p$$

[0055] 载流子浓度的连续性方程:

$$[0056] \quad \frac{\partial n}{\partial t} = \frac{1}{q} \nabla \cdot \vec{J}_n - r_n + g_n$$

$$[0057] \quad \frac{\partial p}{\partial t} = \frac{1}{q} \nabla \cdot \vec{J}_p - r_p + g_p$$

[0058] 泊松方程:

$$[0059] \quad \nabla \cdot D = q(p - n + N_D^+ - N_A^-)$$

[0060] 禁带变窄模型用EffectiveIntrinsicDensity (BandGapNarrowing (OldSlotboom)) 语句描述;不完全电离模型用incompleteionization语句描述;高场饱和模型用HighFieldSaturation语句描述。

[0061] 步骤三:晶体管级建模仿真

[0062] 首先,在Sentaurus TCAD仿真软件中利用Sprocess工艺仿真工具模拟蚀刻、沉积、离子注入和氧化等工艺步骤,建立MOS结构的模型。然后,在Sdevice中进行电学特性仿真,电学特性仿真需要设定基本的File、Electrode、Physics、Plot、Math、Solve六部分。以栅极电压1.5V,漏极电压从0变化到5V为例,研究半导体底层物理机制的变化,对于NMOS结构而言,电子是多数载流子,因此下面的分析均针对多数载流子而言。通过数值求解得到器件各区域内载流子迁移率及其与杂质浓度间的定量关系,预测MOS晶体管在有源条件下的静态或瞬态伏安特性,及MOS晶体管关键电学参数随温度的变化规律。

[0063] 300K和100K温度下载流子浓度变化如图3所示。100K低温下载流子的最大浓度为 6.32×10^{20} ,300K温度下载流子的最大浓度为 6.42×10^{20} 。300K和100K温度下载流子的迁移率如图4所示。100K情况下载流子的迁移率为 $287.634 \text{ cm}^2/(\text{V} \cdot \text{s})$,300K条件下载流子的迁移率为261.088。

[0064] 不同温度下得到的漏电流随漏电压变化规律如图5所示。图中从上到下依次是100K、150K、200K、250K、300K的曲线,从仿真结果曲线中可以看出,随着温度的降低,漏极的电流 I_d 不断变大。实际上,这也反映出了迁移率随温度降低而增大的现象。因为电流由载流子的迁移率与浓度共同决定,虽然低温下由于杂质电离程度变弱,载流子的浓度降低,甚至当温度低至150K以下时,可能产生冻析效应,但是由于载流子迁移率变大的程度比浓度降低的大,因此最终表现为漏电流增大的现象。

[0065] 阈值电压随温度变化的关系如图6所示。温度降低时,虽然本征载流子浓度和电离掺杂浓度都减小,但本征载流子浓度降低的速率远远快于电离掺杂浓度降低的速率,导致费米势逐渐变大,最终导致阈值电压上升,近乎呈现线性变化。同时,由阈值电压的表达式中可以知道,阈值电压与载流子的迁移率有关,载流子迁移率越大,阈值电压越大,因此,随着载流子迁移率的增大,也会导致阈值电压的增大。100K低温下,阈值电压比常温条件下阈值电压增大约55%。

[0066] 饱和电流随温度变化的关系如图7所示。饱和电流随温度的降低而逐渐增大,且随着温度的降低,增加的越来越剧烈,尤其是温度低于150K时,饱和电流的变化斜率更陡峭。

[0067] 步骤四:低温SPICE模型

[0068] 结合晶体管级的仿真结果,得到器件的电学特性与底层物理机制之间的关系,找到关键电学参数随温度变化的规律,作为电路级仿真的输入。这里,以BSIM3v3模型为核心,深入模型底层,通过修改模型代码,加入能够体现MOS器件低温特性的参数和表达式,包括修改BSIM3v3模型关于阈值电压的表达式,体现其随温度的降低而增大的特性;修改迁移率和饱和速度的表达式,体现低温引起的迁移率和饱和速度提升的特性;新加入相关参数及表达式,体现低温下的冻析效应,最终形成一个新的体现低温特性的解析模型。

[0069] 晶体管级的仿真结果证明温度能够明显影响阈值电压。通常情况下,当温度降低时,费米能级会向价带(或导带)移动,这样达到阈值电压定义的反型层厚度所需的沟道表面势增加,造成低温下阈值电压变大。对于长沟道MOS器件,阈值电压在一个很宽的范围内随温度的变化近乎呈线性变化。根据阈值电压随温度几乎呈线性变化这一特性,加入温度效应的阈值电压模型变为:

$$[0070] \quad V_{th}(T) = V_{th} + \left(K_{it} + \frac{K_{it1}}{L_{eff}^{K_{it1p}}} + \frac{K_{itp}}{(W_{eff} L_{eff})^{K_{itpp}}} + K_{it2} \times V_{bseff} \right) \left(\frac{T}{T_{norm}} - 1 \right)$$

[0071] 其中 V_{th} 指室温下的阈值电压,也就是上式,参数 K_{it} 为一阶阈值电压温度系数,参数 K_{it1} , K_{it1p} , K_{itp} ,和 K_{itpp} 主要为了提高短沟道器件和小尺寸器件的精度,参数 K_{it2} 主要用来修正衬偏电压的影响。 T 指MOS器件的工作温度, T_{norm} 为300K,为室温环境。

[0072] 迁移率表示采用PhuMob模型,表达式如步骤二中所描述。

[0073] 低温情况下,载流子饱和速度同样会得到提升。但是相对迁移率,饱和速度是温度的弱相关函数。因此,在常温情况下,BSIM3v3模型中饱和速度被看成一个定值,默认值为 8×10^{-4} ,为了能够适应低温情况下的这种变化,饱和速度低温模型修改如下:

[0074]

$$V_{sat}(T) = \frac{vsat}{\left(K_{vsat} + At \times \left(\frac{T}{300} - 1 \right) + 0.1 \times \left(\frac{T}{300} - 1 \right)^2 \right) \times \left(1.0 + V_{tmpt1} \times (T - 300) + V_{tmpt2} \times (T^2 - 300^2) \right)}$$

[0075] 随着MOSFET电流驱动能力不断的增强,在沟道电阻上产生的压降将变得不能忽略,因此在大电流情况下源漏寄生电阻就显得非常重要。BSIM3v3模型通过参数 r_b 体现MOSFET的寄生电阻, R_{ds} 主要包括接触电阻、漏源扩散电阻和反型层边缘电阻,基本上 R_{ds} 随温度呈线性上升的趋势。单位宽度的寄生电阻 R_{dsw} 的大小随温度呈线性变化,可以表示如下:

$$[0076] \quad R_{dsw} = R_{dsw} + P_n \left(\frac{T}{T_{norm}} - 1 \right)$$

[0077] 其中 R_{dsw} 指常温时的单位宽度寄生电阻, P_n 指温度系数, T_{norm} 指常温300K。

[0078] 冻析效应模型主要通过 R_{freeze} 体现,表示如下:

$$[0079] \quad R_{freeze} = \frac{\left[R_{fo} + R_{vd} \times (R_{ds} + S_{mall})^{M_{rvd}} \right] \left(1 + R_{vg1} - R_{vg2} V_{bseff} \right)}{W_{eff}^{R_{fwr}}}$$

[0080] 其中 R_{fo} 本身是温度相关的函数,可以表示如下:

$$[0081] \quad R_{fo} = R_{FO} + R_{FOT1} \left(\frac{T}{T_{nom}} - 1 \right) + R_{FOT2} \left(\frac{T}{T_{nom}} - 1 \right)^2$$

[0082] R_{fo} 指单位宽度冻析效应体现的电阻, R_{FOT1} 和 R_{FOT2} 分别指 R_{fo} 的一阶和二阶温度系数。式中 R_{vd} 指漏压对冻析效应的影响系数,指数参数 M_{rvd} 用来提高模型的精度。特别的, S_{mall} 指一个非常小的数值 1×10^{-12} ,主要是为了避免SPICE仿真器得不到仿真值造成的不收敛。如 R_{vg1} 和 R_{vg2} 指栅电压对冻析效应的影响系数,这样能够和模型其他部分保持协调,同时提高模型精度。指衬偏电压对于冻析效应的影响系数,这里衬偏电压同样用 V_{bseff} 表示。 R_{fwr} 和 W_r 一样体现宽度的漂移。

[0083] 计算出 R_{freeze} 后,为了和原来的模型保持一致,把 R_{freeze} 和沟道寄生电阻 R_{ds} 合并,形成新的 R_{ds} 。特别的,在小尺寸情况下,为了提高模型精度,还需要加入一项 R_{dsmall} ,表示如下:

[0084]

$$R_{ds\text{small}} = \frac{R_{ds\text{ma}} \left[(V_{ds} + S_{\text{mall}})^{Mrvd\text{ma}21} \right] \left[1 + V_{bseff} (V_{dseff} + S_{\text{mall}})^{Mrvd\text{ma}22} \right] \left[1 + M_{rv\text{gma}} (V_{gseff})^{Mrvd\text{ma}23} \right]}{W_{eff}^{Rdswr}}$$

[0085] 其中 $R_{ds\text{ma}}$ 指小尺寸情况下单位宽度冻析效应体现的电阻, $Mrvd\text{ma}21$, $Mrvd\text{ma}22$, $Mrvd\text{ma}23$ 分别是 V_{ds} , V_{dse11} , V_{gse11} 的指数因子,用来提高模型精度。 $M_{rv\text{gma}}$ 指小尺寸情况下栅压对冻析效应的影响系数。特别的, $R_{ds\text{ma}11}$ 并没有和 $R_{f\text{reeze}}$ 合并,这样新模型的沟道电流表达式变成:

$$I_{ds} = \frac{I_{ds0}}{1 + R_{ds\text{small}} + \frac{(R_{ds} + R_{f\text{reeze}}) I_{ds0}}{V_{dsell}}} + \left(1 + \frac{V_{ds} - V_{dsell}}{VA} \right) \left(1 + \frac{V_{ds} - V_{dsell}}{V_{ASCB\text{E}}} \right)$$

[0087] 这样就得到了冻析效应模型,形成了新的能够体现MOS器件低温特性的解析模型。

[0088] 步骤五:电路级建模仿真

[0089] 选取典型CMOS二级差分运算放大器作为仿真对象,如图8所示,在Hspice软件中利用能够体现低温特性的解析模型,进行电路级的仿真,分析器件的交直流特性变化规律,并从底层物理机制方面对这种变化做出解释。

[0090] 不同温度下的运算放大器的交流特性如下表所示:

[0091] 表1不同温度下运算放大器的交流特性参数表

[0092]

	低频增益/dB	低频相角	相位裕度/°	3dB带宽/kHz
100K	81.5438	1.194e+04	46.4838	30.5
150K	80.0134	1.001e+04	46.5410	20.4
200K	78.4843	8.398e+03	46.5272	16.3
250K	76.9799	7.063e+03	46.6217	14.4
300K	75.5102	5.963e+03	46.7309	13.2

[0093] 第一级是一个以PMOS为输入管的差分放大器,第二级由共源级放大器级联构成。假设所有晶体管都工作在饱和区,对应于该结构运算放大器则有:

[0094] 第一级增益:

$$[0095] \quad A_{v1} = -\frac{g_{m1}}{g_{ds2} + g_{ds4}} = -\frac{2}{\lambda_2 + \lambda_4} \left(\frac{K_1 W_1}{I_5 L_1} \right)^{1/2}$$

[0096] 第二级增益:

$$[0097] \quad A_{v2} = -\frac{g_{m7}}{g_{ds6} + g_{ds7}} = -\frac{2}{\lambda_6 + \lambda_7} \left(\frac{K_7 W_7}{I_6 L_7} \right)^{1/2}$$

[0098] 总增益:

$$[0099] \quad A_v = A_{v1} A_{v2}$$

[0100] 增益带宽:

[0101]
$$GB = |A_{v0} p_1| = \frac{g_{m1}}{C_c} = \frac{\left(\frac{K_1 W_1}{I_5 L_1} \right)^{1/2}}{C_c}$$

[0102] 其中, $K = \mu_0 C_{ox}$, μ_0 是载流子迁移率, C_{ox} 是栅电容; λ 为沟道长度调制参数; W/L 是 MOS 管的沟道宽长比。

[0103] (1) 低频增益

[0104] 不同温度下运放的幅频特性曲线如图9所示, 从上到下依次是100K、150K、200K、250K、300K温度。标准的两级运算放大器在300K时的低频增益为75.5102dB, 100K温度下提高到了81.5438dB。增益在低温下有所提高, 由增益表达式可知, 在相近偏置电流水平的情况下, 100K温度下载流子的迁移率提高, 增大了器件的跨导从而增大了运算放大器的增益。

[0105] (2) 3dB带宽

[0106] 3dB带宽是使集成运放的Aod下降3dB(即下降到约0.707倍)时的信号频率。在偏置电流, 补偿电容相同的情况下, 增益带宽随着K1的变化而变化。低温下, K1由于迁移率的提高而增大, 所以100K的增益带宽要大于300K。仿真结果中可以看出, 100K温度下的增益带宽为30.5kHz, 300K温度下的增益带宽为13.2kHz, 符合分析结果。

[0107] (3) 相位裕度

[0108] 不同温度下运放的幅频特性曲线如图10所示, 从上到下依次是100K、150K、200K、250K、300K温度。标准两级运放在300K下的相位裕度为46.7309°, 而在100K温度下相位裕度为46.4838°。低温下相位裕度略有降低, 给运算放大器带来了不稳定性。

[0109] 然后, 通过给输入端施加分段线性源进行运放暂态特性的仿真, 测量输出信号的压摆率和建立时间, 仿真结果如图11所示, 不同温度下的运算放大器的暂态特性如下表所示:

[0110] 表2不同温度下运算放大器的暂态特性表

[0111]

	建立时间(s)	摆率(V/s)
300K	2.323e-07	1.377e+07
250K	1.395e-07	2.294e+07
200K	7.578e-08	4.222e+07
150K	3.416e-08	9.368e+07
100K	1.830e-08	1.748e+08

[0112] 随着温度的降低, 运算放大器的建立时间变短, 从300K下的0.23us减小到100K下的0.018us; 摆率则从300K温度下的12.77V/us增大到174.8V/us, 运算放大器的速度有了大幅度的提升。

[0113] 步骤六: 行为级建模仿真

[0114] 利用步骤五中的低温下的典型CMOS二级差分运算放大器, 封装为子电路, 应用到实用电路中, 进行行为级的仿真, 这里搭建了电压串联负反馈电路的模型, 如图12所示。观察低温条件下, CMOS器件电学特性的变化对电路功能的影响规律。

[0115] 其中, $R_1 = 10k\Omega$, $R_f = 300k\Omega$, 常温下的开环放大倍数为75.5dB, 通过仿真得到不

同温度下的幅频特性曲线和相频特性曲线如图13和图14所示,从上到下依次是100K、150K、200K、250K、300K温度。具体的闭环放大增益与相位裕度等参数如表3所示:

[0116] 表3不同温度下典型电压串联负反馈电路瞬态特性参数

[0117]

	闭环放大增益/dB	相位裕度/ $^{\circ}$	3dB 带宽/kHz
--	-----------	------------------	------------

[0118]

100K	29.8025	69.3553	485
150K	29.7960	69.3521	285
200K	29.7882	69.4423	200
250K	29.7792	69.7273	157
300K	29.7689	69.9049	128

[0119] 从上述仿真结果中可以看出,电压串联负反馈电路的闭环增益随着温度的降低有微小的增大,仅为0.113%,相比起开环增益温度从300K降低到100K,开环放大增益增大了7.99%。这是因为,对于负反馈电路而言,负反馈的深度越深,放大电路越稳定,如果 $AF \gg 1$,则 $A_f \approx 1/F$,这种情况下,闭环放大倍数仅与反馈电路的参数(如电阻和电容)有关,基本不受外界温度等因素的影响,这时放大电路的工作比较稳定。同时,相位裕度也有微小的降低,但温度对其影响的程度已经大大减弱,相位裕度大于 60° ,电路具有良好的稳定性。






图1



(a)



(b)

图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13




图14